知財求人 - 知財ポータルサイト「IP Force」
▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2025-02-28
(45)【発行日】2025-03-10
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 25/07 20060101AFI20250303BHJP
H01L 25/18 20230101ALI20250303BHJP
H01L 23/12 20060101ALI20250303BHJP
【ＦＩ】
H01L25/04 C
H01L23/12 Q
【請求項の数】
13
(21)【出願番号】P 2023086024
(22)【出願日】2023-05-25
(62)【分割の表示】P 2020082417の分割
【原出願日】2020-05-08
(65)【公開番号】P2023099760
(43)【公開日】2023-07-13
【審査請求日】2023-05-25
(73)【特許権者】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(73)【特許権者】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】100119035
【弁理士】
【氏名又は名称】池上 徹真
(74)【代理人】
【識別番号】100141036
【弁理士】
【氏名又は名称】須藤 章
(74)【代理人】
【識別番号】100178984
【弁理士】
【氏名又は名称】高下 雅弘
(72)【発明者】
【氏名】井口 知洋
【審査官】鈴木 駿平
(56)【参考文献】
【文献】国際公開第２０１８／０４３５３５（ＷＯ，Ａ１）
【文献】特開２０１０－０８７４００（ＪＰ，Ａ）
【文献】特開２００１－０９４０３５（ＪＰ，Ａ）
【文献】国際公開第２０１６／００９４９６（ＷＯ，Ａ１）
【文献】国際公開第２００７／０１３３６７（ＷＯ，Ａ１）
【文献】特開２０１６－００９７１２（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２３／１２
Ｈ０１Ｌ ２５／０７
Ｈ０１Ｌ ２５／１８
Ｈ１０Ｄ １／００－９９／００
(57)【特許請求の範囲】
【請求項1】
一端と前記一端と反対側の他端とを有する絶縁基板と、前記一端の側に設けられた正端子である第１の主端子と、
前記一端の側に設けられた負端子である第２の主端子と、
前記他端の側に設けられた出力端子と、
前記絶縁基板の上に設けられ、第１の領域を有し、前記第１の領域で前記第１の主端子に電気的に接続された第１の金属層と、
前記絶縁基板の上に設けられ、第２の領域、第３の領域、及び第４の領域を有し、前記第２の領域で前記第２の主端子と電気的に接続された第２の金属層と、
前記絶縁基板の上に設けられ、前記第１の金属層と前記第２の金属層の間に位置し、第５の領域、第６の領域、及び第７の領域を有し、前記第７の領域で前記出力端子に電気的に接続された第３の金属層と、
第１の上部電極と第１の下部電極と第１のゲート電極を含み、前記第１の金属層の上に設けられ、前記第１の上部電極が前記第５の領域に電気的に接続され、前記第１の下部電極が前記第１の金属層に電気的に接続された第１の半導体チップと、
第２の上部電極と第２の下部電極と第２のゲート電極を含み、前記第１の金属層の上に設けられ、前記第２の上部電極が前記第６の領域に電気的に接続され、前記第２の下部電極が前記第１の金属層に電気的に接続され、前記第１の領域からの距離が前記第１の半導体チップよりも遠い第２の半導体チップと、
第３の上部電極と第３の下部電極と第３のゲート電極を含み、前記第３の金属層の上に設けられ、前記第３の上部電極が前記第３の領域に電気的に接続され、前記第３の下部電極が前記第３の金属層に電気的に接続された第３の半導体チップと、
第４の上部電極と第４の下部電極と第４のゲート電極を含み、前記第３の金属層の上に設けられ、前記第４の上部電極が前記第４の領域に電気的に接続され、前記第４の下部電極が前記第３の金属層に電気的に接続され、前記第５の領域からの距離が前記第３の半導体チップよりも遠い第４の半導体チップと、
を備え、
前記第２の金属層は、前記第３の金属層に対向する側の第１の端部と、前記第１の端部と反対側の第２の端部とを有し、前記第３の領域と前記第２の端部との間に位置する第１のスリットを含み、
前記第１の半導体チップ、前記第２の半導体チップ、前記第３の半導体チップ及び前記第４の半導体チップは炭化珪素を含み、
前記第１の半導体チップはトランジスタとショットキーバリアダイオードを含み、前記第２の半導体チップはトランジスタとショットキーバリアダイオードを含み、前記第３の半導体チップはトランジスタとショットキーバリアダイオードを含み、前記第４の半導体チップはトランジスタとショットキーバリアダイオードを含む、半導体装置。
【請求項2】
前記第１の端部と前記第１のスリットとの間の第１の距離は、前記第１のスリットと前記第２の端部との間の第２の距離よりも小さい請求項１記載の半導体装置。
【請求項3】
前記第３の金属層は、前記第１の金属層に対向する側の第３の端部と、前記第３の端部と反対側の第４の端部とを有し、前記第５の領域と前記第４の端部との間に位置する第２のスリットを含む請求項１又は請求項２記載の半導体装置。
【請求項4】
前記第３の端部と前記第２のスリットとの間の第３の距離は、前記第２のスリットと前記第４の端部との間の第４の距離よりも小さい請求項３記載の半導体装置。
【請求項5】
前記第１のスリットの前記第３の半導体チップから前記第４の半導体チップに向かう第１の方向の長さは、前記第３の半導体チップの前記第１の方向の長さよりも大きい請求項１ないし請求項４いずれか一項記載の半導体装置。
【請求項6】
前記第２のスリットの前記第３の半導体チップから前記第４の半導体チップに向かう第１の方向の長さは、前記第１の半導体チップの前記第１の方向の長さよりも大きい請求項３又は請求項４記載の半導体装置。
【請求項7】
前記第１の半導体チップは第１のゲート抵抗を含み、前記第２の半導体チップは第２のゲート抵抗を含み、前記第３の半導体チップは第３のゲート抵抗を含み、前記第４の半導体チップは第４のゲート抵抗を含む請求項１ないし請求項６いずれか一項記載の半導体装置。
【請求項8】
前記第１のゲート電極及び前記第２のゲート電極に電気的に接続され、前記第１のゲート電極との間の電気抵抗及び前記第２のゲート電極との間の電気抵抗が５Ω以下である第１のゲート端子と、前記第３のゲート電極及び前記第４のゲート電極に電気的に接続され、前記第３のゲート電極との間の電気抵抗及び前記第４のゲート電極との間の電気抵抗が５Ω以下である第２のゲート端子と、を更に備える請求項７記載の半導体装置。
【請求項9】
一端と前記一端と反対側の他端とを有する絶縁基板と、前記一端の側に設けられた第１の主端子と、
前記一端の側に設けられた第２の主端子と、
前記他端の側に設けられた出力端子と、
前記絶縁基板の上に設けられ、第１の領域を有し、前記第１の領域で前記第１の主端子に電気的に接続された第１の金属層と、
前記絶縁基板の上に設けられ、第２の領域、第３の領域、及び第４の領域を有し、前記第２の領域で前記第２の主端子と電気的に接続された第２の金属層と、
前記絶縁基板の上に設けられ、前記第１の金属層と前記第２の金属層の間に位置し、第５の領域、第６の領域、及び第７の領域を有し、前記第７の領域で前記出力端子に電気的に接続された第３の金属層と、
第１の上部電極と第１の下部電極と第１のゲート電極を含み、前記第１の金属層の上に設けられ、前記第１の上部電極が前記第５の領域に電気的に接続され、前記第１の下部電極が前記第１の金属層に電気的に接続された第１の半導体チップと、
第２の上部電極と第２の下部電極と第２のゲート電極を含み、前記第１の金属層の上に設けられ、前記第２の上部電極が前記第６の領域に電気的に接続され、前記第２の下部電極が前記第１の金属層に電気的に接続され、前記第１の領域からの距離が前記第１の半導体チップよりも遠い第２の半導体チップと、
第３の上部電極と第３の下部電極と第３のゲート電極を含み、前記第３の金属層の上に設けられ、前記第３の上部電極が前記第３の領域に電気的に接続され、前記第３の下部電極が前記第３の金属層に電気的に接続された第３の半導体チップと、
第４の上部電極と第４の下部電極と第４のゲート電極を含み、前記第３の金属層の上に設けられ、前記第４の上部電極が前記第４の領域に電気的に接続され、前記第４の下部電極が前記第３の金属層に電気的に接続され、前記第５の領域からの距離が前記第３の半導体チップよりも遠い第４の半導体チップと、
を備え、
前記第２の金属層は、前記第３の金属層に対向する側の第１の端部と、前記第１の端部と反対側の第２の端部とを有し、前記第３の領域と前記第２の端部との間に、前記第４の領域と前記第２の端部との間よりも金属層の密度が低い領域を含み、前記第３の領域と前記第２の端部との間に複数の穴を含み、又は、
前記第３の金属層は、前記第１の金属層に対向する側の第３の端部と、前記第３の端部と反対側の第４の端部とを有し、前記第５の領域と前記第４の端部との間に、前記第６の領域と前記第４の端部との間よりも金属層の密度が低い領域を含み、前記第５の領域と前記第４の端部との間に複数の穴を含む、半導体装置。
【請求項10】
前記第１の半導体チップ、前記第２の半導体チップ、前記第３の半導体チップ及び前記第４の半導体チップは炭化珪素を含む請求項９記載の半導体装置。
【請求項11】
一端と前記一端と反対側の他端とを有する絶縁基板と、
前記一端の側に設けられた正端子である第１の主端子と、
前記一端の側に設けられた負端子である第２の主端子と、
前記他端の側に設けられた出力端子と、
前記絶縁基板の上に設けられ、第１の領域を有し、前記第１の領域で前記第１の主端子に電気的に接続された第１の金属層と、
前記絶縁基板の上に設けられ、第２の領域、第３の領域、及び第４の領域を有し、前記第２の領域で前記第２の主端子と電気的に接続された第２の金属層と、
前記絶縁基板の上に設けられ、前記第１の金属層と前記第２の金属層の間に位置し、第５の領域、第６の領域、及び第７の領域を有し、前記第７の領域で前記出力端子に電気的に接続された第３の金属層と、
第１の上部電極と第１の下部電極と第１のゲート電極を含み、前記第１の金属層の上に設けられ、前記第１の上部電極が前記第５の領域に電気的に接続され、前記第１の下部電極が前記第１の金属層に電気的に接続された第１の半導体チップと、
第２の上部電極と第２の下部電極と第２のゲート電極を含み、前記第１の金属層の上に設けられ、前記第２の上部電極が前記第６の領域に電気的に接続され、前記第２の下部電極が前記第１の金属層に電気的に接続され、前記第１の領域からの距離が前記第１の半導体チップよりも遠い第２の半導体チップと、
第３の上部電極と第３の下部電極と第３のゲート電極を含み、前記第３の金属層の上に設けられ、前記第３の上部電極が前記第３の領域に電気的に接続され、前記第３の下部電極が前記第３の金属層に電気的に接続された第３の半導体チップと、
第４の上部電極と第４の下部電極と第４のゲート電極を含み、前記第３の金属層の上に設けられ、前記第４の上部電極が前記第４の領域に電気的に接続され、前記第４の下部電極が前記第３の金属層に電気的に接続され、前記第５の領域からの距離が前記第３の半導体チップよりも遠い第４の半導体チップと、
を備え、
前記第３の金属層は、前記第１の金属層に対向する側の第３の端部と、前記第３の端部と反対側の第４の端部とを有し、前記第５の領域と前記第４の端部との間に位置する第２のスリットを含み、
前記第１の半導体チップ、前記第２の半導体チップ、前記第３の半導体チップ及び前記第４の半導体チップは炭化珪素を含み、
前記第１の半導体チップはトランジスタとショットキーバリアダイオードを含み、前記第２の半導体チップはトランジスタとショットキーバリアダイオードを含み、前記第３の半導体チップはトランジスタとショットキーバリアダイオードを含み、前記第４の半導体チップはトランジスタとショットキーバリアダイオードを含む、半導体装置。
【請求項12】
前記第３の端部と前記第２のスリットとの間の第３の距離は、前記第２のスリットと前記第４の端部との間の第４の距離よりも小さい請求項１１記載の半導体装置。
【請求項13】
前記第２のスリットの前記第３の半導体チップから前記第４の半導体チップに向かう第１の方向の長さは、前記第１の半導体チップの前記第１の方向の長さよりも大きい請求項１１又は請求項１２記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【0002】
パワー半導体モジュールでは、例えば、金属ベースの上に、絶縁基板を間に挟んでパワー半導体チップが実装される。パワー半導体チップは、例えば、Ｍｅｔａｌ Ｏｘｉｄｅ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）である。パワー半導体モジュールでは、低消費電力化のために、スイッチング時間を低減し、スイッチング損失を低減することが望まれる。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１８－２０７０４４号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明が解決しようとする課題は、スイッチング損失を低減できる半導体装置を提供することにある。
【課題を解決するための手段】
【0005】
本発明の一態様の半導体装置は、一端と前記一端と反対側の他端とを有する絶縁基板と、前記一端の側に設けられた正端子である第１の主端子と、前記一端の側に設けられた負端子である第２の主端子と、前記他端の側に設けられた出力端子と、前記絶縁基板の上に設けられ、第１の領域を有し、前記第１の領域で前記第１の主端子に電気的に接続された第１の金属層と、前記絶縁基板の上に設けられ、第２の領域、第３の領域、及び第４の領域を有し、前記第２の領域で前記第２の主端子と電気的に接続された第２の金属層と、前記絶縁基板の上に設けられ、前記第１の金属層と前記第２の金属層の間に位置し、第５の領域、第６の領域、及び第７の領域を有し、前記第７の領域で前記出力端子に電気的に接続された第３の金属層と、第１の上部電極と第１の下部電極と第１のゲート電極を含み、前記第１の金属層の上に設けられ、前記第１の上部電極が前記第５の領域に電気的に接続され、前記第１の下部電極が前記第１の金属層に電気的に接続された第１の半導体チップと、第２の上部電極と第２の下部電極と第２のゲート電極を含み、前記第１の金属層の上に設けられ、前記第２の上部電極が前記第６の領域に電気的に接続され、前記第２の下部電極が前記第１の金属層に電気的に接続され、前記第１の領域からの距離が前記第１の半導体チップよりも遠い第２の半導体チップと、第３の上部電極と第３の下部電極と第３のゲート電極を含み、前記第３の金属層の上に設けられ、前記第３の上部電極が前記第３の領域に電気的に接続され、前記第３の下部電極が前記第３の金属層に電気的に接続された第３の半導体チップと、第４の上部電極と第４の下部電極と第４のゲート電極を含み、前記第３の金属層の上に設けられ、前記第４の上部電極が前記第４の領域に電気的に接続され、前記第４の下部電極が前記第３の金属層に電気的に接続され、前記第５の領域からの距離が前記第３の半導体チップよりも遠い第４の半導体チップと、を備え、前記第２の金属層は、前記第３の金属層に対向する側の第１の端部と、前記第１の端部と反対側の第２の端部とを有し、前記第３の領域と前記第２の端部との間に位置する第１のスリットを含み、前記第１の半導体チップ、前記第２の半導体チップ、前記第３の半導体チップ及び前記第４の半導体チップは炭化珪素を含み、前記第１の半導体チップはトランジスタとショットキーバリアダイオードを含み、前記第２の半導体チップはトランジスタとショットキーバリアダイオードを含み、前記第３の半導体チップはトランジスタとショットキーバリアダイオードを含み、前記第４の半導体チップはトランジスタとショットキーバリアダイオードを含む。
【図面の簡単な説明】
【0006】
【図1】第１の実施形態の半導体装置の模式上面図。
【図2】第１の実施形態の半導体装置の模式断面図。
【図3】第１の実施形態の半導体装置の模式断面図。
【図4】第１の実施形態の半導体装置の等価回路図。
【図5】比較例の半導体装置の模式上面図。
【図6】第２の実施形態の半導体装置の模式上面図。
【図7】第３の実施形態の半導体装置の模式上面図。
【図8】第４の実施形態の半導体装置の模式上面図。
【図9】第４の実施形態の変形例の半導体装置の模式上面図。
【図10】第５の実施形態の半導体装置の模式上面図。
【図11】第５の実施形態の変形例の半導体装置の模式上面図。
【発明を実施するための形態】
【0007】
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
【0008】
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する場合がある。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
【0009】
（第１の実施形態）
第１の実施形態の半導体装置は、絶縁基板と、絶縁基板の一端の側に設けられた第１の主端子と絶縁基板の一端の側に設けられた第２の主端子と、絶縁基板の他端の側に設けられた出力端子と、絶縁基板の上に設けられ、第１の領域を有し、第１の領域で第１の主端子に電気的に接続された第１の金属層と、絶縁基板の上に設けられ、第２の領域、第３の領域、及び第４の領域を有し、第２の領域で第２の主端子と電気的に接続された第２の金属層と、絶縁基板の上に設けられ、第１の金属層と第２の金属層の間に位置し、第５の領域、第６の領域、及び第７の領域を有し、第７の領域で前記出力端子に電気的に接続された第３の金属層と、第１の上部電極と第１の下部電極と第１のゲート電極を含み、第１の金属層の上に設けられ、第１の上部電極が第５の領域に電気的に接続され、第１の下部電極が第１の金属層に電気的に接続された第１の半導体チップと、第２の上部電極と第２の下部電極と第２のゲート電極を含み、第１の金属層の上に設けられ、第２の上部電極が第６の領域に電気的に接続され、第２の下部電極が第１の金属層に電気的に接続され、第１の領域からの距離が第１の半導体チップよりも遠い第２の半導体チップと、第３の上部電極と第３の下部電極と第３のゲート電極を含み、第３の金属層の上に設けられ、第３の上部電極が第３の領域に電気的に接続され、第３の下部電極が第３の金属層に電気的に接続された第３の半導体チップと、第４の上部電極と第４の下部電極と第４のゲート電極を含み、第３の金属層の上に設けられ、第４の上部電極が第４の領域に電気的に接続され、第４の下部電極が第３の金属層に電気的に接続され、第５の領域からの距離が第３の半導体チップよりも遠い第４の半導体チップと、を備える。そして、第２の金属層は、第３の金属層に対向する側の第１の端部と、第１の端部と反対側の第２の端部とを有し、第３の領域と第２の端部との間に第１のスリットを含む。
第１の実施形態の半導体装置は、絶縁基板と、絶縁基板の一端の側に設けられた第１の主端子と絶縁基板の一端の側に設けられた第２の主端子と、絶縁基板の他端の側に設けられた出力端子と、絶縁基板の上に設けられ、第１の領域を有し、第１の領域で第１の主端子に電気的に接続された第１の金属層と、絶縁基板の上に設けられ、第２の領域、第３の領域、及び第４の領域を有し、第２の領域で第２の主端子と電気的に接続された第２の金属層と、絶縁基板の上に設けられ、第１の金属層と第２の金属層の間に位置し、第５の領域、第６の領域、及び第７の領域を有し、第７の領域で前記出力端子に電気的に接続された第３の金属層と、第１の上部電極と第１の下部電極と第１のゲート電極を含み、第１の金属層の上に設けられ、第１の上部電極が第５の領域に電気的に接続され、第１の下部電極が第１の金属層に電気的に接続された第１の半導体チップと、第２の上部電極と第２の下部電極と第２のゲート電極を含み、第１の金属層の上に設けられ、第２の上部電極が第６の領域に電気的に接続され、第２の下部電極が第１の金属層に電気的に接続され、第１の領域からの距離が第１の半導体チップよりも遠い第２の半導体チップと、第３の上部電極と第３の下部電極と第３のゲート電極を含み、第３の金属層の上に設けられ、第３の上部電極が第３の領域に電気的に接続され、第３の下部電極が第３の金属層に電気的に接続された第３の半導体チップと、第４の上部電極と第４の下部電極と第４のゲート電極を含み、第３の金属層の上に設けられ、第４の上部電極が第４の領域に電気的に接続され、第４の下部電極が第３の金属層に電気的に接続され、第５の領域からの距離が第３の半導体チップよりも遠い第４の半導体チップと、を備える。そして、第２の金属層は、第３の金属層に対向する側の第１の端部と、第１の端部と反対側の第２の端部とを有し、第３の領域と第２の端部との間に第１のスリットを含む。
【0010】
図１は、第１の実施形態の半導体装置の模式上面図である。図２は、第１の実施形態の半導体装置の模式断面図である。図２は、図１のＡＡ’断面である。図３は、第１の実施形態の半導体装置の模式断面図である。図３は、図１のＢＢ’断面である。図４は、第１の実施形態の半導体装置の等価回路図である。
【0011】
第１の実施形態の半導体装置は、パワー半導体モジュール１００である。図４に示すように、第１の実施形態のパワー半導体モジュール１００は、１モジュールでハーフブリッジ回路を構成できる、いわゆる「２ｉｎ１」タイプのモジュールである。パワー半導体モジュール１００は、３個のハーフブリッジユニットが並列に接続されている。例えば、第１の実施形態のパワー半導体モジュールを３個用いることにより３相インバータ回路を構成できる。
【0012】
図４に示すように、パワー半導体モジュール１００は、正端子Ｐ（第１の主端子）、負端子Ｎ（第２の主端子）、交流出力端子ＡＣ（出力端子）、ハイサイドＭＯＳＦＥＴ１１、ハイサイドＭＯＳＦＥＴ１２、ハイサイドＭＯＳＦＥＴ１３、ローサイドＭＯＳＦＥＴ２１、ローサイドＭＯＳＦＥＴ２２、ローサイドＭＯＳＦＥＴ２３を含む。それぞれのＭＯＳＦＥＴは、ｐｎ接合ダイオードに加え、ショットキーバリアダイオード（ＳＢＤ）を内蔵している。ＳＢＤは、例えば、還流電流を流す機能を有する。また、それぞれのＭＯＳＦＥＴは、ゲート抵抗を内蔵している。
【0013】
ハイサイドＭＯＳＦＥＴ１１、ハイサイドＭＯＳＦＥＴ１２、及び、ハイサイドＭＯＳＦＥＴ１３は並列に接続される。ローサイドＭＯＳＦＥＴ２１、ローサイドＭＯＳＦＥＴ２２、及び、ローサイドＭＯＳＦＥＴ２３は並列に接続される。ハイサイドＭＯＳＦＥＴ１１とローサイドＭＯＳＦＥＴ２１、ハイサイドＭＯＳＦＥＴ１２とローサイドＭＯＳＦＥＴ２２、及び、ハイサイドＭＯＳＦＥＴ１３とローサイドＭＯＳＦＥＴ２３は、それぞれ直列に接続される。
【0014】
第１の実施形態のパワー半導体モジュール１００は、図１、図２、及び図３に示すように、正端子Ｐ（第１の主端子）、負端子Ｎ（第２の主端子）、交流出力端子ＡＣ（出力端子）、ハイサイドＭＯＳＦＥＴ１１（第１の半導体チップ）、ハイサイドＭＯＳＦＥＴ１２（第２の半導体チップ）、ハイサイドＭＯＳＦＥＴ１３、ローサイドＭＯＳＦＥＴ２１（第３の半導体チップ）、ローサイドＭＯＳＦＥＴ２２（第４の半導体チップ）、ローサイドＭＯＳＦＥＴ２３、樹脂ケース２４、蓋２６、金属ベース２８、絶縁基板３０、第１の金属層３１、第２の金属層３２、第３の金属層３３、第１のゲート金属層３６、第２のゲート金属層３７、裏面金属層４０、第１のゲート端子４１、第２のゲート端子４２、ボンディングワイヤ４４、封止樹脂５０を備える。
【0015】
ハイサイドＭＯＳＦＥＴ１１（第１の半導体チップ）は、ソース電極１１ａ（第１の上部電極）、ドレイン電極１１ｂ（第１の下部電極）、ゲート電極１１ｃ（第１のゲート電極）、ゲート抵抗１１ｘ（第１のゲート抵抗）、ショットキーバリアダイオード１１ｙ（第１のショットキーバリアダイオード）を含む。ハイサイドＭＯＳＦＥＴ１２（第２の半導体チップ）は、ソース電極１２ａ（第２の上部電極）、ドレイン電極１２ｂ（第２の下部電極）、ゲート電極１２ｃ（第２のゲート電極）、ゲート抵抗１２ｘ（第２のゲート抵抗）、ショットキーバリアダイオード１２ｙ（第２のショットキーバリアダイオード）を含む。ハイサイドＭＯＳＦＥＴ１３は、ソース電極１３ａ、ドレイン電極１３ｂ、ゲート電極１３ｃ、ゲート抵抗１３ｘ、ショットキーバリアダイオード１３ｙを含む。
【0016】
ローサイドＭＯＳＦＥＴ２１（第３の半導体チップ）は、ソース電極２１ａ（第３の上部電極）、ドレイン電極２１ｂ（第３の下部電極）、ゲート電極２１ｃ（第３のゲート電極）、ゲート抵抗２１ｘ（第３のゲート抵抗）、ショットキーバリアダイオード２１ｙ（第３のショットキーバリアダイオード）を含む。ローサイドＭＯＳＦＥＴ２２（第４の半導体チップ）は、ソース電極２２ａ（第４の上部電極）、ドレイン電極２２ｂ（第４の下部電極）、ゲート電極２２ｃ（第４のゲート電極）、ゲート抵抗２２ｘ（第４のゲート抵抗）、ショットキーバリアダイオード２２ｙ（第４のショットキーバリアダイオード）を含む。ローサイドＭＯＳＦＥＴ２３は、ソース電極２３ａ、ドレイン電極２３ｂ、ゲート電極２３ｃ、ゲート抵抗２３ｘ（第１のゲート抵抗）、ショットキーバリアダイオード２３ｙ（第１のショットキーバリアダイオード）を含む。
【0017】
第１の金属層３１は、第１の領域３１ａを含む。第２の金属層３２は、第２の領域３２ａ、第３の領域３２ｂ、第４の領域３２ｃ、第１のスリット３２ｘ、第１の端部Ｅ１、第２の端部Ｅ２を含む。第３の金属層３３は、第５の領域３３ａ、第６の領域３３ｂ、第７の領域３３ｃ、第３の端部Ｅ３、第４の端部Ｅ４を含む。
【0018】
図１は、パワー半導体モジュール１００から蓋２６及び封止樹脂５０を除いた状態の上面図である。
【0019】
金属ベース２８は、例えば、銅である。例えば、パワー半導体モジュール１００を製品に実装する際、金属ベース２８の裏面には、図示しない放熱板が接続される。
【0020】
絶縁基板３０は、金属ベース２８の上に設けられる。絶縁基板３０は、金属ベース２８とハイサイドＭＯＳＦＥＴ１１との間、金属ベース２８とハイサイドＭＯＳＦＥＴ１２との間、金属ベース２８とハイサイドＭＯＳＦＥＴ１３との間、金属ベース２８とローサイドＭＯＳＦＥＴ２１との間、金属ベース２８とローサイドＭＯＳＦＥＴ２２との間、金属ベース２８とローサイドＭＯＳＦＥＴ２３との間、に設けられる。
【0021】
絶縁基板３０は、金属ベース２８とハイサイドＭＯＳＦＥＴ１１、金属ベース２８とハイサイドＭＯＳＦＥＴ１２、金属ベース２８とハイサイドＭＯＳＦＥＴ１３、金属ベース２８とローサイドＭＯＳＦＥＴ２１、金属ベース２８とローサイドＭＯＳＦＥＴ２２、金属ベース２８とローサイドＭＯＳＦＥＴ２３を電気的に分離する機能を有する。
【0022】
絶縁基板３０は、例えば、セラミックである。絶縁基板３０は、例えば、酸化アルミニウム、窒化アルミニウム、又は、窒化シリコンである。
【0023】
絶縁基板３０の表面には、第１の金属層３１、第２の金属層３２、第３の金属層３３、第１のゲート金属層３６、及び、第２のゲート金属層３７が設けられる。第１の金属層３１、第２の金属層３２、第３の金属層３３、第１のゲート金属層３６、及び、第２のゲート金属層３７は、例えば、銅である。
【0024】
絶縁基板３０の裏面には、裏面金属層４０が設けられる。裏面金属層４０は、例えば、銅である。裏面金属層４０は、例えば、図示しない半田層又は銀ナノ粒子層を用いて金属ベース２８と接合される。
【0025】
樹脂ケース２４は、金属ベース２８及び絶縁基板３０の周囲に設けられる。樹脂ケース２４の一部は、金属ベース２８の上に設けられる。樹脂ケース２４は、ハイサイドＭＯＳＦＥＴ１１、ハイサイドＭＯＳＦＥＴ１２、ハイサイドＭＯＳＦＥＴ１３、ローサイドＭＯＳＦＥＴ２１、ローサイドＭＯＳＦＥＴ２２、ローサイドＭＯＳＦＥＴ２３、及び絶縁基板３０を保護する機能を有する。
【0026】
樹脂ケース２４の上には蓋２６が設けられる。蓋２６は、ハイサイドＭＯＳＦＥＴ１１、ハイサイドＭＯＳＦＥＴ１２、ハイサイドＭＯＳＦＥＴ１３、ローサイドＭＯＳＦＥＴ２１、ローサイドＭＯＳＦＥＴ２２、ローサイドＭＯＳＦＥＴ２３、及び絶縁基板３０を保護する機能を有する。
【0027】
ハイサイドＭＯＳＦＥＴ１１は、第１の金属層３１の上に設けられる。ハイサイドＭＯＳＦＥＴ１１は、ソース電極１１ａ、ドレイン電極１１ｂ、ゲート電極１１ｃ、ゲート抵抗１１ｘ、ショットキーバリアダイオード１１ｙを含む。ソース電極１１ａは第１の上部電極の一例である。ドレイン電極１１ｂは、第１の下部電極の一例である。ゲート電極１１ｃは、第１のゲート電極の一例である。ゲート抵抗１１ｘは、第１のゲート抵抗の一例である。ショットキーバリアダイオード１１ｙは、第１のショットキーバリアダイオードの一例である。
【0028】
ソース電極１１ａは第３の金属層３３の第５の領域３３ａに電気的に接続される。ソース電極１１ａと第５の領域３３ａは、例えば、ボンディングワイヤ４４を用いて電気的に接続される。ドレイン電極１１ｂは第１の金属層３１に電気的に接続される。ドレイン電極１１ｂは、例えば、図示しない半田層又は銀ナノ粒子層を用いて第１の金属層３１に電気的に接続される。
【0029】
ハイサイドＭＯＳＦＥＴ１２は、第１の金属層３１の上に設けられる。第１の領域３１ａからハイサイドＭＯＳＦＥＴ１２までの距離は、第１の領域３１ａからハイサイドＭＯＳＦＥＴ１１までの距離よりも遠い。
【0030】
ハイサイドＭＯＳＦＥＴ１２は、ソース電極１２ａ、ドレイン電極１２ｂ、ゲート電極１２ｃ、ゲート抵抗１２ｘ、ショットキーバリアダイオード１２ｙを含む。ソース電極１２ａは第２の上部電極の一例である。ドレイン電極１２ｂは、第２の下部電極の一例である。ゲート電極１２ｃは、第２のゲート電極の一例である。ゲート抵抗１２ｘは、第２のゲート抵抗の一例である。ショットキーバリアダイオード１２ｙは、第２のショットキーバリアダイオードの一例である。
【0031】
ソース電極１２ａは第３の金属層３３の第６の領域３３ｂに電気的に接続される。ソース電極１２ａと第６の領域３３ｂは、例えば、ボンディングワイヤ４４を用いて電気的に接続される。ドレイン電極１２ｂは第１の金属層３１に電気的に接続される。ドレイン電極１２ｂは、例えば、図示しない半田層又は銀ナノ粒子層を用いて第１の金属層３１に電気的に接続される。
【0032】
ハイサイドＭＯＳＦＥＴ１３は、第１の金属層３１の上に設けられる。第１の領域３１ａからハイサイドＭＯＳＦＥＴ１３までの距離は、第１の領域３１ａからハイサイドＭＯＳＦＥＴ１２までの距離よりも遠い。
【0033】
ハイサイドＭＯＳＦＥＴ１３は、ソース電極１３ａ、ドレイン電極１３ｂ、ゲート電極１３ｃ、ゲート抵抗１３ｘ、ショットキーバリアダイオード１３ｙを含む。
【0034】
ソース電極１３ａは第３の金属層３３に電気的に接続される。ソース電極１３ａと第３の金属層３３は、例えば、ボンディングワイヤ４４を用いて電気的に接続される。ドレイン電極１３ｂは第１の金属層３１に電気的に接続される。ドレイン電極１３ｂは、例えば、図示しない半田層又は銀ナノ粒子層を用いて第１の金属層３１に電気的に接続される。
【0035】
ローサイドＭＯＳＦＥＴ２１は、第３の金属層３３の上に設けられる。ローサイドＭＯＳＦＥＴ２１は、ソース電極２１ａ、ドレイン電極２１ｂ、ゲート電極２１ｃ、ゲート抵抗２１ｘ、ショットキーバリアダイオード２１ｙを含む。ソース電極２１ａは第３の上部電極の一例である。ドレイン電極２１ｂは、第３の下部電極の一例である。ゲート電極２１ｃは、第３のゲート電極の一例である。ゲート抵抗２１ｘは、第３のゲート抵抗の一例である。ショットキーバリアダイオード２１ｙは、第３のショットキーバリアダイオードの一例である。
【0036】
ソース電極２１ａは第２の金属層３２の第３の領域３２ｂに電気的に接続される。ソース電極２１ａと第３の領域３２ｂは、例えば、ボンディングワイヤ４４を用いて電気的に接続される。ドレイン電極２１ｂは第３の金属層３３に電気的に接続される。ドレイン電極２１ｂは、例えば、図示しない半田層又は銀ナノ粒子層を用いて第３の金属層３３に電気的に接続される。
【0037】
ローサイドＭＯＳＦＥＴ２２は、第３の金属層３３の上に設けられる。第５の領域３３ａからローサイドＭＯＳＦＥＴ２２までの距離は、第５の領域３３ａからローサイドＭＯＳＦＥＴ２１までの距離よりも遠い。
【0038】
ローサイドＭＯＳＦＥＴ２２は、ソース電極２２ａ、ドレイン電極２２ｂ、ゲート電極２２ｃ、ゲート抵抗２２ｘ、ショットキーバリアダイオード２２ｙを含む。ソース電極２２ａは第４の上部電極の一例である。ドレイン電極２２ｂは、第４の下部電極の一例である。ゲート電極２２ｃは、第４のゲート電極の一例である。ゲート抵抗２２ｘは、第４のゲート抵抗の一例である。ショットキーバリアダイオード２２ｙは、第４のショットキーバリアダイオードの一例である。
【0039】
ソース電極２２ａは第２の金属層３２の第４の領域３２ｃに電気的に接続される。ソース電極２２ａと第４の領域３２ｃは、例えば、ボンディングワイヤ４４を用いて電気的に接続される。ドレイン電極２２ｂは第３の金属層３３に電気的に接続される。ドレイン電極２２ｂは、例えば、図示しない半田層又は銀ナノ粒子層を用いて第３の金属層３３に電気的に接続される。
【0040】
ローサイドＭＯＳＦＥＴ２３は、第３の金属層３３の上に設けられる。第５の領域３３ａからローサイドＭＯＳＦＥＴ２３までの距離は、第５の領域３３ａからローサイドＭＯＳＦＥＴ２２までの距離よりも遠い。
【0041】
ローサイドＭＯＳＦＥＴ２３は、ソース電極２３ａ、ドレイン電極２３ｂ、ゲート電極２３ｃ、ゲート抵抗２３ｘ、ショットキーバリアダイオード２３ｙを含む。
【0042】
ソース電極２３ａは第２の金属層３２に電気的に接続される。ソース電極２２ａと第２の金属層３２は、例えば、ボンディングワイヤ４４を用いて電気的に接続される。ドレイン電極２３ｂは第３の金属層３３に電気的に接続される。ドレイン電極２３ｂは、例えば、図示しない半田層又は銀ナノ粒子層を用いて第３の金属層３３に電気的に接続される。
【0043】
ハイサイドＭＯＳＦＥＴ１１、ハイサイドＭＯＳＦＥＴ１２、ハイサイドＭＯＳＦＥＴ１３、ローサイドＭＯＳＦＥＴ２１、ローサイドＭＯＳＦＥＴ２２、及びローサイドＭＯＳＦＥＴ２３は、例えば、炭化珪素（ＳｉＣ）を用いて形成される。ハイサイドＭＯＳＦＥＴ１１、ハイサイドＭＯＳＦＥＴ１２、ハイサイドＭＯＳＦＥＴ１３、ローサイドＭＯＳＦＥＴ２１、ローサイドＭＯＳＦＥＴ２２、及びローサイドＭＯＳＦＥＴ２３は、炭化珪素を含む。ハイサイドＭＯＳＦＥＴ１１、ハイサイドＭＯＳＦＥＴ１２、ハイサイドＭＯＳＦＥＴ１３、ローサイドＭＯＳＦＥＴ２１、ローサイドＭＯＳＦＥＴ２２、及びローサイドＭＯＳＦＥＴ２３は、図示しない炭化珪素層を含む。
【0044】
封止樹脂５０は、樹脂ケース２４の中に充填される。封止樹脂５０は、樹脂ケース２４に囲まれる。封止樹脂５０は、ハイサイドＭＯＳＦＥＴ１１、ハイサイドＭＯＳＦＥＴ１２、ハイサイドＭＯＳＦＥＴ１３、ローサイドＭＯＳＦＥＴ２１、ローサイドＭＯＳＦＥＴ２２、ローサイドＭＯＳＦＥＴ２３、及び絶縁基板３０を覆う。
【0045】
封止樹脂５０は、ハイサイドＭＯＳＦＥＴ１１、ハイサイドＭＯＳＦＥＴ１２、ハイサイドＭＯＳＦＥＴ１３、ローサイドＭＯＳＦＥＴ２１、ローサイドＭＯＳＦＥＴ２２、ローサイドＭＯＳＦＥＴ２３、及び絶縁基板３０を保護する機能を有する。また、ハイサイドＭＯＳＦＥＴ１１、ハイサイドＭＯＳＦＥＴ１２、ハイサイドＭＯＳＦＥＴ１３、ローサイドＭＯＳＦＥＴ２１、ローサイドＭＯＳＦＥＴ２２、ローサイドＭＯＳＦＥＴ２３、及び絶縁基板３０を絶縁する機能を有する。
【0046】
封止樹脂５０は、樹脂を含む。封止樹脂５０は、例えば、シリコーンゲルである。封止樹脂５０には、例えば、エポキシ樹脂、ポリイミド樹脂等、その他の樹脂を適用することも可能である。
【0047】
正端子Ｐは、絶縁基板３０の一端の側に設けられる。例えば、図１では、正端子Ｐは、絶縁基板３０の右側に設けられる。正端子Ｐは、配線接続穴を有する。
【0048】
正端子Ｐは、第１の金属層３１に電気的に接続される。正端子Ｐは、第１の金属層３１の第１の領域３１ａに電気的に接続される。正端子Ｐは、例えば、ボンディングワイヤ４４を用いて第１の領域３１ａに電気的に接続される。
【0049】
正端子Ｐには外部から、例えば、正電圧が印加される。
【0050】
正端子Ｐは、金属で形成される。正端子Ｐは、例えば、銅である。
【0051】
負端子Ｎは、絶縁基板３０の一端の側に設けられる。負端子Ｎは、正端子Ｐと、絶縁基板３０の同じ側に設けられる。例えば、図１では、負端子Ｎは、絶縁基板３０の右側に設けられる。負端子Ｎは、配線接続穴を有する。
【0052】
負端子Ｎは、第２の金属層３２に電気的に接続される。負端子Ｎは、第２の金属層３２の第２の領域３２ａに電気的に接続される。負端子Ｎは、例えば、ボンディングワイヤ４４を用いて第２の領域３２ａに電気的に接続される。
【0053】
負端子Ｎには外部から、例えば、負電圧が印加される。
【0054】
負端子Ｎは、金属で形成される。負端子Ｎは、例えば、銅である。
【0055】
交流出力端子ＡＣは、絶縁基板３０の他端の側に設けられる。交流出力端子ＡＣは、絶縁基板３０を間に挟んで、正端子Ｐ及び負端子Ｎの反対側に設けられる。図１では、交流出力端子ＡＣは、絶縁基板３０の左側に設けられる。交流出力端子ＡＣは、配線接続穴を有する。図１では、交流出力端子ＡＣが２個ある場合を例示している。
【0056】
交流出力端子ＡＣは、第３の金属層３３に電気的に接続される。交流出力端子ＡＣは、第３の金属層３３の第７の領域３３ｃに電気的に接続される。交流出力端子ＡＣは、例えば、ボンディングワイヤ４４を用いて第７の領域３３ｃに電気的に接続される。
【0057】
交流出力端子ＡＣは、ハーフブリッジ回路の出力電流を出力する。
【0058】
第１のゲート端子４１は、ハイサイドＭＯＳＦＥＴ１１のゲート電極１１ｃに電気的に接続される。第１のゲート端子４１は、例えば、第１のゲート金属層３６、及びボンディングワイヤ４４を用いて、ゲート電極１１ｃに電気的に接続される。第１のゲート端子４１とゲート電極１１ｃとの間には、ゲート抵抗部品が設けられない。第１のゲート端子４１とゲート電極１１ｃとの間の電気抵抗は、例えば、５Ω以下である。
【0059】
第１のゲート端子４１は、ハイサイドＭＯＳＦＥＴ１２のゲート電極１２ｃに電気的に接続される。第１のゲート端子４１は、例えば、第１のゲート金属層３６、及びボンディングワイヤ４４を用いて、ゲート電極１２ｃに電気的に接続される。第１のゲート端子４１とゲート電極１２ｃとの間には、ゲート抵抗部品が設けられない。第１のゲート端子４１とゲート電極１２ｃとの間の電気抵抗は、例えば、５Ω以下である。
【0060】
第１のゲート端子４１は、ハイサイドＭＯＳＦＥＴ１３のゲート電極１３ｃに電気的に接続される。第１のゲート端子４１は、例えば、第１のゲート金属層３６、及びボンディングワイヤ４４を用いて、ゲート電極１３ｃに電気的に接続される。第１のゲート端子４１とゲート電極１３ｃとの間には、ゲート抵抗部品が設けられない。第１のゲート端子４１とゲート電極１３ｃとの間の電気抵抗は、例えば、５Ω以下である。
【0061】
第２のゲート端子４２は、ローサイドＭＯＳＦＥＴ２１のゲート電極２１ｃに電気的に接続される。第２のゲート端子４２は、例えば、第２のゲート金属層３７、及びボンディングワイヤ４４を用いて、ゲート電極２１ｃに電気的に接続される。第２のゲート端子４２とゲート電極２１ｃとの間には、ゲート抵抗部品が設けられない。第２のゲート端子４２とゲート電極２１ｃとの間の電気抵抗は、例えば、５Ω以下である。
【0062】
第２のゲート端子４２は、ローサイドＭＯＳＦＥＴ２２のゲート電極２２ｃに電気的に接続される。第２のゲート端子４２は、例えば、第２のゲート金属層３７、及びボンディングワイヤ４４を用いて、ゲート電極２２ｃに電気的に接続される。第２のゲート端子４２とゲート電極２２ｃとの間には、ゲート抵抗部品が設けられない。第２のゲート端子４２とゲート電極２２ｃとの間の電気抵抗は、例えば、５Ω以下である。
【0063】
第２のゲート端子４２は、ローサイドＭＯＳＦＥＴ２３のゲート電極２３ｃに電気的に接続される。第２のゲート端子４２は、例えば、第２のゲート金属層３７、及びボンディングワイヤ４４を用いて、ゲート電極２３ｃに電気的に接続される。第２のゲート端子４２とゲート電極２３ｃとの間には、ゲート抵抗部品が設けられない。第２のゲート端子４２とゲート電極２３ｃとの間の電気抵抗は、例えば、５Ω以下である。
【0064】
第１の金属層３１は、絶縁基板３０の上に設けられる。第１の金属層３１は、第１の領域３１ａを含む。第１の金属層３１は、第１の領域３１ａで正端子Ｐに電気的に接続される。
【0065】
第２の金属層３２は、絶縁基板３０の上に設けられる。第２の金属層３２は、第２の領域３２ａ、第３の領域３２ｂ、及び第４の領域３２ｃを含む。第２の金属層３２は、第２の領域３２ａで負端子Ｎに電気的に接続される。第２の金属層３２は、第３の領域３２ｂでローサイドＭＯＳＦＥＴ２１のソース電極２１ａに電気的に接続される。第２の金属層３２は、第４の領域３２ｃでローサイドＭＯＳＦＥＴ２２のソース電極２２ａに電気的に接続される。
【0066】
第２の金属層３２は、第１の端部Ｅ１、及び第２の端部Ｅ２を含む。第１の端部Ｅ１は、第３の金属層３３に対向する側の端部である。第２の端部Ｅ２は、第２の金属層３２を間に挟んで、第１の端部Ｅ１と反対側の端部である。
【0067】
第２の金属層３２は、第１のスリット３２ｘを含む。第１のスリット３２ｘは、第３の領域３２ｂと第２の端部Ｅ２との間に位置する。第１のスリット３２ｘは、例えば、ローサイドＭＯＳＦＥＴ２１からローサイドＭＯＳＦＥＴ２２に向かう第１の方向に延びる。
【0068】
例えば、第１の端部Ｅ１と第１のスリット３２ｘとの間の第１の距離（図１中のｄ１）は、第１のスリット３２ｘと第２の端部Ｅ２との間の第２の距離（図１中のｄ２）よりも小さい。例えば、第１の距離ｄ１は第２の距離ｄ２の８０％以下である。
【0069】
第１のスリット３２ｘは、ローサイドＭＯＳＦＥＴ２１の配線の寄生インダクタンスを増加させる機能を有する。
【0070】
第１のスリット３２ｘの第１の方向の長さ（図１中のＬ１）は、例えば、ローサイドＭＯＳＦＥＴ２１の第１の方向の長さ（図１中のＬ２）よりも大きい。例えば、第１のスリット３２ｘの長さＬ１は、ローサイドＭＯＳＦＥＴ２１の長さＬ２の１２０％以上４００％以下である。
【0071】
第３の領域３２ｂと第２の端部Ｅ２との間の第１のスリット３２ｘを含んだ領域は、第４の領域３２ｃと第２の端部Ｅ２との間よりも金属層の密度が低い。
【0072】
第３の金属層３３は、絶縁基板３０の上に設けられる。第３の金属層３３は、第５の領域３３ａ、第６の領域３３ｂ、及び第７の領域３３ｃを含む。第３の金属層３３は、第５の領域３３ａでハイサイドＭＯＳＦＥＴ１１のソース電極１１ａに電気的に接続される。第３の金属層３３は、第６の領域３３ｂでハイサイドＭＯＳＦＥＴ１２のソース電極１２ａに電気的に接続される。第３の金属層３３は、第７の領域３３ｃで、交流出力端子ＡＣに電気的に接続される。
【0073】
第３の金属層３３は、第３の端部Ｅ３、及び第４の端部Ｅ４を含む。第３の端部Ｅ３は、第１の金属層３１に対向する側の端部である。第４の端部Ｅ４は、第３の金属層３３を間に挟んで、第３の端部Ｅ３と反対側の端部である。第４の端部Ｅ４は、第２の金属層３２に対向する側の端部である。
【0074】
次に、第１の実施形態のパワー半導体モジュール１００の作用及び効果について説明する。
【0075】
パワー半導体モジュールでは、低消費電力化のために、スイッチング時間を低減し、スイッチング損失を低減することが望まれる。パワー半導体チップがユニポーラ動作をするＭＯＳＦＥＴを含む場合、例えば、バイポーラ動作をするＩｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ（ＩＧＢＴ）を含む場合に比べ、スイッチング時間を短くすることが可能となる。
【0076】
【0077】
比較例の半導体装置は、パワー半導体モジュール９００である。比較例のパワー半導体モジュール９００は、第２の金属層３２が第１のスリット３２ｘを含まない点で、第１の実施形態のパワー半導体モジュール１００と異なる。
【0078】
また、比較例のパワー半導体モジュール９００は、絶縁基板３０の上に、ゲート抵抗部品を備える点で、第１の実施形態のパワー半導体モジュール１００と異なる。すなわち、パワー半導体モジュール９００は、第１のゲート抵抗５１、第２のゲート抵抗５２、第３のゲート抵抗５３、第４のゲート抵抗６１、第５のゲート抵抗６２、及び第６のゲート抵抗６３を備える。第１のゲート抵抗５１、第２のゲート抵抗５２、第３のゲート抵抗５３、第４のゲート抵抗６１、第５のゲート抵抗６２、及び第６のゲート抵抗６３は、例えば、それぞれ５Ω以上である。
【0079】
第１のゲート抵抗５１は、第１のゲート端子４１とハイサイドＭＯＳＦＥＴ１１との間に電気的に接続される。第２のゲート抵抗５２は、第１のゲート端子４１とハイサイドＭＯＳＦＥＴ１２との間に電気的に接続される。第３のゲート抵抗５３は、第１のゲート端子４１とハイサイドＭＯＳＦＥＴ１３との間に電気的に接続される。
【0080】
第４のゲート抵抗６１は、第２のゲート端子４２とローサイドＭＯＳＦＥＴ２１との間に電気的に接続される。第５のゲート抵抗６２は、第２のゲート端子４２とローサイドＭＯＳＦＥＴ２２との間に電気的に接続される。第６のゲート抵抗６３は、第２のゲート端子４２とローサイドＭＯＳＦＥＴ２３との間に電気的に接続される。
【0081】
第１のゲート抵抗５１、第２のゲート抵抗５２、第３のゲート抵抗５３、第４のゲート抵抗６１、第５のゲート抵抗６２、及び第６のゲート抵抗６３は、各ＭＯＳＦＥＴのゲート電極に印加される突入電流を抑制し、パワー半導体モジュール９００の出力のリンギングを抑制する機能を有する。
【0082】
パワー半導体モジュール９００は、パワー半導体モジュール１００と同様、ハイサイドＭＯＳＦＥＴ１１、ハイサイドＭＯＳＦＥＴ１２、及び、ハイサイドＭＯＳＦＥＴ１３が並列に接続される。また、パワー半導体モジュール９００は、パワー半導体モジュール１００と同様、ローサイドＭＯＳＦＥＴ２１、ローサイドＭＯＳＦＥＴ２２、及び、ローサイドＭＯＳＦＥＴ２３が並列に接続される。
【0083】
例えば、パワー半導体モジュール９００では、負端子ＮからＭＯＳＦＥＴまでの配線長は、ローサイドＭＯＳＦＥＴ２１、ローサイドＭＯＳＦＥＴ２２、ローサイドＭＯＳＦＥＴ２３の順に長くなる。このため、ＭＯＳＦＥＴの配線の寄生インダクタンスは、ローサイドＭＯＳＦＥＴ２１、ローサイドＭＯＳＦＥＴ２２、ローサイドＭＯＳＦＥＴ２３の順に大きくなる。
【0084】
並列に配置されたＭＯＳＦＥＴの寄生インダクタンスが異なると、パワー半導体モジュール９００のスイッチング時に、それぞれのＭＯＳＦＥＴのゲート電極とソース電極との間の電圧（以後、ゲート電圧）に生ずるサージ電圧にばらつきが生じる。また、並列に配置されたＭＯＳＦＥＴの寄生インダクタンスが異なると、パワー半導体モジュール９００のスイッチング時に、例えば、それぞれのＭＯＳＦＥＴが内蔵するＳＢＤに流れるサージ電流にばらつきが生じる。
【0085】
例えば、ハイサイド側のＭＯＳＦＥＴをターンオンする際に、オフ状態のローサイド側のＭＯＳＦＥＴのゲート電圧に生ずるサージ電圧にばらつきが生じる。例えば、ゲート電極に正のサージ電圧が加わると、パワー半導体モジュール９００に誤点弧が生じ貫通電流が流れてしまうという問題が発生するおそれがある。貫通電流が流れると、例えば、パワー半導体モジュール９００が発熱により破壊するおそれがある。
【0086】
また、例えば、ゲート電極に負のサージ電圧が加わると、ＭＯＳＦＥＴのゲート絶縁膜が破壊するという問題が発生するおそれがある。ＭＯＳＦＥＴのゲート絶縁膜が破壊すると、パワー半導体モジュール９００が破壊する。
【0087】
例えば、パワー半導体モジュール９００では、負端子Ｎから近いローサイドＭＯＳＦＥＴ２１には、正のサージ電圧が加わりやすくなる。また、例えば、負端子Ｎから遠いローサイドＭＯＳＦＥＴ２３には、負のサージ電圧が加わりやすくなる。
【0088】
また、例えば、ハイサイド側のＭＯＳＦＥＴをターンオフする際に、オフ状態のローサイド側のＭＯＳＦＥＴのＳＢＤに流れるサージ電流の大きさにばらつきが生じる。ＳＢＤに流れるサージ電流が大きくなると、ＭＯＳＦＥＴのｐｎ接合ダイオードに流れる電流が大きくなるおそれがある。ＭＯＳＦＥＴが炭化珪素を用いて形成されている場合、バイポーラ動作するｐｎ接合ダイオードに電流が流れると、積層欠陥の成長に伴うＭＯＳＦＥＴのオン抵抗の増加が生じるおそれがある。ＭＯＳＦＥＴのオン抵抗が増加することにより、パワー半導体モジュール９００の信頼性が低下するおそれがある。
【0089】
例えば、パワー半導体モジュール９００では、負端子Ｎから近いローサイドＭＯＳＦＥＴ２１の内蔵ＳＢＤに流れるサージ電流が、ローサイドＭＯＳＦＥＴ２２のＳＢＤに流れるサージ電流や、ローサイドＭＯＳＦＥＴ２３のＳＢＤに流れるサージ電流よりも大きくなりやすい。
【0090】
以上のように、パワー半導体モジュール９００では、並列に配置されるＭＯＳＦＥＴの配線の寄生インダクタンスのばらつきに起因して、パワー半導体モジュール９００のスイッチング時の破壊や、信頼性の低下が生じやすくなる。例えば、パワー半導体モジュール９００のスイッチング速度を低減することで、サージ電圧やサージ電流は低減するため、上記問題を解決することは可能である。しかし、スイッチング速度を低減すると、パワー半導体モジュール９００のスイッチング損失が増加する。
【0091】
第１の実施形態のパワー半導体モジュール１００は、第２の金属層３２が、第１のスリット３２ｘを含む。第１のスリット３２ｘを設けることにより、負端子Ｎに最も近いローサイドＭＯＳＦＥＴ２１と、負端子Ｎとの間の実効的な配線長が、比較例のパワー半導体モジュール９００と比べて長くなる。このため、ローサイドＭＯＳＦＥＴ２１と負端子Ｎとの間の配線の寄生インダクタンスが、比較例のパワー半導体モジュール９００と比べて大きくなる。したがって、並列に配置されたＭＯＳＦＥＴの配線の寄生インダクタンスのばらつきが低減し、パワー半導体モジュール１００のスイッチング時の破壊や、信頼性の低下が抑制される。よって、パワー半導体モジュール１００のスイッチング損失が低減される。
【0092】
並列に配置されたＭＯＳＦＥＴの寄生インダクタンスのばらつきを低減する観点から、第１の端部Ｅ１と第１のスリット３２ｘとの間の第１の距離（図１中のｄ１）は、第１のスリット３２ｘと第２の端部Ｅ２との間の第２の距離（図１中のｄ２）よりも小さいことが好ましい。第１の距離ｄ１は第２の距離ｄ２の８０％以下であることが好ましく、６０％以下であることがより好ましい。
【0093】
並列に配置されたＭＯＳＦＥＴの寄生インダクタンスのばらつきを低減する観点から、第１のスリット３２ｘの第１の方向の長さ（図１中のＬ１）は、ローサイドＭＯＳＦＥＴ２１の第１の方向の長さ（図１中のＬ２）よりも大きいことが好ましい。第１のスリット３２ｘの長さＬ１は、ローサイドＭＯＳＦＥＴ２１の長さＬ２の１２０％以上であることが好ましく、１５０％以上であることがより好ましい。
【0094】
また、第１の実施形態のパワー半導体モジュール１００は、ゲート抵抗部品を備えない。ゲート抵抗部品を備えないことで、絶縁基板３０の上にゲート抵抗部品を設けるためのスペースが不要となる。このため、例えば、第１の金属層３１、第２の金属層３２、又は、第３の金属層３３の第２の方向の幅を、比較例のパワー半導体モジュール９００よりも広くすることが可能である。したがって、パワー半導体モジュール１００の寄生インダクタンスを低減し、パワー半導体モジュール１００のスイッチング損失を低減することが可能となる。
【0095】
なお、第１の実施形態のパワー半導体モジュール１００は、各ＭＯＳＦＥＴがゲート抵抗をチップ内に内蔵することで、各ＭＯＳＦＥＴに印加される突入電流を抑制し、パワー半導体モジュール１００の出力のリンギングを抑制する。
【0096】
パワー半導体モジュール１００は、ゲート抵抗部品を備えない。したがって、第１のゲート端子４１と各ハイサイドＭＯＳＦＥＴのゲート電極との間の電気抵抗は、例えば、５Ω以下となる。また、第２のゲート端子４２と各ローサイドＭＯＳＦＥＴのゲート電極との間の電気抵抗は、例えば、５Ω以下となる。
【0097】
以上、第１の実施形態によれば、並列に配置されたパワー半導体チップの寄生インダクタンスのばらつきを低減することで、パワー半導体モジュールのスイッチング損失を低減できる。
【0098】
（第２の実施形態）
第２の実施形態の半導体装置は、第３の金属層は、第１の金属層に対向する側の第３の端部と、第３の端部と反対側の第４の端部とを有し、第５の領域と第４の端部との間に位置する第２のスリットを含む点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
第２の実施形態の半導体装置は、第３の金属層は、第１の金属層に対向する側の第３の端部と、第３の端部と反対側の第４の端部とを有し、第５の領域と第４の端部との間に位置する第２のスリットを含む点で、第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
【0099】
【0100】
第２の実施形態の半導体装置は、パワー半導体モジュール２００である。第２の実施形態のパワー半導体モジュール２００は、１モジュールでハーフブリッジ回路を構成できる、いわゆる「２ｉｎ１」タイプのモジュールである。パワー半導体モジュール２００は、３個のハーフブリッジユニットが並列に接続されている。
【0101】
第３の金属層３３は、絶縁基板３０の上に設けられる。第３の金属層３３は、第５の領域３３ａ、第６の領域３３ｂ、及び第７の領域３３ｃを含む。第３の金属層３３は、第５の領域３３ａでハイサイドＭＯＳＦＥＴ１１のソース電極１１ａに電気的に接続される。第３の金属層３３は、第６の領域３３ｂでハイサイドＭＯＳＦＥＴ１２のソース電極１２ａに電気的に接続される。第３の金属層３３は、第７の領域３３ｃで、交流出力端子ＡＣに電気的に接続される。
【0102】
第３の金属層３３は、第３の端部Ｅ３、及び第４の端部Ｅ４を含む。第３の端部Ｅ３は、第１の金属層３１に対向する側の端部である。第４の端部Ｅ４は、第３の金属層３３を間に挟んで、第３の端部Ｅ３と反対側の端部である。第４の端部Ｅ４は、第２の金属層３２に対向する側の端部である。
【0103】
第３の金属層３３は、第２のスリット３３ｘを含む。第２のスリット３３ｘは、第５の領域３３ａと第４の端部Ｅ４との間に位置する。第２のスリット３３ｘは、例えば、ローサイドＭＯＳＦＥＴ２１からローサイドＭＯＳＦＥＴ２２に向かう第１の方向に延びる。
【0104】
例えば、第３の端部Ｅ３と第２のスリット３３ｘとの間の第３の距離（図６中のｄ３）は、第２のスリット３３ｘと第４の端部Ｅ４との間の第４の距離（図６中のｄ４）よりも小さい。例えば、第３の距離ｄ３は第４の距離ｄ４の８０％以下である。
【0105】
第２のスリット３３ｘは、ハイサイドＭＯＳＦＥＴ１１の配線の寄生インダクタンスを増加させる機能を有する。
【0106】
第２のスリット３３ｘの第１の方向の長さ（図６中のＬ３）は、例えば、ハイサイドＭＯＳＦＥＴ１１の第１の方向の長さ（図６中のＬ４）よりも大きい。例えば、第２のスリット３３ｘの長さＬ３は、ハイサイドＭＯＳＦＥＴ１１の長さＬ４の１２０％以上４００％以下である。
【0107】
第５の領域３３ａと第４の端部Ｅ４との間の第２のスリット３３ｘを含んだ領域は、第６の領域３３ｂと第４の端部Ｅ４との間よりも金属層の密度が低い。
【0108】
第２の実施形態のパワー半導体モジュール２００は、第２のスリット３３ｘを設けることにより、並列に配置されたＭＯＳＦＥＴの配線の寄生インダクタンスのばらつきが低減する。したがって、パワー半導体モジュール２００のスイッチング時の破壊や、信頼性の低下が抑制される。よって、パワー半導体モジュール２００のスイッチング損失が低減される。
【0109】
並列に配置されたＭＯＳＦＥＴの寄生インダクタンスのばらつきを低減する観点から、第３の端部Ｅ３と第２のスリット３３ｘとの間の第３の距離（図６中のｄ３）は、第２のスリット３３ｘと第４の端部Ｅ４との間の第４の距離（図６中のｄ４）よりも小さいことが好ましい。第３の距離ｄ３は第４の距離ｄ４の８０％以下であることが好ましく、６０％以下であることがより好ましい。
【0110】
並列に配置されたＭＯＳＦＥＴの寄生インダクタンスのばらつきを低減する観点から、第２のスリット３３ｘの第１の方向の長さ（図６中のＬ３）は、ハイサイドＭＯＳＦＥＴ１１の第１の方向の長さ（図６中のＬ４）よりも大きいことが好ましい。第２のスリット３３ｘの長さＬ３は、ハイサイドＭＯＳＦＥＴ１１の長さＬ４の１２０％以上であることが好ましく、１５０％以上であることがより好ましい。
【0111】
以上、第２の実施形態によれば、第１の実施形態と同様、並列に配置されたパワー半導体チップの寄生インダクタンスのばらつきを低減することで、パワー半導体モジュールのスイッチング損失を低減できる。
【0112】
（第３の実施形態）
第２の金属層は第１のスリットを含み、かつ、第３の金属層は第２のスリットを含む点で、第１の実施形態の半導体装置、及び、第２の実施形態の半導体装置と異なる。以下、第１の実施形態及び第２の実施形態と重複する内容については、記述を省略する。
第２の金属層は第１のスリットを含み、かつ、第３の金属層は第２のスリットを含む点で、第１の実施形態の半導体装置、及び、第２の実施形態の半導体装置と異なる。以下、第１の実施形態及び第２の実施形態と重複する内容については、記述を省略する。
【0113】
【0114】
第３の実施形態の半導体装置は、パワー半導体モジュール３００である。第３の実施形態のパワー半導体モジュール３００は、１モジュールでハーフブリッジ回路を構成できる、いわゆる「２ｉｎ１」タイプのモジュールである。パワー半導体モジュール３００は、３個のハーフブリッジユニットが並列に接続されている。
【0115】
第２の金属層３２は、第１のスリット３２ｘを含む。第１のスリット３２ｘは、第３の領域３２ｂと第２の端部Ｅ２との間に位置する。第１のスリット３２ｘは、例えば、ローサイドＭＯＳＦＥＴ２１からローサイドＭＯＳＦＥＴ２２に向かう第１の方向に延びる。
【0116】
第３の金属層３３は、第２のスリット３３ｘを含む。第２のスリット３３ｘは、第５の領域３３ａと第４の端部Ｅ４との間に位置する。第２のスリット３３ｘは、例えば、ローサイドＭＯＳＦＥＴ２１からローサイドＭＯＳＦＥＴ２２に向かう第１の方向に延びる。
【0117】
第３の実施形態のパワー半導体モジュール３００は、第１のスリット３２ｘ及び第２のスリット３３ｘを設けることにより、並列に配置されたＭＯＳＦＥＴの配線の寄生インダクタンスのばらつきが低減する。したがって、パワー半導体モジュール３００のスイッチング時の破壊や、信頼性の低下が抑制される。よって、パワー半導体モジュール３００のスイッチング損失が低減される。
【0118】
以上、第３の実施形態によれば、第１の実施形態及び第２の実施形態と同様、並列に配置されたパワー半導体チップの寄生インダクタンスのばらつきを低減することで、パワー半導体モジュールのスイッチング損失を低減できる。
【0119】
（第４の実施形態）
第４の実施形態の半導体装置は、一端と左記一端と反対側の他端とを有する絶縁基板と、一端の側に設けられた第１の主端子と、一端の側に設けられた第２の主端子と、他端の側に設けられた出力端子と、絶縁基板の上に設けられ、第１の領域を有し、第１の領域で第１の主端子に電気的に接続された第１の金属層と、絶縁基板の上に設けられ、第２の領域、第３の領域、及び第４の領域を有し、第２の領域で第２の主端子と電気的に接続された第２の金属層と、絶縁基板の上に設けられ、第１の金属層と第２の金属層の間に位置し、第５の領域、第６の領域、及び第７の領域を有し、第７の領域で出力端子に電気的に接続された第３の金属層と、第１の上部電極と第１の下部電極と第１のゲート電極を含み、第１の金属層の上に設けられ、第１の上部電極が第５の領域に電気的に接続され、第１の下部電極が第１の金属層に電気的に接続された第１の半導体チップと、第２の上部電極と第２の下部電極と第２のゲート電極を含み、第１の金属層の上に設けられ、第２の上部電極が第６の領域に電気的に接続され、第２の下部電極が第１の金属層に電気的に接続され、第１の領域からの距離が第１の半導体チップよりも遠い第２の半導体チップと、第３の上部電極と第３の下部電極と第３のゲート電極を含み、第３の金属層の上に設けられ、第３の上部電極が第３の領域に電気的に接続され、第３の下部電極が第３の金属層に電気的に接続された第３の半導体チップと、第４の上部電極と第４の下部電極と第４のゲート電極を含み、第３の金属層の上に設けられ、第４の上部電極が第４の領域に電気的に接続され、第４の下部電極が第３の金属層に電気的に接続され、第５の領域からの距離が第３の半導体チップよりも遠い第４の半導体チップと、を備える。そして、第２の金属層は、第３の金属層に対向する側の第１の端部と、第１の端部と反対側の第２の端部とを有し、第３の領域と第２の端部との間に、第４の領域と第２の端部との間よりも金属層の密度が低い領域を含む、又は、第３の金属層は、第１の金属層に対向する側の第３の端部と、第３の端部と反対側の第４の端部とを有し、第５の領域と第４の端部との間に、第６の領域と第４の端部との間よりも金属層の密度が低い領域を含む。第４の実施形態の半導体装置は、第２の金属層が第１のスリットにかえて、複数の穴を含む点で第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
第４の実施形態の半導体装置は、一端と左記一端と反対側の他端とを有する絶縁基板と、一端の側に設けられた第１の主端子と、一端の側に設けられた第２の主端子と、他端の側に設けられた出力端子と、絶縁基板の上に設けられ、第１の領域を有し、第１の領域で第１の主端子に電気的に接続された第１の金属層と、絶縁基板の上に設けられ、第２の領域、第３の領域、及び第４の領域を有し、第２の領域で第２の主端子と電気的に接続された第２の金属層と、絶縁基板の上に設けられ、第１の金属層と第２の金属層の間に位置し、第５の領域、第６の領域、及び第７の領域を有し、第７の領域で出力端子に電気的に接続された第３の金属層と、第１の上部電極と第１の下部電極と第１のゲート電極を含み、第１の金属層の上に設けられ、第１の上部電極が第５の領域に電気的に接続され、第１の下部電極が第１の金属層に電気的に接続された第１の半導体チップと、第２の上部電極と第２の下部電極と第２のゲート電極を含み、第１の金属層の上に設けられ、第２の上部電極が第６の領域に電気的に接続され、第２の下部電極が第１の金属層に電気的に接続され、第１の領域からの距離が第１の半導体チップよりも遠い第２の半導体チップと、第３の上部電極と第３の下部電極と第３のゲート電極を含み、第３の金属層の上に設けられ、第３の上部電極が第３の領域に電気的に接続され、第３の下部電極が第３の金属層に電気的に接続された第３の半導体チップと、第４の上部電極と第４の下部電極と第４のゲート電極を含み、第３の金属層の上に設けられ、第４の上部電極が第４の領域に電気的に接続され、第４の下部電極が第３の金属層に電気的に接続され、第５の領域からの距離が第３の半導体チップよりも遠い第４の半導体チップと、を備える。そして、第２の金属層は、第３の金属層に対向する側の第１の端部と、第１の端部と反対側の第２の端部とを有し、第３の領域と第２の端部との間に、第４の領域と第２の端部との間よりも金属層の密度が低い領域を含む、又は、第３の金属層は、第１の金属層に対向する側の第３の端部と、第３の端部と反対側の第４の端部とを有し、第５の領域と第４の端部との間に、第６の領域と第４の端部との間よりも金属層の密度が低い領域を含む。第４の実施形態の半導体装置は、第２の金属層が第１のスリットにかえて、複数の穴を含む点で第１の実施形態の半導体装置と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
【0120】
【0121】
第４の実施形態の半導体装置は、パワー半導体モジュール４００である。第４の実施形態のパワー半導体モジュール４００は、１モジュールでハーフブリッジ回路を構成できる、いわゆる「２ｉｎ１」タイプのモジュールである。パワー半導体モジュール４００は、３個のハーフブリッジユニットが並列に接続されている。
【0122】
第２の金属層３２は、絶縁基板３０の上に設けられる。第２の金属層３２は、第２の領域３２ａ、第３の領域３２ｂ、及び第４の領域３２ｃを含む。第２の金属層３２は、第２の領域３２ａで負端子Ｎに電気的に接続される。第２の金属層３２は、第３の領域３２ｂでローサイドＭＯＳＦＥＴ２１のソース電極２１ａに電気的に接続される。第２の金属層３２は、第４の領域３２ｃでローサイドＭＯＳＦＥＴ２２のソース電極２２ａに電気的に接続される。
【0123】
第２の金属層３２は、第１の端部Ｅ１、及び第２の端部Ｅ２を含む。第１の端部Ｅ１は、第３の金属層３３に対向する側の端部である。第２の端部Ｅ２は、第２の金属層３２を間に挟んで、第１の端部Ｅ１と反対側の端部である。
【0124】
第２の金属層３２は、複数の穴７０を含む。複数の穴７０は、第３の領域３２ｂと第２の端部Ｅ２との間に位置する。
【0125】
第３の領域３２ｂと第２の端部Ｅ２との間の複数の穴７０を含んだ領域は、第４の領域３２ｃと第２の端部Ｅ２との間よりも金属層の密度が低い。
【0126】
複数の穴７０は、ローサイドＭＯＳＦＥＴ２１の配線の寄生インダクタンスを増加する機能を有する。
【0127】
第４の実施形態のパワー半導体モジュール４００は、第２の金属層３２に複数の穴７０を設けることにより、並列に配置されたＭＯＳＦＥＴの配線の寄生インダクタンスのばらつきが低減する。したがって、パワー半導体モジュール４００のスイッチング時の破壊や、信頼性の低下が抑制される。よって、パワー半導体モジュール４００のスイッチング損失が低減される。
【0128】
（変形例）
【0129】
【0130】
第４の実施形態の変形例の半導体装置は、パワー半導体モジュール４５０である。パワー半導体モジュール４５０は、複数の穴７０の配置パターンがパワー半導体モジュール４００と異なる。
【0131】
第３の領域３２ｂと第２の端部Ｅ２との間の複数の穴７０を含んだ領域は、第４の領域３２ｃと第２の端部Ｅ２との間よりも金属層の密度が低い。
【0132】
以上、第４の実施形態及びその変形例によれば、第１ないし第３の実施形態と同様、並列に配置されたパワー半導体チップの寄生インダクタンスのばらつきを低減することで、パワー半導体モジュールのスイッチング損失を低減できる。
【0133】
（第５の実施形態）
第５の実施形態の半導体装置は、第３の金属層は、第１の金属層に対向する側の第３の端部と、第３の端部と反対側の第４の端部とを有し、第５の領域と第４の端部との間に、第６の領域と第４の端部との間よりも金属層の密度が低い領域を含む点で、第４の実施形態の半導体装置と異なる。以下、第４の実施形態と重複する内容については、一部記述を省略する。
第５の実施形態の半導体装置は、第３の金属層は、第１の金属層に対向する側の第３の端部と、第３の端部と反対側の第４の端部とを有し、第５の領域と第４の端部との間に、第６の領域と第４の端部との間よりも金属層の密度が低い領域を含む点で、第４の実施形態の半導体装置と異なる。以下、第４の実施形態と重複する内容については、一部記述を省略する。
【0134】
【0135】
第５の実施形態の半導体装置は、パワー半導体モジュール５００である。第５の実施形態のパワー半導体モジュール５００は、１モジュールでハーフブリッジ回路を構成できる、いわゆる「２ｉｎ１」タイプのモジュールである。パワー半導体モジュール５００は、３個のハーフブリッジユニットが並列に接続されている。
【0136】
第３の金属層３３は、絶縁基板３０の上に設けられる。第３の金属層３３は、第５の領域３３ａ、第６の領域３３ｂ、及び第７の領域３３ｃを含む。第３の金属層３３は、第５の領域３３ａでハイサイドＭＯＳＦＥＴ１１のソース電極１１ａに電気的に接続される。第３の金属層３３は、第６の領域３３ｂでハイサイドＭＯＳＦＥＴ１２のソース電極１２ａに電気的に接続される。第３の金属層３３は、第７の領域３３ｃで、交流出力端子ＡＣに電気的に接続される。
【0137】
第３の金属層３３は、第３の端部Ｅ３、及び第４の端部Ｅ４を含む。第３の端部Ｅ３は、第１の金属層３１に対向する側の端部である。第４の端部Ｅ４は、第３の金属層３３を間に挟んで、第３の端部Ｅ３と反対側の端部である。第４の端部Ｅ４は、第２の金属層３２に対向する側の端部である。
【0138】
第３の金属層３３は、複数の穴７０を含む。複数の穴７０は、第５の領域３３ａと第４の端部Ｅ４との間に位置する。
【0139】
第５の領域３３ａと第４の端部Ｅ４との間の複数の穴７０を含んだ領域は、第６の領域３３ｂと第４の端部Ｅ４との間よりも金属層の密度が低い。
【0140】
複数の穴７０は、ハイサイドＭＯＳＦＥＴ１１の配線の寄生インダクタンスを増加させる機能を有する。
【0141】
第５の実施形態のパワー半導体モジュール５００は、第３の金属層３３に複数の穴７０を設けることにより、並列に配置されたＭＯＳＦＥＴの配線の寄生インダクタンスのばらつきが低減する。したがって、パワー半導体モジュール５００のスイッチング時の破壊や、信頼性の低下が抑制される。よって、パワー半導体モジュール５００のスイッチング損失が低減される。
【0142】
（変形例）
【0143】
【0144】
第５の実施形態の変形例の半導体装置は、パワー半導体モジュール５５０である。パワー半導体モジュール５５０は、第２の金属層３２も複数の穴７０を含む点でパワー半導体モジュール５００と異なる。
【0145】
第２の金属層３２の第３の領域３２ｂと第２の端部Ｅ２との間の複数の穴７０を含んだ領域は、第４の領域３２ｃと第２の端部Ｅ２との間よりも金属層の密度が低い。
【0146】
以上、第５の実施形態及びその変形例によれば、第１ないし第４の実施形態と同様、並列に配置されたパワー半導体チップの寄生インダクタンスのばらつきを低減することで、パワー半導体モジュールのスイッチング損失を低減できる。
【0147】
第１ないし第５の実施形態では、半導体チップとしてＭＯＳＦＥＴを用いる場合を例に説明したが、パワー半導体チップはＭＯＳＦＥＴに限定されるものではない。例えば、パワー半導体チップとして、ＩＧＢＴなど、その他のトランジスタを適用することも可能である。また、パワー半導体チップとして、例えば、ＳＢＤを内蔵しないＭＯＳＦＥＴを適用することも可能である。
【0148】
第１ないし第５の実施形態では、並列に配置されるパワー半導体チップの数が３個の場合を例に説明したが、パワー半導体チップは、２個であっても、４個以上であっても構わない。
【0149】
第１ないし第５の実施形態では、パワー半導体モジュールが「２ｉｎ１」タイプのモジュールである場合を例に説明したが、パワー半導体モジュールは、例えば、「４ｉｎ１」タイプ又は「６ｉｎ１」タイプなど、その他の回路構成であっても構わない。
【0150】
第１ないし第５の実施形態では、パワー半導体チップが、炭化珪素（ＳｉＣ）を用いて形成される場合を例に説明したが、パワー半導体チップは、例えば、シリコンや窒化ガリウムなど、その他の半導体を用いて形成されるパワー半導体チップでも構わない。
【0151】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0152】
１１ ハイサイドＭＯＳＦＥＴ（第１の半導体チップ）
１１ａ ソース電極（第１の上部電極）
１１ｂ ドレイン電極（第１の下部電極）
１１ｃ ゲート電極（第１のゲート電極）
１１ｘ ゲート抵抗（第１のゲート抵抗）
１１ｙ ショットキーバリアダイオード（第１のショットキーバリアダイオード）
１２ ハイサイドＭＯＳＦＥＴ（第２の半導体チップ）
１２ａ ソース電極（第２の上部電極）
１２ｂ ドレイン電極（第２の下部電極）
１２ｃ ゲート電極（第２のゲート電極）
１２ｘ ゲート抵抗（第２のゲート抵抗）
１２ｙ ショットキーバリアダイオード（第２のショットキーバリアダイオード）
２１ ローサイドＭＯＳＦＥＴ（第３の半導体チップ）
２１ａ ソース電極（第３の上部電極）
２１ｂ ドレイン電極（第３の下部電極）
２１ｃ ゲート電極（第３のゲート電極）
２１ｘ ゲート抵抗（第３のゲート抵抗）
２１ｙ ショットキーバリアダイオード（第３のショットキーバリアダイオード）
２２ ローサイドＭＯＳＦＥＴ（第４の半導体チップ）
２２ａ ソース電極（第４の上部電極）
２２ｂ ドレイン電極（第４の下部電極）
２２ｃ ゲート電極（第４のゲート電極）
２２ｘ ゲート抵抗（第４のゲート抵抗）
２２ｙ ショットキーバリアダイオード（第４のショットキーバリアダイオード）
３０ 絶縁基板
３１ 第１の金属層
３１ａ 第１の領域
３２ 第２の金属層
３２ａ 第２の領域
３２ｂ 第３の領域
３２ｃ 第４の領域
３２ｘ 第１のスリット
３３ 第３の金属層
３３ａ 第５の領域
３３ｂ 第６の領域
３３ｃ 第７の領域
３３ｘ 第２のスリット
４１ 第１のゲート端子
４２ 第２のゲート端子
１００ パワー半導体モジュール（半導体装置）
２００ パワー半導体モジュール（半導体装置）
３００ パワー半導体モジュール（半導体装置）
４００ パワー半導体モジュール（半導体装置）
４５０ パワー半導体モジュール（半導体装置）
５００ パワー半導体モジュール（半導体装置）
５５０ パワー半導体モジュール（半導体装置）
ＡＣ 交流出力端子（出力端子）
Ｅ１ 第１の端部
Ｅ２ 第２の端部
Ｅ３ 第３の端部
Ｅ４ 第４の端部
Ｎ 負端子（第２の主端子）
Ｐ 正端子（第１の主端子）
ｄ１ 第１の距離
ｄ２ 第２の距離
ｄ３ 第３の距離
ｄ４ 第４の距離
１１ａ ソース電極（第１の上部電極）
１１ｂ ドレイン電極（第１の下部電極）
１１ｃ ゲート電極（第１のゲート電極）
１１ｘ ゲート抵抗（第１のゲート抵抗）
１１ｙ ショットキーバリアダイオード（第１のショットキーバリアダイオード）
１２ ハイサイドＭＯＳＦＥＴ（第２の半導体チップ）
１２ａ ソース電極（第２の上部電極）
１２ｂ ドレイン電極（第２の下部電極）
１２ｃ ゲート電極（第２のゲート電極）
１２ｘ ゲート抵抗（第２のゲート抵抗）
１２ｙ ショットキーバリアダイオード（第２のショットキーバリアダイオード）
２１ ローサイドＭＯＳＦＥＴ（第３の半導体チップ）
２１ａ ソース電極（第３の上部電極）
２１ｂ ドレイン電極（第３の下部電極）
２１ｃ ゲート電極（第３のゲート電極）
２１ｘ ゲート抵抗（第３のゲート抵抗）
２１ｙ ショットキーバリアダイオード（第３のショットキーバリアダイオード）
２２ ローサイドＭＯＳＦＥＴ（第４の半導体チップ）
２２ａ ソース電極（第４の上部電極）
２２ｂ ドレイン電極（第４の下部電極）
２２ｃ ゲート電極（第４のゲート電極）
２２ｘ ゲート抵抗（第４のゲート抵抗）
２２ｙ ショットキーバリアダイオード（第４のショットキーバリアダイオード）
３０ 絶縁基板
３１ 第１の金属層
３１ａ 第１の領域
３２ 第２の金属層
３２ａ 第２の領域
３２ｂ 第３の領域
３２ｃ 第４の領域
３２ｘ 第１のスリット
３３ 第３の金属層
３３ａ 第５の領域
３３ｂ 第６の領域
３３ｃ 第７の領域
３３ｘ 第２のスリット
４１ 第１のゲート端子
４２ 第２のゲート端子
１００ パワー半導体モジュール（半導体装置）
２００ パワー半導体モジュール（半導体装置）
３００ パワー半導体モジュール（半導体装置）
４００ パワー半導体モジュール（半導体装置）
４５０ パワー半導体モジュール（半導体装置）
５００ パワー半導体モジュール（半導体装置）
５５０ パワー半導体モジュール（半導体装置）
ＡＣ 交流出力端子（出力端子）
Ｅ１ 第１の端部
Ｅ２ 第２の端部
Ｅ３ 第３の端部
Ｅ４ 第４の端部
Ｎ 負端子（第２の主端子）
Ｐ 正端子（第１の主端子）
ｄ１ 第１の距離
ｄ２ 第２の距離
ｄ３ 第３の距離
ｄ４ 第４の距離
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】