7643805 フィルタおよびマルチプレクサ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-03-03

(45)【発行日】2025-03-11

(54)【発明の名称】フィルタおよびマルチプレクサ

(51)【国際特許分類】

   H03H 7/01 20060101AFI20250304BHJP

   H03H 9/64 20060101ALI20250304BHJP

   H03H 9/72 20060101ALI20250304BHJP

   H03H 9/17 20060101ALI20250304BHJP

   H03H 9/70 20060101ALI20250304BHJP

【ＦＩ】

H03H7/01 A

H03H9/64 Z

H03H9/72

H03H9/17 F

H03H9/70

【請求項の数】 11

(21)【出願番号】P 2021104674

(22)【出願日】2021-06-24

(65)【公開番号】P2023003541

(43)【公開日】2023-01-17

【審査請求日】2024-05-29

(73)【特許権者】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】110004370

【氏名又は名称】弁理士法人片山特許事務所

(72)【発明者】

【氏名】井上 真

(72)【発明者】

【氏名】ジョン ジェホ

(72)【発明者】

【氏名】関根 英行

(72)【発明者】

【氏名】小林 尚都

【審査官】柳下 勝幸

(56)【参考文献】

【文献】国際公開第２０１８／１２３６９８（ＷＯ，Ａ１）

【文献】特開２００５－１６０００８（ＪＰ，Ａ）

【文献】特開２００７－２７４２４７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｈ ７／０１

Ｈ０３Ｈ ９／６４

Ｈ０３Ｈ ９／７２

Ｈ０３Ｈ ９／１７

Ｈ０３Ｈ ９／７０

(57)【特許請求の範囲】

【請求項1】

入力端子と、
出力端子と、
第１グランド端子と、
第２グランド端子と、
一端が前記入力端子と前記出力端子との間の経路内の第１ノードに接続され、他端が第２ノードに接続された第１インダクタと、
一端が前記第２ノードに接続され、他端が前記第１グランド端子に接続された第２インダクタと、
一端が前記第２ノードに接続され、他端が前記第２グランド端子に接続された第３インダクタと、
を備えるフィルタ。

【請求項2】

前記フィルタは、通過帯域を有するハイパスフィルタであり、前記第１インダクタ、前記第２インダクタおよび前記第３インダクタを含み、前記通過帯域より低い周波数に減衰極の極小を形成する共振回路を備える請求項１に記載のフィルタ。

【請求項3】

前記入力端子と前記出力端子との間に直列接続された第１キャパシタおよび第２キャパシタと、
前記入力端子と前記出力端子との間において前記第１キャパシタおよび前記第２キャパシタと並列接続された容量性素子と、
を備え、
前記第１ノードは、前記第１キャパシタと前記第２キャパシタの間のノードであり、前記第１キャパシタおよび前記第２キャパシタを介して前記容量性素子に接続される請求項１に記載のフィルタ。

【請求項4】

前記フィルタは、通過帯域を有するハイパスフィルタであり、
前記第１インダクタ、前記第２インダクタ、前記第３インダクタ、前記第１キャパシタ、前記第２キャパシタおよび前記容量性素子は前記通過帯域より低い周波数に第１減衰極の第１極小を形成する請求項３に記載のフィルタ。

【請求項5】

前記容量性素子は弾性波共振器であり、
前記弾性波共振器は前記第１極小と前記通過帯域との間に第２減衰極の第２極小を形成する請求項４に記載のフィルタ。

【請求項6】

前記入力端子と前記出力端子との間に直列接続された第１キャパシタおよび第２キャパシタを備え、
前記第１ノードと前記第２ノードとの間に前記第１インダクタと直列接続された第３キャパシタを備える請求項１に記載のフィルタ。

【請求項7】

前記第２インダクタおよび前記第３インダクタの小さい方のインダクタンスは前記第２インダクタおよび前記第３インダクタの大きい方のインダクタンスの０．１倍以上である請求項１から６のいずれか一項に記載のフィルタ。

【請求項8】

前記第１インダクタのインダクタンスは前記第２インダクタおよび前記第３インダクタの大きい方のインダクタンスより大きい請求項１から７のいずれか一項に記載のフィルタ。

【請求項9】

第３グランド端子と、
一端が前記第２ノードに接続され、他端が前記第３グランド端子に接続された第４インダクタと、
を備える請求項１から８のいずれか一項に記載のフィルタ。

【請求項10】

複数の誘電体層が積層された積層体を備え、
前記第１インダクタ、前記第２インダクタおよび前記第３インダクタは前記積層体内に形成され、
前記第１グランド端子および前記第２グランド端子は、前記積層体の同じ表面に形成されている請求項１から９のいずれか一項に記載のフィルタ。

【請求項11】

請求項１から１０のいずれか一項に記載のフィルタを備えるマルチプレクサ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、フィルタおよびマルチプレクサに関し、例えばシャント接続されたインダクタを有するフィルタおよびマルチプレクサに関する。

【背景技術】

【0002】

入力端子と出力端子との間の経路にインダクタがシャント接続されたフィルタが知られている（例えば特許文献１）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１８－１２９６８３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

フィルタを回路基板または評価用基板等の基板に搭載するときに、フィルタのグランド端子と基板との間に寄生インダクタンスが生じる。フィルタの基板への搭載方法が異なると、寄生インダクタンスが異なる。これにより、搭載方法に依存してフィルタ特性が異なってしまう。

【0005】

本発明は、上記課題に鑑みなされたものであり、フィルタ特性を安定化することを目的とする。

【課題を解決するための手段】

【0006】

本発明は、入力端子と、出力端子と、第１グランド端子と、第２グランド端子と、一端が前記入力端子と前記出力端子との間の経路内の第１ノードに接続され、他端が第２ノードに接続された第１インダクタと、一端が前記第２ノードに接続され、他端が前記第１グランド端子に接続された第２インダクタと、一端が前記第２ノードに接続され、他端が前記第２グランド端子に接続された第３インダクタと、を備えるフィルタである。

【0007】

上記構成において、前記フィルタは、通過帯域を有するハイパスフィルタであり、前記第１インダクタ、前記第２インダクタおよび前記第３インダクタを含み、前記通過帯域より低い周波数に減衰極の極小を形成する共振回路を備える構成とすることができる。

【0008】

上記構成において、前記入力端子と前記出力端子との間に直列接続された第１キャパシタおよび第２キャパシタと、前記入力端子と前記出力端子との間において前記第１キャパシタおよび前記第２キャパシタと並列接続された容量性素子と、を備え、前記第１ノードは、前記第１キャパシタと前記第２キャパシタの間のノードであり、前記第１キャパシタおよび前記第２キャパシタを介して前記容量性素子に接続される構成とすることができる。

【0009】

上記構成において、前記フィルタは、通過帯域を有するハイパスフィルタであり、前記第１インダクタ、前記第２インダクタ、前記第３インダクタ、前記第１キャパシタ、前記第２キャパシタおよび前記容量性素子は前記通過帯域より低い周波数に第１減衰極の第１極小を形成する構成とすることができる。

【0010】

上記構成において、前記容量性素子は弾性波共振器であり、前記弾性波共振器は前記第１極小と前記通過帯域との間に第２減衰極の第２極小を形成する構成とすることができる。

【0011】

上記構成において、前記入力端子と前記出力端子との間に直列接続された第１キャパシタおよび第２キャパシタを備え、前記第１ノードと前記第２ノードとの間に前記第１インダクタと直列接続された第３キャパシタを備える構成とすることができる。

【0012】

上記構成において、前記第２インダクタおよび前記第３インダクタの小さい方のインダクタンスは前記第２インダクタおよび前記第３インダクタの大きい方のインダクタンスの０．１倍以上である構成とすることができる。

【0013】

上記構成において、前記第１インダクタのインダクタンスは前記第２インダクタおよび前記第３インダクタの大きい方のインダクタンスより大きい構成とすることができる。

【0014】

上記構成において、第３グランド端子と、一端が前記第２ノードに接続され、他端が前記第３グランド端子に接続された第４インダクタと、を備える構成とすることができる。

【0015】

上記構成において、複数の誘電体層が積層された積層体を備え、前記第１インダクタ、前記第２インダクタおよび前記第３インダクタは前記積層体内に形成され、記第１グランド端子および前記第２グランド端子は、前記積層体の同じ表面に形成されている構成とすることができる。

【0016】

本発明は、上記フィルタを備えるマルチプレクサである。

【発明の効果】

【0017】

本発明によれば、フィルタ特性を安定化することができる。

【図面の簡単な説明】

【0018】

【図1】図１は、実施例１に係るフィルタの回路図である。

【図2】図２は、実施例１における積層体が基板に搭載される断面図である。

【図3】図３（ａ）から図３（ｆ）は、実施例１における誘電体層の平面図である。

【図4】図４は、比較例１に係るフィルタの回路図である。

【図5】図５（ａ）および図５（ｂ）は、シミュレーション１におけるフィルタＡ１～Ａ３の通過特性を示す図である。

【図6】図６（ａ）および図６（ｂ）は、シミュレーション２におけるフィルタＢ１～Ｂ４の通過特性を示す図である。

【図7】図７（ａ）は、シミュレーション３におけるフィルタＡ１、Ａ３、Ｂ４およびＣ１～Ｃ５の通過特性を示す図である。図７（ｂ）は、シミュレーション３におけるＬ２／Ｌ３に対する変動率を示す図である。

【図8】図８（ａ）は、シミュレーション３におけるフィルタＡ１、Ａ２、Ｂ２およびＤ１～Ｄ５の通過特性を示す図である。図８（ｂ）は、シミュレーション３におけるＬ２／Ｌ３に対する変動率を示す図である。

【図9】図９は、実施例１の変形例１に係るフィルタの回路図である。

【図10】図１０（ａ）および図１０（ｂ）は、実施例１の変形例１における誘電体層の平面図である。

【図11】図１１は、シミュレーション４におけるＬ２／Ｌ３およびＬ２／Ｌ４に対する変動率を示す図である。

【図12】図１２は、実施例１の変形例２に係るフィルタの回路図である。

【図13】図１３（ａ）は、実施例１の変形例２における弾性波共振器の平面図であり、図１３（ｂ）は、実施例１の変形例２における別の弾性波共振器の断面図である。

【図14】図１４は、実施例１の変形例２に係るフィルタの通過特性を示す図である。

【図15】図１５は、実施例１の変形例３に係るフィルタの回路図である。

【図16】図１６は、実施例２に係るトリプレクサの回路図である。

【発明を実施するための形態】

【0019】

以下、図面を参照し本発明の実施例について説明する。

【実施例1】

【0020】

実施例１は、ハイパスフィルタの例である。図１は、実施例１に係るフィルタの回路図である。図１に示すように、実施例１に係るフィルタ１００では、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間にキャパシタＣ１およびＣ２が直列接続されている。入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間において、キャパシタＣ１およびＣ２に並列にキャパシタＣ３が接続されている。キャパシタＣ１とＣ２との間のノードはノードＮ１である。キャパシタＣ１とＣ３とが接続されるノードはノードＮ３である。キャパシタＣ２とＣ３とが接続されるノードはノードＮ４である。ノードＮ１は、キャパシタＣ１およびＣ２を介してのみキャパシタＣ３と接続される。すなわち、ノードＮ１はキャパシタＣ１およびＣ２を介さずにはキャパシタＣ３には接続されていない。

【0021】

インダクタＬ１は入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間の経路にシャント接続されている。インダクタＬ１の一端はノードＮ１に接続され、他端はノードＮ２に接続されている。インダクタＬ２の一端はノードＮ２に接続され、他端はグランド端子Ｔｇ１に接続されている。インダクタＬ３の一端はノードＮ２に接続され、他端はグランド端子Ｔｇ２に接続されている。グランド端子Ｔｇ１は寄生インダクタンスＬｇ１を介しグランドに接続され、グランド端子Ｔｇ２は寄生インダクタンスＬｇ２を介しグランドに接続される。フィルタ１００は、入力端子Ｔｉｎに入力する高周波信号のうち通過帯域の信号を出力端子Ｔｏｕｔに通過させ、他の周波数の信号を抑圧する。

【0022】

図２は、実施例１における積層体が基板に搭載される断面図である。図２に示すように、積層体１０は、複数の誘電体層１１ａ～１１ｆを備えている。積層体１０の下面に端子１４が設けられている。基板２０上に端子２２が設けられている。端子１４と端子２２とは接合材２４により接合されている。基板２０は、例えば回路基板または検査用基板である。検査用基板は、積層体１０に形成されたフィルタ１００の少なくとも一部を検査するときに用いる基板である。フィルタ１００の少なくとも一部を検査するときは、接合材２４として例えば導電シートを用いる。積層体１０を基板２０に実装するときは、接合材２４として例えばはんだを用いる。端子１４から接合材２４を介し端子２２への経路が寄生インダクタンスＬｇ１およびＬｇ２を形成する。

【0023】

図３（ａ）から図３（ｆ）は、実施例１における誘電体層の平面図である。図３（ａ）～図３（ｅ）は、それぞれ誘電体層１１ｂ～１１ｆの上方からみた平面図である。図３（ｆ）は、誘電体層１１ｆを透過して端子１４を見た平面図である。誘電体層１１ａの図示を省略している。

【0024】

図３（ａ）～図３（ｆ）に示すように、誘電体層１１ｂ～１１ｆ上に導電体パターン１２ｂ～１２ｆがそれぞれ設けられ、誘電体層１１ｂ～１１ｆを貫通するビア配線１３ｂ～１３ｆがそれぞれ設けられている。図３（ａ）のように、誘電体層１１ｂ上に設けられた導電体パターン１２ｂは、線路Ｌ１ａを形成する。図３（ｂ）のように、誘電体層１１ｃ上に設けられた導電体パターン１２ｃは線路Ｌ１ｂを形成する。線路Ｌ１ａとＬ１ｂとはビア配線１３ｂにより電気的に接続されインダクタＬ１を形成する。

【0025】

図３（ｃ）のように、誘電体層１１ｄ上に設けられた導電体パターン１２ｄはキャパシタＣ１およびＣ２のそれぞれの上部の電極Ｃ１ａおよびＣ２ａを形成する。図３（ｄ）のように、誘電体層１１ｅ上に設けられた導電体パターン１２ｅは、キャパシタＣ１およびＣ２のそれぞれの下部の電極Ｃ１ｂおよびＣ２ｂを形成する。誘電体層１１ｄと誘電体層１１ｄを挟む電極Ｃ１ａおよびＣ１ｂとはキャパシタＣ１を形成し、誘電体層１１ｄと誘電体層１１ｄを挟む電極Ｃ２ａおよびＣ２ｂとはキャパシタＣ２を形成する。

【0026】

図３（ｅ）のように、誘電体層１１ｆ上に設けられた導電体パターン１２ｆは、インダクタＬ２およびＬ３を形成する。図３（ｆ）のように、誘電体層１１ｆの下面に設けられた端子１４は入力端子Ｔｉｎ´、出力端子Ｔｏｕｔ´およびグランド端子Ｔｇ１およびＴｇ２を形成する。積層体１０にはキャパシタＣ３は設けられておらず、入力端子Ｔｉｎ´および出力端子Ｔｏｕｔ´は、図１のノードＮ３およびＮ４に対応する。キャパシタＣ３は例えば図２の基板２０上に実装されていてもよいし、積層体１０上に実装されていてもよい。キャパシタＣ３は積層体１０内に設けられていてもよい。

【0027】

誘電体層１１ａ～１１ｆは、例えばセラミックス材料からなり、主成分として例えばＳｉ、ＣａおよびＭｇの酸化物（例えばディオプサイド結晶であるＣａＭｇＳｉ_２Ｏ_６）を含む。誘電体層１１ａから１１ｊの主成分は、Ｓｉ、Ｃａおよび／またはＭｇ以外の酸化物でもよい。さらに、誘電体層１１ａから１１ｊは、絶縁体材料としてＴｉ、ＺｒおよびＡｌの少なくとも１つの酸化物を含んでもよい。誘電体層１１ａ～１１ｆは、ガラスエポキシ樹脂等の樹脂、またはＬＴＣＣ（Low Temperature Co-fired Ceramics）もしくはＨＴＣＣ（High Temperature Co-fired Ceramics）等のセラミックスでもよい。導電体パターン１２ｂから１２ｆ、ビア配線１３ｂから１３ｆおよび端子１４の上部は、例えばＡｇ、Ｐｄ、Ｐｔ、Ｃｕ、Ｎｉ、Ａｕ、Ａｕ－Ｐｄ合金またはＡｇ－Ｐｔ合金を主成分とする非磁性金属層である。端子１４の上部は、上記金属材料に加えＴｉＯ_２、ＺｒＯ_２またはＡｌ_２Ｏ_３等の非伝導性材料を含んでもよい。端子１４の下部は、Ｎｉ膜およびＳｎ膜である。

【0028】

［比較例１］
図４は、比較例１に係るフィルタの回路図である。図４に示すように、比較例１のフィルタ１１０では、インダクタＬ２およびＬ３が設けられておらず、インダクタＬ１の他端はグランド端子Ｔｇに接続されている。グランド端子Ｔｇとグランドとの間に寄生インダクタンスＬｇが接続されている。

【0029】

図２のように、寄生インダクタンスＬｇは端子１４から接合材２４を介し端子２２に至る経路に形成される。接合材２４の厚さおよび接合材２４の種類によって、寄生インダクタンスＬｇが変化する。例えば基板２０に積層体１０を実装するときの実装方法により寄生インダクタンスＬｇが変化する。また、積層体１０を評価するため、接合材２４として導電シートを用いるときと、積層体１０を実装するため、接合材２４としてはんだを用いるときとでは、寄生インダクタンスＬｇが異なる。このように、外部の影響により寄生インダクタンスＬｇが異なる。

【0030】

［シミュレーション１］
そこで、寄生インダクタンスＬｇを変え比較例１のフィルタ１１０の通過特性をシミュレーションした。シミュレーションは回路シミュレーションである。表１は、シミュレーション１におけるキャパシタＣ１～Ｃ３のキャパシタンス、インダクタＬ１のインダクタンス、寄生インダクタンスＬｇおよび減衰極Ａｔｔの周波数を示す表である。

【表1】

【0031】

表１に示すように、キャパシタＣ１～Ｃ３のキャパシタンスおよびインダクタＬ１のインダクタンスをそれぞれ０．４ｐＦ、０．４ｐＦ、０．５ｐＦおよび１．５ｎＨとした。フィルタＡ１、Ａ２およびＡ３の寄生インダクタンスＬｇをそれぞれ０ｎＨ、０．０３ｎＨおよび０．０６ｎＨとした。

【0032】

図５（ａ）および図５（ｂ）は、シミュレーション１におけるフィルタＡ１～Ａ３の通過特性を示す図である。図５（ｂ）は減衰極付近の拡大図である。図５（ａ）に示すように、キャパシタＣ１、Ｃ２およびインダクタＬ１～Ｌ３はＴ型ＣＬＣのハイパスフィルタであり、約５．５ＧＨｚ以上が通過帯域Ｐａｓｓである。キャパシタＣ３を付加することで、キャパシタＣ１～Ｃ３およびインダクタＬ１～Ｌ３により、通過帯域Ｐａｓｓより低い周波数に極小を有する減衰極Ａｔｔが形成される。減衰極Ａｔｔの周波数は約３．９ＧＨｚである。ノードＮ１が直接キャパシタＣ３に接続されると、減衰極Ａｔｔは形成されない。キャパシタＣ３がキャパシタＣ１およびＣ２を介してのみノードＮ１と接続されることにより、減衰極Ａｔｔが形成される。

【0033】

図５（ｂ）および表１に示すように、寄生インダクタンスＬｇのないフィルタＡ１では、減衰極Ａｔｔは３．８８１ＧＨｚである。寄生インダクタンスＬｇが０．０３ｎＨのフィルタＡ２では、減衰極Ａｔｔは３．８４３ＧＨｚであり、フィルタＡ１より低くなる。寄生インダクタンスＬｇが０．０６ｎＨのフィルタＡ３では、減衰極Ａｔｔは３．８０６ＧＨｚであり、フィルタＡ１より低くなる。このように、比較例１では、寄生インダクタンスＬｇが変化すると、減衰極Ａｔｔの周波数が変化し、フィルタ特性が変化してしまう。このため、積層体１０を基板２０に実装する場合、基板２０の製造バラツキ、端子１４と２２の位置のバラツキ、および／または接合材２４の量のバラツキ等により寄生インダクタンスＬｇが異なるとフィルタ特性が異なってしまう。また、積層体１０を検査するとき、検査用基板のバラツキ、端子１４と２２の位置のバラツキおよび／または端子１４と２２との傾きのバラツキ等により寄生インダクタンスＬｇが異なるとフィルタ特性が異なってしまう。さらに、実装時と検査時において寄生インダクタンスＬｇが異なるとフィルタ特性が異なってしまう。このように、寄生インダクタンスＬｇが不安定なため、フィルタ特性が不安定である。

【0034】

［シミュレーション２］
実施例１において、寄生インダクタンスＬｇ１およびＬｇ２を変えフィルタ１００の通過特性をシミュレーションした。シミュレーションは回路シミュレーションである。表２は、シミュレーション２におけるキャパシタＣ１～Ｃ３のキャパシタンス、インダクタＬ１～Ｌ３のインダクタンス、寄生インダクタンスＬｇ１、Ｌｇ２、および減衰極Ａｔｔの周波数を示す表である。

【表2】

【0035】

表２に示すように、キャパシタＣ１～Ｃ３のキャパシタンスおよびインダクタＬ１～Ｌ３のインダクタンスをそれぞれ０．４ｐＦ、０．４ｐＦ、０．５ｐＦ、１．４ｎＨ、０．２ｎＨおよび０．２ｎＨとした。フィルタＢ１では寄生インダクタンスＬｇ１およびＬｇ２を各々０ｎＨとし、フィルタＢ２では寄生インダクタンスＬｇ１およびＬｇ２を各々０.０３ｎＨとし、フィルタＢ３では寄生インダクタンスＬｇ１およびＬｇ２をそれぞれ０．０６ｎＨおよび０.０３ｎＨとし、フィルタＢ４では寄生インダクタンスＬｇ１およびＬｇ２を各々０.０６ｎＨとした。

【0036】

図６（ａ）および図６（ｂ）は、シミュレーション２におけるフィルタＢ１～Ｂ４の通過特性を示す図である。図６（ｂ）は減衰極付近の拡大図である。図６（ａ）に示すように、フィルタＢ１～Ｂ４の通過特性はフィルタＡ１～Ａ３の通過特性とほぼ同じである。通過帯域Ｐａｓｓと減衰極Ａｔｔが形成されている。

【0037】

図６（ｂ）および表２に示すように、寄生インダクタンスＬｇ１およびＬｇ２が０ｎＨのフィルタＢ１では、減衰極Ａｔｔは３．８８１ＧＨｚであり、フィルタＡ１と同じである。寄生インダクタンスＬｇ１およびＬｇ２が０．０３ｎＨのフィルタＢ２では、減衰極Ａｔｔは３．８６２ＧＨｚである。寄生インダクタンスＬｇ１およびＬｇ２がそれぞれ０．０６ｎＨおよび０．０３ｎＨのフィルタＢ３では、減衰極Ａｔｔは３．８５３ＧＨｚである。寄生インダクタンスＬｇ１およびＬｇ２が０．０６ｎＨのフィルタＢ４では、減衰極Ａｔｔは３．８４３ＧＨｚである。実施例１のフィルタＢ１～Ｂ４でも寄生インダクタンスＬｇ１およびＬｇ２が変化すると減衰極Ａｔｔの極小の周波数が変化する。比較例１では、寄生インダクタンスＬｇが０ｎＨから０．０６ｎＨに変化したときの減衰極Ａｔｔの変化は－０．０７８ＧＨｚである。これに対し、実施例１では、寄生インダクタンスＬｇ１およびＬｇ２が０ｎＨから０．０６ｎＨに変化したときの減衰極Ａｔｔの変化は－０．０３８ＧＨｚである。このように、実施例１では寄生インダクタンスによる減衰極Ａｔｔの変化を約１／２にできる。このように、実施例１では、ノードＮ１とグランドとの間に接続される寄生インダクタンスＬｇ１およびＬｇ２が並列接続されている。このため、実質的な寄生インダクタンスが比較例１の寄生インダクタンスＬｇより小さくなる。

【0038】

［シミュレーション３］
実施例１においてインダクタＬ２とＬ３のインダクタンスの比率を変え、フィルタ１００の通過特性をシミュレーションした。シミュレーションは回路シミュレーションである。表３および表４は、シミュレーション３におけるキャパシタＣ１～Ｃ３のキャパシタンス、インダクタＬ１～Ｌ３のインダクタンス、寄生インダクタンスＬｇ１、Ｌｇ２、および減衰極Ａｔｔの周波数を示す表である。

【表3】

【0039】

【表4】

【0040】

表３に示すように、フィルタＣ１～Ｃ５では、寄生インダクタンスＬｇ１およびＬｇ２を０．０６ｎＨとし、インダクタＬ２のインダクタンスを変えた。インダクタＬ１のインダクタンスは、ノードＮ１とグランド端子Ｔｇ１およびＴｇ２との間のインダクタンスが１．５ｎＨとなるように設定した。キャパシタＣ１～Ｃ３のキャパシタンスおよびインダクタＬ２のインダクタンスはフィルタＢ１～Ｂ４と同じである。

【0041】

表４に示すように、フィルタＤ１～Ｄ５では、寄生インダクタンスＬｇ１およびＬｇ２を０．０３ｎＨとし、インダクタＬ２のインダクタンスを変えた。インダクタＬ１のインダクタンスは、ノードＮ１とグランド端子Ｔｇ１およびＴｇ２との間のインダクタンスが１．５ｎＨとなるように設定した。キャパシタＣ１～Ｃ３のキャパシタンスおよびインダクタＬ２のインダクタンスはフィルタＢ１～Ｂ４と同じである。

【0042】

図７（ａ）は、シミュレーション３におけるフィルタＡ１、Ａ３、Ｂ４およびＣ１～Ｃ５の通過特性を示す図である。図７（ｂ）は、シミュレーション３におけるＬ２／Ｌ３に対する変動率を示す図である。Ｌ２／Ｌ３は、（Ｌ２のインダクタンス）／（Ｌ３のインダクタンス）である。変動率は、比較例１におけるフィルタＡ１とＡ３との減衰極Ａｔｔの周波数の差に対する、フィルタＡ１と実施例１のフィルタＢ４およびＣ１～Ｃ５との減衰極Ａｔｔの差に相当する。すなわち、変動率は、（（Ａ１の減衰極Ａｔｔの周波数）－（Ｂ４、Ｃ１～Ｃ５の減衰極Ａｔｔの周波数）／（（Ａ１の減衰極Ａｔｔの周波数）－（Ａ３の減衰極Ａｔｔの周波数））×１００［％］である。変動率が０に近いほど、寄生インダクタンスＬｇ１およびＬｇ２が付加されても減衰極Ａｔｔの周波数の変化が小さいことを示している。図７（ｂ）のドットはシミュレーションした点を示し、直線はドットをつなぐ線である。

【0043】

図７（ａ）に示すように、フィルタＣ１～Ｃ５およびＢ４における減衰極Ａｔｔは、フィルタＡ３の減衰極ＡｔｔよりフィルタＡ１の減衰極Ａｔｔに近づく。図７（ｂ）に示すように、Ｌ２／Ｌ３＝０では、変動率は８０％である。Ｌ２／Ｌ３が大きくなると変動率は小さくなる。Ｌ２／Ｌ３＝０．３では変動率が６０％となる。Ｌ２／Ｌ３＝０．５では変動率は５０％近くになる。Ｌ２／Ｌ３が１では変動率は約５０％である。

【0044】

図８（ａ）は、シミュレーション３におけるフィルタＡ１、Ａ２、Ｂ２およびＤ１～Ｄ５の通過特性を示す図である。図８（ｂ）は、シミュレーション３におけるＬ２／Ｌ３に対する変動率を示す図である。変動率は、（（Ａ１の減衰極Ａｔｔの周波数）－（Ｂ２、Ｄ１～Ｄ５の減衰極Ａｔｔの周波数）／（（Ａ１の減衰極Ａｔｔの周波数）－（Ａ２の減衰極Ａｔｔの周波数））×１００［％］である。

【0045】

図８（ａ）に示すように、フィルタＤ１～Ｄ５およびＢ２における減衰極Ａｔｔは、フィルタＡ２の減衰極ＡｔｔよりフィルタＡ１の減衰極Ａｔｔに近づく。図８（ｂ）に示すように、Ｌ２／Ｌ３＝０では、変動率は９０％である。Ｌ２／Ｌ３が大きくなると変動率は小さくなる。Ｌ２／Ｌ３＝０．５では変動率は５０％近くになる。Ｌ２／Ｌ３が１では変動率は約５０％である。シミュレーション３のように、Ｌ２／Ｌ３は１に近い方がよい。

【0046】

［実施例１の変形例１］
図９は、実施例１の変形例１に係るフィルタの回路図である。図９に示すように、実施例１の変形例１のフィルタ１０２では、ノードＮ２とグランド端子Ｔｇ３との間にインダクタＬ４が接続されている。グランド端子Ｔｇ３とグランドとの間に寄生インダクタンスＬｇ３が接続されている。

【0047】

図１０（ａ）および図１０（ｂ）は、実施例１の変形例１における誘電体層の平面図である。図１０（ａ）は、誘電体層１１ｆの上方からみた平面図である。図１０（ｂ）は、誘電体層１１ｆを透過して端子１４を見た平面図である。図１０（ａ）に示すように、誘電体層１１ｆ上に設けられた導電体パターン１２ｆはインダクタＬ２～Ｌ４を形成する。図１０（ｂ）に示すように、誘電体層１１ｆ下に設けられた端子１４は、入力端子Ｔｉｎ´、出力端子Ｔｏｕｔ´およびグランド端子Ｔｇ１～Ｔｇ３を形成する。その他の構成は実施例１と同じであり説明を省略する。

【0048】

［シミュレーション４］
実施例１の変形例１においてインダクタＬ３とＬ４のインダクタンスを各々０．１ｎＨとし、インダクタＬ２のインダクタンスを変え、フィルタ１０２の通過特性をシミュレーションした。キャパシタＣ１～Ｃ３のキャパシタンスはシミュレーション１～３と同じ、インダクタＬ１のインダクタンスは、ノードＮ１とグランド端子Ｔｇ１～Ｔｇ３との間のインダクタンスが１．５ｎＨとなるように設定し、寄生インダクタンスＬｇ１～Ｌｇ３を各々０．０３ｎＨとした。

【0049】

図１１は、シミュレーション４におけるＬ２／Ｌ３およびＬ２／Ｌ４に対する変動率を示す図である。変動率は、（（Ａ１の減衰極Ａｔｔの周波数）－（実施例1の変形例１の減衰極Ａｔｔの周波数）／（（Ａ１の減衰極Ａｔｔの周波数）－（Ａ２の減衰極Ａｔｔの周波数））×１００［％］である。図１１のドットはシミュレーションした点を示し、直線はドットをつなぐ線である。

【0050】

図１１に示すように、Ｌ２／Ｌ３＝Ｌ２／Ｌ４＝０では、変動率は約７０％である。Ｌ２／Ｌ３＝Ｌ２／Ｌ４＝０．３において、変動率は約６０％となり、Ｌ２／Ｌ３＝Ｌ２／Ｌ４＝０．５において変動率は約５０％となる。Ｌ２／Ｌ３＝Ｌ２／Ｌ４＝１では変動率は約３５％となる。

【0051】

実施例１の変形例１のように、ノードＮ１とグランドとの間に並列接続されるインダクタは３個以上でもよい。インダクタの個数が多い方が変動率を小さくできる。

【0052】

［実施例１の変形例２］
図１２は、実施例１の変形例２に係るフィルタの回路図である。図１２に示すように、実施例１の変形例２のフィルタ１０４では、キャパシタＣ３の代わりに弾性波共振器３０が設けられている。その他の構成は実施例１と同じであり説明を省略する。

【0053】

図１３（ａ）は、実施例１の変形例２における弾性波共振器の平面図であり、図１３（ｂ）は、実施例１の変形例２における別の弾性波共振器の断面図である。図１３（ａ）の例では、弾性波共振器３０は弾性表面波共振器である。基板４１の上面にＩＤＴ（Interdigital Transducer）４０と反射器４２が設けられている。ＩＤＴ４０は、互いに対向する１対の櫛型電極４０ａを有する。櫛型電極４０ａは、複数の電極指４０ｂと複数の電極指４０ｂを接続するバスバー４０ｃとを有する。反射器４２は、ＩＤＴ４０の両側に設けられている。ＩＤＴ４０が基板４１に弾性表面波を励振する。基板４１は、例えば、タンタル酸リチウム基板、ニオブ酸リチウム基板または水晶基板等の圧電基板である。基板４１は、例えばサファイア基板、スピネル基板、アルミナ基板、水晶基板またはシリコン基板等の支持基板上に圧電基板が接合された複合基板でもよい。ＩＤＴ４０および反射器４２は例えばアルミニウム膜または銅膜により形成される。基板４１上にＩＤＴ４０および反射器４２を覆うように保護膜または温度補償膜が設けられていてもよい。

【0054】

図１３（ｂ）の例では、弾性波共振器３０は圧電薄膜共振器である。基板４１上に圧電膜４６が設けられている。圧電膜４６を挟むように下部電極４４および上部電極４８が設けられている。下部電極４４と基板４１との間に空隙４５が形成されている。圧電膜４６の少なくとも一部を挟み下部電極４４と上部電極４８とが対向する領域が共振領域４７である。共振領域４７内の下部電極４４および上部電極４８は圧電膜４６内に、厚み縦振動モードまたは厚みすべり振動モードの弾性波を励振する。基板４１は、例えばサファイア基板、スピネル基板、アルミナ基板、ガラス基板、水晶基板またはシリコン基板である。下部電極４４および上部電極４８は例えばルテニウム膜等の金属膜である。圧電膜４６は例えば窒化アルミニウム膜、単結晶タンタル酸リチウム膜または単結晶ニオブ酸リチウム膜である。空隙４５の代わりに音響反射膜が設けられていてもよい。

【0055】

図１４は、実施例１の変形例２に係るフィルタの通過特性を示す図である。通過特性は、弾性波共振器３０以外はフィルタＢ１と同じであり、弾性波共振器３０の共振周波数は３．８９３ＧＨｚである。図１に示すように、約４．６ＧＨｚ以上が通過帯域Ｐａｓｓとなる。減衰極Ａｔｔ１では弾性波共振器３０は容量性である。キャパシタＣ１、Ｃ２、インダクタＬ１～Ｌ３と弾性波共振器３０のキャパシタンスにより減衰極Ａｔｔ１が形成される。通過帯域Ｐａｓｓと減衰極Ａｔｔ１との間に、弾性波共振器３０の共振周波数により減衰極Ａｔｔ２が形成される。減衰極Ａｔｔ２により通過帯域Ｐａｓｓと減衰域との間の減衰量の急峻性を向上できる。

【0056】

実施例１の変形例２においても、減衰極Ａｔｔ１の周波数が変化するとフィルタ１０４の減衰域の特性が変化してしまう。インダクタＬ２とＬ３を設けることで、寄生インダクタンスＬｇ１およびＬｇ２が変化しても減衰極Ａｔｔ１の変化が小さくなり、フィルタ特性の変化を小さくできる。

【0057】

［実施例１の変形例３］
図１５は、実施例１の変形例３に係るフィルタの回路図である。図１５に示すように、実施例１の変形例３のフィルタ１０６では、キャパシタＣ３はノードＮ１とＮ２との間にインダクタＬ１と直列接続されている。実施例１の変形例３は実施例１と等価にキャパシタＣ３とインダクタＬ１～Ｌ３の直列共振回路により減衰極Ａｔｔを形成できる。その他の構成は実施例１と同じであり説明を省略する。

【0058】

比較例１の図４のように、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間の経路にシャント接続されたインダクタＬ１を有するフィルタでは、図５（ｂ）および表１のように、寄生インダクタンスＬｇが変化するとフィルタ特性が変化してしまう。これにより、図２における端子１４と２２との実装方法等の違いによるフィルタ特性の変化が大きくなってしまう。

【0059】

実施例１およびその変形例によれば、インダクタＬ１（第１インダクタ）は、一端が入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間の経路内のノードＮ１（第１ノード）に接続され、他端がノードＮ２（第２ノード）に接続されている。インダクタＬ２（第２インダクタ）は、一端がノードＮ２に接続され、他端がグランド端子Ｔｇ１（第１グランド端子）に接続されている。インダクタＬ３（第３インダクタ）は、一端がノードＮ１に接続され、他端がグランド端子Ｔｇ２（第２グランド端子）に接続されている。これにより、図６（ｂ）および表２のように、端子１４と２２とを接続するための寄生インダクタンスＬｇ１およびＬｇ２が並列接続されるため、寄生インダクタンスＬｇ１およびＬｇ２が変化したときのシャント接続されたインダクタＬ１～Ｌ３のインダクタンスとインダクタンスＬｇ１およびＬｇ２の合成のインダクタンスの変化が小さくなる。よって、図２における端子１４と２２との実装等のバラツキによらずフィルタ特性を安定化できる。

【0060】

図６（ａ）のように、フィルタは、通過帯域Ｐａｓｓを有するハイパスフィルタであり、インダクタＬ１～Ｌ３を含む共振回路により通過帯域Ｐａｓｓより低い周波数に減衰極Ａｔｔの極小を形成される。このようなフィルタでは、寄生インダクタンスＬｇ１およびＬｇ２の変化により減衰極Ａｔｔの周波数が変化していまい、フィルタの減衰特性が変化してしまう。よって、インダクタＬ２およびＬ３を設けることが好ましい。

【0061】

図１のように、キャパシタＣ１（第１キャパシタ）およびキャパシタＣ２（第２キャパシタ）は、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に直列接続され、キャパシタＣ３（容量性素子）は、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間においてキャパシタＣ１およびＣ２と並列接続されている。これにより、減衰極Ａｔｔを形成できる。ノードＮ１とキャパシタＣ３とがキャパシタＣ１およびＣ２を介さず接続されると、単なるハイパスフィルタとなり、減衰極Ａｔｔは形成されない。よって、ノードＮ１はキャパシタＣ１およびＣ２を介してキャパシタＣ３に接続される。このようなフィルタでは、寄生インダクタンスＬｇ１およびＬｇ２の変化により減衰極Ａｔｔの周波数が変化していまい、フィルタの減衰特性が変化してしまう。よって、インダクタＬ２およびＬ３を設けることが好ましい。

【0062】

特に、図６（ａ）のように、インダクタＬ１～Ｌ３およびキャパシタＣ１～Ｃ３は、通過帯域Ｐａｓｓより低い減衰極Ａｔｔ（第１減衰極）の第１極小を形成する場合、寄生インダクタンスＬｇ１およびＬｇ２の変化により減衰極Ａｔｔの周波数が変化していまい、フィルタの減衰特性が変化してしまう。よって、インダクタＬ２およびＬ３を設けることが好ましい。

【0063】

実施例１の変形例２の図１２のように、容量性素子は弾性波共振器３０であり、弾性波共振器３０は減衰極Ａｔｔ１の第１極小と通過帯域Ｐａｓｓとの間に減衰極Ａｔｔ２（第２減衰極）の第２極小を形成する。この場合、寄生インダクタンスＬｇ１およびＬｇ２の変化により減衰極Ａｔｔ１の周波数が変化していまい、フィルタの減衰特性が変化してしまう。よって、インダクタＬ２およびＬ３を設けることが好ましい。

【0064】

実施例１の変形例３のように、キャパシタＣ３（第３キャパシタ）は、ノードＮ１とＮ２との間にインダクタＬ１と直列接続されていてもよい。この場合においても、減衰極Ａｔｔを形成できる。よって、寄生インダクタンスＬｇ１およびＬｇ２の変化により減衰極Ａｔｔの周波数が変化していまい、フィルタの減衰特性が変化してしまう。よって、インダクタＬ２およびＬ３を設けることが好ましい。

【0065】

シミュレーション３の図７（ｂ）および図８（ｂ）のように、インダクタＬ２およびＬ３の小さい方のインダクタンスはインダクタＬ２およびＬ３の大きい方のインダクタンスの０．１倍以上が好ましく、０．３倍以上がより好ましく、０．５倍以上がさらに好ましく、０．８倍以上がさらに好ましい。

【0066】

インダクタＬ２およびＬ３のインダクタンスを大きくすると、インダクタＬ２およびＬ３が大型化しフィルタが大型化する。この観点からインダクタＬ１のインダクタンスは、インダクタＬ２およびＬ３の大きい方のインダクタンスより大きいことが好ましく、インダクタＬ２およびＬ３の大きい方のインダクタンスの２倍以上がより好ましく、５倍以上がさらに好ましい。グランド端子Ｔｇをグランド端子Ｔｇ１とＴｇ２とを分割すると、インダクタＬ２およびＬ３のインダクタンスは有限の値となってしまう。インダクタＬ２およびＬ２のうち大きい方のインダクタンスは、インダクタＬ１のインダクタンスの０．０１倍以上が好ましく、０．０５倍以上がより好ましく、０．１倍以上がさらに好ましい。

【0067】

実施例１の変形例１のように、インダクタＬ４（第４インダクタ）の一端がノードＮ２に接続され、他端がグランド端子Ｔｇ３（第３グランド端子）に接続されている。このように、ノードＮ２とグランド端子との間に並列接続するインダクタを多くすることで、寄生インダクタンスの変化によるフィルタ特性の変化を小さくできる。

【0068】

図１１のように、インダクタＬ２～Ｌ４のうち最も小さなインダクタンスは、インダクタＬ２～Ｌ４のうち最も大きなインダクタンスの０．１倍以上が好ましく、０．３倍以上がより好ましく、０．５倍以上がさらに好ましく、０．８倍以上がさらに好ましい。

【0069】

図３（ａ）～図３（ｆ）のように、積層体１０では複数の誘電体層１１ａ～１１ｆが積層され、インダクタＬ１～Ｌ３は積層体１０内に形成され、グランド端子Ｔｇ１およびＴｇ２は、積層体１０の同じ表面に形成されている。このような構造では、端子１４と２２との接合方法により寄生インダクタンスが変化しやすい。よって、インダクタＬ２およびＬ３を設けることが好ましい。

【実施例2】

【0070】

実施例２は、実施例１およびその変形例が用いられるマルチプレクサの例である。図１６は、実施例２に係るトリプレクサの回路図である。図１６に示すように、トリプレクサ３２はフィルタ３４、３６および３８を備えている。共通端子Ａｎｔと端子ＬＢ、ＭＢおよびＨＢとの間にそれぞれフィルタ３４、３６および３８が接続されている。共通端子Ａｎｔにはアンテナ３５が接続されている。フィルタ３４例えばローパスフィルタであり、ローバンドの高周波信号を通過させ、他の周波数の信号を抑圧する。フィルタ３６は例えばバンドパスフィルタであり、ローバンドより高い周波数のミドルバンドの高周波信号を通過させ、他の周波数の信号を抑圧する。フィルタ３８は例えばハイパスフィルタであり、ミドルバンドより高い周波数のハイバンドの高周波信号を通過させ、他の周波数の信号を抑圧する。フィルタ３８を実施例１およびその変形例のフィルタとすることができる。マルチプレクサの例としてトリプレクサの例を説明したが、マルチプレクサはダイプレクサ、デュプレクサまたはクワッドプレクサでもよい。

【0071】

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

【符号の説明】

【0072】

１０ 積層体
１１ａ～１１ｆ 誘電体層
１２ｂ～１２ｆ 導電体パターン
１３ｂ～１３ｆ ビア配線
１４、２２ 端子
２０ 基板
２４ 接合材
３０ 弾性波共振器
３２ トリプレクサ
３４、３６、３８ フィルタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】