IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧

特許7643807集積回路構造体および集積回路構造体を製造する方法(MIMキャパシタ構造体)
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2025-03-03
(45)【発行日】2025-03-11
(54)【発明の名称】集積回路構造体および集積回路構造体を製造する方法(MIMキャパシタ構造体)
(51)【国際特許分類】
   H10D 1/68 20250101AFI20250304BHJP
   H10D 89/00 20250101ALI20250304BHJP
【FI】
H10D1/68
H10D89/00 101D
【請求項の数】 17
(21)【出願番号】P 2021173554
(22)【出願日】2021-10-24
(65)【公開番号】P2022075547
(43)【公開日】2022-05-18
【審査請求日】2024-03-07
(31)【優先権主張番号】17/089,946
(32)【優先日】2020-11-05
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MACHINES CORPORATION
【住所又は居所原語表記】New Orchard Road, Armonk, New York 10504, United States of America
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(72)【発明者】
【氏名】ジム、シー-チュン、リャン
(72)【発明者】
【氏名】バオツェン、リー
(72)【発明者】
【氏名】チー-チャオ、ヤン
【審査官】石川 雄太郎
(56)【参考文献】
【文献】特開2004-134613(JP,A)
【文献】特開2009-111013(JP,A)
【文献】米国特許出願公開第2009/0108404(US,A1)
【文献】米国特許出願公開第2017/0040411(US,A1)
【文献】米国特許出願公開第2013/0270675(US,A1)
【文献】特開2004-200640(JP,A)
【文献】特開2004-152796(JP,A)
【文献】特表2016-511941(JP,A)
【文献】特開2018-093232(JP,A)
【文献】米国特許出願公開第2014/0264751(US,A1)
(58)【調査した分野】(Int.Cl.,DB名)
H10D 1/68
H10D 89/00
(57)【特許請求の範囲】
【請求項1】
集積回路構造体であって、
下部レベル金属線を含む下部レベル・バック・エンド・オブ・ライン(BEOL)配線層と、上部レベル金属線を含む上部レベルバック・エンド・オブ・ライン(BEOL)配線層とを含み、前記下部レベル金属線と前記上部レベル金属線とは相互に接続されるとともに、前記下部レベル金属線と前記上部レベル金属線は平面図で第1の方向に延び、前記平面図では前記下部レベル金属線同士の間に前記下部レベルBEOL配線層の要素が含まれない充填形状体領域が画定されており、
前記集積回路構造体はさらに、
前記充填形状体領域に形成された金属-絶縁体-金属(MIM)キャパシタを含み、前記MIMキャパシタは、前記集積回路構造体の厚さ方向に前記下部レベルBEOL配線層から前記上部レベルBEOL配線層までの少なくとも一部に延在するが、前記平面図では前記下部レベル金属線とは重なっておらず、
前記MIMキャパシタの第1の電極が、前記厚さ方向で前記下部レベル金属線と同じレベルで形成されており、前記MIMキャパシタの残りの部分はすべて、前記厚さ方向で前記下部レベル金属線と前記上部レベル金属線の間に形成されている、集積回路構造体。
【請求項2】
前記MIMキャパシタが、
前記第1の電極と、
前記第1の電極上に形成された第1の誘電体層と、
前記第1の誘電体層上に形成された第2の電極と、
前記第2の電極上に形成された第2の誘電体層と、
前記第2の誘電体層上に形成された第3の電極と、
前記第3の電極上に形成された第3の誘電体層と、
前記第3の誘電体層上に形成された第4の電極と、
前記第1の電極と前記第3の電極とを電気的に接続する第1の金属相互接続と、
前記第2の電極を前記第4の電極に電気的に接続する第2の金属相互接続とを含み、
前記第1および第3の電極の右側は、前記第2および第4の電極の右側よりもさらに右に延び、
前記第2および第4の電極の左側は、前記第1および第3の電極の左側よりもさらに左に延びている、請求項1に記載の集積回路構造体。
【請求項3】
前記第1の誘電体層は、AlNとSiNとSiCNとからなる群から選択された少なくとも1つの材料を含むキャッピング層である、請求項に記載の集積回路構造体。
【請求項4】
前記第3の電極は、下にある前記第2の誘電体層の表面形状に対応する段状の表面形状を有し、前記第4の電極は、下にある前記第3の誘電体層の表面形状に対応する段状の表面形状を有する、請求項に記載の集積回路構造体。
【請求項5】
前記第1の誘電体層と、前記第2の誘電体層と、前記第3の誘電体層とはそれぞれ、HfOとAlとZrOと酸化ランタン(La)とからなる群から選択された少なくとも1つの材料を含む、請求項に記載の集積回路構造体。
【請求項6】
前記第1の金属相互接続は、前記第1の電極と接触するように、前記第3の誘電体層と、前記第3の電極と、前記第2の誘電体層と、前記第1の誘電体層とを貫いて垂直方向に延び、
前記第2の金属相互接続は、前記第2の電極と接触するように、前記第4の電極と、前記第3の誘電体層と、前記第2の誘電体層とを貫いて垂直方向に延びている、請求項に記載の集積回路構造体。
【請求項7】
前記MIMキャパシタは、
前記第1の電極と、
前記第1の電極上に形成された第1の誘電体層と、
前記第1の誘電体層上に形成された第2の電極と、
前記第2の電極上に形成された層間誘電体層と、
前記層間誘電体層上に形成された第3の電極と、
前記第3の電極上に形成された第2の誘電体層と、
前記第2の誘電体層上に形成された第4の電極と、
前記第4の電極上に形成された第3の誘電体層と、
前記第3の誘電体層上に形成された第5の電極と、
前記第1の電極と前記第3の電極と前記第5の電極とを電気的に接続する第1の金属相互接続と、
前記第2の電極と前記第4の電極とを電気的に接続する第2の金属相互接続とを含む、請求項1に記載の集積回路構造体。
【請求項8】
前記第2の電極と前記層間誘電体層との間に形成された第4の誘電体層をさらに含む、請求項7に記載の集積回路構造体。
【請求項9】
前記第1、第3および第5の電極の左側は、前記第2および第4の電極の左側よりもさらに左に延び、
前記第2および第4の電極の右側は前記第3および第5の電極の右側よりもさらに右に延びている、請求項7に記載の集積回路構造体。
【請求項10】
前記第1の誘電体層は、AlNとSiNとSiCNとからなる群から選択された少なくとも1つの材料を含むキャッピング層である、請求項7に記載の集積回路構造体。
【請求項11】
前記第4の電極は、前記第2の誘電体層の表面形状に対応する段状の表面形状を有し、前記第5の電極は、前記第3の誘電体層の表面形状に対応する段状の表面形状を有する、請求項7に記載の集積回路構造体。
【請求項12】
前記第1の誘電体層と、前記第2の誘電体層と、前記層間誘電体層と、前記第3の誘電体層とはそれぞれ、HfOとAlとZrOと酸化ランタン(La)とからなる群から選択された少なくとも1つの材料を含む、請求項7に記載の集積回路構造体。
【請求項13】
前記第1の金属相互接続は、前記第1の電極と接触するように、前記第5の電極と、前記第3の誘電体層と、前記第2の誘電体層と、前記第3の電極と、前記層間誘電体層と、前記第1の誘電体層とを貫いて垂直方向に延び、
前記第2の金属相互接続は、前記第2の電極と接触するように、前記第3の誘電体層と、前記第4の電極と、前記第3の誘電体層と、前記層間誘電体層とを貫いて垂直方向に延びている、請求項7に記載の集積回路構造体。
【請求項14】
集積回路構造体を製造する方法であって、
下部レベル金属線を含む下部レベル・バック・エンド・オブ・ライン(BEOL)配線層と、上部レベル金属線を含む上部レベルバック・エンド・オブ・ライン(BEOL)配線層を形成することを含み、前記下部レベル金属線と前記上部レベル金属線とは相互に接続されるとともに、前記下部レベル金属線と前記上部レベル金属線は平面図で第1の方向に延び、前記平面図では前記下部レベル金属線同士の間に前記下部レベルBEOL配線層の要素が含まれない充填形状体領域が画定されており、
前記方法はさらに、
前記充填形状体領域に金属-絶縁体-金属(MIM)キャパシタを形成することを含み、前記MIMキャパシタは、前記集積回路構造体の厚さ方向に前記下部レベルBEOL配線層から前記上部レベルBEOL配線層までの少なくとも一部に延在するが、前記平面図では前記下部レベル金属線とは重なっておらず、
前記MIMキャパシタの第1の電極が、前記厚さ方向で前記下部レベル金属線と同じレベルで形成されており、前記MIMキャパシタの残りの部分はすべて、前記厚さ方向で前記下部レベル金属線と前記上部レベル金属線の間に形成されている、方法。
【請求項15】
前記第1の電極を形成し、
前記第1の電極上に第1の誘電体層を形成し、
前記第1の誘電体層上に第2の電極を形成し、
前記第2の電極上に第2の誘電体層を形成し、
前記第2の誘電体層上に第3の電極を形成し、
前記第3の電極上に第3の誘電体層を形成し、
前記第3の誘電体層上に第4の電極を形成し、
前記第1の電極と前記第3の電極とを電気的に接続するために第1の金属相互接続を形成し、
前記第2の電極を前記第4の電極に電気的に接続するために第2の金属相互接続を形成することによって、
前記MIMキャパシタを形成することを含み、
前記第1および第3の電極の右側は、前記第2および第4の電極の右側よりもさらに右に延び、
前記第2および第4の電極の左側は、前記第1および第3の電極の左側よりもさらに左に延びる、請求項14に記載の方法。
【請求項16】
前記第3の電極は、下にある前記第2の誘電体層の表面形状に対応する段状の表面形状を有し、前記第4の電極は、下にある前記第3の誘電体層の表面形状に対応する段状の表面形状を有する、請求項15に記載の方法。
【請求項17】
前記第1の金属相互接続は、前記第1の電極と接触するように、前記第3の誘電体層と、前記第3の電極と、前記第2の誘電体層と、前記第1の誘電体層とを貫いて垂直方向に延びるように形成され、
前記第2の金属相互接続は、前記第2の電極と接触するように、前記第4の電極と、前記第3の誘電体層と、前記第2の誘電体層とを貫いて垂直方向に延びるように形成される、請求項15に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、電気、電子およびコンピュータの分野に関する。具体的には、本開示は、異なる平板構造体を有する金属-絶縁体-金属(MIM)キャパシタに関する。典型的には、MIMキャパシタはサンドイッチ構造体を有し、並列平板キャパシタと呼ぶことができる。キャパシタ上部金属(CTM)は、薄い絶縁誘電体層によってキャパシタ下部金属(CBM)から分離されている。
【背景技術】
【0002】
相補型金属酸化膜半導体(CMOS)技術における高性能用途では、金属-絶縁体-金属(MIM)キャパシタが使用されることがある。例えば、MIMキャパシタは、混合信号回路、アナログ回路、高周波(RF)回路、ダイナミック・ランダム・アクセス・メモリ(DRAM)、混載DRAM、および論理演算回路などの機能回路で使用されてきた。システム・オン・チップ(SOC)用途では、異なる目的に適うように、異なる機能回路用の異なるキャパシタを同じチップ上に集積する必要がある。例えば、混合信号回路では、キャパシタは減結合キャパシタおよび高周波ノイズ・フィルタとして使用される。DRAMおよび混載DRAM回路では、キャパシタはメモリ・ストレージとして使用される。しかし、RF回路の場合、キャパシタは発振器と、結合またはバイパスあるいはその両方の目的の位相シフト・ネットワークで使用される。マイクロプロセッサの場合、キャパシタは減結合のために使用されることがある。半導体チップの高周波数と低電力は、多数の減結合キャパシタを必要とすることがある。MIMキャパシタは、これらの用途における減結合のために使用されてきた。
【発明の概要】
【発明が解決しようとする課題】
【0003】
集積回路構造体を提供する。
【課題を解決するための手段】
【0004】
特定の実施形態は、集積回路構造体に関する。集積回路構造体は、金属線と金属線間の第1の領域とを含むバック・エンド・オブ・ライン(BEOL)配線層を含む。集積回路構造体は、第1の領域に形成された金属-絶縁体-金属(MIM)キャパシタも含む。MIMキャパシタは、第1の電極と、第1の電極上に形成された第1の誘電体層と、第1の誘電体層上に形成された第2の電極と、第2の電極上に形成された第2の誘電体層と、第2の誘電体層上に形成された第3の電極と、第3の電極上に形成された第3の誘電体層と、第3の誘電体層上に形成された第4の電極と、第1の電極と第3の電極とを電気的に接続する第1の金属相互接続と、第2の電極を第4の電極に電気的に接続する第2の金属相互接続とを含む。
【0005】
本開示の他の実施形態は、集積回路構造体を製造する方法に関する。この方法は、金属線と金属線間の第1の領域とを含むバック・エンド・オブ・ライン(BEOL)配線層を形成することを含む。この方法はまた、第1の電極を形成し、第1の電極上に第1の誘電体層を形成し、第1の誘電体層上に第2の電極を形成し、第2の電極上に第2の誘電体層を形成し、第2の誘電体層上に第3の電極を形成し、第3の電極上に第3の誘電体層を形成し、第3の誘電体層上に第4の電極を形成し、第1の電極と第3の電極とを電気的に接続するように第1の金属相互接続を形成し、第2の電極を第4の電極に電気的に接続するように第2の金属相互接続を形成することによって、第1の領域に金属-絶縁体-金属(MIM)キャパシタを形成することを含む。
【0006】
上記の概要は、本開示の例示の各実施形態またはすべての実装形態を説明することを意図していない。
【0007】
本出願に含まれる図面は、本明細書に組み込まれ、本明細書の一部をなす。図面は、本開示の実施形態を示し、本説明とともに、本開示の原理を説明する。図面は、特定の実施形態を例示するに過ぎず、本開示を限定しない。
【図面の簡単な説明】
【0008】
図1A】金属線間の空き領域におけるダミー電極の使用を示す、例示の半導体デバイスの断面図である。
図1B図1Aの例示の半導体デバイスを示す平面図である。
図2A】実施形態による、金属線間の空き領域における多板MIMキャパシタ・デバイスの下部電極の例示の形状を示す平面図である。
図2B】実施形態による多板MIMキャパシタ・デバイスの下部電極の別の例示の形状を示す平面図である。
図2C】実施形態による多板MIMキャパシタ・デバイスの下部電極の別の例示の形状を示す平面図である。
図3A】実施形態による、製造プロセスの中間段階における多板MIMキャパシタ・デバイスを示す断面図である。
図3B】実施形態による、追加の製造作業後の図3Aの多板MIMキャパシタ・デバイスを示す断面図である。
図3C】実施形態による、追加の製造作業後の図3Bの多板MIMキャパシタ・デバイスを示す断面図である。
図3D】実施形態による、追加の製造作業後の図3Cの多板MIMキャパシタ・デバイスを示す断面図である。
図3E】実施形態による、追加の製造作業後の図3Dの多板MIMキャパシタ・デバイスを示す断面図である。
図3F】実施形態による、追加の製造作業後の図3Eの多板MIMキャパシタ・デバイスを示す断面図である。
図3G】実施形態による、追加の製造作業後の図3Fの多板MIMキャパシタ・デバイスを示す断面図である。
図3H】実施形態による、追加の製造作業後の図3Gの多板MIMキャパシタ・デバイスを示す断面図である。
図3I】実施形態による、追加の製造作業後の図3Hの多板MIMキャパシタ・デバイスを示す断面図である。
図3J】実施形態による、追加の製造作業後の図3Iの多板MIMキャパシタ・デバイスを示す断面図である。
図3K】実施形態による、追加の製造作業後の図3Jの多板MIMキャパシタ・デバイスを示す断面図である。
図3L】実施形態による、追加の製造作業後の図3Kの多板MIMキャパシタ・デバイスを示す断面図である。
図3M】実施形態による、追加の製造作業後の図3Lの多板MIMキャパシタ・デバイスを示す断面図である。
図4】実施形態による多板MIMキャパシタ・デバイスを示す断面図である。
図5】実施形態による多板MIMキャパシタ・デバイスを示す断面図である。
【発明を実施するための形態】
【0009】
図中の要素は、図を簡単でわかりやすくするように図示されていることを理解されたい。商業的に実現可能な実施形態において有用または必要である可能性がある、よく理解されている要素は、図を簡単にするためと例示の実施形態をわかりやすくするために、示されていない場合がある。
【0010】
本開示は、金属-絶縁体-金属(MIM)キャパシタ・デバイスと、MIMキャパシタ・デバイスの製造方法について説明する。具体的には、本開示は、半導体デバイスのトレース金属線の間の領域に配置され、少なくとも4枚または5枚のMIM板を含む(すなわち、金属層と絶縁層とが交互になった)MIMキャパシタ・デバイスについて説明する。
【0011】
本明細書では関連図面を参照しながら本開示の様々な実施形態について説明する。本開示の範囲から逸脱することなく他の実施形態も考案可能である。以下の説明および図面では要素間の様々な接続および位置関係(例えば、上、下、隣接など)が記載されていることに留意されたい。これらの接続または位置関係あるいはその両方は、別に明記されていない限り直接または間接的とすることができ、本開示はこの点に関して限定的であることを意図していない。したがって、実体の結合は直接または間接的結合を指すことがあり、実体間の位置関係は直接または間接的位置関係である場合がある。間接的位置関係の一例として、本説明で層「B」の上に層「A」を形成すると言う場合、層「A」と層「B」の関連特性および機能が介在層によって実質的に変更されない限り、層「A」と層「B」との間に1つまたは複数の介在層(例えば層「C」)がある状況を含む。
【0012】
特許請求の範囲および本明細書の解釈のために以下の定義および略語を使用するものとする。本明細書で使用する「含んでいる(comprises)」、「含む(comprising)」、「含んでいる(includes)」、「含む(including)」、「有している(has)」、「有する(having)」、「含有している(contains)」、または「含有する(containing)」という用語あるいはこれらの任意のその他の変形は、非排他的包含を含むものと意図されている。例えば、列挙されている要素を含む組成物、混合物、プロセス、方法、物、または装置は、必ずしもそれらの要素のみには限定されず、明示的に記載されていないかまたはそのような組成物、混合物、プロセス、方法、物または装置に固有の他の要素を含み得る。
【0013】
以下の説明において、「上部」、「下部」、「右」、「左」、「垂直」、「水平」、「最上部」、「最下部」という用語およびこれらの派生語は、記載されている構造体および方法に対して、図面における向きの通りの関係にあるものとする。「重なっている」、「~の上に」、「~上に」、「~上に位置する」または「~の上に位置する」という用語は、第1の構造体などの第1の要素が、第2の構造体などの第2の要素の上に存在することを意味し、その際、第1の要素と第2の要素との間に境界面構造などの介在要素が存在することがある。「直接接触」という用語は、第1の構造体などの第1の要素と、第2の構造体などの第2の要素とが、それら2つの要素の境界面に中間の導電層、絶縁層または半導体層なしに接続されることを意味する。例えば「第2の要素に対して選択的な第1の要素」などの、「~に対して選択的」という用語は、第1の要素がエッチングされることができ、第2の要素がエッチ・ストップとして機能することができることを意味することに留意されたい。
【0014】
簡潔にするために、半導体デバイスおよび集積回路(IC)製造に関する従来の技術については、本明細書で詳細に記載する場合もしない場合もある。また、本明細書に記載の様々な作業およびプロセス工程は、本明細書で詳細に記載していない追加の工程または機能を有する、より包括的な手順またはプロセスに組み込むことができる。具体的には、半導体デバイスおよび半導体ベースのICの製造における様々な工程はよく知られており、したがって、簡潔にするために、本明細書では、多くの従来の工程については、周知のプロセスの詳細を示さずに簡単に言及するにとどめるかまたは完全に省略する。
【0015】
一般に、ICにパッケージ化されることになるマイクロチップを形成するために使用される様々なプロセスは、4つの大まかなカテゴリ、すなわち、膜付着と、除去/エッチングと、半導体ドーピングと、パターン形成/リソグラフィとに分類される。
【0016】
付着は、ウエハ上に材料を成長、コーティング、またはその他の方法で移す任意のプロセスである。利用可能な技術としては、物理気相付着(PVD)、化学気相付着(CVD)、電気化学付着(ECD)、分子線エピタキシ(MBE)、および最近ではとりわけ原子層堆積(ALD)などがある。別の付着技術は、他の方法では従来のCVDに伴うより高い温度を必要とすることになるウエハ表面での反応を生じさせるために、プラズマ中のエネルギーを使用するプロセスである、プラズマ化学気相付着(PECVD)である。PECVD付着時のエネルギー・イオン衝撃は、膜の電気特性および力学的特性を向上させることもできる。
【0017】
除去/エッチングは、ウエハから材料を除去する任意のプロセスである。例としては、エッチング・プロセス(ウェットまたはドライ)、化学機械平坦化(CMP)などがある。除去プロセスの一例は、イオン・ビーム・エッチング(IBE)である。一般に、IBE(またはミリング)は、物理的不活性ガスまたは化学反応ガス手段あるいはその両方によって基板材料を除去するために、遠隔の広いビーム・イオン/プラズマ源を使用するドライ・プラズマ・エッチングを指す。他のドライ・プラズマ・エッチング技術と同様に、IBEは、エッチ速度、異方性、選択性、均一性、アスペクト比、および基板損傷の抑制などの利点を有する。ドライ除去プロセスの別の例は、反応性イオン・エッチング(RIE)である。一般に、RIEはウエハ上に付着させた材料を除去するために化学反応性プラズマを使用する。RIEでは、プラズマは、電磁界により低圧(真空)下で発生させる。RIEプラズマからの高エネルギー・イオンが、ウエハ表面を攻撃し、ウエハ表面と反応して材料を除去する。
【0018】
半導体ドーピングは、例えば、一般には、拡散またはイオン注入あるいはその両方によってトランジスタのソースおよびドレインをドープすることによる電気特性の改変である。これらのドーピング・プロセスの後に、炉アニールまたは高速熱アニール(RTA)が行われる。アニールは、注入されたドーパントを活性化する役割を果たす。導体(例えばポリシリコン、アルミニウム、銅など)と絶縁体(例えば様々な形態の二酸化シリコン、シリコン窒化物など)の両方の膜を使用して、トランジスタとそのコンポーネントを接続および分離する。半導体基板の様々な領域の選択的ドーピングによって、電圧の印加により基板の導電率を変化させることができる。これらの様々なコンポーネントからなる構造体を形成することによって、数百万個のトランジスタを作製し、互いに配線して最新のマイクロエレクトロニクス・デバイスの複雑な回路を形成する。
【0019】
半導体リソグラフィは、後でパターンを基板に転写するための、半導体基板上での3次元レリーフ・イメージまたはパターンの形成である。半導体リソグラフィでは、フォトレジストと呼ばれる感光性ポリマーによってパターンが形成される。トランジスタを構成する複雑な構造体と、回路の数百万個のトランジスタを接続する多くの配線とを作製するために、リソグラフィ工程とエッチ・パターン転写工程とが複数回繰り返される。ウエハ上にプリントされる各パターンは、その前に形成されたパターンと位置合わせされ、導体、絶縁体および選択的ドープ領域が徐々に構築されて最終的なデバイスを形成する。
【0020】
次に、より具体的に本開示の態様に関係する技術の概説に移ると、一般に、MIMキャパシタとは、例えば下部電極と上部電極とその間の絶縁体とを含む積層構造体を有するキャパシタを指す。より詳細には、MIMキャパシタは、CMOS技術における高性能用途で一般的に使用される。典型的には、MIMキャパシタは、サンドイッチ構造体を有し、平行平板キャパシタと呼ぶことができる。キャパシタ上部金属(CTM)は、薄い絶縁誘電体層によってキャパシタ下部金属(CBM)から分離されている。両方の平行板は、典型的には、いくつかのフォトリソグラフィ・フォトマスキング工程を使用してパターン形成され、エッチングされるTiNから形成される。薄い絶縁誘電体層は、典型的には、例えば化学気相付着(CVD)によって付着させた、シリコン酸化物、シリコン窒化物、または、Al、HfO、ZrOなどの高誘電率材料、あるいはこれらの組み合わせからなる。本実施形態のうちの特定の実施形態では、従来の3平板(すなわち、第1の金属層と絶縁層と第2の金属層)よりも多くの平板を有するMIMキャパシタについて説明する。例えば、本実施形態のうちの特定の実施形態では、4平板および5平板MIMキャパシタについて説明する。
【0021】
本明細書で説明しているように、半導体チップの高周波数および低電力は、多数の減結合キャパシタを必要とすることがある。MIMキャパシタは、これらの用途において減結合のために使用されてきた。これらのキャパシタは、貴重なチップ面積を占有し、チップ全体のサイズに影響を与え得る。
【0022】
金属配線間の金属充填形状体領域などの半導体ウエハの特定の領域は、ダミー金属充填形状体を使用することが多い。これらのダミー金属充填形状体は、デバイスの性能にはまったく寄与せず、主として、効果的な化学機械平坦化(CMP)、パターン形成およびエッチングのために均一金属密度要件を満たすために使用される。言い換えると、CMP性能は、金属体の量が少ない領域がある場合に低下する可能性がある。均一金属密度要件が満たされない場合、金属ディッシングまたは誘電体の侵食あるいはその両方が発生する可能性があり、これらの結果としてCMP後に望ましくない表面トポグラフィが生じ得る(すなわち平坦化されない)。本実施形態の特定の実施形態は、ダミー金属充填形状体を使用する代わりに、MIMキャパシタをこれらの金属充填形状体領域に配置する。このようにすることで、通常であれば機能領域ではない領域で減結合キャパシタを使用するという利点が得られる。また、MIMキャパシタは、CMPおよびその他のプロセスの均一金属密度要件を満たすことに寄与することができる金属層を含む。
【0023】
次に、同様の番号が同一または類似の要素を表す図面を参照し、まず図1Aおよび図1Bを参照すると、ダミー電極106(すなわち金属充填形状体)を含む例示の半導体デバイス100が示されている。この実施例では、半導体ウエハまたは基板102が設けられる。半導体集積回路のいくつかのバック・エンド・オブ・ライン(BEOL)配線レベルが示されている。図1Aの下部に、下部レベル配線104とダミー電極106とが形成されている。下部レベル配線104とダミー電極106の上にキャッピング層108が形成されている。キャッピング層108は、例えばAlN、SiN、SiCN、これらの組み合わせ、または任意のその他の適切な誘電材料で形成することができる。下部キャッピング層108上に層間誘電体層110が形成され、いくつかの金属相互接続112が上部レベル配線114に接触するように誘電体層110を貫いて上方に延びている。上部レベル配線114上に上部キャッピング層116が形成されている。上部キャッピング層116は、下部キャッピング層108と同じかまたは類似した材料からなっていてもよい。この半導体デバイスではダミー電極106は機能しないため、ダミー電極106は下部配線(図示せず)または上部配線114には接続しない。しかし、上述のように、ダミー電極106は、アクティブ金属線(例えば上部レベル配線114と金属相互接続112と下部レベル配線104の組み合わせ)の間の、本来なら「空いている」領域の金属密度を高める効果を有する。これは、CMP処理の性能の向上を可能にするが、ダミー電極106は半導体ウエハ上の貴重な空間を使用している。
【0024】
次に図1Bを参照すると、この図は、切断線A-Aに沿って切り取られた図1Aに示す半導体デバイス100の平面図を示す。図1Bは、ダミー電極106の配置パターンの一例と、ダミー電極106が隣接下部レベル配線104の間の空き領域においてどれだけの空間を占めることがあるかを示している。
【0025】
次に図2Aから図2Cを参照すると、特定の実施形態によるMIMキャパシタ・デバイス200の下部電極(または第1の電極202)のいくつかの例示の形状が示されている。これらの図のそれぞれにおいて、第1の電極202は、その中の開口部204の異なるパターンを備える異なる形状を有する。第1の電極202は、CMPの均一金属密度要件を満たし、半導体ウエハ基板102全体にわたってMIMキャパシタ密度を最適化する、任意の適切な形状を有し得ることを理解されたい。
【0026】
次に図3Aから図3Mを参照し、まず図3Aを参照すると、4平板MIMキャパシタ(MIMcap)デバイス300を製造する方法を示す例示の一実施形態が示されている。図3Aに示すように、基板302が設けられる。特定の実施例では、基板は、異なるBEOL層(図示せず)上に付着させた層間誘電体層であってもよい。図3Aでは、いくつかのBEOL処理工程(例えば、エッチング、付着、金属充填、平坦化など)の完了後の例示の半導体デバイスの第1の(下部)配線レベル304が示されている。特定の実施形態では、図1Aおよび図1Bに関して上述したようなダミー電極を形成する代わりに、MIMcapデバイス300の第1の電極306(または下部電極)が形成される。図3Bに示すように第1の配線レベル304と、第1の電極306と、周囲の層間誘電体層または基板302の上に、キャッピング層または第1の絶縁層308が形成される。この第1の電極306は、MIMキャパシタの最下部の平板である。キャッピング層(または第1の絶縁層308)は、例えばAlN、SiN、SiCN、これらの組み合わせ、または任意のその他の適切な誘電材料で形成可能である。
【0027】
次に図3Cを参照すると、第1の絶縁層308の上に金属板310が形成される。図3Cには示されていないが、金属板310は、まず厚い金属板の付着プロセスによって形成され、次に所望の形状がパターン形成されてもよい。特定の実施形態では、金属板310は、TiN、TaN、Alまたは任意のその他の適切な電極材料のうちの少なくとも1つからなる。図3Cに示すように、金属板310の位置は、第1の電極306の位置を基準にしてやや左にずれている。具体的には、金属板310の右側が第1の電極306の右側よりもさらに左にあり、金属板310の左側も第1の電極306の左側よりもさらに左にある。特定の実施形態では、金属板310は第1の電極306と位置合わせされていてもよい。
【0028】
次に図3Dを参照すると、図3Cの金属板310のパターン形成後、第1の絶縁層308と金属板310の表面を被覆するように第1の層間誘電体層312が形成される。次に、CMPプロセスなどを使用して、第1の層間誘電体層312の表面を平坦化し、金属板310の上面を露出させる。
【0029】
次に図3Eを参照すると、付着プロセスとパターン形成プロセスによって金属板310上に第2の電極314が形成される。特定の実施形態では、第2の電極314の大きさと位置は、厚い金属板310と概ね同じである。金属板310と第2の電極314との組み合わせは、実際にはMIMcapデバイス300の第2の電極であるとみなすこともできる。特定の実施形態では、第2の電極314は、TiN、TaN、または任意のその他の適切な電極材料からなる。この第2の電極314の材料は、下にある金属板310の材料と同じであっても異なっていてもよい。第2の電極314の材料が下にある金属板310の材料と同じである場合は、これらの2つの層は単一の工程で形成可能であり、単一の層とみなすことができることを理解されたい。
【0030】
次に図3Fを参照すると、ウエハの表面全体の上に第1の高誘電率誘電体層316がコンフォーマルに形成される。このコンフォーマルな第1の高誘電率誘電体層316は、高誘電率誘電材料を含む。一般に、高誘電率という用語は、二酸化シリコンと比較して高い誘電率(κ、カッパ)を有する材料を指す。高誘電率誘電体は、半導体製造プロセスで使用され、その際、高誘電率誘電体は通常、二酸化シリコン・ゲート誘電体またはデバイスの別の誘電体層を置き換えるために使用される。したがって、本明細書で使用する高誘電率という用語は、二酸化シリコンよりもはるかに高い相対誘電率κを有する材料を指す(例えば、二酸化シリコンの誘電率4に対して酸化ハフニウム(HfO)の誘電率κ=25)。適切な高誘電率誘電材料の例には、HfO、Al、ZrOまたは酸化ランタン(La)あるいはこれらの組み合わせが含まれるが、これらには限らない。第1の高誘電率誘電体層316のコンフォーマル・コーティングにより、表面は、高誘電率誘電体層316の上部レベルが第2の電極314の領域においてより高い、ある程度のトポグラフィを有する。しかし、他の実施形態では、第1の高誘電率誘電体層316は、より厚く付着させ、次にCMPによって平坦化してもよい(これは追加の処理工程を要することになる)ことを理解されたい。
【0031】
次に図3Gを参照すると、第1の高誘電率誘電体層316の上に第3の電極318が形成される。図3Gには示されていないが、第3の電極318は、まず付着プロセスによって形成され、その後、所望の形状にパターン形成されてもよい。特定の実施形態では、第3の電極318は、TiN、TaN、Al、または任意のその他の適切な電極材料のうちの少なくとも1つからなる。図3Gに示すように、第3の電極318の位置は、第2の電極314の位置を基準にしてやや右にずれている。具体的には、第3の電極318の右側が第2の電極314の右側よりもさらに右にあり、第3の電極318の左側が第2の電極314の左側よりもさらに右にある。図3Gに示す例示の実施形態では、第3の電極318の右側の位置は第1の電極306の右側の位置と概ね一致している。この大まかな位置合わせにより、以下で詳述するように、後で第1の電極306と第3の電極318との電気接続が可能になる。
【0032】
次に図3Hを参照すると、ウエハの表面全体の上に第2の高誘電率誘電体層320がコンフォーマルに形成される。コンフォーマルな第2の高誘電率誘電体層320は、第1の高誘電率誘電体層316の材料と同じであっても異なっていてもよい高誘電率材料を含む。この場合も、第1の高誘電率誘電体層316と第2の高誘電率誘電体層320のコンフォーマル・コーティングと、第2の電極314と第3の電極318の形成とにより、表面はある程度のトポグラフィを有する。
【0033】
次に図3Iを参照すると、付着プロセスとパターン形成プロセスとによって、第2の高誘電率誘電体層320の上に第4の電極322が形成される。この第4の電極322の材料は、下にある電極層の材料と同じであっても異なっていてもよい。特定の実施形態では、第4の電極322の大きさと位置は、厚い金属板310および第2の電極314と概ね同じであるが、これは絶対に必要というわけではない。第4の電極322のこの大まかな位置合わせにより、以下で詳述するように、後で第2の電極314と第4の電極322との電気接続が可能になる。
【0034】
次に図3Jを参照すると、第4の電極322と第2の高誘電率誘電体層320とを被覆するように、ウエハの表面全体上に第2の層間誘電体層324が形成される。次に、層の表面を平坦化するために第2の層間誘電体層324に対してCMPプロセスが行われる。
【0035】
この実施例では、第4の電極322は、下にある第2の高誘電率誘電体層320の表面形状に対応する段状の表面形状を有し(すなわち、第2の高誘電率誘電体層320がすべての表面の上にコンフォーマルに形成されたため)、第3の電極318は下にある第1の高誘電率誘電体層316の表面形状に対応する段状の表面形状を有する(すなわち、第1の高誘電率誘電体層316がすべての表面の上にコンフォーマルに形成されたため)。
【0036】
次に図3Kを参照すると、後で金属相互接続とBEOL層の上部金属配線とを形成するための空間を形成するために、ウエハ上でエッチング・プロセス(例えばRIE)が行われる。それと同時に、様々なMIMcap電極の後続の電気接続を可能にするために、MIMcapデバイス300の近傍でエッチングが行われる。
【0037】
次に図3Lを参照すると、金属相互接続328Aおよび328Bと第2の配線レベル326(すなわち上部レベル配線)が形成される。MIMcapデバイス300に対応しない領域において、金属相互接続328Aが第1の配線レベル304をBEOL層の上部レベルまたは第2の配線レベル326に電気的に接続する。しかし、MIMcapデバイス300に対応する領域では、金属相互接続328Bが様々な電極を互いに電気的に接続する。具体的には、金属相互接続328Bのうちの右の金属相互接続328Bが第1の電極306を第3の電極318に電気的に接続し、金属相互接続328Bのうちの左の金属相互接続328Bが第2の電極314を第4の電極322に電気的に接続する。
【0038】
特定の実施形態では、すべての電極(すなわち306、310、314、318および322)がすべて垂直方向で位置合わせされる。この場合、ビア328が貫通することができるようにするために、電極とビアとが接触していない電極上においてビア・サイズよりも大きいスルー・ホールが必要になる。これらの実施形態では、電極とビアとの接触が必要な場所にスルー・ホールが形成される。
【0039】
次に図3Mを参照すると、第2の配線レベル326と周囲の第2の層間誘電体層324との上にもう1つのキャッピング層または第2の絶縁層330が形成される。このようにして、4つの電極のうちの2つの電極が右側で接続し、電極のうちの他の2つの電極が左側で互いに接続する、4平板MIMcapデバイス300が形成される。また、特定の実施形態では、追加のマスクが1つ(すなわち金属板310の形成のため)のみで済み、MIMcapデバイス300構造体をBEOL層の配線間の空き空間に組み込むために追加の処理工程が4工程のみで済む。他の実施形態では、金属板310のパターン形成に加えて、第3の電極318と第2の高誘電率誘電体層320もパターン形成する必要がある場合に、複数の追加のマスクが必要な場合がある。これらの実施形態では、4工程より多い追加の処理工程がある場合がある。
【0040】
次に図4を参照すると、5平板MIMキャパシタ(MIMcap)デバイス400を製造する方法を示す例示の実施形態が示されている。図4のMIMcapデバイス400の処理の大部分は、図3Aから図3Mに関して上述したものと同じであり、ここでは繰り返さない。しかし、若干の相違がある。第1に、金属板310の位置が、図3Aから図3Mの実施形態と比較して右にずらされている。第2に、第1の層間誘電体層312の部分が、金属板310と第2の電極314との間に配置されてこれらの層を互いから電気的に分離している。第3に、MIMcapデバイス400に対応する領域における金属相互接続428のためのエッチング深度が異なる。具体的には、MIMcapデバイスの左側の金属相互接続428が、第1の電極306の上面に対応する深度まで下方に形成され、それによって、第1の電極306と、第2の電極314と、第4の電極322とを電気的に接続する。また、MIMcapデバイス400の右側の金属相互接続428が、金属板310の上面に対応する深度まで下方に形成され、それによって、金属板310を第3の電極318に電気的に接続する。したがって、このMIMcapデバイス400には、左側に3層、右側に2層で合計5層の導電層がある。金属板310は、この実施形態では第5の電極とみなすことができる。
【0041】
この実施例では、第4の電極322が、下にある第2の高誘電率誘電体層320の表面形状に対応する段状の表面形状を有し(すなわち、第2の高誘電率誘電体層320がすべての表面の上にコンフォーマルに形成されたため)、第3の電極318が、下にある第1の高誘電率誘電体層316の表面形状に対応する段状の表面形状を有する(すなわち、第1の高誘電率誘電体層316がすべての表面の上にコンフォーマルに形成されたため)。
【0042】
次に図5を参照すると、別の5平板MIMキャパシタ(MIMcap)デバイス500を製造する方法を示す例示の実施形態が示されている。図5のMIMcapデバイス500の処理の大部分は、図4に関して上述したものと同じであり、ここでは繰り返さない。しかし、若干の相違がある。具体的には、第3の高誘電率誘電体層502が金属板310と第1の層間誘電体層312の間に形成される。特定の実施形態では、第3の高誘電率誘電体層502は金属板310上に形成され、これらは後で一緒にパターン形成される。他の実施形態では、第3の高誘電率誘電体層502はパターン形成されず、本明細書に記載の他の高誘電率誘電体層と類似した表面全体を被覆する。したがって、図5に示す実施形態では、金属板310と第2の電極314との間に二層誘電構造体があり、この二層誘電構造体は第1の層間誘電体層312と第3の高誘電率誘電体層502の両方を含む。
【0043】
例示のために様々な実施形態の説明を示したが、網羅的であること、または開示されている実施形態に限定することを意図したものではない。当業者には、記載されている実施形態の範囲および思想から逸脱することなく、多くの変更および変形が明らかであろう。本明細書で使用されている用語は、実施形態の原理、実際の適用、または市場にある技術に優る技術的改良を最もよく説明するため、または当業者が本明細書で開示されている実施形態を理解することができるようにするために選択されている。
【符号の説明】
【0044】
100 半導体デバイス
200 MIMキャパシタ・デバイス
300 4平板MIMキャパシタ(MIMcap)デバイス
400 5平板MIMキャパシタ(MIMcap)デバイス
500 5平板MIMキャパシタ(MIMcap)デバイス
図1A
図1B
図2A
図2B
図2C
図3A
図3B
図3C
図3D
図3E
図3F
図3G
図3H
図3I
図3J
図3K
図3L
図3M
図4
図5