特許 7645781 半導体装置および半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-03-06

(45)【発行日】2025-03-14

(54)【発明の名称】半導体装置および半導体装置の製造方法

(51)【国際特許分類】

   H10D 12/00 20250101AFI20250307BHJP

   H10D 30/01 20250101ALI20250307BHJP

   H10D 30/66 20250101ALI20250307BHJP

【ＦＩ】

H10D12/00 101P

H10D30/01 301A

H10D30/66 101T

【請求項の数】 14

(21)【出願番号】P 2021203341

(22)【出願日】2021-12-15

(65)【公開番号】P2023088540

(43)【公開日】2023-06-27

【審査請求日】2024-01-09

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】100088672

【弁理士】

【氏名又は名称】吉竹 英俊

(74)【代理人】

【識別番号】100088845

【弁理士】

【氏名又は名称】有田 貴弘

(72)【発明者】

【氏名】田中 香次

(72)【発明者】

【氏名】西 康一

(72)【発明者】

【氏名】大塚 翔瑠

【審査官】戸川 匠

(56)【参考文献】

【文献】特開２００９－１７６８９２（ＪＰ，Ａ）

【文献】国際公開第２０１６／２０３５４５（ＷＯ，Ａ１）

【文献】特開２００１－３５８１５４（ＪＰ，Ａ）

【文献】国際公開第２０１８／１３５４４８（ＷＯ，Ａ１）

【文献】国際公開第２０１５／１９０５７９（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ１０Ｄ １２／００

Ｈ１０Ｄ ３０／０１

Ｈ１０Ｄ ３０／６６

(57)【特許請求の範囲】

【請求項1】

表側の第１主面と裏側の第２主面との間に第１導電型のドリフト層を有する半導体基板と、
前記半導体基板の前記第１主面側に形成された半導体素子構造と、
前記半導体基板の前記第２主面側の表層部に形成された第２導電型の裏面不純物層と、
前記ドリフト層と前記裏面不純物層との間に形成され、第１導電型の不純物濃度のピークを有し、前記ドリフト層よりも不純物濃度のピークが高い第１導電型の第１バッファ層と、
前記第１バッファ層と前記裏面不純物層との間に形成され、第１導電型の不純物濃度のピークを有し、前記ドリフト層よりも不純物濃度のピークが高い第１導電型の第２バッファ層と、
を備え、
前記第２主面からの深さ方向に対する不純物濃度プロファイルにおいて、前記第２バッファ層の不純物濃度のピークの尖度は、前記第１バッファ層の不純物濃度のピークの尖度よりも低く、
前記第２バッファ層の不純物濃度のピークは、前記第１バッファ層の不純物濃度のピークよりも低い、
半導体装置。

【請求項2】

前記第１バッファ層の不純物濃度のピークおよび前記第２バッファ層の不純物濃度のピークは、前記第２主面から１μｍ以内の深さにある、
請求項１に記載の半導体装置。

【請求項3】

前記第２主面からの深さ方向に対する不純物濃度プロファイルにおいて、前記第２バッファ層の不純物濃度が最大値の９５％以上となる領域が１００ｎｍ以上の幅で存在する、
請求項１または請求項２に記載の半導体装置。

【請求項4】

前記ドリフト層と前記第１バッファ層との間に形成され、第１導電型の不純物濃度のピークを有し、不純物濃度のピークが前記ドリフト層よりも高く前記第１バッファ層および前記第２バッファ層よりも低い第１導電型の第３バッファ層をさらに備える、
請求項１から請求項３のいずれか一項に記載の半導体装置。

【請求項5】

前記第３バッファ層は、前記第２主面からの深さが異なる複数の不純物濃度のピークを有する、
請求項４に記載の半導体装置。

【請求項6】

表側の第１主面および裏側の第２主面を有する第１導電型の半導体基板を準備する工程と、
前記半導体基板の前記第１主面側に半導体素子構造を形成する工程と、
前記半導体基板の前記第２主面に第１導電型の不純物を注入することで第１バッファ層を形成する工程と、
前記半導体基板の前記第２主面に第１導電型の不純物を注入することで前記第１バッファ層よりも前記第２主面に近い位置に第２バッファ層を形成する工程と、
前記半導体基板の前記第２主面に第２導電型の不純物を注入することで前記半導体基板の前記第２主面側の表層部に第２導電型の裏面不純物層を形成する工程と、
を備え、
前記第１バッファ層の形成工程における不純物の注入は、第１注入量、第１注入角度および第１加速電圧の条件で行われ、
前記第２バッファ層の形成工程における不純物の注入は、第２注入量、第２注入角度および第２加速電圧の条件で行われ、
前記第１注入角度および前記第２注入角度は、前記半導体基板に垂直な方向に対する角度であり、
前記第２注入角度は前記第１注入角度よりも大きく、
前記第２注入量は前記第１注入量よりも小さい、
半導体装置の製造方法。

【請求項7】

前記第２加速電圧は前記第１加速電圧と同等である、
請求項６に記載の半導体装置の製造方法。

【請求項8】

前記第１バッファ層の形成工程における不純物の注入は複数方向から行われる、
請求項６または請求項７に記載の半導体装置の製造方法。

【請求項9】

前記第２バッファ層の形成工程における不純物の注入は複数方向から行われる、
請求項６から請求項８のいずれか一項に記載の半導体装置の製造方法。

【請求項10】

前記第１バッファ層、前記第２バッファ層および前記裏面不純物層の不純物をレーザーの熱で活性化させるレーザーアニールを行う工程をさらに備える
請求項６から請求項９のいずれか一項に記載の半導体装置の製造方法。

【請求項11】

前記第１バッファ層の形成工程および前記第２バッファ層の形成工程の後に行われ、前記第１バッファ層および前記第２バッファ層の不純物をレーザーの熱で活性化させる第１のレーザーアニールを行う工程と、
前記裏面不純物層の形成工程の後に行われ、前記裏面不純物層の不純物をレーザーの熱で活性化させる第２のレーザーアニールを行う工程と、
をさらに備える、
請求項６から請求項９のいずれか一項に記載の半導体装置の製造方法。

【請求項12】

前記第１バッファ層の不純物を活性化させるレーザーアニールは、前記半導体基板を溶融する程度の出力で行われる、
請求項１０または請求項１１に記載の半導体装置の製造方法。

【請求項13】

前記半導体基板の前記第２主面に第１導電型の不純物を注入することで前記第１バッファ層よりも前記第２主面から離れた位置に第３バッファ層を形成する工程を更に備える、
請求項６または請求項７に記載の半導体装置の製造方法。

【請求項14】

前記第３バッファ層の不純物を活性化させるファーネスアニールを行う工程をさらに備える
請求項１３に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置および半導体装置の製造方法に関するものである。

【背景技術】

【0002】

例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）など電力制御用の半導体装置において、第１導電型のドリフト層と第２導電型のコレクタ層との間に、ドリフト層よりも不純物濃度の高い第１導電型のバッファ層を設けた構造が知られている。例えば、下記の特許文献１には、バッファ層を複数設けることで、コレクタ層側に破損が生じた場合でも、耐圧特性やリーク電流特性への悪影響を抑制する技術が開示されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０２０－１８８１６８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１の技術では、半導体基板にバッファ層を形成するための不純物を注入する工程を、ドーズ量や加速電圧を変更しながら複数回行うことにより、複数のバッファ層を形成している。この手法では、半導体基板の注入面に異物が存在した場合、その異物がマスクとなって不純物が注入されない未注入領域が発生し、耐圧特性やリーク電流特性への悪影響を十分に抑制できないことがある。

【0005】

本開示は上記のような課題を解決するためになされたものであり、バッファ層を形成するための不純物注入時に半導体基板の注入面に異物が存在した場合でも、不純物が注入されない未注入領域が発生することを抑制できる技術を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示に係る半導体装置は、表側の第１主面と裏側の第２主面との間に第１導電型のドリフト層を有する半導体基板と、前記半導体基板の前記第１主面側に形成された半導体素子構造と、前記半導体基板の前記第２主面側の表層部に形成された第２導電型の裏面不純物層と、前記ドリフト層と前記裏面不純物層との間に形成され、第１導電型の不純物濃度のピークを有し、前記ドリフト層よりも不純物濃度のピークが高い第１導電型の第１バッファ層と、前記第１バッファ層と前記裏面不純物層との間に形成され、第１導電型の不純物濃度のピークを有し、前記ドリフト層よりも不純物濃度のピークが高い第１導電型の第２バッファ層と、を備え、前記第２主面からの深さ方向に対する不純物濃度プロファイルにおいて、前記第２バッファ層の不純物濃度のピークの尖度は、前記第１バッファ層の不純物濃度のピークの尖度よりも低く、前記第２バッファ層の不純物濃度のピークは、前記第１バッファ層の不純物濃度のピークよりも低い。

【発明の効果】

【0007】

本開示によれば、バッファ層を形成するための不純物注入時に半導体基板の注入面に異物が存在した場合でも、不純物が注入されない未注入領域が発生することを抑制できる。

【図面の簡単な説明】

【0008】

【図1】実施の形態１に係る半導体装置の構成、特に半導体基板の第２主面側の構成を示す図である。

【図2】実施の形態１に係る半導体装置における半導体基板の第２主面近傍の不純物濃度プロファイルを示すグラフである。

【図3】実施の形態１に係る半導体装置の製造方法を示すフローチャートである。

【図4】第１バッファ層の形成工程を説明するための図である。

【図5】第２バッファ層の形成工程を説明するための図である。

【図6】実施の形態１に係る半導体装置の製造方法の変形例を説明するための図である。

【図7】実施の形態１に係る半導体装置の製造方法の変形例を示すフローチャートである。

【図8】実施の形態２に係る半導体装置の構成、特に半導体基板の第２主面側の構成を示す図である。

【図9】実施の形態２に係る半導体装置における半導体基板の第２主面近傍の不純物濃度プロファイルを示すグラフである。

【図10】実施の形態２に係る半導体装置の製造方法を示すフローチャートである。

【図11】実施の形態２に係る半導体装置の変形例における半導体基板の第２主面近傍の不純物濃度プロファイルを示すグラフである。

【図12】実施の形態３に係る半導体装置における半導体基板の第２主面近傍の不純物濃度プロファイルを示すグラフである。

【発明を実施するための形態】

【0009】

＜実施の形態１＞
図１は、実施の形態１に係る半導体装置の構成を示す図である。実施の形態１に係る半導体装置は、半導体基板１００を用いて形成されている。半導体基板１００は、表側の主面である第１主面１０１と、裏側の主面である第２主面１０２とを有しており、図１は、特に半導体基板１００の第２主面側の構成を示している。

【0010】

図１では省略されているが、半導体基板１００の第１主面１０１側には、例えばＩＧＢＴ、ＲＣ－ＩＧＢＴ（Reverse Conducting IGBT）、ダイオードなどの半導体素子構造が形成されている。以下の実施の形態では、半導体装置に形成された半導体素子はＩＧＢＴであるものと仮定するが、半導体装置はＩＧＢＴ以外でもよい。また、以下の説明では、第１導電型をＮ型、第２導電型をＰ型とした例を示すが、第１導電型をＰ型、第２導電型をＮ型としてもよい。

【0011】

図１に示すように、半導体基板１００の第１主面１０１と第２主面１０２との間には、第１導電型のドリフト層１が形成されている。半導体基板１００の第２主面１０２側の表層部には、第２導電型の裏面不純物層であるコレクタ層２が形成されている。また、半導体基板１００の第２主面１０２上には、コレクタ層２に接続する裏面電極であるコレクタ電極４が形成されている。

【0012】

ドリフト層１とコレクタ層２との間には、それぞれドリフト層１よりも不純物濃度のピークが高い第１バッファ層３１および第２バッファ層３２が形成されている。第２バッファ層３２は、第１バッファ層３１よりも第２主面１０２に近い位置に配置されている。すなわち、第２バッファ層３２は、第１バッファ層３１とコレクタ層２との間に形成されている。

【0013】

第１バッファ層３１および第２バッファ層３２は、第２主面１０２からの深さが浅いほど半導体装置の耐圧性能を高くできるため、できる限り浅く形成されることが好ましい。具体的には、第１バッファ層３１の不純物濃度のピークおよび第２バッファ層３２の不純物濃度のピークは、第２主面１０２から１μｍ以内の深さにあることが望ましい。

【0014】

図２は、実施の形態１に係る半導体装置における半導体基板１００の第２主面１０２近傍の不純物濃度プロファイルを示すグラフである。図２のグラフにおいて、横軸は第２主面１０２からの深さであり、縦軸は不純物濃度である。すなわち、図２のグラフは、第２主面１０２からの深さ方向に対する不純物濃度プロファイルを示している。

【0015】

図２において、実線のグラフは、第１バッファ層３１と第２バッファ層３２とが重なりあった不純物濃度プロファイル、すなわち、第１バッファ層３１の形成工程で注入された不純物と第２バッファ層３２の形成工程で注入された不純物とを区別せずに統合した不純物濃度プロファイルである。一方、点線のグラフは、第１バッファ層３１の形成工程で注入された不純物のみの不純物濃度プロファイルであり、破線のグラフは、第２バッファ層３２の形成工程で注入された不純物のみの不純物濃度プロファイルである。

【0016】

以下、「第１バッファ層３１の不純物濃度プロファイル」および「第２バッファ層３２の不純物濃度プロファイル」は、第１バッファ層３１の形成工程で注入された不純物と第２バッファ層３２の形成工程で注入された不純物とを統合した不純物濃度プロファイル（実線のグラフ）を指すものとする。

【0017】

図２に示すように、第２バッファ層３２の形成工程で注入された不純物のみの不純物濃度プロファイル（破線のグラフ）は、第１バッファ層３１の形成工程で注入された不純物のみの不純物濃度プロファイル（点線のグラフ）よりも半値幅が広い。その結果、第１バッファ層３１および第２バッファ層３２の第２主面１０２からの深さ方向に対する不純物濃度プロファイル（実線のグラフ）において、第２バッファ層３２の不純物濃度のピークの尖度は、第１バッファ層３１の不純物濃度のピークの尖度よりも低くなっている。言い換えれば、第２バッファ層３２の不純物濃度のピークの尖度よりも、第１バッファ層３１の不純物濃度のピークの方が鋭く尖っている。

【0018】

図３は、実施の形態１に係る半導体装置の製造方法を示すフローチャートである。以下、図３を参照しつつ、実施の形態１に係る半導体装置の製造方法を説明する。

【0019】

まず、表側の第１主面１０１および裏側の第２主面１０２を有する第１導電型の半導体基板１００を準備する（ステップＳ１０１）。本実施の形態では、半導体基板１００としてシリコン（Ｓｉ）基板が用いられるものとする。ただし、半導体基板１００の材料はシリコンに限られず、例えば炭化珪素（ＳｉＣ）などのワイドバンドギャップ半導体でもよい。ワイドバンドギャップ半導体を用いた場合、シリコンを用いた従来の半導体装置と比較して、高電圧、大電流、高温での動作に優れた半導体装置が得られる。

【0020】

次に、半導体基板１００の第１主面１０１側にＩＧＢＴ等の半導体素子構造（不図示）を形成する（ステップＳ１０２）。その後、半導体基板１００の第２主面１０２を研磨して、半導体基板１００を所望の厚みにする（ステップＳ１０３）。

【0021】

次に、半導体基板１００の第２主面１０２に第１導電型の不純物を注入することで第１バッファ層３１を形成する（ステップＳ１０４）。さらに、半導体基板１００の第２主面１０２に第１導電型の不純物を注入することで第１バッファ層３１よりも第２主面１０２に近い位置に第２バッファ層３２を形成する（ステップＳ１０５）。そして、第１バッファ層３１および第２バッファ層３２の不純物をレーザーの熱で活性化させる第１のレーザーアニールとしてのレーザーアニールを行う（ステップＳ１０６）。

【0022】

本実施の形態では、第１バッファ層３１および第２バッファ層３２を形成するための不純物としてリン（Ｐ）を用いるが、ヒ素（Ａｓ）、セレン（Ｓｅ）などでもよい。また、炭化珪素からなる半導体基板１００が用いられる場合、第１バッファ層３１および第２バッファ層３２を形成するための不純物としては窒素（Ｎ）を用いるとよい。

【0023】

ここで、第１バッファ層３１の形成工程における不純物の注入条件である注入量、注入角度および加速電圧を、それぞれ第１注入量、第１注入角度および第１加速電圧とする。また、第２バッファ層３２の形成工程における不純物の注入条件である注入量、注入角度および加速電圧を、それぞれ第２注入量、第２注入角度および第２加速電圧とする。

【0024】

本実施の形態では、第２注入角度が第１注入角度よりも大きく設定される。例えば、第１注入角度が５°程度、第２注入角度が３０°以上６０°以下に設定される。これにより、図２に示したように、第２バッファ層３２の形成工程で注入された不純物のみの不純物濃度プロファイルの半値幅が、第１バッファ層３１の形成工程で注入された不純物のみの不純物濃度プロファイルの半値幅よりも広くなる。その結果、第１バッファ層３１および第２バッファ層３２の不純物濃度プロファイルにおいて、第２バッファ層３２の不純物濃度のピークの尖度は、第１バッファ層３１の不純物濃度のピークの尖度よりも低くなる。

【0025】

次に、半導体基板１００の第２主面１０２に第２導電型の不純物を注入することで、半導体基板１００の第２主面１０２側の表層部に裏面不純物層であるコレクタ層２を形成する（ステップＳ１０７）。そして、コレクタ層２の不純物をレーザーの熱で活性化させる第２のレーザーアニールとしてのレーザーアニールを行う（ステップＳ１０８）。コレクタ層２を形成するための不純物としては、例えばボロン（Ｂ）などを用いることができる。

【0026】

最後に、半導体基板１００の第２主面１０２上に裏面電極であるコレクタ電極４を形成する（ステップＳ１０９）。それにより、図１に示した構造の半導体装置が得られる。

【0027】

ここで、第１バッファ層３１および第２バッファ層３２を形成するための不純物注入時に注入面である第２主面１０２上に異物が存在した場合を想定する。第１バッファ層３１の形成工程では、図４のように比較的小さい第１注入角度θ１で不純物が注入されるため、異物のほぼ真下の位置に未注入領域が発生する。一方、第２バッファ層３２の形成工程では、図５のように比較的大きい第２注入角度θ２で不純物が注入されるため、異物からずれた位置（第１バッファ層３１の未注入領域からずれた位置）に未注入領域が発生する。このように、異物によって第１バッファ層３１と第２バッファ層３２との両方に未注入領域が形成されたとしても、第１バッファ層３１の未注入領域と第２バッファ層３２の未注入領域とは互いにずれた位置となるため、第１バッファ層３１および第２バッファ層３２を貫通するような未注入領域は発生しにくい。よって、耐圧特性やリーク電流特性を安定させることができる。

【0028】

第１バッファ層３１の形成工程における不純物の注入量である第１注入量と、第２バッファ層３２の形成工程における不純物の注入量である第２注入量とは同等でよい。つまり、第１バッファ層３１の形成工程と第２バッファ層３２の形成工程とは、不純物の注入量の設定を変えずに行ってもよい。その場合、比較的大きい第２注入角度で不純物が注入される第２バッファ層３２では、注入深さのばらつきが大きくなるため、図２のように、第２バッファ層３２の不純物濃度のピークは、第１バッファ層３１の不純物濃度のピークよりも低くなる。

【0029】

また、第２バッファ層３２はコレクタ層２に接しており、条件によっては第２バッファ層３２の不純物がコレクタ層２の不純物の濃度を実質的に下げるように働き、半導体装置のオン電圧の上昇や短絡時のホール注入量低下などの問題の原因となり得る。これを防止するために、第２注入量を第１注入量よりも小さくしてもよい。

【0030】

第１バッファ層３１の形成工程における不純物注入の加速電圧である第１加速電圧と、第２バッファ層３２の形成工程における不純物注入の加速電圧である第２加速電圧とは同等でよい。つまり、第１バッファ層３１の形成工程と第２バッファ層３２の形成工程とは、不純物注入の加速度電圧の設定を変えずに行ってもよい。その場合でも、比較的大きい第２注入角度で不純物が注入される第２バッファ層３２は浅く形成されるため、図２のように、第２バッファ層３２の不純物濃度のピークは、第１バッファ層３１の不純物濃度のピークよりも第２主面１０２に近い位置になる。不純物注入の加速電圧を変えることで第１バッファ層３１と第２バッファ層３２とを異なる深さに形成するのに比べ、高い生産性が得られる。

【0031】

第１バッファ層３１の形成工程における不純物の注入は、複数方向から行われてもよい。同様に、第２バッファ層３２の形成工程における不純物の注入は、複数方向から行われてもよい。具体的には、第１バッファ層３１の形成工程または第２バッファ層３２の形成工程において、図６のように、半導体基板１００のウエハの回転角θ３を変化させながら、不純物の注入を複数回行ってもよい。例えば、回転角θ３を０°、９０°、１８０°、２７０°に設定して４回の不純物注入を行ってもよい。これにより、未注入領域の発生がさらに抑制される。

【0032】

また、図３に示したフローチャートには、第１バッファ層３１および第２バッファ層３２を形成した後に、第１バッファ層３１および第２バッファ層３２の不純物を活性化させるレーザーアニールを行い（ステップＳ１０６）、コレクタ層２を形成した後に、コレクタ層２の不純物を活性化させるレーザーアニールを行う（ステップＳ１０８）例を示した。しかし、第１バッファ層３１、第２バッファ層３２およびコレクタ層２の全てが形成された後に、第１バッファ層３１、第２バッファ層３２およびコレクタ層２の不純物を活性化するレーザーアニールをまとめて行ってもよい。その場合のフローチャートを図７に示す。図７のフローチャートは、図３のフローチャートに対し、ステップＳ１０６を省略するとともに、ステップＳ１０８をステップＳ１１０に置き換えたものである。ステップＳ１１０では、第１バッファ層３１、第２バッファ層３２およびコレクタ層２の不純物を活性化するレーザーアニールをまとめて行う。その他のステップは図３と同一であるため、ここでの説明は省略する。

【0033】

＜実施の形態２＞
図８は、実施の形態２に係る半導体装置の構成を示す図であり、特に半導体基板１００の第２主面側の構成を示している。実施の形態２に係る半導体装置は、実施の形態１の構成に対し、ドリフト層１と第１バッファ層３１との間、つまり第１バッファ層３１よりも第２主面１０２から離れた位置に、第１導電型の第３バッファ層３３を追加したものである。その他の要素は、基本的に実施の形態１と同様である。

【0034】

図９は、実施の形態２に係る半導体装置における半導体基板１００の第２主面１０２近傍の不純物濃度プロファイルを示すグラフであり、第２主面１０２からの深さ方向に対する不純物濃度プロファイルを示している。図９に示すように、第３バッファ層３３の不純物濃度のピークは、ドリフト層１の不純物濃度のピークよりも高く、第１バッファ層３１および第２バッファ層３２の不純物濃度のピークよりも低い。

【0035】

第３バッファ層３３が設けられることで、ドリフト層１よりもコレクタ層２側の構造に生じた破損（未注入領域など）による耐圧特性やリーク電圧特性への悪影響を、実施の形態１の場合よりも抑制することができる。さらに、半導体装置のスイッチング動作時に空乏層の拡がりを緩やかに止めることができ、半導体装置に印加される電圧の跳ね上がりや発振を抑制することができる。

【0036】

図１０は、実施の形態２に係る半導体装置の製造方法を示すフローチャートである。図１０のフローチャートは、図３のフローチャートに対し、ステップＳ１０５の後にステップＳ１１１を追加し、ステップＳ１０８の後にステップＳ１１２を追加したものである。

【0037】

ステップＳ１１１では、半導体基板１００の第２主面１０２に第１導電型の不純物を注入することで第１バッファ層３１よりも第２主面１０２から離れた位置に第３バッファ層３３を形成する。ステップＳ１１２では、第３バッファ層３３の不純物を活性化させるファーネスアニールを行う。本実施の形態では、第３バッファ層３３を形成するための不純物としてプロトンを用い、それを活性化させるファーネスアニールの温度を４００℃程度とする。その他のステップは図３と同一であるため、ここでの説明は省略する。

【0038】

なお、本実施の形態においても、図７のフローと同様に、第１バッファ層３１、第２バッファ層３２およびコレクタ層２の不純物を活性化するレーザーアニールを、第１バッファ層３１、第２バッファ層３２およびコレクタ層２の全てが形成された後にまとめて行ってもよい。

【0039】

図９には、第３バッファ層３３の不純物濃度プロファイルが単一のピークを有する例を示したが、図１１のように、第３バッファ層３３の不純物濃度プロファイルが第２主面１０２からの深さが異なる複数のピークを有してもよい。

【0040】

＜実施の形態３＞
図１２は、実施の形態３に係る半導体装置における半導体基板の第２主面近傍の不純物濃度プロファイルを示すグラフであり、第２主面１０２からの深さ方向に対する不純物濃度プロファイルを示している。実施の形態３に係る半導体装置の構成、特に半導体基板の第２主面側の構成は、図１と同様であり、ドリフト層１とコレクタ層２との間に、第１バッファ層３１および第２バッファ層３２が形成されている。

【0041】

図１２に示すように、第２バッファ層３２は、第１バッファ層３１とコレクタ層２との間に位置し、第１バッファ層３１および第２バッファ層３２の第２主面１０２からの深さ方向に対する不純物濃度プロファイルにおいて、第２バッファ層３２の不純物濃度のピークの尖度は、第１バッファ層３１の不純物濃度のピークの尖度よりも低くなっている。また、第２バッファ層３２は、第１バッファ層３１よりも不純物濃度のピークが低く、第２バッファ層３２の不純物濃度プロファイルには、ピーク近傍に、第２バッファ層３２の不純物濃度が最大値の９５％以上となる平坦な領域が１００ｎｍ以上の幅で存在する。

【0042】

第２バッファ層３２の不純物濃度プロファイルがピーク近傍に平坦な領域を有することで、半導体装置のスイッチング動作時に空乏層の拡がりがより止まりやすくなるため、安定した耐圧特性およびリーク電流特性が得られる。

【0043】

実施の形態３に係る半導体装置の製造方法は、基本的に実施の形態１で示した製造方法と同様でよく、第１バッファ層３１の不純物を活性化させるレーザーアニールを、半導体基板１００を溶融する程度の出力で行うことで、所望の不純物濃度プロファイルが得られる。

【0044】

なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

【符号の説明】

【0045】

１ ドリフト層、２ コレクタ層、３１ 第１バッファ層、３２ 第２バッファ層、３３ 第３バッファ層、４ コレクタ電極、１００ 半導体基板、１０１ 第１主面、１０２ 第２主面。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】