7647216 炭化珪素半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-03-10

(45)【発行日】2025-03-18

(54)【発明の名称】炭化珪素半導体装置の製造方法

(51)【国際特許分類】

   H10D 64/62 20250101AFI20250311BHJP

   H10D 30/01 20250101ALI20250311BHJP

   H10D 30/66 20250101ALI20250311BHJP

【ＦＩ】

H10D64/62 B

H10D30/01 301F

H10D30/66 101T

H10D30/66 102D

H10D64/62 S

【請求項の数】 9

(21)【出願番号】P 2021047645

(22)【出願日】2021-03-22

(65)【公開番号】P2022146600

(43)【公開日】2022-10-05

【審査請求日】2023-10-23

(73)【特許権者】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】玉祖 秀人

【審査官】正山 旭

(56)【参考文献】

【文献】国際公開第２０２１／０１０４０５（ＷＯ，Ａ１）

【文献】特開２０１０－１０３２２９（ＪＰ，Ａ）

【文献】特開平０４－１０２３１９（ＪＰ，Ａ）

【文献】特開２０１２－０９９５９８（ＪＰ，Ａ）

【文献】特表２０１３－５２００１４（ＪＰ，Ａ）

【文献】特開２０１３－０５５２１４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ１０Ｄ ６４／６２

Ｈ１０Ｄ ３０／６６

Ｈ１０Ｄ ３０／０１

(57)【特許請求の範囲】

【請求項1】

第１主面を備えた炭化珪素基板を準備する工程と、
前記第１主面の上に、少なくとも一部が前記第１主面に接する第１部分と、前記第１部分に繋がる第２部分と、を備えるＮｉ膜を形成する工程と、
前記Ｎｉ膜の前記第１部分の上にＳｉ膜を形成する工程と、
前記Ｓｉ膜を形成する工程の後、前記Ｎｉ膜中のＮｉと前記Ｓｉ膜中のＳｉとが反応する第１温度で第１熱処理を行い、反応前前駆体層を形成する工程と、
前記第１熱処理の後、ウェットエッチングにより前記第２部分を除去する工程と、
前記第２部分を除去する工程の後、前記第１温度よりも高い第２温度で第２熱処理を行う工程と、
を有し、
前記反応前前駆体層は、前記Ｎｉ膜中の未反応のＮｉを含み、
前記第２熱処理において、前記反応前前駆体層に含まれる未反応のＮｉと前記炭化珪素基板中のＳｉとが反応する炭化珪素半導体装置の製造方法。

【請求項2】

前記第１温度は、２００℃以上４００℃以下である請求項１に記載の炭化珪素半導体装置の製造方法。

【請求項3】

前記第２温度は、８００℃以上１１００℃以下である請求項１または請求項２に記載の炭化珪素半導体装置の製造方法。

【請求項4】

前記Ｓｉ膜を形成する工程は、
前記第１部分の上の第３部分と、前記第２部分の上の第４部分と、を備える第１Ｓｉ膜を形成する工程と、
前記第４部分をケミカルドライエッチングにより除去する工程と、
を有する請求項１から請求項３のいずれか１項に記載の炭化珪素半導体装置の製造方法。

【請求項5】

前記炭化珪素基板を準備する工程と前記Ｎｉ膜を形成する工程との間に、
前記第１主面の上に絶縁膜を形成する工程と、
前記絶縁膜にコンタクトホールを形成し、前記コンタクトホールの底面において、前記第１主面を露出させる工程と、
を有し、
前記第１部分は、前記コンタクトホールの底面及び側面に設けられる請求項１から請求項４のいずれか１項に記載の炭化珪素半導体装置の製造方法。

【請求項6】

前記コンタクトホールの底面における前記Ｓｉ膜の膜厚は、５ｎｍ以上１００ｎｍ以下である請求項５に記載の炭化珪素半導体装置の製造方法。

【請求項7】

前記コンタクトホールの底面における前記Ｎｉ膜の膜厚は、５ｎｍ以上１００ｎｍ以下である請求項５または請求項６に記載の炭化珪素半導体装置の製造方法。

【請求項8】

前記第１部分の上に前記Ｓｉ膜が形成された状態において、前記Ｓｉ膜に含まれる厚さ方向に積算される単位面積当たりのＳｉ原子の数をＮ_Ｓｉ、前記第１部分に含まれる厚さ方向に積算される単位面積当たりのＮｉ原子の数をＮ_Ｎｉとしたとき、Ｎ_Ｎｉ≧Ｎ_Ｓｉ／２の関係が成り立つ請求項１から請求項７のいずれか１項に記載の炭化珪素半導体装置の製造方法。

【請求項9】

前記反応前前駆体層は、
前記Ｎｉ膜中の未反応のＮｉを含む第１領域と、
前記Ｓｉ膜中のＳｉと反応した前記Ｎｉ膜中のＮｉを含む第２領域と、
を有し、
前記第１領域は、前記炭化珪素基板と前記第２領域との間にある請求項１から請求項８のいずれか１項に記載の炭化珪素半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、炭化珪素半導体装置の製造方法に関する。

【背景技術】

【0002】

炭化珪素半導体装置の製造工程においては、ドレイン電極等を形成する際に、炭化珪素基板の表面にＮｉ（ニッケル）膜を形成し、熱処理をすることにより、炭化珪素基板に含まれるＳｉ（シリコン）とＮｉとにより合金化し、オーミック電極を形成する工程がある。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００５－２７６９７８号公報

【文献】特開２０１７－１７５１１５号公報

【文献】特開２０１２－９９５９８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

炭化珪素基板は、Ｓｉの他にＣ（炭素）を含むため、炭化珪素に含まれるＳｉがＮｉとの合金化に用いられると、未反応のＣが生じ、この未反応のＣが合金化されたオーミック電極の表面等に析出する場合がある。オーミック電極の表面にＣが析出すると、オーミック電極の上に、金属配線層を形成した際に、信頼性の低下等を招くおそれがある。

【0005】

本開示は、オーミック電極の形成の際に炭素の析出を抑制できる炭化珪素半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の炭化珪素半導体装置の製造方法は、第１主面を備えた炭化珪素基板を準備する工程と、前記第１主面の上に、少なくとも一部が前記第１主面に接する第１部分と、前記第１部分に繋がる第２部分と、を備えるＮｉ膜を形成する工程と、前記Ｎｉ膜の前記第１部分の上にＳｉ膜を形成する工程と、前記Ｓｉ膜を形成する工程の後、ＮｉとＳｉとが反応する第１温度で第１熱処理を行う工程と、前記第１熱処理の後、ウェットエッチングにより前記第２部分を除去する工程と、前記第２部分を除去する工程の後、前記第１温度よりも高い第２温度で第２熱処理を行う工程と、を有する。

【発明の効果】

【0007】

本開示によれば、オーミック電極の形成の際に炭素の析出を抑制できる。

【図面の簡単な説明】

【0008】

【図1】図１は、参考例に係る炭化珪素半導体装置の製造方法を示す断面図（その１）である。

【図2】図２は、参考例に係る炭化珪素半導体装置の製造方法を示す断面図（その２）である。

【図3】図３は、参考例に係る炭化珪素半導体装置の製造方法を示す断面図（その３）である。

【図4】図４は、参考例に係る炭化珪素半導体装置の製造方法を示す断面図（その４）である。

【図5】図５は、参考例に係る炭化珪素半導体装置の製造方法を示す断面図（その５）である。

【図6】図６は、第１実施形態に係る半導体装置の製造方法を示すフローチャートである。

【図7】図７は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１）である。

【図8】図８は、第１実施形態に係る半導体装置の製造方法を示す断面図（その２）である。

【図9】図９は、第１実施形態に係る半導体装置の製造方法を示す断面図（その３）である。

【図10】図１０は、第１実施形態に係る半導体装置の製造方法を示す断面図（その４）である。

【図11】図１１は、第１実施形態に係る半導体装置の製造方法を示す断面図（その５）である。

【図12】図１２は、第１実施形態に係る半導体装置の製造方法を示す断面図（その６）である。

【図13】図１３は、第２実施形態に係る半導体装置の製造方法を示すフローチャートである。

【図14】図１４は、第２実施形態に係る半導体装置の製造方法を示す断面図（その１）である。

【図15】図１５は、第２実施形態に係る半導体装置の製造方法を示す断面図（その２）である。

【図16】図１６は、第２実施形態に係る半導体装置の製造方法を示す断面図（その３）である。

【図17】図１７は、第２実施形態に係る半導体装置の製造方法を示す断面図（その４）である。

【図18】図１８は、第２実施形態に係る半導体装置の製造方法を示す断面図（その５）である。

【図19】図１９は、第２実施形態に係る半導体装置の製造方法を示す断面図（その６）である。

【図20】図２０は、第２実施形態に係る半導体装置の製造方法を示す断面図（その７）である。

【図21】図２１は、第２実施形態に係る半導体装置の製造方法を示す断面図（その８）である。

【図22】図２２は、第２実施形態に係る半導体装置の製造方法を示す断面図（その９）である。

【図23】図２３は、第２実施形態に係る半導体装置の製造方法を示す断面図（その１０）である。

【図24】図２４は、炭化珪素半導体装置の一例を示す断面図である。

【図25】図２５は、第３実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１）である。

【図26】図２６は、第３実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その２）である。

【図27】図２７は、第３実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その３）である。

【発明を実施するための形態】

【0009】

実施するための形態について、以下に説明する。

【0010】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。

【0011】

〔１〕 本開示の一態様に係る炭化珪素半導体装置の製造方法は、第１主面を備えた炭化珪素基板を準備する工程と、前記第１主面の上に、少なくとも一部が前記第１主面に接する第１部分と、前記第１部分に繋がる第２部分と、を備えるＮｉ膜を形成する工程と、前記Ｎｉ膜の前記第１部分の上にＳｉ膜を形成する工程と、前記Ｓｉ膜を形成する工程の後、ＮｉとＳｉとが反応する第１温度で第１熱処理を行う工程と、前記第１熱処理の後、ウェットエッチングにより前記第２部分を除去する工程と、前記第２部分を除去する工程の後、前記第１温度よりも高い第２温度で第２熱処理を行う工程と、を有する。

【0012】

第１熱処理において、Ｎｉ膜のＮｉのほとんどがＳｉ膜のＳｉとの反応による反応前駆体層の生成に費やされ、反応前駆体層は第１主面の近傍にＳｉ膜のＳｉと反応していない未反応の僅かなＮｉを含む。第２熱処理において、未反応の僅かなＮｉが、炭化珪素基板から拡散してくるＳｉと反応し、オーミック電極が形成される。このとき、炭化珪素基板から拡散するＳｉの量は僅かであるため、炭素の析出を抑制できる。

【0013】

〔２〕 〔１〕において、前記第１温度は、２００℃以上４００℃以下であってもよい。この場合、ニッケルシリサイドの反応前駆体層を形成しやすい。

【0014】

〔３〕 〔１〕又は〔２〕において、前記第２温度は、８００℃以上１１００℃以下であってもよい。この場合、反応前駆体層からオーミック電極を形成しやすい。

【0015】

〔４〕 〔１〕～〔３〕において、前記Ｓｉ膜を形成する工程は、前記第１部分の上の第３部分と、前記第２部分の上の第４部分と、を備える第１Ｓｉ膜を形成する工程と、前記第４部分をケミカルドライエッチングにより除去する工程と、を有してもよい。この場合、オーミック電極を形成する範囲を制御しやすい。

【0016】

〔５〕 〔１〕～〔４〕において、前記炭化珪素基板を準備する工程と前記Ｎｉ膜を形成する工程との間に、前記第１主面の上に絶縁膜を形成する工程と、前記絶縁膜にコンタクトホールを形成し、前記コンタクトホールの底面において、前記第１主面を露出させる工程と、を有し、前記第１部分は、前記コンタクトホールの底面及び側面に設けられてもよい。この場合、コンタクトホール内にオーミック電極を形成しやすい。

【0017】

〔６〕 〔５〕において、前記コンタクトホールの底面における前記Ｓｉ膜の膜厚は、５ｎｍ以上１００ｎｍ以下であってもよい。Ｓｉ膜の膜厚が５ｎｍ未満であると、面内の局所ばらつきが数ｎｍであっても、局所ばらつきの影響を無視できず、プロセスを制御しにくくなる。また、Ｓｉ膜の膜厚が１００ｎｍ超であると、反応前駆体層の組成を十分に制御できなくなるおそれがある。

【0018】

〔７〕 〔５〕又は〔６〕において、前記コンタクトホールの底面における前記Ｎｉ膜の膜厚は、５ｎｍ以上１００ｎｍ以下であってもよい。Ｎｉ膜の膜厚が５ｎｍ未満であると、面内の局所ばらつきが数ｎｍであっても、局所ばらつきの影響を無視できず、プロセスを制御しにくくなる。また、Ｎｉ膜の膜厚が１００ｎｍ超であると、反応前駆体層の組成を十分に制御できなくなるおそれがある。

【0019】

〔８〕 〔１〕～〔７〕において、前記第１部分の上に前記Ｓｉ膜が形成された状態において、前記Ｓｉ膜に含まれる厚さ方向に積算される単位面積当たりのＳｉ原子の数をＮ_Ｓｉ、前記第１部分に含まれる厚さ方向に積算される単位面積当たりのＮｉ原子の数をＮ_Ｎｉとしたとき、Ｎ_Ｎｉ≧Ｎ_Ｓｉ／２の関係が成り立ってもよい。炭化珪素とニッケルとを反応させて形成されるオーミック電極は、Ｎｉ_２Ｓｉを主成分とする。反応前に、Ｎｉが過剰気味であって、Ｎ_Ｎｉ≧Ｎ_Ｓｉ／２の関係が成り立っていると、良好な反応性でＮｉ_２Ｓｉを主成分とするオーミック電極を形成しやすい。

【0020】

［本開示の実施形態の詳細］
以下、本開示の実施形態について詳細に説明するが、本開示はこれらに限定されるものではない。

【0021】

〔参考例〕
まず、炭化珪素半導体装置の製造方法において、炭化珪素基板の表面にオーミック電極を形成する工程について説明する。炭化珪素基板の表面に、オーミック電極を形成する際には、炭化珪素基板の表面に、スパッタリングによりＮｉ膜を形成した後、ウェットエッチング等により、不要なＮｉ膜を除去する。その後、加熱することにより、炭化珪素基板に含まれるＳｉとＮｉとを合金化させて、オーミック電極となるニッケルシリサイド膜を形成する。この際、Ｎｉとの合金化のために炭化珪素基板の表面のＳｉが奪われるため、未反応のＣがニッケルシリサイド膜の表面に析出する。その後、スパッタリングによりＡｌ膜を形成し配線層を形成した場合、オーミック電極となるニッケルシリサイド膜の表面にＣが析出していると、Ａｌ膜が剥がれやすいため、信頼性の低下を招くおそれがある。

【0022】

このための対策として様々な方法が考えられる。

【0023】

例えば、炭化珪素基板の表面に、ＮｉとＳｉを含む膜を形成した後、所望の領域以外のＮｉとＳｉを含む膜を除去して、熱処理をする方法が考えられる。この方法では、ＮｉとＳｉを含む膜のＮｉとＳｉとを合金化させ、オーミック電極を形成するため、オーミック電極を形成する際に、炭化珪素基板に含まれるＳｉが奪われることはほとんどない。従って、Ｃの析出を防ぎやすい。

【0024】

しかしながら、Ｎｉはドライエッチングによる除去が困難であり、Ｓｉはウェットエッチングによる除去が困難である。このため、ＮｉとＳｉを含む膜は、ドライエッチングでもウェットエッチングでも除去することが困難である。また、所望の領域にＮｉとＳｉを含む膜を形成する方法として、リフトオフにより形成する方法が挙げられる。しかし、リフトオフでは、剥離した膜が再付着する場合があり、信頼性の低下を招くため好ましくはない。

【0025】

従って、炭化珪素基板の表面に、ＮｉとＳｉを含む膜を形成して熱処理をする方法では、所望の領域以外の領域のＮｉとＳｉを含む膜を除去することは困難である。このため、所望の領域にＮｉとＳｉを含む膜を残すことは容易ではない。

【0026】

また、上記以外の方法としては、レジスト等を用いることなくオーミック電極を形成する方法が考えられる。図１～図５は、参考例に係る炭化珪素半導体装置の製造方法を示す断面図である。

【0027】

参考例では、まず、図１に示されるように、炭化珪素基板１０の表面となる第１主面１０ａに、コンタクトホール２１を有する層間絶縁膜となる絶縁膜２０を形成し、コンタクトホール２１及び絶縁膜２０を覆うＴｉＮ膜３０を形成する。その後、コンタクトホール２１の底面２１ａのＴｉＮ膜３０を除去することにより開口部３０ａを形成し、炭化珪素基板１０の第１主面１０ａを露出させる。

【0028】

次に、図２に示されるように、スパッタリングによりＮｉ膜４０を形成する。コンタクトホール２１の底面２１ａにおいて露出している炭化珪素基板１０の第１主面１０ａと、ＴｉＮ膜３０との上に、Ｎｉ膜４０が形成される。

【0029】

次に、５００℃以上７００℃以下の温度で熱処理を行う。この結果、図３に示されるように、炭化珪素基板１０とＮｉ膜４０との界面において、ＮｉとＳｉとが合金化したニッケルシリサイドの反応前駆体層４１が形成される。なお、ＴｉＮ膜３０は、この熱処理において、Ｎｉが絶縁膜２０に進入することを防ぐために形成されている。

【0030】

次に、図４に示されるように、Ｎｉ膜４０を希塩酸又は希硝酸を用いたウェットエッチングにより除去する。この結果、ＴｉＮ膜３０の開口部３０ａの炭化珪素基板１０の第１主面１０ａに反応前駆体層４１が残る。

【0031】

次に、図５に示されるように、反応前駆体層４１を約１０００℃の温度で熱処理をすることにより、オーミック電極４１ａが形成される。

【0032】

このように形成されるオーミック電極４１ａは、厚さが数ｎｍと極めて薄いため、この後の工程において、配線層を形成する際の逆スパッタリングにより、オーミック電極４１ａが除去されてしまう場合がある。また、この方法では、オーミック電極４１ａの表面に未反応のＣが析出してしまう。

【0033】

〔第１実施形態〕
（炭化珪素半導体装置の製造方法）
次に、第１実施形態に係る半導体装置の製造方法について説明する。図６は、第１実施形態に係る半導体装置の製造方法を示すフローチャートである。図７～図１２は、第１実施形態に係る半導体装置の製造方法を示す断面図である。

【0034】

まず、図７に示されるように、第１主面１０ａと、反対側の第２主面１０ｂとを有する炭化珪素基板１０を準備し（ステップＳ１０１）、第１主面１０ａを覆うＮｉ膜１４０をスパッタリングにより形成する（ステップＳ１０２）。Ｎｉ膜１４０は、少なくとも一部が炭化珪素基板１０の第１主面１０ａに接する第１部分１４１と、第１部分１４１に繋がる第２部分１４２とを備える。

【0035】

次に、図８に示されるように、Ｎｉ膜１４０の上にＳｉ膜１５０をスパッタリングにより形成する（ステップＳ１０３）。Ｓｉ膜１５０は、第１部分１４１の上の第３部分１５３と、第２部分１４２の上の第４部分１５４とを備える。

【0036】

次に、図９に示されるように、Ｓｉ膜１５０の第４部分１５４を除去する（ステップＳ１０４）。具体的には、Ｓｉ膜１５０の第３部分１５３を覆う不図示のレジストパターンを形成し、ケミカルドライエッチングにより、レジストパターンの形成されていない第４部分１５４を除去する。第４部分１５４の除去により、Ｎｉ膜１４０の第２部分１４２がＳｉ膜１５０の第３部分１５３から露出する。その後、レジストパターンは有機溶剤等により除去する。Ｎｉ膜１４０の上にＳｉ膜１５０の第３部分１５３が残る。第４部分１５４の除去前の、第３部分１５３及び第４部分１５４を備えたＳｉ膜１５０は第１Ｓｉ膜の一例である。

【0037】

次に、２００℃以上４００℃以下、例えば、約３５０℃の温度で第１熱処理を行う（ステップＳ１０５）。第１熱処理の温度は、ＮｉとＳｉとは反応するが、ＳｉＣに含まれるＳｉとＮｉとは反応しない温度である。第１熱処理において、Ｎｉ膜１４０の第１部分１４１のＮｉとＳｉ膜１５０の第３部分１５３のＳｉとが反応し、図１０に示されるように、ニッケルシリサイドの反応前駆体層１６１が形成される。このとき、Ｓｉ膜１５０から第４部分１５４が除去されているため、Ｎｉ膜１４０の第２部分１４２はＳｉ膜１５０と反応せず、そのまま残る。本開示においては、第１熱処理の温度を第１温度ということがある。第１温度は炭化珪素基板１０の温度である。例えば、第１熱処理は炉を用いて行われ、炭化珪素基板１０の温度は炉内温度と実質的に等しい。

【0038】

Ｎｉ膜１４０のＮｉとＳｉ膜１５０のＳｉとの反応は、Ｎｉ膜１４０とＳｉ膜１５０との界面から進行する。第１熱処理は、Ｎｉ膜１４０のＮｉのすべてがＳｉと反応する前に停止する。このため、反応前駆体層１６１は第１主面１０ａの近傍に、Ｓｉ膜１５０の第３部分１５３のＳｉと反応していない未反応の僅かなＮｉを含む。

【0039】

次に、図１１に示されるように、ウェットエッチングにより、Ｎｉ膜１４０の第２部分１４２を除去する（ステップＳ１０６）。第１主面１０ａの上に反応前駆体層１６１が残る。反応前駆体層１６１に含まれる未反応のＮｉはウェットエッチングのエッチャントに晒されないため、反応前駆体層１６１中に残存する。

【0040】

次に、８００℃以上１１００℃以下、例えば、約１０００℃の温度で第２熱処理を行う（ステップＳ１０７）。第２熱処理の温度は、第１温度よりも高く、ＳｉＣに含まれるＳｉと、反応前駆体層１６１に含まれるＮｉとが反応する温度である。第２熱処理において、反応前駆体層１６１に含まれる未反応のＮｉが炭化珪素基板１０に含まれるＳｉと反応する。この結果、図１２に示されるように、反応前駆体層１６１から、第１主面１０ａとオーミック接触する電極層１６２が形成される。電極層１６２には炭化珪素基板１０に含まれるＳｉが拡散しており、電極層１６２はオーミック電極として機能し得る。本開示においては、第２熱処理の温度を第２温度ということがある。第２温度は炭化珪素基板１０の温度である。例えば、第２熱処理は炉を用いて行われ、炭化珪素基板１０の温度は炉内温度と実質的に等しい。

【0041】

本実施形態では、電極層１６２の形成の際に、反応前駆体層１６１に含まれる未反応の僅かなＮｉが、炭化珪素基板１０から拡散してくるＳｉと反応する。このため、炭化珪素基板１０から拡散するＳｉの量は僅かであり、未反応のＣが生成される量は僅かである。従って、電極層１６２の表面にＣが析出することはほとんどない。このため、電極層１６２の上にＡｌ等の配線層を形成しても、配線層の電極層１６２からの剥がれを抑制できる。なお、配線層は、ＴｉＮとＡｌとを順で積層した膜であってもよい。

【0042】

本実施形態では、第３部分１５３及び第４部分１５４を備えるＳｉ膜１５０を形成し、その後、第４部分１５４をケミカルドライエッチングにより除去している。このため、電極層１６２を形成する範囲を制御しやすい。

【0043】

また、第４部分１５４の除去に伴って、Ｎｉ膜１４０の第２部分１４２が露出する。第４部分１５４の除去が反応性イオンエッチング（reactive ion etching：ＲＩＥ）により行われた場合、第２部分１４２が露出したときにイオンの衝撃により第２部分１４２からＮｉが飛散するおそれがある。Ｎｉは磁性体であるため、Ｎｉが飛散すると、イオンの動きが乱され、エッチングの制御が不安定になるおそれがある。これに対し、本実施形態では、Ｓｉ膜１５０の第４部分１５４の除去がケミカルドライエッチングにより行われるため、Ｎｉの飛散が抑制される。また、Ｎｉが飛散したとしても、ケミカルドライエッチングに用いられるラジカルはＮｉの磁性の影響を受けない。従って、本実施形態では、エッチングを安定して実施できる。

【0044】

第１温度が２００℃以上４００℃以下であるため、ニッケルシリサイドの反応前駆体層１６１を形成しやすい。第２温度が８００℃以上１１００℃以下であるため、反応前駆体層１６１から、オーミック電極として機能し得る電極層１６２を形成しやすい。

【0045】

好ましくは、Ｎｉ膜１４０及びＳｉ膜１５０は、Ｓｉ膜１５０に含まれる厚さ方向に積算される単位面積当たりのＳｉ原子の数をＮ_Ｓｉ、Ｎｉ膜１４０に含まれる厚さ方向に積算される単位面積当たりのＮｉ原子の数をＮ_Ｎｉとしたとき、Ｎ_Ｎｉ≧Ｎ_Ｓｉ／２の関係が成り立つような膜厚で形成する。この場合、反応前に、Ｎｉが過剰気味であって、Ｎ_Ｎｉ≧Ｎ_Ｓｉ／２の関係が成り立っており、Ｎｉ_２Ｓｉを主成分とする電極層１６２を良好な反応性で形成しやすい。なお、厚さ方向とは、Ｎｉ膜１４０及びＳｉ膜１５０の膜厚方向を意味するものとし、Ｎｉ膜１４０及びＳｉ膜１５０の膜面に対し垂直な方向である。

【0046】

〔第２実施形態〕
次に、第２実施形態について説明する。図１３は、第２実施形態に係る半導体装置の製造方法を示すフローチャートである。図１４～図２３は、第２実施形態に係る半導体装置の製造方法を示す断面図である。

【0047】

まず、図１４に示されるように、第１主面１０ａと、反対側の第２主面１０ｂとを有する炭化珪素基板１０を準備し（ステップＳ２０１）、炭化珪素基板１０の第１主面１０ａに、層間絶縁膜となる膜厚が０．８μｍの絶縁膜２０を化学気相成長（chemical vapor deposition：ＣＶＤ）法により形成する（ステップＳ２０２）。絶縁膜２０は、例えば酸化シリコン膜である。

【0048】

次に、図１５に示されるように、絶縁膜２０にコンタクトホール２１を形成する（ステップＳ２０３）。具体的には、絶縁膜２０の上面２０ａに、フォトレジストを塗布し、露光装置による露光現像を行うことにより、コンタクトホール２１が形成される領域に開口を有する不図示のレジストパターンを形成する。その後、ＲＩＥ等のドライエッチングにより、レジストパターンの形成されていない領域の絶縁膜２０を除去し、炭化珪素基板１０の第１主面１０ａを露出させることによりコンタクトホール２１を形成する。その後、不図示のレジストパターンは、有機溶剤等により除去する。底面２１ａが炭化珪素基板１０の第１主面１０ａとなり、側面２１ｂが絶縁膜２０となるコンタクトホール２１が形成される。

【0049】

次に、図１６に示されるように、コンタクトホール２１の底面２１ａ及び側面２１ｂと、絶縁膜２０の上面２０ａとを覆うＴｉＮ膜１３０をスパッタリングにより形成する（ステップＳ２０４）。形成されるＴｉＮ膜１３０の膜厚ｔ１は、１０ｎｍ以上２００ｎｍ以下である。ＴｉＮ膜１３０の膜厚ｔ１は、ＴｉＮ膜１３０のうちコンタクトホール２１の底面２１ａにおける厚さである。

【0050】

次に、図１７に示されるように、コンタクトホール２１の底面２１ａのＴｉＮ膜１３０を除去することにより開口部１３０ａを形成する（ステップＳ２０５）。この結果、炭化珪素基板１０の第１主面１０ａが開口部１３０ａから露出する。

【0051】

次に、図１８に示されるように、露出している炭化珪素基板１０の第１主面１０ａの上と、ＴｉＮ膜１３０の上とに、スパッタリングによりＮｉ膜１４０を形成する（ステップＳ２０６）。Ｎｉ膜１４０は、少なくとも一部が炭化珪素基板１０の第１主面１０ａに接する第１部分１４１と、第１部分１４１に繋がる第２部分１４２とを備える。本実施形態では、概ね、第１部分１４１は、コンタクトホール２１の底面２１ａを覆うとともに、ＴｉＮ膜１３０を介して側面２１ｂを覆い、第２部分１４２は、ＴｉＮ膜１３０を介して絶縁膜２０の上面２０ａを覆う。形成されるＮｉ膜１４０の膜厚ｔ２は、例えば、５ｎｍ以上１００ｎｍ以下である。Ｎｉ膜１４０の膜厚ｔ２は、Ｎｉ膜１４０のうちコンタクトホール２１の底面２１ａにおける厚さである。なお、第１部分１４１と第２部分１４２との境界は厳密でなくてもよい。

【0052】

次に、図１９に示されるように、Ｎｉ膜１４０の上にＳｉ膜１５０をスパッタリングにより形成する（ステップＳ２０７）。Ｓｉ膜１５０は、第１部分１４１の上の第３部分１５３と、第２部分１４２の上の第４部分１５４とを備える。形成されるＳｉ膜１５０の膜厚ｔ３は、例えば、５ｎｍ以上１００ｎｍ以下である。Ｓｉ膜１５０の膜厚ｔ３は、Ｓｉ膜１５０のうちコンタクトホール２１の底面２１ａにおける厚さである。本実施形態では、概ね、第３部分１５３は、Ｎｉ膜１４０及びＴｉＮ膜１３０を介してコンタクトホール２１の底面２１ａ及び側面２１ｂを覆い、第４部分１５４は、Ｎｉ膜１４０及びＴｉＮ膜１３０を介して絶縁膜２０の上面２０ａを覆う。なお、第３部分１５３と第４部分１５４との境界は厳密でなくてもよい。

【0053】

次に、図２０に示されるように、Ｓｉ膜１５０の第４部分１５４を除去する（ステップＳ２０８）。具体的には、Ｓｉ膜１５０の第３部分１５３を覆う不図示のレジストパターンを形成し、ケミカルドライエッチングにより、レジストパターンの形成されていない第４部分１５４を除去する。第４部分１５４の除去により、Ｎｉ膜１４０の第２部分１４２がＳｉ膜１５０の第３部分１５３から露出する。その後、レジストパターンは有機溶剤等により除去する。Ｎｉ膜１４０の上にＳｉ膜１５０の第３部分１５３が残る。

【0054】

次に、２００℃以上４００℃以下、例えば、約３５０℃の温度で第１熱処理を行う（ステップＳ２０９）。第１熱処理の温度は、ＮｉとＳｉとは反応するが、ＳｉＣに含まれるＳｉとＮｉとは反応しない温度である。第１熱処理において、Ｎｉ膜１４０の第１部分１４１のＮｉとＳｉ膜１５０の第３部分１５３のＳｉとが反応し、図２１に示されるように、ニッケルシリサイドの反応前駆体層２６１が形成される。このとき、Ｓｉ膜１５０から第４部分１５４が除去されているため、Ｎｉ膜１４０の第２部分１４２はＳｉ膜１５０と反応せず、そのまま残る。

【0055】

Ｎｉ膜１４０のＮｉとＳｉ膜１５０のＳｉとの反応は、Ｎｉ膜１４０とＳｉ膜１５０との界面から進行する。第１熱処理は、Ｎｉ膜１４０のＮｉのすべてがＳｉと反応する前に停止する。このため、反応前駆体層２６１は、コンタクトホール２１の底面２１ａの近傍に、Ｓｉ膜１５０の第３部分１５３のＳｉと反応していない未反応の僅かなＮｉを含む。

【0056】

次に、図２２に示されるように、ウェットエッチングにより、Ｎｉ膜１４０の第２部分１４２を除去する（ステップＳ２１０）。コンタクトホール２１の底面２１ａ及び側面２１ｂに反応前駆体層２６１が残る。反応前駆体層２６１に含まれる未反応のＮｉはウェットエッチングのエッチャントに晒されないため、反応前駆体層２６１中に残存する。

【0057】

次に、８００℃以上１１００℃以下、例えば、約１０００℃の温度で第２熱処理を行う（ステップＳ２１１）。第２熱処理の温度は、第１温度よりも高く、ＳｉＣに含まれるＳｉと、反応前駆体層２６１に含まれるＮｉとが反応する温度である。第２熱処理において、反応前駆体層２６１に含まれる未反応のＮｉが炭化珪素基板１０に含まれるＳｉと反応する。この結果、図２３に示されるように、反応前駆体層２６１から、炭化珪素基板１０の第１主面１０ａとオーミック接触するオーミック領域２６２ａを含む電極層２６２が形成される。オーミック領域２６２ａはオーミック電極として機能し得る。

【0058】

オーミック領域２６２ａには、炭化珪素基板１０に含まれていたＳｉが拡散している。本実施形態では、オーミック領域２６２ａの形成の際に、反応前駆体層２６１に含まれる未反応の僅かなＮｉが、炭化珪素基板１０から拡散してくるＳｉと反応する。このため、炭化珪素基板１０から拡散するＳｉの量は僅かであり、未反応のＣが生成される量は僅かである。従って、電極層２６２の表面にＣが析出することはほとんどない。このため、電極層２６２の上にＡｌ等の配線層を形成しても、配線層の電極層２６２からの剥がれを抑制できる。なお、配線層は、ＴｉＮとＡｌとを順で積層した膜であってもよい。

【0059】

また、本実施形態においても、Ｓｉ膜１５０の第４部分１５４の除去がケミカルドライエッチングにより行われるため、エッチングを安定して実施できる。

【0060】

本実施形態では、Ｎｉ膜１４０の第１部分１４１は、コンタクトホール２１の底面２１ａ及び側面２１ｂに設けられる。このため、コンタクトホール２１内にオーミック領域２６２ａを含む電極層２６２を形成しやすい。

【0061】

Ｓｉ膜１５０の膜厚は、好ましくは、５ｎｍ以上１００ｎｍ以下であり、より好ましくは、１０ｎｍ以上８０ｎｍ以下である。また、Ｎｉ膜１４０の膜厚は、好ましくは、５ｎｍ以上１００ｎｍ以下であり、より好ましくは、１０ｎｍ以上８０ｎｍ以下である。これらは、安定した厚さの反応前駆体層２６１を得るためである。

【0062】

好ましくは、Ｎｉ膜１４０及びＳｉ膜１５０は、コンタクトホール２１の底面２１ａにおいて、Ｓｉ膜１５０に含まれる厚さ方向に積算される単位面積当たりのＳｉ原子の数をＮ_Ｓｉ、Ｎｉ膜１４０に含まれる厚さ方向に積算される単位面積当たりのＮｉ原子の数をＮ_Ｎｉとしたとき、Ｎ_Ｎｉ≧Ｎ_Ｓｉ／２の関係が成り立つような膜厚で形成する。この場合、反応前に、Ｎｉが過剰気味であって、Ｎ_Ｎｉ≧Ｎ_Ｓｉ／２の関係が成り立っており、Ｎｉ_２Ｓｉを主成分とする電極層２６２を良好な反応性で形成しやすい。

【0063】

（炭化珪素半導体装置の構成）
次に、第２実施形態に係る方法により製造される炭化珪素半導体装置の一例について説明する。図２４は、炭化珪素半導体装置の一例を示す断面図である。

【0064】

炭化珪素半導体装置１は、図２４に示されるように、例えば、縦型ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）である。具体的には、炭化珪素半導体装置１は、炭化珪素基板１０と、電極層２６２と、配線層７０と、ゲート絶縁膜２５と、ゲート電極７１とを有し、ゲート電極７１は、層間絶縁膜となる絶縁膜２０に覆われている。炭化珪素基板１０は、第１ｎ型層１１、第２ｎ型層１２、ｐ型ボディ層１３、ｎ型ソース領域１４及びｐ型領域１８を有する。第１ｎ型層１１及びｎ型ソース領域１４は、第２ｎ型層１２よりも高濃度でｎ型不純物元素がドープされている。ｐ型領域１８は、ｐ型ボディ層１３よりも高濃度で不純物元素がドープされている。

【0065】

電極層２６２は、第１実施形態に倣って形成されており、炭化珪素基板１０の第１主面１０ａ上において、ｎ型ソース領域１４にオーミック接触している。電極層２６２の厚さは、例えば、１００ｎｍ以上２００ｎｍ以下程度である。電極層２６２の上及び絶縁膜２０の上面２０ａには、配線層７０が形成されている。

【0066】

ゲート電極７１は、炭化珪素基板１０の第１主面１０ａ上にゲート絶縁膜２５を介して設けられており、ｐ型ボディ層１３の表面側であるチャネル領域１３ａに対向している。また、炭化珪素基板１０の第２主面１０ｂ上にドレイン電極７２が設けられている。

【0067】

炭化珪素半導体装置１では、電極層２６２から配線層７０が剥離しにくい。

【0068】

なお、炭化珪素基板１０のドレイン電極７２に面する側にｐ型コレクタ層を形成することにより、縦型ＭＯＳＦＥＴの代わりに縦型ＩＧＢＴ（insulated gate bipolar transistor）としてもよい。また、炭化珪素基板１０に形成されたトレンチ内にゲート絶縁膜を介してゲート電極が埋め込まれる構造（トレンチゲート構造）であってもよい。

【0069】

〔第３実施形態〕
次に、第３実施形態について説明する。第３実施形態は、主として、Ｎｉ膜１４０の第１部分１４１及び第２部分１４２の各範囲と、Ｓｉ膜１５０の第３部分１５３及び第４部分１５４の各範囲との点で第２実施形態と相違する。図２５～図２７は、第３実施形態に係る炭化珪素半導体装置の製造方法を示す断面図である。

【0070】

第３実施形態では、図２５に示されるように、まず、第２実施形態と同様にして、Ｓｉ膜１５０の形成までの処理を行う。第３実施形態では、概ね、第１部分１４１は、ＴｉＮ膜１３０から離れてコンタクトホール２１の底面２１ａを覆い、第２部分１４２は、底面２１ａの第１部分１４１とＴｉＮ膜１３０との間の部分を覆うとともに、ＴｉＮ膜１３０を介して側面２１ｂ及び絶縁膜２０の上面２０ａを覆う。第３部分１５３は第１部分１４１の上にあり、第４部分１５４は第２部分１４２の上にある。Ｓｉ膜１５０の形成の後、Ｓｉ膜１５０の第３部分１５３を覆うレジストパターン３７１を形成する。

【0071】

次に、第２実施形態と同様に、Ｓｉ膜１５０のケミカルドライエッチングを行う。この結果、図２６に示されるように、レジストパターン３７１が形成されていない第４部分１５４が除去される。その後、レジストパターン３７１は有機溶剤等により除去する。Ｎｉ膜１４０の上にＳｉ膜１５０の第３部分１５３が残る。

【0072】

次に、第２実施形態と同様に、第１熱処理から第２熱処理までの処理（ステップＳ２０９～Ｓ２１１）を行う。この結果、図２７に示されるように、炭化珪素基板１０の第１主面１０ａとオーミック接触する電極層３６２が開口部１３０ａの内側にＴｉＮ膜１３０から離れて形成される。電極層３６２には炭化珪素基板１０に含まれるＳｉが拡散しており、電極層３６２はオーミック電極として機能し得る。

【0073】

第３実施形態によっても第２実施形態と同様の効果が得られる。

【0074】

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

【符号の説明】

【0075】

１ 炭化珪素半導体装置
１０ 炭化珪素基板
１０ａ 第１主面
１０ｂ 第２主面
１１ 第１ｎ型層
１２ 第２ｎ型層
１３ ｐ型ボディ層
１３ａ チャネル領域
１４ ｎ型ソース領域
１８ ｐ型領域
２０ 絶縁膜
２０ａ 上面
２１ コンタクトホール
２１ａ 底面
２１ｂ 側面
２５ ゲート絶縁膜
３０ ＴｉＮ膜
３０ａ 開口部
４０ Ｎｉ膜
４１ 反応前駆体層
４１ａ オーミック電極
７０ 配線層
７１ ゲート電極
７２ ドレイン電極
１３０ ＴｉＮ膜
１３０ａ 開口部
１４０ Ｎｉ膜
１４１ 第１部分
１４２ 第２部分
１５０ Ｓｉ膜
１５３ 第３部分
１５４ 第４部分
１６１ 反応前駆体層
１６２ 電極層
２６１ 反応前駆体層
２６２ 電極層
２６２ａ オーミック領域
３６２ 電極層
３７１ レジストパターン

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】