特許 7647283 発光装置及び計測装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-03-10

(45)【発行日】2025-03-18

(54)【発明の名称】発光装置及び計測装置

(51)【国際特許分類】

   H10H 20/83 20250101AFI20250311BHJP

   H10H 20/813 20250101ALI20250311BHJP

   H10H 20/00 20250101ALI20250311BHJP

   G01S 7/481 20060101ALI20250311BHJP

【ＦＩ】

H10H20/83

H10H20/813

H10H20/00 J

G01S7/481 A

【請求項の数】 2

(21)【出願番号】P 2021071314

(22)【出願日】2021-04-20

(65)【公開番号】P2022165805

(43)【公開日】2022-11-01

【審査請求日】2024-02-26

(73)【特許権者】

【識別番号】000005496

【氏名又は名称】富士フイルムビジネスイノベーション株式会社

(72)【発明者】

【氏名】近藤 崇

(72)【発明者】

【氏名】村田 道昭

(72)【発明者】

【氏名】大野 健一

(72)【発明者】

【氏名】早川 純一朗

(72)【発明者】

【氏名】樋口 貴史

【審査官】百瀬 正之

(56)【参考文献】

【文献】特開２０２０－１２００１８（ＪＰ，Ａ）

【文献】特開２０１２－０８９８８２（ＪＰ，Ａ）

【文献】特開２０１０－１６２８８９（ＪＰ，Ａ）

【文献】特開２０１０－１１１０８５（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１６／０１８２８９１（ＵＳ，Ａ１）

【文献】特開２０１９－２１２７４２（ＪＰ，Ａ）

【文献】特開２０２０－０３５８７９（ＪＰ，Ａ）

【文献】特開平０９－０９９５８３（ＪＰ，Ａ）

【文献】特開２００４－１６５５３５（ＪＰ，Ａ）

【文献】特開平０９－２８３７９４（ＪＰ，Ａ）

【文献】特開２０１９－０５７６５３（ＪＰ，Ａ）

【文献】特開平０８－２１６４４８（ＪＰ，Ａ）

【文献】特開平０１－２３８９６２（ＪＰ，Ａ）

【文献】特開２００１－３０８３８５（ＪＰ，Ａ）

【文献】特開２０１７－１７４９０６（ＪＰ，Ａ）

【文献】特開２０２０－１２６９４７（ＪＰ，Ａ）

【文献】特開２０１５－１５７３９３（ＪＰ，Ａ）

【文献】特開２０１３－１９９０３９（ＪＰ，Ａ）

【文献】特開２０１４－０８６５５８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｓ ５／００－５／５０

Ｈ１０Ｈ ２０／００－２０／８５８

Ｇ０１Ｓ ７／４８ー７／５１

Ｇ０１Ｓ １７／００－１７／９５

(57)【特許請求の範囲】

【請求項1】

基板と、
複数の発光素子からなる発光部と、
前記発光素子の発光状態を制御する信号を出力する転送部と、
前記転送部を駆動する信号を入出力するための電極部と、
を備え、
前記基板は、長辺と短辺とを有する長方形状であり、
前記電極部は、前記転送部を挟んで、前記基板の短辺に沿って配置されており、
前記発光部の面積は、前記転送部の面積よりも大きく、
前記発光部は、それぞれが複数の発光素子を含み、互いに独立駆動可能な複数の発光素子群が二次元状に配列され、
前記複数の発光素子に共通に接続され電流を供給する発光電極部を有し、前記発光電極部は前記基板の前記長辺に亘って形成され、前記電極部と前記発光電極部は長手方向で並んで配置されている、
ことを特徴とする発光装置。

【請求項2】

請求項１に記載の発光装置と、
前記発光装置から光が照射された対象物から、反射光を受光する受光部と、
前記発光装置から光が対象物に照射されてから、前記受光部で受光されるまでの時間に基づいて、前記発光装置から前記対象物までの距離、又は前記対象物の三次元形状を計測する処理部と、を備えた、
ことを特徴とする計測装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、発光装置及び計測装置に関する。

【背景技術】

【0002】

しきい電圧もしくはしきい電流が外部から光によって制御可能な発光素子多数個を、一次元、二次元、もしくは三次元的に配列し、各発光素子から発生する光の少なくとも一部が、各発光素子近傍の他の発光素子に入射するように構成し、各発光素子に、外部から電圧もしくは電流を印加させるクロックラインを接続した発光素子アレイが知られている（特許文献１）。

【0003】

ｐｎｐｎｐｎ６層半導体構造の発光素子を構成し、両端のｐ型第１層とｎ型第６層、および中央のｐ型第３層およびｎ型第４層に電極を設け、ｐｎ層に発光ダイオード機能を担わせ、ｐｎｐｎ４層にサイリスタ機能を担わせた自己走査型発光装置も知られている（特許文献２）。

【先行技術文献】

【特許文献】

【0004】

【文献】特開平０１－２３８９６２号公報

【文献】特開２００１－３０８３８５号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は、電極部を発光装置の長手方向に配置する場合と比較して、発光装置のサイズを小さくすることを目的とする。

【課題を解決するための手段】

【0006】

前記課題を解決するために、請求項１に記載の発光装置は、
基板と、
複数の発光素子からなる発光部と、
前記発光素子の発光状態を制御する信号を出力する転送部と、
前記転送部を駆動する信号を入出力するための電極部と、
を備え、
前記基板は、長辺と短辺とを有する長方形状であり、
前記電極部は、前記転送部を挟んで、前記基板の短辺に沿って配置されており、
前記発光部の面積は、前記転送部の面積よりも大きく、
前記発光部は、それぞれが複数の発光素子を含み、互いに独立駆動可能な複数の発光素子群が二次元状に配列され、
前記複数の発光素子に共通に接続され電流を供給する発光電極部を有し、前記発光電極部は前記基板の前記長辺に亘って形成され、前記電極部と前記発光電極部は長手方向で並んで配置されている、
ことを特徴とする。

【0014】

前記課題を解決するために、請求項２に記載の計測装置は、
請求項１に記載の発光装置と、
前記発光装置から光が照射された対象物から、反射光を受光する受光部と、
前記発光装置から光が対象物に照射されてから、前記光学装置が備える受光部で受光されるまでの時間に基づいて、三次元形状を計測し、前記対象物の三次元形状を計測する処理部と、
を備えた、
ことを特徴とする。

【発明の効果】

【0015】

請求項１に記載の発明によれば、電極部を発光装置の長手方向に配置する場合と比較して、発光装置のサイズを小さくすることができるとともに、発光電極と電極につながる配線を近づけることができる。

【0024】

請求項２に記載の発明によれば、三次元形状を計測できる計測装置が提供される。

【図面の簡単な説明】

【0025】

【図1】本実施形態に係る発光装置の平面レイアウトの一例を示す図である。

【図2】本実施形態に係る発光装置の概略的な等価回路図である。

【図3】変形例１に係る発光装置の平面レイアウトの一例を示す図である。

【図4】変形例２に係る発光装置の平面レイアウトの一例を示す図である．

【図5】本実施形態に係る発光装置の平面レイアウトの一例を転送部を中心として示す図である。

【図6】発光装置の断面構造を示す図である。

【図7】発光装置を用いた計測装置を説明する図である。

【発明を実施するための形態】

【0026】

次に図面を参照しながら、以下に実施形態及び具体例を挙げ、本発明を更に詳細に説明するが、本発明はこれらの実施形態及び具体例に限定されるものではない。
また、以下の図面を使用した説明において、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきであり、理解の容易のために説明に必要な部材以外の図示は適宜省略されている。

【0027】

（１）発光装置の全体構成
図１は本実施形態に係る発光装置１００の平面レイアウトの一例を示す図、図２は本実施形態に係る発光装置１００の概略的な等価回路図である。図２においては、発光装置１００を制御する制御部２００を合わせて示している。
発光装置１００は、図１に示すように、基板１１０と、複数の発光素子からなる発光部１２０と、発光素子の発光を制御する転送部１３０と、発光部１２０と転送部１３０とを相互に接続する共通信号線１５０とを含んで構成される。

【0028】

発光部１２０は、発光素子の一例としてレーザ光を出射するレーザダイオードを複数備える。そして、発光装置１００は、次に説明するように自己走査型発光素子アレイ（ＳＬＥＤ：Self-Scanning Light Emitting Device）として構成されている。本実施形態において、レーザダイオードは、例えば垂直共振器面発光レーザＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）である。以下では、発光素子がＶＣＳＥＬであるとして説明するが、発光ダイオードＬＥＤなどの他の発光デバイスであってもよい。

【0029】

（２）発光装置の等価回路
まず、図２の等価回路を参照しながら、発光装置１００の機能構成を説明する。
発光部１２０は、ＶＣＳＥＬを複数備える。一例として、１５個のＶＣＳＥＬにより１個のＶＣＳＥＬ群が構成されている。図１では、１２個のＶＣＳＥＬ群（ＶＣＳＥＬ群＃１～＃１２）を示し、図２の等価回路図においては、その一部である４個のＶＣＳＥＬ群（ＶＣＳＥＬ群＃１～＃４）を示している。本実施例では、１個のＶＣＳＥＬ群に含まれる１５個のＶＣＳＥＬが隣り合うように構成され、ＶＣＳＥＬ群の領域が分散されないようになっている。
そして、発光装置１００は、ＶＣＳＥＬ群毎に駆動サイリスタＳを備える。ＶＣＳＥＬ群と駆動サイリスタＳとは直列接続されている。そして、駆動サイリスタＳについても、ＶＣＳＥＬ群の番号である「ｉ」を付すこととする。例えば、ＶＣＳＥＬ群＃１の備える駆動サイリスタＳは、駆動サイリスタＳ１である。

【0030】

発光装置１００は、さらに複数の転送サイリスタＴ、複数の結合ダイオードＤ、複数の電源線抵抗Ｒｇ、スタートダイオードＳＤ、電流制限抵抗Ｒ１、Ｒ２を備える。ここでは、複数の転送サイリスタＴをそれぞれ区別する場合、転送サイリスタＴ１、Ｔ２、Ｔ３、…のように、ＶＣＳＥＬ群の番号である「ｉ」を付して区別する。結合ダイオードＤ、電源線抵抗Ｒｇも同様である。後述するように、例えば、転送サイリスタＴ１は、ＶＣＳＥＬ群＃１に対応するように設けられている。図２は、ｉが１～４に対応する部分を示している。発光装置１００における「ｉ」は、予め定められた数であってよい。例えば１２８個、５１２個、１０２４個などであってよい。転送サイリスタＴの数は、ＶＣＳＥＬ群の数と同じであればよい。なお、転送サイリスタＴの数は、ＶＣＳＥＬ群の数を超えてもよいし、少なくてもよい。

【0031】

転送サイリスタＴは、転送サイリスタＴ１、Ｔ２、Ｔ３、…の順に配列され、結合ダイオードＤは、結合ダイオードＤ１、Ｄ２、Ｄ３、…の順に配列されている。なお、結合ダイオードＤ１は、転送サイリスタＴ１と転送サイリスタＴ２との間に設けられている。他の結合ダイオードＤも同様である。また、電源線抵抗Ｒｇも、電源線抵抗Ｒｇ１、Ｒｇ２Ｒｇ３、…の順に配列されている。

【0032】

ＶＣＳＥＬ、結合ダイオードＤは、アノードとカソードとを備える２端子素子である。駆動サイリスタＳ、転送サイリスタＴは、アノード、カソード、ゲートを備える３端子素子である。ここで、転送サイリスタＴのゲートをゲートＧｔ、駆動サイリスタＳのゲートを、ゲートＧｓとする。なお、それぞれを区別する場合には、前述したと同様に「ｉ」を付す。ＶＣＳＥＬで構成される部分を発光部１２０とする。

【0033】

次に、各素子（ＶＣＳＥＬ、駆動サイリスタＳ、転送サイリスタＴなど）の接続関係を説明する。前述したように、ＶＣＳＥＬｉｊと駆動サイリスタＳｉとは直列接続されている。つまり、駆動サイリスタＳｉは、アノードが基準電位Ｖｇａ（接地電位（ＧＮＤ）など）に接続され、カソードがＶＣＳＥＬｉｊのアノードに並列接続されている。ＶＣＳＥＬｉｊのカソードは、ＶＣＳＥＬｉｊを発光又は非発光の状態に制御する点灯信号ΦＩが供給される点灯信号線５６に共通に接続されている。

【0034】

基準電位Ｖｇａは、後述するように、発光装置１００を構成する基板１１０の裏面に設けられたＶｇａ端子（後述する図１、図３参照）を介して供給される。

【0035】

転送サイリスタＴは、アノードが基準電位Ｖｇａに接続されている。奇数番号の転送サイリスタＴ１、Ｔ３、…は、カソードが転送信号線５２に接続されている。転送信号線５２は、電流制限抵抗Ｒ１を介して電極部１４０を構成する電極パッドの一つであるΦ１端子に接続されている。
偶数番号の転送サイリスタＴ２、Ｔ４、…は、カソードが転送信号線５３に接続されている。転送信号線５３は、電流制限抵抗Ｒ２を介して電極部１４０を構成する電極パッドの一つであるΦ２端子に接続されている。

【0036】

結合ダイオードＤは、互いに直列接続されている。つまり、一つの結合ダイオードＤのカソードが隣接する結合ダイオードＤのアノードに接続されている。スタートダイオードＳＤは、アノードが転送信号線５３に接続され、カソードが結合ダイオードＤ１のアノードに接続されている。

【0037】

そして、スタートダイオードＳＤのカソードと結合ダイオードＤ１のアノードとが、転送サイリスタＴ１のゲートＧｔ１に接続されている。結合ダイオードＤ１のカソードと結合ダイオードＤ２のアノードとが、転送サイリスタＴ２のゲートＧｔ２に接続されている。他の結合ダイオードＤについても同様である。

【0038】

転送サイリスタＴのゲートＧｔは、電源線抵抗Ｒｇを介して、電源線５１に接続されている。電源線５１は、電極部１４０を構成する電極パッドの一つであるＶｇｋ端子に接続されている。そして、転送サイリスタＴｉのゲートＧｔｉは、駆動サイリスタＳｉのゲートＧｓｉに接続されている。

【0039】

制御部２００の構成を説明する。制御部２００は、点灯信号ΦＩなどの信号を生成して発光装置１００に供給し、発光装置１００は、電極部１４０を介して供給された信号によって動作する。
制御部２００は、電子回路で構成されている。例えば、制御部２００は、発光装置１００の動作を制御するために構成された集積回路（ＩＣ）であってもよい。制御部２００は、転送信号生成部２１０、点灯信号生成部２２０、電源電位生成部２３０及び基準電位生成部２４０を備える。

【0040】

転送信号生成部２１０は、転送信号Φ１、Φ２を生成し、転送信号Φ１を発光装置１００の転送信号電極の一例としてのΦ１端子に供給し、転送信号Φ２を発光装置１００の転送信号電極の一例としてのΦ２端子に供給する。
点灯信号生成部２２０は、点灯信号ΦＩを生成し、電流制限抵抗ＲＩを介して、発光装置１００の点灯信号電極の一例としてのΦＩ端子に供給する。なお、電流制限抵抗ＲＩは、発光装置１００内に設けられてもよい。また、電流制限抵抗ＲＩが発光装置１００の動作に必要でない場合には、電流制限抵抗ＲＩを設けなくともよい。

【0041】

電源電位生成部２３０は、電源電位Ｖｇｋを生成し、発光装置１００の電源電極の一例としてのＶｇｋ端子に供給する。基準電位生成部５４０は、基準電位Ｖｇａを生成し、発光装置１００の電源電極の一例としてのＶｇａ端子に供給する。電源電位Ｖｇｋは、一例として－３．３Ｖである。基準電位Ｖｇａは、前述したように、一例として接地電位（ＧＮＤ）である。
これら電源電極や転送信号電極からの信号を基に転送部が駆動される。

【0042】

転送信号生成部２１０の生成する転送信号Φ１、Φ２、点灯信号生成部２２０が生成する点灯信号ΦＩについては、後述する。

【0043】

図２に示した発光装置１００では、１個の転送サイリスタＴｉには、１５個のＶＣＳＥＬｉｊ（ｊ＝１～１５）がＶＣＳＥＬ群として、駆動サイリスタＳｉを介して接続されている。
後述するように、転送サイリスタＴｉは、オン状態になることで、転送サイリスタＴｉに接続された駆動サイリスタＳｉをオン状態に移行可能に設定する。また、駆動サイリスタＳｉがオン状態なると、ＶＣＳＥＬｉｊが発光する。なお、転送サイリスタＴｉは、「ｉ」の順にオン状態を転送するように駆動される。つまり、転送サイリスタＴｉにおいて、オン状態が順に伝搬する。これにより、転送サイリスタＴｉは、ＶＣＳＥＬ群を順次発光させている。
ここでは、複数のＶＣＳＥＬ（本実施形態においては１５個）により１個のＶＣＳＥＬ群が構成されている。そして、転送サイリスタＴ毎に、ＶＣＳＥＬ群が接続され、ＶＣＳＥＬ群に含まれる複数のＶＣＳＥＬが並行して発光する。なお、図２に示す例では、各ＶＣＳＥＬ群は、同じ数（ここでは、１５個）のＶＣＳＥＬを備えるが、ＶＣＳＥＬ群間でＶＣＳＥＬの数は異なってもよい。

【0044】

ＶＣＳＥＬは、低次の単一横モード（シングルモード）で発振することがよい。シングルモードでは、ＶＣＳＥＬの発光点（後述する図３の光出射口３１０）から出射する光（出射光）の強度プロファイルが単峰性（強度ピークが１つである特性）となる。一方、高次を含む多重横モード（マルチモード）で発振するＶＣＳＥＬでは、複数峰になるなど、強度プロファイルがいびつになりやすい。また、シングルモードでは、マルチモードに比べて、発光点から出射する光（出射光）の拡がり角が小さい。

【0045】

そして、ＶＣＳＥＬは、発光点の面積が小さいほど単一横モード（シングルモード）で発振しやすい。このため、シングルモードのＶＣＳＥＬは、光出力が小さい。光出力を大きくしようとして、発光点の面積を大きくすると、マルチモードに移行しやすい。そこで、複数のＶＣＳＥＬをＶＣＳＥＬ群とし、ＶＣＳＥＬ群に含まれる複数のＶＣＳＥＬを並行して発光させることで、光出力を大きくしている。

【0046】

（３）発光装置の平面レイアウト
図１に戻って、まず、発光装置１００における転送部１３０と電極部１４０の平面レイアウトについて説明する。発光装置１００の基板１１０は、長辺１１０ａと短辺１１０ｂを有する長方形状であり、図１において、ｘ方向が長辺方向、ｙ方向が短辺方向である。
図１に示すように、発光装置１００は、電極部１４０が、転送部１３０を挟んで、基板１１０の短辺１１０ｂに沿って配置されている。

【0047】

電極部１４０は、制御部２００の転送信号生成部２１０で生成される転送信号Φ１、Φ２の供給を受ける転送信号電極としてのΦ１端子、Φ２端子、電源電位生成部２３０で生成される電源電位Ｖｇｋの供給を受ける電源電極としてのＶｇｋ端子、基準電位生成部５４０で生成される基準電位Ｖｇａの供給を受けるＶｇａ端子からなり、それぞれの端子はボンディングパッドである。

【0048】

発光装置１００の転送部１３０には、電極部１４０のΦ１端子から延びる転送信号線５２、Φ２端子から延びる転送信号線５３、Ｖｇｋ端子から延びる電源線５１、Ｖｇａ端子から延びる基準電位線５４が導電パターンとして形成されている。
転送部１３０においては、転送信号線５２には奇数番号の転送サイリスタＴ１、Ｔ３、・・・のカソードが接続され、転送信号線５３には偶数番号の転送サイリスタＴ２、Ｔ４、・・・のカソードが接続されている。

【0049】

このように、制御部２００と転送部１３０との間で、転送信号Φ１、Φ２を入出力するΦ１端子、Φ２端子、電源電位Ｖｇｋ、基準電位Ｖｇａを入出力するＶｇｋ端子、Ｖｇａ端子は、図１に示すように、転送部１３０に対して、直線状に並んで配置されている。これにより、電極部１４０を基板１１０の長辺方向に配置する場合と比較して、発光装置１００のサイズを小さくすることができる。

【0050】

また、点灯信号生成部２２０で生成される、ＶＣＳＥＬｉｊを発光又は非発光の状態に制御する点灯信号ΦＩの供給を受ける点灯信号電極であるΦＩ端子は、発光部１２０を挟んで基板１１０の長辺１１０ａに沿って配置されている。ΦＩ端子は、図１に示すように、発光部１２０の長手方向に亘って形成され、電極部１４０と基板１１０の長手方向において並んで配置されている。これにより、ΦＩ端子と電極部１４０につながる配線を近づけることができる。

【0051】

発光部１２０は、１５個のＶＣＳＥＬで構成された１２個のＶＣＳＥＬ群（ＶＣＳＥＬ群＃１～＃１２）がｘ方向（第１方向）に４個、ｘ方向と交差（直交）するｙ方向（第２方向）に３個、４×３の二次元状に配列されて構成され、分割照射可能となっている。また、発光部１２０の面積は、転送部１４０の面積よりも大きく、発光装置１００の発光光量が大きくなるようになっている。

【0052】

そして、このように第１方向と第２方向の二次元状に配列されたＶＣＳＥＬ群に転送信号を出力する転送部１３０は、第１方向のＶＣＳＥＬ群に転送信号を出力する第１方向転送部、第２方向のＶＣＳＥＬ群に転送信号を出力する第２方向転送部が一つにまとまって基板１１０の短辺１１０ｂに沿って配置されている。すなわち、転送部１３０は、基板１１０の長辺方向（ｘ方向）にはいずれも配置されていない。これにより、発光装置１００のサイズを小さくすることができる。

【0053】

「変形例１」
図３は変形例１に係る発光装置１００Ａの平面レイアウトの一例を示す図である。
変形例１に係る発光装置１００Ａは、制御部２００と転送部１３０との間で、転送信号Φ１、Φ２を入出力するΦ１端子、Φ２端子、電源電位Ｖｇｋ、基準電位Ｖｇａを入出力するＶｇｋ端子、Ｖｇａ端子は、図３に示すように、転送部１３０に対して、交差（直交）する方向に並んで配置されている。これにより、電極部１４０を基板１１０の長辺方向に配置する場合と比較して、発光装置１００のサイズを小さくすることができる。

【0054】

「変形例２」
図４は変形例２に係る発光装置１００Ｂの平面レイアウトの一例を示す図である。
本実施形態に係る発光装置１００においては、変形例１を含めて、電源電位Ｖｇｋ、基準電位Ｖｇａを入出力するＶｇｋ端子、Ｖｇａ端子がある場合について記載したが、Ｖｇｋ端子、Ｖｇａ端子は省略することも可能であり、その場合、図４に示すように、制御部２００と転送部１３０との間で、転送信号Φ１、Φ２を入出力するΦ１端子、Φ２端子は、転送部１３０を挟んで、それぞれ１つずつ配置されてもよい。これにより、電極部１４０を基板１１０の長辺方向に配置する場合と比較して、発光装置１００のサイズをより小さくすることができる。

【0055】

図５は本実施形態に係る発光装置１００の平面レイアウトの一例を転送部１３０を中心として示す図である。
発光装置１００は、レーザ光を出射することができる半導体材料、例えば、ＧａＡｓ系の化合物半導体で構成される。そして、後述する断面図（後述する図６）に示すように、発光装置１００は、ｐ型のＧａＡｓの基板１１０上に、ＧａＡｓ系の化合物半導体層が複数積層された半導体層積層体がメサエッチングにより素子間分離された複数のアイランドで構成されている。ここでは、図５に示すアイランド３０１～３０６により、発光装置１００の平面レイアウトを説明する。なお、アイランド３０１、３０２、３０３は、ＶＣＳＥＬ群毎に設けられる。よって、アイランド３０１、３０２、３０３を、ＶＣＳＥＬ群ごとに区別する場合には、前述と同様に「ｉ」を付し、アイランド３０１－ｉ、３０２－ｉ、３０３－ｉと表記する場合がある。なお、図５では、ｉが１～１２の部分を示している。また、ＶＣＳＥＬ群におけるＶＣＳＥＬの数を前述と同様に「ｊ」と表記する。ここでは、ｊは１～１５である。このように、発光装置１００は、共通の半導体基板に構成され小型化される。

【0056】

アイランド３０１－ｉには、ＶＣＳＥＬｉｊ、駆動サイリスタＳｉが設けられている。なお、後述する図６に示すように、ＶＣＳＥＬｉｊと駆動サイリスタＳｉとは、積層されている。なお、図５では、ＶＣＳＥＬｉｊと駆動サイリスタＳｉとを、ＶＣＳＥＬｉｊ／Ｓｉと表記する。例えば、「ｉ」が１の場合、ＶＣＳＥＬ１ｊ／Ｓ１と表記する。図５においては、アイランド３０１－１、３０１－４、３０１－１２を図示し、その他のアイランド３０１－ｉは省略している。尚、アイランド３０１－ｉにおいて、１５個のＶＣＳＥＬが配列されている。

【0057】

アイランド３０２－ｉには、転送サイリスタＴｉ及び結合ダイオードＤｉが設けられている。アイランド３０２－ｉは、ｙ方向（短辺方向）に並列するように設けられている。

【0058】

アイランド３０３－ｉには、電源線抵抗Ｒｇｉが設けられている。アイランド３０３－ｉは、ｙ方向（短辺方向）に並列するように設けられている。

【0059】

アイランド３０４には、スタートダイオードＳＤが設けられている。アイランド３０５には電流制限抵抗Ｒ１が、アイランド３０６には電流制限抵抗Ｒ２が設けられている。

【0060】

（４）発光装置の断面構造
次に、これらのアイランド３０１～３０６の接続関係を説明する前に、アイランド３０１、３０２の断面構造を説明する。
図６は、発光装置１００の断面構造を示す図である。なお、図６は、図５におけるＡ－Ａ線での発光装置１００の断面図である。つまり、図６に示す断面図は、紙面において、左側から結合ダイオードＤ１、転送サイリスタＴ１、ＶＣＳＥＬ１１／Ｓ１、ＶＣＳＥＬ１２／Ｓ１を横切る断面であり、アイランド３０１－１とアイランド３０２－１の部分を示している。

【0061】

まず、駆動サイリスタＳとＶＣＳＥＬとが設けられたアイランド３０１－１を説明する。ここでは、駆動サイリスタＳとＶＣＳＥＬとが積層されて構成されている（ＶＣＳＥＬ１１／Ｓ１、ＶＣＳＥＬ１２／Ｓ１）。図６に示すように、ｐ型のＧａＡｓの基板１１０上に、駆動サイリスタＳ１を構成するｐ型のアノード層（以下では、ｐアノード層と表記する。以下同様とする。）１１、ｎ型のゲート層（ｎゲート層）１２、ｐ型のゲート層（ｐゲート層）１３、ｎ型のカソード層（ｎカソード層）１４が積層されている。つまり、駆動サイリスタＳは、ｐアノード層１１をアノード、ｎゲート層１２をｎゲート、ｐゲート層１３をｐゲート、ｎカソード層１４をカソードとして構成されている。

【0062】

次に、ｎカソード層１４上にトンネル接合層１５が積層されている。そして、トンネル接合層１５上に、ＶＣＳＥＬ１１、ＶＣＳＥＬ１２を構成するｐ型のアノード層（ｐアノード層）１６、発光層１７、ｎ型のカソード層（ｎカソード層）１８が積層されている。つまり、ＶＣＳＥＬは、ｐアノード層１６をアノード、発光層１７を発光層、ｎカソード層１８をカソードとして構成されている。
駆動サイリスタＳ１とＶＣＳＥＬ１１、ＶＣＳＥＬ１２とは、トンネル接合層１５を介して直列接続されている。トンネル接合層１５については後述する。

【0063】

ＶＣＳＥＬ１１及びＶＣＳＥＬ１２の部分では、ＶＣＳＥＬの周囲のトンネル接合層１５が露出するように、ｎカソード層１８、発光層１７、ｐアノード層１６がエッチングにより除去されている。ここでは、ＶＣＳＥＬの断面形状が円形になっている。つまり、ＶＣＳＥＬの部分は、円柱状に形成されている。よって、ＶＣＳＥＬの部分をポスト３１１と表記する（図５参照）。

【0064】

駆動サイリスタＳを構成するｐアノード層１１、ｎゲート層１２、ｐゲート層１３、ｎカソード層１４、トンネル接合層１５は、ＶＣＳＥＬ群＃１に属するＶＣＳＥＬ間で連続する。

【0065】

また、アイランド３０１－１では、さらにトンネル接合層１５とｎカソード層１４とを除去してｐゲート層１３を露出させた部分に、ｐゲート層１３などｐ型の半導体層とオーミック接触が形成しやすい金属材料で構成されたｐオーミック電極３３１が、駆動サイリスタＳ１のゲートＧｓ１として設けられている。

【0066】

ＶＣＳＥＬのｎカソード層１８上には、ｎカソード層１８などｎ型の半導体層とオーミック接触が形成しやすい金属材料で構成されたｎオーミック電極３２１が設けられている。なお、ｎオーミック電極３２１は、光出射口３１０を取り囲むように、円形に設けられている（図５参照）。

【0067】

ポスト３１１のｐアノード層１６には、電流狭窄層１６ｂが含まれる。ここでは、一例として、ｐアノード層１６は、下側ｐアノード層１６ａ、電流狭窄層１６ｂ、上側ｐアノード層１６ｃの３層から構成されている。電流狭窄層１６ｂは、ＡｌＡｓのように、Ａｌの組成比が高い材料で構成され、酸化によりＡｌがＡｌ_２Ｏ_３になることにより、電気抵抗が高くなって、電流が流れにくくなる部分（図６中の黒塗りの部分）が形成される層をいう。

【0068】

ポスト３１１は円柱状に設けられているので、露出したｐアノード層１６の側面から電流狭窄層１６ｂの酸化を行うと、円形の断面における周辺部から中心部へと酸化が進む。そして、中心部を酸化させないことで、ＶＣＳＥＬの断面における中心部が電流の流れやすい電流通過領域１６ｄとなり、周辺部が電流の流れにくい電流阻止領域１６ｅとなる。なお、ＶＣＳＥＬは、発光層１７の電流通過領域１６ｄにより電流経路が制限された部分において発光が生じる。この電流通過領域１６ｄに対応するＶＣＳＥＬの表面の領域が発光点であり、光出射口３１０である。

【0069】

電流狭窄層１６ｂを設けるのは、ＶＣＳＥＬを低次の単一横モード（シングルモード）で発振させるためである。つまり、ＶＣＳＥＬが形成されるポスト３１１の断面形状を円形にして周辺部から酸化させることで、光出射口３１０の断面形状を円形とするとともに、面積を小さくしている。
また、ＶＣＳＥＬの周辺部は、メサエッチングに起因した欠陥が多く、非発光再結合が起こりやすい。このため、電流阻止領域１６ｅを設けることで、非発光再結合に消費される電力が抑制される。よって、低消費電力化及び光取り出し効率の向上が図れる。尚、光取り出し効率とは、電力当たりに取り出すことができる光量である。

【0070】

次に、転送サイリスタＴ１と結合ダイオードＤ１とが設けられたアイランド３０２－１を説明する。転送サイリスタＴ１は、駆動サイリスタＳと同様に、ｐアノード層１１、ｎゲート層１２、ｐゲート層１３、ｎカソード層１４で構成される。つまり、転送サイリスタＴ１は、ｐアノード層１１をアノード、ｎゲート層１２をｎゲート、ｐゲート層１３をｐゲート、ｎカソード層１４をカソードとして構成される。ここでは、ｐゲート層１３上にゲート電極（後述するｐオーミック電極３３２）が設けられている。

【0071】

結合ダイオードＤ１は、ｐゲート層１３、ｎカソード層１４で構成されている。つまり、結合ダイオードＤ１は、ｐゲート層１３をアノード、ｎカソード層１４をカソードとして構成されている。

【0072】

アイランド３０２－１では、駆動サイリスタＳとＶＣＳＥＬとが積層された部分におけるｎカソード層１８、発光層１７、ｐアノード層１６及びトンネル接合層１５が除去されている。そして、転送サイリスタＴ１の部分と、結合ダイオードＤ１の部分とにおいて、ｎカソード層１４がポスト３１２と、ポスト３１３として残るように、ｎカソード層１４が除去されている。

【0073】

ポスト３１２のｎカソード層１４上に、ｎオーミック電極３２２が転送サイリスタＴ１のカソード電極として設けられている。同様に、ポスト３１３のｎカソード層１４上に、ｎオーミック電極３２３が結合ダイオードＤ１のカソード電極として設けられている。
ｐゲート層１３上に設けられたｐオーミック電極３３２は、転送サイリスタＴ１のゲートＧｔ１及び結合ダイオードＤ１のアノード電極として機能する。

【0074】

そして、表面を覆うように層間絶縁層２１が設けられている。層間絶縁層２１上には、スルーホールを介して、アイランド３０１－１に設けられたｐオーミック電極３３１（ゲートＧｓ１）とアイランド３０２－１に設けられたｐオーミック電極３３２（ゲートＧｔ１）とを接続する信号線５５が設けられている。また、層間絶縁層２１上には、ｎオーミック電極３２２に接続された転送信号線５２が設けられている。そして、層間絶縁層２１上には、転送信号線５３が設けられている。さらに、層間絶縁層２１上には、スルーホールを介して、ｎオーミック電極３２３に接続された配線５４－２が設けられている。

【0075】

さらに、表面を覆うように層間絶縁層２２が設けられている。そして、層間絶縁層２２上には、層間絶縁層２２及び層間絶縁層２１に設けたスルーホールを介して、アイランド３０１－１に設けられたｎオーミック電極３２１に接続された点灯信号線５６が設けられている。つまり、信号線５５と点灯信号線５６とは、層間絶縁層２２を介した多層配線構造となっている。

【0076】

尚、層間絶縁層２１、２２が、ＶＣＳＥＬの出射光に対して透過性が劣る場合には、光出射口３１０上の層間絶縁層２１、２２の代わりに、ＶＣＳＥＬの出射光に対して透過性に優れる光出射層を設けてもよい。

【0077】

アイランド３０１、３０２、３０３、３０４、３０５、３０６は、周囲の半導体層積層体が基板１１０に至るまでエッチングにより除去されることで、互いに分離されている。尚、ｐアノード層１１に至るまでエッチングされてもよく、ｐアノード層１１の厚さ方向の一部に至るまでエッチングされてもよい。

【0078】

図５に戻って、他のアイランド３０３、３０４、３０５、３０６を説明する。アイランド３０３には、電源線抵抗Ｒｇ１が構成されている。アイランド３０３－１は、半導体層積層体におけるｎカソード層１８、発光層１７、ｐアノード層１６、トンネル接合層１５、ｎカソード層１４が除去されて、ｐゲート層１３を露出させている。露出させたｐゲート層１３上に一対のｐオーミック電極が設けられている。そして、ｐオーミック電極間のｐゲート層１３が抵抗として用いられている。

【0079】

アイランド３０４には、スタートダイオードＳＤが設けられている。アイランド３０４は、半導体層積層体におけるｎカソード層１８、発光層１７、ｐアノード層１６、トンネル接合層１５が除去されている。そして、ｎカソード層１４が残されたポスト３１４を除いて、ｐゲート層１３を露出させている。スタートダイオードＳＤは、ポスト３１４を構成するｎカソード層１４がカソード、ｐゲート層１３がアノードである。そして、ポスト３１４のｎカソード層１４上に設けられたｎオーミック電極がカソード電極、露出させたｐゲート層１３上に設けられたｐオーミック電極がアノード電極である。

【0080】

アイランド３０５には、電流制限抵抗Ｒ１、アイランド３０６には、電流制限抵抗Ｒ２が設けられている。アイランド３０５、３０６は、アイランド３０３と同様の構成であって、露出させたｐゲート層１３上に設けられた１対のｐオーミック電極間のｐゲート層１３をそれぞれ電流制限抵抗Ｒ１、Ｒ２とする。

【0081】

アイランド３０１～３０６及びアイランド間の接続関係を説明する。
前述したように、アイランド３０１－１のポスト３１１に設けられたＶＣＳＥＬのカソードであるｎカソード層１８は、ｎオーミック電極３２１を介して、点灯信号線５６に並列に接続される。他のアイランド３０１も同様である。
アイランド３０２－１のポスト３１２に設けられた転送サイリスタＴ１のカソードであるｎカソード層１８は、ｎオーミック電極３２２を介して、転送信号線５２に接続されている。なお、アイランド３０２－３に設けられた転送サイリスタＴ３も同様である。つまり、奇数番号ｉの転送サイリスタＴｉのカソード（ｎカソード層１８）は、転送信号線５２に接続されている。

【0082】

一方、アイランド３０２－２に設けられた転送サイリスタＴ２のカソード（ｎカソード層１８）は、転送信号線５３に接続されている。つまり、偶数番号ｉの転送サイリスタＴｉのカソード（ｎカソード層１８）は、転送信号線５３に接続されている。

【0083】

そして、アイランド３０１－１のゲートＧｓ１であるｐオーミック電極３３１とアイランド３０２－１のゲートＧｔ１であるｐオーミック電極３３２とは、信号線５５－１で接続されている。アイランド３０２－１のポスト３１３に設けられた結合ダイオードＤ１のカソード（ｎカソード層１８）は、ｎオーミック電極３２３を介して、配線５７－２に接続されている。配線５７－２は、隣接するアイランド３０２－２のｐオーミック電極及びアイランド３０３－２の電源線抵抗Ｒｇ２のｐオーミック電極に接続されている。
尚、信号線５５－１からの信号は複数のＶＣＳＥＬ１１だけでなくＶＣＳＥＬ１２等＃１群のＶＣＳＥＬにも伝わる。信号線５５－１に相当するものが、発光素子群毎に設けられており、信号線５５－１は共通信号線となっている。

【0084】

アイランド３０２－１に設けられたｐオーミック電極３３３（ゲートＧｔ１のｐオーミック電極３３２と同様にｐゲート層１３上に設けられている）と、アイランド３０３－１に設けられた電源線抵抗Ｒｇ１の一方のｐオーミック電極と、アイランド３０４に設けられたスタートダイオードＳＤのカソード電極であるｎオーミック電極とは、配線５７－１により接続されている。

【0085】

また、アイランド３０３－１の電源線抵抗Ｒｇ１の他方のｐオーミック電極は、電源線５１に接続されている。電源線５１は、Ｖｇｋ端子に接続されている。他のアイランド３０３も同様である。

【0086】

転送信号線５２は、アイランド３０５の電流制限抵抗Ｒ１の一方のｐオーミック電極に接続されている。電流制限抵抗Ｒ１の他方のｐオーミック電極は、Φ１端子に接続されている。転送信号線５３は、アイランド３０３のスタートダイオードＳＤのｐオーミック電極に接続されるとともに、アイランド３０６の電流制限抵抗Ｒ２の一方のｐオーミック電極に接続されている。アイランド３０６の電流制限抵抗Ｒ２の他方のｐオーミック電極は、Φ２端子に接続されている。

【0087】

以上においては、アイランド３０１－１、３０２－１、３０３－１を例として説明したが、他のアイランド３０１、３０２、３０３でも同様である。

【0088】

（５）発光装置の動作
（５．１）サイリスタ
次に、駆動サイリスタＳ、転送サイリスタＴの動作について説明する。駆動サイリスタＳと転送サイリスタＴとをまとめてサイリスタと表記する。
サイリスタは、ｐアノード層１１、ｎゲート層１２、ｐゲート層１３、ｎカソード層１４が積層されて構成されている。サイリスタは、前述したように、アノード、カソード、ゲートの３端子を有する半導体素子であって、例えば、ＧａＡｓ、ＧａＡｌＡｓ、ＡｌＡｓなどによるｐ型の半導体層（ｐアノード層１１、ｐゲート層１３）、ｎ型の半導体層（ｎゲート層１２、ｎカソード層１４）を積層して構成されている。つまり、サイリスタは、ｐｎｐｎ構造を成している。ここでは、一例として、ｐ型の半導体層とｎ型の半導体層とで構成されるｐｎ接合の順方向電位（拡散電位）Ｖｄを１．５Ｖとする。

【0089】

一例として、ｐアノード層１１の基準電位Ｖｇａをハイレベルの電位（以下では「Ｈ」と表記する）として０Ｖ、Ｖｇｋ端子（図２参照）に供給される電源電位Ｖｇｋをローレベルの電位（以下では「Ｌ」と表記する。）として－３．３Ｖとする。よって、「Ｈ（０Ｖ）」、「Ｌ（－３．３Ｖ）」と表記することがある。図２に示したように、Ｖｇｋ端子は、電源線抵抗Ｒｇ１を介して、ゲート（サイリスタが転送サイリスタＴ１の場合はゲートＧｔ１）に接続されている。

【0090】

アノードとカソードとの間に電流が流れていないオフ状態のサイリスタは、しきい電圧
より低い電位（絶対値が大きい負の電位）がカソードに印加されるとオン状態に移行（タ
ーンオン）する。ここで、サイリスタのしきい電圧は、ゲートの電位からｐｎ接合の順方
向電位Ｖｄ（１．５Ｖ）を引いた値である。
オン状態になると、サイリスタのゲートは、アノードの電位に近い電位になる。ここでは、アノードは０Ｖであるので、ゲートは０Ｖになるとする。また、オン状態のサイリスタのカソードは、アノードの電位からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた電位に近い電位（絶対値を保持電圧と表記する。）となる。ここでは、アノードは０Ｖであるので、オン状態のサイリスタのカソードは、－１．５Ｖに近い電位（絶対値が１．５Ｖより大きい負の電位）となる。ここでは、保持電圧は、１．５Ｖであるとする。

【0091】

オン状態のサイリスタは、カソードにオン状態を維持するために必要な電位より低い電位（絶対値が大きい負の電位）が継続的に印加され、オン状態を維持しうる電流（維持電流）が供給されると、オン状態を維持する。
一方、オン状態のサイリスタは、カソードがオン状態を維持するために必要な電位（上記の－１．５Ｖに近い電位）より高い電位（絶対値が小さい負の電位、０Ｖ又は正の電位）になると、オフ状態に移行（ターンオフ）する。

【0092】

（５．２）積層された駆動サイリスタとＶＣＳＥＬの動作
次に、積層された駆動サイリスタＳとＶＣＳＥＬの動作を説明する。
ここで、ＶＣＳＥＬは、立ち上がり電圧を１．５Ｖとする。つまり、ＶＣＳＥＬのアノードとカソードとの間に１．５Ｖ以上の電圧が印加されていれば、ＶＣＳＥＬが発光する。点灯信号ΦＩは、０Ｖ（「Ｈ（０Ｖ）」）又は－３．３Ｖ（「Ｌ（－３．３Ｖ）」）であるとする。０Ｖは、ＶＣＳＥＬをオフ状態にする電位、－３．３Ｖは、ＶＣＳＥＬをオフ状態からオン状態にする電位である。

【0093】

ＶＣＳＥＬをオフ状態からオン状態に移行させる場合、点灯信号ΦＩが、「Ｌ（－３．３Ｖ）」に設定される。このとき、駆動サイリスタＳのゲートＧｓに－１．５Ｖが印加されると、駆動サイリスタＳのしきい値は、ゲートＧｓの電位（－１．５Ｖ）からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた、－３Ｖになる。このとき、点灯信号ΦＩは、－３．３Ｖであるので、駆動サイリスタＳがターンオンしてオフ状態からオン状態に移行するとともに、ＶＣＳＥＬもオフ状態からオン状態に移行する。つまり、ＶＣＳＥＬは、レーザ発振して発光する。すると、オン状態の駆動サイリスタＳに印加される電圧（保持電圧Ｖｒ）は１．５Ｖであるので、ＶＣＳＥＬには１．８Ｖが印加される。なお、ＶＣＳＥＬは立ち上がり電圧が１．５Ｖであるので、ＶＣＳＥＬは、発光を継続する。

【0094】

一方、点灯信号ΦＩを０Ｖにすると、駆動サイリスタＳとＶＣＳＥＬとの直列接続の両
端が０Ｖになり、駆動サイリスタＳがオン状態からオフ状態に移行（ターンオフ）するとともに、ＶＣＳＥＬが非発光になる。

【0095】

（６）計測装置
上述した本実施形態に係る発光装置１００は光計測に用いることができる。
図７は、発光装置１００を用いた計測装置１を説明する図である。
計測装置１は、上記した発光装置１００と、光を受光する受光部１０１と、データを処理する処理部１０２とを備える。そして、計測装置１に対向して計測対象物（対象物）１０３が置かれている。なお、図７において、計測対象物１０３は、一例として人であり、図７は、上方から見た図である。

【0096】

発光装置１００は、前述したように二次元状に配置されたＶＣＳＥＬ群を点灯して、実線で示すように発光装置１００を中心として円錐状に広がった光を出射する。

【0097】

受光部１０１は、計測対象物１０３により反射された光を受光するデバイスである。受光部１０１は、破線で示すように受光部１０１に向かう光を受光する。受光部１０１は、二次元方向から光を受光する撮像デバイスであるとよい。

【0098】

処理部１０２は、データを入出力する入出力部を備えたコンピュータとして構成されている。そして、処理部１０２は、光に関する情報を処理して、計測対象物１０３までの距離や計測対象物１０３の３次元形状を算出する。
計測装置１の処理部１０２は、発光装置１００を制御し、発光装置１００から短い期間において光を出射させる。つまり、発光装置１００は、パルス状に光を出射し、処理部１０２は、発光装置１００が光を出射した時刻と、受光部１０１が計測対象物１０３からの反射光を受光した時刻との時間差から、発光装置１００から出射されてから、計測対象物１０３に反射して、受光部１０１に到達するまでの光路長を算出する。発光装置１００及び受光部１０１の位置やこれらの間隔は予め定められている。よって、処理部１０２は、発光装置１００、受光部１０１からの距離又は基準とする点（以下では、基準点と表記する。）から、計測対象物１０３までの距離を計測する。なお、基準点とは、発光装置１００及び受光部１０１から予め定められた位置に設けられた点（ポイント）である。

【0099】

この方法は、光の到達時間を基にした測量法であって、タイムオブフライト（ＴＯＦ）法と呼ばれる。
この方法を、計測対象物１０３上の複数の点（ポイント）に対して行えば、計測対象物１０３の三次元的な形状が計測される。前述したように、発光装置１００からの出射光は、二次元に広がって計測対象物１０３に照射される。そして、計測対象物１０３における発光装置１００との距離が短い部分からの反射光が、いち早く受光部１０１に入射する。上記した二次元画像を取得する撮像デバイスを用いた場合、フレーム画像には、反射光が到達した部分に輝点が記録される。一連の複数のフレーム画像において記録された輝点から、それぞれの輝点に対して、光路長が算出される。そして、発光装置１００、受光部１０１からの距離又は基準点からの距離が算出される。このようにして、計測対象物１０３の三次元形状が算出される。

【0100】

また、別の方法として、ストラクチャードライト法を用いた光測量法にも本実施の形態の発光装置１００を使用することができる。使用する装置は、図９に示した発光装置１００を用いた計測装置１とほぼ同じである。異なる点は、計測対象物１０３に照射する光のパターンは無数の光ドット（ランダムパターン）であり、これを受光部１０１で受光する。
そして処理部１０２は、光に関する情報を処理する。ここで、処理の仕方として、前出の時間差を求めるものではなく、無数の光ドットの位置ずれ量を算出することで計測対象物１０３までの距離や計測対象物１０３の三次元形状を算出する。
従来この方式に用いられる光源は、ランダムに配置された二次元ＶＣＳＥＬアレイ等が使用されるが、照射するランダムパターンは、予め定められた１～４パターン程度である（ストラクチャードライトＦｉｘ方式）。一方、本実施の形態の発光装置１００は、照射させたい光ドットを外部からの信号によって自由に設定できるため、より多くのランダムパターンで光を照射することができる（ストラクチャードライトＰｒｏｇｒａｍｍａｂｌｅ方式）。

【0101】

以上のような、計測装置１は、物品までの距離を算出することに適用させうる。また、物品の形状を算出させて、物品の識別に適用されうる。そして、人の顔の形状を算出させることで、顔認証に適用されうる。さらに、車に積載することにより、前方、後方、側方などにおける障害物の検出に適用されうる。このように、計測装置１は、距離や形状などの算出に広く用いることができる。

【0102】

上記実施形態においては、発光装置１００を計測に用いる例を説明したが、それに限定されない。光伝送用の発光装置として、光伝送路と共に利用してもよく、生体認証用の発光装置として対象物の内部に向け光を発する発光装置としてもよい。

【0103】

上記実施形態においては、ＶＣＳＥＬ群は同じ群の発光素子どうしが隣り合うように構成した。このようにすることで、ＶＣＳＥＬ群の領域が分散されず、共通信号線の簡略化などの構成が容易になる。その場合、同じ共通信号線に接続された発光素子同士を１つの発光群とみなせることから、ＶＣＳＥＬ群の領域が分散され、ＶＣＳＥＬ群の形状が綺麗な区画に分かれていなくてもよいことになる。

【0104】

上記実施形態においては、転送サイリスタＴｉにおいて、オン状態が順に伝播し、これにより、転送サイリスタＴｉは、ＶＣＳＥＬ群を順次点灯させている例を説明したが、転送サイリスタＴｉが更にメモリ部を有し、転送サイリスタＴｉにおいて、オン状態が順に伝播された後、一旦メモリ部で信号を蓄積しておき、複数のＶＣＳＥＬ群に対して同時に信号を送ることで、複数のＶＣＳＥＬ群が一斉に点灯するように構成しても良い。

【符号の説明】

【0105】

１・・・計測装置、１０１・・・受光部、１０２・・・処理部、１０３・・・計測対象物
１００、１００Ａ、１００Ｂ・・・発光装置
１１０・・・基板
１２０・・・発光部
Ｓ・・・駆動サイリスタ、ＶＣＳＥＬ・・・垂直共振器面発光レーザ素子
１３０・・・転送部
Φ１、Φ２・・・転送信号、ΦＩ・・・点灯信号、Ｄ・・・結合ダイオード、ＳＤ・・・スタートダイオード、Ｔ・・・転送サイリスタ、Ｒｇ・・・電源線抵抗、Ｒ１、Ｒ２・・・電流制限抵抗
１４０・・・電極部
Φ１・・・Φ１端子、Φ２・・・Φ２端子、Ｖｇｋ・・・Ｖｇｋ端子、Ｖｇａ・・・Ｖｇａ端子
１５０・・・共通信号線
５１・・・電源線、５２、５３・・転送信号線、５４・・・基準電位線、５６・・・点灯信号線
２００・・・制御部
２１０・・・転送信号生成部、２２０・・・点灯信号生成部、２３０・・・電源電位生成部、２４０・・・基準電位生成部
３０１～３０６・・・アイランド

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】