特許 7648536 駆動回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-03-10

(45)【発行日】2025-03-18

(54)【発明の名称】駆動回路

(51)【国際特許分類】

   H03K 17/687 20060101AFI20250311BHJP

   H03K 17/60 20060101ALI20250311BHJP

【ＦＩ】

H03K17/687 A

H03K17/60 A

H03K17/687 E

【請求項の数】 9

(21)【出願番号】P 2021558997

(86)(22)【出願日】2021-02-26

(86)【国際出願番号】 JP2021007463

(87)【国際公開番号】W WO2022180811

(87)【国際公開日】2022-09-01

【審査請求日】2023-11-14

(73)【特許権者】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(74)【代理人】

【識別番号】100095407

【弁理士】

【氏名又は名称】木村 満

(74)【代理人】

【識別番号】100132883

【弁理士】

【氏名又は名称】森川 泰司

(74)【代理人】

【識別番号】100148149

【弁理士】

【氏名又は名称】渡邉 幸男

(74)【代理人】

【識別番号】100181618

【弁理士】

【氏名又は名称】宮脇 良平

(72)【発明者】

【氏名】大嶋 一則

【審査官】間宮 嘉誉

(56)【参考文献】

【文献】特開２００９－２７６６４０（ＪＰ，Ａ）

【文献】特開２００９－２９２０７７（ＪＰ，Ａ）

【文献】国際公開第２０１６／０４３０２８（ＷＯ，Ａ１）

【文献】特開２０１１－９０８０５（ＪＰ，Ａ）

【文献】特開２００５－２２１６５６（ＪＰ，Ａ）

【文献】特開平９－３１２９７３（ＪＰ，Ａ）

【文献】特開昭５９－９０４２４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｋ １７／６８７

Ｈ０３Ｋ １７／６０

(57)【特許請求の範囲】

【請求項1】

容量性負荷を駆動するための駆動回路であって、
複数のスイッチ素子を備え、前記容量性負荷に相互に極性が異なる第１の電圧と第２の電圧とを交互に印加するブリッジ回路と、
前記容量性負荷の一端に接続された第１の整流素子と、
前記容量性負荷の他端に接続された第２の整流素子と、
前記第１の整流素子と前記第２の整流素子とに接続された蓄電素子と、
前記容量性負荷に印加される電圧が前記第１の電圧から前記第２の電圧に遷移するときに、前記容量性負荷に蓄えられている電荷が前記第１の整流素子を介して前記蓄電素子に移動し、前記容量性負荷に印加される電圧が前記第２の電圧から前記第１の電圧に遷移するときに、前記容量性負荷に蓄えられている電荷が前記第２の整流素子を介して前記蓄電素子に移動するように、前記複数のスイッチ素子を制御する制御回路と、を備える、
駆動回路。

【請求項2】

前記ブリッジ回路は、第１の電源から供給される電力を前記容量性負荷に供給し、
前記蓄電素子は、第２の電源と前記第２の電源から電力の供給を受ける負荷とに対して並列に接続される、
請求項１に記載の駆動回路。

【請求項3】

前記ブリッジ回路を介して前記容量性負荷から前記第１の電源に電流が逆流することを抑制する整流素子を更に備える、
請求項２に記載の駆動回路。

【請求項4】

前記第１の電源の電源電圧は、前記第２の電源の電源電圧よりも高く、
電圧を降圧する降圧回路を更に備え、
前記第１の整流素子と前記第２の整流素子とは、前記降圧回路を介して前記蓄電素子に接続されている、
請求項２又は３に記載の駆動回路。

【請求項5】

前記複数のスイッチ素子は、前記第１の電源の高電位側出力端子と前記容量性負荷の一端との間に接続された第１のスイッチ素子と、前記第１の電源の低電位側出力端子と前記容量性負荷の一端との間に接続された第２のスイッチ素子と、前記第１の電源の高電位側出力端子と前記容量性負荷の他端との間に接続された第３のスイッチ素子と、前記第１の電源の低電位側出力端子と前記容量性負荷の他端との間に接続された第４のスイッチ素子と、を備え、
前記制御回路は、
前記ブリッジ回路の状態を、前記第１のスイッチ素子と前記第４のスイッチ素子とがオンし、前記第２のスイッチ素子と前記第３のスイッチ素子とがオフした第１の状態から、前記第１のスイッチ素子と前記第４のスイッチ素子とがオフし、前記第２のスイッチ素子と前記第３のスイッチ素子とがオンした第２の状態に切り替えるときに、前記第４のスイッチ素子をオフしてから前記第２のスイッチ素子をオンするまでの間に前記第１のスイッチ素子をオフして前記第３のスイッチ素子をオンすることにより、前記容量性負荷に蓄えられている電荷を前記第１の整流素子を介して前記蓄電素子に移動させ、
前記ブリッジ回路の状態を前記第２の状態から前記第１の状態に切り替えるときに、前記第２のスイッチ素子をオフしてから前記第４のスイッチ素子をオンするまでの間に前記第１のスイッチ素子をオンして前記第３のスイッチ素子をオフすることにより、前記容量性負荷に蓄えられている電荷を前記第２の整流素子を介して前記蓄電素子に移動させる、
請求項２から４の何れか１項に記載の駆動回路。

【請求項6】

第３の電源と前記ブリッジ回路との間に接続され、前記第３の電源の電源電圧を第１の電源電圧に変換する第１の電圧変換回路と、
前記第３の電源の電源電圧を第２の電源電圧に変換する第２の電圧変換回路と、を更に備え、
前記ブリッジ回路は、前記第１の電圧変換回路から供給される電力を前記容量性負荷に供給し、
前記蓄電素子は、前記第２の電圧変換回路と前記第２の電圧変換回路から電力の供給を受ける負荷とに対して並列に接続される、
請求項１に記載の駆動回路。

【請求項7】

前記ブリッジ回路を介して前記容量性負荷から前記第１の電圧変換回路に電流が逆流することを抑制する整流素子を更に備える、
請求項６に記載の駆動回路。

【請求項8】

前記第１の電源電圧は、前記第２の電源電圧よりも高く、
電圧を降圧する降圧回路を更に備え、
前記第１の整流素子と前記第２の整流素子とは、前記降圧回路を介して前記蓄電素子に接続されている、
請求項６又は７に記載の駆動回路。

【請求項9】

前記複数のスイッチ素子は、前記第１の電圧変換回路の高電位側出力端子と前記容量性負荷の一端との間に接続された第１のスイッチ素子と、前記第１の電圧変換回路の低電位側出力端子と前記容量性負荷の一端との間に接続された第２のスイッチ素子と、前記第１の電圧変換回路の高電位側出力端子と前記容量性負荷の他端との間に接続された第３のスイッチ素子と、前記第１の電圧変換回路の低電位側出力端子と前記容量性負荷の他端との間に接続された第４のスイッチ素子と、を備え、
前記ブリッジ回路の状態を、前記第１のスイッチ素子と前記第４のスイッチ素子とがオンし、前記第２のスイッチ素子と前記第３のスイッチ素子とがオフした第１の状態から、前記第１のスイッチ素子と前記第４のスイッチ素子とがオフし、前記第２のスイッチ素子と前記第３のスイッチ素子とがオンした第２の状態に切り替えるときに、前記第４のスイッチ素子をオフしてから前記第２のスイッチ素子をオンするまでの間に前記第１のスイッチ素子をオフして前記第３のスイッチ素子をオンすることにより、前記容量性負荷に蓄えられている電荷を前記第１の整流素子を介して前記蓄電素子に移動させ、
前記ブリッジ回路の状態を前記第２の状態から前記第１の状態に切り替えるときに、前記第２のスイッチ素子をオフしてから前記第４のスイッチ素子をオンするまでの間に前記第１のスイッチ素子をオンして前記第３のスイッチ素子をオフすることにより、前記容量性負荷に蓄えられている電荷を前記第２の整流素子を介して前記蓄電素子に移動させる、
請求項６から８の何れか１項に記載の駆動回路。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、駆動回路に関する。

【背景技術】

【0002】

容量性負荷を駆動する駆動回路が知られている。容量性負荷は、例えば、圧電体と圧電体を挟む２枚の電極とを備える圧電素子である。容量性負荷は、例えば、ゲームコントローラ、スマートフォン、圧電ブザー、インクジェットプリンタにおける液体吐出装置等、音又は振動を発する種々の機器に組み込まれて使用される。

【0003】

ところで、発音時の音圧を上げたり、振動時の変位量を大きくしたりするためには、容量性負荷の容量を大きくする必要がある。しかしながら、容量性負荷の容量が大きいと、容量性負荷に蓄積される電気エネルギーも大きく、熱エネルギーに変換される電気エネルギーも大きいため、消費電力が大きい。このため、容量性負荷に蓄積された電気エネルギーを有効利用して、消費電力を低減する技術が望まれている。

【0004】

例えば、特許文献１には、圧電素子の変位による圧力を利用してノズル開口から液滴を吐出する液体吐出ヘッドを有する液体吐出装置が記載されている。この液体吐出装置は、チャージポンプで消費する電力を低減するために、容量性負荷である圧電素子に蓄積された電荷をチャージポンプが有するキャパシタに移送する。

【先行技術文献】

【特許文献】

【0005】

【文献】特許第５０８３５４６号

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、特許文献１に記載された液体吐出装置では、圧電素子に蓄積された電荷が多段階に亘ってチャージポンプが有するキャパシタに移送される。このため、特許文献１に記載された液体吐出装置では、圧電素子に蓄積された電気エネルギーを効率良く利用することができず、容量性負荷の駆動時における消費電力がそれほど低減されない。このため、容量性負荷の駆動時における消費電力を低減する技術が望まれている。

【0007】

本開示は、上記課題に鑑みてなされたものであり、容量性負荷の駆動時における消費電力を低減することを目的とする。

【課題を解決するための手段】

【0008】

上記課題を解決するため、本開示の一実施態様に係る駆動回路は、
容量性負荷を駆動するための駆動回路であって、
複数のスイッチ素子を備え、前記容量性負荷に相互に極性が異なる第１の電圧と第２の電圧とを交互に印加するブリッジ回路と、
前記容量性負荷の一端に接続された第１の整流素子と、
前記容量性負荷の他端に接続された第２の整流素子と、
前記第１の整流素子と前記第２の整流素子とに接続された蓄電素子と、
前記容量性負荷に印加される電圧が前記第１の電圧から前記第２の電圧に遷移するときに、前記容量性負荷に蓄えられている電荷が前記第１の整流素子を介して前記蓄電素子に移動し、前記容量性負荷に印加される電圧が前記第２の電圧から前記第１の電圧に遷移するときに、前記容量性負荷に蓄えられている電荷が前記第２の整流素子を介して前記蓄電素子に移動するように、前記複数のスイッチ素子を制御する制御回路と、を備える。

【発明の効果】

【0009】

上記構成の駆動回路によれば、容量性負荷の駆動時における消費電力を低減することができる。

【図面の簡単な説明】

【0010】

【図1】実施の形態１に係る駆動回路の回路図

【図2】実施の形態１に係るスイッチ切替順序を示す図

【図3】実施の形態１に係る駆動回路の各部の信号の時間変化を示す図であり、（Ａ）はＶＧ１の時間変化を示す図であり、（Ｂ）はＶＧ２の時間変化を示す図であり、（Ｃ）はＶＧ３の時間変化を示す図であり、（Ｄ）はＶＧ４の時間変化を示す図であり、（Ｅ）はＩ１の時間変化を示す図であり、（Ｆ）はＩ２の時間変化を示す図

【図4】Ｔ１における回路状態の説明図

【図5】Ｔ２における回路状態の説明図

【図6】Ｔ３における回路状態の説明図

【図7】Ｔ４における回路状態の説明図

【図8】Ｔ５における回路状態の説明図

【図9】Ｔ６における回路状態の説明図

【図10】Ｔ７における回路状態の説明図

【図11】Ｔ８における回路状態の説明図

【図12】実施の形態２に係る駆動回路の回路図

【図13】実施の形態３に係る第１の電圧変換回路及び第２の電圧変換回路の回路図

【図14】実施の形態４に係るスイッチ切替順序を示す図

【図15】実施の形態４に係る駆動回路の各部の信号の時間変化を示す図であり、（Ａ）はＶＧ１の時間変化を示す図であり、（Ｂ）はＶＧ２の時間変化を示す図であり、（Ｃ）はＶＧ３の時間変化を示す図であり、（Ｄ）はＶＧ４の時間変化を示す図であり、（Ｅ）はＩ１の時間変化を示す図であり、（Ｆ）はＩ２の時間変化を示す図

【図16】実施の形態５に係る駆動回路の回路図

【発明を実施するための形態】

【0011】

以下、本開示に係る技術の実施の形態に係る電力伝送システムを、図面を参照しつつ説明する。なお、以下の実施の形態において、同一の構成部分には同一の符号を付す。また、各図に示した構成要素の大きさの比率及び形状は、実施の際と必ずしも同じではない。

【0012】

（実施の形態１）
まず、図１を参照して、本実施の形態に係る駆動回路１００の構成を説明する。駆動回路１００は、容量性負荷を交流駆動する回路である。つまり、駆動回路１００は、容量性負荷に正負の電圧を交互に印加する回路である。本実施の形態では、容量性負荷は、圧電体と圧電体を挟む２枚の電極とを備える圧電素子である。圧電素子は、例えば、ゲームコントローラ、スマートフォン、圧電ブザー、インクジェットプリンタにおける液体吐出装置等、音又は振動を発する種々の機器に組み込まれて使用される。

【0013】

一般的に、容量性負荷に蓄積された電気エネルギーは、熱エネルギーに変化されて消費される。しかしながら、容量性負荷に蓄積された電気エネルギーは、熱エネルギーとして消費されるよりも、電気エネルギーとして有効に利用されることが望ましい。そこで、本実施の形態に係る駆動回路１００は、容量性負荷に蓄積された電気エネルギーを蓄電素子に蓄えて利用することにより、駆動回路１００全体としての消費電力を低減する。

【0014】

図１に示すように、駆動回路１００は、電源１０と、電源２０と、負荷２３と、ブリッジ回路３０と、ダイオード４１と、ダイオード４２と、キャパシタ５０と、制御回路６０と、ダイオード７１と、ダイオード７２とを備える。駆動回路１００の駆動対象であるキャパシタ２００は、容量性負荷である圧電素子のキャパシタンスに対応する。

【0015】

電源１０は、直流電力を供給する電源である。電源１０は、圧電素子を駆動するための電力を供給する。電源１０の電源電圧であるＶ１は、比較的高い電圧である。本実施の形態では、Ｖ１は１５Ｖである。電源１０は、高電位側出力端子１１と低電位側出力端子１２とを備える。高電位側出力端子１１は、低電位側出力端子１２よりも高い電位に設定される出力端子である。高電位側出力端子１１と低電位側出力端子１２との間には、Ｖ１が印加される。本実施の形態では、高電位側出力端子１１はＶ１に設定され、低電位側出力端子１２は接地されて０Ｖに設定される。電源１０は、第１の電源の一例である。

【0016】

電源２０は、電源１０とは別に設けられた電源であり、直流電力を供給する電源である。電源２０は、負荷２３を駆動するための電力を供給する。電源２０の電源電圧であるＶ２は、Ｖ１と同じ電圧であってもよいし、Ｖ１とは異なる電圧であってもよい。本実施の形態では、Ｖ２は、Ｖ１と同じ電圧であり、１５Ｖである。電源２０は、高電位側出力端子２１と低電位側出力端子２２とを備える。高電位側出力端子２１は、低電位側出力端子２２よりも高い電位に設定される出力端子である。高電位側出力端子２１と低電位側出力端子２２との間には、Ｖ２が印加される。本実施の形態では、高電位側出力端子２１はＶ２に設定され、低電位側出力端子２２は接地されて０Ｖに設定される。電源２０は、第２の電源の一例である。

【0017】

負荷２３は、電源２０から電力の供給を受ける負荷であり、図１においてキャパシタ２００として示される圧電素子以外の負荷である。なお、負荷２３は、他の圧電素子であってもよいし、制御回路６０であってもよい。他の圧電素子は、駆動回路１００が複数の圧電素子を駆動する場合において、複数の圧電素子のうち図１においてキャパシタ２００として示される圧電素子以外の圧電素子である。

【0018】

ブリッジ回路３０は、電源１０から供給される電力をキャパシタ２００に供給する。ブリッジ回路３０は、スイッチ素子３１とスイッチ素子３２とスイッチ素子３３とスイッチ素子３４とを備え、容量性負荷であるキャパシタ２００に相互に極性が異なる第１の電圧と第２の電圧とを交互に印加する回路である。ブリッジ回路３０は、制御回路６０により制御される。本実施の形態では、スイッチ素子３１とスイッチ素子３２とスイッチ素子３３とスイッチ素子３４とは、Ｎ（Negative）チャネル型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。スイッチ素子３１とスイッチ素子３２とスイッチ素子３３とスイッチ素子３４とは、制御回路６０から供給されるゲート駆動信号により制御される。

【0019】

スイッチ素子３１は、電源１０の高電位側出力端子１１とキャパシタ２００の一端との間に接続される。スイッチ素子３２は、電源１０の低電位側出力端子１２とキャパシタ２００の一端との間に接続される。スイッチ素子３３は、電源１０の高電位側出力端子１１とキャパシタ２００の他端との間に接続される。スイッチ素子３４は、電源１０の低電位側出力端子１２とキャパシタ２００の他端との間に接続される。

【0020】

スイッチ素子３１は、スイッチ素子３１のソースからスイッチ素子３１のドレインに向けて電流を流す寄生ダイオード３５を備える。スイッチ素子３２は、スイッチ素子３２のソースからスイッチ素子３２のドレインに向けて電流を流す寄生ダイオード３６を備える。スイッチ素子３３は、スイッチ素子３３のソースからスイッチ素子３３のドレインに向けて電流を流す寄生ダイオード３７を備える。スイッチ素子３４は、スイッチ素子３４のソースからスイッチ素子３４のドレインに向けて電流を流す寄生ダイオード３８を備える。スイッチ素子３１は、第１のスイッチ素子の一例である。スイッチ素子３２は、第２のスイッチ素子の一例である。スイッチ素子３３は、第３のスイッチ素子の一例である。スイッチ素子３４は、第４のスイッチ素子の一例である。

【0021】

ダイオード４１は、容量性負荷であるキャパシタ２００の一端に接続される整流素子である。ダイオード４２は、容量性負荷であるキャパシタ２００の他端に接続される整流素子である。ダイオード４１とダイオード４２とは、キャパシタ２００に蓄積された電荷を、蓄電素子であるキャパシタ５０に供給する役割を担う。ダイオード４１は、第１の整流素子の一例である。ダイオード４２は、第２の整流素子の一例である。

【0022】

キャパシタ５０は、ダイオード４１とダイオード４２とに接続された蓄電素子である。キャパシタ５０は、電源２０から見て負荷２３と並列に接続される。キャパシタ５０は、容量性負荷であるキャパシタ２００から供給された電荷を一時的に蓄積し、蓄積した電荷を負荷２３に供給する役割を担う。キャパシタ５０が負荷２３に電荷を供給する間、電源２０が負荷２３に供給する電荷は少なくて済み、電源２０の消費電力が低減される。キャパシタ５０の静電容量は、キャパシタ２００の静電容量以上であることが好適である。本実施の形態では、キャパシタ５０の静電容量は、キャパシタ２００の静電容量の１０倍である。この場合、キャパシタ２００から供給された電荷でキャパシタ５０が充電されるときに、キャパシタ５０の両端間の電圧が過度に上昇することが抑制される。キャパシタ５０は、蓄電素子の一例である。

【0023】

制御回路６０は、キャパシタ２００に第１の電圧と第２の電圧とが印加されるようにブリッジ回路３０を制御する。制御回路６０は、スイッチ素子３１とスイッチ素子３２とスイッチ素子３３とスイッチ素子３４とのそれぞれにゲート駆動信号を供給することにより、ブリッジ回路３０を制御する。第１の電圧は、Ｖ１よりも少し低い電圧である。第２の電圧は、第１の電圧と同程度の大きさの電圧であり、第１の電圧とは逆の極性の電圧である。本実施の形態では、第１の電圧は正の電圧であり、第２の電圧は負の電圧である。

【0024】

なお、本実施の形態では、キャパシタ２００の他端の電位よりもキャパシタ２００の一端の電位の方が高くなるようにキャパシタ２００に電圧を印加することを、キャパシタ２００に正の電圧を印加するという。また、キャパシタ２００の他端の電位よりもキャパシタ２００の一端の電位の方が低くなるようにキャパシタ２００に電圧を印加することを、キャパシタ２００に負の電圧を印加するという。また、キャパシタ２００に正の電圧を印加することを、キャパシタ２００を正の方向に駆動するといい、キャパシタ２００に負の電圧を印加することを、キャパシタ２００を負の方向に駆動するという。

【0025】

ここで、ブリッジ回路３０が第１の状態であるときにキャパシタ２００に第１の電圧が印加され、ブリッジ回路３０が第２の状態であるときにキャパシタ２００に第２の電圧が印加される。第１の状態は、スイッチ素子３１とスイッチ素子３４とのペアである第１のペアがＯＮし、スイッチ素子３２とスイッチ素子３３とのペアである第２のペアがＯＦＦしている状態である。第２の状態は、第１のペアがＯＦＦし、第２のペアがＯＮしている状態である。なお、ドレインとソースとが導通していることをＯＮ、ドレインとソースとが導通していないことをＯＦＦという。

【0026】

一般的なブリッジ回路３０の制御では、第１のペアと第２のペアとが交互にＯＮ／ＯＦＦを繰り返すように、各スイッチ素子が交流駆動される。なお、一般的なブリッジ回路３０の制御は、キャパシタ２００に蓄積された電気エネルギーが利用されず、熱エネルギーとして消費される制御である。容量性負荷が圧電ブザーの場合、ゲート駆動信号の周波数を調整することにより、出力される音の音階が調整される。例えば、ＰＦＭ（Pulse Frequency Modulation）変調された信号がゲート駆動信号として使用されると、様々な楽曲が再現可能である。ＰＦＭ変調のゲート駆動信号がＨレベルであるときにスイッチ素子がＯＮし、ＰＦＭ変調のゲート駆動信号がＬレベルであるときにスイッチ素子がＯＦＦする。

【0027】

本実施の形態では、スイッチ素子は、Ｎチャネル型ＭＯＳＦＥＴである。従って、ゲート電圧がソース電圧よりもゲート閾値電圧以上高いときにスイッチ素子がＯＮする。例えば、制御回路６０は、スイッチ素子３１をＯＮする場合、スイッチ素子３１のゲートに、スイッチ素子３１のソース電圧よりもゲート閾値電圧以上高い電圧（例えば、Ｖ１）のゲート駆動信号を供給する。また、制御回路６０は、スイッチ素子３２をＯＮする場合、スイッチ素子３２のゲートに、スイッチ素子３２のソース電圧である０Ｖよりもゲート閾値電圧以上高い電圧（例えば、３Ｖ）のゲート駆動信号を供給する。

【0028】

ここで、ブリッジ回路３０が第１の状態と第２の状態とを繰り返すように制御されると、キャパシタ２００に蓄積された電気エネルギーが利用されずに熱エネルギーとして消費される。そこで、本実施の形態では、制御回路６０は、キャパシタ２００に蓄積された電荷をキャパシタ５０に移動させて利用するために、第１の状態と第２の状態との間に中間の状態を持たせる。

【0029】

具体的には、制御回路６０は、キャパシタ２００に印加される電圧が第１の電圧から第２の電圧に遷移するときに、キャパシタ２００に蓄えられている電荷がダイオード４１を介してキャパシタ５０に移動し、キャパシタ２００に印加される電圧が第２の電圧から第１の電圧に遷移するときに、キャパシタ２００に蓄えられている電荷がダイオード４２を介してキャパシタ５０に移動するように、スイッチ素子３１とスイッチ素子３２とスイッチ素子３３とスイッチ素子３４とを制御する。

【0030】

ダイオード７１とダイオード７２とは、ブリッジ回路３０を介してキャパシタ２００から電源１０に電流が逆流することを抑制する整流素子である。ダイオード７１は、スイッチ素子３１を介してキャパシタ２００から電源１０に電荷が流れることを抑制する。ダイオード７２は、スイッチ素子３３を介してキャパシタ２００から電源１０に電荷が流れることを抑制する。ダイオード７１とダイオード７２とは、整流素子の一例である。

【0031】

次に、図２と図３とを参照して、制御回路６０による各スイッチ素子の切替順序について説明する。図２に、本実施の形態に係るスイッチ切替順序を示す。図２に示すように、本実施の形態では、Ｔ１の期間とＴ２の期間とＴ３の期間とＴ４の期間とＴ５の期間とＴ６の期間とＴ７の期間とＴ８の期間とが順に繰り返して到来するように、各スイッチ素子の状態が切り替えられる。

【0032】

Ｔ１の期間は、スイッチ素子３１とスイッチ素子３４とがＯＮし、スイッチ素子３２とスイッチ素子３３とがＯＦＦしている期間である。Ｔ２の期間は、スイッチ素子３１がＯＮし、スイッチ素子３２とスイッチ素子３３とスイッチ素子３４とがＯＦＦしている期間である。Ｔ３の期間は、スイッチ素子３１とスイッチ素子３３とがＯＮし、スイッチ素子３２とスイッチ素子３４とがＯＦＦしている期間である。Ｔ４の期間は、スイッチ素子３３がＯＮし、スイッチ素子３１とスイッチ素子３２とスイッチ素子３４とがＯＦＦしている期間である。

【0033】

Ｔ５の期間は、スイッチ素子３２とスイッチ素子３３とがＯＮし、スイッチ素子３１とスイッチ素子３４とがＯＦＦしている期間である。Ｔ６の期間は、スイッチ素子３３がＯＮし、スイッチ素子３１とスイッチ素子３２とスイッチ素子３４とがＯＦＦしている期間である。Ｔ７の期間は、スイッチ素子３１とスイッチ素子３３とがＯＮし、スイッチ素子３２とスイッチ素子３４とがＯＦＦしている期間である。Ｔ８の期間は、スイッチ素子３１がＯＮし、スイッチ素子３２とスイッチ素子３３とスイッチ素子３４とがＯＦＦしている期間である。

【0034】

図３に、本実施の形態に係る駆動回路１００の各部の信号の時間変化を示すタイミングチャートを示す。図３（Ａ）に、スイッチ素子３１のゲート電圧であるＶＧ１の時間変化を示す電圧波形を示す。図３（Ｂ）に、スイッチ素子３２のゲート電圧であるＶＧ２の時間変化を示す電圧波形を示す。図３（Ｃ）に、スイッチ素子３３のゲート電圧であるＶＧ３の時間変化を示す電圧波形を示す。図３（Ｄ）に、スイッチ素子３４のゲート電圧であるＶＧ４の時間変化を示す電圧波形を示す。図３（Ｅ）に、キャパシタ２００からキャパシタ５０に流れる電流であるＩ１の時間変化を示す電流波形を示す。図３（Ｆ）に、電源２０が出力する電流であるＩ２の時間変化を示す電流波形を示す。

【0035】

ｔ１以前の期間がＴ１である。ｔ１からｔ２までの期間がＴ２である。ｔ２からｔ３までの期間がＴ３である。ｔ３からｔ４までの期間がＴ４である。ｔ４からｔ５までの期間がＴ５である。ｔ５からｔ６までの期間がＴ６である。ｔ６からｔ７までの期間がＴ７である。ｔ７からｔ８までの期間がＴ８である。ｔ８からｔ９までの期間がＴ１である。ｔ９からｔ１０までの期間がＴ２である。ｔ１０からｔ１１までの期間がＴ３である。ｔ１１からｔ１２までの期間がＴ４である。ｔ１２以降の期間がＴ５である。

【0036】

制御回路６０は、ｔ１までは、スイッチ素子３１がＯＮするゲート駆動信号をスイッチ素子３１のゲートに供給し、スイッチ素子３２がＯＦＦするゲート駆動信号をスイッチ素子３２のゲートに供給し、スイッチ素子３３がＯＦＦするゲート駆動信号をスイッチ素子３３のゲートに供給し、スイッチ素子３４がＯＮするゲート駆動信号をスイッチ素子３４のゲートに供給する。Ｖ１１はスイッチ素子３１がＯＮするゲート電圧であり、Ｖ１２はスイッチ素子３１がＯＦＦするゲート電圧である。Ｖ２１はスイッチ素子３２がＯＮするゲート電圧であり、Ｖ２２はスイッチ素子３２がＯＦＦするゲート電圧である。Ｖ３１はスイッチ素子３３がＯＮするゲート電圧であり、Ｖ３２はスイッチ素子３３がＯＦＦするゲート電圧である。Ｖ４１はスイッチ素子３４がＯＮするゲート電圧であり、Ｖ４２はスイッチ素子３４がＯＦＦするゲート電圧である。例えば、Ｖ１１とＶ３１とはＶ１であり、Ｖ２１とＶ４１とは３Ｖであり、Ｖ１２とＶ２２とＶ３２とＶ４２とは０Ｖである。

【0037】

まず、制御回路６０は、ｔ１において、スイッチ素子３４がＯＦＦするゲート駆動信号をスイッチ素子３４のゲートに供給する。次に、制御回路６０は、ｔ２において、スイッチ素子３３がＯＮするゲート駆動信号をスイッチ素子３３のゲートに供給する。ｔ２において、キャパシタ２００に蓄積されていた電荷がキャパシタ５０に移動し、Ｉ１が急激に増加する。また、ｔ２以降、キャパシタ５０から負荷２３に電荷が供給されることで、電源２０から負荷２３供給される電荷が減少し、Ｉ２が減少する。

【0038】

制御回路６０は、ｔ３において、スイッチ素子３１がＯＦＦするゲート駆動信号をスイッチ素子３１のゲートに供給する。制御回路６０は、ｔ４において、スイッチ素子３２がＯＮするゲート駆動信号をスイッチ素子３２のゲートに供給する。ｔ４以降、キャパシタ２００からキャパシタ５０への電荷の移動がなくなり、Ｉ１がほぼ０になる。また、ｔ４以降、キャパシタ５０から負荷２３に供給される電荷が減少するため、電源２０から負荷２３供給される電荷が増加し、Ｉ２が増加する。

【0039】

制御回路６０は、ｔ５において、スイッチ素子３２がＯＦＦするゲート駆動信号をスイッチ素子３２のゲートに供給する。次に、制御回路６０は、ｔ６において、スイッチ素子３１がＯＮするゲート駆動信号をスイッチ素子３１のゲートに供給する。ｔ６において、キャパシタ２００に蓄積されていた電荷がキャパシタ５０に移動し、Ｉ１が急激に増加する。また、ｔ６以降、キャパシタ５０から負荷２３に電荷が供給されることで、電源２０から負荷２３供給される電荷が減少し、Ｉ２が減少する。

【0040】

制御回路６０は、ｔ７において、スイッチ素子３３がＯＦＦするゲート駆動信号をスイッチ素子３３のゲートに供給する。制御回路６０は、ｔ８において、スイッチ素子３４がＯＮするゲート駆動信号をスイッチ素子３４のゲートに供給する。ｔ８以降、キャパシタ２００からキャパシタ５０への電荷の移動がなくなり、Ｉ１がほぼ０になる。また、ｔ８以降、キャパシタ５０から負荷２３に供給される電荷が減少するため、電源２０から負荷２３供給される電荷が増加し、Ｉ２が増加する。以後、制御回路６０は、ｔ１からｔ８までにおいて実行したスイッチ制御を繰り返す。

【0041】

このように、制御回路６０は、ブリッジ回路３０の状態を第１の状態から第２の状態に切り替えるときに、スイッチ素子３４をＯＦＦしてからスイッチ素子３２をＯＮするまでの間にスイッチ素子３１をＯＦＦしてスイッチ素子３３をＯＮすることにより、キャパシタ２００に蓄えられている電荷を、ダイオード４１を介してキャパシタ５０に移動させる。また、制御回路６０は、ブリッジ回路３０の状態を第２の状態から第１の状態に切り替えるときに、スイッチ素子３２をＯＦＦしてからスイッチ素子３４をＯＮするまでの間にスイッチ素子３１をＯＮしてスイッチ素子３３をＯＦＦすることにより、キャパシタ２００に蓄えられている電荷を、ダイオード４２を介してキャパシタ５０に移動させる。

【0042】

次に、図４から図１１を参照して、駆動回路１００の動作について詳細に説明する。

【0043】

まず、図４を参照して、Ｔ１の期間における駆動回路１００の動作状態について説明する。Ｔ１の期間では、制御回路６０は、スイッチ素子３１とスイッチ素子３４とをＯＮし、スイッチ素子３２とスイッチ素子３３とをＯＦＦしている。Ｔ１の期間では、スイッチ素子３１を介して電源１０の高電位側出力端子１１からキャパシタ２００の一端に電荷が流れ、スイッチ素子３４を介してキャパシタ２００の他端から電源１０の低電位側出力端子１２に電荷が流れる。つまり、Ｔ１の期間では、キャパシタ２００は正の方向に駆動される。

【0044】

なお、キャパシタ２００の他端と電源２０の高電位側出力端子２１との間には、逆流防止用のダイオード４２が接続されている。ダイオード４２が存在するため、スイッチ素子３４がＯＮしていても、電源２０の高電位側出力端子２１からスイッチ素子３４を経由して電源１０の低電位側出力端子１２に電流が流れることが抑制される。つまり、ダイオード４２により短絡が抑制される。なお、Ｔ１よりも前の期間において、キャパシタ５０が十分に充電されておらず、キャパシタ５０の両端間の電圧がＶ１に満たない場合がある。この場合、Ｔ１の期間において、電源１０からダイオード７１とスイッチ素子３１とダイオード４１とを介してキャパシタ５０に電流が流れ、キャパシタ５０の両端間の電圧がほぼＶ１になるようにキャパシタ５０が充電される。

【0045】

次に、図５を参照して、Ｔ２の期間における駆動回路１００の動作状態について説明する。Ｔ２の期間では、制御回路６０は、スイッチ素子３１をＯＮし、スイッチ素子３２とスイッチ素子３３とスイッチ素子３４とをＯＦＦしている。Ｔ２の期間は、スイッチ素子３４がＯＮからＯＦＦに切り替えられた直後の期間であり、キャパシタ２００の正の方向への駆動が終了した直後の期間である。Ｔ２の期間では、キャパシタ２００は電荷を蓄えた状態を維持し、キャパシタ２００の両端間の電圧はほぼＶ１に維持される。

【0046】

次に、図６を参照して、Ｔ３の期間における駆動回路１００の動作状態について説明する。Ｔ３の期間では、制御回路６０は、スイッチ素子３１とスイッチ素子３３とをＯＮし、スイッチ素子３２とスイッチ素子３４とをＯＦＦしている。Ｔ３の期間は、スイッチ素子３３がＯＮした直後の期間である。従って、Ｔ３の期間では、電源１０からダイオード７２とスイッチ素子３３とを介してキャパシタ２００の他端に電流が流れる。このため、キャパシタ２００の他端の電位は、ほぼ０ＶからＶ１－Ｖｆ２の電位まで上昇する。Ｖｆ２は、ダイオード７２の順方向電圧である。

【0047】

この時、キャパシタ２００の他端の電位の上昇に伴ってキャパシタ２００の一端の電位も上昇する。このため、ダイオード４１が導通してキャパシタ２００の一端からキャパシタ５０に電荷が放電される。なお、キャパシタ２００の一端と電源１０の高電位側出力端子１１とを結ぶ経路上には逆流防止用のダイオード７１が存在するため、キャパシタ２００の一端から電源１０には電荷は流れない。

【0048】

次に、図７を参照して、Ｔ４の期間における駆動回路１００の動作状態について説明する。Ｔ４の期間では、制御回路６０は、スイッチ素子３３をＯＮし、スイッチ素子３１とスイッチ素子３２とスイッチ素子３４とをＯＦＦしている。Ｔ４の期間では、Ｔ３の期間と同様に、キャパシタ２００に蓄えられた電荷がダイオード４１を介してキャパシタ５０に放電される、なお、Ｔ３の期間において、放電が完了している場合、Ｔ４の期間では、放電されない。

【0049】

Ｔ３の期間とＴ４の期間との和の時間は、キャパシタ２００に蓄えられた電荷をキャパシタ５０に放電するのに要する時間である放電時間に調整されることが好適である。ここで、Ｔ２の期間は極めて短い期間であってもよい。このため、本実施の形態では、キャパシタ５０に蓄電しない一般的な制御と比較して、第１の状態から第２の状態への切替に要する時間は、この放電時間分増加するだけである。この放電時間は、例えば、ダイオード４１、ダイオード７２及びスイッチ素子３３の導通速度と、電荷が流れる経路における、電源１０、キャパシタ５０及びキャパシタ２００の過渡応答特性とに応じて決定される。

【0050】

次に、図８を参照して、Ｔ５の期間における駆動回路１００の動作状態について説明する。Ｔ５の期間では、制御回路６０は、スイッチ素子３２とスイッチ素子３３とをＯＮし、スイッチ素子３１とスイッチ素子３４とをＯＦＦしている。Ｔ５の期間では、スイッチ素子３３を介して電源１０の高電位側出力端子１１からキャパシタ２００の他端に電荷が流れ、スイッチ素子３２を介してキャパシタ２００の一端から電源１０の低電位側出力端子１２に電荷が流れる。つまり、Ｔ５の期間では、キャパシタ２００は負の方向に駆動される。

【0051】

なお、キャパシタ２００の一端と電源２０の高電位側出力端子２１との間には、逆流防止用のダイオード４１が接続されている。ダイオード４１が存在するため、スイッチ素子３２がＯＮしていても、電源２０の高電位側出力端子２１からスイッチ素子３２を経由して電源１０の低電位側出力端子１２に電流が流れることが抑制される。つまり、ダイオード４１により短絡が抑制される。なお、Ｔ５よりも前の期間において、キャパシタ５０が十分に充電されておらず、キャパシタ５０の両端間の電圧がＶ１に満たない場合がある。この場合、Ｔ５の期間において、電源１０からダイオード７２とスイッチ素子３３とダイオード４２とを介してキャパシタ５０に電流が流れ、キャパシタ５０の両端間の電圧がほぼＶ１になるようにキャパシタ５０が充電される。

【0052】

次に、図９を参照して、Ｔ６の期間における駆動回路１００の動作状態について説明する。Ｔ６の期間では、制御回路６０は、スイッチ素子３３をＯＮし、スイッチ素子３１とスイッチ素子３２とスイッチ素子３４とをＯＦＦしている。Ｔ６の期間は、スイッチ素子３２がＯＮからＯＦＦに切り替えられた直後の期間であり、キャパシタ２００の負の方向への駆動が終了した直後の期間である。Ｔ６の期間では、キャパシタ２００は電荷を蓄えた状態を維持し、キャパシタ２００の両端間の電圧はほぼＶ１に維持される。

【0053】

次に、図１０を参照して、Ｔ７の期間における駆動回路１００の動作状態について説明する。Ｔ７の期間では、制御回路６０は、スイッチ素子３１とスイッチ素子３３とをＯＮし、スイッチ素子３２とスイッチ素子３４とをＯＦＦしている。Ｔ７の期間は、スイッチ素子３１がＯＮした直後の期間である。従って、Ｔ７の期間では、電源１０からダイオード７１とスイッチ素子３１とを介してキャパシタ２００の一端に電流が流れる。このため、キャパシタ２００の一端の電位は、ほぼ０ＶからＶ１－Ｖｆ２の電位まで上昇する。

【0054】

この時、キャパシタ２００の一端の電位の上昇に伴ってキャパシタ２００の他端の電位も上昇する。このため、ダイオード４２が導通してキャパシタ２００の他端からキャパシタ５０に電荷が放電される。なお、キャパシタ２００の他端と電源１０の高電位側出力端子１１とを結ぶ経路上には逆流防止用のダイオード７２が存在するため、キャパシタ２００の他端から電源１０には電荷は流れない。

【0055】

次に、図１１を参照して、Ｔ８の期間における駆動回路１００の動作状態について説明する。Ｔ８の期間では、制御回路６０は、スイッチ素子３１をＯＮし、スイッチ素子３２とスイッチ素子３３とスイッチ素子３４とをＯＦＦしている。Ｔ８の期間では、Ｔ７の期間と同様に、キャパシタ２００に蓄えられた電荷がダイオード４２を介してキャパシタ５０に放電される、なお、Ｔ７の期間において、放電が完了している場合、Ｔ８の期間では、放電されない。

【0056】

Ｔ７の期間とＴ８の期間との和の時間は、キャパシタ２００に蓄えられた電荷をキャパシタ５０に放電するのに要する時間である放電時間に調整されることが好適である。ここで、Ｔ６の期間は極めて短い期間であってもよい。このため、本実施の形態では、キャパシタ５０に蓄電しない一般的な制御と比較して、第２の状態から第１の状態への切替に要する時間は、この放電時間分増加するだけである。この放電時間は、例えば、ダイオード４２、ダイオード７１及びスイッチ素子３１の導通速度と、電荷が流れる経路における、電源１０、キャパシタ５０及びキャパシタ２００の過渡応答特性とに応じて決定される。

【0057】

以上説明したように、本実施の形態では、キャパシタ２００に印加される電圧の極性が遷移するときに、キャパシタ２００に蓄えられている電荷がダイオード４１又はダイオード４２を介してキャパシタ５０に移動するように、ブリッジ回路３０が制御される。従って、本実施の形態によれば、キャパシタ２００に蓄えられた電気エネルギーを利用することができるため、キャパシタ２００の駆動時における消費電力を低減することができる。

【0058】

また、本実施の形態では、ブリッジ回路を駆動するための電源１０とは別に他の負荷２３を駆動するための電源２０が用意され、キャパシタ５０が電源２０と負荷２３とに対して並列に接続される。従って、本実施の形態によれば、キャパシタ２００に蓄えられた電気エネルギーを電源２０が利用することができ、電源２０の消費電力が低減される。

【0059】

また、本実施の形態では、キャパシタ２００から電源１０に電流が逆流することを抑制するダイオード７１とダイオード７２とが設けられる。従って、本実施の形態によれば、短絡により、キャパシタ２００に蓄えられた電気エネルギーが熱エネルギーとして消費されることが抑制される。

【0060】

また、本実施の形態では、ブリッジ回路３０の状態を第１の状態と第２の状態との間で切り替えるときに、スイッチ素子３１とスイッチ素子３２とスイッチ素子３３とスイッチ素子３４とが、同時に切り替えられるのではなく、適切な順序で切り替える。従って、本実施の形態によれば、ブリッジ回路３０の状態が切り替わるときに、キャパシタ２００に蓄えられた電荷を適切にキャパシタ５０に移動させることができる。

【0061】

（実施の形態２）
実施の形態１では、電源１０の電源電圧であるＶ１と電源２０の電源電圧であるＶ２とが同じである例について説明した。Ｖ１とＶ２とが異なっていてもよい。本実施の形態では、Ｖ１がＶ２よりも高い場合に適用可能な駆動回路１１０について説明する。なお、実施の形態１と同様の構成及び処理については、説明を省略又は簡略化する。

【0062】

以下、図１２を参照して、本実施の形態に係る駆動回路１１０の構成を説明する。駆動回路１１０は、降圧回路８０を備える点が駆動回路１００と異なる。降圧回路８０は、電圧を降圧する回路である。降圧回路８０は、Ｖ１をＶ２に変換することにより、電源１０により動作する回路と電源２０により動作する回路とを適切に接続する回路である。本実施の形態では、Ｖ１は１５Ｖであり、Ｖ２は５Ｖである。

【0063】

降圧回路８０は、キャパシタ２００と接続されたダイオード４１及びダイオード４２と、電源２０と負荷２３とキャパシタ５０との並列回路との間に設けられる。降圧回路８０は、スイッチ素子８１と、抵抗８３と、抵抗８４とを備える。

【0064】

スイッチ素子８１は、入力端子に印加された電圧を制御端子に印加された電圧に応じて降圧し、降圧により得られた電圧を出力端子に印加する。本実施の形態では、スイッチ素子８１は、Ｎチャネル型ＭＯＳＦＥＴである。スイッチ素子８１は、スイッチ素子８１のソースからスイッチ素子８１のドレインに向けて電流を流す寄生ダイオード８２を備える。抵抗８３と抵抗８４とは、スイッチ素子８１のゲート電圧を調整するための抵抗である。Ｖ１とＶ２とに応じて、抵抗８３の抵抗値と抵抗８４の抵抗値とが決定される。

【0065】

スイッチ素子８１のドレインは、ダイオード４１のカソードとダイオード４２のカソードと抵抗８３の一端とに接続される。スイッチ素子８１のソースは、電源２０の高電位側出力端子２１と負荷２３の一端とキャパシタ５０の一端と抵抗８４の一端とに接続される。スイッチ素子８１のゲートは、抵抗８３の他端と抵抗８４の他端とに接続される。

【0066】

ブリッジ回路３０の状態が第１の状態から第２の状態に変化するときに、キャパシタ２００に蓄電されていた電荷はダイオード４１と降圧回路８０とを介してキャパシタ５０に供給される。また、ブリッジ回路３０の状態が第２の状態から第１の状態に変化するときに、キャパシタ２００に蓄電されていた電荷はダイオード４２と降圧回路８０とを介してキャパシタ５０に供給される。降圧回路８０を介して、電源２０、負荷２３、キャパシタ５０等に印加される電圧は、降圧後の電圧である。従って、電源２０、負荷２３、キャパシタ５０等に定格電圧を超える電圧が印加されることが抑制される。

【0067】

本実施の形態では、ダイオード４１とダイオード４２とが降圧回路を介してキャパシタ５０に接続される。従って、本実施の形態によれば、容量性負荷の駆動に用いる電源１０の電源電圧と他の負荷２３の駆動に用いる電源２０の電源電圧とが異なる場合においても、容量性負荷に蓄積された電気エネルギーが電源２０により適切に利用可能である。

【0068】

（実施の形態３）
実施の形態１，２では、容量性負荷を駆動するための電源電圧であるＶ１を生成する電源１０と、他の負荷２３を駆動するための電源電圧であるＶ２を生成する電源２０とが用意される例について説明した。本実施の形態では、図１３を参照して、容量性負荷を駆動するための電源電圧であるＶ１と他の負荷２３を駆動するための電源電圧であるＶ２とが１つの電源３００から生成される例について説明する。なお、実施の形態１，２と同様の構成及び処理については、説明を省略又は簡略化する。

【0069】

電源３００は、直流電力を供給する電源である。電源３００は、容量性負荷と他の負荷２３とを駆動するための電力を供給する。電源３００の電源電圧であるＶ３は、電源１０の電源電圧であるＶ１と電源２０の電源電圧であるＶ２とよりも高い電圧である。本実施の形態では、Ｖ３は２０Ｖである。電源３００は、高電位側出力端子３３１と低電位側出力端子３３２との間にＶ３を出力する。なお、低電位側出力端子３３２は、接地され、０Ｖに設定される。電源３００は、第３の電源の一例である。

【0070】

電圧変換回路３１０は、電源３００とブリッジ回路３０との間に接続され、電源３００の電源電圧であるＶ３を第１の電源電圧であるＶ１に変換する。電圧変換回路３１０は、スイッチ素子３０１と、定電圧ダイオード３０３と、抵抗３０４と、抵抗３０５と、抵抗３０６と、抵抗３０７と、キャパシタ３０８とを備える。電圧変換回路３１０は、高電位側出力端子３３１と低電位側出力端子３３２との間に印加されたＶ３の電源電圧からＶ１の電源電圧を生成し、生成したＶ１の電源電圧を高電位側出力端子１１と低電位側出力端子１２との間に出力する。電圧変換回路３１０は、第１の電圧変換回路の一例である。

【0071】

電圧変換回路３２０は、電源３００の電源電圧であるＶ３を第２の電源電圧であるＶ２に変換する。電圧変換回路３２０は、スイッチ素子３０２と、定電圧ダイオード３０３と、抵抗３０４と、抵抗３０５と、抵抗３０６と、抵抗３０７と、キャパシタ３０８とを備える。電圧変換回路３２０は、高電位側出力端子３３１と低電位側出力端子３３２との間に印加されたＶ３の電源電圧からＶ２の電源電圧を生成し、生成したＶ２の電源電圧を高電位側出力端子２１と低電位側出力端子２２との間に出力する。電圧変換回路３２０は、第２の電圧変換回路の一例である。

【0072】

なお、電圧変換回路３１０と電圧変換回路３２０が備える構成要素のうちスイッチ素子３０１及びスイッチ素子３０２を除く構成要素は共用される。スイッチ素子３０１とスイッチ素子３０２とは独立に制御可能であり、第１の電源電圧であるＶ１と第２の電源電圧であるＶ２とは独立に制御可能である。スイッチ素子３０１とスイッチ素子３０２とは、例えば、ＮＰＮ（Negative Positive Negative）型トランジスタである。スイッチ素子３０１とスイッチ素子３０２とは、特性が揃った同一パッケージ品であることが好適である。なお、スイッチ素子３０１とスイッチ素子３０２とに代えて、マルチエミッタトランジスタが採用されてもよい。

【0073】

本実施の形態では、ブリッジ回路３０は、電圧変換回路３１０から供給される電力を容量性負荷であるキャパシタ２００に供給する。また、蓄電素子であるキャパシタ５０は、電圧変換回路３２０と電圧変換回路３２０から電力の供給を受ける負荷２３とに対して並列に接続される。つまり、本実施の形態に係る駆動回路は、図１に示す駆動回路１００において、電源１０を電圧変換回路３１０と電源３００とに置換し、電源２０を電圧変換回路３２０と電源３００とに置換した回路である。

【0074】

本実施の形態では、容量性負荷を駆動するための電源電圧であるＶ１と他の負荷２３を駆動するための電源電圧であるＶ２とが１つの電源３００から生成される。従って、本実施の形態によれば、１つの電源３００を用いて容量性負荷と他の負荷２３とを駆動しつつ、容量性負荷に蓄積された電気エネルギー他の負荷２３の駆動に利用することができる。

【0075】

（実施の形態４）
実施の形態１では、ブリッジ回路３０の状態を第１の状態から第２の状態に切り替えるときにスイッチ素子３３をＯＮした後にスイッチ素子３１をＯＦＦし、ブリッジ回路３０の状態を第２の状態から第１の状態に切り替えるときにスイッチ素子３１をＯＮした後にスイッチ素子３３をＯＦＦする例について説明した。各スイッチ素子を切り替えるタイミングはこの例に限定されない。本実施の形態では、ブリッジ回路３０の状態を第１の状態から第２の状態に切り替えるときにスイッチ素子３３をＯＮする前にスイッチ素子３１をＯＦＦし、ブリッジ回路３０の状態を第２の状態から第１の状態に切り替えるときにスイッチ素子３１をＯＮする前にスイッチ素子３３をＯＦＦする例について説明する。なお、実施の形態１－３と同様の構成及び処理については、説明を省略又は簡略化する。

【0076】

以下、図１４と図１５とを参照して、制御回路６０による各スイッチ素子の切替順序について説明する。図１４に、本実施の形態に係るスイッチ切替順序を示す。図１４に示すように、本実施の形態では、Ｔ１の期間とＴ２の期間とＴ３の期間とＴ４の期間とＴ５の期間とＴ６の期間とＴ７の期間とＴ８の期間とが順に繰り返して到来するように、各スイッチ素子の状態が切り替えられる。

【0077】

Ｔ１の期間は、スイッチ素子３１とスイッチ素子３４とがＯＮし、スイッチ素子３２とスイッチ素子３３とがＯＦＦしている期間である。Ｔ２の期間は、スイッチ素子３１がＯＮし、スイッチ素子３２とスイッチ素子３３とスイッチ素子３４とがＯＦＦしている期間である。Ｔ３の期間は、スイッチ素子３１とスイッチ素子３２とスイッチ素子３３とスイッチ素子３４とがＯＦＦしている期間である。Ｔ４の期間は、スイッチ素子３３がＯＮし、スイッチ素子３１とスイッチ素子３２とスイッチ素子３４とがＯＦＦしている期間である。

【0078】

Ｔ５の期間は、スイッチ素子３２とスイッチ素子３３とがＯＮし、スイッチ素子３１とスイッチ素子３４とがＯＦＦしている期間である。Ｔ６の期間は、スイッチ素子３３がＯＮし、スイッチ素子３１とスイッチ素子３２とスイッチ素子３４とがＯＦＦしている期間である。Ｔ７の期間は、スイッチ素子３１とスイッチ素子３２とスイッチ素子３３とスイッチ素子３４とがＯＦＦしている期間である。Ｔ８の期間は、スイッチ素子３１がＯＮし、スイッチ素子３２とスイッチ素子３３とスイッチ素子３４とがＯＦＦしている期間である。

【0079】

図１５に、本実施の形態に係る駆動回路１００の各部の信号の時間変化を示すタイミングチャートを示す。図１５（Ａ）に、スイッチ素子３１のゲート電圧であるＶＧ１の時間変化を示す電圧波形を示す。図１５（Ｂ）に、スイッチ素子３２のゲート電圧であるＶＧ２の時間変化を示す電圧波形を示す。図１５（Ｃ）に、スイッチ素子３３のゲート電圧であるＶＧ３の時間変化を示す電圧波形を示す。図１５（Ｄ）に、スイッチ素子３４のゲート電圧であるＶＧ４の時間変化を示す電圧波形を示す。図１５（Ｅ）に、キャパシタ２００からキャパシタ５０に流れる電流であるＩ１の時間変化を示す電流波形を示す。図１５（Ｆ）に、電源２０が出力する電流であるＩ２の時間変化を示す電流波形を示す。

【0080】

制御回路６０は、ｔ１までは、スイッチ素子３１がＯＮするゲート駆動信号をスイッチ素子３１のゲートに供給し、スイッチ素子３２がＯＦＦするゲート駆動信号をスイッチ素子３２のゲートに供給し、スイッチ素子３３がＯＦＦするゲート駆動信号をスイッチ素子３３のゲートに供給し、スイッチ素子３４がＯＮするゲート駆動信号をスイッチ素子３４のゲートに供給する。

【0081】

まず、制御回路６０は、ｔ１において、スイッチ素子３４がＯＦＦするゲート駆動信号をスイッチ素子３４のゲートに供給する。次に、制御回路６０は、ｔ２において、スイッチ素子３１がＯＦＦするゲート駆動信号をスイッチ素子３１のゲートに供給する。制御回路６０は、ｔ３において、スイッチ素子３３がＯＮするゲート駆動信号をスイッチ素子３３のゲートに供給する。ｔ３において、キャパシタ２００に蓄積されていた電荷がキャパシタ５０に移動し、Ｉ１が急激に増加する。また、ｔ３以降、キャパシタ５０から負荷２３に電荷が供給されることで、電源２０から負荷２３供給される電荷が減少し、Ｉ２が減少する。

【0082】

制御回路６０は、ｔ４において、スイッチ素子３２がＯＮするゲート駆動信号をスイッチ素子３２のゲートに供給する。ｔ４以降、キャパシタ２００からキャパシタ５０への電荷の移動がなくなり、Ｉ１がほぼ０になる。また、ｔ４以降、キャパシタ５０から負荷２３に供給される電荷が減少するため、電源２０から負荷２３供給される電荷が増加し、Ｉ２が増加する。

【0083】

制御回路６０は、ｔ５において、スイッチ素子３２がＯＦＦするゲート駆動信号をスイッチ素子３２のゲートに供給する。制御回路６０は、ｔ６において、スイッチ素子３３がＯＦＦするゲート駆動信号をスイッチ素子３３のゲートに供給する。次に、制御回路６０は、ｔ７において、スイッチ素子３１がＯＮするゲート駆動信号をスイッチ素子３１のゲートに供給する。ｔ７において、キャパシタ２００に蓄積されていた電荷がキャパシタ５０に移動し、Ｉ１が急激に増加する。また、ｔ７以降、キャパシタ５０から負荷２３に電荷が供給されることで、電源２０から負荷２３供給される電荷が減少し、Ｉ２が減少する。

【0084】

制御回路６０は、ｔ８において、スイッチ素子３４がＯＮするゲート駆動信号をスイッチ素子３４のゲートに供給する。ｔ８以降、キャパシタ２００からキャパシタ５０への電荷の移動がなくなり、Ｉ１がほぼ０になる。また、ｔ８以降、キャパシタ５０から負荷２３に供給される電荷が減少するため、電源２０から負荷２３供給される電荷が増加し、Ｉ２が増加する。以後、制御回路６０は、ｔ１からｔ８までにおいて実行したスイッチ制御を繰り返す。

【0085】

本実施の形態においても、ブリッジ回路３０の状態を第１の状態と第２の状態との間で切り替えるときに、スイッチ素子３１とスイッチ素子３２とスイッチ素子３３とスイッチ素子３４とが、同時に切り替えられるのではなく、適切な順序で切り替える。従って、本実施の形態によれば、ブリッジ回路３０の状態が切り替わるときに、キャパシタ２００に蓄えられた電荷を適切にキャパシタ５０に移動させることができる。

【0086】

（実施の形態５）
実施の形態１では、各スイッチ素子がＭＯＳＦＥＴである例について説明した。各スイッチ素子として、導通状態を制御可能な種々の素子を使用することができる。本実施の形態では、各スイッチ素子がバイポーラトランジスタである例について説明する。なお、実施の形態１－４と同様の構成及び処理については、説明を省略又は簡略化する。

【0087】

以下、図１６を参照して、本実施の形態に係る駆動回路１２０の構成を説明する。駆動回路１２０は、ブリッジ回路３０に代えてブリッジ回路９０を備える点と、ダイオード７１とダイオード７２とを備えていない点とが、駆動回路１００と異なる。

【0088】

ブリッジ回路９０は、電源１０から供給される電力をキャパシタ２００に供給する。ブリッジ回路９０は、スイッチ素子９１とスイッチ素子９２とスイッチ素子９３とスイッチ素子９４とを備え、容量性負荷であるキャパシタ２００に相互に極性が異なる第１の電圧と第２の電圧とを交互に印加する回路である。ブリッジ回路９０は、制御回路６０により制御される。本実施の形態では、スイッチ素子９１とスイッチ素子９２とスイッチ素子９３とスイッチ素子９４とは、ＮＰＮ型トランジスタである。スイッチ素子９１とスイッチ素子９２とスイッチ素子９３とスイッチ素子９４とは、制御回路６０から供給されるゲート駆動信号により制御される。

【0089】

スイッチ素子９１は、電源１０の高電位側出力端子１１とキャパシタ２００の一端との間に接続される。スイッチ素子９２は、電源１０の低電位側出力端子１２とキャパシタ２００の一端との間に接続される。スイッチ素子９３は、電源１０の高電位側出力端子１１とキャパシタ２００の他端との間に接続される。スイッチ素子９４は、電源１０の低電位側出力端子１２とキャパシタ２００の他端との間に接続される。スイッチ素子９１は、第１のスイッチ素子の一例である。スイッチ素子９２は、第２のスイッチ素子の一例である。スイッチ素子９３は、第３のスイッチ素子の一例である。スイッチ素子９４は、第４のスイッチ素子の一例である。

【0090】

制御回路６０は、キャパシタ２００に第１の電圧と第２の電圧とが印加されるようにブリッジ回路９０を制御する。制御回路６０は、スイッチ素子９１とスイッチ素子９２とスイッチ素子９３とスイッチ素子９４とのそれぞれにゲート駆動信号を供給することにより、ブリッジ回路９０を制御する。

【0091】

本実施の形態では、各スイッチ素子は、ＮＰＮ型トランジスタである。従って、ベース電圧がエミッタ電圧よりもベース－エミッタ間飽和電圧程度高いときにスイッチ素子がＯＮする。例えば、制御回路６０は、スイッチ素子９１をＯＮする場合、スイッチ素子９１のベースに、スイッチ素子９１のエミッタ電圧よりもベース－エミッタ間飽和電圧程度高い電圧のゲート駆動信号を供給する。また、制御回路６０は、スイッチ素子９２をＯＮする場合、スイッチ素子９２のベースに、スイッチ素子９２のエミッタ電圧である０Ｖよりもベース－エミッタ間飽和電圧程度高い電圧のゲート駆動信号を供給する。

【0092】

なお、本実施の形態では、スイッチ素子９１に寄生ダイオード３５が形成されず、スイッチ素子９３に寄生ダイオード３７が形成されない。従って、ダイオード７１とダイオード７２とは不要である。

【0093】

本実施の形態においても、ブリッジ回路９０の状態を第１の状態と第２の状態との間で切り替えるときに、スイッチ素子９１とスイッチ素子９２とスイッチ素子９３とスイッチ素子９４とが、同時に切り替えられるのではなく、適切な順序で切り替える。従って、本実施の形態によれば、ブリッジ回路９０の状態が切り替わるときに、キャパシタ２００に蓄えられた電荷を適切にキャパシタ５０に移動させることができる。

【0094】

（変形例）
以上、本開示の実施の形態を説明したが、本開示を実施するにあたっては、種々の形態による変形及び応用が可能である。本開示において、上記実施の形態において説明した構成、機能、動作のどの部分を採用するのかは任意である。また、本開示において、上述した構成、機能、動作のほか、更なる構成、機能、動作が採用されてもよい。また、上記実施の形態は、適宜、自由に組み合わせることができる。また、上記実施の形態で説明した構成要素の個数は、適宜、調整することができる。また、本開示において採用可能な素材、サイズ、電気的特性等が、上記実施の形態において示したものに限定されないことは勿論である。

【0095】

実施の形態１では、負荷２３に電力を供給する電源２０が蓄電機能を有しない電源である例について説明した。電源２０は、蓄電機能を有する電源である蓄電池であってもよい。電源２０が蓄電池である場合、電源２０がキャパシタ５０の機能を兼用可能であるため、駆動回路１００にキャパシタ５０が設けられていなくてもよい。この場合、キャパシタ２００が放出した電荷の一部が負荷２３により消費され、キャパシタ２００が放出した電荷の残部が電源２０に蓄積される。

【0096】

実施の形態１では、駆動回路１００が電源１０と電源２０と負荷２３とを備える例について説明した。駆動回路１００が電源１０と電源２０と負荷２３とを備えず、駆動回路１００の外部に電源１０と電源２０と負荷２３とが設けられていてもよい。

【0097】

本開示は、本開示の広義の精神と範囲を逸脱することなく、様々な実施の形態及び変形が可能とされるものである。また、上述した実施の形態は、本開示を説明するためのものであり、本開示の範囲を限定するものではない。すなわち、本開示の範囲は、実施の形態ではなく、特許請求の範囲によって示される。そして特許請求の範囲内及びそれと同等の開示の意義の範囲内で施される様々な変形が、本開示の範囲内とみなされる。

【符号の説明】

【0098】

１０，２０，３００ 電源
１１，２１，３３１ 高電位側出力端子
１２，２２，３３２ 低電位側出力端子
２３ 負荷
３０，９０ ブリッジ回路
３１，３２，３３，３４，８１，９１，９２，９３，９４，３０１，３０２ スイッチ素子
３５，３６，３７，３８，８２ 寄生ダイオード
４１，４２，７１，７２ ダイオード
５０，２００，３０８ キャパシタ
６０ 制御回路
８０ 降圧回路
８３，８４，３０４，３０５，３０６，３０７ 抵抗
１００，１１０，１２０ 駆動回路
３０３ 定電圧ダイオード
３１０，３２０ 電圧変換回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】