知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2025-03-12
(45)【発行日】2025-03-21
(54)【発明の名称】固体撮像素子及び電子機器
(51)【国際特許分類】
H10F 39/18 20250101AFI20250313BHJP
H01L 21/764 20060101ALI20250313BHJP
H01L 21/76 20060101ALI20250313BHJP
H01L 21/762 20060101ALI20250313BHJP
H04N 25/70 20230101ALI20250313BHJP
【ＦＩ】
H10F39/18 A
H01L21/76 A
H01L21/76 L
H01L21/76 D
H04N25/70
【請求項の数】
13
(21)【出願番号】P 2021563859
(86)(22)【出願日】2020-11-27
(86)【国際出願番号】 JP2020044394
(87)【国際公開番号】W WO2021117523
(87)【国際公開日】2021-06-17
【審査請求日】2023-10-19
(31)【優先権主張番号】P 2019222488
(32)【優先日】2019-12-09
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】100103850
【弁理士】
【氏名又は名称】田中 秀▲てつ▼
(74)【代理人】
【識別番号】100114177
【弁理士】
【氏名又は名称】小林 龍
(74)【代理人】
【識別番号】100066980
【弁理士】
【氏名又は名称】森 哲也
(72)【発明者】
【氏名】伊藤 智美
(72)【発明者】
【氏名】正垣 敦
(72)【発明者】
【氏名】工藤 義治
【審査官】渡邊 佑紀
(56)【参考文献】
【文献】米国特許出願公開第２０１７／０３７３１０８（ＵＳ，Ａ１）
【文献】特開２０１６－１８４６２４（ＪＰ，Ａ）
【文献】特開２０１６－０３９３１５（ＪＰ，Ａ）
【文献】特開２０１４－２２５６４７（ＪＰ，Ａ）
【文献】特開２０１２－０９９８４１（ＪＰ，Ａ）
【文献】特開２００８－１２４３４４（ＪＰ，Ａ）
【文献】国際公開第２０１８／１７４０９０（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ１０Ｆ ３９／１８
Ｈ０１Ｌ ２１／７６４
Ｈ０１Ｌ ２１／７６
Ｈ０１Ｌ ２１／７６２
Ｈ０４Ｎ ２５／７０
(57)【特許請求の範囲】
【請求項1】
光電変換を行う光電変換素子と、基板の第１主面から第２主面に貫通し、前記光電変換素子を含む画素の間に形成された完全貫通型素子分離と、
前記完全貫通型素子分離の前記第１主面側に密着して設けられ、前記基板の前記第１主面に形成されたトレンチ内に埋め込まれた第１導体部と、
前記基板の前記第１主面に形成された 第二不純物拡散層と、
前記第１導体部と前記第二不純物拡散層との間に設けられた絶縁部と、
前記第二不純物拡散層よりも前記基板の第１主面から深い領域に形成されたウェル層と、
を備え、
前記第１導体部の少なくとも一部は、前記絶縁部よりも前記基板の前記第１主面から深さ方向において深い領域において前記ウェル層と接する
固体撮像素子。
【請求項2】
前記第１導体部は、前記絶縁部よりも深く形成され、前記第二不純物拡散層は、前記絶縁部よりも浅く形成される
請求項１に記載の固体撮像素子。
【請求項3】
前記第１導体部の前記第１主面側に密着して設けられたキャップ層を備え、前記第１導体部は、隣接する複数の画素の前記ウェル層と密接して配置されている
請求項１に記載の固体撮像素子。
【請求項4】
前記ウェル層と電気的に接続され、前記画素内に形成されたコンタクト電極を備え、前記コンタクト電極は、前記前記第１導体部を介して、隣接する前記複数の画素の前記ウェル層を入力された電位に固定する
請求項３に記載の固体撮像素子。
【請求項5】
前記完全貫通型素子分離は、平面視で前記画素を取り囲んで設けられており、前記第１導体部は、前記完全貫通型素子分離の上方の全面又は一部の面に密接して配置される
請求項１に記載の固体撮像素子。
【請求項6】
前記第１導体部は、隣接する２つの画素に挟まれた前記完全貫通型素子分離の上方及び２×２のマトリクス状に配列された４つの画素の中心に位置する前記完全貫通型素子分離の上方の少なくとも一方に設けられる請求項５に記載の固体撮像素子。
【請求項7】
前記第１導体部は、前記完全貫通型素子分離を底面とする前記トレンチの一部又は全部が導体材料によって埋め込まれた形状である請求項１に記載の固体撮像素子。
【請求項8】
前記絶縁部は、少なくとも表面が絶縁材料で形成されている請求項１に記載の固体撮像素子。
【請求項9】
前記絶縁部は、前記第１導体部と前記第二不純物拡散層との間に設けられたトレンチの表面を覆う絶縁膜と、トレンチ内に埋め込まれた純ポリシリコン又は酸化物、もしくは空気層との二層構造である請求項８に記載の固体撮像素子。
【請求項10】
前記第１導体部は、隣接する画素間で共用されるコンタクト電極である請求項１に記載の固体撮像素子。
【請求項11】
前記完全貫通型素子分離の上方の全面又は一部の面に密接して配置され、前記絶縁部よりも深くかつ前記ウェル層と接触するように設けられており、正電圧が印加されることで前記光電変換素子に蓄積された電子を引き寄せてトラップする第２導体部を備える請求項１に記載の固体撮像素子。
【請求項12】
前記前記第二不純物拡散層は、Ｎ型の不純物が拡散された領域である
請求項１に記載の固体撮像素子。
【請求項13】
光電変換を行う光電変換素子と、基板の第１主面から第２主面に貫通し、前記光電変換素子を含む画素の間に形成された完全貫通型素子分離と、前記完全貫通型素子分離に埋め込まれた第１導体部と、前記基板の第１主面に形成された第二不純物拡散層と、前記第１導体部と前記第二不純物拡散層との間に設けられた絶縁部と、前記第二不純物拡散層よりも前記基板の第１主面から深い領域に形成されたウェル層と、を有する固体撮像素子を含む固体撮像装置と、被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、
前記固体撮像装置から出力される信号に信号処理を行う信号処理回路と、
を備え、
前記固体撮像素子において、前記第１導体部の少なくとも一部は、前記絶縁部よりも前記基板の前記第１主面から深さ方向において深い領域において前記ウェル層と接する
電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、固体撮像素子及び電子機器に関する。
【背景技術】
【0002】
近年、完全貫通型素子分離（ＦＦＴＩ：Front Full Trench Isolation）を有する固体撮像素子が用いられている。ＦＦＴＩを有する固体撮像素子は、画素間が絶縁物で分離されており、各画素が電気的に分離されている。このため、分離された個々の画素は、半導体基板を例えば接地電位とするためのコンタクト電極を備える必要がある。平面視におけるコンタクト電極の面積を小さくするために、ＦＦＴＩの一部を活性領域として、コンタクト電極を形成した固体撮像素子が提案されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１６－３９３１５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
このような固体撮像素子では、素子の小型化のために、不純物濃度が高い領域であるトランジスタのソース／ドレインとなる不純物領域とコンタクト電極とが密着又は近接する。このため、不純物領域とコンタクト電極との間で強電界が発生してしまう。
【0005】
そこで、本開示は、小型でありながらトランジスタ近傍での強電界の発生を抑制可能な固体撮像素子及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記課題を解決するために、本開示の一態様に係る固体撮像素子は、光電変換を行う光電変換素子と、基板の第１主面から第２主面に貫通し、前記光電変換素子を含む画素の間に形成された完全貫通型素子分離と、前記完全貫通型素子分離の前記第１主面側に密着して設けられた導体部と、を備えること特徴とする。
【0007】
また、本開示の他の態様に係る電子機器は、光電変換を行う光電変換素子と、基板の第１主面から第２主面に貫通し、前記光電変換素子を含む画素の間に形成された完全貫通型素子分離と、前記完全貫通型素子分離の前記第１主面側に密着して設けられた導体部と、を有する固体撮像素子を含む固体撮像装置と、被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、前記固体撮像装置から出力される信号に信号処理を行う信号処理回路と、を備えること特徴とする。
【図面の簡単な説明】
【0008】
【図1】本開示の第１実施形態に係る固体撮像装置の全体構成を示す図である。
【図2A】本開示の第１実施形態に係る固体撮像素子のレイアウトの一例を示す平面図である。
【図2B】本開示の第１実施形態に係る固体撮像素子の構成の一例を示す断面図である。
【図3A】本開示の第１実施形態に係る固体撮像素子の製造方法を説明する工程断面図である。
【図3B】本開示の第１実施形態に係る固体撮像素子の製造方法を説明する工程断面図である。
【図3C】本開示の第１実施形態に係る固体撮像素子の製造方法を説明する工程断面図である。
【図3D】本開示の第１実施形態に係る固体撮像素子の製造方法を説明する工程断面図である。
【図3E】本開示の第１実施形態に係る固体撮像素子の製造方法を説明する工程断面図である。
【図3F】本開示の第１実施形態に係る固体撮像素子の製造方法を説明する工程断面図である。
【図3G】本開示の第１実施形態に係る固体撮像素子の製造方法を説明する工程断面図である。
【図4】本開示の第１実施形態に係る固体撮像素子の構成の他の例を示す断面図である。
【図5】本開示の第１実施形態に係る固体撮像素子の構成の他の例を示す断面図である。
【図6A】本開示の第１実施形態に係る固体撮像素子の構成の他の例を示す断面図である。
【図6B】本開示の第１実施形態に係る固体撮像素子の構成の他の例を示す断面図である。
【図7】本開示の第１実施形態に係る固体撮像素子の構成の他の例を示す断面図である。
【図8】本開示の第１実施形態に係る固体撮像素子の構成の他の例を示す断面図である。
【図9】本開示の第１実施形態に係る固体撮像素子の構成の他の例を示す断面図である。
【図10】本開示の第２実施形態に係る固体撮像素子のレイアウトの一例を示す平面図である。
【図11】本開示の第２実施形態に係る固体撮像素子のレイアウトの一例を示す平面図である。
【図12】本開示の第２実施形態に係る固体撮像素子のレイアウトの一例を示す平面図である。
【図13】本開示の第３実施形態に係る固体撮像素子の構成の一例を示す断面図である。
【図14A】本開示の第４実施形態に係る固体撮像素子のレイアウトの一例を示す平面図である。
【図14B】本開示の第４実施形態に係る固体撮像素子の構成の一例を示す断面図である。
【図14C】本開示の第４実施形態に係る固体撮像素子の構成の一例を示す断面図である。
【図15A】本開示の第５実施形態に係る固体撮像素子のレイアウトの一例を示す平面図である。
【図15B】本開示の第５実施形態に係る固体撮像素子の構成の一例を示す断面図である。
【図15C】本開示の第５実施形態に係る固体撮像素子の構成の一例を示す断面図である。
【図16】本開示の第６実施形態に係る固体撮像素子のレイアウトの一例を示す平面図である。
【図17】本開示の第６実施形態に係る固体撮像素子のレイアウトの一例を示す平面図である。
【図18】本開示の第７実施形態に係る電子機器の概略構成図である。
【発明を実施するための形態】
【0009】
以下に、本開示の実施形態に係る光学素子、光学素子アレイ、電子機器、及び光学素子の製造方法の一例を、図１～図１８を参照しながら説明する。本開示の実施形態は以下の順序で説明する。なお、本開示は以下の例に限定されるものではない。また、本明細書に記載された効果は例示であって限定されるものではなく、また他の効果があってもよい。
【0010】
１．第１実施形態：固体撮像装置
（１．１）固体撮像装置の全体構成
（１．２）固体撮像素子の構成
（１．３）固体撮像素子の製造方法
（１．４）変形例
２．第２実施形態：固体撮像素子
（２．１）固体撮像素子２００の第１の例
（２．２）固体撮像素子２００の第２の例
（２．３）固体撮像素子２００の第３の例
３．第３実施形態：固体撮像素子
（３．１）固体撮像素子の構成
４．第４実施形態：固体撮像素子
（４．１）固体撮像素子の構成
５．第５実施形態：固体撮像素子
（５．１）固体撮像素子の構成
６．第６実施形態：固体撮像素子
（６．１）固体撮像素子の構成
（６．１．１）固体撮像素子６００の第１の例
（６．１．２）固体撮像素子６００の第２の例
７．第７実施形態：電子機器
（１．１）固体撮像装置の全体構成
（１．２）固体撮像素子の構成
（１．３）固体撮像素子の製造方法
（１．４）変形例
２．第２実施形態：固体撮像素子
（２．１）固体撮像素子２００の第１の例
（２．２）固体撮像素子２００の第２の例
（２．３）固体撮像素子２００の第３の例
３．第３実施形態：固体撮像素子
（３．１）固体撮像素子の構成
４．第４実施形態：固体撮像素子
（４．１）固体撮像素子の構成
５．第５実施形態：固体撮像素子
（５．１）固体撮像素子の構成
６．第６実施形態：固体撮像素子
（６．１）固体撮像素子の構成
（６．１．１）固体撮像素子６００の第１の例
（６．１．２）固体撮像素子６００の第２の例
７．第７実施形態：電子機器
【0011】
１．第１実施形態：固体撮像装置
（１．１）固体撮像装置の全体構成
本開示の第１実施形態に係る固体撮像装置１について説明する。図１は、本開示の第１実施形態に係る固体撮像装置１の全体を示す概略構成図である。
（１．１）固体撮像装置の全体構成
本開示の第１実施形態に係る固体撮像装置１について説明する。図１は、本開示の第１実施形態に係る固体撮像装置１の全体を示す概略構成図である。
【0012】
図１に示す固体撮像装置１は、裏面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである。図１８に示すように、固体撮像装置１は、光学レンズ１００２を介して被写体からの像光（入射光１００６）を取り込み、撮像面上に結像された入射光１００６の光量を、信号処理回路１００５において画素単位で電気信号に変換して映像信号（画素信号）として出力する。
図１に示すように、第１実施形態の固体撮像装置１は、基板２と、画素領域３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８とを備えている。
図１に示すように、第１実施形態の固体撮像装置１は、基板２と、画素領域３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８とを備えている。
【0013】
画素領域３は、基板２上に、２次元アレイ状に規則的に配列された複数の画素９を有している。画素９は、図２Ｂに示した光電変換部２３と、複数の画素トランジスタ（不図示）とを有している。複数の画素トランジスタとしては、例えば、転送トランジスタ、リセットトランジスタ、選択トランジスタ、アンプトランジスタの４つのトランジスタを採用できる。また、例えば、選択トランジスタを除いた３つのトランジスタを採用してもよい。
【0014】
垂直駆動回路４は、例えば、シフトレジスタによって構成され、所望の画素駆動配線Ｌ１を選択し、選択した画素駆動配線Ｌ１に画素９を駆動するためのパルスを供給し、各画素９を行単位で駆動する。即ち、垂直駆動回路４は、画素領域３の各画素９を行単位で順次垂直方向に選択走査し、各画素９の光電変換部２３において受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線Ｌ２を通してカラム信号処理回路５に供給する。
【0015】
カラム信号処理回路５は、例えば、画素９の列毎に配置されており、１行分の画素９から出力される信号に対して画素列毎にノイズ除去等の信号処理を行う。例えばカラム信号処理回路５は画素固有の固定パターンノイズを除去するためのＣＤＳ(Correlated Double Sampling：相関二重サンプリング)及びＡＤ(Analog Digital)変換等の信号処理を行う。
水平駆動回路６は、例えば、シフトレジスタによって構成され、水平走査パルスをカラム信号処理回路５に順次出して、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から、信号処理が行われた画素信号を水平信号線Ｌ３に出力させる。
水平駆動回路６は、例えば、シフトレジスタによって構成され、水平走査パルスをカラム信号処理回路５に順次出して、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から、信号処理が行われた画素信号を水平信号線Ｌ３に出力させる。
【0016】
出力回路７は、カラム信号処理回路５の各々から水平信号線Ｌ３を通して、順次に供給される画素信号に対し信号処理を行って出力する。信号処理としては、例えば、バファリング、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を用いることができる。
制御回路８は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等に出力する。
制御回路８は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等に出力する。
【0017】
（１．２）固体撮像素子の構成
次に、図１の固体撮像装置１の詳細構造について図２Ａ及び図２Ｂを参照して説明する。図２Ａは、固体撮像装置１の画素領域３における固体撮像素子１００のレイアウトの一例を示す平面図である。図２Ｂは、図２Ａに示すＡ－Ａ’断面における固体撮像素子１００の画素９の断面図である。図２Ａ及び図２Ｂに示す固体撮像素子１００を有する固体撮像装置１は、裏面照射型のＣＭＯＳイメージセンサ（ＣＭＯＳ型固体撮像装置）である。
次に、図１の固体撮像装置１の詳細構造について図２Ａ及び図２Ｂを参照して説明する。図２Ａは、固体撮像装置１の画素領域３における固体撮像素子１００のレイアウトの一例を示す平面図である。図２Ｂは、図２Ａに示すＡ－Ａ’断面における固体撮像素子１００の画素９の断面図である。図２Ａ及び図２Ｂに示す固体撮像素子１００を有する固体撮像装置１は、裏面照射型のＣＭＯＳイメージセンサ（ＣＭＯＳ型固体撮像装置）である。
【0018】
図２Ａに示すように、固体撮像素子１００は、基板２上に複数の画素９（９ａ，９ｂ等）が２次元的に配列されている。固体撮像素子１００は、転送トランジスタＴｔｒ、リセットトランジスタＴｒｓ、増幅トランジスタＴａｍ及びセレクトトランジスタＴｓｌを備えている。
転送トランジスタＴｔｒは、光電変換素子２２から電荷を読み出し、電荷をフローティングディフュージョン４１に転送するトランジスタである。リセットトランジスタＴｒｓは、フローティングディフュージョン４１の電位を電源電圧にリセットするトランジスタである。増幅トランジスタＴａｍは、フローティングディフュージョン４１の電位をゲートで受けて、ソースフォロアで垂直信号線（ＶＳＬ：Vertical Signal Line）に出力するトランジスタである。セレクトトランジスタＴｓｌは、読み出す行の増幅トランジスタＴａｍと垂直信号線とを接続し、読み出さない行の増幅トランジスタＴａｍと垂直信号線との接続を解除するトランジスタである。
転送トランジスタＴｔｒは、光電変換素子２２から電荷を読み出し、電荷をフローティングディフュージョン４１に転送するトランジスタである。リセットトランジスタＴｒｓは、フローティングディフュージョン４１の電位を電源電圧にリセットするトランジスタである。増幅トランジスタＴａｍは、フローティングディフュージョン４１の電位をゲートで受けて、ソースフォロアで垂直信号線（ＶＳＬ：Vertical Signal Line）に出力するトランジスタである。セレクトトランジスタＴｓｌは、読み出す行の増幅トランジスタＴａｍと垂直信号線とを接続し、読み出さない行の増幅トランジスタＴａｍと垂直信号線との接続を解除するトランジスタである。
【0019】
図２Ａ及び図２Ｂに示すように、固体撮像素子１００は、入射された光を光電変換する光電変換素子（ＰＤ：Photo Diode）２２を含む画素９（９ａ，９ｂ等）間が完全貫通型素子分離（ＦＦＴＩ：Front Full Trench Isolation）１１で分離された構造である。固体撮像素子１００は、固体撮像素子１００のトランジスタ形成面である第１主面（図２Ｂ中の上側の面）と反対側の第２主面（図２Ｂ中の下側の面）側から光電変換素子２２に光が入射する。以下、第１主面を上面、第２主面を下面と称する場合がある。
【0020】
図２Ｂに示すように、固体撮像素子１００は、基板２、ＦＦＴＩ１１、埋込導体部１２、絶縁部１３、ウェル層２１、光電変換素子２２を含む。また、固体撮像素子１００は、ゲート絶縁膜３１、ゲート電極３２，３３，３４及び３５、並びにフローティングディフュージョン４１及び高濃度不純物拡散層４２を含む。なお、図２Ａ及び図２Ｂには、埋込導体部１２と電気的に接続されるＧＮＤコンタクト５０も併せて示している。基板２の下面側には、カラーフィルタ層及びウエハレンズ（不図示）がこの順に積層された集光層が形成されている。さらに、基板２のトランジスタ形成側面（上面）には、配線層及びロジック基板（不図示）がこの順に積層されている。
【0021】
（基板）
基板２は、例えば、シリコン（Ｓｉ）により形成される。基板２上には、複数の画素９が配列された画素領域３が形成されている。画素領域３には、図２Ｂに示すように、基板２には、光電変換素子２２を含む画素９が複数形成されて、二次元マトリクス状に配置されている。
基板２は、例えば、シリコン（Ｓｉ）により形成される。基板２上には、複数の画素９が配列された画素領域３が形成されている。画素領域３には、図２Ｂに示すように、基板２には、光電変換素子２２を含む画素９が複数形成されて、二次元マトリクス状に配置されている。
【0022】
（完全貫通型素子分離）
完全貫通型素子分離（ＦＦＴＩ）１１は、基板２のトランジスタ形成側面（上面）から下面まで貫通し、各画素９を完全に分離するように形成される。ＦＦＴＩ１１は、平面視で画素９を取り囲んで設けられており、ＦＦＴＩ１１により、各画素９は、隣接する画素９と電気的に分離されている。ＦＦＴＩ１１は、基板２に形成されたトレンチに、シリコン酸化膜又はシリコン窒化膜等の素子分離膜が埋め込まれた構造を有する。また、ＦＦＴＩ１１は、トレンチの内壁を覆うように形成された素子分離膜と、素子分離膜が形成されたトレンチ内に埋め込まれたシリコン等の半導体膜との２層構造であってもよい。
完全貫通型素子分離（ＦＦＴＩ）１１は、基板２のトランジスタ形成側面（上面）から下面まで貫通し、各画素９を完全に分離するように形成される。ＦＦＴＩ１１は、平面視で画素９を取り囲んで設けられており、ＦＦＴＩ１１により、各画素９は、隣接する画素９と電気的に分離されている。ＦＦＴＩ１１は、基板２に形成されたトレンチに、シリコン酸化膜又はシリコン窒化膜等の素子分離膜が埋め込まれた構造を有する。また、ＦＦＴＩ１１は、トレンチの内壁を覆うように形成された素子分離膜と、素子分離膜が形成されたトレンチ内に埋め込まれたシリコン等の半導体膜との２層構造であってもよい。
【0023】
（埋込導体部）
埋込導体部１２は、基板２（高濃度不純物拡散層４２）へのＧＮＤコンタクト用のコンタクト電極として機能する。埋込導体部１２は、基板２の上面に形成されたトレンチ内に埋め込まれえている。埋込導体部１２は、ＦＦＴＩ１１を底面とする基板２の上部に設けられたトレンチの全部が導体膜で埋め込まれて形成されている。
上述したように、固体撮像素子１００では、各画素９がＦＦＴＩ１１によって電気的に分離されている。このため、固体撮像素子１００では、分離された個々の画素９がウェル層２１の電位（基準電位）コンタクトを有する必要がある。固体撮像素子１００では、ＦＦＴＩ１１のトランジスタ形成面側の一部を活性領域として埋込導体部１２とし、コンタクト電極として機能させる。このように、埋込導体部１２をＦＦＴＩ１１の上方に密接して配置することにより、コンタクト電極を形成することによる固体撮像素子１００の平面視での面積の増大を抑制することができ、固体撮像素子１００の小面積化を図ることができる。
埋込導体部１２は、基板２（高濃度不純物拡散層４２）へのＧＮＤコンタクト用のコンタクト電極として機能する。埋込導体部１２は、基板２の上面に形成されたトレンチ内に埋め込まれえている。埋込導体部１２は、ＦＦＴＩ１１を底面とする基板２の上部に設けられたトレンチの全部が導体膜で埋め込まれて形成されている。
上述したように、固体撮像素子１００では、各画素９がＦＦＴＩ１１によって電気的に分離されている。このため、固体撮像素子１００では、分離された個々の画素９がウェル層２１の電位（基準電位）コンタクトを有する必要がある。固体撮像素子１００では、ＦＦＴＩ１１のトランジスタ形成面側の一部を活性領域として埋込導体部１２とし、コンタクト電極として機能させる。このように、埋込導体部１２をＦＦＴＩ１１の上方に密接して配置することにより、コンタクト電極を形成することによる固体撮像素子１００の平面視での面積の増大を抑制することができ、固体撮像素子１００の小面積化を図ることができる。
【0024】
本実施形態において、埋込導体部１２は、図２Ａに示すように画素９同士の境界の全てに設けられる。また、ＧＮＤコンタクト５０は、画素９同士の境界に設けられた埋込導体部１２の一部と接続するように設けられる。
埋込導体部１２は、断面視でＦＦＴＩ１１の上方（トランジスタ形成面側）に形成されている。埋込導体部１２は、絶縁部１３よりも深く形成されることにより、絶縁部１３よりも深い領域においてウェル層２１と密接して配置される。これにより、埋込導体部１２はウェル層２１とオーミック接合されて電気的に接続される。
図２Ａ及び図２Ｂに示すように、埋込導体部１２は、画素９間に設けられたＦＦＴＩ１１の上方に密接して設けられ、隣接する２つの画素９間でＧＮＤコンタクト用のコンタクト電極として共用される。
埋込導体部１２は、断面視でＦＦＴＩ１１の上方（トランジスタ形成面側）に形成されている。埋込導体部１２は、絶縁部１３よりも深く形成されることにより、絶縁部１３よりも深い領域においてウェル層２１と密接して配置される。これにより、埋込導体部１２はウェル層２１とオーミック接合されて電気的に接続される。
図２Ａ及び図２Ｂに示すように、埋込導体部１２は、画素９間に設けられたＦＦＴＩ１１の上方に密接して設けられ、隣接する２つの画素９間でＧＮＤコンタクト用のコンタクト電極として共用される。
【0025】
埋込導体部１２は、導体膜によって形成される。導体膜としては、Ｐ型又はＮ型の不純物がドープされたシリコン又は他の半導体材料、もしくは金属が用いられることが好ましい。シリコンとしては、例えば多結晶シリコン、アモルファスシリコン、エピタキシャル成長させたシリコン等が好ましい。
【0026】
（絶縁部）
絶縁部１３は、埋込導体部１２は、基板２の上面（トランジスタ形成側面）において、埋込導体部１２と高濃度不純物拡散層４２との間に設けられる絶縁層である。埋込導体部１２と高濃度不純物拡散層４２との間に絶縁部１３が設けられることにより、埋込導体部１２と高濃度不純物拡散層４２とが密着して埋込導体部１２と高濃度不純物拡散層４２との間で強電界が発生することを抑制する。
絶縁部１３は、埋込導体部１２は、基板２の上面（トランジスタ形成側面）において、埋込導体部１２と高濃度不純物拡散層４２との間に設けられる絶縁層である。埋込導体部１２と高濃度不純物拡散層４２との間に絶縁部１３が設けられることにより、埋込導体部１２と高濃度不純物拡散層４２とが密着して埋込導体部１２と高濃度不純物拡散層４２との間で強電界が発生することを抑制する。
【0027】
絶縁部１３は、ＳＴＩ（Shallow Trench Isolation）又は絶縁膜によって形成される。ＳＴＩとしては、一般的に用いられる材料であればよく、例えば酸化シリコンが用いられる。絶縁膜としては、酸化膜が用いられることが好ましく、特にシリコン酸化膜が用いられることが好ましい。絶縁部１３は、基板２の上面（トランジスタ形成側面）に形成したトレンチ内に、絶縁膜として例えば酸化膜を埋め込むことによって形成される。
【0028】
このような絶縁部１３が設けられることにより、埋込導体部１２と、後述する高濃度不純物拡散層４２とが密着せず、埋込導体部１２と高濃度不純物拡散層４２との間の距離が大きくなる。このため、埋込導体部１２と高濃度不純物拡散層４２との間に強電界が発生しにくくなり、固体撮像素子１００の出力の安定性が向上する。
また、このような絶縁部１３が設けられることにより、埋込導体部１２と高濃度不純物拡散層４２が縦方向（基板２の深さ方向）に対して離間する。このため、固体撮像素子１００の平面視での大きさを増大させることなく、埋込導体部１２と高濃度不純物拡散層４２との間に強電界の発生を抑制し、固体撮像素子１００の小面積化と出力の安定性の向上とを両立することができる。絶縁部１３及び埋込導体部１２の深さを深く形成する程、埋込導体部１２と高濃度不純物拡散層４２の縦方向の距離が大きくなる。このため、例えば固体撮像素子１００に流す電流の大きさ等に応じた深さの絶縁部１３及び埋込導体部１２を形成して、強電界の発生を抑制することができる。
また、このような絶縁部１３が設けられることにより、埋込導体部１２と高濃度不純物拡散層４２が縦方向（基板２の深さ方向）に対して離間する。このため、固体撮像素子１００の平面視での大きさを増大させることなく、埋込導体部１２と高濃度不純物拡散層４２との間に強電界の発生を抑制し、固体撮像素子１００の小面積化と出力の安定性の向上とを両立することができる。絶縁部１３及び埋込導体部１２の深さを深く形成する程、埋込導体部１２と高濃度不純物拡散層４２の縦方向の距離が大きくなる。このため、例えば固体撮像素子１００に流す電流の大きさ等に応じた深さの絶縁部１３及び埋込導体部１２を形成して、強電界の発生を抑制することができる。
【0029】
（ウェル層）
ウェル層２１は、Ｐ型（第一導電型の一例）の不純物が低濃度で拡散されたＰ型領域である。ウェル層２１は、後述する高濃度不純物拡散層４２よりも深い領域に形成されている。ウェル層２１は、絶縁部１３よりも深い領域において導体部１２と密接して配置されている。ウェル層２１は、後述するように、光電変換素子２２との間にＰＮ接合を形成する。
ウェル層２１は、Ｐ型（第一導電型の一例）の不純物が低濃度で拡散されたＰ型領域である。ウェル層２１は、後述する高濃度不純物拡散層４２よりも深い領域に形成されている。ウェル層２１は、絶縁部１３よりも深い領域において導体部１２と密接して配置されている。ウェル層２１は、後述するように、光電変換素子２２との間にＰＮ接合を形成する。
【0030】
（光電変換素子）
光電変換素子２２は、入射光を受光量に応じた量の電荷へ変換して蓄積するフォトダイオードである。光電変換素子２２は、基板の下面において光電変換素子２２に対して配置されたレンズ及びカラーフィルタを介して入射された、カラーフィルタの色に対応する光を受光する。画素９のそれぞれに設けられた光電変換素子２２は、ＦＦＴＩ１１によって分離されている。
光電変換素子２２は、入射光を受光量に応じた量の電荷へ変換して蓄積するフォトダイオードである。光電変換素子２２は、基板の下面において光電変換素子２２に対して配置されたレンズ及びカラーフィルタを介して入射された、カラーフィルタの色に対応する光を受光する。画素９のそれぞれに設けられた光電変換素子２２は、ＦＦＴＩ１１によって分離されている。
【0031】
光電変換素子２２は、各画素９内において、Ｐ型領域であるウェル層２１で囲まれる領域に形成された領域である。光電変換素子２２は、ウェル層２１に拡散された不純物とは異なるＮ型（第二導電型の一例）の不純物が低濃度で拡散されたＮ型領域である。これにより、光電変換素子２２は、ウェル層２１との間にＰＮ接合が形成されて、光電変換機能を有することとなる。
光電変換素子２２は、転送トランジスタＴｔｒのソース領域として機能する。
光電変換素子２２は、転送トランジスタＴｔｒのソース領域として機能する。
【0032】
（ゲート絶縁膜）
ゲート絶縁膜３１は、光電変換素子２２とフローティングディフュージョン４１との間、及びフローティングディフュージョン４１と高濃度不純物拡散層４２との間に形成された絶縁膜である。ゲート絶縁膜３１は、例えばシリコン酸化膜である。
ゲート絶縁膜３１は、光電変換素子２２とフローティングディフュージョン４１との間、及びフローティングディフュージョン４１と高濃度不純物拡散層４２との間に形成された絶縁膜である。ゲート絶縁膜３１は、例えばシリコン酸化膜である。
【0033】
（ゲート電極）
ゲート電極３２，３３，３４及び３５は、それぞれ、転送トランジスタＴｔｒ、リセットトランジスタＴｒｓ、増幅トランジスタＴａｍ及びセレクトトランジスタＴｓｌのゲート電極である。
図２Ｂに示すように、ゲート電極３２，３３，３４及び３５は、多結晶シリコン膜等の導電膜により形成される。特に、ゲート電極３２は、ウェル層２１に対して光電変換素子２２近傍まで伸びるように形成されたトレンチ内に形成されている。ゲート電極３２は、表面にゲート絶縁膜３１が設けられたトレンチ内に導電膜を埋め込むことによって形成される。
ゲート電極３２，３３，３４及び３５は、それぞれ、転送トランジスタＴｔｒ、リセットトランジスタＴｒｓ、増幅トランジスタＴａｍ及びセレクトトランジスタＴｓｌのゲート電極である。
図２Ｂに示すように、ゲート電極３２，３３，３４及び３５は、多結晶シリコン膜等の導電膜により形成される。特に、ゲート電極３２は、ウェル層２１に対して光電変換素子２２近傍まで伸びるように形成されたトレンチ内に形成されている。ゲート電極３２は、表面にゲート絶縁膜３１が設けられたトレンチ内に導電膜を埋め込むことによって形成される。
【0034】
（フローティングディフュージョン）
フローティングディフュージョン４１は、基板２のトランジスタ形成側（上側）の表面に形成され、転送トランジスタＴｔｒによって読み出された電荷を一時的に保持する領域である。フローティングディフュージョン４１は、基板２の上面のトランジスタ形成領域に例えばＮ型（第二導電型の一例）の不純物が高濃度で拡散された領域である。フローティングディフュージョン４１は、ウェル層２１のうち転送トランジスタＴｔｒのチャネル領域とリセットトランジスタＴｒｓのチャネル領域との境界を含む領域に形成される。
フローティングディフュージョン４１は、転送トランジスタＴｔｒの駆動時にはドレイン領域として機能し、リセットトランジスタＴｒｓの駆動時にはソース領域として機能する。
フローティングディフュージョン４１は、基板２のトランジスタ形成側（上側）の表面に形成され、転送トランジスタＴｔｒによって読み出された電荷を一時的に保持する領域である。フローティングディフュージョン４１は、基板２の上面のトランジスタ形成領域に例えばＮ型（第二導電型の一例）の不純物が高濃度で拡散された領域である。フローティングディフュージョン４１は、ウェル層２１のうち転送トランジスタＴｔｒのチャネル領域とリセットトランジスタＴｒｓのチャネル領域との境界を含む領域に形成される。
フローティングディフュージョン４１は、転送トランジスタＴｔｒの駆動時にはドレイン領域として機能し、リセットトランジスタＴｒｓの駆動時にはソース領域として機能する。
【0035】
（高濃度不純物拡散層）
高濃度不純物拡散層４２は、基板２のトランジスタ形成面（上面）側に形成され、例えばＮ型（第二導電型の一例）の不純物が高濃度で拡散された領域である。高濃度不純物拡散層４２は、絶縁部１３よりも浅く形成される。高濃度不純物拡散層４２は、リセットトランジスタＴｒｓのドレイン領域として機能する。
高濃度不純物拡散層４２は、基板２のトランジスタ形成面（上面）側に形成され、例えばＮ型（第二導電型の一例）の不純物が高濃度で拡散された領域である。高濃度不純物拡散層４２は、絶縁部１３よりも浅く形成される。高濃度不純物拡散層４２は、リセットトランジスタＴｒｓのドレイン領域として機能する。
【0036】
以上説明した第１実施形態に係る固体撮像素子１００では、固体撮像素子１００の平面視での大きさを増大させることなく、埋込導体部１２と高濃度不純物拡散層４２との間に強電界の発生を抑制し、固体撮像素子１００の小面積化と出力の安定性の向上とを両立することができる。
【0037】
（１．３）固体撮像素子の製造方法
図３Ａから図３Ｇを参照して、第１実施形態に係る固体撮像素子１００の製造方法について説明する。図３Ａから図３Ｇは、固体撮像素子１００の製造方法を示す工程断面図である。図３Ａから図３Ｇでは、画素９（単位画素）の工程断面図を示している。
図３Ａから図３Ｇを参照して、第１実施形態に係る固体撮像素子１００の製造方法について説明する。図３Ａから図３Ｇは、固体撮像素子１００の製造方法を示す工程断面図である。図３Ａから図３Ｇでは、画素９（単位画素）の工程断面図を示している。
【0038】
図３Ａに示すように、基板２のトランジスタ形成面（図３Ａ中の上面）となる第１主面にトレンチを形成し、絶縁材料を埋め込むことにより、ＳＴＩ１３Ａを形成する。
続いて、図３Ｂに示すように、基板２の第１主面から基板２の反対側面（図３Ｂ中の下面）である第２主面に貫通するトレンチを形成した後、シリコン酸化膜又はシリコン窒化膜等の素子分離膜１１’を埋め込む。このとき、トレンチは、ＳＴＩを貫通するように形成される。
続いて、図３Ｂに示すように、基板２の第１主面から基板２の反対側面（図３Ｂ中の下面）である第２主面に貫通するトレンチを形成した後、シリコン酸化膜又はシリコン窒化膜等の素子分離膜１１’を埋め込む。このとき、トレンチは、ＳＴＩを貫通するように形成される。
【0039】
続いて、図３Ｃに示すように、トレンチに埋め込んだ素子分離膜１１’の第１主面の一部を除去して、トレンチを形成する。これにより、素子分離膜１１’によりＦＦＴＩ１１が形成される。なお、素子分離膜１１’の第１主面の一部を除去する前に、基板２の第１主面にエッチングストッパ膜を形成しても良い。
図３Ｄに示すように、形成されたトレンチと基板２の第１主面とを覆うように、例えば不純物がドープされたポリシリコン等の半導体膜１２’を形成する。半導体膜１２’は、例えば化学気相成長（ＣＶＤ：Chemical Vapor Deposition）法等により形成される。
図３Ｄに示すように、形成されたトレンチと基板２の第１主面とを覆うように、例えば不純物がドープされたポリシリコン等の半導体膜１２’を形成する。半導体膜１２’は、例えば化学気相成長（ＣＶＤ：Chemical Vapor Deposition）法等により形成される。
【0040】
図３Ｅに示すように、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）により、基板２の第１主面に堆積した半導体膜１２’を平坦化する。これにより、埋込導体部１２が形成される。
図３Ｆに示すように、ＦＦＴＩ１１で分離された画素９内に、半導体素子を形成する。まず、基板２にＰ型不純物をイオン注入することにより、Ｐ型領域であるウェル層２１を形成する。また、ウェル層２１に囲まれた領域にＮ型不純物をイオン注入することにより、Ｎ型領域である光電変換素子２２を形成する。ウェル層２１と光電変換素子２２との間には、ＰＮ接合が形成される。次に、基板２を熱酸化処理することにより、基板２の上面から光電変換素子２２の上面近傍まで伸びるトレンチを形成する。このあと、基板２の上面及びトレンチの表面を被覆するゲート絶縁膜３１を形成する。続いて、ゲート絶縁膜３１が設けられたトレンチ内に導電膜を埋め込むとともに、基板２上面に導電膜を形成する。この後、リソグラフィ技術及びエッチング技術を用いて導電膜の一部を除去し、転送トランジスタＴｔｒのゲート電極３２と、リセットトランジスタＴｒｓのゲート電極３３とを形成する。最後に、基板２の上面の所定の領域にＮ型不純物をイオン注入したあと熱処理によりイオン注入領域を活性化させる。これにより、フローティングディフュージョン４１及び高濃度不純物拡散層４２とが形成される。
図３Ｆに示すように、ＦＦＴＩ１１で分離された画素９内に、半導体素子を形成する。まず、基板２にＰ型不純物をイオン注入することにより、Ｐ型領域であるウェル層２１を形成する。また、ウェル層２１に囲まれた領域にＮ型不純物をイオン注入することにより、Ｎ型領域である光電変換素子２２を形成する。ウェル層２１と光電変換素子２２との間には、ＰＮ接合が形成される。次に、基板２を熱酸化処理することにより、基板２の上面から光電変換素子２２の上面近傍まで伸びるトレンチを形成する。このあと、基板２の上面及びトレンチの表面を被覆するゲート絶縁膜３１を形成する。続いて、ゲート絶縁膜３１が設けられたトレンチ内に導電膜を埋め込むとともに、基板２上面に導電膜を形成する。この後、リソグラフィ技術及びエッチング技術を用いて導電膜の一部を除去し、転送トランジスタＴｔｒのゲート電極３２と、リセットトランジスタＴｒｓのゲート電極３３とを形成する。最後に、基板２の上面の所定の領域にＮ型不純物をイオン注入したあと熱処理によりイオン注入領域を活性化させる。これにより、フローティングディフュージョン４１及び高濃度不純物拡散層４２とが形成される。
【0041】
図３Ｇに示すように、各トランジスタを形成した基板２の上面を覆うように層間絶縁膜を形成した後、層間絶縁膜を貫通して埋込導体部１２に通じるコンタクトホールを形成する。最後に、コンタクトホール内に導電性材料を埋め込むことにより、ＧＮＤコンタクト５０を形成する。図３Ｇでは、層間絶縁膜を図示せず、ＧＮＤコンタクト５０のみを示している。
【0042】
（１．４）変形例
以下、固体撮像素子１００の７つの例である固体撮像素子１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、１００Ｅ、１００Ｆ及び１００Ｇについて、図４から図９を参照して説明する。固体撮像素子１００Ａ～１００Ｇは、埋込導体部１２に代えて、埋込導体部１２Ａ～１２Ｇをそれぞれ備える点で第１実施形態に係る固体撮像素子１００と相違する。
以下、固体撮像素子１００の７つの例である固体撮像素子１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、１００Ｅ、１００Ｆ及び１００Ｇについて、図４から図９を参照して説明する。固体撮像素子１００Ａ～１００Ｇは、埋込導体部１２に代えて、埋込導体部１２Ａ～１２Ｇをそれぞれ備える点で第１実施形態に係る固体撮像素子１００と相違する。
【0043】
なお、固体撮像素子１００Ａ～１００Ｇうち、第１実施形態に係る固体撮像素子１００と同様の機能を有する部分は、詳細な説明及び図４から図９への図示を省略する。すなわち、固体撮像素子１００Ａ～１００Ｇの画素９内に形成されるＦＦＴＩ１１、絶縁部１３、ウェル層２１、光電変換素子２２、ゲート絶縁膜３１、ゲート電極３２，３３，３４及び３５、並びにフローティングディフュージョン４１及び高濃度不純物拡散層４２については、詳細な説明を省略する。
【0044】
（１．４．１）第１変形例
図４は、固体撮像素子１００の変形例の一例である固体撮像素子１００Ａの画素９の断面図である。図４は、第１実施形態における図２Ｂに対応する断面図である。
図４に示すように、固体撮像素子１００Ａの埋込導体部１２Ａは、ＦＦＴＩ１１を底面とする基板２の上部に設けられたトレンチの表面に形成された導体膜である。埋込導体部１２Ａは、ウェル層２１と密着している部分があればよい。すなわち、埋込導体部１２Ａは、トレンチの一部が導体材料によって埋め込まれている（導体材料がトレンチを完全に埋め込んでいない）形状であってもよい。
図４は、固体撮像素子１００の変形例の一例である固体撮像素子１００Ａの画素９の断面図である。図４は、第１実施形態における図２Ｂに対応する断面図である。
図４に示すように、固体撮像素子１００Ａの埋込導体部１２Ａは、ＦＦＴＩ１１を底面とする基板２の上部に設けられたトレンチの表面に形成された導体膜である。埋込導体部１２Ａは、ウェル層２１と密着している部分があればよい。すなわち、埋込導体部１２Ａは、トレンチの一部が導体材料によって埋め込まれている（導体材料がトレンチを完全に埋め込んでいない）形状であってもよい。
【0045】
図９に示すように、埋込導体部１２Ｂは、基板２の上側の表面に形成されたトレンチの表面に形成された導電膜であり、トレンチ内には導電膜で側方及び下方を囲まれた空気層が存在する。埋込導体部１２Ｂは、トレンチ内に純ポリシリコン又は酸化膜が埋め込まれた構成であっても良い。
【0046】
（１．４．２）第２変形例
図５は、固体撮像素子１００の変形例の一例である固体撮像素子１００Ｂの画素９の断面図である。図５は、第１実施形態における図２Ｂに対応する断面図である。
図５に示すように、固体撮像素子１００Ｂの埋込導体部１２Ｂは、ＦＦＴＩ１１を底面とする基板２の上部に設けられたトレンチの表面に形成された導体膜である。埋込導体部１２Ｂは、ウェル層２１と密着している部分があればよい。すなわち、埋込導体部１２Ａは、トレンチの一部が導体材料によって埋め込まれている（導体材料がトレンチを完全に埋め込んでいない）形状であってもよい。すなわち、埋込導体部１２Ａ、１２Ｂは、導体材料がトレンチを完全に埋め込んでいない形状であってもよい。
図５は、固体撮像素子１００の変形例の一例である固体撮像素子１００Ｂの画素９の断面図である。図５は、第１実施形態における図２Ｂに対応する断面図である。
図５に示すように、固体撮像素子１００Ｂの埋込導体部１２Ｂは、ＦＦＴＩ１１を底面とする基板２の上部に設けられたトレンチの表面に形成された導体膜である。埋込導体部１２Ｂは、ウェル層２１と密着している部分があればよい。すなわち、埋込導体部１２Ａは、トレンチの一部が導体材料によって埋め込まれている（導体材料がトレンチを完全に埋め込んでいない）形状であってもよい。すなわち、埋込導体部１２Ａ、１２Ｂは、導体材料がトレンチを完全に埋め込んでいない形状であってもよい。
【0047】
図５に示すように、埋込導体部１２Ｂは、基板２の上側の表面に形成されたトレンチの表面に形成された導電膜であり、トレンチ内には導電膜で側方及び下方を囲まれた空気層が存在する。埋込導体部１２Ｂは、トレンチ内に純ポリシリコン又は酸化膜が埋め込まれた構成であっても良い。
【0048】
（１．４．３）第３変形例
図６Ａ及び図６Ｂは、固体撮像素子１００の変形例の一例である固体撮像素子１００Ｃの画素９の断面図である。図６Ａ及び図６Ｂは、第１実施形態における図２Ｂに対応する断面図である。
図６Ａ及び図６Ｂに示すように、固体撮像素子１００Ｃの埋込導体部１２Ｃ，１２Ｄは、ＦＦＴＩ１１を底面とする基板２の上面近傍に形成されたトレンチ内に埋め込まれている。埋込導体部１２Ｃ，１２Ｄは、断面視で逆テーパ形状又はテーパ形状を有する。ここで、図６Ａは、埋込導体部１２Ｃが埋込導体部１２Ｃの下面から上面に向けて幅が細くなるテーパ形状である場合の構成を例示している。図６Ｂは、埋込導体部１２Ｄが埋込導体部１２Ｃの上面から下面に向けて幅が細くなるテーパ形状である場合の構成を例示している。
図６Ａ及び図６Ｂは、固体撮像素子１００の変形例の一例である固体撮像素子１００Ｃの画素９の断面図である。図６Ａ及び図６Ｂは、第１実施形態における図２Ｂに対応する断面図である。
図６Ａ及び図６Ｂに示すように、固体撮像素子１００Ｃの埋込導体部１２Ｃ，１２Ｄは、ＦＦＴＩ１１を底面とする基板２の上面近傍に形成されたトレンチ内に埋め込まれている。埋込導体部１２Ｃ，１２Ｄは、断面視で逆テーパ形状又はテーパ形状を有する。ここで、図６Ａは、埋込導体部１２Ｃが埋込導体部１２Ｃの下面から上面に向けて幅が細くなるテーパ形状である場合の構成を例示している。図６Ｂは、埋込導体部１２Ｄが埋込導体部１２Ｃの上面から下面に向けて幅が細くなるテーパ形状である場合の構成を例示している。
【0049】
埋込導体部１２Ｃ，１２Ｄを形成するために、まず、基板２の上面に形成されたＳＴＩを貫通するようにＦＦＴＩ１１及び埋込導体部１２Ｃ，１２Ｄを形成するためのトレンチを形成し、トレンチ内に絶縁膜を埋め込んでＦＦＴＩ１１を形成する。続いて、トレンチ内のＦＦＴＩ１１の上部に導体膜を埋め込むことにより、埋込導体部１２Ｃ，１２Ｄを形成する。埋込導体部１２Ｃ，１２Ｄの形成時におけるエッチング等のプロセスによっては、トレンチの形状がテーパ形状となる場合があり、埋込導体部１２Ｃ，１２Ｄの断面形状もテーパ形状となる。
【0050】
（１．４．４）第４変形例
図７は、固体撮像素子１００の変形例の一例である固体撮像素子１００Ｄの画素９の断面図である。図７は、第１実施形態における図２Ｂに対応する断面図である。
図７に示すように、固体撮像素子１００Ｄの埋込導体部１２Ｅ及び絶縁部１３Ｅは、それぞれ断面視で下面から上面に向けて幅が細くなるテーパ形状を有する。
図７は、固体撮像素子１００の変形例の一例である固体撮像素子１００Ｄの画素９の断面図である。図７は、第１実施形態における図２Ｂに対応する断面図である。
図７に示すように、固体撮像素子１００Ｄの埋込導体部１２Ｅ及び絶縁部１３Ｅは、それぞれ断面視で下面から上面に向けて幅が細くなるテーパ形状を有する。
【0051】
埋込導体部１２Ｅを形成するために、まず、基板２の上面に例えばトレンチを形成して絶縁部１３となるＳＴＩを形成する。続いて、ＦＦＴＩ１１及び埋込導体部１２Ｅを形成するためのトレンチをＳＴＩを貫通するように形成し、トレンチ内に絶縁膜を埋め込んでＦＦＴＩ１１を形成する。最後に、トレンチ内のＦＦＴＩ１１の上部に導体膜を埋め込むことにより、埋込導体部１２Ｅを形成する。埋込導体部１２Ｅの形成時におけるエッチング等のプロセスによっては、絶縁部１３を形成する際に形成されるトレンチの形状及び埋込導体部１２Ｅを形成する際に形成されるトレンチの形状がいずれもテーパ形状となる場合がある。このような場合、絶縁部１３及び埋込導体部１２Ｅの断面形状も同様にテーパ形状となる。
【0052】
（１．４．５）第５変形例
図８は、固体撮像素子１００の変形例の一例である固体撮像素子１００Ｅの画素９の断面図である。図８は、第１実施形態における図２Ｂに対応する断面図である。
図８に示すように、固体撮像素子１００Ｅの埋込導体部１２Ｆは、ＦＦＴＩ１１を底面とする基板２の上面近傍に形成されたトレンチ内に埋め込まれている。埋込導体部１２Ｆは、断面視で基板２の上面に向かって径が徐々に大きくなる円柱が複数段積層された形状を有する。
埋込導体部１２Ｆを形成するために、まず、基板２の上面に形成されたＳＴＩを貫通するようにＦＦＴＩ１１及び埋込導体部１２Ｆを形成するためのトレンチを形成し、トレンチ内に絶縁膜を埋め込んでＦＦＴＩ１１を形成する。続いて、トレンチ内のＦＦＴＩ１１の上部に導体膜を埋め込むことにより、埋込導体部１２Ｆを形成する。
このとき、ＦＦＴＩ１１及び埋込導体部１２Ｆを形成するためのトレンチを複数回のエッチングによって形成することで、トレンチの形状が円柱が複数段積層された形状となる場合がある。この場合、埋込導体部１２Ｆの断面形状も円柱が複数段積層された形状となる。
図８は、固体撮像素子１００の変形例の一例である固体撮像素子１００Ｅの画素９の断面図である。図８は、第１実施形態における図２Ｂに対応する断面図である。
図８に示すように、固体撮像素子１００Ｅの埋込導体部１２Ｆは、ＦＦＴＩ１１を底面とする基板２の上面近傍に形成されたトレンチ内に埋め込まれている。埋込導体部１２Ｆは、断面視で基板２の上面に向かって径が徐々に大きくなる円柱が複数段積層された形状を有する。
埋込導体部１２Ｆを形成するために、まず、基板２の上面に形成されたＳＴＩを貫通するようにＦＦＴＩ１１及び埋込導体部１２Ｆを形成するためのトレンチを形成し、トレンチ内に絶縁膜を埋め込んでＦＦＴＩ１１を形成する。続いて、トレンチ内のＦＦＴＩ１１の上部に導体膜を埋め込むことにより、埋込導体部１２Ｆを形成する。
このとき、ＦＦＴＩ１１及び埋込導体部１２Ｆを形成するためのトレンチを複数回のエッチングによって形成することで、トレンチの形状が円柱が複数段積層された形状となる場合がある。この場合、埋込導体部１２Ｆの断面形状も円柱が複数段積層された形状となる。
【0053】
（１．４．６）第６変形例
図９は、固体撮像素子１００の変形例の一例である固体撮像素子１００Ｆの画素９の断面図である。図９は、第１実施形態における図２Ｂに対応する断面図である。
図９に示すように、固体撮像素子１００Ｆの埋込導体部１２Ｇは、ＦＦＴＩ１１を底面とする基板２の上面近傍に形成されたトレンチ内に埋め込まれている。埋込導体部１２Ｇは、断面視でＦＦＴＩ１１よりも広い幅を有している。
埋込導体部１２Ｇの形成時におけるエッチング等のプロセスによっては、埋込導体部１２Ｇ形成部分のトレンチの幅がＦＦＴＩ１１形成部分のトレンチの幅よりも広くなる場合がある。このような場合、埋込導体部１２Ｇは、断面視でＦＦＴＩ１１よりも広い幅を有することとなる。
図９は、固体撮像素子１００の変形例の一例である固体撮像素子１００Ｆの画素９の断面図である。図９は、第１実施形態における図２Ｂに対応する断面図である。
図９に示すように、固体撮像素子１００Ｆの埋込導体部１２Ｇは、ＦＦＴＩ１１を底面とする基板２の上面近傍に形成されたトレンチ内に埋め込まれている。埋込導体部１２Ｇは、断面視でＦＦＴＩ１１よりも広い幅を有している。
埋込導体部１２Ｇの形成時におけるエッチング等のプロセスによっては、埋込導体部１２Ｇ形成部分のトレンチの幅がＦＦＴＩ１１形成部分のトレンチの幅よりも広くなる場合がある。このような場合、埋込導体部１２Ｇは、断面視でＦＦＴＩ１１よりも広い幅を有することとなる。
【0054】
＜第１実施形態の効果＞
本実施形態に係る固体撮像装置１及び固体撮像素子１００、並びに固体撮像素子１００Ａ～１００Ｇでは、以下の効果を奏する。
（１）固体撮像素子１００では、各画素９を分離する完全貫通型素子分離（ＦＦＴＩ）１１の上方に密接して、コンタクト電極として機能する埋込導体部１２を設ける。これにより、固体撮像素子１００の画素９内にコンタクト電極を設ける必要がなく、各画素９の平面視での面積の増大を抑制することができるため、固体撮像素子１００の小面積化を図ることができる。
本実施形態に係る固体撮像装置１及び固体撮像素子１００、並びに固体撮像素子１００Ａ～１００Ｇでは、以下の効果を奏する。
（１）固体撮像素子１００では、各画素９を分離する完全貫通型素子分離（ＦＦＴＩ）１１の上方に密接して、コンタクト電極として機能する埋込導体部１２を設ける。これにより、固体撮像素子１００の画素９内にコンタクト電極を設ける必要がなく、各画素９の平面視での面積の増大を抑制することができるため、固体撮像素子１００の小面積化を図ることができる。
【0055】
（２）固体撮像素子１００では、平面視において埋込導体部１２と高濃度不純物拡散層４２との間に絶縁部１３が設けられている。これにより、固体撮像素子１００では、埋込導体部１２と高濃度不純物拡散層４２とが互いに密着せず、埋込導体部１２と高濃度不純物拡散層４２との間の距離が大きくなる。このため、埋込導体部１２と高濃度不純物拡散層４２との間に強電界が発生しにくくなり、固体撮像素子１００の出力の安定性が向上する。
【0056】
（３）固体撮像素子１００では、断面視において、絶縁部１３よりも深く形成された埋込導体部１２と、基板２のトランジスタ形成面の表面近傍に絶縁部１３よりも浅く形成された高濃度不純物拡散層４２との間に絶縁部１３が設けられている。これにより、埋込導体部１２と高濃度不純物拡散層４２が縦方向（基板２の深さ方向）に離間する。このため、固体撮像素子１００の平面視での大きさを増大させることなく、埋込導体部１２と高濃度不純物拡散層４２との間に強電界の発生を抑制し、固体撮像素子１００の小面積化と出力の安定性の向上とを両立することができる。
【0057】
２．第２実施形態：固体撮像素子
本開示の第２実施形態に係る固体撮像素子２００について説明する。固体撮像素子２００は、第１実施形態において説明した固体撮像装置１の固体撮像素子１００に代えて使用可能な固体撮像素子である。
第２実施形態では、固体撮像素子２００の３つの例である固体撮像素子２００Ａ、２００Ｂ及び２００Ｃについて、図１０から図１２を参照して説明する。なお、固体撮像素子２００のうち、第１実施形態に係る固体撮像素子１００と同様の機能を有する部分は、詳細な説明及び図１０から図１２への図示を省略する。すなわち、固体撮像素子２００Ａの画素９内に形成されるウェル層２１、光電変換素子２２、ゲート絶縁膜３１、ゲート電極３２，３３，３４及び３５、並びにフローティングディフュージョン４１及び高濃度不純物拡散層４２については、詳細な説明を省略する。
本開示の第２実施形態に係る固体撮像素子２００について説明する。固体撮像素子２００は、第１実施形態において説明した固体撮像装置１の固体撮像素子１００に代えて使用可能な固体撮像素子である。
第２実施形態では、固体撮像素子２００の３つの例である固体撮像素子２００Ａ、２００Ｂ及び２００Ｃについて、図１０から図１２を参照して説明する。なお、固体撮像素子２００のうち、第１実施形態に係る固体撮像素子１００と同様の機能を有する部分は、詳細な説明及び図１０から図１２への図示を省略する。すなわち、固体撮像素子２００Ａの画素９内に形成されるウェル層２１、光電変換素子２２、ゲート絶縁膜３１、ゲート電極３２，３３，３４及び３５、並びにフローティングディフュージョン４１及び高濃度不純物拡散層４２については、詳細な説明を省略する。
【0058】
（２．１）固体撮像素子２００の第１の例
図１０は、固体撮像素子２００の一例である固体撮像素子２００Ａのレイアウトの一例を示す平面図である。
図１０に示すように、固体撮像素子２００Ａは、埋込導体部１２が、画素９同士の境界に設けられたＦＦＴＩ１１の一部の面に密接して設けられている点で、第１実施形態に係る固体撮像素子１００と相違する。
以下、ＦＦＴＩ１１及び埋込導体部１２の配置、並びにＧＮＤコンタクト５０の接続について説明する。
図１０は、固体撮像素子２００の一例である固体撮像素子２００Ａのレイアウトの一例を示す平面図である。
図１０に示すように、固体撮像素子２００Ａは、埋込導体部１２が、画素９同士の境界に設けられたＦＦＴＩ１１の一部の面に密接して設けられている点で、第１実施形態に係る固体撮像素子１００と相違する。
以下、ＦＦＴＩ１１及び埋込導体部１２の配置、並びにＧＮＤコンタクト５０の接続について説明する。
【0059】
図１０に示すように、固体撮像素子２００ＡのＦＦＴＩ１１は、画素９同士の境界の全てに設けられている。また、固体撮像素子２００Ａの埋込導体部１２は、各画素９同士の境界の一部、特に２×２で配置された４つの画素９のうち、隣接する画素９同士を分離する４つのＦＦＴＩ１１が交差する部分（４つの画素９の中心部分）にのみ設けられている。すなわち、固体撮像素子２００Ａの埋込導体部１２は、一つの画素９の四隅に設けられている。
【0060】
４つのＦＦＴＩ１１が交差する部分において、ＦＦＴＩ１１の上方（図１０における手前側）に隣接して埋込導体部１２が設けられている。埋込導体部１２は、絶縁部１３よりも深く形成されることにより、ウェル層２１と密接して配置される。
一方、４つのＦＦＴＩ１１が交差する部分以外の部分において、ＦＦＴＩ１１の上方（図１０における手前側）には埋込導体部１２が設けられておらず、基板２のトランジスタ形成側面（図１０における手前側面）から下面（図１０における奥側面）まで貫通するＦＦＴＩ１１が設けられている。
一方、４つのＦＦＴＩ１１が交差する部分以外の部分において、ＦＦＴＩ１１の上方（図１０における手前側）には埋込導体部１２が設けられておらず、基板２のトランジスタ形成側面（図１０における手前側面）から下面（図１０における奥側面）まで貫通するＦＦＴＩ１１が設けられている。
【0061】
埋込導体部１２がＦＦＴＩ１１の一部の上方（一つの画素９の四隅）に設けられる場合、埋込導体部１２は、半導体材料の埋め込み後に、埋め込んだ半導体材料の上部を除去し、例えば酸化シリコン等の絶縁体で上部を覆って封止しても良い。
【0062】
埋込導体部１２は、隣接する４つの画素９間でＧＮＤコンタクト用のコンタクト電極として共用される。画素９は、それぞれの四隅に４つのコンタクト電極を有することとなる。このため、固体撮像素子２００Ａでは、いずれかの埋込導体部１２がコンタクト電極として機能しなくなった場合であっても、他の埋込導体部１２がコンタクト電極として機能し、固体撮像素子２００Ａを有する固体撮像装置１の品質が向上する。
【0063】
（２．２）固体撮像素子２００の第２の例
図１１は、固体撮像素子２００の一例である固体撮像素子２００Ｂのレイアウトの一例を示す平面図である。
図１１に示すように、固体撮像素子２００Ｂは、埋込導体部１２が、画素９同士の境界に設けられたＦＦＴＩ１１の一部の面に密接して設けられている点で、第１実施形態に係る固体撮像素子１００と相違する。また、固体撮像素子２００Ｂは、形成された埋込導体部１２のうちの一部に対してＧＮＤコンタクト５０が接続されて、埋込導体部１２の一部のみがコンタクト電極として機能する点で、固体撮像素子２００Ａと相違する。
以下、ＦＦＴＩ１１及び埋込導体部１２の配置、並びにＧＮＤコンタクト５０の接続について説明する。
図１１は、固体撮像素子２００の一例である固体撮像素子２００Ｂのレイアウトの一例を示す平面図である。
図１１に示すように、固体撮像素子２００Ｂは、埋込導体部１２が、画素９同士の境界に設けられたＦＦＴＩ１１の一部の面に密接して設けられている点で、第１実施形態に係る固体撮像素子１００と相違する。また、固体撮像素子２００Ｂは、形成された埋込導体部１２のうちの一部に対してＧＮＤコンタクト５０が接続されて、埋込導体部１２の一部のみがコンタクト電極として機能する点で、固体撮像素子２００Ａと相違する。
以下、ＦＦＴＩ１１及び埋込導体部１２の配置、並びにＧＮＤコンタクト５０の接続について説明する。
【0064】
図１１に示すように、固体撮像素子２００ＢのＦＦＴＩ１１は、画素９同士の境界の全てに設けられている。また、固体撮像素子２００Ｂの埋込導体部１２は、各画素９同士の境界の一部、特に２×２で配置された４つの画素９のうち、隣接する画素９同士を分離する４つのＦＦＴＩ１１が交差する部分（４つの画素９の中心部分）にのみ設けられている。すなわち、固体撮像素子２００Ｂの埋込導体部１２は、一つの画素９の四隅に設けられている。
【0065】
４つのＦＦＴＩ１１が交差する部分において、ＦＦＴＩ１１の上方（図１１における手前側）には、絶縁部１３よりも深く、かつウェル層２１と接触するように形成された埋込導体部１２が設けられている。ＧＮＤコンタクト５０は、４つのＦＦＴＩ１１が交差する部分に設けられた埋込導体部１２のうちの一部と接続される。ＧＮＤコンタクト５０は、隣接した画素９と電気的に接続できればよい。このため、例えば図１１に示すように、一つの画素９において、対角の位置に設けられた一対の埋込導体部１２に対してＧＮＤコンタクト５０が接続されていればよい。
【0066】
上述したように配置された埋込導体部１２は、隣接する４つの画素９間でＧＮＤコンタクト用のコンタクト電極として共用される。画素９は、それぞれの二隅に２つのコンタクト電極を有することとなる。このため、固体撮像素子２００Ｂでは、一つの埋込導体部１２がコンタクト電極として機能しなくなった場合であっても、他の埋込導体部１２がコンタクト電極として機能し、固体撮像素子２００Ｂを有する固体撮像装置１の品質が向上する。
【0067】
（２．３）固体撮像素子２００の第３の例
図１２は、固体撮像素子２００の一例である固体撮像素子２００Ｃのレイアウトの一例を示す平面図である。
図１２に示すように、固体撮像素子２００Ｃは、埋込導体部１２が、画素９同士の境界に設けられたＦＦＴＩ１１の一部の面に密接して設けられている点で、第１実施形態に係る固体撮像素子１００と相違する。また、固体撮像素子２００Ｃは、一つの画素９の対角の位置（二隅）のみに埋込導体部１２が設けられている点で、固体撮像素子２００Ａと相違する。
以下、ＦＦＴＩ１１及び埋込導体部１２の配置、並びにＧＮＤコンタクト５０の接続について説明する。
図１２は、固体撮像素子２００の一例である固体撮像素子２００Ｃのレイアウトの一例を示す平面図である。
図１２に示すように、固体撮像素子２００Ｃは、埋込導体部１２が、画素９同士の境界に設けられたＦＦＴＩ１１の一部の面に密接して設けられている点で、第１実施形態に係る固体撮像素子１００と相違する。また、固体撮像素子２００Ｃは、一つの画素９の対角の位置（二隅）のみに埋込導体部１２が設けられている点で、固体撮像素子２００Ａと相違する。
以下、ＦＦＴＩ１１及び埋込導体部１２の配置、並びにＧＮＤコンタクト５０の接続について説明する。
【0068】
図１２に示すように、固体撮像素子２００ＣのＦＦＴＩ１１は、画素９同士の境界の全てに設けられている。また、固体撮像素子２００Ｃの埋込導体部１２は、各画素９同士の境界の一部に設けられている。埋込導体部１２は、一つの画素９の一対の対角上の位置に設けられている。
【0069】
一つの画素９の対角の位置において、ＦＦＴＩ１１の上方（図１２における手前側）には、絶縁部１３よりも深く、かつウェル層２１と接触するように形成された埋込導体部１２が設けられている。ＧＮＤコンタクト５０は、画素９の対角に設けられた埋込導体部１２のそれぞれと接続される。
【0070】
上述したように配置された埋込導体部１２は、隣接する４つの画素９間でＧＮＤコンタクト用のコンタクト電極として共用される。画素９は、それぞれの二隅に２つのコンタクト電極を有することとなる。このため、固体撮像素子２００Ｃでは、一つの埋込導体部１２がコンタクト電極として機能しなくなった場合であっても、他の埋込導体部１２がコンタクト電極として機能し、固体撮像素子２００Ｃを有する固体撮像装置１の品質が向上する。
また、固体撮像素子２００Ｃのように、ＧＮＤコンタクト５０を配置しない部分には埋込導体部１２を設けないことにより、固体撮像素子２００Ｃの特性や、固体撮像素子２００Ｃ製造時における歩留まりが高くなる。
また、固体撮像素子２００Ｃのように、ＧＮＤコンタクト５０を配置しない部分には埋込導体部１２を設けないことにより、固体撮像素子２００Ｃの特性や、固体撮像素子２００Ｃ製造時における歩留まりが高くなる。
【0071】
なお、固体撮像素子２００は、埋込導体部１２に代えて、第１実施形態の変形例の埋込導体部１２Ａ～１２Ｇのいずれかを有していても良い。
【0072】
＜第２実施形態の効果＞
本実施形態に係る固体撮像素子２００では、第１実施形態に記載の効果に加えて、以下の効果を奏する。
（４）固体撮像素子２００では、各画素９の角部にコンタクト電極として機能する埋込導体部１２が設けられている。これにより、埋込導体部１２は、隣接する４つの画素９間でＧＮＤコンタクト用のコンタクト電極として共用され、いずれかの埋込導体部１２がコンタクト電極として機能しなくなった場合であっても他の埋込導体部１２がコンタクト電極として機能する。このため、固体撮像素子２００Ａを有する固体撮像装置１の品質が向上する。
本実施形態に係る固体撮像素子２００では、第１実施形態に記載の効果に加えて、以下の効果を奏する。
（４）固体撮像素子２００では、各画素９の角部にコンタクト電極として機能する埋込導体部１２が設けられている。これにより、埋込導体部１２は、隣接する４つの画素９間でＧＮＤコンタクト用のコンタクト電極として共用され、いずれかの埋込導体部１２がコンタクト電極として機能しなくなった場合であっても他の埋込導体部１２がコンタクト電極として機能する。このため、固体撮像素子２００Ａを有する固体撮像装置１の品質が向上する。
【0073】
（５）固体撮像素子２００では、各画素９の対角の角部（二隅）のみに埋込導体部１２が設けられている。これにより、各画素９の四隅に埋込導体部１２が設けられた場合と比較して、固体撮像素子２００Ｃの特性や固体撮像素子２００Ｃ製造時における歩留まりが向上する。
【0074】
３．第３実施形態：固体撮像素子
本開示の第３実施形態に係る固体撮像素子３００について説明する。固体撮像素子３００は、第１実施形態において説明した固体撮像装置１の固体撮像素子１００に代えて使用可能な固体撮像素子である。
本開示の第３実施形態に係る固体撮像素子３００について説明する。固体撮像素子３００は、第１実施形態において説明した固体撮像装置１の固体撮像素子１００に代えて使用可能な固体撮像素子である。
【0075】
（３．１）固体撮像素子の構成
第３実施形態では、固体撮像素子３００について図１３を参照して説明する。なお、固体撮像素子３００のうち、第１実施形態に係る固体撮像素子１００と同様の機能を有する部分は、詳細な説明及び図１３への図示を省略する。すなわち、固体撮像素子３００の画素９内に形成されるウェル層２１、光電変換素子２２、ゲート絶縁膜３１、ゲート電極３２，３３，３４及び３５、並びにフローティングディフュージョン４１及び高濃度不純物拡散層４２については、詳細な説明及び図示を省略する。
第３実施形態では、固体撮像素子３００について図１３を参照して説明する。なお、固体撮像素子３００のうち、第１実施形態に係る固体撮像素子１００と同様の機能を有する部分は、詳細な説明及び図１３への図示を省略する。すなわち、固体撮像素子３００の画素９内に形成されるウェル層２１、光電変換素子２２、ゲート絶縁膜３１、ゲート電極３２，３３，３４及び３５、並びにフローティングディフュージョン４１及び高濃度不純物拡散層４２については、詳細な説明及び図示を省略する。
【0076】
図１３は、固体撮像素子３００の画素９の断面図である。図１３は、第１実施形態における図２Ｂに対応する断面図である。固体撮像素子３００は、絶縁部１３に代えて、絶縁部３１３を備える点で第１実施形態に係る固体撮像素子１００と相違する。
図１３に示すように、絶縁部３１３は、埋込導体部１２と高濃度不純物拡散層４２との間に設けられたトレンチの表面を覆う絶縁膜と、トレンチ内に埋め込まれた純ポリシリコン又は酸化物との二層構造となっている。また、絶縁部３１３は、純ポリシリコン又は酸化物に代えて空気層（エアギャップ）が設けられていても良い。すなわち、絶縁部３１３は、少なくとも表面が絶縁材料で形成されていればよい。
このような絶縁部３１３を設けることにより、絶縁部１３と比較して絶縁部３１３の幅を狭くすることができ、画素の微細化に有効である。
図１３に示すように、絶縁部３１３は、埋込導体部１２と高濃度不純物拡散層４２との間に設けられたトレンチの表面を覆う絶縁膜と、トレンチ内に埋め込まれた純ポリシリコン又は酸化物との二層構造となっている。また、絶縁部３１３は、純ポリシリコン又は酸化物に代えて空気層（エアギャップ）が設けられていても良い。すなわち、絶縁部３１３は、少なくとも表面が絶縁材料で形成されていればよい。
このような絶縁部３１３を設けることにより、絶縁部１３と比較して絶縁部３１３の幅を狭くすることができ、画素の微細化に有効である。
【0077】
なお、固体撮像素子３００は、埋込導体部１２に代えて、第１実施形態の変形例の埋込導体部１２Ａ～１２Ｇのいずれかを有していても良い。
【0078】
＜第３実施形態の効果＞
本実施形態に係る固体撮像素子３００では、第１実施形態に記載の効果に加えて、以下の効果を奏する。
（６）固体撮像素子３００では、絶縁部３１３が、トレンチ表面に形成された絶縁膜と、絶縁膜が形成されたトレンチ内に埋め込まれた純ポリシリコン又は酸化膜、もしくは空気層との二層構造とされている。これにより、絶縁部３１３の幅をより狭く形成することができ、固体撮像素子３００の小面積化にさらに有効となる。
本実施形態に係る固体撮像素子３００では、第１実施形態に記載の効果に加えて、以下の効果を奏する。
（６）固体撮像素子３００では、絶縁部３１３が、トレンチ表面に形成された絶縁膜と、絶縁膜が形成されたトレンチ内に埋め込まれた純ポリシリコン又は酸化膜、もしくは空気層との二層構造とされている。これにより、絶縁部３１３の幅をより狭く形成することができ、固体撮像素子３００の小面積化にさらに有効となる。
【0079】
４．第４実施形態：固体撮像素子
本開示の第４実施形態に係る固体撮像素子４００について説明する。固体撮像素子４００は、第１実施形態において説明した固体撮像装置１の固体撮像素子１００に代えて使用可能な固体撮像素子である。
本開示の第４実施形態に係る固体撮像素子４００について説明する。固体撮像素子４００は、第１実施形態において説明した固体撮像装置１の固体撮像素子１００に代えて使用可能な固体撮像素子である。
【0080】
（４．１）固体撮像素子の構成
第４実施形態では、固体撮像素子４００について、図１４Ａから図１４Ｃを参照して説明する。固体撮像素子４００は、埋込導体部１２に代えて画素９間接続用の埋込導体部４１２を備える点で第１実施形態に係る固体撮像素子１００と相違する。また、固体撮像素子４００は、絶縁部４１４を備える点で第１実施形態に係る固体撮像素子１００と相違する。さらに、固体撮像素子４００は、コンタクト電極４６０及び埋込導体部４３と、が設けられる点で第１実施形態に係る固体撮像素子１００と相違する。
第４実施形態では、固体撮像素子４００について、図１４Ａから図１４Ｃを参照して説明する。固体撮像素子４００は、埋込導体部１２に代えて画素９間接続用の埋込導体部４１２を備える点で第１実施形態に係る固体撮像素子１００と相違する。また、固体撮像素子４００は、絶縁部４１４を備える点で第１実施形態に係る固体撮像素子１００と相違する。さらに、固体撮像素子４００は、コンタクト電極４６０及び埋込導体部４３と、が設けられる点で第１実施形態に係る固体撮像素子１００と相違する。
【0081】
なお、固体撮像素子４００のうち、第１実施形態に係る固体撮像素子１００と同様の機能を有する部分は、詳細な説明及び図１４Ａから図１４Ｃへの図示を省略する。すなわち、固体撮像素子４００の画素９内に形成されるＦＦＴＩ１１、絶縁部１３、ウェル層２１、光電変換素子２２、ゲート絶縁膜３１、ゲート電極３２，３３，３４及び３５、並びにフローティングディフュージョン４１及び高濃度不純物拡散層４２については、詳細な説明を省略する。
【0082】
図１４Ａは、固体撮像素子４００のレイアウトの一例を示す平面図である。図１４Ｂは、図１４Ａに示すＢ－Ｂ’断面における固体撮像素子４００の画素９の断面図である。図１４Ｂは、転送トランジスタＴｔｒ及びリセットトランジスタＴｒｓを含む部分における断面図である。図１４Ｃは、図１４Ａに示すＣ－Ｃ’断面における固体撮像素子４００の画素９の断面図である。図１４Ｃは、増幅トランジスタＴａｍ及びセレクトトランジスタＴｓｌを含む部分における断面図である。
【0083】
図１４Ａに示すように、固体撮像素子４００は、画素９内にコンタクト電極４６０を有している。また、図１４Ｂ及び図１４Ｃに示すように、固体撮像素子４００は、ＦＦＴＩ１１の上部に設けられた埋込導体部４１２と、埋込導体部４１２の上部に設けられた絶縁部４１４とを有している。
【0084】
埋込導体部４１２は、ＦＦＴＩ１１と絶縁部４１４との間に設けられる。埋込導体部４１２は、基板２の絶縁部１３よりも深い位置まで形成され、隣接する画素９双方のウェル層２１と密接して配置されている。すなわち、埋込導体部４１２は、各画素９間を電気的に接続する機能を有する。一方、本実施形態の埋込導体部４１２は、第１実施形態の埋込導体部１２と異なり、コンタクト電極としての機能は有していない。
埋込導体部４１２は、埋込導体部１２と同様の材料により形成される。埋込導体部４１２は、ＦＦＴＩ１１の上部に導体膜を埋め込んだ後、埋め込んだ導体の上部を除去して形成される。
埋込導体部４１２は、埋込導体部１２と同様の材料により形成される。埋込導体部４１２は、ＦＦＴＩ１１の上部に導体膜を埋め込んだ後、埋め込んだ導体の上部を除去して形成される。
【0085】
絶縁部４１４は、埋込導体部４１２の上部に設けられ、絶縁部４１４のキャップ層としての機能を有する。絶縁部４１４は、例えば酸化シリコン又は窒化シリコン、もしくはその他の絶縁部により形成される。絶縁部４１４は、トレンチ内の埋込導体部４１２上部に絶縁部を埋め込むことにより形成される。
【0086】
図１４Ａに示すように、コンタクト電極４６０は、ＧＮＤコンタクト５０と接続されてコンタクトを取るための領域である。図１４Ｃに示すように、コンタクト電極４６０は、ウェル層２１と接続され、ウェル層２１をＧＮＤコンタクト５０から入力された電位に固定する。コンタクト電極４６０は、画素９領域内に形成される。また、コンタクト電極４６０は、画素９領域内とともに画素９領域の外（図１に示す画素領域３の外）に配置されてもよい。コンタクト電極４６０が画素９領域内に形成される場合、コンタクト電極４６０は、数個の画素９に１つ設けられる。この場合、コンタクト電極４６０が設けられる画素９は、青色（Ｂ）のカラーフィルタが設けられた画素９であることが好ましい。短波長である青色光が入射される画素９では、青色光の光学特性に起因して光入射面の反対側面（図１４Ｂの上面）となるトランジスタ形成面のパターンの違いの影響を抑制することができるためである。このため、青色（Ｂ）のカラーフィルタが設けられた画素９にコンタクト電極４６０を設けた場合、画素９間の出力のバラつきを抑制し、各画素９からの出力を均一性を向上させることができる。
【0087】
画素９は、埋込導体部４１２により電気的に接続されている。このため、１つのコンタクト電極４６０が分離された個々の画素９のウェル層２１の電位（基準電位）コンタクトとして機能する。画素９は、コンタクト電極４６０は、ＧＮＤコンタクト５０とコンタクトを取るために設けられた、不純物が高濃度で拡散された領域である。図１４Ｃに示すように、コンタクト電極４６０は、下面がウェル層２１と電気的に接触する深さに形成される。コンタクト電極４６０は、基板２に設けられたトレンチ内に導体膜が埋め込まれて形成される。導体膜は、例えばＰ型の不純物がドープされたシリコン又は他の半導体材料、もしくは金属が用いられることが好ましい。シリコンとしては、例えば多結晶シリコン、アモルファスシリコン、エピタキシャル成長させたシリコン等が好ましい。
【0088】
＜第４実施形態の効果＞
本実施形態に係る固体撮像素子４００では、以下の効果を奏する。
（７）固体撮像素子４００では、各画素９間が埋込導体部４１２で電気的に接続されるとともに、コンタクト電極４６０が数個の画素９のうちの一つの画素９に設けられる。これにより、各画素９毎にコンタクト電極４６０を設ける場合と比較してコンタクト電極４６０の数を減少させ、固体撮像素子３００の小面積化に有効となる。
本実施形態に係る固体撮像素子４００では、以下の効果を奏する。
（７）固体撮像素子４００では、各画素９間が埋込導体部４１２で電気的に接続されるとともに、コンタクト電極４６０が数個の画素９のうちの一つの画素９に設けられる。これにより、各画素９毎にコンタクト電極４６０を設ける場合と比較してコンタクト電極４６０の数を減少させ、固体撮像素子３００の小面積化に有効となる。
【0089】
（８）固体撮像素子４００では、青色（Ｂ）のカラーフィルタが設けられ波長の短い青色光が入射する画素９にコンタクト電極４６０を設けてもよい。この場合、コンタクト電極４６０の有無による画素９間の出力のバラつきを抑制し、各画素９からの出力を均一性を向上させることができる。
【0090】
５．第５実施形態：固体撮像素子
本開示の第５実施形態に係る固体撮像素子５００について説明する。固体撮像素子５００は、第１実施形態において説明した固体撮像装置１の固体撮像素子１００に代えて使用可能な固体撮像素子である。
本開示の第５実施形態に係る固体撮像素子５００について説明する。固体撮像素子５００は、第１実施形態において説明した固体撮像装置１の固体撮像素子１００に代えて使用可能な固体撮像素子である。
【0091】
（５．１）固体撮像素子の構成
第５実施形態では、固体撮像素子５００について、図１５Ａから図１５Ｃを参照して説明する。図１５Ａに示すように、固体撮像素子５００は、埋込導体部５１２が、画素９同士の境界に設けられたＦＦＴＩ１１の一部の面に密接して設けられている点で、第１実施形態に係る固体撮像素子１００と相違する。固体撮像素子５００は、平面視で一つの画素９の四隅を含む領域にそれぞれ埋込導体部５１２を備えている。また、固体撮像素子５００は、２つの画素９に挟まれた境界上にそれぞれ設けられた埋込導体部５１５を備える点で第１実施形態に係る固体撮像素子１００と相違する。
第５実施形態では、固体撮像素子５００について、図１５Ａから図１５Ｃを参照して説明する。図１５Ａに示すように、固体撮像素子５００は、埋込導体部５１２が、画素９同士の境界に設けられたＦＦＴＩ１１の一部の面に密接して設けられている点で、第１実施形態に係る固体撮像素子１００と相違する。固体撮像素子５００は、平面視で一つの画素９の四隅を含む領域にそれぞれ埋込導体部５１２を備えている。また、固体撮像素子５００は、２つの画素９に挟まれた境界上にそれぞれ設けられた埋込導体部５１５を備える点で第１実施形態に係る固体撮像素子１００と相違する。
【0092】
なお、固体撮像素子５００のうち、第１実施形態に係る固体撮像素子１００と同様の機能を有する部分は、詳細な説明及び図１５Ａから図１５Ｃへの図示を省略する。すなわち、固体撮像素子５００の画素９内に形成されるＦＦＴＩ１１、絶縁部１３、ウェル層２１、光電変換素子２２、ゲート絶縁膜３１、ゲート電極３２，３３，３４及び３５、並びにフローティングディフュージョン４１及び高濃度不純物拡散層４２については、詳細な説明を省略する。
【0093】
図１５Ａは、固体撮像素子５００のレイアウトの一例を示す平面図である。図１５Ｂは、図２Ａに示すＤ－Ｄ’断面における固体撮像素子５００の画素９の断面図である。図１５Ｂは、電子トラップ機能を有する埋込導体部５１５を含む領域の断面図である。図１５Ｃは、図２Ａに示すＥ－Ｅ’断面における固体撮像素子５００の画素９の断面図である。図１５Ｃは、コンタクト電極として機能する埋込導体部５１２を含む領域の断面図である。
【0094】
画素９の四隅に設けられた埋込導体部５１２は、第一実施形態における埋込導体部１２と同様に、ウェル層２１の電位を固定するコンタクト電極として機能する。図１５Ａに示すように、固体撮像素子５００のＦＦＴＩ１１は、画素９同士の境界の全てに設けられている。また、固体撮像素子５００の埋込導体部５１２は、各画素９同士の境界の一部、特に２×２で配置された４つの画素９のうち、隣接する画素９同士を分離する４つのＦＦＴＩ１１が交差する部分（４つの画素９の中心部分）を含む領域に設けられている。すなわち、固体撮像素子５００の埋込導体部５１２は、一つの画素９の四隅に設けられている。図１５Ｂに示すように、埋込導体部５１２は、画素９の四隅を含む領域のＦＦＴＩ１１の上方（図１５Ｂの上側）に、絶縁部１３よりも深くかつウェル層２１と接触するように設けられている。図１５Ａでは、一例として、平面視で十字形状の埋込導体部５１２が図示されている。
埋込導体部５１２は、第１実施形態の埋込導体部１２と同様の材料及び製法により形成される。
埋込導体部５１２は、第１実施形態の埋込導体部１２と同様の材料及び製法により形成される。
【0095】
画素９間の境界上に設けられた埋込導体部５１５は、大光量時に埋込導体部５１２又は５１５を介した隣接する画素９への電荷のオーバーフローを抑制するための電子トラップ機能を有する。埋込導体部５１５は、画素９同士の境界に位置するＦＦＴＩ１１の一部の上方（図１５Ｂの上側）に、絶縁部１３よりも深くかつウェル層２１と接触するように設けられている。埋込導体部５１５は、例えばＮ型の不純物がドープされたシリコン又は他の半導体材料、もしくは金属が用いられることが好ましい。シリコンとしては、例えば多結晶シリコン、アモルファスシリコン、エピタキシャル成長させたシリコン等が好ましい。
【0096】
埋込導体部５１２は、ＧＮＤコンタクト５０と電気的に接続される。これにより、埋込導体部５１２は、コンタクト電極として機能する。埋込導体部５１２は、隣接する４つの画素９間でＧＮＤコンタクト用のコンタクト電極として共用される。画素９は、それぞれの四隅に４つのコンタクト電極を有することとなる。このため、固体撮像素子５００では、いずれかの埋込導体部５１２がコンタクト電極として機能しなくなった場合であっても、他の埋込導体部５１２がコンタクト電極として機能し、固体撮像素子５００を有する固体撮像装置１の品質が向上する。
【0097】
一方、埋込導体部５１５は、埋込導体部５１５に正電圧を印加するＶＤＤコンタクト５７０と電気的に接続される。埋込導体部５１５は、例えばＮ型半導体材料で形成され、正電圧が印加されることで光電変換素子２２内に蓄積した電子をトラップする。これにより、大光量により光電変換素子２２内に蓄積した電子が隣接画素へオーバーフローしそうな場合であっても、隣接する画素９に電子が流れないようにすることができる。これにより、固体撮像素子５００は、異なる色のカラーフィルタが配置された隣接する画素９間での混色を抑制することができる。
また、固体撮像素子５００では、光電変換素子２２から埋込導体部５１５へのバリアと、光電変換素子２２から転送トランジスタＴｔｒ等の各トランジスタへのバリアとの強度に差をつけることが好ましい。これにより、大光量時に光電変換素子２２からあふれ出した電子が各トランジスタに対して影響を与えることを抑制することができる。
また、固体撮像素子５００では、光電変換素子２２から埋込導体部５１５へのバリアと、光電変換素子２２から転送トランジスタＴｔｒ等の各トランジスタへのバリアとの強度に差をつけることが好ましい。これにより、大光量時に光電変換素子２２からあふれ出した電子が各トランジスタに対して影響を与えることを抑制することができる。
【0098】
なお、固体撮像素子５００は、埋込導体部５１２に代えて、第１実施形態の変形例の埋込導体部１２Ａ～１２Ｇのいずれかを有していても良い。また、固体撮像素子５００では、埋込導体部５１５が、第１実施形態の変形例の埋込導体部１２Ａ～１２Ｇと同様の構成とされていても良い。更に、固体撮像素子５００は、絶縁部１３に代えて、第３実施形態の絶縁部３１３を有していても良い。
【0099】
＜第５実施形態の効果＞
本実施形態に係る固体撮像素子５００では、第１実施形態に記載の効果に加えて、以下の効果を奏する。
（９）固体撮像素子５００は、ＶＤＤコンタクトと電気的に接続され、ＶＤＤコンタクトから正電圧が印加されることで光電変換素子２２からあふれ出した電子をトラップする埋込導体部５１５を備えている。このため、大光量時において、光電変換素子２２からあふれ出した電子が隣接する画素９に流れることを抑制し、隣接する画素９との混色を抑制することができる。
本実施形態に係る固体撮像素子５００では、第１実施形態に記載の効果に加えて、以下の効果を奏する。
（９）固体撮像素子５００は、ＶＤＤコンタクトと電気的に接続され、ＶＤＤコンタクトから正電圧が印加されることで光電変換素子２２からあふれ出した電子をトラップする埋込導体部５１５を備えている。このため、大光量時において、光電変換素子２２からあふれ出した電子が隣接する画素９に流れることを抑制し、隣接する画素９との混色を抑制することができる。
【0100】
６．第６実施形態
本開示の第６実施形態に係る固体撮像素子６００について説明する。固体撮像素子６００は、第１実施形態において説明した固体撮像装置１の固体撮像素子１００に代えて使用可能な固体撮像素子である。
本開示の第６実施形態に係る固体撮像素子６００について説明する。固体撮像素子６００は、第１実施形態において説明した固体撮像装置１の固体撮像素子１００に代えて使用可能な固体撮像素子である。
【0101】
（６．１）固体撮像素子の構成
第６実施形態では、固体撮像素子６００の２つの例である固体撮像素子６００Ａ及び６００Ｂについて、図１６及び図１７を参照して説明する。なお、固体撮像素子６００のうち、第１実施形態に係る固体撮像素子１００と同様の機能を有する部分は、詳細な説明及び図１６及び図１７への図示を省略する。すなわち、固体撮像素子６００Ａ及び６００Ｂの画素９内に形成されるＦＦＴＩ１１、絶縁部１３、ウェル層２１、光電変換素子２２、ゲート絶縁膜３１、ゲート電極３２，３３，３４及び３５、並びにフローティングディフュージョン４１及び高濃度不純物拡散層４２については、詳細な説明を省略する。
第６実施形態では、固体撮像素子６００の２つの例である固体撮像素子６００Ａ及び６００Ｂについて、図１６及び図１７を参照して説明する。なお、固体撮像素子６００のうち、第１実施形態に係る固体撮像素子１００と同様の機能を有する部分は、詳細な説明及び図１６及び図１７への図示を省略する。すなわち、固体撮像素子６００Ａ及び６００Ｂの画素９内に形成されるＦＦＴＩ１１、絶縁部１３、ウェル層２１、光電変換素子２２、ゲート絶縁膜３１、ゲート電極３２，３３，３４及び３５、並びにフローティングディフュージョン４１及び高濃度不純物拡散層４２については、詳細な説明を省略する。
【0102】
（６．１．１）固体撮像素子６００の第１の例
図１６は、固体撮像素子６００の一例である固体撮像素子６００Ａのレイアウトの一例を示す平面図である。
図１６に示すように、固体撮像素子６００Ａは、埋込導体部１２に代えて、２つの画素９に挟まれた境界上の領域の一部に設けられた埋込導体部６１２Ａを備えている点で第１実施形態に係る固体撮像素子１００と相違する。また、固体撮像素子６００Ａは、各画素を取り囲むＦＦＴＩ１１上の埋込導体部６１２Ａが形成された領域を除いた領域に埋込導体部６１５Ａを備える点で第１実施形態に係る固体撮像素子１００と相違する。
以下、ＦＦＴＩ１１、埋込導体部６１２Ａ及び埋込導体部６１５Ａの配置、並びにＧＮＤコンタクト５０の接続について説明する。
図１６は、固体撮像素子６００の一例である固体撮像素子６００Ａのレイアウトの一例を示す平面図である。
図１６に示すように、固体撮像素子６００Ａは、埋込導体部１２に代えて、２つの画素９に挟まれた境界上の領域の一部に設けられた埋込導体部６１２Ａを備えている点で第１実施形態に係る固体撮像素子１００と相違する。また、固体撮像素子６００Ａは、各画素を取り囲むＦＦＴＩ１１上の埋込導体部６１２Ａが形成された領域を除いた領域に埋込導体部６１５Ａを備える点で第１実施形態に係る固体撮像素子１００と相違する。
以下、ＦＦＴＩ１１、埋込導体部６１２Ａ及び埋込導体部６１５Ａの配置、並びにＧＮＤコンタクト５０の接続について説明する。
【0103】
固体撮像素子６００Ａは、隣接する２つの画素９を画素共有単位とした固体撮像素子である。
埋込導体部６１２Ａは、隣接する２つの画素９に対して１つ設けられる。埋込導体部６１２Ａは、隣接する２つの画素９の境界に設けられたＦＦＴＩ１１（不図示）の上部（図１６中の手前側）に設けられている。埋込導体部６１２Ａは、平面視で、２つの画素９に挟まれたＦＦＴＩ１１の中央近傍に設けられている。埋込導体部６１２Ａの上面は、後述する埋込導体部６１５Ａから露出しており、ＧＮＤコンタクト５０が接続される。
埋込導体部６１２Ａは、第１実施形態に記載の埋込導体部１２と同様に、コンタクト電極として機能する。埋込導体部６１２Ａは、隣接する２つの画素９の境界に設けられたＦＦＴＩ１１上の一部に設けられた以外は埋込導体部１２と同様にして形成される。
埋込導体部６１２Ａは、隣接する２つの画素９に対して１つ設けられる。埋込導体部６１２Ａは、隣接する２つの画素９の境界に設けられたＦＦＴＩ１１（不図示）の上部（図１６中の手前側）に設けられている。埋込導体部６１２Ａは、平面視で、２つの画素９に挟まれたＦＦＴＩ１１の中央近傍に設けられている。埋込導体部６１２Ａの上面は、後述する埋込導体部６１５Ａから露出しており、ＧＮＤコンタクト５０が接続される。
埋込導体部６１２Ａは、第１実施形態に記載の埋込導体部１２と同様に、コンタクト電極として機能する。埋込導体部６１２Ａは、隣接する２つの画素９の境界に設けられたＦＦＴＩ１１上の一部に設けられた以外は埋込導体部１２と同様にして形成される。
【0104】
埋込導体部６１５Ａは、各画素９の境界に設けられたＦＦＴＩ１１（不図示）の上部に設けられる。埋込導体部６１５Ａは、ＦＦＴＩ１１上の埋込導体部６１２Ａが形成された領域を除いた領域に形成される。
埋込導体部６１５Ａは、第５実施形態に記載の埋込導体部５１５と同様に、大光量時に埋込導体部６１２Ａ又は６１５Ａを介した隣接する画素９への電荷のオーバーフローを抑制するための電子トラップ機能を有する。埋込導体部６１５Ａは、各画素９のほとんどを取り囲む領域に設けられた以外は埋込導体部５１５と同様にして形成される。
埋込導体部６１５Ａは、第５実施形態に記載の埋込導体部５１５と同様に、大光量時に埋込導体部６１２Ａ又は６１５Ａを介した隣接する画素９への電荷のオーバーフローを抑制するための電子トラップ機能を有する。埋込導体部６１５Ａは、各画素９のほとんどを取り囲む領域に設けられた以外は埋込導体部５１５と同様にして形成される。
【0105】
埋込導体部６１５Ａには、埋込導体部６１５Ａに正電圧を印加するＶＤＤコンタクト６７０が接続される。ＶＤＤコンタクト６７０を介して正電圧が印加されることにより、埋込導体部６１５Ａは光電変換素子２２からあふれ出した電子をトラップする。ＶＤＤコンタクト６７０は、第５実施形態のＶＤＤコンタクト５７０と同様の材料及び方法により形成される。
【0106】
このような固体撮像素子６００Ａでは、２つの画素９で構成される画素共有単位ごとにＧＮＤ婚拓用電極としての埋込導体部６１２Ａを共有する。固体撮像素子６００Ａに高輝度の光源が入射して埋込導体部６１２Ａを介して画素９から電子が溢れた場合、埋込導体部６１２Ａを介して共有画素単位内の他の画素９に電子が流入するものの、共有画素単位外の他の画素９への電子の流入を抑制することができる。このため、共有画素単位での欠陥による画素補正と同等の処理で画質の低下を抑制することができる。
【0107】
（６．１．２）固体撮像素子６００の第２の例
図１７は、固体撮像素子６００の一例である固体撮像素子６００Ｂのレイアウトの一例を示す平面図である。
図１７に示すように、固体撮像素子６００Ｂは、埋込導体部１２に代えて、４つの画素９に囲まれた境界上の領域に設けられた埋込導体部６１２Ｂを備えている点で第１実施形態に係る固体撮像素子１００と相違する。また、固体撮像素子６００Ａは、各画素を取り囲むＦＦＴＩ１１上の埋込導体部６１２Ａが形成された領域を除いた領域に埋込導体部６１５Ｂを備える点で第１実施形態に係る固体撮像素子１００と相違する。
以下、ＦＦＴＩ１１、埋込導体部６１２Ｂ及び埋込導体部６１５Ｂの配置、並びにＧＮＤコンタクト５０の接続について説明する。
図１７は、固体撮像素子６００の一例である固体撮像素子６００Ｂのレイアウトの一例を示す平面図である。
図１７に示すように、固体撮像素子６００Ｂは、埋込導体部１２に代えて、４つの画素９に囲まれた境界上の領域に設けられた埋込導体部６１２Ｂを備えている点で第１実施形態に係る固体撮像素子１００と相違する。また、固体撮像素子６００Ａは、各画素を取り囲むＦＦＴＩ１１上の埋込導体部６１２Ａが形成された領域を除いた領域に埋込導体部６１５Ｂを備える点で第１実施形態に係る固体撮像素子１００と相違する。
以下、ＦＦＴＩ１１、埋込導体部６１２Ｂ及び埋込導体部６１５Ｂの配置、並びにＧＮＤコンタクト５０の接続について説明する。
【0108】
固体撮像素子６００Ｂは、２×２のマトリクス状に配列された４つの画素９を画素共有単位とした固体撮像素子である。
埋込導体部６１２Ｂは、マトリクス状に配列された４つの画素９に対して１つ設けられる。埋込導体部６１２Ｂは、４つの画素９の中心に位置するＦＦＴＩ１１（不図示）の上部（図１７中の手前側）に設けられている。埋込導体部６１２Ｂの上面は、後述する埋込導体部６１５Ｂから露出しており、ＧＮＤコンタクト５０が接続される。
埋込導体部６１２Ｂは、マトリクス状に配列された４つの画素９に対して１つ設けられる。埋込導体部６１２Ｂは、４つの画素９の中心に位置するＦＦＴＩ１１（不図示）の上部（図１７中の手前側）に設けられている。埋込導体部６１２Ｂの上面は、後述する埋込導体部６１５Ｂから露出しており、ＧＮＤコンタクト５０が接続される。
【0109】
埋込導体部６１５Ｂは、各画素９の境界に設けられたＦＦＴＩ１１（不図示）の上部に設けられる。埋込導体部６１５Ｂは、ＦＦＴＩ１１上の埋込導体部６１２Ｂが形成された領域を除いた領域に形成される。
埋込導体部６１５Ｂは、埋込導体部６１５Ａと同様に、大光量時に埋込導体部６１２Ｂ又は６１５Ｂを介した隣接する画素９への電子のオーバーフローを抑制するための電子トラップ機能を有する。埋込導体部６１５Ｂは、各画素９のほとんどを取り囲む領域に設けられた以外は埋込導体部５１５と同様にして形成される。
埋込導体部６１５Ｂは、埋込導体部６１５Ａと同様に、大光量時に埋込導体部６１２Ｂ又は６１５Ｂを介した隣接する画素９への電子のオーバーフローを抑制するための電子トラップ機能を有する。埋込導体部６１５Ｂは、各画素９のほとんどを取り囲む領域に設けられた以外は埋込導体部５１５と同様にして形成される。
【0110】
このような固体撮像素子６００Ｂでは、２つの画素９で構成される画素共有単位ごとにＧＮＤ婚拓用電極としての埋込導体部６１２Ｂを共有する。固体撮像素子６００Ｂに高輝度の光源が入射して埋込導体部６１２Ｂを介して画素９から電子が溢れた場合、埋込導体部６１２Ｂを介して共有画素単位内の他の画素９に電子が流入するものの、共有画素単位外の他の画素９への電子の流入を抑制することができる。このため、共有画素単位での欠陥による画素補正と同等の処理で画質の低下を抑制することができる。
【0111】
＜第６実施形態の効果＞
本実施形態に係る固体撮像素子６００では、第１実施形態に記載の効果に加えて、以下の効果を奏する。
（１０）固体撮像素子６００は、ＶＤＤコンタクトと電気的に接続され、ＶＤＤコンタクトから正電圧が印加されることで光電変換素子２２からあふれ出した電子をトラップする埋込導体部６１５Ａ，６１５Ｂを備えている。このため、固体撮像素子６００は、大光量時において、光電変換素子２２からあふれ出した電子が隣接する画素９に流れることを抑制し、隣接する画素９との混色を抑制することができる。
本実施形態に係る固体撮像素子６００では、第１実施形態に記載の効果に加えて、以下の効果を奏する。
（１０）固体撮像素子６００は、ＶＤＤコンタクトと電気的に接続され、ＶＤＤコンタクトから正電圧が印加されることで光電変換素子２２からあふれ出した電子をトラップする埋込導体部６１５Ａ，６１５Ｂを備えている。このため、固体撮像素子６００は、大光量時において、光電変換素子２２からあふれ出した電子が隣接する画素９に流れることを抑制し、隣接する画素９との混色を抑制することができる。
【0112】
（１１）固体撮像素子６００は、画素９から電子が溢れた場合でも、共有画素単位外の他の画素９への電子の流入を抑制することができる。このため、固体撮像素子６００は、共有画素単位での欠陥による画素補正と同等の処理で画質の低下を抑制することができる。
【0113】
７．第７実施形態
次に、本開示の第７実施形態に係る電子機器について説明する。図１８は、本開示の第７実施形態に係る電子機器１０００の概略構成図である。
次に、本開示の第７実施形態に係る電子機器について説明する。図１８は、本開示の第７実施形態に係る電子機器１０００の概略構成図である。
【0114】
第７実施形態に係る電子機器１０００は、固体撮像装置１と、光学レンズ１００２と、シャッタ装置１００３と、駆動回路１００４と、信号処理回路１００５とを備えている。第７実施形態の電子機器１０００は、固体撮像装置１として、本開示の第１実施形態に係る固体撮像装置１を電子機器（例えば、カメラ）に用いた場合の実施形態を示す。
【0115】
光学レンズ１００２は、被写体からの像光（入射光１０６）を固体撮像装置１の撮像面上に結像させる。これにより、固体撮像装置１内に一定期間にわたって信号電荷が蓄積される。シャッタ装置１００３は、固体撮像装置１への光照射期間及び遮光期間を制御する。駆動回路１００４は、固体撮像装置１の転送動作及びシャッタ装置１００３のシャッタ動作を制御する駆動信号を供給する。駆動回路１００４から供給される駆動信号（タイミング信号）により、固体撮像装置１の信号転送を行なう。信号処理回路１００５は、固体撮像装置１から出力される信号（画素信号）に各種信号処理を行う。信号処理が行われた映像信号は、メモリ等の記憶媒体に記憶され、或いはモニタに出力される。
【0116】
なお、固体撮像装置１を適用できる電子機器１０００としては、カメラに限られるものではなく、他の電子機器にも適用することができる。例えば、携帯電話機やタブレット端末等のモバイル機器向けカメラモジュール等の撮像装置に適用してもよい。
また、第７実施形態では、固体撮像装置１として、第１実施形態に係る固体撮像装置１を電子機器に用いる構成としたが、他の構成としてもよい。例えば、第２実施形態に係る固体撮像装置１や、変形例に係る固体撮像装置１を電子機器に用いてもよい。
また、第７実施形態では、固体撮像装置１として、第１実施形態に係る固体撮像装置１を電子機器に用いる構成としたが、他の構成としてもよい。例えば、第２実施形態に係る固体撮像装置１や、変形例に係る固体撮像装置１を電子機器に用いてもよい。
【0117】
なお、本技術は、以下のような構成を取ることができる。
（１）
光電変換を行う光電変換素子と、
基板の第１主面から第２主面に貫通し、前記光電変換素子を含む画素の間に形成された完全貫通型素子分離と、
前記完全貫通型素子分離の前記第１主面側に密着して設けられた導体部と、
を備える固体撮像素子。
（２）
前記導体部は、前記基板の前記第１主面に形成された第１のトレンチ内に埋め込まれており、
前記基板の前記第１主面に形成された高濃度不純物拡散層と、
前記導体部と前記高濃度不純物拡散層との間に設けられた絶縁部と、をさらに備える
上記（１）に記載の固体撮像素子。
（３）
前記導体部は、前記絶縁部よりも深く形成され、
前記高濃度不純物拡散層は、前記絶縁部よりも浅く形成される
上記（２）に記載の固体撮像素子。
（４）
前記高濃度不純物拡散層よりも深い領域に形成されたウェル層を備え、
前記導体部は、前記絶縁部よりも深い領域において前記ウェル層と密接して配置されている
上記（２）又は（３）に記載の固体撮像素子。
（５）
前記導体部の前記第１主面側に密着して設けられたキャップ層を備え、
前記導体部は、密接する複数の画素の前記ウェル層と密接して配置されている
上記（４）に記載の固体撮像素子。
（６）
前記完全貫通型素子分離は、平面視で前記画素を取り囲んで設けられており、
前記導体部は、前記完全貫通型素子分離の上方の全面又は一部の面に密接して配置される
上記（１）から（５）のいずれかに記載の固体撮像素子。
（７）
前記導体部は、隣接する２つの画素に挟まれた前記完全貫通型素子分離の上方及び２×２のマトリクス状に配列された４つの画素の中心に位置する前記完全貫通型素子分離の上方の少なくとも一方に設けられる
上記（６）に記載の固体撮像素子。
（８）
前記導体部は、前記完全貫通型素子分離を底面とする第２のトレンチの一部又は全部が導体材料によって埋め込まれた形状である
上記（１）から（６）のいずれかに記載の固体撮像素子。
（９）
前記絶縁部は、少なくとも表面が絶縁材料で形成されている
上記（２）又は（３）に記載の固体撮像素子。
（１０）
前記絶縁部は、前記導体部と前記高濃度不純物拡散層との間に設けられた第３のトレンチの表面を覆う絶縁膜と、トレンチ内に埋め込まれた純ポリシリコン又は酸化物、もしくは空気層との二層構造である
上記（９）に記載の固体撮像素子。
（１１）
前記導体部は、隣接する画素間で共用されるコンタクト電極である
上記（１）から（１０）のいずれかに記載の固体撮像素子。
（１２）
光電変換を行う光電変換素子と、基板の第１主面から第２主面に貫通し、前記光電変換素子を含む画素の間に形成された完全貫通型素子分離と、前記完全貫通型素子分離の前記第１主面側に密着して設けられた導体部と、を有する固体撮像素子を含む固体撮像装置と、
被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、
前記固体撮像装置から出力される信号に信号処理を行う信号処理回路と、
を備える電子機器。
（１）
光電変換を行う光電変換素子と、
基板の第１主面から第２主面に貫通し、前記光電変換素子を含む画素の間に形成された完全貫通型素子分離と、
前記完全貫通型素子分離の前記第１主面側に密着して設けられた導体部と、
を備える固体撮像素子。
（２）
前記導体部は、前記基板の前記第１主面に形成された第１のトレンチ内に埋め込まれており、
前記基板の前記第１主面に形成された高濃度不純物拡散層と、
前記導体部と前記高濃度不純物拡散層との間に設けられた絶縁部と、をさらに備える
上記（１）に記載の固体撮像素子。
（３）
前記導体部は、前記絶縁部よりも深く形成され、
前記高濃度不純物拡散層は、前記絶縁部よりも浅く形成される
上記（２）に記載の固体撮像素子。
（４）
前記高濃度不純物拡散層よりも深い領域に形成されたウェル層を備え、
前記導体部は、前記絶縁部よりも深い領域において前記ウェル層と密接して配置されている
上記（２）又は（３）に記載の固体撮像素子。
（５）
前記導体部の前記第１主面側に密着して設けられたキャップ層を備え、
前記導体部は、密接する複数の画素の前記ウェル層と密接して配置されている
上記（４）に記載の固体撮像素子。
（６）
前記完全貫通型素子分離は、平面視で前記画素を取り囲んで設けられており、
前記導体部は、前記完全貫通型素子分離の上方の全面又は一部の面に密接して配置される
上記（１）から（５）のいずれかに記載の固体撮像素子。
（７）
前記導体部は、隣接する２つの画素に挟まれた前記完全貫通型素子分離の上方及び２×２のマトリクス状に配列された４つの画素の中心に位置する前記完全貫通型素子分離の上方の少なくとも一方に設けられる
上記（６）に記載の固体撮像素子。
（８）
前記導体部は、前記完全貫通型素子分離を底面とする第２のトレンチの一部又は全部が導体材料によって埋め込まれた形状である
上記（１）から（６）のいずれかに記載の固体撮像素子。
（９）
前記絶縁部は、少なくとも表面が絶縁材料で形成されている
上記（２）又は（３）に記載の固体撮像素子。
（１０）
前記絶縁部は、前記導体部と前記高濃度不純物拡散層との間に設けられた第３のトレンチの表面を覆う絶縁膜と、トレンチ内に埋め込まれた純ポリシリコン又は酸化物、もしくは空気層との二層構造である
上記（９）に記載の固体撮像素子。
（１１）
前記導体部は、隣接する画素間で共用されるコンタクト電極である
上記（１）から（１０）のいずれかに記載の固体撮像素子。
（１２）
光電変換を行う光電変換素子と、基板の第１主面から第２主面に貫通し、前記光電変換素子を含む画素の間に形成された完全貫通型素子分離と、前記完全貫通型素子分離の前記第１主面側に密着して設けられた導体部と、を有する固体撮像素子を含む固体撮像装置と、
被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、
前記固体撮像装置から出力される信号に信号処理を行う信号処理回路と、
を備える電子機器。
【0118】
本開示の固体撮像素子は、ＦＦＴＩとその近傍に設けられた高濃度不純物領域、埋込導電体及び絶縁部の配置が上述した構成となっていればよく、他の部分の構成は問わない。すなわち、画素内の半導体素子の構成は、上述した構成以外の任意の構成とすることができる。また、本開示の固体撮像素子の不純物拡散領域の導電型は例示であり、Ｐ型領域とＮ型領域とを反対に形成しても良い。
【0119】
本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本発明の範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
【符号の説明】
【0120】
２ 基板
９ 画素
１１ 完全貫通型素子分離（ＦＦＴＩ）
１２，１２Ａ～１２Ｇ，４１２，５１２，５１５，６１２Ａ，６１２Ｂ，６１５Ａ，６１５Ｂ 埋込導体部
１３，１３Ｅ，３１３，４１４ 絶縁部
２１ ウェル層
２２ 光電変換素子
２３ 光電変換部
３１ ゲート絶縁膜
３２～３５ ゲート電極
４１ フローティングディフュージョン
４２ 高濃度不純物拡散層
４３ 埋込導体部
５０ ＧＮＤコンタクト
６０，４６０ コンタクト電極
１００，１００Ａ～１００Ｇ，２００，２００Ａ～２００Ｃ，３００，４００，５００，６００，６００Ａ，６００Ｂ 固体撮像素子
５７０，６７０ ＶＤＤコンタクト
Ｔａｍ 増幅トランジスタ
Ｔｒｓ リセットトランジスタ
Ｔｓｌ セレクトトランジスタ
Ｔｔｒ 転送トランジスタ
９ 画素
１１ 完全貫通型素子分離（ＦＦＴＩ）
１２，１２Ａ～１２Ｇ，４１２，５１２，５１５，６１２Ａ，６１２Ｂ，６１５Ａ，６１５Ｂ 埋込導体部
１３，１３Ｅ，３１３，４１４ 絶縁部
２１ ウェル層
２２ 光電変換素子
２３ 光電変換部
３１ ゲート絶縁膜
３２～３５ ゲート電極
４１ フローティングディフュージョン
４２ 高濃度不純物拡散層
４３ 埋込導体部
５０ ＧＮＤコンタクト
６０，４６０ コンタクト電極
１００，１００Ａ～１００Ｇ，２００，２００Ａ～２００Ｃ，３００，４００，５００，６００，６００Ａ，６００Ｂ 固体撮像素子
５７０，６７０ ＶＤＤコンタクト
Ｔａｍ 増幅トランジスタ
Ｔｒｓ リセットトランジスタ
Ｔｓｌ セレクトトランジスタ
Ｔｔｒ 転送トランジスタ
【図1】
【図2A】
【図2B】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図4】
【図5】
【図6A】
【図6B】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14A】
【図14B】
【図14C】
【図15A】
【図15B】
【図15C】
【図16】
【図17】
【図18】