特許7649854 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ 京セラ株式会社の特許一覧

特許7649854半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-03-12

(45)【発行日】2025-03-21

(54)【発明の名称】半導体デバイス、半導体デバイスの製造方法および製造装置、並びに電子機器

(51)【国際特許分類】

H01S 5/183 20060101AFI20250313BHJP

H01S 5/42 20060101ALI20250313BHJP

【ＦＩ】

H01S5/183

H01S5/42

【請求項の数】 57

(21)【出願番号】P 2023529850

(86)(22)【出願日】2022-06-13

(86)【国際出願番号】 JP2022023567

(87)【国際公開番号】W WO2022264954

(87)【国際公開日】2022-12-22

【審査請求日】2023-12-15

(31)【優先権主張番号】P 2021100395

(32)【優先日】2021-06-16

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000006633

【氏名又は名称】京セラ株式会社

(74)【代理人】

【識別番号】110000338

【氏名又は名称】弁理士法人ＨＡＲＡＫＥＮＺＯＷＯＲＬＤＰＡＴＥＮＴ＆ＴＲＡＤＥＭＡＲＫ

(72)【発明者】

【氏名】神川剛

(72)【発明者】

【氏名】川口佳伸

(72)【発明者】

【氏名】谷口祐基

(72)【発明者】

【氏名】村川賢太郎

【審査官】高椋健司

(56)【参考文献】

【文献】特開平１１－０４６０３８（ＪＰ，Ａ）

【文献】特開平１１－１６３４０２（ＪＰ，Ａ）

【文献】特開２００３－２３４５０２（ＪＰ，Ａ）

【文献】特開２０２１－０４８４２７（ＪＰ，Ａ）

【文献】国際公開第２０１８／１９００３０（ＷＯ，Ａ１）

【文献】特開平１１－２６６０５８（ＪＰ，Ａ）

【文献】特開２０１５－０３５５４１（ＪＰ，Ａ）

【文献】特開２００９－１５８７０９（ＪＰ，Ａ）

【文献】米国特許出願公開第２００８／００６７５３２（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｓ５／００－５／５０

(57)【特許請求の範囲】

【請求項1】

【請求項2】

主基板および前記主基板よりも上方に位置するベース半導体部を有し、前記主基板を厚み方向に貫通するホールを含む半導体基板と、
前記ベース半導体部よりも上方に位置する化合物半導体部と、
前記化合物半導体部よりも上方に位置する第１光反射部と、
前記ホールに配され、前記第１光反射部の下方において前記第１光反射部と重なる第２光反射部とを備え、
前記主基板および前記ベース半導体部の間に、マスク部および開口部を含むマスクパターンと、下地部との少なくとも一方が配され、
前記ホールの底面が、前記下地部または前記マスク部に含まれ、
前記ベース半導体部は前記ホールの底面を含まない、半導体デバイス。

【請求項3】

前記第２光反射部の少なくとも一部は前記主基板の内側面に接する、請求項１または２に記載の半導体デバイス。

【請求項4】

前記第２光反射部は、前記ホールの底面上から前記主基板の内側面上にわたって位置する、請求項１または２に記載の半導体デバイス。

【請求項5】

前記化合物半導体部よりも上方に位置し、平面視で前記第１光反射部と重なる第１電極を含む、請求項１または２に記載の半導体デバイス。

【請求項6】

前記ベース半導体部よりも上方に位置する第２電極を含む、請求項５に記載の半導体デバイス。

【請求項7】

前記第１および第２電極が、ベース半導体部の＜１－１００＞方向または＜１１－２０＞方向に並ぶ、請求項６に記載の半導体デバイス。

【請求項8】

前記ベース半導体部は、第１部分と、厚み方向において前記第２光反射部と重なり、貫通転位密度が前記第１部分の１／５以下である第２部分とを含む、請求項１または２に記載の半導体デバイス。

【請求項9】

前記第２部分は、平面視で前記第１光反射部および前記第２光反射部と重なる、請求項８に記載の半導体デバイス。

【請求項10】

前記化合物半導体部の上面に接する絶縁膜を含み、
前記絶縁膜は、平面視において前記第１光反射部、前記第２部分、および前記第２光反射部と重なるアパーチャー部を含む、請求項９に記載の半導体デバイス。

【請求項11】

主基板および前記主基板よりも上方に位置するベース半導体部を有し、前記主基板を厚み方向に貫通するホールを含む半導体基板と、
前記ベース半導体部よりも上方に位置する化合物半導体部と、
前記化合物半導体部よりも上方に位置する第１光反射部と、
前記ホールに配され、前記第１光反射部の下方において前記第１光反射部と重なる第２光反射部と、
前記化合物半導体部よりも上方に位置し、平面視で前記第１光反射部と重なる第１電極と、
前記ベース半導体部よりも上方に位置する第２電極と、を含み、
前記ベース半導体部は、第１部分と、厚み方向において前記第２光反射部と重なり、貫通転位密度が前記第１部分の１／５以下である第２部分とを含み、
平面視において、前記第１電極および前記第２電極は、前記第１部分と重ならない、半導体デバイス。

【請求項12】

前記第１光反射部および前記第２光反射部の少なくとも一方が、１以上の低屈折部と１以上の高屈折部とが交互に重ねられた反射鏡である、請求項１、２、１１のいずれか１項に記載の半導体デバイス。

【請求項13】

前記主基板よりも上方に位置し、マスク部および開口部を含むマスクパターンを備え、
前記ベース半導体部は、前記開口部から前記マスク部上にわたって配されている、請求項１に記載の半導体デバイス。

【請求項14】

前記半導体基板は、前記主基板と前記マスクパターンとの間に下地部を含む、請求項１３に記載の半導体デバイス。

【請求項15】

前記下地部は、平面視で前記マスクパターンの開口部と重なるシード部を含む、請求項１４に記載の半導体デバイス。

【請求項16】

前記ホールの底部の少なくとも一部が、前記下地部または前記マスク部に含まれる、請求項１４に記載の半導体デバイス。

【請求項17】

前記ホールが前記マスク部を貫通する、請求項１３に記載の半導体デバイス。

【請求項18】

前記主基板が、シリコン基板または炭化ケイ素基板である、請求項１、２、１１のいずれか１項に記載の半導体デバイス。

【請求項19】

前記第２部分の貫通転位密度が５×１０^６／ｃｍ^２以下である、請求項８に記載の半導体デバイス。

【請求項20】

前記化合物半導体部は、第１型半導体層、活性層、および第２型半導体層をこの順に含む、請求項１、２、１１のいずれか１項に記載の半導体デバイス。

【請求項21】

前記ベース半導体部、前記化合物半導体部並びに前記第１および第２光反射部を含む、面発光型の半導体レーザ素子を１以上備える、請求項１、２、１１のいずれか１項に記載の半導体デバイス。

【請求項22】

主基板および前記主基板よりも上方に位置するベース半導体部を有し、前記主基板を厚み方向に貫通するホールを含む半導体基板と、
前記ベース半導体部よりも上方に位置する化合物半導体部と、
前記化合物半導体部よりも上方に位置する第１光反射部と、
前記ホールに配され、前記第１光反射部の下方において前記第１光反射部と重なる第２光反射部と、
前記主基板よりも上方に位置し、マスク部および開口部を含むマスクパターンと、
前記主基板および前記マスクパターンの間に位置する下地部とを備え、
前記下地部は、前記マスクパターンの開口部と重なるように局所的に設けられている、半導体デバイス。

【請求項23】

前記マスク部は、前記主基板の熱酸化膜である、請求項２２に記載の半導体デバイス。

【請求項24】

前記化合物半導体部は、平面視において前記第１光反射部、前記第２部分、および前記第２光反射部と重なるアパーチャー部と、前記アパーチャー部を取り囲み、前記アパーチャー部よりも電流抵抗が大きな高抵抗部とを含む、請求項９に記載の半導体デバイス。

【請求項25】

前記ホールの底面の面積は、前記アパーチャー部の面積よりも大きい、請求項１０に記載の半導体デバイス。

【請求項26】

前記第２光反射部は、前記ホールのボトムおよび側壁に接する、請求項１、２、１１、２２のいずれか１項に記載の半導体デバイス。

【請求項27】

前記主基板および前記ベース半導体部の間に、前記主基板の上方に位置する下地部と、前記下地部の上方に位置するマスクパターンとが配されている、請求項２に記載の半導体デバイス。

【請求項28】

前記ホールに蛍光体が配され、
前記第２光反射部は、前記蛍光体よりも前記ホールのボトム側に位置する、請求項１、２、１１、２２のいずれか１項に記載の半導体デバイス。

【請求項29】

【請求項30】

前記第２電極は、前記ベース半導体部に接する、請求項６に記載の半導体デバイス。

【請求項31】

主基板および前記主基板よりも上方に位置するベース半導体部を有し、前記主基板を厚み方向に貫通するホールを含む半導体基板と、
前記ベース半導体部よりも上方に位置する化合物半導体部と、
前記化合物半導体部よりも上方に位置する第１光反射部と、
前記ホールに配され、前記第１光反射部の下方において前記第１光反射部と重なる第２光反射部と、
前記化合物半導体部よりも上方に位置し、平面視で前記第１光反射部と重なる第１電極と、
前記ベース半導体部よりも上方に位置する第２電極とを備え、
前記第２電極は、前記ベース半導体部に接し、
前記第２電極は凹部を有し、前記凹部が絶縁体で埋められている、半導体デバイス。

【請求項32】

前記第１電極に接触する第１パッドと、前記第２電極に接触する第２パッドとを含む、請求項６に記載の半導体デバイス。

【請求項33】

前記第１および第２パッドの上面レベルが一致する、請求項３２に記載の半導体デバイス。

【請求項34】

前記第１および第２パッドの上面レベルが前記第１光反射部の上面レベルよりも高い、請求項３３に記載の半導体デバイス。

【請求項35】

前記第２パッドの少なくとも一部は、平面視で前記ホールと重ならない、請求項３２に記載の半導体デバイス。

【請求項36】

前記第１パッドの少なくとも一部は、平面視で前記ホールと重ならない、請求項３２に記載の半導体デバイス。

【請求項37】

前記第１パッドは、前記第１光反射部の上面に接する、請求項３２に記載の半導体デバイス。

【請求項38】

前記化合物半導体部と前記第１光反射部との間に、透光性の第１電極を有する、請求項１０に記載の半導体デバイス。

【請求項39】

前記第１電極は前記絶縁膜の上面と接触し、
前記アパーチャー部では、前記第１電極および前記化合物半導体部が接触する、請求項３８に記載の半導体デバイス。

【請求項40】

前記化合物半導体部がＧａＮ系半導体を含み、前記第１電極が酸化ガリウムを含む、請求項３８に記載の半導体デバイス。

【請求項41】

前記第２光反射部の反射率は、第１光反射部の反射率よりも小さい、請求項１、２、１１、２２、２９、３１のいずれか１項に記載の半導体デバイス。

【請求項42】

前記低屈折部および前記高屈折部それぞれが誘電体で構成されている、請求項１２に記載の半導体デバイス。

【請求項43】

主基板および前記主基板よりも上方に位置するベース半導体部を有し、前記主基板を厚み方向に貫通するホールを含む半導体基板と、
前記ベース半導体部よりも上方に位置する化合物半導体部と、
前記化合物半導体部よりも上方に位置する第１光反射部と、
前記ホールに配され、前記第１光反射部の下方において前記第１光反射部と重なる第２光反射部と、
前記主基板よりも上方に位置し、マスク部および開口部を含むマスクパターンと、
光反射性を有し、平面視で前記マスクパターンの開口部と重なる第１隔壁部とを含む、半導体デバイス。

【請求項44】

【請求項45】

前記主基板は、ＧａＮバルク基板よりも熱伝導率が大きい、請求項１、２、１１、２２、２９、３１、４３、４４のいずれか１項に記載の半導体デバイス。

【請求項46】

主基板および前記主基板よりも上方に位置するベース半導体部を有し、前記主基板を厚み方向に貫通するホールを含む半導体基板と、
前記ベース半導体部よりも上方に位置する化合物半導体部と、
前記化合物半導体部よりも上方に位置する第１光反射部と、
前記ホールに配され、前記第１光反射部の下方において前記第１光反射部と重なる第２光反射部と、
前記主基板よりも上方に位置し、マスク部および開口部を含むマスクパターンと、
前記主基板および前記マスクパターンの間に位置する下地部とを備え、
前記下地部は、前記ベース半導体部よりも熱伝導率が大きい、半導体デバイス。

【請求項47】

前記下地部が炭化ケイ素を含む、請求項４６に記載の半導体デバイス。

【請求項48】

前記ホールは、前記マスクパターン側に向けて細くなるテーパ形状である、請求項１３に記載の半導体デバイス。

【請求項49】

前記第１電極はアノードであり、前記第２電極はカソードである、請求項６に記載の半導体デバイス。

【請求項50】

前記第１電極と電気的に接続する回路基板を含む、請求項５に記載の半導体デバイス。

【請求項51】

請求項１、２、１１、２２、２９、３１、４３、４４、４６のいずれか１項に記載の半導体デバイスを含む電子機器。

【請求項52】

主基板およびマスクパターンを含むテンプレート基板上に、ＥＬＯ法を用いてベース半導体部を形成する工程と、
前記ベース半導体部よりも上方に化合物半導体部を形成する工程と、
前記化合物半導体部よりも上方に第１光反射部を形成する工程と、
前記主基板を厚み方向に貫通し、平面視で前記第１光反射部と重なるホールを形成する工程と、
前記ホールに第２光反射部を形成する工程とを含み、
前記第２光反射部は、前記ホール内の中空部に接する、半導体デバイスの製造方法。

【請求項53】

請求項５２に記載の各工程を行う、半導体デバイスの製造装置。

【請求項54】

シード部と、
前記シード部よりも上方に位置し、マスク部および開口部を有するマスクパターンと、
前記マスクパターンよりも上方に位置するベース半導体部と、
前記ベース半導体部よりも上方に位置する化合物半導体部と、
前記化合物半導体部よりも上方に位置する第１光反射部と、
前記シード部よりも下方に位置し、前記第１光反射部の下方において前記第１光反射部と重なる第２光反射部とを備える、半導体デバイス。

【請求項55】

前記第１光反射部よりも上方に位置する支持基板を備える、請求項５４に記載の半導体デバイス。

【請求項56】

主基板およびマスクパターンを含むテンプレート基板上に、ＥＬＯ法を用いてベース半導体部を形成する工程と、
前記ベース半導体部よりも上方に化合物半導体部を形成する工程と、
前記化合物半導体部よりも上方に第１光反射部を形成する工程と、
前記主基板を除去する工程と、
前記マスクパターンを基準として前記第１光反射部が位置する側の反対側に第２光反射部を形成する工程とを含む、半導体デバイスの製造方法。

【請求項57】

前記主基板を除去する前に、前記テンプレート基板、前記ベース半導体部および化合物半導体部を支持基板に保持させる、請求項５６に記載の半導体デバイスの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体デバイス等に関する。

【背景技術】

【0002】

特許文献１には、ＧａＮ基板上にＤＢＲ（Distributed Bragg Reflector）層および発光層を設けた面発光型の半導体レーザ素子が開示されている。ＧａＮ基板上にＤＢＲを設ける構造は放熱性に問題がある。

【先行技術文献】

【特許文献】

【0003】

【文献】日本国特許第６５５５２６０号公報

【発明の概要】

【0004】

本開示に係る半導体デバイスは、主基板および前記主基板よりも上方に位置するベース半導体部を有し、前記主基板を厚み方向に貫通するホールを含む半導体基板と、前記ベース半導体部よりも上方に位置する化合物半導体部と、前記化合物半導体部よりも上方に位置する第１光反射部と、前記ホールに配され、前記第１光反射部の下方において前記第１光反射部と重なる第２光反射部とを備える。

【図面の簡単な説明】

【0005】

【図1】本実施形態に係る半導体デバイスの構成を示す断面図である。

【図2】本実施形態に係る半導体デバイスの製造方法の一例を示すフローチャートである。

【図3】本実施形態に係る半導体デバイスの製造装置の一例を示すブロック図である。

【図4】本実施形態に係る半導体デバイスの構成を示す断面図である。

【図5】実施例１に係る半導体デバイスの構成を示す断面図である。

【図6】実施例１に係る半導体デバイスの構成を示す他の断面図である。

【図7】実施例１に係る半導体デバイスの構成を示す平面図である。

【図8】実施例１に係る半導体デバイスの構成を示す部分拡大断面図である。

【図9】実施例１に係る半導体デバイスの製造方法の一例を示すフローチャートである。

【図10】実施例１に係る半導体デバイスの製造方法の一例を示す工程断面図である。

【図11】ベース半導体部の横方向成長の一例を示す断面図である。

【図12】実施例１に係る半導体デバイスの構成を示す断面図である。

【図13】実施例１の半導体デバイスの別構成を示す平面図である。

【図14】実施例１に係る半導体デバイスの別構成を示す断面図である。

【図15】実施例１に係る半導体デバイスの別構成を示す断面図である。

【図16】実施例１に係る半導体デバイスの別構成を示す断面図である。

【図17】実施例１に係る半導体デバイスの別構成を示す断面図である。

【図18】実施例１に係る半導体デバイスの別構成を示す断面図である。

【図19】実施例１に係る半導体デバイスの別構成を示す断面図である。

【図20】実施例１に係る半導体デバイスの別構成を示す断面図である。

【図21】実施例１に係る半導体デバイスの別構成を示す断面図である。

【図22】実施例１に係る半導体デバイスの別構成を示す断面図である。

【図23】実施例１に係る半導体デバイスの別構成を示す断面図である。

【図24】実施例１に係る半導体デバイスの別構成を示す断面図である。

【図25】実施例１に係る半導体デバイスの別構成を示す断面図である。

【図26】実施例１に係る半導体デバイスの別構成を示す断面図である。

【図27】実施例２に係る半導体デバイスの、Ｘ方向に沿った断面図である。

【図28】実施例２に係る半導体デバイスの、Ｙ方向に沿った断面図である。

【図29】図２７の半導体デバイスの製造方法の一例を示すフローチャートである。

【図30】実施例２に係る半導体デバイスの別構成を示す断面図である。

【図31】図３０の半導体デバイスの製造方法の一例を示すフローチャートである。

【図32】図３０の半導体デバイスの製造方法の一例を示す工程断面図である。

【図33】実施例４に係る電子機器の構成を示す模式図である。

【発明を実施するための形態】

【0006】

〔半導体デバイス〕
図１は、本実施形態に係る半導体デバイスの構成を示す断面図である。図１に示すように、本実施形態に係る半導体デバイス３０は、（ｉ）主基板１、主基板１よりも上方に位置するマスクパターン６、およびマスクパターン６よりも上方に位置するベース半導体部８を有し、主基板１を貫通するホールＨを含む半導体基板１５と、（ｉｉ）ベース半導体部８よりも上方に位置する化合物半導体部９と、（ｉｉｉ）化合物半導体部９よりも上方に位置する第１光反射部１０と、（ｉｖ）ホールＨに配され、第１光反射部１０の下方において第１光反射部１０と重なる第２光反射部１１とを備える。第２光反射部１１は、平面視で第１光反射部１０と重なる。化合物半導体部９の上方には第１電極Ｅ１を設けることができる。マスクパターン６は開口部Ｋおよびマスク部５を含む。マスクパターン６がマスク層６であってもよく、ベース半導体部８がベース半導体層８であってよく、化合物半導体部９が化合物半導体層９であってもよい。半導体基板１５は、主基板１（例えば、バルク結晶基板）と半導体部（半導体層）とを含んでいればよく、主基板１は半導体であってもよいし、非半導体であってもよい。説明の便宜上、主基板１からベース半導体部８に向かう方向を「上方向」と称する（よって、鉛直方向上向きあるいは図面の上方向と異なる場合がある）。

【0007】

半導体基板１５は、主基板１を厚み方向（Ｚ方向、上下方向）に貫通し、平面視で、ベース半導体部８および化合物半導体部９に重なるホールＨを含む。平面視で２つの構成要素が重なるとは、主基板１の法線方向の視認（透視的視認を含む）において一方の構成要素の少なくとも一部が他方の構成要素に重なることを意味する。

【0008】

第１光反射部１０と第１電極Ｅ１とが平面視で重なっていてもよい。第２光反射部１１の少なくとも一部がホールＨ内に形成されていてもよい。さらに、第２光反射部１１、ベース半導体部８、化合物半導体部９、第１電極Ｅ１、および第１光反射部１０は、平面視で互いに重なっていてもよい。半導体デバイス３０では、化合物半導体部９で発生した光が、第１および第２光反射部１０・１１間を往復することでレーザ発振し、例えば第２光反射部１１からレーザ光として出射してもよい。半導体デバイス３０では、第２光反射部１１が主基板１のホールＨに設けられているため、放熱性が向上し、半導体デバイス３０の信頼性が高められる。

【0009】

半導体デバイス３０では、主基板１およびベース半導体部８の格子定数が異なる場合でも、マスク部５上においてはベース半導体部８および化合物半導体部９の貫通転位（欠陥）が低減する。そのため、化合物半導体部９の発光効率（例えば、第１電極Ｅ１からの電荷注入量に対する光量の比）が高められる。貫通転位は、ベース半導体部８から化合物半導体部９に延びる転位（欠陥）であり、電荷移動を阻害し、発熱の原因となるからである。

【0010】

ベース半導体部８および化合物半導体部９は、例えば窒化物半導体を含む。窒化物半導体は、例えば、Ａｌ_ｘＧａ_ｙＩｎ_ｚＮ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１；ｘ＋ｙ＋ｚ＝１）と表すことができ、具体例として、ＧａＮ系半導体、ＡｌＮ（窒化アルミニウム）、ＩｎＡｌＮ（窒化インジウムアルミニウム）、ＩｎＮ（窒化インジウム）を挙げることができる。ＧａＮ系半導体とは、ガリウム原子（Ｇａ）および窒素原子（Ｎ）を含む半導体であり、典型的な例として、ＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＩｎＧａＮを挙げることができる。ベース半導体部８は、ドープ型（例えば、ドナーを含むｎ型）でもノンドープ型でもよい。ベース半導体部８および化合物半導体部９が窒化物半導体層であってもよい。

【0011】

窒化物半導体を含むベース半導体部８は、ＥＬＯ（Epitaxial Lateral Overgrowth）法によって形成することができるが、低欠陥を実現できる手法であれば別の手法でもよい。ＥＬＯ法では、例えば、主基板１としてベース半導体部８と格子定数の異なる異種基板を用い、マスク部５に無機化合物膜を用い、開口部Ｋに下地部４の上面を露出させることで、マスク部５上にベース半導体部８を横方向（Ｙ方向）成長させることができる。

【0012】

以下では、主基板１および下地部４を含めて下地基板と称し、主基板１、下地部４およびマスクパターン６を含めてテンプレート基板７と称することがある。また、ＥＬＯ法で形成された半導体層（半導体部）をＥＬＯ半導体層と称することがある。

【0013】

〔半導体デバイスの製造〕
図２は、本実施形態に係る半導体デバイスの製造方法の一例を示すフローチャートである。図２の半導体デバイスの製造方法では、テンプレート基板（ＥＬＯ成長用基板）７を準備する工程の後に、ＥＬＯ法を用いてベース半導体部８を形成する工程と、化合物半導体部９を形成する工程と、第１光反射部１０を形成する工程と、第２光反射部１１を形成する工程とを行う。

【0014】

図３は、本実施形態に係る半導体デバイスの製造装置の一例を示すブロック図である。図３の半導体デバイスの製造装置７０は、テンプレート基板７上にベース半導体部８、化合物半導体部９、第１光反射部１０、および第２光反射部１１を形成する成膜部７２と、主基板１に対してその裏面１Ｕからエッチングを行う加工部７３と、成膜部７２および加工部７３を制御する制御部７４とを備える。

【0015】

成膜部７２はＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置を含んでいてもよく、制御部７４がプロセッサおよびメモリを含んでいてもよい。制御部７４は、例えば、内蔵メモリ、通信可能な通信装置、またはアクセス可能なネットワーク上に格納されたプログラムを実行することで成膜部７２および加工部７３を制御する構成でもよい。上記プログラムおよび上記プログラムが格納された記録媒体等も本実施形態に含まれる。

【0016】

〔半導体デバイス〕
図４は、本実施形態に係る半導体デバイスの別構成を示す断面図である。図４に示すように、半導体デバイス３０は、主基板１の反対側に位置し、第１電極Ｅ１と電気的に接続する回路基板ＣＢを備えていてよい。

【0017】

〔実施例１〕
（全体構成）
図５は、実施例１に係る半導体デバイスの、Ｘ方向に沿った断面図である。図６は、実施例１に係る半導体デバイスの、Ｙ方向に沿った断面図である。図７は、実施例１に係る半導体デバイスの平面図である。図５、図６および図７に示すように、実施例１に係る半導体デバイス３０は、（ｉ）主基板１と、主基板１上に位置する下地部４と、下地部４上に位置し、マスク部５および開口部Ｋを含むマスクパターン６と、マスクパターン６上に位置するベース半導体部８とを有し、主基板１を貫通するホールＨを含む半導体基板１５と、（ｉｉ）ベース半導体部８上に位置する化合物半導体部９と、（ｉｉｉ）化合物半導体部９上に位置する絶縁膜ＫＦと、（ｉｖ）第１電極Ｅ１および第２電極Ｅ２と、（ｖ）第１電極Ｅ１上に位置する第１光反射部１０と、（ｖｉ）ホールＨに設けられた第２光反射部１１とを備える。ベース半導体部８および化合物半導体部９は、窒化物半導体（例えば、ＧａＮ系半導体）を含む。例えば、Ｘ方向はベース半導体部８の＜１１－２０＞方向、Ｙ方向はベース半導体部８の＜１－１００＞方向、Ｚ方向はベース半導体部８の＜０００１＞方向である。

【0018】

主基板１は、ベース半導体部８と格子定数の異なる異種基板である。主基板１は遮光基板、例えば、シリコン基板であってもよい。半導体基板１５は、主基板１の下面および上面間を貫通し、平面視で化合物半導体部９に重なるホールＨを含む。ホールＨは、ベース半導体部８側に向けて先細りとなるテーパ形状であってよい。ホールＨに設けられた第２光反射部１１は、平面視で第１光反射部１０と重なっていてよい。第２光反射部１１は、ホールＨの少なくともボトム（底面）に接していてよく、ホールＨの側壁に接していてもよい。

【0019】

ホールＨは、主基板１の裏面（下面）１Ｕに、レーザ光の出射面となる開口ＫＲを有する。開口ＫＲの形状は、矩形、菱形、六角形、円形、楕円形等であるが、これに限定されない。実施例１では、ホールＨの底部の少なくとも一部が下地部４に含まれる。図５に示すように、ホールＨの底部全体が下地部４内に位置してもよい。

【0020】

第１電極Ｅ１は、化合物半導体部９上に設けられるアノードである。化合物半導体部９はベース半導体部８上に設けられるが、ベース半導体部８の一部の上方には化合物半導体部９が位置しておらず、このベース半導体部８の一部と接するように、カソードである第２電極Ｅ２を設けることができる。第１電極Ｅ１は光透過性を有していてもよい。

【0021】

半導体デバイス３０では、ベース半導体部８、化合物半導体部９、絶縁膜ＫＦ、第１および第２電極Ｅ１・Ｅ２、並びに第１および第２光反射部１０・１１を含む、面発光型の半導体レーザ素子２０（ＶＣＳＥＬ素子：a vertical cavity surface emitting laser element）が１つ以上構成される。具体的には、第１および第２電極Ｅ１・Ｅ２間の電流によって化合物半導体部９で発生した光は、第１および第２光反射部１０・１１間における誘導放出および帰還作用によってレーザ発振し、例えば第２光反射部１１からレーザ光として出射する。半導体デバイス３０では、第２光反射部１１が主基板１のホールＨに設けられているため、放熱性が向上し、信頼性が高まる。第２光反射部１１が、ホールＨ内の中空部ＶＤに接していてもよい。主基板１によって半導体デバイスとしての剛性が維持される。第２光反射部１１が、主基板１の裏面にまで延伸していてもよい。

【0022】

第１電極Ｅ１の周囲端部と化合物半導体部９との間には、絶縁膜ＫＦが設けられる。絶縁膜ＫＦによって第１および第２電極Ｅ１・Ｅ２間の電流経路がアノード側で狭窄され、発光効率が高められる（後述）。

【0023】

ベース半導体部８は、ｎ型の半導体（例えば、シリコンドープの窒化ガリウム）で構成することができる。ベース半導体部８は、開口部Ｋ上に位置する第１部分ＨＤと、マスク部５上に位置する、貫通転位密度が５×１０^６／ｃｍ^２以下の第２部分（低欠陥部）ＳＤとを含み、第２部分ＳＤは平面視で化合物半導体部９と重なる。化合物半導体部９のうち、平面視で第２部分ＳＤと重なる部分は低転位性（低欠陥性）を引き継ぐため、この部分における発光効率を高めることができる。

【0024】

実施例１では、第１および第２電極Ｅ１・Ｅ２はＹ方向に並ぶ。第１電極Ｅ１には、例えば、ＩＴＯ（Indium Tin Oxide）等を含む透明電極を用いることができ、第２電極Ｅ２には光反射電極を用いることができる。化合物半導体部９がＧａＮ系半導体を含み、第１電極Ｅ１が酸化ガリウムを含んでいてもよい。

【0025】

半導体デバイス３０は、第１電極Ｅ１の上面に接触する第１パッドＰ１と、第２電極Ｅ２の上面に接触する第２パッドＰ２とを含む。平面視において、第１パッドＰ１の少なくとも一部は、ホールＨと重ならない。このため、第１パッドＰ１への押圧が化合物半導体部９およびベース半導体部８に与える影響が低減する。なお、図７においては、化合物半導体部９上の各部材の位置を明確に示すため、後述する第１パッドＰ１および第２パッドＰ２の図示を省略している。

【0026】

平面視において、第２パッドＰ２の少なくとも一部は、ホールＨと重ならない。このため、第２パッドＰ２への押圧（例えば、回路基板ＣＢとの接合時の押圧）が化合物半導体部９およびベース半導体部８に与える影響が低減する。また、平面視において、第１パッドＰ１の少なくとも一部は、ホールＨと重ならない。このため、第１パッドＰ１への押圧が化合物半導体部９およびベース半導体部８に与える影響が低減する。第１パッドＰ１は、第１光反射部１０の上面に接していてもよい。第１パッドＰ１は第１光反射部１０よりも熱伝導率が大きいため、放熱性が高まる。

【0027】

半導体デバイス３０では、第１および第２パッドＰ１・Ｐ２の上面レベル（高さ位置）が一致し、かつ、第１および第２パッドＰ１・Ｐ２の上面が、第１光反射部１０の上面よりもより上方に位置する。このため、回路基板ＣＢ（図４参照）への実装が容易になる。

【0028】

第２電極Ｅ２の周囲端部と、ベース半導体部８との間には、絶縁膜ＤＦを設けることができる。絶縁膜ＤＦにより、第２電極Ｅ２と化合物半導体部９とが接触せず、電気的に分離される。第２電極Ｅ２が凹部ＥＨを有し、凹部ＥＨに絶縁体ＤＨで埋められていてもよい。絶縁体ＤＨによって第２パッドＰ２の上面を平坦化することができる。

【0029】

半導体デバイス３０は、平面視でマスクパターン６の開口部Ｋと重なる第１隔壁部ＱＦと、平面視でマスクパターン６のマスク部５と重なる第２隔壁部ＱＳと、化合物半導体部９をＹ方向に分割する第３隔壁部ＱＴとを含む。第１隔壁部ＱＦおよび第２隔壁部ＱＳ並びに第３隔壁部ＱＴが、光反射性を有していてもよい。第１隔壁部ＱＦおよび第２隔壁部ＱＳは、Ｙ方向に延伸し、第３隔壁部ＱＴは、Ｘ方向に延伸する。

【0030】

図８は、図６に示す半導体デバイス３０の部分拡大図である。図８に示すように、化合物半導体部９は、下層側から順に、第１型半導体層としてのｎ型半導体層３４と、活性層３５と、第２型半導体層としてのｐ型半導体層３６とを含む。活性層３５は、例えばＭＱＷ（Multi-Quantum Well）構造であり、ＩｎＧａＮ層およびＧａＮ層を含んでいてもよい。ｎ型半導体層３４は、例えば、ｎ－ＧａＮ層およびｎ－ＡｌＧａＮ層の少なくとも一方を含む。ｐ型半導体層３６は、例えば、ｐ－ＧａＮ層およびｐ－ＡｌＧａＮ層の少なくとも一方を含む。アノードである第１電極Ｅ１は、ｐ型半導体部３６と接触するように配される。

【0031】

ｐ型半導体層３６上に形成される絶縁膜ＫＦには、アパーチャー部ＡＰ（電流狭窄部）が形成され、アパーチャー部ＡＰにおいて露出したｐ型半導体層３６と第１電極Ｅ１とが接触する。絶縁膜ＫＦには、ＳｉＯｘ、ＳｉＮｘ、ＡｌＯｘ等を用いることができる。

【0032】

実施例１では、アパーチャー部ＡＰが、平面視において、第１光反射部１０、化合物半導体部９、ベース半導体部８の第２部分ＳＤ（低欠陥部）、および第２光反射部１１と重なる。すなわち、第１電極Ｅ１からベース半導体部８への電流経路（特に電流狭窄部）がベース半導体部８および化合物半導体部９の低欠陥部に形成される。したがって、活性層３５の発光効率が高められる。第２光反射部１１が形成されるホールＨの底面の面積を、アパーチャー部ＡＰの面積よりも大きくしてもよい。

【0033】

なお、絶縁膜ＤＦを設けることで、第２電極Ｅ２と化合物半導体部９とは直接接触せず、特に、第２電極Ｅ２とｐ型半導体部３６とは直接接触しない。このため、第１電極Ｅ１からｐ型半導体部３６に注入されたホールが、活性層３５を経由せずに第２電極Ｅ２に移動するおそれが低減する。

【0034】

化合物半導体部９の一部をエッチング等で掘り込んでベース半導体部８を露出させ、ベース半導体部８と接するように第２電極Ｅ２を設けてもよいし、化合物半導体部９の一部をエッチング等で掘り込むことで、例えば化合物半導体部９内のｎ型半導体層３４を露出させ、ｎ型半導体層３４と接するように第２電極Ｅ２を設けてもよい。

【0035】

第１光反射部１０は、例えば、図８に示すように、低屈折部３１と高屈折部３２とが交互に積み重ねられた反射鏡（例えば、Distributed Bragg Reflector）である。低屈折部３１が第１屈折部であり、高屈折部３２が、第１屈折部よりも光屈折率の大きな第２屈折部であってもよい。低屈折部３１は、例えば、ＳｉＯ_２等を含む。高屈折部３２は、低屈折部３１よりも高い屈折率を有する材料を含む層であり、例えば、Ｔａ_２Ｏ_５、ＨｆＯ_２、ＺｒＯ_２、ＴｉＯ_２、Ａｌ_２Ｏ_３、Ｎｂ_２Ｏ_５、ＺｎＯ、ＡｌＮ、ＳｉＮまたはＭｇＯ等を含む。高屈折部３２と低屈折部３１との界面に臨界角以上の角度で入射した光は、この界面において全反射するため、第１光反射部１０においては高い光反射率が実現される。第２光反射部１１は、第１光反射部１０と同様の構造（ＤＢＲ）とすることができる。

【0036】

ここで、活性層３５の発光波長に対し、第１光反射部１０は略１００％、例えば、９９％程度の反射率を有していてもよく、第２光反射部１１は、第１光反射部１０よりも低い反射率、例えば、９８％程度の反射率を有していてもよい。この場合、第１光反射部１０と第２光反射部１１との間を往復する光は、主基板１の開口ＫＲからレーザ光として出射される。第１隔壁部ＱＦおよび第２隔壁部ＱＳが光反射性を有しているため、光の利用効率が高められる。

【0037】

なお、レーザ光が第２光反射部１１側（ホールＨ）から出射する構成に限定されない。第１光反射部１０側から出射する構成でもよいし、第１および第２光反射部１０・１１それぞれからレーザ光が出射する構成でもよい。

【0038】

（製造方法）
図９は、実施例１に係る半導体デバイスの製造方法の一例を示すフローチャートである。図１０は、実施例１に係る半導体デバイスの製造方法の一例を示す工程断面図である。図９および図１０に示すように、半導体デバイスの製造方法では、テンプレート基板７を準備する工程の後に、ＥＬＯ法を用いてベース半導体部８を形成する。次いで、化合物半導体部９を形成する工程を行い、その後、絶縁膜ＤＦ、第１および第２電極Ｅ１・Ｅ２を形成する工程を行う。その後、第１光反射部１０を形成する工程を行い、その後、第１および第２パッドＰ１・Ｐ２を形成する工程を行う。その後、主基板１に対してその裏面１Ｕからエッチングを行い、ホールＨを形成する工程を行う。その後、ホールＨに第２光反射部１１を形成する工程を行う。なお、マスクパターン６を用いてＥＬＯ成膜を行った後、例えば、第１および第２電極Ｅ１・Ｅ２を形成する前に、マスク部５をウェットエッチング等によって除去しておいてもよい。

【0039】

（主基板）
主基板１には、ＧａＮ系半導体と異なる格子定数を有する異種基板を用いることができる。異種基板としては、単結晶のシリコン（Ｓｉ）基板、サファイア（Ａｌ_２Ｏ_３）基板、シリコンカーバイド（ＳｉＣ）基板等を挙げることができる。主基板１の面方位は、例えば、シリコン基板の（１１１）面、サファイア基板の（０００１）面、ＳｉＣ基板の６Ｈ－ＳｉＣ（０００１）面である。これらは例示であって、ベース半導体部８をＥＬＯ法で成長させることができる主基板および面方位であれば何でもよい。ＧａＮバルク基板よりも熱伝導性に優れるという観点から、Ｓｉ基板あるいはＳｉＣ基板を採用してもよい。

【0040】

（下地部）
下地部４として、主基板１側から順に、バッファ部（バッファ層）２およびシード部３を設けることができる。バッファ部２は、例えば、主基板１とシード部３とがダイレクトに接触して互いに溶融することを低減する機能を有する。例えば、主基板１にシリコン基板を用い、シード部３にＧａＮ系半導体を用いた場合、両者（主基板とシード部）が溶融し合うため、例えば、ＡｌＮ層およびＳｉＣ（炭化シリコン）層の少なくとも一方を含むバッファ部２を設けることで、溶融が低減される。バッファ部２の一例であるＡｌＮ層は、例えばＭＯＣＶＤ装置を用いて、厚さ１０ｎｍ程度～５μｍ程度（例えば１５０ｎｍ）に形成することができる。バッファ部２が、シード部３の結晶性を高める効果、ベース半導体部８の内部応力を緩和する（半導体デバイス３０の反りを緩和する）効果、および放熱性を高める効果の少なくとも１つを有していてもよい。シード部３と溶融し合わない主基板１を用いた場合には、バッファ部２を設けない構成も可能である。熱伝導性に優れるという観点から、シード部３あるいはバッファ部２にＳｉＣ層を採用してもよい。図５のように、シード部３がマスク部５の全体と重なる構成に限定されない。シード部３はマスク６の開口部Ｋから露出すればよいため、シード部３を、マスク部５の少なくとも一部と重ならないように局所的に形成してもよい。

【0041】

バッファ部２（例えば、窒化アルミニウム）およびシード部３（例えば、ＧａＮ系半導体）の少なくとも一方をスパッタ装置（ＰＳＤ：pulse sputter deposition，ＰＬＤ: pulse laser depositionなど）を用いて成膜することもできる。

【0042】

（マスクパターン）
マスクパターン６の開口部Ｋは、シード部３を露出させ、ベース半導体部８の成長を開始させる成長開始用ホールの機能を有し、マスクパターン６のマスク部５は、ベース半導体部８を横方向成長させる選択成長用マスクの機能を有する。マスクパターン６は、ベース半導体部８の形成（ＥＬＯ成膜）後に除去してもよい。開口部Ｋはマスク部５がない部分であって、開口部Ｋがマスク部５で囲まれていなくてもよい。

【0043】

マスク部５として、例えば、シリコン酸化膜（ＳｉＯ_ｘ）、窒化チタン膜（ＴｉＮ等）、シリコン窒化膜（ＳｉＮ_ｘ）、シリコン酸窒化膜（ＳｉＯＮ）、および高融点（例えば１０００℃以上）をもつ金属膜のいずれか１つを含む単層膜、またはこれらの少なくとも２つを含む積層膜を用いることができる。

【0044】

例えば、下地部４上に、スパッタ法を用いて厚さ１００ｎｍ程度～４μｍ程度（好ましくは１５０ｎｍ程度～２μｍ程度）のシリコン酸化膜を全面形成し、シリコン酸化膜の全面にレジストを塗布する。その後、フォトリソグラフィ法を用いてレジストをパターニングし、ストライプ状の複数の開口部を持ったレジストを形成する。その後、フッ酸（ＨＦ）、バッファードフッ酸（ＢＨＦ）等のウェットエッチャントによってシリコン酸化膜の一部を除去して複数の開口部Ｋとし、レジストを有機洗浄で除去することでマスクパターン６が形成される。

【0045】

開口部Ｋは長手形状（スリット状）であり、ベース半導体部８のａ軸方向（Ｘ方向）に周期的に配列される。開口部Ｋの幅は、０．１μｍ～２０μｍ程度とすることができる。各開口部の幅が小さいほど、各開口部からベース半導体部８に伝搬する貫通転位の数は減少する。また、低欠陥部ＳＤを大きくすることができる。

【0046】

シリコン酸化膜は、ベース半導体部８の成膜中に微量ながら分解、蒸発し、ベース半導体部８に取り込まれてしまうことがあるが、シリコン窒化膜、シリコン酸窒化膜は、高温で分解、蒸発し難いというメリットがある。

【0047】

そこで、マスク部５を、シリコン窒化膜あるいはシリコン酸窒化膜の単層膜としてもよいし、下地部４上にシリコン酸化膜およびシリコン窒化膜をこの順に形成した積層膜としてもよいし、下地部４上にシリコン窒化膜およびシリコン酸化膜をこの順に形成した積層体膜としてもよいし、下地部４上にシリコン窒化膜、シリコン酸化膜およびシリコン窒化膜をこの順に形成した積層膜としてもよい。

【0048】

マスク部５のピンホール等の異常個所は、成膜後に有機洗浄などを行い、再度成膜装置に導入して同種膜を形成することで、異常個所を消滅させることができる。一般的なシリコン酸化膜（単層）を用い、このような再成膜方法を用いて良質なマスクパターン６を形成することもできる。

【0049】

（テンプレート基板の具体例）
主基板１には、（１１１）面を有するシリコン基板を用い、下地部４のバッファ部２は、ＡｌＮ層（例えば、３０ｎｍ）とした。下地部４のシード部３は、第１層であるＡｌ_０．６Ｇａ_０．４Ｎ層（例えば、３００ｎｍ）と、第２層であるＧａＮ層（例えば、１～２μｍ）とがこの順に形成されたグレーデット層とした。

【0050】

マスク部５には、酸化シリコン膜（ＳｉＯ_２）と窒化シリコン膜（ＳｉＮ）とをこの順に形成した積層体を用いた。酸化シリコン膜の厚みは例えば０．３μｍ、窒化シリコン膜の厚みは例えば７０ｎｍである。酸化シリコン膜および窒化シリコン膜それぞれの成膜には、プラズマ化学気相成長（ＣＶＤ）法を用いた。

【0051】

（ベース半導体部）
実施例１では、ベース半導体部（ＥＬＯ半導体層）８をＧａＮ層とし、ＭＯＣＶＤ装置を用いて前述のテンプレート基板７上に窒化ガリウム（ＧａＮ）のＥＬＯ成膜を行った。ＥＬＯ成膜条件の一例として、基板温度：１１２０℃、成長圧力：５０ｋＰａ、ＴＭＧ（トリメチルガリウム）：２２ｓｃｃｍ、ＮＨ_３：１５ｓｌｍ、Ｖ／ＩＩＩ＝６０００（ＩＩＩ族原料の供給量に対する、Ｖ族原料の供給量の比）を採用することができる。

【0052】

この場合、開口部Ｋに露出したシード部３（例えばＧａＮ層）上にベース半導体部８が選択成長（縦方向成長）し、引き続いてマスク部５上に横方向成長する。そして、マスク部５上においてその両側から横方向成長するベース半導体部８が会合する前にこれらの横成長を停止させた。

【0053】

マスク部５の幅Ｗｍは５０μｍ、開口部Ｋの幅は５μｍ、ベース半導体部８の横幅は５３μｍ、低欠陥部ＳＤの幅（Ｘ方向のサイズ）は２４μｍ、ベース半導体部８の層厚は５μｍであった。ベース半導体部８のアスペクト比は、５３μｍ／５μｍ＝１０．６となり、非常に高いアスペクト比が実現された。

【0054】

実施例１におけるベース半導体部８の形成では、横方向成膜レートを高めている。横方向成膜レートを高める手法は、以下のとおりである。まず、開口部Ｋから露出したシード部３上に、Ｚ方向（ｃ軸方向）に成長する縦成長層を形成し、その後、Ｘ方向（ａ軸方向）に成長する横成長層を形成する。この際、縦成長層の厚みを、１０μｍ以下、好ましくは５μｍ以下、さらに好ましくは３μｍ以下とすることで、横成長層の厚みを低く抑え、横方向成膜レートを高めることができる。

【0055】

図１１は、ベース半導体部８の横方向成長の一例を示す断面図である。図１１に示すように、シード部３上に、イニシャル成長層ＳＬを形成し、その後、イニシャル成長層ＳＬからベース半導体部８を横方向成長させることができる。イニシャル成長層ＳＬは、ベース半導体部８の横方向成長の起点となる。ＥＬＯ成膜条件を適宜制御することによって、ベース半導体部８をＺ方向（ｃ軸方向）に成長させたり、Ｘ方向（ａ軸方向）に成長させたりする制御が可能である。

【0056】

ここでは、イニシャル成長層ＳＬのエッジが、マスク部５の上面に乗りあがる直前（マスク部５の側面上端に接している段階）、またはマスク部５の上面に乗り上がった直後のタイミングでイニシャル成長層ＳＬの成膜を止めてもよい（すなわち、このタイミングで、ＥＬＯ成膜条件を、ｃ軸方向成膜条件からａ軸方向成膜条件に切り替えてもよい）。こうすれば、イニシャル成長層ＳＬがマスク部５からわずかに突出している状態から横方向成膜を行なうため、ベース半導体部８の厚み方向への成長に材料が消費されることを低減し、ベース半導体部８を高速で横方向成長させることができる。イニシャル成長層ＳＬは、例えば、２．０μｍ以上３．０μｍ以下の厚さに形成すればよい。

【0057】

実施例１では、マスク部５上においてその両側から横方向成長するベース半導体部８が会合する前にこれらの横成長を停止させているが、これに限定されない。マスク部５上においてその両側から横方向成長するベース半導体部８同士が会合した後に、これらの横成長を停止させてもよい（図１８参照）。この場合、会合部の転位（結晶欠陥）が多くなるため、半導体レーザ素子２０のアパーチャー部ＡＰは、平面視で会合部と重ならないように構成する。

【0058】

ＥＬＯ法を用いてベース半導体部８を形成する場合、主基板１および主基板１上のマスクパターン６を含むテンプレート基板７を用いてよい。テンプレート基板７が、マスク部５に対応する成長抑制領域（例えば、Ｚ方向の結晶成長を抑制する領域）と、開口部Ｋに対応するシード領域とを有してよい。例えば、主基板１上に成長抑制領域およびシード領域を形成し、成長抑制領域およびシード領域上に、ＥＬＯ法を用いてベース半導体部８を形成することもできる。

【0059】

（化合物半導体部および電極）
ベース半導体部８および化合物半導体部９は、同一装置（例えば、ＭＯＣＶＤ装置）で連続形成してもよいし、ベース半導体部８形成後に一旦基板を装置から取り出し、ベース半導体部８の表面研磨等を行った後に化合物半導体部９を形成してもよい。この場合、ベース半導体部８上に、再成長の際のバッファとなるｎ型のＧａＮ系半導体層（例えば、厚さ０．１μｍ程度～３μｍ程度）を形成した後に、化合物半導体部９を形成してもよい。化合物半導体部９の形成には、ＭＯＣＶＤ装置のほか、スパッタ装置、リモートプラズマＣＶＤ装置（RPCVD）、ＰＳＤ(Pulse Sputter Deposition)装置等を用いることができる。リモートプラズマＣＶＤ装置、ＰＳＤ装置では、水素をキャリアガスとして用いないため、低抵抗のｐ型ＧａＮ系半導体部を形成することができる。

【0060】

活性層３５のＭＱＷ構造は、例えば、ＩｎＧａＮ／ＧａＮの５～６周期の構造とすることができる。Ｉｎ組成は目的とする発光波長で異なり、青色（４５０ｎｍ付近）であれば１５～２０％程度のＩｎ濃度、緑色（５３０ｎｍ付近）であれば３０％程度のＩｎ濃度とすることができる。必要に応じて、電子ブロッキング層（例えば、ＡｌＧａＮ層）を活性層３５上に形成してもよい。また、低抵抗化のために、ｐ型半導体層３６の表面（１０ｎｍ程度）をｐ型ハイドープ層としてもよい。

【0061】

図１２は、実施例１の半導体デバイスの別構成を示す断面図である。図８では、絶縁膜ＫＦにアパーチャー部ＡＰを設けているが、これに限定されない。図１２のように、ｐ型半導体層３６に環状の高抵抗部ＨＲ（ｐ型ドープ濃度が小さい領域）を設け、高抵抗部ＨＲの内側をアパーチャー部ＡＰ（電流狭窄部）とする構成（高抵抗部ＨＲがアパーチャー部ＡＰを取り囲む構成）でもよい。高抵抗部ＨＲは、イオンインプランテーション等で、ｐ型半導体層３６の一部領域を高抵抗化させることで形成してもよい。

【0062】

第１電極Ｅ１は、光透過性を有する透明導電性材料によって形成されている。透明導電性材料としては、例えば、インジウム錫酸化物（結晶性ＩＴＯ，アモルファスＩＴＯ，ＳｎドープのＩｎ_２Ｏ_３を含む）、インジウム亜鉛酸化物（ＩＺＯ：Indium Zinc Oxide)、ＩＦＯ（ＦドープのＩｎ_２Ｏ_３）、酸化錫（ＳｎＯ_２、ＳｂドープのＳｎＯ_２、ＦドープのＳｎＯ_２を含む）、酸化亜鉛（ＺｎＯ，ＡＩドープのＺｎＯ，ＢドープのＺｎＯを含む）をあげることができる。

【0063】

第１電極Ｅ１は、Ｇａ（ガリウム）酸化物、Ｔｉ（チタン）酸化物、Ｎｂ（ニオブ）酸化物、Ｎｉ（ニッケル）酸化物の少なくとも１つを母層として含んでいてもよい。第１電極Ｅ１のアパーチャー径（ｐ型半導体部に接触する、電流注入領域の径）は、例えば、２μｍ以上１００μｍ以下とすることができる。

【0064】

第１電極Ｅ１と接触する第１パッドＰ１は、例えば、Ａｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｎｉ、Ｔｉ、Ｖ、Ｗ、Ｃｒ、Ａｌ、Ｃｕ、Ｚｎ、ＳｎおよびＩｎの少なくとも１つ含む、単層構造または複層構造であってもよい。複層構造については、例えば左側を下層側として、Ｔｉ層／Ａｕ層、Ｔｉ層／Ａｌ層、Ｔｉ層／Ａｌ層／Ａｕ層、Ｔｉ層／Ｐｔ層／Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ａｕ層／Ｐｔ層、Ｎｉ層／Ｐｔ層、Ｐｄ層／Ｐｔ層、Ａｇ層／Ｐｄ層等の構成を採用することができる。

【0065】

（個片化）
図１３は、実施例１の半導体デバイスの別構成を示す平面図である。図１３に示すように、図７の半導体デバイス３０を個片化し、それぞれが１つの半導体レーザ素子２０を含む複数の半導体デバイス３０としてもよい。それぞれが複数の半導体レーザ素子２０を含むように個片化してもよい。

【0066】

（変形例）
図１４は、実施例１に係る半導体デバイスの別構成を示す断面図である。図１４に示すように、半導体デバイス３０は、主基板１の反対側に配され、第１および第２パッドＰ１・Ｐ２と電気的に接続する回路基板ＣＢを備える。回路基板ＣＢが半導体レーザ素子２０を駆動する構成でもよい。

【0067】

なお、半導体デバイス３０と回路基板ＣＢを接合後に、主基板１の開口ＫＲを形成してもよい。主基板１にＳｉ基板を用いた場合、一般的なＳｉ基板の厚みは、３００μｍ程度から、２．０ｍｍ程度となる。厚いＳｉ基板に貫通孔を形成することは容易でないため、Ｓｉ基板の反対側に回路基板ＣＢを接合した後に、Ｓｉ基板（主基板１）をウェットエッチング、ドライエッチング、研磨、ＣＭＰなどの方法で薄板化し（例えば、厚み３００μｍ以下）、その後に開口ＫＲを有する貫通孔を形成してもよい。ＶＣＳＥＬ等の半導体レーザ素子を作製する場合は、出射するレーザ光が主基板１の孔壁に遮られないように、ホールＨの深さおよび開口ＫＲのサイズを設定することができる。

【0068】

図１５および図１６は、実施例１に係る半導体デバイスの別構成を示す断面図である。図１５の半導体デバイス３０では、ホールＨが下地部４を貫通し、ホールＨの底部がマスク部５に含まれる（接する）。こうすれば、下地部４への光の伝播を抑制することができる。図１６の半導体デバイス３０では、ホールＨが下地部４およびマスク部５を貫通する。こうすれば、下地部４およびマスク部５への光の伝播を抑制することができる。

【0069】

図１６では、ホールＨの底部をベース半導体部８内に形成することで、キャビティ長が短くなり、かつマスク部５および半導体界面での光散乱が低減するため、内部ロスαｉが小さくなる。これにより、発光効率を向上させることができる。

【0070】

図１７および図１８は、実施例１に係る半導体デバイスの別構成を示す断面図である。図１７に示すように、第１隔壁部ＱＦおよび第２隔壁部ＱＳを設けない構成も可能である。図５および図１７等では、ベース半導体部８および化合物半導体部９それぞれが複数形成されているが、これに限定されない。図１８のように、隣り合う開口部Ｋからマスク部５上に成長したベース半導体部８同士が会合し、一体化されている構成でもよい。

【0071】

図１９は、実施例１に係る半導体デバイスの別構成を示す断面図である。図５および図１７等では、第１および第２電極Ｅ１・Ｅ２がＹ方向（ベース半導体部の＜１－１００＞方向）に並んでいるが、これに限定されない。図１９に示すように、第１および第２電極Ｅ１・Ｅ２をＸ方向（ベース半導体部の＜１－１００＞方向）に並べて形成することもできる。

【0072】

図２０は、実施例１に係る半導体デバイスの別構成を示す断面図である。図２０のように、ホールＨに蛍光体ＥＫ（波長変換体）が配され、第２光反射部１１は、蛍光体ＥＫよりもホールＨのボトム側に位置していてもよい。こうすれば、活性層３５で生じる光とは異なる波長（例えば、可視光域）を有する光を、開口ＫＲから出射させることができる。

【0073】

図２１は、実施例１に係る半導体デバイスの別構成を示す断面図である。図２１のように、第２光反射部１１が主基板１の下面１Ｕ（ホールでない部分）に接する構成でもよい。こうすれば、プロセスを簡易化することができる。

【0074】

図２２および図２３は、実施例１に係る半導体デバイスの別構成を示す断面図である。図２２のように、下地部４が、全面的ではなく、開口部Ｋと重なるように局所的に設けられていてもよい。こうすれば、下地部４からの応力を低減することができる。この場合、図２３に示すように、マスクパターン６が主基板１表面（例えば、ＳｉあるいはＳｉＣ）の加工によって得られる基板加工膜ＳＫ（例えば、シリコンあるいは炭化シリコンの熱酸化膜である酸化シリコン）であってもよい。

【0075】

図２４および図２５は、実施例１に係る半導体デバイスの別構成を示す断面図である。図５等では下地部４を設けているがこれに限定されない。図２４のように、主基板１にＧａＮ基板（バルク結晶）、６Ｈ－ＳｉＣ基板（バルク結晶）等を用いることで、下地部４を設けることなく、主基板１上にベース半導体部８を成長させることができる。この場合も、図２５に示すように、ホールＨのボトムをベース半導体部８の内部に形成することができる。

【0076】

図２６は、実施例１に係る半導体デバイスの別構成を示す断面図である。図２６に示すように、実施例１に係る半導体デバイスは、ベース半導体部８の形成後にマスク部５を除去することで、マスクパターン６をもたない構成とすることもできる。この場合、ベース半導体部８の下面は中空部ＴＵに接する。なお、中空部ＴＵに、成長選択マスクとは異なる透光性材料を配してもよい。例えば、シード部３あるいは主基板１とベース半導体部８との間に透光性材料が充填されている構成でもよい。

【0077】

〔実施例２〕
図２７は、実施例２に係る半導体デバイスの、Ｘ方向に沿った断面図である。図２８は、実施例２に係る半導体デバイスの、Ｙ方向に沿った断面図である。図２７および図２８に示すように、実施例２に係る半導体デバイス３０は、シード部３と、シード部３よりも上方に位置し、マスク部５および開口部Ｋを含むマスクパターン６と、マスクパターン６よりも上方に位置するベース半導体部８と、ベース半導体部８よりも上方に位置する化合物半導体部９と、化合物半導体部９上に位置する絶縁膜ＫＦと、第１電極Ｅ１および第２電極Ｅ２と、第１電極Ｅ１上に位置する第１光反射部１０と、下地部４の下方に設けられ、平面視で第１光反射部１０と重なる第２光反射部１１とを備える。主基板１とシード部３との間にバッファ部２が設けられ、下地部４はバッファ部２およびシード部３を含む。バッファ部２がバッファ層であってもよく、シード部３がシード層であってもよい。バッファ部２が、主基板１とシード部３との接触による溶融現象を抑制する機能を有していてもよい。バッファ部２を設けずに、下地部４をシード部３で構成することもできる。シード部３が、全面的ではなく、開口部Ｋと重なるように局所的に（例えば、Ｙ方向に伸びる畝状に）設けてもよい。

【0078】

第１電極Ｅ１は、化合物半導体部９上に設けられるアノードである。化合物半導体部９はベース半導体部８上に設けられるが、ベース半導体部８の一部の上方には化合物半導体部９が形成されておらず、このベース半導体部８の一部と接するように、カソードである第２電極Ｅ２が設けられる。第１電極Ｅ１は光透過性を有する。

【0079】

半導体デバイス３０では、ベース半導体部８、化合物半導体部９、絶縁膜ＫＦ、第１および第２電極Ｅ１・Ｅ２、並びに第１および第２光反射部１０・１１を含む、面発光型の半導体レーザ素子２０（ＶＣＳＥＬ：vertical cavity surface emitting laser element
）が１つ以上構成される。具体的には、第１および第２電極Ｅ１・Ｅ２間の電流によって化合物半導体部９で発生した光は、第１および第２光反射部１０・１１間における誘導放出および帰還作用によってレーザ発振し、例えば第２光反射部１１からレーザ光として出射する。半導体デバイス３０では、第２光反射部１１が下方の外部空間ＧＫと接しているため、放熱性が向上し、信頼性が高まる。

【0080】

第１電極Ｅ１の周囲端部と化合物半導体部９との間には、絶縁膜ＫＦが設けられる。絶縁膜ＫＦによって第１および第２電極Ｅ１・Ｅ２間の電流経路がアノード側で狭窄され、発光効率が高められる。

【0081】

【0082】

図２９は、図２７の半導体デバイスの製造方法の一例を示すフローチャートである。図２９の半導体デバイスの製造方法では、テンプレート基板７を準備する工程の後に、ＥＬＯ法を用いてベース半導体部８を形成する。次いで、化合物半導体部９を形成する工程を行い、その後、絶縁膜ＤＦ（電流狭窄層）、第１および第２電極Ｅ１・Ｅ２を形成する工程を行う。その後、第１光反射部１０を形成する工程を行い、その後、第１および第２パッドＰ１・Ｐ２を形成する工程を行う。その後、ウェットエッチングあるいはドライエッチング、研磨、ＣＭＰ（Chemical machinery polish）等によって主基板１を除去する工程と、マスクパターン６を基準として第１光反射部１０が位置する側の反対側に（下地部４上に）第２光反射部１１を形成する工程とを行う。主基板１を除去する前に、回路基板ＣＢに接合しておいてもよい。このようにすることで、薄膜化した半導体デバイス３０の機械的強度を保持することができる。

【0083】

図３０は、実施例２に係る半導体デバイスの別構成を示す断面図である。図３０に示すように、半導体デバイス３０は、化合物半導体部９よりも上方に位置する支持基板ＳＫを備える。支持基板ＳＫは、マスクパターン６を基準として第１光反射部１１が位置する側の反対側に配され、第１および第２パッドＰ１・Ｐ２と電気的に接続する。支持基板ＳＫが半導体レーザ素子２０を駆動する回路基板であってもよい。

【0084】

図３１は、図３０の半導体デバイスの製造方法の一例を示すフローチャートである。図３２は、図３０の半導体デバイスの製造方法の一例を示す工程断面図である。図３０の半導体デバイスの製造方法では、テンプレート基板７を準備する工程の後に、ＥＬＯ法を用いてベース半導体部８を形成する。次いで、化合物半導体部９を形成する工程を行い、その後、絶縁膜ＤＦ（電流狭窄層）、第１および第２電極Ｅ１・Ｅ２を形成する工程と、第１光反射部１０を形成する工程と、第１および第２パッドＰ１・Ｐ２を形成する工程とを行う。その後、第１および第２パッドＰ１・Ｐ２に支持基板ＳＫを接合し、ベース半導体部８および化合物半導体部９等を支持基板ＳＫに保持させる工程と、ウェットエッチングあるいはドライエッチングによって主基板１を除去する工程と、マスクパターン６を基準として支持基板ＳＫが位置する側の反対側に（下地部４上に）第２光反射部１１を形成する工程とを行う。

【0085】

〔実施例３〕
実施例１～２のベース半導体部８をＧａＮで構成してもよいが、これに限定されない。ベース半導体部８を、ＧａＮ系半導体であるＩｎＧａＮで構成してもよい。ＩｎＧａＮの横方向成膜は、例えば１０００℃を下回るような低温で行う。高温ではインジウムの蒸気圧が高くなり、膜中に有効に取り込まれないためである。成膜温度が低温になることで、マスク部５とベース半導体部８との相互反応が低減される効果がある。また、ＩｎＧａＮは、ＧａＮよりもマスク部５（シリコン酸化膜、シリコン窒化膜等）との反応性が低いという効果もある。ベース半導体部８にインジウムがＩｎ組成レベル１％以上で取り込まれるようになると、マスク部５との反応性がさらに低下するため、望ましい。ガリウム原料ガスとしては、トリエチルガリウム（ＴＥＧ）が用いられてよい。

【0086】

〔実施例４〕
図３３は、実施例４に係る電子機器の構成を示す模式図である。図３３の電子機器４０は、実施例１～３の半導体デバイス３０と、半導体デバイス３０を制御するプロセッサを含む制御部８０とを備える。電子機器４０としては、通信装置、光学装置、表示装置、照明装置、センサ装置、情報処理装置、医療機器、電気自動車（ＥＶ）等を挙げることができる。

【0087】

〔付記事項〕
以上、本開示に係る発明について、諸図面および実施例に基づいて説明してきた。しかし、本開示に係る発明は上述した各実施形態に限定されるものではない。すなわち、本開示に係る発明は本開示で示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示に係る発明の技術的範囲に含まれる。つまり、当業者であれば本開示に基づき種々の変形または修正を行うことが容易であることに注意されたい。また、これらの変形または修正は本開示の範囲に含まれることに留意されたい。

【符号の説明】

【0088】