特許 7651796 積層セラミックキャパシタ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-03-18

(45)【発行日】2025-03-27

(54)【発明の名称】積層セラミックキャパシタ

(51)【国際特許分類】

   H01G 4/30 20060101AFI20250319BHJP

   H01G 4/232 20060101ALI20250319BHJP

【ＦＩ】

H01G4/30 201C

H01G4/232 Z

H01G4/30 201D

H01G4/30 201F

H01G4/30 201G

H01G4/30 513

H01G4/30 516

【請求項の数】 8

(21)【出願番号】P 2020045620

(22)【出願日】2020-03-16

(65)【公開番号】P2021034713

(43)【公開日】2021-03-01

【審査請求日】2022-12-08

【審判番号】

【審判請求日】2024-04-16

(31)【優先権主張番号】10-2019-0101361

(32)【優先日】2019-08-19

(33)【優先権主張国・地域又は機関】KR

(73)【特許権者】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】リー、ミン ゴン

(72)【発明者】

【氏名】リー、タク ジュン

(72)【発明者】

【氏名】ジュン、ジン マン

(72)【発明者】

【氏名】ジョ、ジ ホン

(72)【発明者】

【氏名】ジョー、ジン キュン

【合議体】

【審判長】井上 信一

【審判官】山本 章裕

【審判官】▲高▼橋 徳浩

(56)【参考文献】

【文献】特開２０１０－１８３０２４号公報（ＪＰ，Ａ）

【文献】特開２０１２－００９８１３（ＪＰ，Ａ）

【文献】特開２０１４－０８２４３４（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１８／０２３３２８７（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１８／００２７６５６（ＵＳ，Ａ１）

【文献】米国特許出願公開第２００４／０１９０２１８（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

H01G 4/30

(57)【特許請求の範囲】

【請求項1】

誘電体層、及び前記誘電体層を間に挟んで配置される第１内部電極及び第２内部電極を含み、
第３方向に対向する第１面及び第２面、第２方向に対向する第３面及び第４面、第１方向に対向する第５面及び第６面を含む本体であって、前記誘電体層と前記第１内部電極及び前記第２内部電極とが前記第３方向に積層される本体と、
前記第３方向に前記本体を貫通して前記第１内部電極と連結される第１連結電極及び第２連結電極と、
前記第３方向に前記本体を貫通して前記第２内部電極と連結される第３連結電極及び第４連結電極と、
前記本体の第１面に配置され、前記第１連結電極及び前記第２連結電極と連結される第２外部電極と、
前記本体の第２面に配置され、前記第１連結電極及び前記第２連結電極と連結される第１外部電極と、
前記第１外部電極と離隔し、前記第３連結電極及び前記第４連結電極と連結される第３外部電極と、
前記第２外部電極と離隔し、前記第３連結電極及び前記第４連結電極と連結される第４外部電極と、を含み、
前記第１連結電極及び前記第２連結電極が前記本体の前記第１面における前記第３連結電極及び前記第４連結電極側において前記第２外部電極と接続されていない部分の面積または幅が０を超え、
前記第３連結電極及び前記第４連結電極は、前記本体の前記第１面における断面がすべて前記第４外部電極と接続され、
前記第１連結電極及び前記第２連結電極が前記第２外部電極と接続されていない部分は外部に露出する、積層セラミックキャパシタ。

【請求項2】

前記第１連結電極及び前記第２連結電極が前記本体の前記第１面及び前記第２面における前記第３連結電極及び前記第４連結電極側において前記第１外部電極及び前記第２外部電極と接続されていない部分の面積または幅が０を超える、請求項１に記載の積層セラミックキャパシタ。

【請求項3】

連結電極の直径（Ｄ）に対する、前記第１連結電極または前記第２連結電極のうち前記第１面における前記第３連結電極及び前記第４連結電極側において前記第２外部電極と接続されていない部分の長さ（ｄ１）の割合（ｄ１／Ｄ）は、０．１～０．９の範囲内である、請求項１または２に記載の積層セラミックキャパシタ。

【請求項4】

内部電極及び前記連結電極は同一の金属成分を含む、請求項１から３のいずれか一項に記載の積層セラミックキャパシタ。

【請求項5】

前記連結電極及び外部電極は同一の金属成分を含む、請求項１から４のいずれか一項に記載の積層セラミックキャパシタ。

【請求項6】

前記第１外部電極から前記第４外部電極は、焼成電極上に順に積層された第１めっき層及び第２めっき層を含む、請求項１から５のいずれか一項に記載の積層セラミックキャパシタ。

【請求項7】

前記第１内部電極及び前記第２内部電極は互いに点対称をなすＴ字状であり、
前記第１連結電極及び前記第４連結電極は前記第２内部電極の未配置領域を貫通し、
前記第２連結電極及び前記第３連結電極は前記第１内部電極の未配置領域を貫通する、請求項１から６のいずれか一項に記載の積層セラミックキャパシタ。

【請求項8】

前記本体は、前記第１方向における長さが前記第２方向における長さよりも大きく、
前記第１連結電極及び前記第２連結電極は、前記本体において前記第１方向に離隔して配置され、
前記第３連結電極及び前記第４連結電極は、前記本体において前記第１方向に離隔して配置され、
前記第１連結電極及び前記第３連結電極は、前記本体において前記第２方向に離隔して配置され、
前記第２連結電極及び前記第４連結電極は、前記本体において前記第２方向に離隔して配置される、請求項１から７のいずれか一項に記載の積層セラミックキャパシタ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層セラミックキャパシタに関するものである。

【背景技術】

【0002】

最近、ＭＬＣＣ（Ｍｕｌｔｉ Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）を用いた電子機器の使用が急増している。特に、スマートフォン（Ｓｍａｒｔ Ｐｈｏｎｅ）の場合は、５Ｇ時代が到来してキャパシタ（Ｃａｐａｃｉｔｏｒ）の数量が増加し、高容量化が必要となった。一方、技術的には、セット製品の小型化によってＭＬＣＣ及びインダクタのような受動素子の実装面積が減少し、これにより、受動素子の小型化及び薄型化がさらに求められている状況である。したがって、積層セラミックキャパシタ及びインダクタをＩＣ及びＡＰとパッケージ化するか、基板の内部に内蔵（Ｅｍｂｅｄｄｉｎｇ）するか、またはＡＰ下端部にＬＳＣタイプで実装して実装自由度を高める方法が提示されている。

【0003】

上記の場合、単に実装面積の減少にとどまらず、基板内で発生するＥＳＬの減少にも効果が大きいため、厚さの薄い積層セラミックキャパシタ製品に対する需要が増加している実情である。

【0004】

このうち、ビア型（ｖｉａ ｔｙｐｅ）キャパシタは、一般のＭＬＣＣとは異なり、貫通孔を用いた構造である。これは、上下部にカバー層が配置され、内部に容量を形成する活性層が配置された本体に貫通孔を形成した後、ビア電極を充填して電気的に連結する。

【0005】

かかるビア型（ｖｉａ ｔｙｐｅ）キャパシタは、ビアの存在により、キャパシタのＥＳＬ及びＥＳＲに影響を与えるだけでなく、容量が減少するなどの問題点がある。また、ビアの間隔が狭い場合には、ショートが発生しやすいという問題がある。

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明の目的は、低ＥＳＬ値を有する積層セラミックキャパシタを提供することである。

【0007】

本発明の他の目的は、実装性に優れた積層セラミックキャパシタを提供することである。

【0008】

本発明のさらに他の目的は、実装時のショート発生を抑制することができる積層セラミックキャパシタを提供することである。

【課題を解決するための手段】

【0009】

本発明の一実施形態によると、誘電体層、及び上記誘電体層を間に挟んで配置される第１及び第２内部電極を含み、第３方向に対向する第１面及び第２面、第２方向に対向する第３面及び第４面、第１方向に対向する第５面及び第６面を含む本体と、上記誘電体層と直交する方向に本体を貫通して上記第１内部電極と連結される第１及び第２連結電極と、上記誘電体層と直交する方向に本体を貫通して上記第２内部電極と連結される第３及び第４連結電極と、上記本体の両面に配置され、上記第１及び第２連結電極と連結される第１及び第２外部電極と、上記第１及び第２外部電極と離隔し、上記第３及び第４連結電極と連結される第３及び第４外部電極と、を含み、上記第１及び第２連結電極のうち少なくとも一部が上記本体の第１面または第２面に露出する積層セラミックキャパシタを提供することができる。

【発明の効果】

【0010】

本発明の一実施形態によると、本体を貫通する連結電極を用いて低等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）を有する積層セラミックキャパシタを提供することができる。

【0011】

本発明の他の実施形態によると、実装時のショート発生を防止することができる積層セラミックキャパシタを提供することができる。

【0012】

本発明のさらに他の実施形態によると、薄型（Ｌｏｗ－ｐｒｏｆｉｌｅ）であるとともに、実装性に優れた積層セラミックキャパシタを提供することができる。

【0013】

但し、本発明の多様でありながらも有意義な利点及び効果は、上述の内容に限定されず、本発明の具体的な実施形態を説明する過程で、より容易に理解されることができる。

【図面の簡単な説明】

【0014】

【図1】本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。

【図2a】図１のＩ－Ｉ'線に沿った断面図である。

【図2b】図１のＩ－Ｉ'線に沿った断面図である。

【図3】図１に示された積層セラミックキャパシタをＳ１方向から見た平面図である。

【図4】本発明の他の実施形態による積層セラミックキャパシタを概略的に示す斜視図である。

【図5】図４に示された積層セラミックキャパシタをＳ１方向から見た平面図である。

【図6a】図４のＸ及びＹ方向の断面図であって、第１内部電極の断面を観察した図である。

【図6b】図４のＸ及びＹ方向の断面図であって、第２内部電極の断面を観察した図である。

【図7a】図４のＸ及びＹ方向の断面図であって、本発明のさらに他の実施形態による積層セラミックキャパシタを示す図であり、第１内部電極の断面を観察した図である。

【図7b】図４のＸ及びＹ方向の断面図であって、本発明のさらに他の実施形態による積層セラミックキャパシタを示す図であり、第２内部電極の断面を観察した図である。

【図8】本発明のさらに他の実施形態による積層セラミックキャパシタを概略的に示す斜視図である。

【図9】本発明のさらに他の実施形態による積層セラミックキャパシタを概略的に示す斜視図である。

【発明を実施するための形態】

【0015】

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。

【0016】

そして、本発明を明確に説明するために、図面において説明と関係ない部分は省略し、複数の層及び領域を明確に表現するために厚さを拡大して示し、同一思想の範囲内において機能が同一の構成要素に対しては、同一の参照符号を用いて説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」とするとき、特に反対の記載がない限り、他の構成要素を除外する意味ではなく、他の構成要素をさらに含むことができることを意味する。

【0017】

図面において、Ｘ方向は、第１方向、Ｌ方向、または長さ方向、Ｙ方向は、第２方向、Ｗ方向、または幅方向、Ｚ方向は、第３方向、Ｔ方向、または厚さ方向と定義することができる。

【0018】

以下、図１～図３を参照して、本発明の一実施形態による積層セラミックキャパシタについて詳細に説明する。

【0019】

本発明の一実施形態による積層セラミックキャパシタ１００は、誘電体層１１１、及び上記誘電体層１１１を間に挟んで配置される第１及び第２内部電極１２１、１２２を含み、第３方向（Ｚ方向）に対向する第１面及び第２面Ｓ１、Ｓ２、第２方向（Ｙ方向）に対向する第３面及び第４面Ｓ３、Ｓ４、第１方向（Ｘ方向）に対向する第５面及び第６面Ｓ５、Ｓ６を含む本体１１０と、上記誘電体層１１１と直交する方向に本体１１０を貫通して上記第１内部電極１２１と連結される第１及び第２連結電極１３１、１３４と、上記誘電体層１１１と直交する方向に本体１１０を貫通して上記第２内部電極１２２と連結される第３及び第４連結電極１３２、１３３と、上記本体１１０の両面に配置され、上記第１及び第２連結電極１３１、１３４と連結される第１及び第２外部電極１４１、１４４と、上記第１及び第２外部電極１４１、１４４と離隔し、上記第３及び第４連結電極１３２、１３３と連結される第３及び第４外部電極１４２、１４３と、を含むことができる。

【0020】

この際、上記第１及び第２連結電極のうち少なくとも一部が上記本体の第１面または第２面に露出することができる。本明細書において、連結電極の「一部」が露出するとは、外部から連結電極を肉眼で確認できることを意味することができ、外部電極と接続されていない部分の面積または幅が０を超える構造を意味することができる。上記構造とは、連結電極の一部が露出し、残りの一部は外部電極と接続される構造を意味することができる。上記一部とは、長さまたは面積を基準に換算した値であることができ、長さを基準とする場合には、連結電極の直径に対する露出部位の長さの割合が０．１～０．９の範囲内に属することを意味することができる。また、面積を基準とする場合には、連結電極の断面の面積に対する露出部位の面積の割合が１％～９９％の範囲内に属することを意味することができる。

【0021】

本体１１０は、誘電体層１１１と内部電極１２１、１２２が交互に積層されたものであることができる。上記本体１１０の具体的な形状に特に制限はないが、図示のように、本体１１０は、六面体状またはこれと類似した形状からなることができる。上記本体１１０は、焼成過程において、上記本体１１０に含まれているセラミック粉末の収縮により、完全な直線の六面体状ではないが、実質的に六面体状を有することができる。

【0022】

本体１１０は、厚さ方向（Ｚ方向）に互いに対向する第１面及び第２面Ｓ１、Ｓ２、上記第１面及び第２面Ｓ１、Ｓ２と連結され、幅方向（Ｙ方向）に互いに対向する第３面及び第４面Ｓ３、Ｓ４、上記第１面及び第２面Ｓ１、Ｓ２と連結され、且つ上記第３面及び第４面Ｓ３、Ｓ４と連結され、長さ方向（Ｘ方向）に互いに対向する第５面及び第６面Ｓ５、Ｓ６を有することができる。この際、上記第１面、第２面、第３面、及び第４面Ｓ１、Ｓ２、Ｓ３、Ｓ４のうちから選択された一面が実装面になることができる。

【0023】

本体１１０を形成する複数の誘電体層１１１は、焼成された状態であり、隣接する誘電体層間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認し難いほど一体化することができる。

【0024】

本発明の一実施形態によると、上記誘電体層１１１を形成する原料は、十分な静電容量を得ることができる限り、特に制限されない。例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料またはチタン酸ストロンチウム系材料などを用いることができる。上記チタン酸バリウム系材料は、ＢａＴｉＯ_３系セラミック粉末を含むことができ、上記セラミック粉末は、例えば、ＢａＴｉＯ_３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）などが一部固溶した（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３またはＢａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３などを挙げることができる。上記誘電体層１１１を形成する材料は、チタン酸バリウム（ＢａＴｉＯ_３）などの粉末に、本発明の目的に応じて、様々なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されることができる。

【0025】

本体１１０の最下部の内部電極の下部及び最上部の内部電極の上部には、所定の厚さの第１及び第２カバー部１１２、１１３が形成されることができる。この際、第１及び第２カバー部１１２、１１３は、誘電体層１１１と同一の組成からなることができ、内部電極を含まない誘電体層を本体１１０の最上部の内部電極の上部及び最下部の内部電極の下部にそれぞれ少なくとも一層以上積層して形成されることができる。

【0026】

本発明の一例において、本体１１０の厚さは１００μｍ以下であることができる。上記本体１１０の厚さは、第１面と第２面の間の垂直距離であることができ、下限は特に制限されるものではないが、例えば、５μｍ以上であってもよい。本体１１０の厚さが１００μｍ以下になるよう製作することにより、基板内蔵用積層セラミックキャパシタ、及び／またはＡＰ下端部にＬＳＣタイプで実装することができるキャパシタに適用することができる。

【0027】

内部電極は、誘電体層を間に挟んで互いに対向するように交互に配置される第１及び第２内部電極１２１、１２２を含むことができる。この際、第１及び第２内部電極１２１、１２２はそれぞれ電極未形成領域１２１ａ、１２２ａを含むことができる。上記電極未形成領域１２１ａ、１２２ａとはそれぞれ、第１及び第２内部電極１２１、１２２が形成されない領域を意味し、第１及び第２内部電極１２１、１２２がそれぞれ異なる極性の外部電極にのみ連結されることができるようにする役割を果たすことができる。すなわち、第１及び第２連結電極１３１、１３４は、電極未形成領域１２１ａを貫通して第２内部電極１２２と離隔し、第３及び第４連結電極１３２、１３３は、電極未形成領域１２２ａを貫通して第１内部電極１２１と離隔する。

【0028】

第１及び第２内部電極１２１、１２２が第１～第４連結電極１３１、１３２、１３３、１３４によって第１～第４外部電極１４１、１４２、１４３、１４４とそれぞれ連結されるようにすることにより、誘電体層１１１を間に挟んで第１及び第２内部電極１２１、１２２が互いに重なる面積を最大化することができる。これにより、積層セラミックキャパシタ１００のキャパシタ容量を大幅に増加させることができる。また、電流ループ（ｃｕｒｒｅｎｔ ｌｏｏｐ）を減らすとともに、低ＥＳＬを実現することができる。

【0029】

図６ａ及び図６ｂは第１内部電極３２１及び第２内部電極３２２の形状を示す断面図である。図６ａ及び図６ｂを参照すると、第１内部電極３２１及び第２内部電極３２２は互いに点対称をなす形状を有することができる。上記内部電極３２１、３２２が点対称をなすとは、内部電極３２１、３２２の電極未形成領域にも電極が存在することを想定し、仮想の線を引いたとき、内部電極３２１、３２２の中心点を基準に、第１内部電極３２１と第２内部電極３２２が対称をなすことを意味することができる。このように、第１内部電極３２１と第２内部電極３２２が点対称をなす形状を有することにより、相互インダクタンスの相殺効果が発生し、積層セラミックキャパシタの等価直列インダクタンス（ＥＳＬ）を向上させることができる。

【0030】

本発明の一実施形態において、第１内部電極３２１及び第２内部電極３２２はＴ字状を有することができる。図６ａ及び図６ｂを参照すると、本発明の第１及び第２内部電極３２１、３２２は、長さ方向の長辺及び幅方向の短辺を有する形状を有することができることから、図６ａ及び図６ｂの形状はＴ字状を意味することができる。

【0031】

このように、内部電極３２１、３２２がＴ字状を有することにより、内部電極３２１、３２２の電極未形成領域３２１ａ、３２２ａが生成されることができる。これにより、電極未形成領域３２１ａ、３２２ａが内部電極３２１、３２２の外側に配置されるようにするとともに、上記電極未形成領域３２１ａ、３２２ａに向かって連結電極３３１、３３２、３３３、３３４が貫通する構造を実現することができる。上記構造により、ビアホールが内部電極上に形成される構造に比べてキャパシタ容量を増加させることができる。

【0032】

一つの例において、内部電極３２１、３２２の電極未形成領域３２１ａ、３２２ａは四角形状を有することができる。図６ａ及び図６ｂを参照すると、電極未形成領域３２１ａ、３２２ａは、内部電極の中心部に向かって四角形状を有することが確認できる。

【0033】

他の例において、内部電極の電極未形成領域４２１ａ、４２２ａはラウンド状を有することができる。図７ａ及び図７ｂを参照すると、電極未形成領域４２１ａ、４２２ａは、内部電極の中心部に向かってラウンド状を有することが確認できる。

【0034】

上記では、内部電極の未配置領域が四角形状及びラウンド状を有する場合を例に挙げて説明されているが、これは一つの例示であるだけであって、本発明の内部電極パターンの形状がこれに制限されるものではなく、三角形状や多角形状などという様々な形も本発明の権利範囲に属すると言える。

【0035】

第１及び第２内部電極１２１、１２２は、ニッケル（Ｎｉ）を最も多く含有することができるが、これに制限されるものではなく、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）、及びこれらの合金のうち一つ以上の物質を含む導電性ペーストを用いて形成されることができる。上記導電性ペーストの印刷方法は、スクリーン印刷法またはグラビア印刷法などを用いることができるが、本発明はこれに限定されるものではない。

【0036】

本発明の一実施形態において、第１及び第２連結電極のうち少なくとも一部は本体の第１面または第２面に露出するように配置されることができる。図３は本発明の一実施形態による積層セラミックキャパシタの平面図である。図３を参照すると、第１連結電極または第２連結電極のうち少なくとも一部が本体の第１面または第２面に露出することができる。

【0037】

上記実施形態に対する一変形例は、第１連結電極の一部及び第２連結電極の一部が本体の第１面または第２面に露出するように配置されることができる。この場合、図３に示すように、本体の第１面Ｓ１における一側の外部電極と接する連結電極は、断面の一部が本体の一面に露出し、他側の外部電極と接する連結電極は、断面がすべて外部電極と接するように配置されることができる。また、上記変形例の場合、本体の第２面Ｓ２には、露出する連結電極が配置されなくてもよい。

【0038】

上記実施例に対する他の変形例は、上記第１連結電極または第２連結電極の一部が上記本体の第１面及び第２面に露出するように配置されることができる。この場合、第１連結電極及び第２連結電極のうちいずれか一つの連結電極が本体の第１面及び第２面にともに露出することができ、上記本体の第１面及び第２面にともに連結電極の一部が露出することができる。

【0039】

上記実施例に対するさらに他の変形例は、第１連結電極の一部及び第２連結電極の一部が本体の第１面及び第２面に露出するように配置されることができる。この場合、第１連結電極及び第２連結電極の一部は、上記本体の第１面及び第２面の両面に露出することができる。

【0040】

上述した実施例、変形例、及び図３は、第２外部電極１４４を基準に露出する連結電極などを図示及び説明しているが、第１～第４外部電極のうちいずれか一つ以上に対しても同様に適用されることができることは言うまでもない。

【0041】

一つの例において、連結電極の直径（Ｄ）に対する、第１連結電極または第２連結電極のうち露出する連結電極の一部の露出長さ（ｄ１）の割合（ｄ１／Ｄ）は、０．１～０．９の範囲内であることができる。上記割合（ｄ１／Ｄ）は、０．１０以上、０．１２以上、０．１４以上、０．１６以上、０．１８以上、または０．２０以上であってもよく、０．９０以下、０．８８以下、０．８６以下、０．８４以下、０．８２以下、または０．８０以下であってもよいが、これに制限されるものではない。連結電極の直径（Ｄ）に対する、第１連結電極または第２連結電極のうち露出する連結電極の一部の露出長さ（ｄ１）の割合（ｄ１／Ｄ）が上記範囲よりも小さい場合には、基板実装時にショートが発生する可能性があり、上記範囲よりも大きい場合には、連結電極と外部電極の間の連結性が不良になるおそれがある。

【0042】

本発明の他の実施形態において、第３連結電極の一部または第４連結電極の一部が本体の第１面または第２面に露出するように配置されることができる。図５は本発明の一実施形態による積層セラミックキャパシタの平面図である。図５を参照すると、第３連結電極または第４連結電極のうち少なくとも一部が本体の第１面または第２面に露出することができる。

【0043】

上記実施形態に対する一変形例は、第３連結電極の一部及び第４連結電極の一部が本体の第１面または第２面に露出するように配置されることができる。この場合、図５に示すように、本体の第１面Ｓ１における一側の外部電極と接する連結電極は、断面の一部が本体の一面に露出し、他側の外部電極と接する連結電極は、断面がすべて外部電極と接するように配置されることができる。また、上記変形例の場合、本体の第２面Ｓ２には、露出する連結電極が配置されなくてもよい。

【0044】

上記実施例に対する他の変形例は、上記第３連結電極または第４連結電極の一部が上記本体の第１面及び第２面に露出するように配置されることができる。この場合、第３連結電極及び第４連結電極のいずれか一つの連結電極が本体の第１面及び第２面にともに露出することができ、上記本体の第１面及び第２面にともに連結電極の一部が露出することができる。

【0045】

上記実施例に対するさらに他の変形例は、第３連結電極の一部及び第４連結電極の一部が本体の第１面及び第２面に露出するように配置されることができる。この場合、第３連結電極及び第４連結電極の一部は、上記本体の第１面及び第２面の両面に露出することができる。

【0046】

一つの例において、連結電極の直径（Ｄ）に対する、第３連結電極または第４連結電極のうち露出する連結電極の一部の露出長さ（ｄ３）の割合（ｄ３／Ｄ）は、０．１～０．９の範囲内であることができる。上記割合（ｄ３／Ｄ）は、０．１０以上、０．１２以上、０．１４以上、０．１６以上、０．１８以上、または０．２０以上であってもよく、０．９０以下、０．８８以下、０．８６以下、０．８４以下、０．８２以下、または０．８０以下であってもよいが、これに制限されるものではない。連結電極の直径（Ｄ）に対する、第３連結電極または第４連結電極のうち露出する連結電極の一部の露出長さ（ｄ３）の割合（ｄ３／Ｄ）が上記範囲よりも小さい場合には、基板実装時にショートが発生する可能性があり、上記範囲よりも大きい場合には、連結電極と外部電極の間の連結性が不良になるおそれがある。

【0047】

本発明の一実施形態では、連結電極１３１、１３２、１３３、１３４は、ニッケル（Ｎｉ）を最も多く含有することができるが、これに制限されるものではなく、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）、及びこれらの合金のうち一つ以上の物質を含む導電性ペーストを用いて形成されることができる。上記連結電極１３１、１３２、１３３、１３４を形成する方法は特に制限されず、例えば、誘電体層１１１、第１内部電極１２１及び第２内部電極１２２が積層された積層体を形成した後、レーザードリル（Ｌａｓｅｒ Ｄｒｉｌｌ）や穿孔機（Ｍｅｃｈａｎｉｃａｌ Ｐｉｎ Ｐｕｎｃｈｅｒ）などを用いて本体１１０を第３方向（Ｚ方向）に貫通し、上述した導電性ペーストを充填することにより連結電極１３１、１３２、１３３、１３４を形成することができる。

【0048】

一つの例において、内部電極１２１、１２２及び連結電極１３１、１３２、１３３、１３４は同一の金属成分を含むことができる。上記同一の金属成分は、ニッケル（Ｎｉ）であることができるが、これに制限されるものではなく、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）、及びこれらの合金のうち一つ以上であることができる。本発明による積層セラミックキャパシタの内部電極１２１、１２２及び連結電極１３１、１３２、１３３、１３４が同一の金属成分を含む場合には、焼成開始温度及び／または焼成収縮率を一致させることができるため、クラックやデラミネーションなどが発生することを防止することができる。

【0049】

本明細書において、連結電極１３１、１３２、１３３、１３４の形状は、ラウンド状に図示したが、四角形や三角形などの形状を有することができ、その形状は特に限定されない。また、連結電極１３１、１３２、１３３、１３４は、本体の幅方向（Ｙ方向）を基準に、５～６５％を占めるように形成することができるが、これに制限されるものではない。

【0050】

本発明の一実施形態によると、第１～第４外部電極１４１、１４２、１４３、１４４は、本体１１０の両面に配置されることができる。上記第１及び第２外部電極１４１、１４４は、本体１１０の第１面Ｓ１及び第２面Ｓ２にそれぞれ配置され、上述した第１連結電極１３１及び第２連結電極１３４によって電気的に連結されることができる。また、上記第３及び第４外部電極１４２、１４３は、上記第１及び第２外部電極１４１、１４４と離隔し、本体１１０の第１面Ｓ１及び第２面Ｓ２にそれぞれ配置されることができ、上述した第３連結電極１３２及び第４連結電極１３３によって電気的に連結されることができる。

【0051】

上記構造の積層セラミックキャパシタ１００は、本体１１０の上面及び下面を連結する側面のマージン部を減少させることにより、第１及び第２内部電極１２１、１２２が形成される領域を増加させることで積層セラミックキャパシタ１００のキャパシタ容量を大幅に向上させることができる。すなわち、本発明の一実施形態による積層セラミックキャパシタ１００は、側面に外部電極が配置されない電極構造を有し、内部電極が外部電極と本体を貫通する連結電極によって連結される構造を有するため、キャパシタ容量をさらに大幅に向上させることができる。

【0052】

一つの例において、内部電極１２１、１２２は、連結電極１３１、１３２、１３３、１３４と同一の金属成分を含むことができる。上記同一の金属成分は、ニッケル（Ｎｉ）であることができるが、これに制限されるものではなく、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）、及びこれらの合金のうち一つ以上であることができる。本発明による積層セラミックキャパシタの内部電極１２１、１２２及び連結電極１３１、１３２、１３３、１３４が同一の金属成分を含む場合には、本体及び内部電極と同時焼成が可能となるという利点があり、焼成開始温度及び／または焼成収縮率を一致させることができるため、クラックやデラミネーションなどが発生することを防止することができる。

【0053】

図８及び図９は本発明の他の実施形態による積層セラミックキャパシタを示す斜視図である。以下、図８及び図９を参照して、第１外部電極５４１、６４１を基準に外部電極の構造について説明するが、これは第２～第４外部電極に同一に適用されることができる。

【0054】

図８を参照すると、第１外部電極５４１は、第１焼成電極５４１ａ上に順に積層される第１及び第２めっき層５４１ｂ、５４１ｃを含むことができる。上記第１焼成電極５４１ａは、上述したニッケル（Ｎｉ）を含む導電性ペーストを焼成して形成された焼成電極であることができる。上記第１焼成電極５４１ａのように、外部電極を焼成電極で形成する場合には、本体及び内部電極との同時焼成が可能となるという利点があり、本体と外部電極の間の固着強度をさらに向上させることができる。

【0055】

本発明の一実施形態による第１めっき層５４１ｂは、スズを含むめっき層であることができる。一般に、ニッケルなどを含む焼成電極の場合には、焼成過程で表面に酸化層が形成されるため、めっき層を形成することが難しく、形成されためっき層が容易に剥離するなどの問題点がある。本実施形態による積層セラミックキャパシタは、ニッケルを含む焼成電極５４１ａ上にめっき特性に優れたスズを含む第１めっき層５４１ｂを配置することにより、均一なめっき層を形成することができる。

【0056】

この際、第２めっき層５４１ｃは、ニッケルを含むめっき層であることができる。スズを含む第１めっき層５４１ｂ上にニッケルを含む第２めっき層５４１ｃを適用することにより、優れた電気伝導度を維持しながらもめっき層の強度を向上させることができる。

【0057】

一つの例において、本発明による積層セラミックキャパシタは、第２めっき層６４１ｃ上にスズまたは銅を含む第３めっき層６４１ｄをさらに含むことができる。図９を参照すると、第２めっき層６４１ｃ上に第３めっき層６４１ｄが積層されて配置されることができる。上記第３めっき層６４１ｄが銅またはスズを含むことにより、導電性、めっき密着性、及びはんだ付け性に優れた外部電極を形成することができる。

【0058】

本発明の一実施形態によると、本発明の第１～第４外部電極１４１、１４２、１４３、１４４は、厚さが１μｍ～３０μｍの範囲内であることができる。上記第１～第４外部電極１４１、１４２、１４３、１４４の厚さとは、上述した焼成電極、第１めっき層～第３めっき層が積層された全厚さを意味することができ、本体から外部電極の表面に対する垂直距離を意味することができる。外部電極の厚さを上記範囲に調整することにより、表面実装用または基板内蔵用としての使用時に多くのスペースを占有せず、優れた実装性を有することができる。

【0059】

以下、本発明による積層セラミックキャパシタの製造方法を説明する。かかる製造方法の説明により、上述の積層セラミックキャパシタの構造はさらに明確になる。

【0060】

先ず、誘電体層からなるセラミックグリーンシートの一面に所定の厚さで導電性金属を含むペーストを印刷したシートを積層することで、誘電体層、及び上記誘電体層を間に挟んで配置される第１及び第２内部電極を含む本体を設ける。本体の上下部には、内部電極が含まれない誘電体層を積層することにより、第１カバー部及び第２カバー部を形成することができる。

【0061】

上記カバー部を形成した後、レーザードリル（Ｌａｓｅｒ Ｄｒｉｌｌ）や穿孔機（Ｍｅｃｈａｎｉｃａｌ Ｐｉｎ Ｐｕｎｃｈｅｒ）などを用いて本体にビアＨを形成する。その後、ビアＨに導電性ペーストを塗布するか、又はめっきなどの方法を用いて導電性物質を満たすことで、第１及び第２連結電極を形成する。

【0062】

その後、本体の一面に、第１及び第２連結電極と連結される第１～第４外部電極を形成する。

【0063】

具体的には、第１～第４外部電極を形成する段階は、上記本体上にニッケルを含む第１～第４焼成電極を形成する段階と、上記第１～第４焼成電極層上にそれぞれ第１めっき層を形成する段階と、上記第１めっき層上にそれぞれ第２めっき層を形成する段階と、上記第２めっき層上にそれぞれ第３めっき層を形成する段階と、を含んで行われる。

【0064】

焼成電極は、ニッケルを含む導電性ペーストを塗布し、これを焼成して形成することができる。第１めっき層は、スズを含み、電気的または化学的めっき法によって形成することができる。第２めっき層は、ニッケルを含み、電気的または化学的めっき法によって形成することができる。また、第３めっき層は、銅またはスズを含み、電気的または化学的めっき法によって形成することができる。

【0065】

焼成電極層を形成した後、仮焼及び焼成を行い、上記第１めっき層～第３めっき層を形成して、図１及び図４に示された積層セラミックキャパシタを完成する。

【0066】

以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

【符号の説明】

【0067】

１００、２００、５００ 積層セラミックキャパシタ
１１０、２１０、５１０ 本体
１１１、２１１、３１１、４１１、５１１ 誘電体層
１１２、２１２、５１２、１１３、２１３、５１３ カバー部
１２１、１２２、２２１、２２２、３２１、３２２、４２１、４２２、５２１、５２２ 内部電極
１３１、１３２、１３３、１３４、２３１、２３２、２３３、２３４、３３１、３３２、３３３、３３４、４３１、４３２、４３３、４３４、５３１、５３２、５３３、５３４ 連結電極
１４１、１４２、１４３、１４４、２４１、２４２、２４３、２４４、５４１、５４２、５４３、５４４ 外部電極
１４１ａ、１４２ａ、１４３ａ、１４４ａ、２４１ａ、２４２ａ、２４３ａ、 ２４４ａ、５４１ａ、５４２ａ、５４３ａ、５４４ａ 焼成電極
１４１ｂ、１４２ｂ、１４３ｂ、１４４ｂ、２４１ｂ、２４２ｂ、２４３ｂ、２４４ｂ、５４１ｂ、５４２ｂ、５４３ｂ、５４４ｂ 第１めっき層
１４１ｃ、１４２ｃ、１４３ｃ、１４４ｃ、２４１ｃ、２４２ｃ、２４３ｃ、２４４ｃ、５４１ｃ、５４２ｃ、５４３ｃ、５４４ｃ 第２めっき層

【図1】

【図2a】

【図2b】

【図3】

【図4】

【図5】

【図6a】

【図6b】

【図7a】

【図7b】

【図8】

【図9】