特許 7652703 制御された周波数を生成するための発生器および方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-03-18

(45)【発行日】2025-03-27

(54)【発明の名称】制御された周波数を生成するための発生器および方法

(51)【国際特許分類】

   H03L 7/00 20060101AFI20250319BHJP

【ＦＩ】

H03L7/00

【請求項の数】 15

(21)【出願番号】P 2021550707

(86)(22)【出願日】2020-02-24

(65)【公表番号】

(43)【公表日】2022-04-14

(86)【国際出願番号】 NL2020050120

(87)【国際公開番号】W WO2020175988

(87)【国際公開日】2020-09-03

【審査請求日】2023-02-24

(31)【優先権主張番号】2022648

(32)【優先日】2019-02-27

(33)【優先権主張国・地域又は機関】NL

(73)【特許権者】

【識別番号】521382045

【氏名又は名称】セミブロックス ビー．ブイ．

(74)【代理人】

【識別番号】110000578

【氏名又は名称】名古屋国際弁理士法人

(72)【発明者】

【氏名】ファン エルザッカー ミヒル

(72)【発明者】

【氏名】ファン デル ヴァルク ロブ

(72)【発明者】

【氏名】ファン ニューバーグ キース

【審査官】志津木 康

(56)【参考文献】

【文献】米国特許出願公開第２０１４／０１５２３５４（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１３／００７６４１５（ＵＳ，Ａ１）

【文献】国際公開第２０１３／０６６１６１（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｌ ７／００

(57)【特許請求の範囲】

【請求項1】

制御された周波数を有する制御された信号を生成するための周波数発生器であって、
周波数比率を生成するように調整されている周波数比率発生器を含み、前記周波数比率発生器が、
前記制御された信号を受信するように構成されている入力器と、
実質的に第１の周波数比率を示す第１の周波数比率信号によって分割された前記制御された周波数である第１の分割された周波数を有する第１の分割された信号（１１５）を生成するように調整されている第１の制御周波数分割器（１１０）と、
前記第１の分割された信号に基づいて、前記第１の分割された周波数を有する励起信号（１２９）を生成するように調整されているコンバータであって、前記励起信号が、共振器の励起のために前記共振器に提供される、コンバータと、
第１の共振周波数を有する共振信号を生成するように調整されている共振器であって、前記励起信号によって励起される、共振器と、
前記第１の分割された周波数と前記第１の共振周波数との間の第１の周波数位相差に基づいて第１の位相差信号（１５５）を生成するように調整されている第１の周波数位相検知器（１５０）と、
前記第１の周波数比率信号を生成するように調整されている第１の内側ループ・フィルタ（１６０）と、
前記制御された周波数と前記第１の共振周波数との間の前記周波数比率を示す前記第１の周波数比率信号に基づいて周波数比率信号を提供するように構成されている出力器とを含み、
前記第１の制御周波数分割器、前記第１の分割された信号、前記第１の周波数位相検知器、前記第１の位相差信号、前記第１の内側ループ・フィルタ、および前記第１の周波数比率信号によって第１の周波数比率発生器ループが形成され、
前記第１の制御周波数分割器、前記第１の分割された信号、前記コンバータ、前記励起信号、前記共振器、前記共振信号、前記第１の周波数位相検知器、前記第１の位相差信号、前記第１の内側ループ・フィルタ、および前記第１の周波数比率信号によって第２の周波数比率発生器ループが形成され、
前記第１の内側ループ・フィルタが、前記第１の位相差信号をフィルタリングし、それによって、前記第１の周波数比率発生器ループおよび前記第２の周波数比率発生器ループの不安定性が防止され、
前記周波数発生器がさらに、
ターゲット比率と前記周波数比率との比較に基づいて比較信号を生成するように調整されているコンパレータと、
制御された発振器回路であって、
発振周波数を有する発振信号を生成する発振器を接続するためのコネクタと、
前記発振周波数に基づいて、前記制御された周波数を有する前記制御された信号を生成するように調整されたＰＬＬであって、前記発振周波数は、前記比較信号に基づいて調整される、ＰＬＬと、を有する、
制御された発振器回路と、を含む、
周波数発生器。

【請求項2】

前記ＰＬＬがＤＰＬＬである、および／または、
前記ＰＬＬがＡＤＰＬＬである、請求項１に記載の周波数発生器。

【請求項3】

前記制御された発振器回路が、前記コネクタを介して水晶共振器といった共振器に接続するように調整されており、
前記周波数発生器が、前記比較信号に基づいて、フィルタリングされた比較信号（３２１）を生成するように調整されている外側ループ・フィルタ（３２０）を含み、
前記制御された周波数が、前記フィルタリングされた比較信号に基づき、
前記周波数比率発生器、前記コンパレータ、前記比較信号、前記外側ループ・フィルタ、前記フィルタリングされた比較信号、前記制御された発振器回路、および前記制御された信号によって外側ループが形成され、
前記外側ループ・フィルタが、前記比較信号をフィルタリングし、それによって、前記外側ループの不安定性が防止される、
請求項１または２に記載の周波数発生器。

【請求項4】

前記コンパレータが、前記周波数比率から前記ターゲット比率を減算することに基づいて前記比較信号を提供するように調整されている減算器を含み、および／または
前記コンパレータが、前記ターゲット比率によって前記周波数比率を分割することに基づいて前記比較信号を提供するように調整されている分割器を含む、
請求項１から３のいずれか１項に記載の周波数発生器。

【請求項5】

前記周波数比率発生器が、
実質的に前記共振器の第２の周波数比率を示す第２の周波数比率信号（１０８）によって分割された前記制御された周波数である第２の分割された周波数を有する第２の分割された信号（１１６）を生成するように調整されている第２の制御周波数分割器（１１１）と、
前記第２の分割された周波数と前記共振器の第２の共振周波数との間の第２の周波数位相差に基づいて第２の位相差信号（１５６）を生成するように調整されている第２の周波数位相検知器（１５１）と、
前記第２の位相差信号に基づいて、前記共振器の前記第２の周波数比率を示す前記第２の周波数比率信号を生成するように調整されている第２の内側ループ・フィルタ（１６１）と、
前記コンバータに供給される加算された信号（１２１）を生成するように調整されている加算器（１２０）であって、前記加算された信号が、前記第１の分割された周波数および前記第２の分割された周波数を有する、加算器（１２０）と、
前記共振器の共振周波数における変化を補償するための温度補償器とを含み、前記温度補償器が、
前記第１の周波数比率信号および前記第２の周波数比率信号を受信するように構成されている入力器と、
前記第２の周波数比率による、前記第１の周波数比率信号の第１の周波数比率の分割に基づいて第１の分割値を生成するように調整されている第１の分割器（２２０）と、
前記第１の位相差信号、前記第２の位相差信号、前記第１の周波数比率信号、および前記第１の分割値からなるグループのうちの１つまたは複数の値に基づいて補償係数を計算するように調整されている計算機であって、ルックアップ・テーブルを含む、計算機と、
前記補償係数を用いて、前記第１の位相差信号、前記第２の位相差信号、および前記第１の周波数比率信号からなるグループのうちの１つまたは複数に基づいて信号を矯正することに基づいて前記周波数比率を生成するように調整されているレドレッサとを含み、
前記励起信号が、前記加算された信号に基づき、
前記第２の制御周波数分割器、前記第２の分割された信号、前記第２の周波数位相検知器、前記第２の位相差信号、前記第２の内側ループ・フィルタ、および前記第２の周波数比率信号によって第３の周波数比率発生器ループが形成され、
前記第２の制御周波数分割器、前記第２の分割された信号、前記コンバータ、前記励起信号、前記共振器、前記共振信号、前記第２の周波数位相検知器、前記第２の位相差信号、前記第２の内側ループ・フィルタ、および前記第２の周波数比率信号によって第４の周波数比率発生器ループが形成され、
前記第２の内側ループ・フィルタが、前記第２の位相差信号をフィルタリングし、それによって、前記第３の周波数比率発生器ループおよび前記第４の周波数比率発生器ループの不安定性が防止される、請求項１から４のいずれか１項に記載の周波数発生器。

【請求項6】

前記周波数比率発生器が、
前記第１の周波数比率信号および前記第１の分割値からなるグループのうちの１つまたは複数の値に基づいて、前記第１の位相差信号、前記第２の位相差信号、および前記第１の周波数比率信号からなるグループのうちの１つまたは複数を選択するように調整されているセレクタを含み、
前記レドレッサが、前記補償係数を用いて選択された周波数比率を矯正することに基づいて前記周波数比率を生成するように調整されている、請求項５に記載の周波数発生器。

【請求項7】

前記周波数比率発生器が、
実質的に第３の周波数比率を示す第３の周波数比率信号によって分割された前記制御された周波数である第３の分割された周波数を有する第３の分割された信号（１１７）を生成するように調整されている第３の制御周波数分割器（１１２）と、
前記第３の分割された周波数と前記共振器の第３の共振周波数との間の第３の周波数位相差に基づいて第３の位相差信号（１５７）を生成するように調整されている第３の周波数位相検知器（１５２）と、
前記第３の位相差信号に基づいて、前記第３の周波数比率を示す前記第３の周波数比率信号を生成するように調整されている第３の内側ループ・フィルタ（１６２）とを含み、
前記加算された信号が、前記第３の分割された周波数も有し、
前記温度補償器の前記入力器がさらに、前記第３の周波数比率信号を受信するように構成されており、
前記温度補償器がさらに、
前記第３の周波数比率によって前記第１の周波数比率を分割することに基づいて第２の分割値を生成するように調整されている第２の分割器（２２１）を含み、
請求項６に従属している場合には、前記セレクタがさらに、前記第３の位相差信号、前記第２の周波数比率信号、および前記第３の周波数比率信号からなるグループからも、前記第２の周波数比率信号、前記第３の周波数比率信号、および前記第２の分割値からなる拡張されたグループのうちの１つまたは複数の値に基づいても、選択を行うように調整されており、
前記計算機がさらに、前記第３の位相差信号、前記第２の周波数比率、前記第３の周波数比率、および前記第２の分割値で拡張されたグループのうちの１つまたは複数の値に基づいて前記補償係数を計算するように調整されており、
前記レドレッサが、前記補償係数を用いて選択された周波数比率を矯正することに基づいて前記周波数比率を生成するように調整されており、
前記第３の制御周波数分割器、前記第３の分割された信号、前記第３の周波数位相検知器、前記第３の位相差信号、前記第３の内側ループ・フィルタ、および前記第３の周波数比率信号によって第５の周波数比率発生器ループが形成され、
前記第３の制御周波数分割器、前記第３の分割された信号、前記コンバータ、前記励起信号、前記共振器、前記共振信号、前記第３の周波数位相検知器、前記第３の位相差信号、前記第３の内側ループ・フィルタ、および前記第３の周波数比率信号によって第６の周波数比率発生器ループが形成され、
前記第３の内側ループ・フィルタが、前記第３の位相差信号をフィルタリングし、それによって、前記第５の周波数比率発生器ループおよび前記第６の周波数比率発生器ループの不安定性が防止される、請求項６に記載の周波数発生器。

【請求項8】

前記周波数比率発生器の前記セレクタが、
前記第１の周波数比率、前記第２の周波数比率、および前記第３の周波数比率からなるグループのうちの１つを選択することであって、選択される比率が、前記第１の周波数比率、前記第２の周波数比率、前記第３の周波数比率、前記第１の分割値、および前記第２の分割値からなるグループのうちの１つもしくは複数の値に基づく、選択すること、または
前記第１の周波数比率、前記第２の周波数比率、および前記第３の周波数比率のうちの２つ以上の重み付けされた組合せを選択することであって、前記重み付けされた組合せが、前記第１の周波数比率、前記第２の周波数比率、前記第３の周波数比率、前記第１の分割値、および前記第２の分割値からなるグループのうちの１つもしくは複数の値に基づく、選択することを行うように調整されている、請求項７に記載の周波数発生器。

【請求項9】

前記第１の分割値が、前記第１の周波数比率信号および前記第２の周波数比率信号のみに基づき、
前記第２の分割値が、前記第１の周波数比率信号および前記第３の周波数比率信号のみに基づき、
前記セレクタが、前記第１の位相差信号、前記第２の位相差信号、および前記第３の位相差信号からなる限定されたグループのうちの１つもしくは複数を選択するように調整されており、ならびに／または
前記計算機が、前記第１の分割値および前記第２の分割値からなる限定されたグループのうちの１つもしくは複数の値に基づいて補償係数を計算するように調整されている、
請求項７または８に記載の周波数発生器。

【請求項10】

前記周波数比率発生器が、前記共振信号に基づいてデジタル共振信号（１４５）を生成するように調整されているアナログ／デジタル・コンバータ（１４０）を含み、前記デジタル共振信号が、少なくとも前記第１の周波数位相検知器に供給され、
前記周波数比率発生器の前記コンバータが、分割された信号に基づいて前記励起信号を生成するように調整されているデジタル／アナログ・コンバータ（１２５）を含み、
前記コンパレータが、
スケーリング係数によってスケーリングされた前記周波数比率信号であるスケーリングされた信号を生成するように調整されているスケーラ、および／または
シフト値によってシフトされた前記スケーリングされた信号であるシフトされた信号を生成するように調整されているシフタを含み、
前記比較信号が、前記シフトされた信号に基づく、請求項１から９のいずれか１項に記載の周波数発生器。

【請求項11】

前記制御された周波数と、基準周波数を有する基準信号（３４１）との間の位相差に基づいて位相差分信号（３４５）を生成するように調整されている位相取得回路（３４０）と、
前記位相差分信号に基づいてオフセット信号（３５５）を生成するように調整されているＰＬＬ（３５０）とを含み、
前記制御された周波数がまた、前記オフセット信号に基づき、
請求項１０に従属する場合には、前記シフト値は前記オフセット信号であり、または、
請求項３に従属する場合には、フィルタリングされた前記比較信号は前記オフセット信号に間接的に基づく、
請求項１から１０のいずれか１項に記載の周波数発生器。

【請求項12】

前記制御された周波数と、基準周波数を有する基準信号との間の位相差に基づいて出力位相差分信号を生成するように調整された出力位相取得回路と、
前記制御された周波数または前記発振周波数のいずれかに基づくＰＬＬ出力周波数を有するとともに前記出力位相差分信号により適合されるＰＬＬ出力信号を生成するように構成される出力ＰＬＬと、を含む、
請求項１から１１のいずれか１項に記載の周波数発生器。

【請求項13】

周波数発生器システムであって、
請求項１から１２のいずれか１項に記載の周波数発生器を含む周波数発生器チップと、
前記共振信号を生成するために前記周波数発生器チップに接続する共振器と、
発振信号を生成するために前記制御された発振器回路に接続する発振器と、
を含み、
請求項１２に従属する場合、前記周波数発生器チップは前記ＰＬＬ出力信号を合成するための合成器チップを含む、
周波数発生器システム。

【請求項14】

制御された周波数を有する制御された信号を生成するための方法であって、
第１の共振周波数を有する共振信号を共振器から受信するステップと、
前記制御された周波数と前記第１の共振周波数との間の第１の周波数比率を示す第１の周波数比率信号を提供するステップと、
第１の分割された周波数と第１の共振周波数との間の第１の周波数位相差に基づいて第１の位相差信号（１５５）を生成するステップと、
前記第１の周波数比率信号を生成するために前記第１の位相差信号をフィルタリングするステップと、
周波数比率を前記第１の周波数比率信号に基づかせるステップと、
ターゲット比率を提供するステップと、
ターゲット比率と前記周波数比率との比較に基づいて比較信号を生成するステップと、
発振周波数を有する発振器信号を受信するステップと、
前記発振周波数に基づいて、前記制御された周波数を有する前記制御された信号を生成するステップであって、前記発振周波数が、前記比較信号に基づいて調整される、ステップと、
実質的に前記第１の周波数比率信号によって分割された前記制御された周波数である第１の分割された周波数を有する第１の分割された信号（１１５）を生成するステップと、
前記第１の分割された信号に基づいて、前記第１の分割された周波数を有する励起信号（１２９）を生成するステップであって、前記励起信号が、前記共振器の励起のために前記共振器に提供される、ステップと、
前記制御された信号を出力するステップとを含み、
前記第１の分割された信号、前記第１の位相差信号、および前記第１の周波数比率信号によって第１の周波数比率発生器ループが形成され、
前記第１の分割された信号、前記励起信号、前記共振器、前記共振信号、前記第１の位相差信号、および前記第１の周波数比率信号によって第２の周波数比率発生器ループが形成され、
フィルタリングする前記ステップが、前記第１の位相差信号をフィルタリングし、それによって、前記第１の周波数比率発生器ループおよび前記第２の周波数比率発生器ループの不安定性が防止される、方法。

【請求項15】

内部で具体化されているコンピュータ可読コード（１０２０）を記録するコンピュータ可読媒体（１０１０）であって、前記コンピュータ可読コードは、適切なコンピュータまたはプロセッサによって実行されると、前記コンピュータまたはプロセッサが、請求項１４に記載の方法の
第１の比率信号を提供するステップと、
周波数比率を基づかせるステップと、
比較信号を生成するステップと、
前記制御された信号を生成するステップと、
励起信号を出力するステップと、
前記制御された信号を出力するステップとを実行させられるように構成され、
前記コンピュータ可読コードは、適切なコンピュータまたはプロセッサによって実行されると、前記コンピュータまたはプロセッサが、請求項１４に記載の方法を実行させられるように構成されている、コンピュータ可読媒体（１０１０）。

【発明の詳細な説明】

【発明の詳細な説明】

【0001】

［発明の分野］
本発明は、制御された周波数であって高度に安定した周波数を生成するための発生器および方法の分野に関する。

【0002】

［発明の背景］
制御された周波数を有する信号を生成することは、非常に多様な機能性を備えた様々な電子回路において有用な電子的構成要素であり得る。

【0003】

周波数を生成する既知の回路が、ＷＯ２０１３／０６６１６１Ａ１、具体的には図２から知られている。

【0004】

ＷＯ２０１３／０６６１６１Ａ１は、第１の発振信号を供給するための第１の発振器と、第２の発振信号を供給するための第２の発振器と、第１のコントローラの第１のコントローラ入力と第２のコントローラ入力との間の位相差の関数としての第１の制御信号を送達するための第１のコントローラと、第２のコントローラの第１のコントローラ入力と第２のコントローラの第２のコントローラ入力との間の位相差の関数としての第２の制御信号を送達するための第２のコントローラと、共振器と、第２の励起信号の周波数と第２の共振周波数との間の差に依存している第１の位相シフトを伴う、少なくとも１つの第２の共振周波数と、第１の発振器信号および第２の発振器信号を受信し、それらの相互の比率を特定し、事前に格納されているテーブルにおいて周波数補償係数を調べ、補償された発振信号を出力するための処理手段とを含む電子発振器回路を開示している。

【0005】

ＷＯ２０１３／０６６１６１Ａ１の図２においては、フィードバック・デバイダのデバイダ設定が、共振器周波数と周波数出力との間の比率を特定する。

【0006】

ＷＯ２０１３／０６６１６１Ａ１の図２における回路の不利な点は、周波数が制御可能ではないことである。さらに、不利な点は、回路が１つのフィードバック・ループしか有していないことである。１つのフィードバック・ループしか有していないと、そのループにおけるすべてのノイズ源が、出力周波数の位相ノイズの原因となる。したがって、この回路におけるループ・フィルタは、ループにおける変化を追跡するための高帯域幅と、ループにおけるすべてのノイズ源を減衰させる低帯域幅との間のトレードオフでなければならない。

【0007】

米国特許出願公開第２０１４／１５２３５４（Ａ１）は、生成された信号の周波数を調節して出力信号を形成する方法であって、生成された信号を信号発生器において形成することと、フィードバック信号を基準信号と比較して、その比較に応じて制御信号を生成することであって、フィードバック信号が、出力信号を使用して生成される、制御信号を生成することと、生成された信号および分割係数に応じて周波数分割オペレーションを実行することによって出力信号を生成することであって、分割係数が、制御信号に応じて特定される、出力信号を生成することとを含む方法を開示している。米国特許出願公開第２０１４／１５２３５４（Ａ１）号の不利な点は、出力信号が位相ノイズを有する場合があり、それによって、この方法が要望に適さなくなることである。

【0008】

［発明の概要］
本発明の目的は、上述されている不利な点のうちの１つまたは複数を克服することである。

【0009】

本発明の第１の態様によれば、制御された周波数を有する制御された信号を生成するための周波数発生器であって、
－ 周波数比率を生成するように調整されている周波数比率発生器を含み、周波数比率発生器が、
－ 制御された信号を受信するように構成されている入力器と、
－ 実質的に第１の周波数比率信号によって分割された制御された周波数である第１の分割された周波数を有する第１の分割された信号（１１５）を生成するように調整されている第１の制御周波数分割器（１１０）と、
－ 第１の分割された信号に基づいて、第１の分割された周波数を有する励起信号（１２９）を生成するように調整されているコンバータであって、励起信号が、共振器の励起のために共振器に提供される、コンバータと、
－ 第１の共振周波数を有する共振信号を生成するように調整されている共振器であって、励起信号によって励起される、共振器と、
－ 第１の分割された周波数と第１の共振周波数との間の第１の周波数位相差に基づいて第１の位相差信号（１５５）を生成するように調整されている第１の周波数位相検知器（１５０）と、
－ 第１の周波数比率信号を生成するように調整されている第１の内側ループ・フィルタ（１６０）と、
－ 制御された周波数と第１の共振周波数との間の周波数比率を示す第１の周波数比率信号に基づいて周波数比率信号を提供するように構成されている出力器とを含み、
第１の制御周波数分割器、第１の分割された信号、第１の周波数位相検知器、第１の位相差信号、第１の内側ループ・フィルタ、および第１の周波数比率信号によって第１の周波数比率発生器ループが形成され、
第１の制御周波数分割器、第１の分割された信号、コンバータ、励起信号、共振器、共振信号、第１の周波数位相検知器、第１の位相差信号、第１の内側ループ・フィルタ、および第１の周波数比率信号によって第２の周波数比率発生器ループが形成され、
第１の内側ループ・フィルタが、第１の位相差信号をフィルタリングし、それによって、周波数比率発生器ループの不安定性が防止され、
周波数発生器がさらに、
－ ターゲット比率との周波数比率の比較に基づいて比較信号を生成するように調整されているコンパレータと、
－ 制御された発振器回路とを含み、制御された発振器回路が、
－ 発振器周波数を有する発振信号を生成するための発振器を接続するためのコネクタと、
－ 発振周波数に基づいて、制御された周波数を有する制御された信号を生成するように調整されているＰＬＬであって、発振器周波数が、比較信号に基づいて適合される、ＰＬＬとを含む、周波数発生器。

【0010】

周波数比率発生器は、周波数比率信号を出力する。周波数比率信号は、制御された周波数と第１の共振周波数との間の周波数比率を示す。共振器は、比較的安定したまたは固定された共振周波数を提供し、これは、広範囲の周波数にわたって制御されることが不可能である。その一方で、制御された発振器回路は、そのような広い範囲の周波数を提供し得る。周波数比率は、本発明によるターゲット比率を用いて、制御された比率で設定可能である。したがって本発明は、広い周波数範囲にわたる制御可能な周波数を有する制御された信号という利点を提供する。

【0011】

ターゲット比率は、任意の正の有理数に設定され得る。一例として、テレコミュニケーションにおける前方誤り訂正は、さらなるビットがビットストリームから挿入または抽出されることを必要とする。前方誤り訂正を挿入する前および後の両方のビットストリームは、別々の周波数を、したがって典型的にはそれら自体のクロック信号を有する。これらのクロック信号は、典型的には、有理数など、互いに非整数倍である。この周波数発生器は、有利なことに、制御された周波数と共振周波数との間の非整数比率の生成を可能にする。

【0012】

コンパレータは、比較的低い周波数の信号を取り扱う。これらの信号は、ＤＣから上の、比較的小さな帯域である。したがってコンパレータは、ＤＳＰまたはＣＰＵにおいて実装されて、直接のハードウェアへの影響を伴わずに追加の機能が容易に実装され得るという利点を提供することが可能である。したがって、この周波数発生器は、新たなまたは追加の機能性に高度に適合可能であるという利点を有する。

【0013】

本発明における要素として使用される周波数発生器の詳細な説明に関しては、特許出願ＮＬ２０２２６４７として出願されている文章を参照する。この文章は、全体として本明細書に組み込まれている。共振器を組み込んでいる、または共振器と協調するこの文章における実施形態を具体的に参照する。また、本発明にも当てはまる定義および範囲を具体的に参照する。

【0014】

本発明における要素として使用される周波数比率発生器の詳細な説明に関しては、特許出願ＮＬ２０２２６４６として出願されている文章を参照する。この文章は、全体として本明細書に組み込まれている。共振器を組み込んでいる、または共振器と協調するこの文章における実施形態を具体的に参照する。また、本発明にも当てはまる定義および範囲を具体的に参照する。

【0015】

制御された信号は、典型的には、１４ｋＨｚ～１８ＭＨｚ、好ましくは１２ｋＨｚ～２０ＭＨｚ、より好ましくは１０ｋＨｚ～２２ＭＨｚ、最も好ましくは８ｋＨｚ～２４ＭＨｚの周波数範囲で、５００ｆｓ未満、好ましくは２００ｆｓ、より好ましくは１００ｆｓ、最も好ましくは８０ｆｓの範囲でなど、低位相ノイズ信号である。

【0016】

発振器回路に接続されている発振器は、典型的には、発振器周波数を有する発振器信号を生成するための専用とされている発振器である。たとえば、発振器は、水晶発振器または水晶共振器である。水晶共振器（特にシングル・モード）は、有利なことに、低位相ノイズなど、ノイズを最小限に抑えて発振周波数を有する発振信号を生成するための非常に安定したプラットフォームを提供する。

【0017】

ＰＬＬすなわち位相同期ループは、典型的には、２つの入力および１つの出力を有する。ＰＬＬの一方の入力は、発振周波数を有する発振信号など、入力周波数を受信する。ＰＬＬの他方の入力が受信する信号は、他方の入力上のこの信号から導出された特定の増倍係数を入力周波数に掛けるために使用される。他方の入力上の信号は、比較信号であり得る。ＰＬＬの出力は、乗算された周波数を有する出力信号である。その出力信号は、乗算された周波数である制御された信号を有する制御された周波数であり得る。

【0018】

ＰＬＬは、典型的には、高いＱ値を有し、出力信号の帯域幅の外側のノイズを高度に除去する。したがって、高度に安定した発振周波数を伴うＰＬＬと、安定したゆっくりと変動する増倍係数との組合せは、極めて低いノイズ、特に位相ノイズを伴う制御された周波数という利点を提供する。したがって、本発明による周波数発生器は、特許請求されている特徴の組合せから高度に安定した制御された周波数を生成し得る。

【0019】

対照的に、発振器周波数は、たとえば経年劣化および／または温度に起因して時間とともに変動し得る。発振器周波数のこれらの比較的ゆっくりとした変化は、周波数比率発生器における補償ループおよび／または外側ループによって十分に補正され得る。これらのループが、一般的な制御ロジックに従って良好に設計されている場合には、これらのゆっくりとした変化を追跡しながら、制御された周波数における位相ノイズの除去は、特許請求されているとおりとなる。

【0020】

本発明の一実施形態においては、ＰＬＬはＤＰＬＬである。ＤＰＬＬすなわちデジタルＰＬＬは、典型的には、そのＰＬＬの一部を、プロセッサ上で実行されるソフトウェアとして、またはプロセッサ上で実行されるデジタル・ロジックとソフトウェアとの組合せとして、デジタル・ロジックなど、デジタル領域において実装される。ＤＰＬＬは、カウンタベースのアーキテクチャまたは分割器ベースのアーキテクチャを有し得る。デジタル領域において実装されるＰＬＬの部分、好ましくは、デジタル領域において実装されるすべては、少なくとも部分的に、好ましくは全体的に、位相検知器、ループ・フィルタ、および／または発振器を含み得る。ＰＬＬをデジタル領域において実装することは、ＰＬＬをさらに適合可能にすること、およびＩＣへの統合のためにＰＬＬ構造を小型化することという利点を提供する。

【0021】

さらにＤＰＬＬは、制御された周波数が発振周波数の非整数倍であることを容易に可能にする。これは、制御された周波数がさらに高い粒度で設定されることを可能にして、より小さな周波数ジャンプを引き起こすための制御された周波数の変更という利点を提供する。より小さな周波数ジャンプは、制御された周波数のさらに低い位相ノイズをもたらす。

【0022】

本発明の一実施形態においては、ＰＬＬはＡＤＰＬＬである。ＡＤＰＬＬすなわち完全デジタルＰＬＬは、典型的には、大部分に関してデジタル領域において実装される。ＡＤＰＬＬは、ＩＣへの統合の容易さという利点を提供する。さらにＡＤＰＬＬは、高度にフレキシブルであり、それによって、変更および追加の機能性が容易に加えられる。さらにＡＤＰＬＬはまた、上述されている制御された周波数のさらに低い位相ノイズという利点を提供する。

【0023】

本発明の一実施形態においては、周波数発生器は、
－ 比較信号に基づいて、フィルタリングされた比較信号を生成するように調整されている外側ループ・フィルタを含み、
制御された周波数は、フィルタリングされた比較信号に基づき、
周波数比率発生器、コンパレータ、比較信号、外側ループ・フィルタ、フィルタリングされた比較信号、制御された発振器、および制御された信号によって外側ループが形成され、
外側ループ・フィルタは、比較信号をフィルタリングし、それによって、外側ループの不安定性が防止される。

【0024】

ループの不安定性は、制御された信号の不安定な制御された周波数から検知され得る。典型的には、周波数比率発生器は、内部ループを有し、内部ループは、カットオフ周波数を伴うローパス・フィルタである。外側ループ・フィルタは、典型的には、やはりローパス・フィルタである。さらに、外側ループのカットオフ周波数は、最大量のノイズが除去される程度に低く選択されて、制御された発振器が、最小量の位相ノイズを伴って、制御された信号を生成することを可能にする。その一方で、カットオフ周波数は、たとえば温度変化またはヒステリシスに起因する外側ループにおける変化が追跡されることが可能である程度に高く選択されるべきであり、それによって、制御された周波数は安定したままとなる。さらにカットオフ周波数は、起動遅延が最小化される程度に高く選択されるべきである。両方のループ・フィルタは、典型的には、比例挙動の次に統合挙動も有する。静的な状況または安定したモードでの統合挙動によって、ループ・フィルタが一部分をなしているループは、残余誤差を呈さなくなり、有利なことに、ターゲット比率を達成する精度が高まる。

【0025】

本発明の一実施形態においては、コンパレータは、周波数比率からターゲット比率を減算することに基づいて比較信号を提供するように調整されている減算器を含み、および／または
コンパレータは、ターゲット比率によって周波数比率を分割することに基づいて比較信号を提供するように調整されている分割器を含む。

【0026】

減算器は、１つの入力上に信号インバータを備えた加算器を含み得る。分割器は、その入力のうちの１つに逆数値が供給される状態の乗算器を含み得る。測定された比率は、典型的には、ターゲット比率に比較される。ターゲット比率は、事前定義されること、設定されること、または別のフィードバック・ループによって継続的に変更されることが可能である。ターゲット比率は、制御された周波数の位相を共振器の共振信号の位相に合わせるために、一時的に、継続的に、または永久に、といった具合に変更され得る。

【0027】

周波数比率が制御されるにつれて、周波数比率は、典型的には、安定した動作中に実質的にターゲット比率になるか、または少なくともターゲット比率に近くなる。したがって、下記のように述べることが可能である。
ｔ＝ターゲット比率
ｒ＝周波数比率

【0028】

【数1】

【0029】

前述の条件は、典型的には、安定した動作中に満たされ、周波数比率は、ターゲット比率に関して正規化される。したがって、安定した動作のために、－１というオフセットを伴う減算器および分割器は、同一であると見られ得る。周波数比率発生器、ひいてはまた周波数発生器の挙動は、起動中にまたは電源投入中に、および周波数発生器における、特に別々のループにおけるさらに大きな外乱を補償している最中に、異なり得る。

【0030】

本発明の一実施形態においては、周波数比率発生器は、
－ 実質的に第１の周波数比率信号によって分割された制御された周波数である第１の分割された周波数を有する第１の分割された信号を生成するように調整されている第１の制御周波数分割器と、
－ 第１の分割された信号に基づいて、第１の分割された周波数を有する励起信号を生成するように調整されているコンバータであって、励起信号が、共振器の励起のために共振器に提供される、コンバータと、
－ 第１の分割された周波数と第１の共振周波数との間の第１の周波数位相差に基づいて第１の位相差信号を生成するように調整されている第１の周波数位相検知器と、
第１の周波数比率信号を生成するように調整されている第１の内側ループ・フィルタとを含み、
第１の制御周波数分割器、第１の分割された信号、第１の周波数位相検知器、第１の位相差信号、第１の内側ループ・フィルタ、および第１の周波数比率信号によって第１の周波数比率発生器ループが形成され、
第１の制御周波数分割器、第１の分割された信号、コンバータ、励起信号、共振器、共振信号、第１の周波数位相検知器、第１の位相差信号、第１の内側ループ・フィルタ、および第１の周波数比率信号によって第２の周波数比率発生器ループが形成され、
第１の内側ループ・フィルタは、第１の位相差信号をフィルタリングし、それによって、周波数比率発生器ループの不安定性が防止される。

【0031】

第１の制御周波数分割器など、制御周波数分割器は、デジタル制御周波数分割器であり得る。制御周波数分割器は、制御多重周波数分割器または制御分数周波数分割器であり得る。第１の周波数位相検知器など、周波数位相検知器は、周波数ミキサ、アナログ乗算器、デジタル回路、または、位相検知器として構成されている論理回路であり得る。あるいは、周波数位相検知器は、ＸＯＲポート・ミキサなど、デジタル・ミキサであり得る。

【0032】

制御周波数分割器は、第１の制御信号など、制御信号に応じて第１の入力信号の周波数を分割する。典型的には、制御信号は、制御周波数分割器における著しい追加のジッタの導入を防止するための低いジッタを有する安定化された信号である。制御信号は、オフセットを含み得る。第１の分割された信号など、分割された信号は、典型的には、支配的なノイズ源として制御周波数分割器によって導入されたジッタまたはノイズを含む。

【0033】

分割された信号の周波数と、共振信号などの第２の入力信号の周波数との間の位相を検知する周波数位相検知器は、典型的には、やはりノイズを導入する。したがって、位相差信号の値（高さなど）は、典型的には、位相差によって支配され、そして典型的には、制御周波数分割器および周波数位相検知器によって導入されたノイズをさらに含む。

【0034】

第１のループ・フィルタなどのループ・フィルタは、位相差信号をフィルタリングする。ループ・フィルタの出力信号は、制御信号であり、この制御信号は、周波数比率を示す。ループ・フィルタは、典型的にはローパス・フィルタである。ループ・フィルタのカットオフ周波数は、２つの制限に基づいて選択される。カットオフ周波数があまりにも低く選択される場合には、ループは、ループにおける外乱に対してあまりにも遅く反応することになり、ループの不安定性を引き起こす。カットオフ周波数があまりにも高く選択される場合には、ループは、十分に位相差信号におけるノイズを除去しないことになり、やはりループの不安定性を引き起こす可能性がある。ループの不安定性は、不安定な制御信号から検知され得る。不安定な制御信号は、範囲の一方の端からその範囲のもう一方の端まで揺れ動く信号値を有する場合があり、または両端のうちの一方で停滞する場合がある。カットオフ周波数は、典型的には、ループにおいて導入されるあらゆる外乱に対して制御信号が十分に迅速に適合することを依然として可能にされる一方で最大量のノイズが位相差信号から除去される程度に低く選択される。

【0035】

周波数比率発生器は、非常に安定した周波数比率測定値という利点を提供する。本発明による周波数比率発生器は、統合効果を有するフィードバック・ループを有する。統合効果は、位相に関する低周波ノイズの２０ｄＢ／ｄｅｃａｄｅの除去という利点を提供する。周波数領域におけるこの効果は、４０ｄＢ／ｄｅｃａｄｅの除去を引き起こし、その一方で既知のシステムは、２０ｄＢ／ｄｅｃａｄｅの除去を有するだけである。

【0036】

さらに、周波数比率発生器は、ループ・フィルタなどのフィルタリング・コンポーネントの温度挙動がほぼＤＣに置き換えられ、それに伴う効果として、小さな偏差によって有効帯域幅がわずかに変化するだけであり、その一方で実際の中心周波数は変化しないことをもたらす。比較すると、当技術分野において知られているのは、ループ・フィルタであり、既知のループは、特定の周波数を保持し、したがってこれらの既知のループ・フィルタは、バンドパス・フィルタである。既知のループ・フィルタのコンポーネントが、たとえば温度または経年劣化の影響のもとで値において変化した場合には、既知のループ・フィルタの中心周波数は変化することになる。したがって本発明による回路は、増大した温度安定性という利点を提供する。

【0037】

この周波数比率発生器は、共振信号を提供する共振器を有しており、分割された信号に基づいて共振器に励起信号を提供している。以降でさらに詳述されているように、この回路は、バルクハウゼン基準に準拠する必要がないという利点を提供する。このバルクハウゼン基準に準拠しないことは、位相ノイズを低減するという効果を有する。

【0038】

バルクハウゼン基準に準拠する従来技術のループは、ＡＭ信号伝送にたとえられ得る。バルクハウゼン基準に準拠していない本発明は、ＦＭ信号伝送にたとえられ得る。ＦＭ信号は、外乱に陥りにくいことが知られている。本発明におけるそのような外乱のうちの１つは、小さな隣接する共振周波数であり得る。これらの小さな隣接する共振周波数は、たとえば温度変化の影響のもとで、交差することさえあり得る。特にこれらのケースにおいては、バルクハウゼン基準に準拠する必要がないことは、小さな隣接する共振周波数によって生成されるノイズの大幅な除去という利点を提供する。

【0039】

低位相ノイズを伴って特定の周波数を生成することは、かなりの量の電力を必要とする。この周波数発生器が提供する利点は、２つの独立した周波数、すなわち、制御された周波数および共振周波数が、周波数比率を介して緩く結合されており、そして両方とも、電力を倍増することなく低位相ノイズを伴い、その一方で、回路によって消費されるはるかに少ない電力を伴うことである。

【0040】

本発明の一実施形態においては、位相差信号は、周波数位相差に基づく大きさ（振幅もしくは値など）を有し、および／または制御信号は、周波数比率を示す大きさ（振幅もしくは値など）を有する。位相または制御信号がアナログ信号である場合には、信号情報は、典型的には、有利なことに、信号の振幅に含まれる。位相または制御信号がデジタル信号である場合には、信号情報は、典型的には、有利なことに、信号のデジタル値に含まれる。デジタル値は、バイナリー・コード、ＢＣＤコード、グレー・コード、もしくはこれらのコードの組合せ、または定義された値体系を有するその他の任意のコードであり得る。

【0041】

本発明の一実施形態においては、ループ・フィルタは、ローパス・フィルタであり、そのローパス・フィルタは、好ましくは、制御周波数分割器によって導入される周波数ノイズを有利には下回る、かつ好ましくは第１および第２の周波数の変化の比率を有利には上回るカットオフ周波数を有する。さらに、カットオフ周波数は、制御信号が指定の範囲内にあって、その一方で、回路における外乱を引き起こす変わりゆく条件のもとで回路が安定したままであるように、有利に選択されるべきである。指定の範囲は、典型的にはユーザによって指定される。指定の範囲はまた、制御周波数分割器および周波数位相検知器など、回路におけるその他の機能によって導入されたノイズに基づいて特定され得る。指定の範囲はまた、第１の入力信号および第２の入力信号の変動によって影響され得る。

【0042】

本発明の一実施形態においては、制御周波数分割器は、制御分数周波数分割器である。分割された信号と第２の入力信号との間の位相差は、静的な位相差および／または周波数差と経過時間とによって引き起こされ得る。この実施形態においては、制御分数周波数分割器の使用は、有利なことに、分割された信号の周波数と第２の周波数との間の改善された周波数マッチングを可能にする。なぜなら、第１の周波数が、より高い粒度で分割されるからである。さらに、粒度がより高いので、第１の周波数は、有利なことに、より低く選択され得る。高い周波数の使用は、クロストーク、増大したエネルギー損失などの不利な点を有する。

【0043】

共振器は、水晶共振器であってもよく、好ましくは、共振周波数は、水晶共振器の倍音共振周波数である。共振器は、典型的には、別々の周波数の共振を同時に可能にする共振器である。水晶は、共振器に関するわかりやすく利用可能なソリューションである。高調波周波数は、基本周波数と同様の様式で温度の影響のもとで周波数において変化する。対照的に、倍音周波数は、温度の影響のもとで、異なる様式で周波数を変化させ得る。さらに、水晶の別々の倍音は、温度の影響のもとで別々の様式で周波数において変化し得る。したがって、別々の倍音は、別々の温度勾配を有し得る。水晶の倍音が選択され得るので、回路は、有利なことに、共振器の事前定義された挙動に基づいて、事前定義された温度挙動を有するように設計され得る。

【0044】

記述されているように、分割された周波数のうちの少なくとも１つ、ただし好ましくは２つが、倍音周波数で選択される場合には、温度挙動は異なり得る。温度は、－４０℃から＋１２５℃の温度範囲において変動し得る。この範囲内で、特定の倍音に関する温度勾配が変動し得る。

【0045】

本発明の一実施形態においては、周波数比率発生器は、
－ 実質的に第２の周波数比率信号によって分割された制御された周波数である第２の分割された周波数を有する第２の分割された信号を生成するように調整されている第２の制御周波数分割器と、
－ 第２の分割された周波数と第２の共振周波数との間の第２の周波数位相差に基づいて第２の位相差信号を生成するように調整されている第２の周波数位相検知器と、
－ 第２の位相差信号に基づいて、第２の周波数比率を示す第２の周波数比率信号を生成するように調整されている第２の内側ループ・フィルタと、
－ コンバータに供給される加算された信号を生成するように調整されている加算器であって、加算された信号が、第１の分割された周波数および第２の分割された周波数を有する、加算器と、
－ 共振器の共振周波数における変化を補償するための温度補償器とを含み、温度補償器は、
－ 第１の周波数比率および第２の周波数比率を受信するように構成されている入力器と、
－ 第２の周波数比率によって第１の周波数比率を分割することに基づいて第１の分割値を生成するように調整されている第１の分割器と、
－ 第１の位相差信号、第２の位相差信号、第１の周波数比率、および第１の分割値からなるグループのうちの１つまたは複数の値に基づいて補償係数を計算するように調整されている計算機であって、好ましくはルックアップ・テーブルを含む、計算機と、
－ 補償係数を用いて、第１の位相差信号、第２の位相差信号、および第１の周波数比率からなるグループのうちの１つまたは複数に基づいて信号を矯正することに基づいて周波数比率を生成するように調整されているレドレッサとを含み、
励起信号は、加算された信号に基づき、
第２の制御周波数分割器、第２の分割された信号、第２の周波数位相検知器、第２の位相差信号、第２の内側ループ・フィルタ、および第２の周波数比率信号によって第３の周波数比率発生器ループが形成され、
第２の制御周波数分割器、第２の分割された信号、コンバータ、励起信号、共振器、共振信号、第２の周波数位相検知器、第２の位相差信号、第２の内側ループ・フィルタ、および第２の周波数比率信号によって第４の周波数比率発生器ループが形成され、
第２の内側ループ・フィルタは、第２の位相差信号をフィルタリングし、それによって、周波数比率発生器ループの不安定性が防止される。

【0046】

周波数比率発生器ループ同士は、並列であり、同時に評価され、温度の影響は、同時に測定される。既知の回路は、時間において間隔を置かれた温度の影響を測定する傾向を有し得る。この時間間隔は、温度が時間とともに変化する場合には、既知の回路において温度の不正確さを引き起こす。したがって本発明による比率発生器は、温度測定の改善された精度という利点を有する。

【0047】

本発明の一実施形態においては、周波数比率発生器は、
－ 第１の周波数比率および第１の分割値からなるグループのうちの１つまたは複数の値に基づいて、第１の位相差信号、第２の位相差信号、および第１の周波数比率からなるグループのうちの１つまたは複数を選択するように調整されているセレクタを含み、
レドレッサは、補償係数を用いて、選択された周波数比率を矯正することに基づいて周波数比率を生成するように調整されている。

【0048】

比率周波数発生器のこの実施形態は、有利なことに、共振器が複数の周波数で同時に共振し得るという共振器の特性を使用する。共振器は、典型的には、回路のその他の要素に比較してかさばる。したがって、共振器を使用して複数の周波数で共振することは、回路の統合および小型化を可能にする。

【0049】

さらにセレクタは、有利なことに、特定の温度に関して最も安定した周波数比率を選択することが可能であり、それによって周波数比率は、温度変化に起因して大きくは変化しない。さらにレドレッサは、補償係数を、主として、特定の温度範囲に関する値の最も高い変化を有するパラメータに基づかせ得る。パラメータはまた、温度を特定するために使用され得る。

【0050】

本発明の一実施形態においては、周波数比率発生器は、
－ 実質的に第３の周波数比率信号によって分割された制御された周波数である第３の分割された周波数を有する第３の分割された信号を生成するように調整されている第３の制御周波数分割器と、
－ 第３の分割された周波数と第３の共振周波数との間の第３の周波数位相差に基づいて第３の位相差信号を生成するように調整されている第３の周波数位相検知器と、
－ 第３の位相差信号に基づいて、第３の周波数比率を示す第３の周波数比率信号を生成するように調整されている第３の内側ループ・フィルタとを含み、
加算された信号は、第３の分割された周波数も有し、
温度補償器の入力はさらに、第３の周波数比率を受信するように構成されており、
温度補償器はさらに、
－ 第３の周波数比率によって第１の周波数比率を分割することに基づいて第２の分割値を生成するように調整されている第２の分割器を含み、
実施形態６に従属している場合には、セレクタはさらに、第３の位相差信号、第２の周波数比率、および第３の周波数比率からなるグループからも、第２の周波数比率、第３の周波数比率、および第２の分割値からなる拡張されたグループのうちの１つまたは複数の値に基づいても、選択を行うように調整されており、
計算機はさらに、第３の位相差信号、第２の周波数比率、第３の周波数比率、および第２の分割値で拡張されたグループのうちの１つまたは複数の値に基づいて補償係数を計算するように調整されており、
レドレッサは、補償係数を用いて、選択された周波数比率を矯正することに基づいて周波数比率を生成するように調整されており、
第３の制御周波数分割器、第３の分割された信号、第３の周波数位相検知器、第３の位相差信号、第３の内側ループ・フィルタ、および第３の周波数比率信号によって第５の周波数比率発生器ループが形成され、
第３の制御周波数分割器、第３の分割された信号、コンバータ、励起信号、共振器、共振信号、第３の周波数位相検知器、第３の位相差信号、第３の内側ループ・フィルタ、および第３の周波数比率信号によって第６の周波数比率発生器ループが形成され、
第３の内側ループ・フィルタは、第３の位相差信号をフィルタリングし、それによって、周波数比率発生器ループの不安定性が防止される。

【0051】

この実施形態は、有利なことに、動作中の共振器のヒステリシス挙動を測定することを可能にする。既知の回路は、理論的な点から対策における設計を行うことによって共振器におけるヒステリシスを補償する傾向がある。したがって、この実施形態は、ヒステリシス測定に起因する改善された精度という利点を提供する。

【0052】

本発明の一実施形態においては、周波数比率発生器のセレクタは、
－ 第１の周波数比率、第２の周波数比率、および第３の周波数比率からなるグループのうちの１つを選択することであって、選択される比率が、第１の周波数比率、第２の周波数比率、第３の周波数比率、第１の分割値、および第２の分割値からなるグループのうちの１つもしくは複数の値に基づく、選択すること、または
－ 第１の周波数比率、第２の周波数比率、および第３の周波数比率のうちの２つ以上の重み付けされた組合せを選択することであって、重み付けされた組合せが、第１の周波数比率、第２の周波数比率、第３の周波数比率、第１の分割値、および第２の分割値からなるグループのうちの１つもしくは複数の値に基づく、選択することを行うように調整されている。

【0053】

セレクタに関する前述の利点は、セレクタのこのさらに精巧な実施形態にも当てはまる。さらに、セレクタのこのバージョンは、重み付けされた組合せとのさらにバランスの取れた組合せを可能にする。たとえば、重み付けされた組合せは、有利なことに、アラン・バリアンスまたは位相ノイズなど、様々なパフォーマンスの側面の混合およびマッチングを可能にする。

【0054】

本発明の一実施形態においては、第１の分割値は、第１の周波数比率信号および第２の周波数比率信号のみに基づき、
第２の分割値は、第１の周波数比率信号および第３の周波数比率信号のみに基づき、
セレクタは、第１の位相差信号、第２の位相差信号、および第３の位相差信号からなる限定されたグループのうちの１つもしくは複数を選択するように調整されており、ならびに／または
計算機は、第１の分割値および第２の分割値からなる限定されたグループのうちの１つもしくは複数の値に基づいて補償係数を計算するように調整されている。この実施形態は、有利なことに、様々なグループにおける選択の量を、温度変化に起因する様々なコンポーネントのパラメータにおける変化に関してなど、補償係数を提供するのに最も適した信号および／または比率に制限する。

【0055】

本発明の一実施形態においては、周波数比率発生器は、共振信号に基づいてデジタル共振信号を生成するように調整されているアナログ／デジタル・コンバータを含み、デジタル共振信号は、少なくとも第１の周波数位相検知器に供給される。オペレーションに応じて、デジタルまたはアナログ領域において入力信号を操作することは、有利なことに、それらの領域のうちの一方において行われ得る。典型的には、共振器は、容易に入手可能なアナログ・コンポーネントである。さらに典型的には、周波数位相検知器は、デジタル領域において実装する方が容易である。ＡＤＣは、有利なことに、アナログおよびデジタル領域の結合を提供して、一方では可用性から、そして他方では実装の容易さから利益を得る。

【0056】

本発明の一実施形態においては、周波数比率発生器のコンバータは、分割された信号に基づいて励起信号を生成するように調整されているデジタル／アナログ・コンバータを含む。デジタル制御周波数分割器は、実装がより簡単であり、容易に制御されることが可能である。共振器は、アナログ・コンポーネントである。デジタル制御周波数分割器と共振器との間にＤＡＣを付加することは、デジタルおよびアナログ領域それぞれにおける２つの有利な部分的なソリューションを結合するという利点を提供する。

【0057】

本発明の一実施形態においては、コンパレータは、
－ スケーリング係数によってスケーリングされた周波数比率信号であるスケーリングされた信号を生成するように調整されているスケーラ、および／または
－ シフト値によってシフトされたスケーリングされた信号であるシフトされた信号を生成するように調整されているシフタを含み、
比較信号は、シフトされた信号に基づく。

【0058】

制御された発振器は、典型的には、制御された信号の制御された周波数を制御するための入力を有する。制御された発振器の入力へと供給される入力信号は、比較信号に基づく。実施形態に応じて、その他の信号が、比較信号に対して加算されること、減算されること、除算されること、および乗算されることなど、組み合わされることが可能である。比較信号は、入力信号になる前に、フィルタリングされることなど、操作されることも可能である。典型的には、制御された発振器への入力がゼロである場合には、制御された周波数は、特定の接地周波数または中心周波数を有することになる。そして正または負の方向にゼロからいくらかでもそれると、それぞれ正または負の周波数変化が生じることになる。スケーラおよびシフタを適用することは、信号が、最も一般的な制御された発振器のための入力信号として適切になるように信号を操作するオプションを提供する。さらに、スケーラおよびシフタは、追加のオフセットを導入するという利点を提供する。追加のオフセットは、たとえば、シグナリングをビットストリームへと挿入するためにいくらかの追加のスペースを必要とするテレコミュニケーション・システムにおいて使用され得る。

【0059】

制御された発振器は、多くの異なる実施形態において実装され得る。制御された発振器は、電圧制御された発振器であることが可能であり、任意選択で、電圧制御された発振器の制御入力のための信号を提供するＤＡＣの出力を備える。制御された発振器はまた、完全デジタルＰＬＬであり得る。

【0060】

本発明の一実施形態においては、周波数発生器は、
－ 制御された周波数と、基準周波数を有する基準信号との間の位相差に基づいて位相差分信号を生成するように調整されている位相取得回路と、
－ 位相差分信号に基づいてオフセット信号を生成するように調整されているＰＬＬとを含み、
制御された周波数はまた、オフセット信号に基づく。

【0061】

ＰＬＬ、好ましくはデジタルＰＬＬを付加することは、特定の周波数を有する外部信号の位相および周波数の追跡を可能にする。外部信号は、テレコミュニケーション・プロトコルのための搬送波など、かなりの位相ジッタを有し得る。周波数発生器は、有利なことに、非常に安定した制御された周波数を有する非常に安定した制御された信号を生成し得る。制御された周波数は、典型的には、搬送波によって搬送された通信を受信している間に、制御された周波数が基準として使用され得るように制御される。

【0062】

デジタル領域における大部分に関して実施される場合の、この実施形態の利点として、周波数発生器は、外部信号、共振器、および制御された発振器など、様々なノイズ源が識別されること、ならびに周波数発生器のループ、特にループ・フィルタなどのアーキテクチャを通じて少なくとも部分的に補償されることを可能にする。たとえば、共振器は、典型的には温度によって影響されて、数十ｋＨｚの範囲で共振における変化を引き起こす。この間に、制御された発振器は、典型的には、数百ｋＨｚの範囲において、または数百ＭＨｚの範囲においてさえ位相ノイズを生成し、それは、フェルミの海、ブラウン運動などに起因し得る。

【0063】

共振器および制御された発振器は、典型的には、アナログ領域において実装される要素である。有利にはデジタル領域において実装される、周波数発生器の大部分は、専用のハードウェアでの実装を必要とし得るが、実装の一部がソフトウェアで行われるのを可能にもし得る。

【0064】

共振器または発振器を含むループは、一般にはバルクハウゼン基準に準拠する。バルクハウゼン基準は、下記の制約を含む。
１．ループのゲインの絶対値は１に等しい；および
２．ループの位相シフトは２πｘである；

【数2】

【0065】

バルクハウゼン基準は、典型的には、共振器ループに関する追加の設計制約を意味する。バルクハウゼン基準に準拠するループは、典型的には、設計することが難しく、追加の位相ノイズを導入する。典型的には、ループをバルクハウゼン基準に準拠させるために通常の増幅器を含むループは、かなりの位相ノイズを導入し、かなりの電力を消費する。制御された発振器は、バルクハウゼン基準に準拠し得る、周波数発生器における唯一の要素である。したがって、この実施形態は、低電力および少量の位相ノイズ導入という利点を提供する。

【0066】

本発明のさらなる実施形態においては、
シフト値を含む場合には、シフト値はオフセット信号であり、または
フィルタリングされた比較信号を含む場合には、フィルタリングされた比較信号は、オフセット信号に間接的に基づく。

【0067】

第１のオプションにおいては、オフセット信号は、外側ループ・フィルタを通じて供給され、その一方で第２のオプションにおいては、オフセット信号は、外側ループ・フィルタを通じて供給されない。この文章の文脈においては、信号に関して直接および間接的に基づくという言葉は、入力信号が、結果として生じる信号に寄与するか、またはループを介して寄与するかをそれぞれ意味する。第１のオプションは、有利なことに、システムにおけるフィルタの数を制限する。第２のオプションは、有利なことに、オフセット信号が、フィルタリングされて、またはフィルタリングされずに、制御された発振器を制御する信号に付加されることを可能にする。オフセット信号に適用されるフィルタは、有利なことに、オフセット信号をフィルタリングするための特定のニーズに合わせて設計され得る。これは特に有利である。なぜなら、オフセット信号は、典型的には、制御された発振器を主要なノイズ源として有して、数百ｋＨｚの帯域において、または数百ＭＨｚの帯域においてさえノイズを有し、その一方で、フィルタリングされた比較信号は、典型的には、共振器を主要なノイズ源として有して、数十Ｈｚの帯域においてノイズを有するからである。

【0068】

本発明の一実施形態においては、周波数発生器は、
－ 制御された周波数と、基準周波数を有する基準信号との間の位相差に基づいて出力位相差分信号を生成するように調整されている出力位相取得回路と、
－ 制御された周波数、または位相差分信号によって適合された発振周波数のいずれかに基づいて、ＰＬＬ出力周波数を有するＰＬＬ出力信号を生成するように調整されている出力ＰＬＬとを含む。

【0069】

拡張は、基準信号の基準周波数をＰＬＬ出力信号のＰＬＬ出力周波数に変換し、その一方で同時にＰＬＬ出力周波数は、低位相ノイズを有する。この高い安定性または低位相ノイズは、ＰＬＬ出力周波数を、高度に安定した制御された周波数を有する制御された信号、またはさらにいっそう安定した発振周波数を有する発振信号にも基づかせることによって提供される。したがって、この実施形態が提供する利点として、基準周波数に対して構成可能であるまたは設定可能でさえあるＰＬＬ出力周波数を伴うＰＬＬ出力信号が提供され、その一方でそのＰＬＬ出力周波数は、低位相ノイズを有する。

【0070】

本発明の別の態様によれば、周波数発生器システムは、
－ 前記実施形態のうちのいずれかによる周波数発生器を含む周波数発生器チップ、
－ 共振信号を生成する目的で周波数発生器チップに接続するための共振器、および
－ 発振信号を生成する目的で、制御された発振器回路に接続するための発振器、を含むこのシステムは、様々な機能をいくつかのコンポーネントにわたって分散し、それによってクロストークが最小化される。

【0071】

本発明の一実施形態においては、周波数発生器チップは、出力ＰＬＬを含む少なくとも１つの実施形態に従属しており、出力ＰＬＬの出力信号を合成するためのシンセサイザ・チップを含む。ＰＬＬ出力周波数を有するＰＬＬ出力信号の合成は、クロストークなどのその他のノイズ源に敏感であり得る。また合成は、反対方向におけるクロストークを介して周波数発生器システムにおけるその他のブロックの機能に影響し得る。したがって合成は、有利なことに、クロストークを最小化するために別個のチップにおいて行われる。

【0072】

本発明の別の態様によれば、制御された周波数を有する制御された信号を生成するための方法において、
－ 第１の共振周波数を有する共振信号を共振器から受信するステップと、
－ 制御された周波数と第１の共振周波数との間の第１の周波数比率を示す第１の比率信号を提供するステップと、
－ 第１の分割された周波数と第１の共振周波数との間の第１の周波数位相差に基づいて第１の位相差信号（１５５）を生成するステップと、
－ 第１の周波数比率信号を生成するために第１の位相差信号をフィルタリングするステップと、
－ 周波数比率を第１の周波数比率信号に基づかせるステップと、
－ ターゲット比率を提供するステップと、
－ ターゲット比率との周波数比率の比較に基づいて比較信号を生成するステップと、
－ 比較信号に基づいて、制御された周波数を有する制御された信号を生成するステップと、
－ 実質的に第１の周波数比率信号によって分割された制御された周波数である第１の分割された周波数を有する第１の分割された信号（１１５）を生成するステップと、
－ 第１の分割された信号に基づいて、第１の分割された周波数を有する励起信号（１２９）を生成するステップであって、励起信号が、共振器の励起のために共振器に提供される、ステップと、
－ 制御された信号を出力するステップとを含み、

【0073】

第１の分割された信号、第１の位相差信号、および第１の周波数比率信号によって第１の周波数比率発生器ループが形成され、
第１の分割された信号、励起信号、共振器、共振信号、第１の位相差信号、および第１の周波数比率信号によって第２の周波数比率発生器ループが形成され、
フィルタリングするステップは、第１の位相差信号をフィルタリングし、それによって、周波数比率発生器ループの不安定性が防止される。

【0074】

本発明の別の態様によれば、周波数発生器システムは、
－ 前記実施形態のうちのいずれかによる周波数発生器を含む周波数発生器チップ、
－ 共振信号を生成する目的で周波数発生器チップに接続するための共振器、および
－ 発振信号を生成する目的で、制御された発振器回路に接続するための発振器、を含む

【0075】

本発明の別の態様によれば、内部で具体化されているコンピュータ可読コードを有するコンピュータ可読媒体を含むコンピュータ・プログラム製品において、コンピュータ可読コードは、適切なコンピュータまたはプロセッサによって実行されると、そのコンピュータまたはプロセッサが、本発明による一実施形態における方法の
－ 第１の比率信号を提供するステップと、
－ 比較信号を生成するステップと、
－ 制御された信号を生成するステップと、
－ 励起信号を出力するステップと、
－ 制御された信号を出力するステップとを実行するように構成されている。

【0076】

本発明の別の態様によれば、内部で具体化されているコンピュータ可読コードを有するコンピュータ可読媒体を含むコンピュータ・プログラム製品において、コンピュータ可読コードは、適切なコンピュータまたはプロセッサによって実行されると、そのコンピュータまたはプロセッサが、本発明による一実施形態において指定されている方法を実行するように構成されている。

【0077】

以降の説明において例として記述されている実施形態を参照すれば、そして添付の図面を参照すれば、本発明は明らかになり、さらに明瞭にされるであろう。

【図面の簡単な説明】

【0078】

【図1】周波数発生器の第１の実施形態を概略的に示す図である。

【図2】周波数発生器の第２の実施形態を概略的に示す図である。

【図3】周波数発生器の第３の実施形態を概略的に示す図である。

【図4】周波数発生器の第４の実施形態を概略的に示す図である。

【図5】周波数比率発生器の第１の実施形態を概略的に示す図である。

【図6】周波数比率発生器の第２の実施形態を概略的に示す図である。

【図7】周波数比率発生器の第３の実施形態を概略的に示す図である。

【図8】温度の影響を補償するためのサブシステムを概略的に示す図である。

【図9】温度およびヒステリシスの影響を補償するためのサブシステムを概略的に示す図である。

【図10】コンピュータ・プログラム製品の一実施形態を概略的に示す図である。

【0079】

図は、純粋に図式的なものであり、縮尺どおりに描かれてはいない。図においては、既に記述されている要素に対応する要素は、同じ参照番号を有し得る。

【符号の説明】

【0080】

１００…第１の実施形態の周波数比率発生器、１０１…第２の実施形態の周波数比率発生器、１０２…第３の実施形態の周波数比率発生器、１０４…第１の入力信号、１０５…第３の入力信号、１０６…第４の入力信号、１０７…（第１の）制御信号、１０８…第２の制御信号、１０９…第３の制御信号、１１０…（第１の）制御周波数分割器、１１１…第２の制御周波数分割器、１１２…第３の制御周波数分割器、１１５…（第１の）分割された信号、１１６…第２の分割された信号、１１７…第３の分割された信号、１２０…加算器、１２１…加算された信号、１２５…デジタル／アナログ・コンバータ（ＤＡＣ）、１２９…励起信号、１３０…共振器、１３５…第２の入力信号、１４０…アナログ／デジタル・コンバータ（ＡＤＣ）、１４５…デジタル第２信号、１５０…（第１の）周波数位相検知器、１５１…第２の周波数位相検知器、１５２…第３の周波数位相検知器、１５５…（第１の）位相信号差、１５６…第２の位相信号差、１５７…第３の位相信号差、１６０…（第１の）ループ・フィルタ、１６１…第２のループ・フィルタ、１６２…第３のループ・フィルタ、２００…第１の実施形態のサブシステム、２０１…第２の実施形態のサブシステム、２１０…共振器を含む第１の回路、２１１…共振器を含む第２の回路、２２０…（第１の）分割器、２２１…第２の分割器、２２５…第１の表示、２２６…第２の表示、２３０…減算器、２３５…減算された信号、３０２…第１の実施形態の周波数発生器、３０３…第２の実施形態の周波数発生器、３０４…第３の実施形態の周波数発生器、３０５…第４の実施形態の周波数発生器、３１０…コンパレータ、３１１…ターゲット比率、３１２…周波数比率信号、３１５…比較信号、３２０…外側ループ・フィルタ、３２１…フィルタリングされた比較信号、３３０…制御された発振器回路、３３１…制御された信号、３３２…完全デジタルＰＬＬ、３３３…発振信号、３３４…発振器、３４０…位相取得回路、３４１…基準信号、３４５…位相差分信号、３５０…デジタルＰＬＬ、３５５…オフセット信号、３５６…加算器、３５７…発振器制御信号、３６０…出力位相取得回路、３６５…出力位相差分信号、３７０…出力ＰＬＬ、３７５…ＰＬＬ出力信号、１０００…コンピュータ・プログラム製品、１０１０…コンピュータ可読媒体、１０２０…コンピュータ可読コード

【発明を実施するための形態】

【0081】

［例示的な実施形態の詳細な説明］
以降の図は、様々な実施形態を詳述し得る。実施形態同士を組み合わせて、強化または改善された技術的効果を達成することが可能である。これらの組み合わされる実施形態は、本文全体を通じて明示的に言及され得るか、本文において示唆され得るか、または暗示的であり得る。別々の図における特徴同士を表す等しい番号同士は、それらの等しい特徴を指し得る。

【0082】

図１は、周波数発生器３０２の第１の実施形態を概略的に示している。周波数発生器は、周波数比率発生器１００、コンパレータ３１０、制御された発振器回路３３０、および任意選択で外側ループ・フィルタ３２０を含む。

【0083】

周波数比率発生器は、制御された信号３３１を入力として取る。制御された信号は、非常に安定した周波数を有する。「非常に安定した」とは、低い周波数ジッタまたは位相ノイズを意味する。周波数比率発生器はさらに、共振器へのコネクタを含み、それらのコネクタは、図示されていない。周波数比率発生器は、周波数比率信号３１２を出力する。周波数比率信号は、制御された信号と、周波数比率発生器に接続されている共振器の共振周波数との間の周波数比率の表示を提供する。周波数比率信号における情報は、典型的には、単に値においてエンコードされる。なぜなら周波数比率信号は、典型的には、ゆっくりと変化する信号であるからである。さらに周波数比率信号は、典型的には、少なくとも共振器の温度および／またはヒステリシスに関して補正される。

【0084】

コンパレータは、周波数比率信号およびターゲット比率３１１を入力として取る。ターゲット比率は、必要とされる周波数比率に関する比較値を設定する。ターゲット比率は、典型的には、共振器の使用される共振器周波数と、必要とされる１つまたは複数の周波数とに基づいて設定される。必要とされる周波数は、制御された周波数、または制御された周波数から推定された周波数であり得る。

【0085】

コンパレータの出力は、比較信号３１５である。比較信号は、周波数比率信号とターゲット比率との比較の結果である。比較はさらに、比較中のシフティング、乗算、および／または除算を含み得る。

【0086】

任意選択の外側ループ・フィルタは、その後に外側ループを安定させるために比較信号をフィルタリングし得る。任意選択のループ・フィルタは、フィルタリングされた比較信号３２１を出力する。外側ループ・フィルタは、典型的には、制御された信号の安定性、ひいては低位相ノイズと、ループにおける外乱に高速に応答する能力および周波数発生器の高速起動とのバランスを取る。

【0087】

制御された発振器回路は、発振器制御信号３５７を入力として取り、発振器制御信号３５７は、比較信号、またはフィルタリングされた比較信号など、比較信号に基づく信号であり得る。任意選択で、その他の信号が比較信号に加えられることが可能であり、または比較信号は、制御された発振器回路に供給される前に処理され得る。

【0088】

制御された発振器回路は、上述されているような、比較信号に基づく信号と、発振器３３４の発振信号３３３との組合せに基づく制御された信号を提供する。発振器は、コネクタを介して発振器回路に接続される。コネクタは、内部発振器または外部発振器を接続するためのものであり得る。典型的には、周波数発生器は、１つまたは複数のチップにおいて実装または統合され、発振器は、別個のチップにおいて調整される。この別個の調整は、ノイズ源同士の改善された隔離を可能にし、それによって発振器のノイズは、周波数発生器のパフォーマンス上に低減された影響を及ぼし、その逆もまた同様である。

【0089】

制御された発振器回路は、ＰＬＬ、好ましくはデジタルＰＬＬ、より好ましくは完全デジタルＰＬＬ３３２を含む。ＰＬＬは、非常に安定している、発振周波数を有する発振信号を入力として取る。発振信号の安定性は、たとえばシングル・モードでの水晶発振器を使用することによって改善され得る。ＰＬＬはさらに、ＰＬＬの入力周波数と出力周波数との間の比率を設定するためのＰＬＬにおける要素を設定する信号を入力として取る。典型的には、この信号は、ＰＬＬのフィードバック・ループにおける分割器に関する設定である。その他のＰＬＬアーキテクチャは、この比率を設定するためのその他のオプションを有し得る。この信号は、上述されているように、比較信号、または比較信号に基づく信号である。

【0090】

このＰＬＬの出力は、制御された周波数を有する制御された信号である。したがって、制御された周波数は、高度に安定した発振器周波数と、ＰＬＬの入力周波数と出力周波数との間の比率を設定する信号とによって制御されている。比率を設定するこの信号は、典型的には、非常に低い周波数および振幅を有する。

【0091】

ＰＬＬは、典型的には、高いＱ値を有するので、ＰＬＬは、発振器制御信号における多くのノイズを除去するかまたは減衰させることになる。制御解除された周波数は、改善された安定性を有することになる。この除去または減衰に起因して、外側ループ・フィルタに関する要件は、異なり得る、またはより緩和され得る。たとえば、外側ループ・フィルタから来るフィルタリングされた比較信号は、異なって設計されている外側ループ・フィルタに起因する低い周波数の変化にさらにすばやく応答し得る。また、制御された周波数は、発振器制御信号におけるさらに低い周波数の変化に依然として「従う」可能性がある。さらに低い周波数の変化の例は、温度変化、ヒステリシス、そしてさらに、発振器および／または共振器などのコンポーネントの経年劣化である。ＰＬＬは、典型的には、発振器制御信号のために、０．５から５０ｋＨｚ、好ましくは０．７から３０ｋＨｚ、より好ましくは０．８から２０ｋＨｚ、最も好ましくは１から１０ｋＨｚの範囲内の帯域幅を有することになる。ＰＬＬは、典型的には、発振信号のために、０．５から１０ＭＨｚ、好ましくは０．７から５ＭＨｚ、より好ましくは１から２ＭＨｚの範囲内の帯域幅を有することになる。

【0092】

したがって、ＰＬＬの適用に起因して、外側ループ・フィルタの要件が緩和されることが可能であり、それによって、共振器と、制御された発振器回路との間の帯域幅が増大されることが可能であり、その一方で、主に共振器におけるマルチモードに起因して導入される位相ノイズは、制御された周波数の位相安定性をほとんど低下させない。

【0093】

マルチモードでの共振器のノイズ性能は、制御された周波数の位相ノイズ上に低減された影響を及ぼすので、さらなる利点が識別され得る。導入されるノイズの一部は、共振器の周辺のＡＤＣおよびＤＡＣの量子化ノイズである。この量子化ノイズは、共振器によって導入される位相ノイズと同じ処理に直面するので、量子化ノイズも、制御された周波数の位相ノイズ上に低減された影響を及ぼす。したがって、特にＡＤＣは、たとえば、より少ないビットを用いて、またはより少ない必要とされるビットに起因する異なるアーキテクチャを用いてさえ、簡略化されることが可能であり、それによって、設計の複雑さ、電力消費が低減されることが可能であり、またはその一方で、同じ電力バジェットでＡＤＣの最大スピードが増大され得る。前述されているのと同じ利点が、ＤＡＣに関して当てはまる。

【0094】

発振器制御信号は、典型的には、周波数比率発生器に接続されている共振器の温度およびヒステリシスに関して補償される。この補償は、任意選択で発振器の温度およびヒステリシスを考慮に入れることも可能である。周波数比率発生器のための共振器と、制御された発振器回路に接続されている発振器とが両方とも、同じ温度を経験している場合には、共振器は、発振器のための温度センサとして使用され得る。したがって、結果として生じる制御された周波数はまた、時間において、ならびに任意選択で様々な温度およびヒステリシスに関して、非常に安定している。

【0095】

図２は、周波数発生器３０３の第２の実施形態を概略的に示している。第２の実施形態は、第１の実施形態３０２に対する拡張を示している。第２の実施形態はさらに、位相取得回路３４０、デジタルＰＬＬ３５０、および加算器３５６を含む。

【0096】

位相取得回路は、入力として、制御された周波数を有する制御された信号と、基準周波数を有する基準信号３４１とを有する。位相取得回路は、制御された周波数と基準周波数との間の位相差を特定し、この差を位相差分信号３４５として出力する。

【0097】

位相取得回路は、カウンタとして実装されることが可能であり、一方の入力が、他方の信号のゼロ交差をカウントするためのクロック信号として使用される。交差の数は、信号間の位相に遡って関連している。

【0098】

デジタルＰＬＬは、入力として、制御された信号と、位相差分信号とを有する。デジタルＰＬＬは、制御された信号と位相差分信号とに基づいて位相ロック信号を生成する。位相ロック信号は、オフセット信号３５５として見られ得る。デジタルＰＬＬは、好ましくは、完全デジタルＰＬＬである。制御された周波数信号は、典型的には、デジタルＰＬＬへのクロック入力として使用される。

【0099】

加算器は、フィルタリングされた比較信号、比較信号、または比較信号に基づく信号を第１の入力として取る。加算器は、オフセット信号３５５を第２の入力として取る。加算器は、２つの入力信号を加算して、加算された信号を提供する。発振器制御信号は、加算された信号に等しい場合があり、または加算された信号に基づく場合がある。

【0100】

周波数比率発生器が安定していて、ゼロ・オフセット信号が提供されていると想定されたい。さらに、制御された周波数がわずかに高すぎると想定されたい。周波数比率発生器は、共振器の共振周波数と、制御された周波数との間の比率を示す周波数比率信号を出力することになる。この周波数比率は、わずかに高すぎるであろう。コンパレータは、ターゲット比率を周波数比率と比較することになり、周波数比率がわずかに高すぎると結論付けることになる。この比較の結果は、比較信号において示されることになる。典型的には、比較信号は、その所望のセトリング・ポイントと比較してわずかに低すぎるであろう。任意選択の外側ループ・フィルタは、比較信号をフィルタリングし得る。外側ループ・フィルタが統合機能を含む場合には、制御された周波数の誤差は、ゼロまで低減され得る。比較信号に基づく信号が、制御された発振器に提供される。制御された発振器は、制御された周波数を下げて、それによって、制御された周波数を所望の周波数へ安定させることによって、わずかに低すぎる比較信号に基づくわずかに低すぎる信号に反応することになる。制御された周波数は、ターゲット比率の設定によって少なくとも部分的に特定される。任意選択のオフセット信号は、制御された周波数を制御するための追加の手段を提供する。オフセット信号は、ループにおいて任意選択の外側ループ・フィルタの前または後に注入され得る。

【0101】

さらに、周波数比率発生器が安定していて、ゼロ・オフセット信号が提供されていると想定されたい。さらに、制御された周波数が基準信号に対してわずかに遅れていると想定されたい。位相取得ブロックは、制御された周波数と基準周波数との間の位相差を検知することになる。ＰＬＬは、典型的には高いＱ値を用いて、位相差を表す位相差分信号をフィルタリングすることになる。ＰＬＬからの結果として生じた信号は、制御された周波数を高めるために外側ループにオフセット信号として注入されることになる。間に位相差がないことを位相取得回路が検知するとすぐに、位相差分信号は、位相差の欠如を示すことになる。外側ループにオフセット信号として注入された、ＰＬＬからの結果として生じた信号は、制御された周波数を下げて、基準信号と同相のままでいることになる。したがって、制御された周波数の位相は、基準信号の位相にロックされることになる。典型的には高いＱ値を用いた、ＰＬＬのフィルタリングは、基準信号における位相ジッタを除去することになる。したがって、この実施形態は、低い、たとえば極めて低い位相ジッタを伴う制御された周波数を提供するという利点を提供する。したがって、この周波数発生器は、非常に安定した周波数および低い位相ジッタを伴う制御された周波数を有するローカル制御信号を提供するために基準周波数のいかなる外乱（ジッタなど）も除去することを可能にする。

【0102】

位相取得回路およびデジタルＰＬＬを付加すると、制御された周波数の位相が、基準周波数の位相にロックされる。この実施形態は、典型的には、遠隔で生成された基準周波数を追跡して、その後にこの基準周波数をローカルに安定化し、それによって、制御された周波数という形態のローカル基準が、極めて低い周波数ジッタを示すようにするために使用される。したがって、この周波数発生器は、基準信号のソースと周波数発生器との間に注入されたいかなる外乱も補償または除去する。例示的な用途は、スマートフォンまたは衛星電話などのテレコミュニケーション、より大きなプリント回路基板などのプリント回路基板、原子時計に同期するシステム、ナビゲーション・システムなどにおいて見出され得る。

【0103】

図２における本発明の実施形態は、図５において示されている周波数比率発生器の実施形態を使用し得る。

【0104】

図２における本発明の実施形態は、図６において示されている周波数比率発生器の実施形態を、図８において示されているサブシステムと組み合わせて使用して、温度について補償された周波数発生器を提供し得る。周波数比率発生器が、温度について補償されていて、かつ周波数発生器のその他の部分が、可能な限りデジタル領域において実装されている場合には、周波数発生器は、温度の変動に対して特に鈍感である。

【0105】

図２における本発明の実施形態は、図７において示されている周波数比率発生器の実施形態を、図９において示されているサブシステムと組み合わせて使用して、温度およびヒステリシスについて補償された周波数発生器を提供し得る。周波数比率発生器が、温度およびヒステリシスについて補償されていて、かつ周波数発生器のその他の部分が、可能な限りデジタル領域において実装されている場合には、周波数発生器は、温度の変動およびヒステリシスに対して特に鈍感である。

【0106】

図３は、周波数発生器３０４の第３の実施形態を概略的に示している。第３の実施形態は、第１の実施形態３０２に対する拡張を示している。第３の実施形態はさらに、位相取得回路３６０および出力デジタルＰＬＬ３７０を含む。

【0107】

位相取得回路は、入力として、制御された周波数を有する制御された信号と、基準周波数を有する基準信号３４１とを有する。位相取得回路は、制御された周波数と基準周波数との間の位相差を特定し、この差を位相差分信号３６５として出力する。

【0108】

位相取得回路は、カウンタとして実装されることが可能であり、一方の入力が、他方の信号のゼロ交差をカウントするためのクロック信号として使用される。交差の数は、信号間の位相に遡って関連している。

【0109】

出力デジタルＰＬＬは、入力として、制御された信号と、位相差分信号とを有する。出力デジタルＰＬＬは、制御された信号と位相差分信号とに基づいて位相ロック信号を生成する。位相ロック信号は、ＰＬＬ出力信号３７５として見られ得る。出力デジタルＰＬＬは、好ましくは、完全デジタルＰＬＬである。制御された周波数信号は、典型的には、出力デジタルＰＬＬへのクロック入力として使用される。この実施形態は、制御された信号とＰＬＬ出力信号とをデカップリングするという利点を提供する。このデカップリングは、ＰＬＬ出力信号が、制御された周波数に大まかにのみ基づいて、独立した周波数を有することを可能にする。

【0110】

デカップリングの欠点として、ＰＬＬ出力信号は、意図されている周波数を有する実際の信号において合成される必要があり、その一方でそれまでは、第２の実施形態におけるＰＬＬの出力は、単一のコード・ワードであり得る。意図されている周波数を有する信号を合成することは、典型的には、クロストークなど、多くのスプリアス・ノイズを生成する。さらに、周波数発生器を保持するチップは、合成に影響するノイズを生成し得る。合成は、有利なことに、別個のチップにおいて行われ、その一方で周波数発生器は、１つまたは複数のその他のチップにおいて実装または統合される。追加の利点として、シンセサイザ・チップがＰＬＬ出力信号を合成することを可能にするためのシンセサイザ・チップとの情報のやり取りは、限定され、したがって有利なことに、周波数が低い。したがって、シンセサイザを別個のチップに配置することは、ＰＬＬ出力信号における減少した位相ノイズという利点を提供する。

【0111】

典型的には、周波数発生器は、複数の位相取得回路を含み、それらの位相取得回路はすべて、入力として、制御された信号および基準信号を取り、複数の出力位相差分信号を提供する。さらに周波数発生器は、複数の出力ＰＬＬを含む。すべての出力ＰＬＬは、入力として、制御された信号を取り、それぞれの出力ＰＬＬは、入力としてそれぞれの位相差分信号を取る。それらの複数の出力ＰＬＬは、複数のＰＬＬ出力信号を出力として提供する。

【0112】

さらなる実施形態においては、複数のＰＬＬ出力信号のうちの１つが、図２において示されている第２の実施形態におけるのと同様の方法で、フィルタリングされた比較信号に付加され、制御された発振器回路へフィードバックされる。この実施形態は、複数の独立したＰＬＬ出力信号を依然として提供しながら、制御された周波数を基準周波数に位相ロックするという利点を提供する。

【0113】

図４は、周波数発生器３０５の第４の実施形態を概略的に示している。第４の実施形態は、周波数発生器の第３の実施形態に類似しているが、出力デジタルＰＬＬが、制御された信号の代わりに入力として発振信号を取るようになっているという違いがある。

【0114】

高度に安定した発振器の出力としての発振信号は、非常に低ノイズの信号であり、その一方で、制御された発振器回路３３０は、ノイズを付加するだけであり得る。特に、制御された発振器回路における完全デジタルＰＬＬは、たとえその完全デジタルＰＬＬが高いＱ値を有していても、ノイズを付加し得る。このノイズは、典型的には、完全デジタルＰＬＬのコーナー周波数（約１ＭＨｚであり得る）より下に付加される。制御された周波数は、非常に低い位相のノイズを有するが、発振信号は、さらにいっそう低い位相のノイズを有する。したがって、出力デジタルＰＬＬは、さらにいっそう安定した周波数、したがってさらに少ない位相ノイズを有するＰＬＬ出力信号を提供するためのさらにいっそう安定した信号を伴って提供される。ノイズの改善は、典型的には３ｄＢの範囲にある。

【0115】

さらに、出力デジタルＰＬＬは、典型的には、０．０５ｍＨｚから１０ｋＨｚ、好ましくは０．１ｍＨｚから５ｋＨｚ、より好ましくは０．５ｍＨｚから１ｋＨｚの範囲の帯域幅を有することが理解され得る。出力位相取得回路は、典型的には、出力デジタルＰＬＬの帯域幅の外部にある（たとえば、その帯域幅よりも高い）ノイズを生成し得る。したがって、出力デジタルＰＬＬは、有利なことに、出力位相取得回路からのノイズを除去するかまたは減衰させる。

【0116】

この実施形態は、制御された信号とＰＬＬ出力信号とをデカップリングするという利点を提供する。このデカップリングは、ＰＬＬ出力信号が、制御された周波数に大まかにのみ基づいて、独立した周波数を有することを可能にする。デカップリングの欠点として、ＰＬＬ出力信号は、意図されている周波数を有する実際の信号において合成される必要があり、その一方でそれまでは、第２の実施形態におけるＰＬＬの出力は、単一のコード・ワードであり得る。意図されている周波数を有する信号を合成することは、典型的には、クロストークなど、多くのスプリアス・ノイズを生成する。さらに、周波数発生器を保持するチップは、合成に影響するノイズを生成し得る。合成は、有利なことに、別個のチップにおいて行われ、その一方で周波数発生器は、１つまたは複数のその他のチップにおいて実装または統合される。追加の利点として、シンセサイザ・チップがＰＬＬ出力信号を合成することを可能にするためのシンセサイザ・チップとの情報のやり取りは、限定され、したがって有利なことに、周波数が低い。したがって、シンセサイザを別個のチップに配置することは、ＰＬＬ出力信号における減少した位相ノイズという利点を提供する。

【0117】

図５は、周波数比率発生器１００の第１の実施形態を概略的に示している。周波数比率発生器は、制御周波数分割器１１０、周波数位相検知器１５０、および内側ループ・フィルタ１６０を含む。制御周波数分割器はまた、第１の制御周波数分割器とラベル付けされ得る。周波数位相検知器はまた、位相検知器、第１の位相検知器、または第１の周波数位相検知器とラベル付けされることが可能である。内側ループ・フィルタはまた、第１の内側ループ・フィルタ、第１のループ・フィルタ、またはループ・フィルタとラベル付けされ得る。

【0118】

制御周波数分割器は、第１の入力信号１０４および制御信号１０７を入力として取り、分割された信号１１５を出力として提供する。典型的には、第１の入力信号は、制御された信号３３１である。制御信号はまた、第１の制御信号とラベル付けされ得る。分割された信号はまた、第１の分割された信号とラベル付けされ得る。第１の入力信号は、第１の周波数、典型的には、制御された周波数を有する周期信号である。制御信号は、典型的には、実質的に０Ｈｚに近いなど、より低い周波数で大量のエネルギーを有する信号である。

【0119】

制御周波数分割器は、分割された信号を生成する。分割された信号は、分割された周波数を有する周期信号である。分割された周波数は、制御信号の大きさに基づく第１の周波数に関連している。信号の大きさは、信号の振幅、信号の値、または、測定値を表す信号のその他の任意の特性であり得る。制御信号がアナログ信号であるケースにおいては、大きさは、典型的には、信号の振幅である。制御信号がデジタル信号であるケースにおいては、大きさは、典型的には、信号の値である。典型的には、制御周波数分割器の入力と出力との間の関係は、

【0120】

【数3】

へ線形化されることが可能であり、ｘは制御信号の大きさであり、ａはオフセットである。実際の実施態様においては、ｘおよびｘ－ａを表す数のセットは、よりいっそう限定されて選択される。

【0121】

位相検知器は、分割された信号および第２の入力信号１３５を入力として取り、第１の位相差信号１５５を出力として提供する。第２の入力信号は、第２の周波数を有する周期信号である。第１の位相差信号はまた、位相差信号とラベル付けされ得る。

【0122】

位相差信号の大きさは、分割された周波数と第２の周波数との間の位相差に関連している。典型的には、位相検知器の実装形態に応じて、位相差信号の大きさは、０度、－９０度、または９０度の位相差において最小値を有し得る。

【0123】

ループ・フィルタは、位相差信号を入力として取り、制御信号を出力として提供する。ループ・フィルタは、典型的にはローパス・フィルタである。ループ・フィルタは、制御周波数分割器、分割された信号、周波数位相検知器、位相差信号、ループ・フィルタ、および制御信号によって形成されるループまたはフィードバック・ループを安定化する。第１の制御信号は、周波数比率信号３１２として出力され得る。

【0124】

第１の周波数は変化していないと想定されたい。さらに、分割された周波数は、第２の周波数に比較してわずかに高く、分割された信号と第２の入力信号とは同相であると想定されたい。位相検知器は、２つの信号間の増大する位相差を検知することになる。なぜなら、第２の入力信号は、分割された信号に比較して遅れ始めることになるからである。位相差が増大すると、位相差信号の大きさは増大することになる。ローパス・フィルタとして実装されていることに起因するいくらかの遅延、減衰、および／または低減に伴って、ループ・フィルタは、制御信号の大きさを増大させることになる。制御信号における増大により、第１の周波数は、より大きな大きさ、したがってより大きな数によって分割されて、より低い分割された周波数が提供されることになる。したがって、第２の周波数と分割された周波数との間の周波数におけるいかなる差も、負のフィードバック・ループを伴って低減および／または最小化される。さらに、分割された周波数は、第２の周波数を追跡するので、制御信号の大きさは、第１の周波数と第２の周波数との間の比率を示すことになる。

【0125】

別のシナリオにおいては、第１の周波数は増大していると想定されたい。さらに、第２の周波数は安定していると想定されたい。第１の周波数は増大していて、制御信号の大きさは安定しているので、分割された周波数は増大することになる。位相検知器は、２つの信号間の増大する位相差を検知することになる。なぜなら、第２の入力信号は、分割された信号に比較して遅れ始めることになるからである。位相差が増大すると、位相差信号の大きさは増大することになる。ローパス・フィルタとして実装されていることに起因するいくらかの遅延、減衰、および／または低減に伴って、ループ・フィルタは、制御信号の大きさを増大させることになる。制御信号における増大により、第１の周波数は、より大きな大きさ、したがってより大きな数によって分割されて、より低い分割された周波数が提供されることになり、これは実質的に第１の周波数の増大前の分割された周波数であろう。したがって、第１の周波数がどのように変わっても、分割された周波数は、負のフィードバック・ループに起因して第２の周波数と実質的に同じままになるであろう。さらに、分割された周波数は、第２の周波数を追跡するので、制御信号の大きさは、第１の周波数と第２の周波数との間の比率を示すことになり、その比率は、この状況においては増大していくであろう。

【0126】

典型的には、第１および第２の周波数は両方とも変化しているので、上記のシナリオの組合せがあり得る。

【0127】

初期ロックを得るためには、分割された周波数は、第２の周波数を生成する共振器の共振周波数など、第２の周波数に比較的近くなる必要があり、さもなければ、初期ロックを得るためのロック手順が極めて複雑になって時間がかかる場合がある。第１もしくは第２の周波数、または第１および第２の周波数の組合せが、共振器ループが追跡できるよりも速く動く場合には、ロックが失われ得る。好ましくは、第１の周波数は、第２の周波数のさらに速い変化を可能にするために、あまりにも速く変化するべきではない。比較的広い範囲にわたる第１および第２の周波数の遅い周波数の動きは、ロックが保持されることを可能にする。比較的狭い範囲にわたる第１および第２の周波数の速い周波数の動きも、ロックが保持されることを可能にする。

【0128】

いくつかの回路に関しては、どれぐらい多く周波数が動くかがわかっている場合がある。その知識を回路と組み合わせることによって、動作中にロックを保つためのループにおける共振器の選択およびその他の要素の設計が可能になる。経験則として、ループの動的な周波数追跡が第１および第２の周波数の変化の組合せよりも遅い場合には、ロックが失われることになる。

【0129】

図６は、周波数比率発生器１０１の第２の実施形態を概略的に示している。この回路は、図５に関して記述されているすべての特徴を含む。この回路はさらに、第２の制御周波数分割器１１１、加算器１２０、ＤＡＣ１２５、共振器１３０、ＡＤＣ１４０、第２の位相検知器１５１、および第２のループ・フィルタ１６１を含み得る。

【0130】

第１の制御周波数１１０分割器は、第１の入力信号１０５および第１の制御信号１０８を入力として取り、第１の分割された信号１１５を出力として提供する。第２の制御周波数分割器は、第３の入力信号１０５および第２の制御信号１０８を入力として取り、第２の分割された信号１１６を出力として提供する。加算器は、第１および第２の分割された信号を入力として取り、加算された信号１２１を出力として提供する。この加算された信号は、第１および第２の分割された信号を加算したものである。

【0131】

任意選択のＤＡＣは、加算された信号を入力として取り、共振器を共振させるのに適した励起信号１２９を出力として提供する。これは、デジタル領域において回路の機能のうちの多くを有するという利点を提供し、その一方で、典型的にはアナログ信号である励起信号を、典型的には水晶または水晶発振器である共振器に提供するために単一のＤＡＣを必要とするだけである。さらに周波数分割器は、典型的には、デジタル領域において実装され、実装の容易さおよび限られた位相ノイズの導入という利点を提供する。限られた位相ノイズの導入は、制御されたデジタル分数周波数分割器が整数周波数分割器に比較してさらに高い粒度を有することに実質的に起因する。

【0132】

代替実施形態においては、２つのＤＡＣが、加算器のそれぞれの入力において存在しており、それによって、加算器はアナログ加算器である。別の代替実施形態においては、この回路は、ループ内にＤＡＣを有さない。さらに別の実施形態においては、ＤＡＣが、第１のループ・フィルタ出力と第１の制御周波数分割器との間にあり、好ましくは、第２のＤＡＣが、第２のループ・フィルタ出力と第２の制御周波数分割器との間にある。

【0133】

任意選択のＡＤＣは、第２の入力信号を入力として取り、デジタル第２信号１４５を出力として提供する。これは、デジタル領域において回路の機能のうちの多くを有するという利点を提供し、その一方で、典型的にはアナログ信号である第２の入力信号を、典型的には水晶である共振器から受信するために単一のＡＤＣを必要とするだけである。代替実施形態においては、２つのＡＤＣが、それぞれの位相検知器とループ・フィルタとの間にある。さらに別の実施形態においては、２つのＡＤＣが、それぞれのループ・フィルタと制御周波数分割器との間にある。

【0134】

第１の周波数位相検知器１５０は、第１の分割された信号１１５およびデジタル第２信号１４５を入力として取り、第１の位相差信号１５５を出力として提供する。第２の周波数位相検知器１５１は、第２の分割された信号１１６およびデジタル第２信号１４５を入力として取り、第２の位相差信号１５６を出力として提供する。第１のループ・フィルタ１６０は、第１の位相差信号を入力として取り、第１の制御信号１０７を出力として提供する。第２のループ・フィルタ１６１は、第２の位相差信号を入力として取り、第２の制御信号１０８を出力として提供する。

【0135】

典型的には、第１の分割された周波数および第２の分割された周波数は、別々の周波数であり、両方とも共振器の共振周波数である。したがって、この共振器は、典型的には、別々の周波数の共振を同時に可能にする共振器である。典型的には、この共振器は、水晶共振器である。さらに、典型的には、共振のうちの少なくとも一方が倍音共振であり、好ましくは、両方の共振が倍音共振である。

【0136】

前述されているように、第１および第２の分割された周波数のうちの少なくとも一方が倍音周波数で選択される場合には、温度挙動は異なり得る。温度は、－４０℃から＋１２５℃の温度範囲で変動し得る。この範囲内で、特定の倍音に関する温度勾配が変動し得る。

【0137】

第１の制御信号または第２の制御信号のいずれかが、周波数比率信号として選択され得る。典型的には、第１の制御信号および第２の制御信号は、温度の影響、特に共振器上での温度の影響を補償するために組み合わされる。この組合せは次いで、出力としての周波数比率信号として提供される。この組合せを使用して、特定の温度に関して最も少なく変化する制御信号を選択することが可能である。図６において示され、図６に関して説明されているように、周波数発生器、周波数比率発生器、および特に共振器のいかなる温度の影響も補償することを可能にする温度表示を提供するために、第１および第２の制御信号が分割され得る。補償は、典型的には事前定義され、たとえば、補償された周波数比率信号を提供するために、第１および第２の制御信号、ならびに／または、好ましくは周波数比率発生器の内部のその他の信号に関する補償係数を推定するための設定を周波数比率発生器に提供することによって、製造中に事前定義される。

【0138】

図７は、周波数比率発生器１０２の第３の実施形態を概略的に示している。この周波数比率発生器は、図６に関して記述されているすべての特徴を含む。この回路はさらに、第３の制御周波数分割器１１２、第３の位相検知器１５２、および第３のループ・フィルタ１６２を含み得る。

【0139】

第１の制御周波数１１０分割器は、第１の入力信号１０５および第１の制御信号１０８を入力として取り、第１の分割された信号１１５を出力として提供する。第２の制御周波数分割器は、第３の入力信号１０５および第２の制御信号１０８を入力として取り、第２の分割された信号１１６を出力として提供する。第３の制御周波数分割器は、第４の入力信号１０６および第３の制御信号１０９を入力として取り、第３の分割された信号１１７を出力として提供する。加算器は、第１、第２、および第３の分割された信号を入力として取り、加算された信号１２１を出力として提供する。この加算された信号は、第１、第２、および第３の分割された信号を加算したものである。

【0140】

第１の周波数位相検知器１５０は、第１の分割された信号１１５およびデジタル第２信号１４５を入力として取り、第１の位相差信号１５５を出力として提供する。第２の周波数位相検知器１５１は、第２の分割された信号１１６およびデジタル第２信号１４５を入力として取り、第２の位相差信号１５６を出力として提供する。第３の周波数位相検知器１５２は、第３の分割された信号１１７およびデジタル第３信号１４５を入力として取り、第３の位相差信号１５７を出力として提供する。第１のループ・フィルタ１６０は、第１の位相差信号を入力として取り、第１の制御信号１０７を出力として提供する。第２のループ・フィルタ１６１は、第２の位相差信号を入力として取り、第２の制御信号１０８を出力として提供する。第３のループ・フィルタ１６２は、第３の位相差信号を入力として取り、第３の制御信号１０９を出力として提供する。

【0141】

典型的には、第１の分割された周波数、第２の分割された周波数、および第３の分割された周波数は、別々の周波数であり、すべて共振器の共振周波数である。したがって、この共振器は、典型的には、別々の周波数の共振を同時に可能にする共振器である。典型的には、この共振器は、水晶共振器である。さらに、典型的には、共振のうちの少なくとも２つが倍音共振であり、好ましくは、すべての共振が倍音共振である。

【0142】

前述されているように、第１および第２の分割された周波数のうちの少なくとも一方が倍音周波数で選択される場合には、温度挙動は異なり得る。温度は、－４０℃から＋１２５℃の温度範囲で変動し得る。この範囲内で、特定の倍音に関する温度勾配が変動し得る。

【0143】

第１の制御信号、第２の制御信号、または第３の制御信号のいずれかが、周波数比率信号として選択され得る。典型的には、第１の制御信号、第２の制御信号、および／または第３の制御信号は、温度および／またはヒステリシスの影響、特に共振器上での温度およびヒステリシスの影響を補償するために組み合わされる。この組合せは次いで、出力としての周波数比率信号として提供される。この組合せを使用して、特定の温度に関して最も少なく変化する制御信号を選択することが可能である。図７において示され、図７に関して説明されているように、第１および第２の制御信号を分割して、第１の表示を提供することが可能であり、第１および第３の制御信号を分割して、第２の表示を提供することが可能である。それらの両方または少なくとも一方は、周波数発生器、周波数比率発生器、および特に共振器のいかなる温度の影響も補償することを可能にする。両方の表示は、差し引かれた場合には、周波数発生器、周波数比率発生器、および特に共振器のいかなるヒステリシスの影響も補償することを可能にする。補償は、典型的には事前定義され、たとえば、補償された周波数比率信号を提供するために、第１、第２、および第３の制御信号、ならびに／または、好ましくは周波数比率発生器の内部のその他の信号に関する補償係数を推定するための設定を周波数比率発生器に提供することによって、製造中に事前定義される。

【0144】

図８は、温度の影響を補償するためのサブシステム２００を概略的に示している。このサブシステムは、図１、図２、図３、および図４におけるような、共振器へのコネクタを含むとともに制御信号１０７および第２の制御信号１０８を提供する周波数比率発生器であって本発明の実施形態のうちのいずれかによる周波数比率発生器１０１、１０２を含む。このサブシステムはさらに、第２の制御信号による制御信号の分割に基づいて、分割された制御信号２２５を生成するように調整されている制御信号分割器２２０を含む。その分割された制御信号は、温度表示２２５である。この温度表示を使用して、別個のユニットでの周波数比率信号に温度補償を適用して、温度について補償された周波数比率を提供することが可能である。

【0145】

図９は、温度およびヒステリシスの影響を補償するためのサブシステム２０１を概略的に示している。このシステムは、共振器を含んでいて制御信号１０７、第２の制御信号１０８、および第３の制御信号１０９を提供する本発明の実施形態のうちのいずれかによる周波数比率発生器２１１を含む。このサブシステムはさらに、第２の制御信号による制御信号の分割に基づいて、分割された制御信号２２５を生成するように調整されている第１の制御信号分割器２２０を含む。第１の分割された制御信号は、第１の温度表示２２５である。このシステムはさらに、第３の制御信号による制御信号の分割に基づいて第２の分割された制御信号２２６を生成するように調整されている第２の制御信号分割器２２１を含む。第２の分割された制御信号は、第２の温度表示２２６である。

【0146】

このシステムはさらに、第１の分割された制御信号から第２の分割された制御信号を減算することに基づいて、減算された信号２３５を生成するように調整されている減算器２３０を任意選択で含む。典型的には、第１の分割された制御信号および第２の分割された制御信号は、個別の最小温度活性を有する。減算された信号は、温度表示および／またはヒステリシス表示である。この減算された信号に基づいて、第１、第２、および／または第３の制御信号は、特に共振器からの、温度およびヒステリシスの影響に関して補正され得る。さらに、周波数比率信号を別個のユニットで温度およびヒステリシスに関して補償して、温度およびヒステリシスについて補償された周波数比率を提供することが可能である。

【0147】

図６における実施形態は、この実施形態が、２つの個別の共振周波数（それらの共振周波数が、個別のアクティビティ・ディップ、それぞれ第１および第２の比率を示す第１および第２の制御信号を有するように選択される）で共振するように調整されているという特徴と相まって、共振器、好ましくは水晶共振器の温度における変化を測定するのに適しているであろう。本出願のコンテキストにおける個別の最小温度活性は、別々のまたは個別の温度でそれらの最小の周波数変化を示す最小値である。この最小の変化は、別の信号の別の周波数に関連している可能性がある。この実施形態は、全温度範囲にわたる共振器の温度変化を高い精度で測定することが可能であるという利点を提供する。別の利点として、第１の比率を第２の比率で割ると、第１の周波数に依存しない比率が提供される。したがって、第１の周波数のいかなる温度に依存する変動も排除され得る。

【0148】

さらに、図６における実施形態は、図７において示されているように第３のループを含むように拡張され得る。第３のループは、第３の制御周波数分割器１１２、第３の位相検知器１５２、および第３のループ・フィルタ１６２を含み、これらはすべて、第１および第２のループに関するのと同様の方法で調整されている。さらに、この実施形態は、制御信号を第２の制御信号によって分割することによって第１の分割された制御信号を生成する第１の制御信号分割器を伴って拡張される。さらに、この実施形態は、制御信号を第３の制御信号によって分割することによって第２の分割された制御信号を生成する第２の制御信号分割器を伴って拡張される。さらに、この実施形態は、第１の分割された制御信号から第２の分割された制御信号を減算することに基づいて、減算された信号を生成するように調整されている減算器を伴って拡張され、減算された信号は、共振器の温度を示す。さらに、少なくとも第１の分割された制御信号および第２の分割された制御信号は、個別の最小温度活性を有する。

【0149】

この実施形態は、全温度範囲にわたる共振器の温度変化を高い精度で測定することが可能であるという利点を提供する。別の利点として、比率の分割が、分割された比率を提供し、これらの比率は、第１の周波数に依存しない。したがって、第１の周波数のいかなる温度に依存する変動も、排除または少なくとも最小化され得る。さらに、時間に依存した挙動、たとえばヒステリシスなど、共振器の共振周波数を変化させる共振器のいかなる挙動も補償され得る。

【0150】

使用される周波数測定技術は、１ｋサンプル／秒のスピードで０．１ｐｐｂ程度の測定精度を可能にする。これは、システムが、有利なことに、安定した第１の周波数で、水晶などの共振器の小さな温度変化を測定することが可能であることにつながる。小さな温度変化は、ミリケルビンの範囲であり得る。さらにシステムは、典型的には、変更に対して十分に高速に応答することが可能である。

【0151】

周波数比率発生器の一実施形態においては、オフセットが位相差信号に付加される。これは、ループを異なる角度でロックさせることを可能にする。たとえば、周波数位相検知器が、自身の入力上に０度の位相シフトに関する最小出力信号を有する場合には、オフセットは、ループを０度以外でロックさせることになる。たとえば、周波数位相検知器が、自身の入力上に９０度の位相シフトに関する最小出力信号を有する場合には、オフセットは、ループを９０度以外でロックさせることになる。

【0152】

一実施形態においては、水晶発振器、水晶、または水晶共振器などの共振器が使用されることが可能であり、それは、間接的に読み出される。この間接的に読み出すことは、位相シフトを導入し得る。この導入された位相シフトは、上述されているオフセットの導入に伴って補正され得る。

【0153】

典型的には、信号のうちの１つまたは複数を正規化して、これらの信号を用いたさらなる計算を簡略化することが可能である。

【0154】

周波数発生器の一変形形態においては、周波数比率信号は、第１の位相差信号、第２の位相差信号、および／または第３の位相差信号に基づく。それらの位相差信号のそれぞれからの選択またはそれぞれの重みは、やはり第１の制御信号、第２の制御信号、および／または第３の制御信号に基づき得る。この変形形態は、内側ループ信号が内側ループ・フィルタによってのみフィルタリングされ、外側ループ信号が外側ループ・フィルタによってのみフィルタリングされるという利点を提供する。それらのフィルタのそれぞれ、特に外側ループは、そのループの特定の要件に合わせて調整され得る。それぞれのループに関する要件は、典型的には、ループの安定性と、外部の変化に対する敏捷性との間のバランスを取る。

【0155】

周波数発生器の一変形形態においては、外側ループ・フィルタ３２０と加算器３５６とが交換され、それによってオフセット信号は、外側ループ・フィルタも通過する。この変形は、オフセット信号をさらにフィルタリングして、この信号をさらに安定化するという利点を有する。元の構成は、図２において示されているように、ＰＬＬを通じて信号をフィルタリングするだけで、制御された発振器とＰＬＬとによって形成されるこのループの、そしてまた、制御された発振器と、位相取得回路と、ＰＬＬとによって形成されるループに関する安定性と敏捷性との間において最適なバランスに到達することまたは近づくことが可能であるという利点を提供する。

【0156】

この説明全体を通じて言及され、図において示されている様々なブロック間の協調を容易にするために、信号および／または反転された信号をスケーリング、シフトすることが必要であり得る。たとえば、周波数比率信号およびターゲット比率は、典型的には、コンパレータにおいて反転されて比較信号になり、比較信号は、システムの残りの部分によって処理されるのに適している。

【0157】

図１０は、コンピュータ・プログラム製品１０００、コンピュータ可読媒体１０１０、および／または、コンピュータ可読コード１０２０を含む非一時的コンピュータ可読記憶媒体の一実施形態を概略的に示している。そのコンピュータ可読コードは、本発明による説明全体を通じて言及されている方法を実施する。

【0158】

信号は、周期信号であり得る。周期信号は、あらゆる周期の後に繰り返し現れる。１秒あたりの繰り返しの量は、周波数に等しい。さらに、信号は、振幅または値、平均信号レベル、およびＲＭＳレベルなど、最大の大きさを有し得る。この文章の文脈における信号は、電圧信号、電流信号、電力信号、および／またはエネルギー信号など、アナログ信号であり得る。この文章の文脈における信号はまた、電圧信号、電流信号、電力信号、および／またはエネルギー信号を表すデジタル信号であり得る。周波数比率は、周波数比率信号である。

【0159】

制御周波数分割器は、デジタル制御周波数分割器であり得る。制御周波数分割器は、制御多重周波数分割器であり得る。制御多重周波数分割器は、入力信号の入力周波数をｎで割った値に等しい出力周波数を有する出力信号を提供し、ｎは、集合Ｎの数である。式では、下記のとおりである。

【0160】

【数4】

【0161】

あるいは、制御周波数分割器は、制御分数分割器であり得る。式では、下記のとおりである。

【0162】

【数5】

実際の実施態様においては、制御分数周波数分割器は、たとえば下記に限定され得る。

【0163】

【数6】

【0164】

デジタル制御多重周波数分割器の例示的な実施形態は、その分割器が分割番号ＮとＮ＋１との間において切り替わる場合である。必要条件は、分割された信号が共振器に供給される場合に、この共振器が妥当な品質Ｑを有していることである。ＮとＮ＋１との間において切り替えを行うことによって、たとえばＮ＋３／４またはＮ＋５／７などの分数が可能である。

【0165】

そのようなデジタル制御多重周波数分割器の実装は、設定可能な最大値を伴う累算器を付加することで行われ得る。Ｎ＋３／４の例においては、４という最大容量と、３という繰り返し加算される数とを伴う累算器が、４つのサイクルのうちの３つにおいて桁上げを有することになる。桁上げが存在するたびに、分割器は、Ｎ＋１の数によって分割を行うべきであり、その他のいかなるときも、分割器は、Ｎによって分割を行うべきである。この技術は、シェーピングとして分類され得る。

【0166】

別の累算器および小さな微分器を付加することによって、高次シェーピングが行われ得る。結果として、高次シェーピングに関しては、デジタル制御周波数分割器は、Ｎ－１、Ｎ、Ｎ＋１、またはＮ＋２のいずれかによって分割を行い得る。高次シェーピングによって、スペクトル挙動は、より急なロール・オフを示すようになり、それによって、ループにおけるノイズが少なくなる。高次シェーピングは、より安定した周波数比率という利点を回路に提供する。

【0167】

ＤＴＣ（Ｄｉｇｉｔａｌ ｔｏ Ｔｉｍｅ Ｃｏｎｖｅｒｔｅｒ）を使用して、デジタル制御多重周波数分割器の出力など、信号のエッジをシフトすることが可能である。デジタル制御多重周波数分割器は、何らかのパターンで交互になっているＮを、Ｎ＋１による分割によって分割し、その一方でＤＴＣは、エッジを、ほぼ完全な時間上にあるように補間する。したがってＤＴＣは、回路において導入されるジッタを減少させて、より安定した回路および／または周波数比率という利点を提供し得る。

【0168】

上記の２つの方法は、デジタル制御多重周波数分割器およびＤＴＣであり、ノイズおよび精度という意味において別々の性能を有する。デジタル制御多重周波数分割器は、分割された信号を提供し、ループの安定性、および任意選択で精度が、ループ・フィルタによるフィルタリング除去に、そして存在する場合には共振器に依存する。その一方で、ＤＴＣは、はるかに優れた初期精度を提供するが、スペクトル的に大きなノイズ成分を付加するという欠点を有する。どの利点または不利な点が支配的であるかは、容易には特定されない。なぜなら、それらの利点および不利な点は、その他の回路コンポーネントの挙動に伴って、特にループにおけるその他の回路コンポーネント、および回路に提供される信号に伴って変動するからである。

【0169】

周波数位相検知器は、周波数ミキサ、アナログ乗算器、デジタル回路、または、位相検知器として構成されている論理回路であり得る。周波数位相検知器、位相検知器、または位相は、位相差信号などの出力信号を生成し、これは、分割された信号と第２の入力信号との間など、２つの入力信号の間の位相における差を表す。周波数位相検知器のタイプに応じて、ループに関してロック・オンを行うために使用され得る出力信号を提供するために入力信号が位相シフトされる必要がある場合がある。一例として、ｅｘ－ＯＲ論理ゲートから作られた論理回路位相検知器が、典型的には、入力信号間の９０°の位相シフトでループをロックする。

【0170】

内側ループ・フィルタおよび外側ループ・フィルタは、それぞれ内側および外側のループを安定化する。内側ループ・フィルタおよび外側ループ・フィルタはさらに、それぞれ周波数比率発生器および周波数発生器に提供される入力信号を考慮して、それぞれのループを安定化し得る。共振器が存在している場合には、内側ループ・フィルタおよび外側ループ・フィルタはさらに、共振器の挙動を考慮に入れて回路を安定化し得る。内側ループ・フィルタおよび外側ループ・フィルタは、一次または複数次フィルタであり得る。ループ・フィルタは、典型的にはローパス・フィルタである。ループフィルタのカットオフ周波数は、典型的には、回路における外乱の補正の精度とスピードとの間のバランスである。カットオフ周波数が低くなると、それぞれのループ・フィルタを通じて許容されるジッタが少なくなるので、より高い精度が提供され、その一方でカットオフ周波数が高くなると、温度変化など、回路における変化に対するさらに速い応答が提供される。また、回路のそれぞれのループ・ロックの挙動は、それぞれのループ・フィルタ、特にカットオフ周波数の選択によって影響され得る。ループ・フィルタを設計する際の重要な要素は、ループ・ゲインを考慮することである。それぞれのループ・フィルタは、典型的にはＰＩＤコントローラとして実装される。

【0171】

共振器は、基本周波数を有し、基本周波数は、共振の最も低い周波数である。さらに共振器は、高調波周波数で共振することが可能であり、高調波周波数は、下記の関係に従う。

【0172】

【数7】

【0173】

さらに共振器は、倍音周波数で共振することが可能であり、倍音周波数は、下記の関係に従う。

【0174】

【数8】

【0175】

水晶、水晶発振器、または水晶共振器の共振周波数は、偶数次高調波または奇数次高調波および関連付けられている倍音であり得る。典型的には、奇数次高調波および関連付けられている倍音は、水晶を共振させるために使用される。

【0176】

図は、純粋に図式的なものであり、縮尺どおりに描かれてはいないことに留意されたい。図においては、既に記述されている要素に対応する要素は、同じ参照番号を有し得る。

【0177】

本発明は、本発明を実施するように適合されているコンピュータ・プログラム、特にキャリア上のまたはキャリア内のコンピュータ・プログラムにも適用されることが理解されるであろう。プログラムは、ソース・コード、オブジェクト・コード、コード中間ソース、および、部分的にコンパイルされた形式などのオブジェクト・コードの形式、または本発明による方法の実施において使用するのに適したその他の任意の形式であり得る。そのようなプログラムは、多くの異なるアーキテクチャ設計を有し得ることも理解されるであろう。たとえば、本発明による方法またはシステムの機能性を実施するプログラム・コードは、１つまたは複数のサブルーチンへと細分され得る。これらのサブルーチンの間において機能性を分散する多くの異なる方法が、当業者にとっては明らかであろう。それらのサブルーチンは、１つの実行可能ファイルにともに格納されて、自己完結型のプログラムを形成することが可能である。そのような実行可能ファイルは、コンピュータ実行可能命令、たとえば、プロセッサ命令および／またはインタープリタ命令（たとえばＪａｖａインタープリタ命令）を含み得る。あるいは、サブルーチンのうちの１つもしくは複数またはすべてが、少なくとも１つの外部ライブラリ・ファイルに格納され、静的にまたは動的に、たとえばランタイムにおいてメイン・プログラムとリンクされることが可能である。メイン・プログラムは、サブルーチンのうちの少なくとも１つへの少なくとも１つの呼び出しを含む。サブルーチン同士はまた、互いへの関数呼び出しを含み得る。コンピュータ・プログラム製品に関連している一実施形態は、本明細書において記載されている方法のうちの少なくとも１つのそれぞれの処理段階に対応するコンピュータ実行可能命令を含む。これらの命令は、サブルーチンへと細分されること、および／または静的にもしくは動的にリンクされ得る１つもしくは複数のファイルに格納されることが可能である。コンピュータ・プログラム製品に関連している別の実施形態は、本明細書において記載されているシステムおよび／または製品のうちの少なくとも１つのそれぞれの手段に対応するコンピュータ実行可能命令を含む。これらの命令は、サブルーチンへと細分されること、および／または静的にもしくは動的にリンクされ得る１つもしくは複数のファイルに格納されることが可能である。

【0178】

コンピュータ・プログラムのキャリアは、そのプログラムを搬送することが可能な任意のエンティティまたはデバイスであり得る。たとえば、キャリアは、ＲＯＭ、たとえば、ＣＤ ＲＯＭもしくは半導体ＲＯＭ、または磁気記録媒体、たとえば、ハード・ディスクなどのデータ・ストレージを含み得る。さらにキャリアは、電気または光信号などの伝送可能なキャリアであることが可能であり、これは、電気もしくは光ケーブルを介して、または無線もしくはその他の手段によって伝達され得る。プログラムがそのような信号において具体化される場合には、キャリアは、そのようなケーブルまたはその他のデバイスもしくは手段によって構成され得る。あるいは、キャリアは、プログラムが埋め込まれている集積回路であることが可能であり、その集積回路は、関連のある方法を実行するように適合されており、またはその方法の実行において使用される。

【0179】

上述の実施形態は、本発明を限定するものではなく、むしろ例示するものであること、および当業者なら、添付の特許請求の範囲の範疇から逸脱することなく、多くの代替実施形態を設計することが可能であろうことに留意されたい。特許請求の範囲においては、括弧の間に配置されているいかなる参照記号も、請求項を限定するものと解釈されてはならない。「ｃｏｍｐｒｉｓｅ（含む）」という動詞およびその活用の使用は、請求項において述べられているもの以外の要素または段階の存在を排除するものではない。要素に先行する「ａ」または「ａｎ」という冠詞は、複数のそのような要素の存在を排除するものではない。本発明は、いくつかの個別の要素を含むハードウェアを用いて、および適切にプログラムされているコンピュータを用いて実施され得る。いくつかの手段を列挙しているデバイス請求項においては、これらの手段のうちのいくつかは、ハードウェアの１つの同じアイテムによって具体化され得る。ある方策同士が、相互に異なる従属請求項同士において列挙されているという単なる事実は、これらの方策の組合せが有利に使用されることが不可能であることを示すものではない。

【0180】

例、実施形態、または任意選択の特徴は、非限定的なものとして示されているか否かにかかわらず、特許請求されている本発明を限定するものとして理解されるべきではない。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】