特許 7652908 電子素子実装用基板、電子装置および電子モジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-03-18

(45)【発行日】2025-03-27

(54)【発明の名称】電子素子実装用基板、電子装置および電子モジュール

(51)【国際特許分類】

   H05K 1/03 20060101AFI20250319BHJP

   H01L 23/08 20060101ALI20250319BHJP

   H05K 1/18 20060101ALI20250319BHJP

【ＦＩ】

H05K1/03 630J

H01L23/08 C

H05K1/18 Q

【請求項の数】 14

(21)【出願番号】P 2023543830

(86)(22)【出願日】2022-08-17

(86)【国際出願番号】 JP2022030999

(87)【国際公開番号】W WO2023026904

(87)【国際公開日】2023-03-02

【審査請求日】2024-02-26

(31)【優先権主張番号】P 2021139371

(32)【優先日】2021-08-27

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000006633

【氏名又は名称】京セラ株式会社

(74)【代理人】

【識別番号】110000338

【氏名又は名称】弁理士法人 ＨＡＲＡＫＥＮＺＯ ＷＯＲＬＤ ＰＡＴＥＮＴ ＆ ＴＲＡＤＥＭＡＲＫ

(72)【発明者】

【氏名】小濱 健一

【審査官】沼生 泰伸

(56)【参考文献】

【文献】特開２０１８－１３７５３４（ＪＰ，Ａ）

【文献】特開２０１８－０１９２１４（ＪＰ，Ａ）

【文献】特開２０１８－０１０８９０（ＪＰ，Ａ）

【文献】特開平１０－１８９８１０（ＪＰ，Ａ）

【文献】特開２０２０－１３６４９５（ＪＰ，Ａ）

【文献】特開２０１８－１８６１７３（ＪＰ，Ａ）

【文献】特開２０１３－１２０８６７（ＪＰ，Ａ）

【文献】国際公開第２０１５／１６３０９５（ＷＯ，Ａ１）

【文献】実開昭６３ー１８２５７０（ＪＰ，Ｕ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｋ １／０３

Ｈ０５Ｋ １／１８

Ｈ０１Ｌ ２３／０２

Ｈ０１Ｌ ２３／０８

(57)【特許請求の範囲】

【請求項1】

平面視における形状が矩形であり、素子が搭載される素子実装部を有する基部と、
前記基部の上面に位置する第１枠部と、
前記第１枠部の上面に位置する第２枠部と、
前記第２枠部の上面に位置するとともに前記素子と電気的に接続する電極パッドと、を備え、
前記第１枠部は、前記第２枠部よりも前記素子実装部側にそれぞれせり出している第１せり出し部および第２せり出し部を少なくともひと組有しており、
前記第１せり出し部のせり出し幅は、前記第２せり出し部のせり出し幅よりも大きく、
前記第１せり出し部と前記素子実装部との間の距離は、前記第２せり出し部と前記素子実装部との間の距離よりも小さい、電子素子実装用基板。

【請求項2】

平面視における形状が矩形であり、素子が搭載される素子実装部を有する基部と、
前記基部の上面に位置する第１枠部と、
前記第１枠部の上面に位置する第２枠部と、
前記素子と電気的に接続するための電極パッドと、を備え、
前記第１枠部の上面には、前記電極パッドが位置しておらず、
前記第１枠部は、前記第２枠部よりも前記素子実装部側にそれぞれせり出している第１せり出し部および第２せり出し部を少なくともひと組有しており、
前記第１せり出し部のせり出し幅は、前記第２せり出し部のせり出し幅よりも大きく、
前記第１せり出し部と前記素子実装部との間の距離は、前記第２せり出し部と前記素子実装部との間の距離よりも小さい、電子素子実装用基板。

【請求項3】

前記第１せり出し部および前記第２せり出し部は、上面視において、前記電極パッドと前記素子実装部との間に位置している、請求項１又は２に記載の電子素子実装用基板。

【請求項4】

前記第１せり出し部および前記第２せり出し部を２組有している、請求項１又は２に記載の電子素子実装用基板。

【請求項5】

前記基部は、少なくとも１層の絶縁層から構成されており、最上層に位置する前記絶縁層の表面は露出している、請求項１又は２に記載の電子素子実装用基板。

【請求項6】

前記第１せり出し部および前記第２せり出し部は、Ｌ字状に位置又は隣接している、請求項１又は２に記載の電子素子実装用基板。

【請求項7】

前記第１枠部は複数の絶縁層から構成されており、前記複数の絶縁層の各々の内側面は平面視において一致している、請求項１又は２に記載の電子素子実装用基板。

【請求項8】

前記第１枠部は、当該第１枠部の上面かつ前記第２枠部の内縁と重なる位置に、絶縁膜を有している、請求項１又は２に記載の電子素子実装用基板。

【請求項9】

前記第１枠部の内側面および／または前記第２枠部の内側面は、前記基部の底面に対して傾斜している、請求項１又は２に記載の電子素子実装用基板。

【請求項10】

前記基部の上面に垂直な方向を厚み方向とし、
前記第１枠部の内側面の厚みは、前記第１枠部の外側面の厚みよりも大きい、請求項１又は２に記載の電子素子実装用基板。

【請求項11】

前記第１枠部の開口部の形状は長方形状であり、当該開口部の短辺と素子実装部との距離は、当該開口部の長辺と素子実装部との距離よりも大きい、請求項１又は２に記載の電子素子実装用基板。

【請求項12】

請求項１又は２に記載の電子素子実装用基板と、素子と、を備える電子装置。

【請求項13】

前記素子は発熱部を有しており、
前記発熱部は、前記第１せり出し部よりも第２せり出し部に近い位置に位置している、請求項１２に記載の電子装置。

【請求項14】

請求項１２に記載の電子装置と、
前記電子装置の上方に位置する蓋体と、を備える電子モジュール。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電子素子実装用基板、当該電子素子実装用基板を備える電子装置および電子モジュールに関する。

【背景技術】

【0002】

凹部を有し、当該凹部内に電子素子を収容する電子素子実装用基板として、例えば、特許文献１（特開２００５－２０３４８５）に開示されているように、凹部を構成する枠部が、積層体構造を有している例が知られている。

【先行技術文献】

【特許文献】

【0003】

【文献】日本国公開特許公報「特開２００５－２０３４８５号公報」

【発明の概要】

【0004】

本開示の一態様に係る電子素子実装用基板は、平面視における形状が矩形であり、素子が搭載される素子実装部を有する基部と、前記基部の上面に位置する第１枠部と、前記第１枠部の上面に位置する第２枠部と、を有しており、前記第１枠部は、前記第２枠部よりも前記素子実装部側にそれぞれせり出している第１せり出し部および第２せり出し部を少なくともひと組有しており、前記第１せり出し部のせり出し幅は、前記第２せり出し部のせり出し幅よりも大きく、前記第１せり出し部と前記素子実装部との間の距離は、前記第２せり出し部と前記素子実装部との間の距離よりも小さい。

【0005】

本開示の一態様に係る電子装置は、前記電子素子実装用基板と、素子と、を備える。

【0006】

本開示の一態様に係る電子モジュールは、前記電子装置と、前記電子装置の上方に位置する蓋体と、を備える。

【図面の簡単な説明】

【0007】

【図1】本開示の実施形態１に係る電子モジュールの断面図である。

【図2】本開示の実施形態１に係る電子装置の断面図であり、図３におけるＩＩ－ＩＩ線矢視断面図である。

【図3】本開示の実施形態１に係る電子装置の上面図である。

【図4】本開示の実施形態１に係る電子素子実装用基板の断面図であり、図５におけるＩＶ－ＩＶ線矢視断面図である。

【図5】本開示の実施形態１に係る電子素子実装用基板の上面図である。

【図6】本開示の実施形態１に係る電子素子実装用基板の断面図であり、絶縁膜１７および絶縁膜１８を備えている例を示している。

【図7】上記電子素子実装用基板の第１の変形例の上面図である。

【図8】上記電子素子実装用基板の第２の変形例の上面図である。

【図9】上記電子素子実装用基板の第３の変形例の上面図である。

【図10】上記電子素子実装用基板の第４の変形例の部分断面図である。

【図11】上記電子素子実装用基板の第５の変形例の部分断面図である。

【図12】上記電子素子実装用基板の第６の変形例の部分断面図である。

【発明を実施するための形態】

【0008】

特許文献１に記載の基板のように、凹部を構成する複数の枠部が、所定の方向において長さの等しい開口部を有している（枠部の形状が同じ）場合について考える。このような基板の場合、積層して加圧する工程（以下積層工程とする）において開口部の位置が工程誤差によりずれることにより、基板を平面視したときに開口部側から見える凹部の底面積が小さくなってしまうことが懸念されていた。

【0009】

本開示の一態様によれば、複数の枠部の積層工程において位置ずれが生じても、電子素子実装用基板を平面視したときに開口部側から見える凹部の底面積が変化する可能性を低減できる。

【0010】

以下、本開示のいくつかの例示的な実施形態について図面を参照して説明する。以下の説明では、電子素子実装用基板に素子が実装された構成を電子装置とする。また、素子と、当該素子の上面側に位置する蓋体とを含む構成を電子モジュールとする。電子素子実装用基板、電子装置および電子モジュールは、いずれの方向が上方または下方であってもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ軸正方向を上方とする。

【0011】

〔実施形態〕
以下の実施形態では、電子装置２００が備える素子が、撮像素子２０である場合の例について、図１～図６を参照しつつ説明する。

【0012】

図１は、本実施形態の電子モジュール５００の断面図である。電子モジュール５００は、電子装置２００と、電子装置２００の上方に位置する蓋体５１とを備えている。図２は、本実施形態に係る電子装置２００の断面図であり、図３におけるＩＩ－ＩＩ線矢視断面図である。電子装置２００は、電子素子実装用基板１と、撮像素子２０とを備えている。図３は、電子装置２００の上面図である。図４は、本実施形態に係る電子素子実装用基板１の断面図であり、図５におけるＩＶ－ＩＶ線矢視断面図である。図５は、電子素子実装用基板１の上面図である。図６は、本実施形態に係る電子素子実装用基板１の断面図であり、絶縁膜１７および絶縁膜１８を備えている例を示している。以下に、電子モジュール５００、電子装置２００および電子素子実装用基板１を構成する要素について詳細に説明する。

【0013】

電子素子実装用基板１は、撮像素子２０を搭載するための基体であり、基部１１と、第１枠部１２と、第２枠部１３と、第３枠部１４とを有している。当該構成により、電子素子実装用基板１は撮像素子２０を搭載するための凹部を有している。第２枠部１３の上面には素子と接続するための電極パッド１６が設けられている。また、電子素子実装用基板１の下面には、外部電気回路と接続するための端子電極（図示せず）が設けられている。端子電極は、電子素子実装用基板１の下面ではなく、下面から側面にかけて、あるいは側面に設けられていてもよい。また、電子素子実装用基板１は、各絶縁層間に形成される電極、内部配線導体および内部配線同士を上下に接続する貫通導体を備えていてもよい。これらの電極、内部配線導体または貫通導体は、電子素子実装用基板１の表面に露出していてもよい。これらの電極、内部配線導体または貫通導体によって、電極パッド１６と、端子電極がそれぞれ電気的に接続されていてもよい。

【0014】

基部１１は、平面視における形状が矩形であり、撮像素子２０が搭載される素子実装部１５を有している。また、基部１１は、少なくとも１層の絶縁層１１０から構成されている。第１枠部１２は、基部１１の上面に、素子実装部１５を囲んで位置している。換言すると、第１枠部１２は、基部１１の上面に積層された際に、素子実装部１５を囲む位置に開口部を有している。第１枠部１２は、少なくとも１層の絶縁層１２０から構成されている。第２枠部１３は、第１枠部１２の上面に位置しており、上面に電極パッド１６を有している。第２枠部１３は、第１枠部１２の上面に積層された際に、素子実装部１５を囲む位置に、開口部を有している。第２枠部１３は、少なくとも１層の絶縁層１３０から構成されている。第３枠部１４は、必ずしも必要な構成要素ではなく、必要に応じて第２枠部１３の上面に設けられ得る。第３枠部１４は、電子素子実装用基板１の構成要素として絶縁層１４０から構成されてもよいし、後述する蓋体５１の構成要素の一部として蓋体５１と一体化されていてもよい。

【0015】

基部１１において、素子実装部１５とは、撮像素子２０が実装される領域である。素子実装部１５に実装される部品は上述した撮像素子２０に限らず、少なくとも１つ以上の他の電子素子または電子部品であってもよい。素子実装部１５は、例えば、基部１１の上面において素子実装部１５に実装される部品と重なる領域であってよい。あるいは、素子実装部１５は、基部１１の上面に位置しており素子実装部１５に実装される部品を実装する際に用いるアライメントマーク同士を結ぶ仮想線で囲まれた領域であってもよい。あるいは、素子実装部１５は、素子実装部１５に実装される部品と基部１１の上面との間に設けられた実装用のメタライズ層が位置する領域であってもよい。

【0016】

基部１１は、図６に示すように、基部１１の上面かつ第１枠部１２の内縁と重なる位置に絶縁膜１７を有していてもよい。当該構成により、第１枠部１２の内縁下部が補強されるため、積層時の圧力によって第１枠部１２が変形する可能性を低減することができる。また、積層時の圧力によって応力のかかりやすい、第１枠部の内縁直下の基部１１または基部１１内の内部配線にクラックが生じる可能性を低減することができる。

【0017】

基部１１は、少なくとも１層の絶縁層１１０から構成されている。当該少なくとも１層の絶縁層１１０のうち、最上層に位置する絶縁層１１０の表面は露出していてもよい。絶縁層１１０の表面が露出しているとは、絶縁層１１０がアルミナコート層またはメタライズ層を有しておらず、絶縁層１１０を形成する電気絶縁性セラミックスなどが、露出していることを意味する。図６に示すように基部１１の表面の一部に絶縁膜１７を有している場合には、それ以外の部分が露出していればよい。すなわち、最上層に位置する絶縁層１１０の表面の少なくとも一部の表面が露出していればよい。従来技術において、接着材を用いて素子が搭載される面には、その接着材の這い上がり対策としてアルミナコートまたはメタライズ層を設ける方法がある。しかしながらこれらのアルミナコート層またはメタライズ層は、ごみ付着、金メッキ付着、入射光の乱反射などを引き起こす可能性がある。基部１１において最上層に位置する絶縁層１１０の表面が露出していることにより、上述のような不具合が生じる可能性を低減することができる。

【0018】

電子素子実装用基板１において、第１枠部１２は、複数の絶縁層１２０から構成されており、複数の絶縁層１２０の各々の内側面１２３は、平面視において一致している。当該構成により、第１枠部１２の上面の平坦度をより向上させることができる。これにより、第２枠部１３の積層時に第２枠部が変形する（垂れ下がる）可能性を低減することができる。

【0019】

第１枠部１２は、図６に示すように、第１枠部１２の上面かつ第２枠部１３の内縁と重なる位置に、絶縁膜１８を有していてもよい。当該構成により、第２枠部１３の内縁下部が補強されるため、積層時の圧力によって第２枠部１３が変形する可能性を低減することができる。また、積層時の圧力によって応力のかかりやすい、第２枠部１３の内縁直下の第１枠部１２、基部１１または内部配線にクラックが生じる可能性を低減することができる。

【0020】

第１枠部１２は、第２枠部１３よりも素子実装部１５側にせり出している第１せり出し部１２１および第２せり出し部１２２を有している。電子素子実装用基板１が電気絶縁性セラミックスによって構成される場合、各絶縁層はセラミックグリーンシートの状態で積層して加圧される。第１せり出し部１２１および第２せり出し部１２２を有していることにより、電極パッド１６を有する第２枠部１３（絶縁層１３０）を積層する際に、絶縁層１３０が垂れ下がる可能性を低減することができる。

【0021】

電子素子実装用基板１は、第１せり出し部１２１と第２せり出し部１２２の組み合わせを２組有している。便宜上、１組目の対を第１せり出し部１２１および第２せり出し部１２２、２組目の対を第１せり出し部１２１Ａおよび第２せり出し部１２２Ａと表記する。図５に示すように、電子素子実装用基板１において、対となる第１せり出し部１２１と第２せり出し部１２２とは、素子実装部１５を挟んで対向している。電子素子実装用基板１において、第１せり出し部１２１のせり出し幅Ｘ１は、第２せり出し部１２２のせり出し幅Ｘ２よりも大きい。また、第１せり出し部１２１と素子実装部１５との間の距離Ｌ１は、第２せり出し部１２２と素子実装部１５との間の距離Ｌ２よりも小さい。せり出し幅Ｘ１、Ｘ２は、例えば第２枠部１３の下面からせり出している第１枠部１２の上面の幅を指す。また、距離Ｌ１、Ｌ２は、上面視において、第１枠部１２の上面の素子実装部１５側の外縁と、素子実装部１５の外縁との間の距離を指す。これらは、第１枠部１２および／または第２枠部１３の、素子実装部１５側の側面が、基部１１の底面に対して傾斜している場合においても適用される。

【0022】

同様に、第１せり出し部１２１Ａのせり出し幅Ｘ１Ａは、第２せり出し部１２２Ａのせり出し幅Ｘ２Ａよりも大きい。また、第１せり出し部１２１Ａと素子実装部１５との間の距離Ｌ１Ａは、第２せり出し部１２２Ａと素子実装部１５との間の距離Ｌ２Ａよりも小さい。せり出し幅Ｘ１と、せり出し幅Ｘ１Ａは、同じ長さであってもよいし異なっていてもよい。せり出し幅Ｘ２と、せり出し幅Ｘ２Ａもまた、同じ長さであってもよいし異なっていてもよい。また、距離Ｌ１と距離Ｌ１Ａは、同じ長さであってもよいし異なっていてもよい。距離Ｌ２と距離Ｌ２Ａもまた、同じ長さであってもよいし異なっていてもよい。

【0023】

当該構成により、第１枠部１２と第２枠部１３の積層工程において位置ずれが生じても、電子素子実装用基板１を上面から見たときに見える凹部の底面積が変化する可能性を低減できる。電子素子実装用基板１を上面から見たときに見える凹部の底面とは、電子素子実装用基板１を上方から見たときに、基部１１の上面かつ第１枠部１２および第２枠部１３の内縁によって規定される面領域である。凹部の底面は、素子実装部１５を含んでおり、凹部の底面積が小さくなると素子を実装する際に支障をきたす可能性がある。そのため凹部の底面積の大きさが変化しないことは、電子素子実装用基板として有意な効果である。

【0024】

また、撮像素子２０は、接着材を介して、基部１１の上面に配置され得る。当該接着材として、例えば、銀エポキシまたは熱硬化性樹脂などが用いられ得る。接着材を用いて撮像素子２０を実装する場合、接着材が押し出される場合がある。第１せり出し部１２１と素子実装部１５との距離Ｌ１は、第２せり出し部１２２と素子実装部１５との距離Ｌ２よりも小さい。しかしながら、第１せり出し部１２１の幅Ｘ１が第２せり出し部１２２の幅Ｘ２よりも広いため、押し出された接着材は、第１せり出し部１２１の上面において水平方向に広がることができる。また、第２せり出し部１２２の幅Ｘ２は、第１せり出し部１２１の幅Ｘ１よりも狭い。しかしながら、第２せり出し部１２２と素子実装部１５との距離Ｌ２は、第１せり出し部１２１と素子実装部１５との距離Ｌ１よりも大きいため、押し出された接着材は、基部１１の上面において水平方向に広がることができる。これにより、押し出された接着材が電極パッド１６まで到達する可能性を低減することができる。そのため、電子素子実装用基板１を備える電子装置２００および電子モジュール５００において、電気特性が低下する可能性を低減することができる。

【0025】

電子素子実装用基板１は長方形状であり、第１枠部１２の開口部もまた長方形であるため、せり出し幅Ｘ１は、第１枠部１２の開口部の短辺と素子実装部との距離であると言える。また、せり出し幅Ｘ１Ａは、第１枠部１２の開口部の長辺と素子実装部との距離であると言える。電子素子実装用基板１において、第１枠部１２の開口部の短辺と素子実装部１５との距離は、当該開口部の長辺と素子実装部１５との距離よりも大きくてもよい。当該構成により、接着剤が這い上がりやすい短辺側において、枠部の内縁と素子実装部との距離を大きくすることにより、接着剤が第２枠部上部に設けられる電極パッドに到達する可能性をより低減することができる。

【0026】

電子素子実装用基板１において、基部１１の上面に垂直な方向（ｚ方向）を厚み方向とした場合、第１枠部１２の厚みは、第２枠部１３の厚みよりも大きくてもよい。あるいは、第１枠部１２の絶縁層１１０の数は、第２枠部１３の絶縁層１３０の数よりも多くてもよい。当該構成により、電子素子実装用基板１の強度が向上する。また、接着剤が第２枠部上部に設けられる電極パッド１６に到達する可能性がより低減される。

【0027】

撮像素子２０は、例えば、ＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型などの撮像素子であり得る。本実施形態では、電子装置２００が撮像素子２０を備えている例について説明しているが、本開示に係る素子は、撮像素子に限定されない。本開示に係る素子は、上記撮像素子２０の他、ＬＥＤ（Light Emitting Diode）またはＬＤ（Laser Diode）などの発光素子、圧力、気圧、加速度、ジャイロなどのセンサー機能を有する素子、または集積回路などであってもよい。撮像素子２０と、電子素子実装用基板１とは、ワイヤボンディングなどの接続部材２２によって電気的に接続され得る。

【0028】

撮像素子２０は、素子の特性から、発熱部２１を有していてもよい。発熱部２１は、他の部分よりも発熱しやすい部分のことであり、例えば、演算部などである。通常、発熱部２１は、図２および図３に示すように、素子の中心よりも片側に偏った位置に存在し得る。本実施形態において、発熱部２１は、第１せり出し部１２１よりも、第２せり出し部１２２に近い位置に位置している。当該構成により、電子装置２００および電子モジュール５００において、第１枠部１２および第２枠部１３の内部に存在する内部配線と、発熱部との距離を大きくすることができる。これにより、熱による抵抗変化を低減することができ、電子装置２００および電子モジュール５００の電気特性を向上させることができる。

【0029】

電子装置２００に搭載される素子が、ＣＣＤ、ＣＭＯＳなどの撮像素子、あるいはＬＥＤ、ＬＤなどの発光素子である場合には、蓋体５１は、ガラス材料などの透明度の高い部材が用いられる。また、蓋体５１は、レンズホルダーと、樹脂、液体、ガラスまたは水晶などから構成されるレンズと、を有する構成であってもよい。電子装置２００に搭載される素子が、集積回路などである場合には、蓋体５１の材料として、金属材料、セラミック材料または有機材料が用いられていてもよい。蓋体５１は、蓋体接合材を用いて、電子素子実装用基板１に接合され得る。蓋体接合材としては、例えば、熱硬化性樹脂、低融点ガラスまたは金属成分を含むろう材などを用いることができる。

【0030】

電子素子実装用基板１において、電子素子実装用基板１を形成する絶縁層１１０・１２０・１３０・１４０の材料は、例えば、電気絶縁性セラミックスまたは樹脂を含む。当該電気絶縁性セラミックスとしては、例えば、酸化アルミニウム質焼結体（アルミナセラミックス）、窒化アルミニウム質焼結体、窒化珪素質焼結体、ムライト質焼結体またはガラスセラミックス焼結体等のセラミックスを用いることができる。当該樹脂の一例として、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂、およびフッ素系樹脂が挙げられる。当該フッ素系樹脂の一例として、ポリエステル樹脂および四フッ化エチレン樹脂が挙げられる。

【0031】

電子素子実装用基板１は、例えば酸化アルミニウム質焼結体である場合であれば、酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化珪素（ＳｉＯ_２）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダおよび溶剤等を添加混合して泥漿物を作製する。この泥漿物を、従来周知のドクターブレード法またはカレンダーロール法等を採用してシート状に成形することによってセラミックグリーンシートを作製する。次に、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに、セラミックグリーンシートを必要に応じて複数枚積層して生成形体を形成し、この生成形体を高温（約１６００℃）で焼成することによって電子素子実装用基板１が作製され得る。

【0032】

電極パッド１６および端子電極は、例えば、タングステン、モリブデン、マンガン、銅、銀、パラジウム、金、白金、ニッケルもしくはコバルト等の金属、またはこれらの金属を含む合金を導体材料として主に含むものである。電極パッド１６および端子電極は、導体材料のメタライズ層またはめっき層等の金属層として電子素子実装用基板１の表面に形成される。また、内部配線導体は、導体材料のメタライズによって電子素子実装用基板１の内部に形成される。

【0033】

電極パッド１６、内部配線導体および端子電極は、例えば、タングステンのメタライズ層である場合には、タングステンの粉末を有機溶剤および有機バインダと混合して作製した金属ペーストを、電子素子実装用基板１となるセラミックグリーンシートの所定位置にスクリーン印刷法等の方法で印刷して焼成する方法で形成することができる。また、このうち、内部配線導体および端子電極となるメタライズ層の露出表面には、電解めっき法または無電解めっき法等を用いてニッケルまたは金等のめっき層がさらに被着されていてもよい。

【0034】

〔電子素子実装用基板１の変形例１〕
以下では、電子素子実装用基板１の変形例１について、図７を用いて説明する。説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。他の変形例においても同様である。図７は、電子素子実装用基板１の変形例１である電子素子実装用基板１Ａの上面図である。

【0035】

図７に示す電子素子実装用基板１Ａは、第１せり出し部１２１と第２せり出し部１２２の組み合わせが１つである点が、上述の電子素子実装用基板１と異なっている。他の点については電子素子実装用基板１と同じ構成である。この場合、第１せり出し部１２１および第２せり出し部１２２は、上面視において、電極パッド１６と、素子実装部１５との間に位置している。

【0036】

当該構成を有する電子素子実装用基板１Ａについても、上述の電子素子実装用基板１と同様の効果を奏する。さらに、電子素子実装用基板１Ａがせり出し部を有さないひと組の辺を有することにより、電子素子実装用基板１Ａの小型化が可能となる。

【0037】

〔電子素子実装用基板１の変形例２〕
次に、電子素子実装用基板１の変形例２について、図８を用いて説明する。図８は、電子素子実装用基板１の変形例２である電子素子実装用基板１Ｂの上面図である。

【0038】

図８に示す電子素子実装用基板１Ｂは、第１せり出し部１２１と第２せり出し部１２２の組み合わせを２組有している。電子素子実装用基板１Ｂでは、対となる第１せり出し部１２１および第２せり出し部１２２が隣接している点が上述の電子素子実装用基板１と異なる。換言すると、電子素子実装用基板１Ｂでは、対となる第１せり出し部１２１および第２せり出し部１２２は、上面視においてＬ字状に配置されている。他の点については電子素子実装用基板１と同じ構成である。

【0039】

電子素子実装用基板１Ｂにおいて、第１せり出し部１２１のせり出し幅Ｘ１Ｂは、第２せり出し部１２２のせり出し幅Ｘ２Ｂよりも大きい。また、第１せり出し部１２１と素子実装部１５との間の距離Ｌ１Ｂは、第２せり出し部１２２と素子実装部１５との間の距離Ｌ２Ｂよりも小さい。

【0040】

当該構成を有する電子素子実装用基板１Ｂについても、上述の電子素子実装用基板１と同様の効果を奏する。

【0041】

〔電子素子実装用基板１の変形例３〕
次に、電子素子実装用基板１の変形例３について、図９を用いて説明する。図９は、電子素子実装用基板１の変形例３である電子素子実装用基板１Ｃの上面図である。

【0042】

図９に示す電子素子実装用基板１Ｃは、第１せり出し部１２１と第２せり出し部１２２の組み合わせを２組有している。電子素子実装用基板１Ｃでは、一方の第１せり出し部１２１と、他方の第１せり出し部１２１Ａとが、素子実装部１５を挟んで対向している点が電子素子実装用基板１と異なる。電子素子実装用基板１Ｃでは、対となる第１せり出し部１２１および第２せり出し部１２２は、隣接している。換言すると、電子素子実装用基板１Ｃでは、対となる第１せり出し部１２１および第２せり出し部１２２は、上面視においてＬ字状に配置されている。

【0043】

電子素子実装用基板１Ｃにおいて、それぞれの対において、第１せり出し部１２１のせり出し幅Ｘ１Ｃは、第２せり出し部１２２のせり出し幅Ｘ２Ｃよりも大きい。また、第１せり出し部１２１と素子実装部１５との間の距離Ｌ１Ｃは、第２せり出し部１２２と素子実装部１５との間の距離Ｌ２Ｃよりも小さい。

【0044】

電子素子実装用基板１Ｃでは、上面視において、２つの第１せり出し部１２１・１２１Ａの両方が、電極パッド１６と素子実装部１５との間に位置している。第１せり出し部１２１・１２１Ａの幅Ｘ１Ｃ・Ｘ１ＣＡが第２せり出し部１２２・１２２Ａの幅Ｘ２Ｃ・Ｘ２ＣＡよりも広いため、押し出された接着材は、第１せり出し部１２１・１２１Ａの上面において水平方向に広がることができる。これにより、押し出された接着材が電極パッド１６まで到達する可能性をより低減することができる。

【0045】

電子素子実装用基板１Ｃの別の態様として、一方の第２せり出し部１２２と、他方の第２せり出し部１２２Ａとが、素子実装部１５を挟んで対向していてもよい。

【0046】

この場合、第２せり出し部１２２と素子実装部１５との距離Ｌ２Ｃは、第１せり出し部１２１と素子実装部１５との距離Ｌ１よりも大きいため、押し出された接着材は、基部１１Ｃの上面において水平方向に広がることができる。これにより、押し出された接着材が電極パッド１６まで到達する可能性をより低減することができる。

【0047】

〔電子素子実装用基板１の変形例４〕
次に、電子素子実装用基板１の変形例４について、図１０を用いて説明する。図１０は、電子素子実装用基板１の変形例４である電子素子実装用基板１Ｄの部分断面図である。

【0048】

図１０に示すように、電子素子実装用基板１Ｄは、基部１１Ｄ、第１枠部１２Ｄおよび第２枠部１３Ｄを有している。第１枠部１２Ｄの内側面１２３Ｄおよび第２枠部１３Ｄの内側面１３３Ｄは、基部１１Ｄの底面に対して外側に傾斜している。

【0049】

当該構成により、第１枠部１２Ｄの内側面１２３Ｄおよび第２枠部１３Ｄの内側面１３３Ｄにおいて、各枠部の底面から上面までの距離を大きくすることができる。これにより、素子を搭載するときの接着材が第２枠部１３Ｄの上部に設けられる電極パッド１６に到達する可能性をより低減することができる。

【0050】

〔電子素子実装用基板１の変形例５〕
次に、電子素子実装用基板１の変形例５について、図１１を用いて説明する。図１１は、電子素子実装用基板１の変形例５である電子素子実装用基板１Ｅの部分断面図である。

【0051】

図１１に示すように、電子素子実装用基板１Ｅは、基部１１Ｅ、第１枠部１２Ｅおよび第２枠部１３Ｅを有している。第１枠部１２Ｅの内側面１２３Ｅおよび第２枠部１３Ｅの内側面１３３Ｅは、基部１１Ｅの底面に対して内側に傾斜している。

【0052】

当該構成により、第１枠部１２Ｅの内側面１２３Ｅと底面との間に鋭角を設けることができる。また、第２枠部１３Ｅの内側面１３３Ｅと第１枠部１２Ｅの上面との間に鋭角を設けることができる。これにより、素子を搭載するときの接着材が鋭角部でトラップされ、さらに各内側面が内側に傾斜していることにより接着剤が這い上がりづらくすることが可能となる。よって、接着材が第２枠部１３Ｅの上部に設けられる電極パッド１６に到達する可能性をより低減することができる。

【0053】

〔電子素子実装用基板１の変形例６〕
次に、電子素子実装用基板１の変形例６について、図１２を用いて説明する。図１２は、電子素子実装用基板１の変形例６である電子素子実装用基板１Ｆの部分断面図である。

【0054】

図１２に示すように、電子素子実装用基板１Ｆは、基部１１Ｆ、第１枠部１２Ｆおよび第２枠部１３Ｆを有している。基部１１Ｆの上面に垂直な方向（ｚ方向）を厚み方向とした場合、第１枠部１２Ｆの内側面１２３Ｆの厚みは、第１枠部１２Ｆの外側面１２４Ｆの厚みよりも大きい。

【0055】

当該構成により、素子を搭載するときの接着材が第２枠部１３Ｆの上部に設けられる電極パッド１６に到達する可能性をより低減することができる。

【0056】

〔付記事項〕
以上、本開示に係る発明について、諸図面および実施例に基づいて説明してきた。しかし、本開示に係る発明は上述した各実施形態に限定されるものではない。すなわち、本開示に係る発明は本開示で示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本開示に係る発明の技術的範囲に含まれる。つまり、当業者であれば本開示に基づき種々の変形または修正を行うことが容易であることに注意されたい。また、これらの変形または修正は本開示の範囲に含まれることに留意されたい。

【符号の説明】

【0057】

１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ・・・電子素子実装用基板
１１、１１Ｄ、１１Ｅ、１１Ｆ・・・基部
１２、１２Ｄ、１２Ｅ、１２Ｆ・・・第１枠部
１２１、１２１Ａ・・・第１せり出し部
１３、１３Ｄ、１３Ｅ、１３Ｆ・・・第２枠部
１２２、１２２Ａ・・・第２せり出し部
１４・・・第３枠部
１５・・・素子実装部
１６・・・電極パッド
１７、１８・・・絶縁膜
２０・・・撮像素子（素子）
２１・・・発熱部
２２・・・接続部材
５１・・・蓋体
１１０、１２０、１３０、１４０・・・絶縁層
２００・・・電子装置
５００・・・電子モジュール

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】