知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2025-03-21
(45)【発行日】2025-03-31
(54)【発明の名称】冗長性判定装置、プログラム及び冗長性判定方法
(51)【国際特許分類】
H04L 12/46 20060101AFI20250324BHJP
H04L 43/00 20220101ALI20250324BHJP
【ＦＩ】
H04L12/46 Z
H04L43/00
【請求項の数】
6
(21)【出願番号】P 2021063436
(22)【出願日】2021-04-02
(65)【公開番号】P2022158490
(43)【公開日】2022-10-17
【審査請求日】2023-10-03
【国等の委託研究の成果に係る記載事項】（出願人による申告）２０１８年度、国立研究開発法人新エネルギー・産業技術総合開発機構「戦略的イノベーション創造プログラム（ＳＩＰ）第２期／ＩｏＴ社会に対応したサイバー・フィジカル・セキュリティ／（Ｃ２）信頼チェーンの維持技術の研究開発事業」委託研究、産業技術力強化法第１７条の適用を受ける特許出願
(73)【特許権者】
【識別番号】000006013
【氏名又は名称】三菱電機株式会社
(74)【代理人】
【識別番号】100116964
【弁理士】
【氏名又は名称】山形 洋一
(74)【代理人】
【識別番号】100120477
【弁理士】
【氏名又は名称】佐藤 賢改
(74)【代理人】
【識別番号】100135921
【弁理士】
【氏名又は名称】篠原 昌彦
(74)【代理人】
【識別番号】100083840
【弁理士】
【氏名又は名称】前田 実
(72)【発明者】
【氏名】佐藤 浩司
【審査官】羽岡 さやか
(56)【参考文献】
【文献】特開２０１３－１４１１４０（ＪＰ，Ａ）
【文献】特開平０２－１０９４４５（ＪＰ，Ａ）
【文献】特開２００２－１０１１１５（ＪＰ，Ａ）
【文献】特開２０１３－０１７０７９（ＪＰ，Ａ）
【文献】特開２０１８－１０７５８４（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｌ １２／００－１２／６６
Ｈ０４Ｌ ４１／００－６９／４０
(57)【特許請求の範囲】
【請求項1】
複数のイーサネットフレームを順次受信するポートと、前記複数のイーサネットフレームに含まれる最後のイーサネットフレームである判定対象から、送信元ＭＡＣアドレス及びフレームチェックシーケンスを対象送信元ＭＡＣアドレス及び対象フレームチェックシーケンスとして取得する取得部と、
前記ポートで前記判定対象よりも前に受信されたイーサネットフレームのフレームチェックシーケンスを、前記送信元ＭＡＣアドレス毎に最新のＮ個（Ｎは、一以上の整数）を格納した判定データを記憶する判定データ記憶部と、
前記判定データを参照し、前記対象送信元ＭＡＣアドレス及び前記対象フレームチェックシーケンスの組み合わせが前記判定データに格納されている場合には前記判定対象を冗長フレームであると判定し、前記判定データに格納されていない場合には前記判定対象を前記冗長フレームではないと判定して、その後、前記判定データに格納された、前記最新のＮ個のイーサネットフレームのフレームチェックシーケンスのうち、前記対象フレームチェックシーケンスに対応する前記送信元ＭＡＣアドレスのフレームチェックシーケンスの最も古い値を削除して、代わりに前記対象フレームチェックシーケンスを追加する冗長性判定部と、を備えること
を特徴とする冗長性判定装置。
【請求項2】
前記ポートとは異なる別のポートである出力ポートをさらに備え、前記取得部は、前記冗長フレームではないと判定された前記判定対象を前記出力ポートから出力すること
を特徴とする請求項１に記載の冗長性判定装置。
【請求項3】
前記冗長フレームではないと判定された前記判定対象に対して、予め定められた分析を行う分析部をさらに備えることを特徴とする請求項１に記載の冗長性判定装置。
【請求項4】
前記分析部は、統計処理、又は、ＡＩ（Ａａｒｔｉｆｉｃｉａｌ Ｉｎｔｅｌｌｉｇｅｎｃｅ）を使って分析することを特徴とする請求項３に記載の冗長性判定装置。
【請求項5】
コンピュータを、複数のイーサネットフレームを順次受信するポート、
前記複数のイーサネットフレームに含まれる最後のイーサネットフレームである判定対象から、送信元ＭＡＣアドレス及びフレームチェックシーケンスを対象送信元ＭＡＣアドレス及び対象フレームチェックシーケンスとして取得する取得部、及び、
前記ポートで前記判定対象よりも前に受信されたイーサネットフレームのフレームチェックシーケンスを、前記送信元ＭＡＣアドレス毎に最新のＮ個（Ｎは、一以上の整数）を格納した判定データを参照し、前記対象送信元ＭＡＣアドレス及び前記対象フレームチェックシーケンスの組み合わせが前記判定データに格納されている場合には前記判定対象を冗長フレームであると判定し、前記判定データに格納されていない場合には前記判定対象を前記冗長フレームではないと判定して、その後、前記判定データに格納された、前記最新のＮ個のイーサネットフレームのフレームチェックシーケンスのうち、前記対象フレームチェックシーケンスに対応する前記送信元ＭＡＣアドレスのフレームチェックシーケンスの最も古い値を削除して、代わりに前記対象フレームチェックシーケンスを追加する冗長性判定部、として機能させること
を特徴とするプログラム。
【請求項6】
複数のイーサネットフレームを順次受信し、前記複数のイーサネットフレームに含まれる最後のイーサネットフレームである判定対象から、送信元ＭＡＣアドレス及びフレームチェックシーケンスを対象送信元ＭＡＣアドレス及び対象フレームチェックシーケンスとして取得し、
前記判定対象よりも前に受信されたイーサネットフレームのフレームチェックシーケンスを、前記送信元ＭＡＣアドレス毎に最新のＮ個（Ｎは、一以上の整数）を格納した判定データを参照し、前記対象送信元ＭＡＣアドレス及び前記対象フレームチェックシーケンスの組み合わせが前記判定データに格納されている場合には前記判定対象を冗長フレームであると判定し、前記判定データに格納されていない場合には前記判定対象を前記冗長フレームではないと判定して、その後、前記判定データに格納された、前記最新のＮ個のイーサネットフレームのフレームチェックシーケンスのうち、前記判定対象の前記対象フレームチェックシーケンスに対応する前記送信元ＭＡＣアドレスのフレームチェックシーケンスの最も古い値を削除して、代わりに前記判定対象の前記対象フレームチェックシーケンスを追加すること
を特徴とする冗長性判定方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、冗長性判定装置、プログラム及び冗長性判定方法に関する。
【背景技術】
【0002】
イーサネットフレームをブリッジ転送するスイッチ機器であるレイヤ２スイッチ等で、転送されるネットワークトラフィックのコピー（言い換えると、ミラー）を取得し、取得されたフレームを分析することで、ネットワークの利用状況の把握又はネットワークの異常の検出が可能である。ここで、イーサネットは、登録商標である。
【0003】
近年では、ネットワークに流れるフレームの量が大量及び高速となっている。
このため、計算量を削減したい、又は、そもそも分析処理に必要ない、といった理由で、冗長なフレームについては、分析処理を行わないように、分析処理を行う前に廃棄したい、又は、分析処理の処理性能に見合う量にフレームの数を削減する際に、冗長なフレームを優先的に廃棄したい、といった状況が発生し得る。
このため、計算量を削減したい、又は、そもそも分析処理に必要ない、といった理由で、冗長なフレームについては、分析処理を行わないように、分析処理を行う前に廃棄したい、又は、分析処理の処理性能に見合う量にフレームの数を削減する際に、冗長なフレームを優先的に廃棄したい、といった状況が発生し得る。
【0004】
例えば、特許文献１に記載されたパケットサンプリング装置は、ＩＰネットワークのパケットサンプリングにおいて、特定のフローだけがサンプルされ続ける問題を回避するため、フローを特定する情報であるフローキーに対するハッシュ値を求め、ハッシュ値が予め定められた範囲であるサンプル区間であれば、そのパケットをサンプリングすることにより、小フローを大量生成するトラヒックの検出を可能にしている。
【先行技術文献】
【特許文献】
【0005】
【文献】特許第５１８０２４７号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、従来の技術では、入力量を削減することはできているが、冗長なフレームを判定することができないため、冗長フレームの選択廃棄又は非冗長フレームを優先して入力に用いることができない。
【0007】
また、冗長フレームを判定するために、フレーム全体の比較を行うと、比較対象のフレーム全体を保持しなくてはならず、比較の演算量も多くなるため、処理負荷が高く、処理時間もかかってしまう。
【0008】
そこで、本開示の一又は複数の態様は、簡便な方法で冗長なフレームを判定することができるようにすることを目的とする。
【課題を解決するための手段】
【0009】
本開示の一態様に係る冗長性判定装置は、複数のイーサネットフレームを順次受信するポートと、前記複数のイーサネットフレームに含まれる最後のイーサネットフレームである判定対象から、送信元ＭＡＣアドレス及びフレームチェックシーケンスを対象送信元ＭＡＣアドレス及び対象フレームチェックシーケンスとして取得する取得部と、前記ポートで前記判定対象よりも前に受信されたイーサネットフレームのフレームチェックシーケンスを、前記送信元ＭＡＣアドレス毎に最新のＮ個（Ｎは、一以上の整数）を格納した判定データを記憶する判定データ記憶部と、前記判定データを参照し、前記対象送信元ＭＡＣアドレス及び前記対象フレームチェックシーケンスの組み合わせが前記判定データに格納されている場合には前記判定対象を冗長フレームであると判定し、前記判定データに格納されていない場合には前記判定対象を前記冗長フレームではないと判定して、その後、前記判定データに格納された、前記最新のＮ個のイーサネットフレームのフレームチェックシーケンスのうち、前記対象フレームチェックシーケンスに対応する前記送信元ＭＡＣアドレスのフレームチェックシーケンスの最も古い値を削除して、代わりに前記対象フレームチェックシーケンスを追加する冗長性判定部と、を備えることを特徴とする。
【0010】
本開示の一態様に係るプログラムは、コンピュータを、複数のイーサネットフレームを順次受信するポート、前記複数のイーサネットフレームに含まれる最後のイーサネットフレームである判定対象から、送信元ＭＡＣアドレス及びフレームチェックシーケンスを対象送信元ＭＡＣアドレス及び対象フレームチェックシーケンスとして取得する取得部、及び、前記ポートで前記判定対象よりも前に受信されたイーサネットフレームのフレームチェックシーケンスを、前記送信元ＭＡＣアドレス毎に最新のＮ個（Ｎは、一以上の整数）を格納した判定データを参照し、前記対象送信元ＭＡＣアドレス及び前記対象フレームチェックシーケンスの組み合わせが前記判定データに格納されている場合には前記判定対象を冗長フレームであると判定し、前記判定データに格納されていない場合には前記判定対象を前記冗長フレームではないと判定して、その後、前記判定データに格納された、前記最新のＮ個のイーサネットフレームのフレームチェックシーケンスのうち、前記対象フレームチェックシーケンスに対応する前記送信元ＭＡＣアドレスのフレームチェックシーケンスの最も古い値を削除して、代わりに前記対象フレームチェックシーケンスを追加する冗長性判定部、として機能させることを特徴とする。
【0011】
本開示の一態様に係る冗長性判定方法は、複数のイーサネットフレームを順次受信し、前記複数のイーサネットフレームに含まれる最後のイーサネットフレームである判定対象から、送信元ＭＡＣアドレス及びフレームチェックシーケンスを対象送信元ＭＡＣアドレス及び対象フレームチェックシーケンスとして取得し、前記判定対象よりも前に受信されたイーサネットフレームのフレームチェックシーケンスを、前記送信元ＭＡＣアドレス毎に最新のＮ個（Ｎは、一以上の整数）を格納した判定データを参照し、前記対象送信元ＭＡＣアドレス及び前記対象フレームチェックシーケンスの組み合わせが前記判定データに格納されている場合には前記判定対象を冗長フレームであると判定し、前記判定データに格納されていない場合には前記判定対象を前記冗長フレームではないと判定して、その後、前記判定データに格納された、前記最新のＮ個のイーサネットフレームのフレームチェックシーケンスのうち、前記判定対象の前記対象フレームチェックシーケンスに対応する前記送信元ＭＡＣアドレスのフレームチェックシーケンスの最も古い値を削除して、代わりに前記判定対象の前記対象フレームチェックシーケンスを追加することを特徴とする。
【発明の効果】
【0012】
本開示の一又は複数の態様によれば、簡便な方法で冗長なフレームを判定することができる。
【図面の簡単な説明】
【0013】
【図1】実施の形態１に係る冗長性判定装置としてのスイッチの構成を概略的に示すブロック図である。
【図2】レイヤ２イーサネットフレームのフレームフォーマットの基本構造を示す概略図である。
【図3】実施の形態１における判定データのテーブル構造を示す概略図である。
【図4】（Ａ）及び（Ｂ）は、ハードウェア構成例を示すブロック図である。
【図5】実施の形態１における冗長性判定部での動作を示すフローチャートである。
【図6】（Ａ）～（Ｃ）は、実施の形態１において、判定データが変化する様子を説明するための概略図である。
【図7】実施の形態２における判定データのテーブル構造を示す概略図である。
【図8】実施の形態２における冗長性判定部での動作を示すフローチャートである。
【図9】実施の形態３に係る冗長性判定装置としての分析装置の構成を概略的に示すブロック図である。
【発明を実施するための形態】
【0014】
実施の形態１．
図１は、実施の形態１に係る冗長性判定装置としてのスイッチ１００の構成を概略的に示すブロック図である。
スイッチ１００は、ポート１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄと、フレーム転送部１０２と、ミラー取得部１０３と、冗長性判定部１０４と、判定データ記憶部１０５とを備える。スイッチ１００は、ここでは、４ポートのレイヤ２スイッチであり、フレームとして、イーサネットフレームを中継する。
図１は、実施の形態１に係る冗長性判定装置としてのスイッチ１００の構成を概略的に示すブロック図である。
スイッチ１００は、ポート１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄと、フレーム転送部１０２と、ミラー取得部１０３と、冗長性判定部１０４と、判定データ記憶部１０５とを備える。スイッチ１００は、ここでは、４ポートのレイヤ２スイッチであり、フレームとして、イーサネットフレームを中継する。
【0015】
ポート１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄは、イーサネットフレームを送受信する通信インターフェースである。例えば、ポート１０１Ａ、１０１Ｂ、１０１Ｃは、複数のイーサネットフレームを順次受信する。
ここでは、ポート１０１Ａには、機器１２０Ａが接続され、ポート１０１Ｂには、機器１２０Ｂが接続され、ポート１０１Ｃには、機器１２０Ｃが接続され、ポート１０１Ｄには、分析装置１３０が接続されている。
ここでは、ポート１０１Ａには、機器１２０Ａが接続され、ポート１０１Ｂには、機器１２０Ｂが接続され、ポート１０１Ｃには、機器１２０Ｃが接続され、ポート１０１Ｄには、分析装置１３０が接続されている。
【0016】
後述するように、ポート１０１Ｄは、ポート１０１Ａ、１０１Ｂ、１０１Ｃで受信されたイーサネットフレームの内、冗長フレームではないと判定された判定対象を分析装置１３０に出力する出力ポートとして機能する。
【0017】
機器１２０Ａ～１２０Ｃは、スイッチ１００を介して、イーサネットフレームを送受信することにより通信を行う通信機器である。
【0018】
分析装置１３０は、スイッチ１００からミラートラフィックを受信して予め定められた分析を行う。分析装置１３０としては、例えば、ネットワークトラフィックの中身を確認して異常を検出するような装置が考えられる。ここでは、分析装置１３０は、冗長フレームを処理する必要がないと仮定する。
【0019】
フレーム転送部１０２は、各ポート間におけるイーサネットフレームの転送を行う。
ミラー取得部１０３は、指定された一若しくは複数のポートに入力されるイーサネットフレーム、指定された一若しくは複数のポートから出力されるイーサネットフレーム、又は、指定された一若しくは複数のポートに入力され、かつ、指定された一若しくは複数のポートから出力されるイーサネットフレームをコピーして、指定されたポートに出力する。
ここでは、ミラー取得部１０３は、ポート１０１Ａ、ポート１０１Ｂ又はポート１０１Ｃに入力されるイーサネットフレームをコピーして、ポート１０１Ｄから出力するものとする。
ミラー取得部１０３は、指定された一若しくは複数のポートに入力されるイーサネットフレーム、指定された一若しくは複数のポートから出力されるイーサネットフレーム、又は、指定された一若しくは複数のポートに入力され、かつ、指定された一若しくは複数のポートから出力されるイーサネットフレームをコピーして、指定されたポートに出力する。
ここでは、ミラー取得部１０３は、ポート１０１Ａ、ポート１０１Ｂ又はポート１０１Ｃに入力されるイーサネットフレームをコピーして、ポート１０１Ｄから出力するものとする。
【0020】
実施の形態１におけるミラー取得部１０３は、ポート１０１Ａ若しくはポート１０１Ｂに入力されるイーサネットフレーム、又は、ポート１０１Ａ若しくはポート１０１Ｂから出力されるイーサネットフレームをコピーして、そのイーサネットフレームの送信元ＭＡＣ（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ）アドレス及びＦＣＳ（Ｆｒａｍｅ Ｃｈｅｃｋ Ｓｅｑｕｅｎｃｅ）を取得して、その送信元ＭＡＣアドレス及びＦＣＳを冗長性判定部１０４に与えて、冗長性判定部１０４から冗長性の判定結果を受け取る。
言い換えると、ミラー取得部１０３は、ポート１０１Ａ、ポート１０１Ｂ又はポート１０１Ｃで受信された複数のイーサネットフレームに含まれる最後のイーサネットフレームである判定対象から、送信元ＭＡＣアドレス及びフレームチェックシーケンスを取得する取得部として機能する。なお、ここで取得される送信元ＭＡＣアドレス及びＦＣＳを、対象送信元ＭＡＣアドレス及び対象ＦＣＳともいう。
言い換えると、ミラー取得部１０３は、ポート１０１Ａ、ポート１０１Ｂ又はポート１０１Ｃで受信された複数のイーサネットフレームに含まれる最後のイーサネットフレームである判定対象から、送信元ＭＡＣアドレス及びフレームチェックシーケンスを取得する取得部として機能する。なお、ここで取得される送信元ＭＡＣアドレス及びＦＣＳを、対象送信元ＭＡＣアドレス及び対象ＦＣＳともいう。
【0021】
そして、ミラー取得部１０３は、冗長性判定部１０４からの判定結果として、冗長フレームであることを示す「真」を受け取ると、コピーされたイーサネットフレームをポート１０１Ｄには与えずに、廃棄する。一方、ミラー取得部１０３は、冗長性判定部１０４からの判定結果として、冗長フレームではないことを示す「偽」を受け取ると、コピーされたイーサネットフレームをポート１０１Ｄに与える。
【0022】
以上のような構成において、スイッチ１００には、ポート１０１Ａ又はポート１０１Ｂにおいて入出力されるイーサネットフレームを、ポート１０１Ｄにミラー出力する設定と、そのミラー出力には、冗長フレームを含まないという設定が行われているものとする。
【0023】
冗長性判定部１０４は、判定データ記憶部１０５に記憶されている判定データを用いて冗長性を判定し、その判定結果をミラー取得部１０３に返す。
ここで、冗長性判定部１０４の入力には、判定対象となるイーサネットフレームから取得した値が用いられる。
ここで、冗長性判定部１０４の入力には、判定対象となるイーサネットフレームから取得した値が用いられる。
【0024】
図２は、レイヤ２イーサネットフレームのフレームフォーマットの基本構造を示す概略図である。
図２では、左側がフレームの先頭、右側がフレームの末尾である。
レイヤ２イーサネットフレームの先頭には、そのフレームを送信した機器のネットワークインタフェースに割り当てられたＭＡＣアドレスが、送信元ＭＡＣアドレスとして格納されている。
図２では、左側がフレームの先頭、右側がフレームの末尾である。
レイヤ２イーサネットフレームの先頭には、そのフレームを送信した機器のネットワークインタフェースに割り当てられたＭＡＣアドレスが、送信元ＭＡＣアドレスとして格納されている。
【0025】
次に、宛先となる機器のネットワークインタフェースに割り当てられたＭＡＣアドレスが宛先ＭＡＣアドレスとして格納される。
【0026】
その後ろには、ペイロード内に格納されているデータの型を表すＥｔｈｅｒＴｙｐｅが格納される。
その後ろに送信したいデータ本体であるペイロードが格納される。
そして、フレームの最後に、フレームの情報が壊れていないかどうかをチェックするためのＦＣＳが格納される。
その後ろに送信したいデータ本体であるペイロードが格納される。
そして、フレームの最後に、フレームの情報が壊れていないかどうかをチェックするためのＦＣＳが格納される。
【0027】
冗長性判定部１０４へは、送信元ＭＡＣアドレス及びＦＣＳが、対象送信元ＭＡＣアドレス及び対象ＦＣＳとして与えられる。
そして、冗長性判定部１０４は、対象送信元ＭＡＣアドレス及び対象ＦＣＳを用いて、判定対象となるイーサネットフレームがポート１０１Ａ、ポート１０１Ｂ又はポート１０１Ｃでその判定対象よりも前に受信されたイーサネットフレームと同一の冗長フレームであるか否かを判定する。
そして、冗長性判定部１０４は、対象送信元ＭＡＣアドレス及び対象ＦＣＳを用いて、判定対象となるイーサネットフレームがポート１０１Ａ、ポート１０１Ｂ又はポート１０１Ｃでその判定対象よりも前に受信されたイーサネットフレームと同一の冗長フレームであるか否かを判定する。
【0028】
図１に戻り、判定データ記憶部１０５は、イーサネットフレームが冗長フレームであるか否かを判定するためのデータである判定データを記憶する。ここでは、判定データは、テーブル形式のデータであるものとする。
【0029】
【0030】
送信元ＭＡＣアドレス列１０５ｂは、送信元ＭＡＣアドレスを格納する。
前回ＦＣＳ列１０５ｃは、同じ行に格納されている送信元ＭＡＣアドレスを送信元ＭＡＣアドレスとし、かつ、判定対象となるイーサネットフレームを受信する前において、最後に受信されたイーサネットフレームのＦＣＳが格納される。
前回ＦＣＳ列１０５ｃは、同じ行に格納されている送信元ＭＡＣアドレスを送信元ＭＡＣアドレスとし、かつ、判定対象となるイーサネットフレームを受信する前において、最後に受信されたイーサネットフレームのＦＣＳが格納される。
【0031】
図１に戻り、判定データ１０５ａを参照することにより、冗長性判定部１０４は、ミラー取得部１０３から与えられた送信元ＭＡＣアドレスをキーとして、最後に受信されたイーサネットフレームのＦＣＳである前回ＦＣＳを特定することができる。
そして、冗長性判定部１０４は、特定されたＦＣＳと、ミラー取得部１０３から与えられた対象ＦＣＳとが同じ場合には、判定結果として、冗長フレームであることを示す「真」をミラー取得部１０３に返し、特定されたＦＣＳと、ミラー取得部１０３から与えられた対象ＦＣＳとが異なる場合には、判定結果として、冗長フレームであることを示す「偽」をミラー取得部１０３に返す。
そして、冗長性判定部１０４は、特定されたＦＣＳと、ミラー取得部１０３から与えられた対象ＦＣＳとが同じ場合には、判定結果として、冗長フレームであることを示す「真」をミラー取得部１０３に返し、特定されたＦＣＳと、ミラー取得部１０３から与えられた対象ＦＣＳとが異なる場合には、判定結果として、冗長フレームであることを示す「偽」をミラー取得部１０３に返す。
【0032】
言い換えると、判定データには、送信元ＭＡＣアドレス毎に、ポート１０１Ａ、１０１Ｂ、１０１Ｃで判定対象よりも前に受信されたイーサネットフレームのＦＣＳが格納されている。そして、冗長性判定部１０４は、対象送信元ＭＡＣアドレス及び対象フレームチェックシーケンスの組み合わせが判定データに格納されている場合には、判定対象を冗長フレームであると判定する。
【0033】
なお、冗長性判定部１０４は、冗長性の判定を行った後に、判定データ１０５ａにおいて、ミラー取得部１０３から与えられた送信元ＭＡＣアドレスが格納されている行の前回ＦＣＳ列１０５ｃの値を、ミラー取得部１０３から与えられたＦＣＳで更新する。
言い換えると、冗長性判定部１０４は、判定対象が冗長フレームであるか否かを判定した後に、判定データに、対象ＦＣＳを対象送信元ＭＡＣアドレスに対応付けて格納する。
言い換えると、冗長性判定部１０４は、判定対象が冗長フレームであるか否かを判定した後に、判定データに、対象ＦＣＳを対象送信元ＭＡＣアドレスに対応付けて格納する。
【0034】
以上に記載されたフレーム転送部１０２、ミラー取得部１０３及び冗長性判定部１０４の一部又は全部は、例えば、図４（Ａ）に示されているように、メモリ１０と、メモリ１０に格納されているプログラムを実行するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等のプロセッサ１１とにより構成することができる。このようなプログラムは、ネットワークを通じて提供されてもよく、また、記録媒体に記録されて提供されてもよい。即ち、このようなプログラムは、例えば、プログラムプロダクトとして提供されてもよい。
言い換えると、スイッチ１００は、コンピュータにより実現することができる。
言い換えると、スイッチ１００は、コンピュータにより実現することができる。
【0035】
また、フレーム転送部１０２、ミラー取得部１０３及び冗長性判定部１０４の一部又は全部は、例えば、図４（Ｂ）に示されているように、単一回路、複合回路、プログラムで動作するプロセッサ、プログラムで動作する並列プロセッサ、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）又はＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等の処理回路１２で構成することもできる。
以上のように、フレーム転送部１０２、ミラー取得部１０３及び冗長性判定部１０４は、処理回路網により実現することができる。
なお、判定データ記憶部１０５は、揮発性又は不揮発性のメモリで実現することができる。
以上のように、フレーム転送部１０２、ミラー取得部１０３及び冗長性判定部１０４は、処理回路網により実現することができる。
なお、判定データ記憶部１０５は、揮発性又は不揮発性のメモリで実現することができる。
【0036】
図５は、実施の形態１における冗長性判定部１０４での動作を示すフローチャートである。
ここで、図５に示されているフローチャートは、判定対象となるイーサネットフレームの送信元ＭＡＣアドレスと、ＦＣＳとを冗長性判定部１０４が受け取ることで開始される。
ここで、図５に示されているフローチャートは、判定対象となるイーサネットフレームの送信元ＭＡＣアドレスと、ＦＣＳとを冗長性判定部１０４が受け取ることで開始される。
【0037】
まず、冗長性判定部１０４は、判定データから、受け取った送信元ＭＡＣアドレスに対応するＦＣＳである前回ＦＣＳを取得する（Ｓ１０）。
【0038】
冗長性判定部１０４は、受け取ったＦＣＳと、ステップＳ１０で取得された前回ＦＣＳとを比較して、これらの値が同じか否かを判定する（Ｓ１１）。これらの値が同じ場合（Ｓ１１でＹｅｓ）には、処理はステップＳ１２に進み、これらの値が異なる場合（Ｓ１１でＮｏ）には、処理はステップＳ１３に進む。
【0039】
ステップＳ１２では、冗長性判定部１０４は、判定対象のイーサネットフレームが冗長フレームであると判定して、ミラー取得部１０３への戻り値を「真」に設定する。そして、処理はステップＳ１４に進む。
一方、ステップＳ１３では、冗長性判定部１０４は、判定対象のイーサネットフレームが冗長フレームではないと判定して、ミラー取得部１０３への戻り値を「偽」に設定する。そして、処理はステップＳ１４に進む。
一方、ステップＳ１３では、冗長性判定部１０４は、判定対象のイーサネットフレームが冗長フレームではないと判定して、ミラー取得部１０３への戻り値を「偽」に設定する。そして、処理はステップＳ１４に進む。
【0040】
ステップＳ１４では、冗長性判定部１０４は、判定データにおいて、受け取った送信元ＭＡＣアドレスに対応する行の前回ＦＣＳを、今回受け取ったＦＣＳに更新する。
そして、冗長性判定部１０４は、ミラー取得部１０３に戻り値を与える（Ｓ１５）。
そして、冗長性判定部１０４は、ミラー取得部１０３に戻り値を与える（Ｓ１５）。
【0041】
次に、判定データ記憶部１０５に記憶されている判定データが変化する様子を、図６（Ａ）～（Ｃ）を用いて説明する。
図６（Ａ）は、冗長性判定部１０４が動作を開始した直後、まだ一つも入力を受け取っていない段階、言い換えると初期状態の判定データ１０５ａ＃１を示す。図６（Ａ）に示されているようにテーブル内には何もデータが格納されていない状態である。
図６（Ａ）は、冗長性判定部１０４が動作を開始した直後、まだ一つも入力を受け取っていない段階、言い換えると初期状態の判定データ１０５ａ＃１を示す。図６（Ａ）に示されているようにテーブル内には何もデータが格納されていない状態である。
【0042】
図６（Ｂ）は、判定データが、図６（Ａ）で示されている判定データ１０５ａ＃１となっている際に、送信元ＭＡＣアドレスが「Ａ」及びＦＣＳが「＃１」となっている判定の問い合わせに対して、冗長性判定部１０４が判定を行った後の判定データの状態を示している。
図６（Ｂ）に示されているように、この場合には、判定データ１０５ａ＃２に、送信元ＭＡＣアドレス「Ａ」及びＦＣＳ「＃１」の組み合わせのエントリが格納されている。
図６（Ｂ）に示されているように、この場合には、判定データ１０５ａ＃２に、送信元ＭＡＣアドレス「Ａ」及びＦＣＳ「＃１」の組み合わせのエントリが格納されている。
【0043】
図６（Ｃ）は、判定データが図６（Ｂ）に示されている判定データ１０５ａ＃２となっている際に、送信元ＭＡＣアドレスが「Ｂ」及びＦＣＳが「＃２」となっている判定の問い合わせに対して、冗長性判定部１０４が判定を行った後の判定データの状態を示している。
図６（Ｃ）に示されているように、この場合には、判定データ１０５ａ＃３に、送信元ＭＡＣアドレス「Ｂ」及びＦＣＳ「＃３」の組み合わせのエントリが格納されている。
図６（Ｃ）に示されているように、この場合には、判定データ１０５ａ＃３に、送信元ＭＡＣアドレス「Ｂ」及びＦＣＳ「＃３」の組み合わせのエントリが格納されている。
【0044】
なお、判定データが、図６（Ｃ）に示されている判定データ１０５ａ＃３となっている際に、送信元ＭＡＣアドレスが「Ａ」及びＦＣＳが「＃１」となっている判定の問い合わせを冗長性判定部１０４が受けると、送信元ＭＡＣアドレス「Ａ」のエントリが判定データ１０５ａ＃３内に存在するため、前回ＦＣＳ「＃１」が取得される。
そして、冗長性判定部１０４は、判定の問い合わせとして受け取ったＦＣＳ「＃１」と、判定データ１０５ａから取得されたＦＣＳ「＃１」とを比較する。比較の結果、これらの値は、同一であるため、冗長性判定部１０４は、判定対象のイーサネットフレームを冗長フレームであると判定する。
そして、冗長性判定部１０４は、判定の問い合わせとして受け取ったＦＣＳ「＃１」と、判定データ１０５ａから取得されたＦＣＳ「＃１」とを比較する。比較の結果、これらの値は、同一であるため、冗長性判定部１０４は、判定対象のイーサネットフレームを冗長フレームであると判定する。
【0045】
この場合、冗長性判定部１０４は、図６（Ｃ）に示されている判定データ１０５ａ＃３の送信元ＭＡＣアドレス「Ａ」に対応するエントリを、前回ＦＣＳ「＃１」で更新するが、既にこのようなエントリは判定データ１０５ａ＃３内に存在するため、判定データの状態は、図６（Ｃ）に示されている判定データ１０５ａ＃３のまま変わらない。
【0046】
以上の動作により、ある送信元ＭＡＣアドレスにおいて、連続して送信された同一のＦＣＳを持つイーサネットフレームを冗長フレームであると判断することができる。
【0047】
厳密には、ＦＣＳが同じであるからといって、必ず同一のイーサネットフレームである保証はないが、３２ｂｉｔで表されるＦＣＳが同じ値になる確率は、本実施の形態の目的に照らして十分に小さい。
【0048】
以上により、冗長フレームを削減したミラー出力を得ることができるため、分析装置１３０は、分析処理に不要である冗長フレームに対する分析処理を削減できる。
また、スイッチ１００においても、メモリ又はＣＰＵ処理時間といった計算資源を大量に使うことなく、冗長フレームを判定することができる。
また、スイッチ１００においても、メモリ又はＣＰＵ処理時間といった計算資源を大量に使うことなく、冗長フレームを判定することができる。
【0049】
実施の形態２．
実施の形態１では、判定データに前回ＦＣＳが記憶されているが、実施の形態２では、判定データに送信元ＭＡＣアドレス毎に最新Ｎ回分（Ｎは、１以上の整数）のＦＣＳを記憶する例を示す。
実施の形態１では、判定データに前回ＦＣＳが記憶されているが、実施の形態２では、判定データに送信元ＭＡＣアドレス毎に最新Ｎ回分（Ｎは、１以上の整数）のＦＣＳを記憶する例を示す。
【0050】
図１に示されているように、実施の形態２に係る冗長性判定装置としてのスイッチ２００は、ポート１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄと、フレーム転送部１０２と、ミラー取得部１０３と、冗長性判定部２０４と、判定データ記憶部２０５とを備える。
【0051】
実施の形態２に係るスイッチ２００のポート１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄ、フレーム転送部１０２及びミラー取得部１０３は、実施の形態１に係るスイッチ１００のポート１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄ、フレーム転送部１０２及びミラー取得部１０３と同様である。
【0052】
判定データ記憶部２０５は、イーサネットフレームが冗長フレームであるか否かを判定するためのデータである判定データを記憶する。ここでは、判定データは、テーブル形式のデータであるものとする。
【0053】
【0054】
送信元ＭＡＣアドレス列２０５ｂは、送信元ＭＡＣアドレスを格納する。
ＦＣＳリスト列２０５ｃは、同じ行に格納されている送信元ＭＡＣアドレスを送信元ＭＡＣアドレスとし、かつ、判定対象となるイーサネットフレームを受信する前において受信されたイーサネットフレームのＦＣＳがＮ回分格納される。
これにより、実施の形態２における判定データ２０５ａは、送信元ＭＡＣアドレス毎に最新Ｎ回分のＦＣＳをリストとして保持することができる。
ＦＣＳリスト列２０５ｃは、同じ行に格納されている送信元ＭＡＣアドレスを送信元ＭＡＣアドレスとし、かつ、判定対象となるイーサネットフレームを受信する前において受信されたイーサネットフレームのＦＣＳがＮ回分格納される。
これにより、実施の形態２における判定データ２０５ａは、送信元ＭＡＣアドレス毎に最新Ｎ回分のＦＣＳをリストとして保持することができる。
【0055】
言い換えると、実施の形態２では、判定データは、送信元ＭＡＣアドレス毎に、ポート１０１Ａ、１０１Ｂ、１０１Ｃで判定対象よりも前に受信された最新のＮ個（Ｎは、二以上の整数）のイーサネットフレームのＦＣＳを格納している。
【0056】
図１に戻り、冗長性判定部２０４は、判定データ記憶部２０５に記憶されている判定データを用いて冗長性を判定し、その判定結果をミラー取得部１０３に返す。
ここで、冗長性判定部２０４の入力には、判定対象となるイーサネットフレームから取得した値が用いられる。冗長性判定部２０４へは、送信元ＭＡＣアドレスと、ＦＣＳとの二つの値が入力される。
ここで、冗長性判定部２０４の入力には、判定対象となるイーサネットフレームから取得した値が用いられる。冗長性判定部２０４へは、送信元ＭＡＣアドレスと、ＦＣＳとの二つの値が入力される。
【0057】
ここで、実施の形態２においては、判定データ２０５ａを参照することにより、冗長性判定部２０４は、ミラー取得部１０３から与えられた送信元ＭＡＣアドレスをキーとして、過去において受信されたイーサネットフレームのＦＣＳのＮ回分のリストを特定することができる。
そして、冗長性判定部２０４は、ミラー取得部１０３から与えられたＦＣＳが、特定されたＮ回分のリストに含まれている場合には、判定結果として、冗長フレームであることを示す「真」をミラー取得部１０３に返し、ミラー取得部１０３から与えられたＦＣＳが特定されたＮ回分のリストに含まれていない場合には、判定結果として、冗長フレームであることを示す「偽」をミラー取得部１０３に返す。
そして、冗長性判定部２０４は、ミラー取得部１０３から与えられたＦＣＳが、特定されたＮ回分のリストに含まれている場合には、判定結果として、冗長フレームであることを示す「真」をミラー取得部１０３に返し、ミラー取得部１０３から与えられたＦＣＳが特定されたＮ回分のリストに含まれていない場合には、判定結果として、冗長フレームであることを示す「偽」をミラー取得部１０３に返す。
【0058】
なお、冗長性判定部２０４は、冗長性の判定を行った後に、判定データ２０５ａにおいて、ミラー取得部１０３から与えられた送信元ＭＡＣアドレスが格納されている行のＦＣＳリスト列２０５ｃにおいて、最も古い値を削除して、ミラー取得部１０３から与えられたＦＣＳを追加する。
【0059】
図８は、実施の形態２における冗長性判定部２０４での動作を示すフローチャートである。
ここで、図８に示されているフローチャートは、判定対象となるイーサネットフレームの送信元ＭＡＣアドレスと、ＦＣＳとを冗長性判定部２０４が受け取ることで開始される。
ここで、図８に示されているフローチャートは、判定対象となるイーサネットフレームの送信元ＭＡＣアドレスと、ＦＣＳとを冗長性判定部２０４が受け取ることで開始される。
【0060】
まず、冗長性判定部２０４は、判定データから、受け取った送信元ＭＡＣアドレスに対応するＦＣＳのリストを取得する（Ｓ２０）。
【0061】
冗長性判定部２０４は、受け取ったＦＣＳと、ステップＳ２０で取得されたリストに含まれている値とを比較して、受け取ったＦＣＳがリストに含まれているか否かを判定する（Ｓ２１）。その値がリストに含まれている場合（Ｓ２１でＹｅｓ）には、処理はステップＳ２２に進み、その値がリストに含まれていない場合（Ｓ２１でＮｏ）には、処理はステップＳ２３に進む。
【0062】
ステップＳ２２では、冗長性判定部２０４は、判定対象のイーサネットフレームが冗長フレームであると判定して、ミラー取得部１０３への戻り値を「真」に設定する。そして、処理はステップＳ２４に進む。
一方、ステップＳ２３では、冗長性判定部２０４は、判定対象のイーサネットフレームが冗長フレームではないと判定して、ミラー取得部１０３への戻り値を「偽」に設定する。そして、処理はステップＳ２４に進む。
一方、ステップＳ２３では、冗長性判定部２０４は、判定対象のイーサネットフレームが冗長フレームではないと判定して、ミラー取得部１０３への戻り値を「偽」に設定する。そして、処理はステップＳ２４に進む。
【0063】
ステップＳ２４では、冗長性判定部２０４は、判定データにおいて、受け取った送信元ＭＡＣアドレスに対応する行ノリスとから最も古い値を削除して、その行のリストに今回受け取ったＦＣＳを追加する。なお、判定データに格納されているリストには、ＦＣＳが追加された順番がわかるようになっているものとする。例えば、図７に示されている判定データ２０５ａでは、ＦＣＳリスト列２０５ｃにおいて、左から順番にＦＣＳが追加されている。このため、リストを更新する場合には、最も左の値が削除され、最も右側に新しい値が追加される。
そして、冗長性判定部２０４は、ミラー取得部１０３に戻り値を与える（Ｓ２５）。
そして、冗長性判定部２０４は、ミラー取得部１０３に戻り値を与える（Ｓ２５）。
【0064】
以上説明したように、実施の形態２では、判定テーブルに最新Ｎ回分のＦＣＳのリストを保持することができるため、実施の形態１で実現していた、連続する２フレーム間の同一性判定に加え、同じ送信元ＭＡＣアドレスを持つ直前Ｎフレームを対象とした同一性判定が可能となる。
【0065】
以上のように、実施の形態１又は２によれば、受信済みのイーサネットフレームと、新たに受信したイーサネットフレームとの同一性を簡易な方法で判定することができる。このため、冗長フレームと判別されたフレームを一律に廃棄する、あるいは、条件を満たした場合に限り廃棄する等が実現できるため、後段の分析処理等において、不要な処理を削減する形で処理負荷の軽減ができる。ここでの条件は、ユーザが任意に設定することができるものとする。
【0066】
実施の形態３．
以上に記載された実施の形態１及び２では、レイヤ２のスイッチ１００、２００に、冗長性判定部１０４、２０４及び判定データ記憶部１０５、２０５が設けられているが、実施の形態１又は２は、このような例に限定されない。例えば、スイッチ１００、２００ではなくて、スイッチ１００、２００に接続されている分析装置側にこれらが設けられてもよい。
以上に記載された実施の形態１及び２では、レイヤ２のスイッチ１００、２００に、冗長性判定部１０４、２０４及び判定データ記憶部１０５、２０５が設けられているが、実施の形態１又は２は、このような例に限定されない。例えば、スイッチ１００、２００ではなくて、スイッチ１００、２００に接続されている分析装置側にこれらが設けられてもよい。
【0067】
図９は、実施の形態３に係る冗長性判定装置としての分析装置３３０の構成を概略的に示すブロック図である。
分析装置３３０は、スイッチ３００からイーサネットフレームを受け取り、その受け取ったイーサネットフレームを分析する装置である。
例えば、分析装置３３０は、スイッチ３００からのイーサネットフレームを分析することで、ネットワーク利用状況の把握、又は、ネットワーク異常の検出が可能である。
ここで、その分析処理には、統計処理、ＡＩ（Ａａｒｔｉｆｉｃｉａｌ Ｉｎｔｅｌｌｉｇｅｎｃｅ）、機械学習等の様々な方法が適用され得る。
分析装置３３０は、スイッチ３００からイーサネットフレームを受け取り、その受け取ったイーサネットフレームを分析する装置である。
例えば、分析装置３３０は、スイッチ３００からのイーサネットフレームを分析することで、ネットワーク利用状況の把握、又は、ネットワーク異常の検出が可能である。
ここで、その分析処理には、統計処理、ＡＩ（Ａａｒｔｉｆｉｃｉａｌ Ｉｎｔｅｌｌｉｇｅｎｃｅ）、機械学習等の様々な方法が適用され得る。
【0068】
実施の形態３におけるスイッチ３００は、ポート１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄと、フレーム転送部１０２と、ミラー取得部３０３とを備える。
実施の形態３におけるスイッチ３００のポート１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄ及びフレーム転送部１０２は、実施の形態１におけるスイッチ１００のポート１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄ及びフレーム転送部１０２と同様である。
実施の形態３におけるスイッチ３００のポート１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄ及びフレーム転送部１０２は、実施の形態１におけるスイッチ１００のポート１０１Ａ、１０１Ｂ、１０１Ｃ、１０１Ｄ及びフレーム転送部１０２と同様である。
【0069】
ミラー取得部３０３は、指定された一若しくは複数のポートに入力されるイーサネットフレーム、指定された一若しくは複数のポートから出力されるイーサネットフレーム、又は、指定された一若しくは複数のポートに入力され、かつ、指定された一若しくは複数のポートから出力されるイーサネットフレームをコピーして、指定されたポートに出力する。
ここでは、ミラー取得部３０３は、ポート１０１Ａ、ポート１０１Ｂ又はポート１０１Ｃに入力されるイーサネットフレームをコピーして、ポート１０１Ｄから出力するものとする。
また、実施の形態３では、ミラー取得部３０３は、冗長性判定部１０４へ冗長フレームの問い合わせを行わない。
ここでは、ミラー取得部３０３は、ポート１０１Ａ、ポート１０１Ｂ又はポート１０１Ｃに入力されるイーサネットフレームをコピーして、ポート１０１Ｄから出力するものとする。
また、実施の形態３では、ミラー取得部３０３は、冗長性判定部１０４へ冗長フレームの問い合わせを行わない。
【0070】
実施の形態３に係る分析装置３３０は、ポート３３１と、受信処理部３３２と、冗長性判定部１０４と、判定データ記憶部１０５と、分析処理部３３３とを備える。
実施の形態３に係る分析装置３３０の冗長性判定部１０４及び判定データ記憶部１０５は、実施の形態１に係るスイッチ１００の冗長性判定部１０４及び判定データ記憶部１０５と同様である。
実施の形態３に係る分析装置３３０の冗長性判定部１０４及び判定データ記憶部１０５は、実施の形態１に係るスイッチ１００の冗長性判定部１０４及び判定データ記憶部１０５と同様である。
【0071】
但し、実施の形態３に係る冗長性判定部１０４は、受信処理部３３２から判定対象となるイーサネットフレームに含まれている送信元ＭＡＣアドレス及びＦＣＳを受け取り、冗長フレームの判定結果である戻り値を受信処理部３３２に返す。ここで、受信処理部３３２から与えられる送信元ＭＡＣアドレス及びＦＣＳを、対象送信元ＭＡＣアドレス及び対象ＦＣＳともいう。
【0072】
ポート３３１は、イーサネットフレームを送受信する通信インターフェースである。受信されたイーサネットフレームは、受信処理部３３２に与えられる。
ここでは、ポート３３１には、スイッチ３００が接続されている。
ここでは、ポート３３１には、スイッチ３００が接続されている。
【0073】
受信処理部３３２は、ポート３３１から与えられるイーサネットフレームの送信元ＭＡＣアドレス及びＦＣＳ値を取得して、その送信元ＭＡＣアドレス及びＦＣＳ値を冗長性判定部１０４に与えて、冗長性判定部１０４から冗長性の判定結果を受け取る。
言い換えると、受信処理部３３２は、複数のイーサネットフレームに含まれる最後のイーサネットフレームである判定対象から、送信元ＭＡＣアドレス及びフレームチェックシーケンスを取得する取得部として機能する。なお、ここで取得される送信元ＭＡＣアドレス及びＦＣＳを、対象送信元ＭＡＣアドレス及び対象ＦＣＳともいう。
言い換えると、受信処理部３３２は、複数のイーサネットフレームに含まれる最後のイーサネットフレームである判定対象から、送信元ＭＡＣアドレス及びフレームチェックシーケンスを取得する取得部として機能する。なお、ここで取得される送信元ＭＡＣアドレス及びＦＣＳを、対象送信元ＭＡＣアドレス及び対象ＦＣＳともいう。
【0074】
そして、受信処理部３３２は、冗長性判定部１０４からの判定結果として、冗長フレームであることを示す「真」を受け取ると、そのイーサネットフレームを分析処理部３３３には与えずに、廃棄する。一方、受信処理部３３２は、冗長性判定部１０４からの判定結果として、冗長フレームではないことを示す「偽」を受け取ると、そのイーサネットフレームを分析処理部３３３に与える。
【0075】
分析処理部３３３は、冗長フレームではないと判定された判定対象であるイーサネットフレームに対して、予め定められた分析を行う分析部として機能する。ここでは、例えば、ネットワーク利用状況の把握、又は、ネットワーク異常の検出等の分析が行われる。
【0076】
以上に記載された受信処理部３３２、冗長性判定部１０４及び分析処理部３３３の一部又は全部も、例えば、図４（Ａ）に示されているように、メモリ１０と、メモリ１０に格納されているプログラムを実行するＣＰＵ等のプロセッサ１１とにより構成することができる。このようなプログラムは、ネットワークを通じて提供されてもよく、また、記録媒体に記録されて提供されてもよい。即ち、このようなプログラムは、例えば、プログラムプロダクトとして提供されてもよい。
言い換えると、分析装置３３０は、コンピュータにより実現することができる。
言い換えると、分析装置３３０は、コンピュータにより実現することができる。
【0077】
また、受信処理部３３２、冗長性判定部１０４及び分析処理部３３３の一部又は全部は、例えば、図４（Ｂ）に示されているように、処理回路１２で構成することもできる。
以上のように、受信処理部３３２、冗長性判定部１０４及び分析処理部３３３は、処理回路網により実現することができる。
なお、判定データ記憶部１０５は、上述のように、揮発性又は不揮発性のメモリで実現することができる。
以上のように、受信処理部３３２、冗長性判定部１０４及び分析処理部３３３は、処理回路網により実現することができる。
なお、判定データ記憶部１０５は、上述のように、揮発性又は不揮発性のメモリで実現することができる。
【0078】
以上のように、分析装置３３０は、冗長フレームを廃棄した上で分析処理を行うことができ、分析処理に不要な冗長フレームに対する分析処理を削減できる。また、この分析装置３３０は、通常のミラー機能付きレイヤ２スイッチ３００と組み合わせて使えるため、適用範囲が広いという利点も持つ。
【0079】
なお、実施の形態３においては、分析装置３３０は、実施の形態１と同様の冗長性判定部１０４及び判定データ記憶部１０５を備えるが、実施の形態３は、このような例に限定されない。例えば、分析装置３３０は、実施の形態２と同様の冗長性判定部２０４及び判定データ記憶部２０５を備えてもよい。
【0080】
以上のように、実施の形態１～３によれば、冗長性判定部１０４、２０４の判定結果に基づいて冗長フレームを廃棄する例を示したが、実施の形態１～３は、このような例に限定されない。
例えば、ミラー取得部１０３又は受信処理部３３２は、冗長性判定部１０４、２０４の判定結果に基づいて、判定対象となるイーサネットフレームにその判定結果を識別することのできる情報を付加するマーキング処理を行ってもよい。このような場合、マーキングされたイーサネットフレームに対する処理は、後段のＱｏＳ（Ｑｕａｌｉｔｙ ｏｆ Ｓｅｒｖｉｃｅ）制御機能を有する分析装置１３０又は分析処理部３３３に委ねられる。
例えば、ミラー取得部１０３又は受信処理部３３２は、冗長性判定部１０４、２０４の判定結果に基づいて、判定対象となるイーサネットフレームにその判定結果を識別することのできる情報を付加するマーキング処理を行ってもよい。このような場合、マーキングされたイーサネットフレームに対する処理は、後段のＱｏＳ（Ｑｕａｌｉｔｙ ｏｆ Ｓｅｒｖｉｃｅ）制御機能を有する分析装置１３０又は分析処理部３３３に委ねられる。
【0081】
また、実施の形態１～３では、冗長フレームを判別することで、冗長フレームを廃棄するといった処理を可能とするが、冗長フレームを廃棄してもなお後段の分析処理の負荷が許容範囲を超えているといった場合には、全体の流量を一定以下に抑えることが可能なポリシング機能が組み合わされてもよい。
【符号の説明】
【0082】
１００，２００ スイッチ、 １０１Ａ，１０１Ｂ，１０１Ｃ，１０１Ｄ ポート、 １０２ フレーム転送部、 １０３ ミラー取得部、 １０４，２０４ 冗長性判定部、 １０５，２０５ 判定データ記憶部、 １３０，３３０ 分析装置、 ３３１ ポート、 ３３２ 受信処理部、 ３３３ 分析処理部。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】