(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2025-03-21
(45)【発行日】2025-03-31
(54)【発明の名称】伝送システム、そのシリアライザ、デシリアライザ、信号処理ステム、自動車
(51)【国際特許分類】
G06F 13/38 20060101AFI20250324BHJP
G06F 13/24 20060101ALI20250324BHJP
G06F 3/00 20060101ALI20250324BHJP
【FI】
G06F13/38 340D
G06F13/24 310G
G06F3/00 P
(21)【出願番号】P 2022510440
(86)(22)【出願日】2021-03-19
(86)【国際出願番号】 JP2021011459
(87)【国際公開番号】W WO2021193455
(87)【国際公開日】2021-09-30
【審査請求日】2024-02-20
(31)【優先権主張番号】P 2020056346
(32)【優先日】2020-03-26
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105924
【氏名又は名称】森下 賢樹
(74)【代理人】
【識別番号】100133215
【氏名又は名称】真家 大樹
(72)【発明者】
【氏名】小宮 俊秀
(72)【発明者】
【氏名】中村 健哉
【審査官】豊田 真弓
(56)【参考文献】
【文献】特開2009-141526(JP,A)
【文献】特開2015-041205(JP,A)
【文献】米国特許第5664213(US,A)
【文献】米国特許第8762595(US,B1)
【文献】米国特許第6065073(US,A)
(58)【調査した分野】(Int.Cl.,DB名)
G06F 13/38
G06F 13/24
G06F 3/00
(57)【特許請求の範囲】
【請求項1】
第1領域に設けられ、前記第1領域に設けられる複数のデバイスに対して、複数の第1割り込み信号線を介して接続されるともに、第1インタフェースを介して接続されるシリアライザと、
第2領域に設けられ、前記シリアライザからシリアルデータを受信可能であり、前記第2領域に設けられるコントローラに対して、第2割り込み信号線および第2インタフェースを介して接続されるデシリアライザと、
を備え、
前記シリアライザは、前記複数の第1割り込み信号線のいずれかを介した割り込み要求を受信すると、前記複数のデバイスのうち前記割り込み要求を送信したひとつであるエラーデバイスを特定し、前記エラーデバイスの識別番号を前記デシリアライザに送信するとともに、前記第1インタフェースを介して前記エラーデバイスからステータス情報をリードし、前記エラーデバイスの前記ステータス情報を、前記デシリアライザに送信可能であり、
前記デシリアライザは、前記エラーデバイスの識別番号と前記ステータス情報を内部のレジスタに保持し、前記コントローラに、前記第2割り込み信号線を介して割り込み要求を送信可能であり、前記第2割り込み信号線を介した割り込み要求を受信した前記コントローラからのリード命令に応答して、前記エラーデバイスの前記識別番号および前記ステータス情報を前記コントローラに送信可能である、伝送システム。
【請求項2】
前記シリアライザは、前記複数のデバイスのひとつであるメインデバイスと第3インタフェースを介して接続され、
前記デシリアライザは第4インタフェースを介して前記コントローラと接続され、
前記シリアライザは、前記第3インタフェースを介して前記メインデバイスが生成するメインデータを受信し、前記メインデータを前記デシリアライザに送信し、
前記デシリアライザは、前記シリアライザから受信した前記メインデータを、前記第4インタフェースを介して前記コントローラに送信する、請求項1に記載の伝送システム。
【請求項3】
前記メインデバイスはカメラであり、前記メインデータは画像データを含む、請求項2に記載の伝送システム。
【請求項4】
請求項1から3のいずれかに記載の伝送システムを備える、信号処理システム。
【請求項5】
第1領域に設けられる複数のデバイスと、
前記第1領域に設けられるシリアライザと、
前記複数のデバイスと前記シリアライザを接続する複数の第1割り込み信号線と、
前記複数のデバイスと前記シリアライザを接続する第1インタフェースと、
第2領域に設けられ、前記シリアライザからシリアルデータを受信可能なデシリアライザと、
前記第2領域に設けられるコントローラと、
前記デシリアライザと前記コントローラを接続する第2割り込み信号線と、
前記デシリアライザと前記コントローラを接続する第2インタフェースと、
を備え、
前記複数のデバイスはそれぞれ、異常が発生すると、前記複数の第1割り込み信号線のうち対応するひとつを介して前記シリアライザに割り込み要求を送信可能であり、
前記シリアライザは、前記複数の第1割り込み信号線のいずれかを介した割り込み要求を受信すると、前記複数のデバイスのうち前記割り込み要求を送信したひとつであるエラーデバイスを特定し、前記エラーデバイスの識別番号を前記デシリアライザに送信するとともに、前記エラーデバイスからステータス情報をリードし、前記エラーデバイスの前記ステータス情報を、前記デシリアライザに送信可能であり、
前記デシリアライザは、前記エラーデバイスの識別番号と前記ステータス情報を内部のレジスタに保持し、前記コントローラに、前記第2割り込み信号線を介して割り込み要求を送信可能であり、
前記コントローラは、前記第2割り込み信号線を介した割り込み要求を受信すると、前記第2インタフェースを介して前記デシリアライザの前記レジスタから、前記エラーデバイスの前記識別番号および前記ステータス情報をリード可能である、信号処理システム。
【請求項6】
請求項4または5に記載の信号処理システムを備える、自動車。
【請求項7】
デシリアライザにシリアルデータを送信可能なシリアライザであって、
複数のデバイスと通信可能なシリアルインタフェース回路と、
前記複数のデバイスからの割り込み要求を受信する複数の割り込みピンと、
前記シリアライザにデータを送信するトランスミッタと、
前記複数の割り込みピンを監視し、前記複数のデバイスのひとつであるエラーデバイスからの割り込み要求を検出すると、前記トランスミッタを介して前記エラーデバイスの識別番号を前記シリアライザに送信するとともに、前記シリアルインタフェース回路を介して前記エラーデバイスにアクセスし、ステータス情報をリードし、前記トランスミッタを介して前記ステータス情報を、前記デシリアライザに送信可能なロジック回路と、
を備える、シリアライザ。
【請求項8】
シリアライザからシリアルデータを受信可能なデシリアライザであって、
コントローラと通信可能なシリアルインタフェース回路と、
前記コントローラと割り込み信号線を介して接続されるエラー出力ピンと、
前記シリアライザから、エラーデバイスの識別番号およびステータス情報を受信するレシーバと、
を備え、
前記レシーバが、前記シリアライザから、前記エラーデバイスの識別番号を受信すると、前記コントローラに、前記エラー出力ピンを介して割り込み要求を送信し、
前記シリアルインタフェース回路は、前記割り込み要求に応答した前記コントローラからのリードアクセスを受信すると、前記リードアクセスに応答して、前記エラーデバイスの前記識別番号および前記ステータス情報を前記コントローラに送信する、デシリアライザ。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、伝送システムに関する。
【背景技術】
【0002】
複数の半導体デバイス間で、データを高速伝送するために、差動シリアルインタフェースが広く用いられる。特に、CDR(Clock Data Recovery)方式を採用するクロックレス伝送では、シリアルデータにクロックを埋め込んで伝送することにより、単一の差動ラインを利用して、データを高速伝送可能である。
【0003】
このような差動シリアルインタフェースの用途は広がりを見せており、たとえば自動車における車載機器間のデータ伝送にも、差動シリアルインタフェースが用いられる。特許文献1には、1本の伝送路で、双方向伝送可能なAC結合のインタフェースが開示される。
【0004】
図1は、信号処理システム1Rのブロック図である。信号処理システム1Rは、第1領域A1に設けられた複数のデバイス2_1~2_3と、第1領域A1から数m~数十m離れた第2領域A2に設けられたコントローラ4と、第1領域A1と第2領域A2間で双方向伝送可能な伝送システム10を備える。伝送システム10は、第1領域A1に設けられたシリアライザ12と、第2領域A2に設けれたデシリアライザ14と、シリアライザ12とデシリアライザ14を接続する差動伝送路16を備える。
【0005】
コントローラ4は、信号処理システム1Rにおけるマスターコントローラであり、車載アプリケーションではECU(Electronic Control Unit)やISP(Image Signal Processor)、DSP(Digital Signal Processor)などと称される。
【0006】
第1領域A1のデバイス2_1~2_3のひとつ(この例ではデバイス2_1あり、たとえばカメラである)は、画像データなどの大容量データを生成する。このデバイス2_1とシリアライザ12の間は、MIPI(Mobile Industry Processor Interface)などの高速シリアルインタフェース20を介して接続される。シリアライザ12は、インタフェース20を介してデータD1を受信し、差動伝送路16を介してデシリアライザ14に伝送する。デシリアライザ14とコントローラ4の間も、同様にMIPIなどの高速シリアルインタフェース22を介して接続されており、デシリアライザ14がシリアライザ12から受信したデータD1は、高速シリアルインタフェース22を介してコントローラ4に送信される。
【0007】
第1領域A1において、複数のデバイス2_1~2_3は、I2C(Inter IC)インタフェースやSPI(Serial Peripheral Interface)などの低速シリアルインタフェース24を介してシリアライザ12と接続されている。また複数のデバイス2_1~2_3はそれぞれ、専用の割り込み信号線26_1~26_3を介して、シリアライザ12と接続されている。
【0008】
各デバイス2_#(#=1,2,3)は、内部でエラーが発生すると、内部のレジスタの所定のアドレスAdr1にエラーフラグERRをたて、所定のアドレスAdr2にエラーの要因などを示すエラーステータスSTATUSを書き込む。シリアライザ12は、低速シリアルインタフェース24を介して、各デバイス2_#のレジスタにアクセス可能である。
【0009】
第2領域A2においても、デシリアライザ14とコントローラ4は、低速シリアルインタフェース28および割り込み信号線30で接続される。コントローラ4は、任意のデバイス2の任意のアドレスを指定したリード命令を発行可能であり、コントローラ4が発行したリード命令は、デシリアライザ14からシリアライザ12に送信され、シリアライザ12が、そのリード命令を実行する。シリアライザ12は、リード命令の結果リードしたデータを、デシリアライザ14に送信し、デシリアライザ14は、元のリード命令に対する応答として、リードしたデータをコントローラ4に送信する。
【先行技術文献】
【特許文献】
【0010】
【発明の概要】
【発明が解決しようとする課題】
【0011】
本発明者らは、
図1の信号処理システム1Rにおいて、複数のデバイス2それぞれのステータス情報(エラー情報など)を、コントローラ4に集約することについて検討し、2つの比較技術1,2について検討した。
【0012】
(比較技術1)
図2は、比較技術1に係るデバイス2からコントローラ4へのステータス情報の伝送の一例を示す図である。
【0013】
デバイス2_2において異常が発生すると、エラーデバイス2_2のレジスタのアドレスAdr1のエラーフラグERRに値1が書き込まれ、アドレスAdr2に、ステータス情報STATUSが書き込まれる。非エラーデバイス2_1,2_3のエラーフラグERRの値は0である。
【0014】
デバイス2_2は、割り込み信号線26_2の割り込み要求IRQをアサートする(S1)。この割り込み要求は、シリアライザ12およびデシリアライザ14を経由してコントローラ6に送信される。コントローラ6が受信する割り込み要求IRQは、第1領域A1側の複数のデバイス2_1~2_3のいずれかにおいて異常が発生したことを示すものであり、複数のデバイス2_1~2_3のいずれがエラーデバイスであるかを知ることはできない。
【0015】
コントローラ4は、割り込み信号のアサート(S1)をトリガーとして、デバイス2_1~2_3それぞれのレジスタにアクセスし(S2_1~S2_3)、エラーフラグERRの値をリードする。
【0016】
そして、デバイス2_2から読み出したエラーフラグERRの値が1であることを検出すると、デバイス2_2をエラーデバイスと判定し、再びデバイス2_2にアクセスして(S3)、エラーステータスSTATUSをリードする。
【0017】
図3は、比較技術1に係るステータス情報の伝送のシーケンス図である。デバイス2_2においてエラーが発生すると、エラー処理が実行され、アドレスAdr1のエラーフラグERRの値が1にセットされ、アドレスAdr2のエラーステータスSTATUSにエラー要因を示す値が書き込まれる(S0)。
【0018】
エラーデバイス2_2は、シリアライザ12に割り込み要求IRQを送信する(S1a)。シリアライザ12は、割り込み要求IRQをデシリアライザS1bに送信し(S1b)、デシリアライザ14は、割り込み信号線30をアサートし、コントローラ4にエラーの発生を通知する(S1c)。
図3のS1a~S1cは、
図2のS1に相当する。
【0019】
続いてコントローラ4は、デバイス2_1のレジスタのアドレスAdr1にアクセスし(S2_1)、エラーフラグERRの値をリードする。
図3のS2_1a~S2_1fは、
図2のS2_1に相当する。具体的には、コントローラ4は、スレーブアドレスがデバイス2_1であり、アドレスがAdr1であるリード命令を発行する(S2_1a)。このリード命令はデシリアライザ14からシリアライザ12に送信され(S2_1b)、シリアライザ12はこのリード命令を実行し(S2_2c)、デバイス2_1のアドレスAdr1のエラーフラグERRの値をリードする(S2_1d)。シリアライザ12は、リードしたエラーフラグERRをデシリアライザ14に送信する(S2_1e)。デシリアライザ14は、受信したエラーフラグERRをコントローラ104に送信する。このエラーフラグERRの値にもとづいて、コントローラ4は、デバイス2_1においてエラーが発生したか否かを知ることができる。
【0020】
同様にして、コントローラ4は、デバイス2_2、2_3に対しても、エラーフラグERRをリードする(S2_2a~S2_2f、S2_3a~S2_3f)。
【0021】
図3のS3a~S3fは、
図2のS3に相当する。デバイス2_2からリードしたエラーフラグERRの値が1であるから、コントローラ4は、デバイス2_2がエラーデバイスであることを知ることができる。コントローラ4は、デバイス2_2のアドレスAdr2を対象とするリード命令を発行する(S3a)。このリード命令がデシリアライザ14からシリアライザ12に送信され(S3b)、デシリアライザ14は、デバイス2_2に格納されるステータス情報STATUSをリードする(S3c~S3d)。そしてリードしたステータス情報STATUSをデシリアライザ14に送信し(S3e)、デシリアライザ14はコントローラ4に送信する(S3f)。
【0022】
比較技術1では、デシリアライザ14とシリアライザ12の間で、4回のリードアクセス(S2_1~S2_3、S3)が発生するため、エラーステータスSTATUSを取得するまでの時間が長くなる。
【0023】
(比較技術2)
図4は、信号処理システム1Sにおけるステータス情報の伝送を説明する図である。比較技術2に係る信号処理システム1Sでは、デシリアライザ14とコントローラ4の間に、デバイス2ごとの割り込み信号線30_1~30_3が設けられている。
【0024】
デバイス2_2において異常が発生すると、エラーデバイス2_2のレジスタのアドレスAdr1のエラーフラグERRに値1が書き込まれ、アドレスAdr2に、ステータス情報STATUSが書き込まれる。非エラーデバイス2_1,2_3のエラーフラグERRの値は0である。
【0025】
デバイス2_2は、割り込み信号線26_2の割り込み要求IRQをアサートする(S1)。この割り込み要求は、シリアライザ12およびデシリアライザ14を経由してコントローラ6に送信される。デシリアライザ14は、3本の割り込み信号線30_1~30_3のうち、エラーデバイス2_2に対応する1本30_2を利用して、割り込み要求IRQをコントローラ4に送信する。コントローラ4は、この段階でデバイス2_2がエラーデバイスであることを知ることができる。
【0026】
コントローラ4は、割り込み信号のアサート(S1)をトリガーとして、デバイス2_2のレジスタのアドレスAdr2にリードアクセスし(S3)、ステータス情報STATUSをリードする。
【0027】
図5は、比較技術2に係るステータス情報の伝送のシーケンス図である。デバイス2_2においてエラーが発生すると、エラー処理が実行され、アドレスAdr1のエラーフラグERRの値が1にセットされ、アドレスAdr2のエラーステータスSTATUSにエラー要因を示す値が書き込まれる(S0)。
【0028】
エラーデバイス2_2は、シリアライザ12に割り込み要求IRQを送信する(S1a)。シリアライザ12は、割り込み要求IRQをデシリアライザS1bに送信し(S1b)、デシリアライザ14は、割り込み信号線30_2をアサートし、コントローラ4にエラーの発生を通知する(S1c)。
図5のS1a~S1cは、
図4のS1に相当する。この段階でコントローラ4は、デバイス2_2がエラーデバイスであることを知る。
【0029】
コントローラ4は、デバイス2_2のアドレスAdr2に対してリードアクセスし、ステータス情報STATUSをリードする。(S3a~S3f)。S3a~S3fは、
図3のそれと同様である。
【0030】
比較技術2では、シリアライザ12とデシリアライザ14の間のリードアクセスは1回に減らすことができるが、デシリアライザ14とコントローラ4の間に、デバイス2の個数分の割り込み信号線30_1~30_3を設ける必要があり、さらにデシリアライザ14およびコントローラ4のピン数が増えるという問題がある。
【0031】
本開示は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、ピン数や配線数の増加を抑制しつつ、コントローラが短時間でステータス情報を取得可能な伝送システムの提供にある。
【課題を解決するための手段】
【0032】
本開示のある態様の伝送システムは、第1領域に設けられ、第1領域に設けられる複数のデバイスに対して、複数の第1割り込み信号線を介して接続されるともに、第1インタフェースを介して接続されるシリアライザと、第2領域に設けられ、シリアライザからシリアルデータを受信可能であり、第2領域に設けられるコントローラに対して、第2割り込み信号線および第2インタフェースを介して接続されるデシリアライザと、を備える。シリアライザは、複数の第1割り込み信号線のいずれかを介した割り込み要求を受信すると、複数のデバイスのうち割り込み要求を送信したひとつであるエラーデバイスを特定し、エラーデバイスの識別番号を、デシリアライザに送信可能である。さらにシリアライザは、第1インタフェースを介してエラーデバイスからステータス情報をリードし、エラーデバイスのステータス情報を、デシリアライザに送信可能である。デシリアライザは、エラーデバイスの識別番号とステータス情報を内部のレジスタに保持し、コントローラに、第2割り込み信号線を介して割り込み要求を送信可能であり、第2割り込み信号線を介した割り込み要求を受信したコントローラからのリードアクセスに応答して、エラーデバイスの識別番号およびステータス情報をコントローラに送信可能である。
【0033】
本開示の別の態様は、信号処理システムである。この信号処理システムは、第1領域に設けられる複数のデバイスと、第1領域に設けられるシリアライザと、複数のデバイスとシリアライザを接続する複数の第1割り込み信号線と、複数のデバイスとシリアライザを接続する第1インタフェースと、第2領域に設けられ、シリアライザからシリアルデータを受信可能なデシリアライザと、第2領域に設けられるコントローラと、デシリアライザとコントローラを接続する第2割り込み信号線と、デシリアライザとコントローラを接続する第2インタフェースと、を備える。複数のデバイスはそれぞれ、異常が発生すると、複数の第1割り込み信号線のうち対応するひとつを介してシリアライザに割り込み要求を送信可能である。シリアライザは、複数の第1割り込み信号線のいずれかを介した割り込み要求を受信すると、複数のデバイスのうち割り込み要求を送信したひとつであるエラーデバイスを特定し、エラーデバイスの識別番号をデシリアライザに送信するとともに、エラーデバイスからステータス情報をリードし、エラーデバイスのステータス情報を、デシリアライザに送信可能である。デシリアライザは、エラーデバイスの識別番号とステータス情報を内部のレジスタに保持し、コントローラに、第2割り込み信号線を介して割り込み要求を送信可能である。コントローラは、第2割り込み信号線を介した割り込み要求を受信すると、第2インタフェースを介してデシリアライザのレジスタから、エラーデバイスの識別番号およびステータス情報をリード可能である。
【0034】
本開示のさらに別の態様は、シリアライザである。このシリアライザは、デシリアライザにシリアルデータを送信可能なシリアライザであって、複数のデバイスと通信可能なシリアルインタフェース回路と、複数のデバイスからの割り込み要求を受信する複数の割り込みピンと、シリアライザにデータを送信するトランスミッタと、複数の割り込みピンを監視し、複数のデバイスのひとつであるエラーデバイスからの割り込み要求を検出すると、トランスミッタを介してエラーデバイスの識別番号をシリアライザに送信するとともに、シリアルインタフェース回路を介してエラーデバイスにアクセスし、ステータス情報をリードし、トランスミッタを介してステータス情報を、デシリアライザに送信可能なロジック回路と、を備える。
【0035】
本開示のさらに別の態様は、デシリアライザである。このデシリアライザは、シリアライザからシリアルデータを受信可能なデシリアライザであって、コントローラと通信可能なシリアルインタフェース回路と、コントローラと割り込み信号線を介して接続されるエラー出力ピンと、シリアライザからエラーデバイスの識別番号およびステータス情報を受信するレシーバと、を備える。レシーバが、シリアライザから、エラーデバイスの識別番号を受信すると、コントローラに、エラー出力ピンを介して割り込み要求を送信し、シリアルインタフェース回路は、割り込み要求に応答したコントローラからのリードアクセスを受信すると、リードアクセスに応答して、エラーデバイスの識別番号およびステータス情報をコントローラに送信する。
【0036】
なお、以上の構成要素を任意に組み合わせたもの、あるいは本開示の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【0037】
本開示のある態様によれば、ピン数や配線数の増加を抑制しつつ、コントローラが短時間でステータス情報を取得できる。
【図面の簡単な説明】
【0038】
【
図2】比較技術1に係るデバイスからコントローラへのステータス情報の伝送の一例を示す図である。
【
図3】比較技術1に係るステータス情報の伝送のシーケンス図である。
【
図4】信号処理システムにおけるステータス情報の伝送を説明する図である。
【
図5】比較技術2に係るステータス情報の伝送のシーケンス図である。
【
図6】実施形態に係る伝送システムを備える信号処理システムのブロック図である。
【
図7】
図6の信号処理システムにおけるデバイスからコントローラへのステータス情報の伝送を説明する図である。
【
図8】
図6の信号処理システムにおけるステータス情報の伝送のシーケンス図である。
【
図9】
図9(a)~(c)は、比較技術1,比較技術2および実施形態におけるトランザクションのタイムチャートである。
【
図10】シリアライザの構成例のブロック図である。
【
図11】デシリアライザの構成例のブロック図である。
【発明を実施するための形態】
【0039】
(実施形態の概要)
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、1つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。またこの概要は、考えられるすべての実施形態の包括的な概要ではなく、実施形態の欠くべからざる構成要素を限定するものではない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態(実施例や変形例)または複数の実施形態(実施例や変形例)を指すものとして用いる場合がある。
【0040】
この概要は、考えられるすべての実施形態の広範な概要ではなく、すべての実施形態の重要な要素または重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。その唯一の目的は、後で提示するより詳細な説明の前置きとして、1つまたは複数の実施形態のいくつかの概念を簡略化した形で提示することである。
【0041】
一実施形態に係る伝送システムは、第1領域に設けられ、第1領域に設けられる複数のデバイスに対して、複数の第1割り込み信号線を介して接続されるともに、第1インタフェースを介して接続されるシリアライザと、第2領域に設けられ、シリアライザからシリアルデータを受信可能であり、第2領域に設けられるコントローラに対して、第2割り込み信号線および第2インタフェースを介して接続されるデシリアライザと、を備える。シリアライザは、複数の第1割り込み信号線のいずれかを介した割り込み要求を受信すると、複数のデバイスのうち割り込み要求を送信したひとつであるエラーデバイスを特定し、エラーデバイスの識別番号を、デシリアライザに送信可能である。さらにシリアライザは、第1インタフェースを介してエラーデバイスからステータス情報をリードし、エラーデバイスのステータス情報を、デシリアライザに送信可能である。デシリアライザは、エラーデバイスの識別番号とステータス情報を内部のレジスタに保持し、コントローラに、第2割り込み信号線を介して割り込み要求を送信可能であり、第2割り込み信号線を介した割り込み要求を受信したコントローラからのリードアクセスに応答して、エラーデバイスの識別番号およびステータス情報をコントローラに送信可能である。
【0042】
この構成によると、デシリアライザおよびシリアライザを経由したリードアクセスが不要となるため、コントローラは、短時間でステータス情報を取得できる。またデシリアライザとコントローラの間の割り込み信号線は1本でよい。
【0043】
一実施形態において、シリアライザは、複数のデバイスのひとつであるメインデバイスと第3インタフェースを介して接続され、デシリアライザは第4インタフェースを介してコントローラと接続され、シリアライザは、第3インタフェースを介してメインデバイスが生成するメインデータを受信し、メインデータをデシリアライザに送信し、デシリアライザは、シリアライザから受信したメインデータを、第4インタフェースを介してコントローラに送信してもよい。
【0044】
一実施形態において、メインデバイスはカメラであり、メインデータは画像データを含んでもよい。
【0045】
一実施形態に係る信号処理システムは、第1領域に設けられる複数のデバイスと、第1領域に設けられるシリアライザと、複数のデバイスとシリアライザを接続する複数の第1割り込み信号線と、複数のデバイスとシリアライザを接続する第1インタフェースと、第2領域に設けられ、シリアライザからシリアルデータを受信可能なデシリアライザと、第2領域に設けられるコントローラと、デシリアライザとコントローラを接続する第2割り込み信号線と、デシリアライザとコントローラを接続する第2インタフェースと、を備える。複数のデバイスはそれぞれ、異常が発生すると、複数の第1割り込み信号線のうち対応するひとつを介してシリアライザに割り込み要求を送信可能である。シリアライザは、複数の第1割り込み信号線のいずれかを介した割り込み要求を受信すると、複数のデバイスのうち割り込み要求を送信したひとつであるエラーデバイスを特定し、エラーデバイスの識別番号をデシリアライザに送信するとともに、エラーデバイスからステータス情報をリードし、エラーデバイスのステータス情報を、デシリアライザに送信可能である。デシリアライザは、エラーデバイスの識別番号とステータス情報を内部のレジスタに保持し、コントローラに、第2割り込み信号線を介して割り込み要求を送信可能である。コントローラは、第2割り込み信号線を介した割り込み要求を受信すると、第2インタフェースを介してデシリアライザのレジスタから、エラーデバイスの識別番号およびステータス情報をリード可能である。
【0046】
一実施形態に係るシリアライザは、デシリアライザにシリアルデータを送信可能なシリアライザであって、複数のデバイスと通信可能なシリアルインタフェース回路と、複数のデバイスからの割り込み要求を受信する複数の割り込みピンと、シリアライザにデータを送信するトランスミッタと、複数の割り込みピンを監視し、複数のデバイスのひとつであるエラーデバイスからの割り込み要求を検出すると、トランスミッタを介してエラーデバイスの識別番号をシリアライザに送信するとともに、シリアルインタフェース回路を介してエラーデバイスにアクセスし、ステータス情報をリードし、トランスミッタを介してステータス情報を、デシリアライザに送信可能なロジック回路と、を備える。
【0047】
一実施形態に係るデシリアライザは、シリアライザからシリアルデータを受信可能なデシリアライザであって、コントローラと通信可能なシリアルインタフェース回路と、コントローラと割り込み信号線を介して接続されるエラー出力ピンと、シリアライザからエラーデバイスの識別番号およびステータス情報を受信するレシーバと、を備える。レシーバが、シリアライザから、エラーデバイスの識別番号を受信すると、コントローラに、エラー出力ピンを介して割り込み要求を送信し、シリアルインタフェース回路は、割り込み要求に応答したコントローラからのリードアクセスを受信すると、リードアクセスに応答して、エラーデバイスの識別番号およびステータス情報をコントローラに送信する。
【0048】
(実施形態)
以下、本開示を好適な実施形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【0049】
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0050】
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0051】
図6は、実施形態に係る伝送システム110を備える信号処理システム100のブロック図である。信号処理システム100は、伝送システム110、複数N個(N≧2)のデバイス102_1~102_N、コントローラ104を備える。本実施形態ではN=3とする。
【0052】
シリアライザ200は、第1領域A1に設けられる。シリアライザ200と複数のデバイス102_1~102_3との間は、低速な第1インタフェース124を介して接続される。第1インタフェース124は特に限定されないが、オンボード、あるいは近距離用のシリアルインタフェースを用いることができる。たとえば第1インタフェース124は、シリアライザ200をマスターデバイス、複数のデバイス102_1~102_3をスレーブデバイスとするI2CあるいはSPIなどである。複数のデバイス102_1~102_3は、固有の識別番号(スレーブアドレス)を有する。
【0053】
各デバイス102_#(#=1,2,3)は、レジスタ103_#を有する。デバイス102_#は、エラーが発生すると、内部のレジスタ103_#のアドレスAdr1の値(エラーフラグERR)を1にセットし、アドレスAdr2(ステータス情報STATUS)にエラー要因などを示す値を書き込む。
【0054】
シリアライザ200は、スレーブアドレスを指定して、複数のデバイス102_1~102_3に対して、リード命令を発行する。リード命令には、リード対象となるレジスタのアドレスが含まれる。複数のデバイス102_1~102_3のうち、スレーブアドレスが一致するデバイスは、指定されたアドレスに格納されるデータを、シリアライザ200に送信する。
【0055】
またシリアライザ200と、第1領域A1に設けられる複数のデバイス102_1~102_3との間は、複数の第1割り込み信号線126_1~126_3を介して接続される。複数のデバイス102_1~102_3はそれぞれ、異常が発生すると、複数の第1割り込み信号線126_1~126_3のうち対応するひとつを介して、シリアライザ200に割り込み要求IRQ(Interrupt ReQuest)を送信する。
【0056】
シリアライザ200は、複数の第1割り込み信号線126_1~126_3のいずれかを介した割り込み要求IRQを受信すると、複数のデバイス102のうち割り込み要求を送信したひとつであるエラーデバイス102_#を特定する。シリアライザ200のメモリ(レジスタ)202には、特定したエラーデバイス102の識別番号IDが格納される。シリアライザ200は、メモリ202に格納される識別番号IDを、差動伝送路112を介してデシリアライザ300に送信する。
【0057】
またシリアライザ200は、第1インタフェース124を介してエラーデバイス102_#に対してリード命令を発行し、ステータス情報STATUSをリードし、メモリ202に格納する。シリアライザ200は、メモリ202に格納されるステータス情報STATUSを、差動伝送路112を介してデシリアライザ300に送信する。
【0058】
第2領域A2には、デシリアライザ300およびコントローラ104が設けられる。デシリアライザ300とコントローラ104の間は、低速な第2インタフェース128を介して接続される。第2インタフェース128は特に限定されないが、第1インタフェース124と同様に、I2CあるいはSPIなどの近距離あるいはオンボードのインタフェースを用いることができ、コントローラ104がマスター、デシリアライザ300がスレーブに割り当てられる。
【0059】
またデシリアライザ300とコントローラ104の間は、第2割り込み信号線130を介して接続される。
【0060】
デシリアライザ300は、シリアライザ200からエラーデバイス102_#の識別番号IDやステータス情報STATUSを内部のレジスタ302に保持する。識別番号IDは、アドレスAdr1に、ステータス情報STATUSはアドレスAdr2に格納されるものとする。
【0061】
デシリアライザ300は、シリアライザ200からエラーデバイス102_#の識別番号IDを受信すると、コントローラ104に対して、第2割り込み信号線130を介して割り込み要求IRQを送信する。
【0062】
コントローラ104は、第2割り込み信号線130を介した割り込み要求IRQを受信すると、第2インタフェース128を介して、デシリアライザ300にリード命令を発効する。このリード命令は、レジスタ302のうち、識別番号IDおよびステータス情報STATUSを格納するアドレスを含む。デシリアライザ300は、コントローラ104からのリードアクセスに応答して、エラーデバイス102の識別番号IDおよびステータス情報STATUSをコントローラ104に送信する。
【0063】
以上が伝送システム110および信号処理システム100の構成である。
【0064】
続いてその動作を説明する。
図7は、
図6の信号処理システム100におけるデバイス102からコントローラ104へのステータス情報の伝送を説明する図である。
【0065】
デバイス102_2において異常が発生する。異常の発生を示すフラグおよびその要因(ステータス情報)は、デバイス102_2の内部のレジスタ103_2に格納される。デバイス102_2は、割り込み信号線126_2の割り込み要求IRQをアサートして、異常の発生をシリアライザ200に通知する(S11)。
【0066】
シリアライザ200は、割り込み要求IRQに応答して、デバイス102_2がエラーデバイスであると特定する。そして、差動伝送路112を介して、デバイス102_2の識別番号IDをデシリアライザ300に送信する(S12)。デシリアライザ300は、受信した識別番号IDをレジスタ302に格納するとともに、第2割り込み信号線130を介してコントローラ104に割り込み要求IRQを送信する(S13)。
【0067】
コントローラ104は、割り込み要求IRQ(S13)に応答して、デシリアライザ300のレジスタ302に対するリード命令read_cmdを発行する(S14)。
【0068】
一方、シリアライザ200は、エラーデバイス102_2にリード命令read_cmdを発行し(S15)、エラーデバイス102_2のレジスタ103_2のアドレスAdr2から、ステータス情報STATUSを読み出し、読み出したステータス情報STATUSをレジスタ302に格納する。
【0069】
続いてシリアライザ200は、ステータス情報STATUSをデシリアライザ300に送信する(S16)。ステータス情報STATUSは、レジスタ303のアドレスAdr2に格納される。このステータス情報STATUSは先にコントローラ104が発行したリード命令(S14)に応答して、コントローラ104に送信される。
【0070】
図8は、
図6の信号処理システム100におけるステータス情報の伝送のシーケンス図である。
【0071】
ここでは二番目のデバイス102_2においてエラーが発生したものとする。デバイス102_2においてエラー処理(S10)が実行され、シリアライザ200に対する割り込み要求IRQがアサートされる(S11a)。シリアライザ200は、割り込み要求IRQをアサートしたデバイス102_2のデバイスID(DevID)を、デシリアライザ300に送信する(S12)。デシリアライザ300は、デバイスIDを受信すると、コントローラ104への割り込み要求IRQをアサートする(S13)。
【0072】
コントローラ104は、割り込み要求(S13)に応答して、デシリアライザ300のレジスタ302に対するリード命令read_cmdを発行する(S14a)。
【0073】
一方、シリアライザ200は、エラーデバイス102_2にリード命令read_cmdを発行し(S15a)、エラーデバイス102_2のレジスタ103_2のアドレスAdr2から、ステータス情報STATUSを読み出し(S15b)、読み出したステータス情報STATUSをレジスタ302に格納する。
【0074】
続いてシリアライザ200は、ステータス情報STATUSをデシリアライザ300に送信する(S16)。ステータス情報STATUSは、レジスタ303のアドレスAdr2に格納される。このステータス情報STATUSは先にコントローラ104が発行したリード命令(S14a)に応答して、デバイスIDとともにコントローラ104に送信される(S14b)。
【0075】
図9(a)~(c)は、比較技術1,比較技術2および実施形態におけるトランザクションのタイムチャートである。
【0076】
図9(a)を参照する。比較技術1では、デシリアライザ14とシリアライザ12の間で、4回のリードアクセス(S2_1~S2_3、S5)が発生するため、エラーステータスを取得するまでの時間が長くなる。
【0077】
図9(b)を参照する。比較技術2では、シリアライザ12とデシリアライザ14の間に、1回のリードアクセス(S5)が発生する。ただし、デバイスごとの割り込み信号線およびピンが必要であるため、ハードウェアの規模が大きくなる。
【0078】
図9(c)を参照する。本実施形態では、シリアライザ200は、割り込み信号のアサート(S11)をトリガーとして、エラーデバイスにリードアクセスし(S15)、ステータス情報を取得する。
【0079】
シリアライザ200は、取得したステータス情報をデシリアライザ300に送信する。コントローラ104は、割り込み要求S13に応答して、デシリアライザ300にリードアクセスし、ステータス情報およびエラーデバイスのIDを取得する(S14)。
【0080】
このように、本実施形態におけるリードアクセス(S15)は、
図9(a)や(b)のように、デシリアライザからの要求を待たずに実行されるため、高速である。
【0081】
続いて、シリアライザ200およびデシリアライザ300の構成例を説明する。
【0082】
図10は、シリアライザ200の構成例のブロック図である。シリアライザ200は、メモリ202、シリアルインタフェース回路204、トランスミッタ206、ロジック回路210、複数の割り込みピンIRQ1~IRQ3を備える。なお、シリアライザ200に接続可能なデバイスの個数は3に限定されない。
【0083】
シリアルインタフェース回路204は、複数のデバイス102と通信可能に構成される。その限りでないが、シリアルインタフェース回路204はたとえばI2CやSPI(Serial Peripheral Interface)に準拠してもよい。
【0084】
複数の割り込みピンIRQ1~IRQ3は、複数のデバイス102_1~102_3と接続され、割り込み要求を受信する。
【0085】
トランスミッタ206は、デシリアライザ300にデータを送信する。ロジック回路210は、複数の割り込みピンIRQ1~IRQ3を監視し、複数のデバイス102_1~102_3のひとつであるエラーデバイス102_#からの割り込み要求IRQ#を検出すると、トランスミッタ206を介して、エラーデバイス102_#のIDをデシリアライザ300に送信する。
【0086】
またロジック回路210は、シリアルインタフェース回路204を介してエラーデバイス102_#にアクセスし、ステータス情報STATUSをリードし、メモリ202に格納する。
【0087】
ロジック回路210は、エラーデバイス102の識別番号とステータス情報STATUSを、トランスミッタ206を介してデシリアライザ300に送信する。
【0088】
図11は、デシリアライザ300の構成例のブロック図である。デシリアライザ300は、レジスタ302、シリアルインタフェース回路304、レシーバ306、ロジック回路310およびエラー出力ピンERRを備える。
【0089】
エラー出力ピンERRは、コントローラ104の割り込みピンIRQと割り込み信号線を介して接続される。
【0090】
シリアルインタフェース回路304は、コントローラ104と通信可能に構成される。シリアルインタフェース回路304は、その限りでないが、シリアルインタフェース回路304はたとえばI2CやSPI(Serial Peripheral Interface)に準拠してもよい。
【0091】
レシーバ306は、シリアライザ200のトランスミッタ206からシリアルデータを受信する。このシリアルデータには、エラーデバイスの識別番号やステータス情報が含まれる。
【0092】
ロジック回路310は、レシーバ306が、シリアライザ200から、エラーデバイス102の識別番号を受信すると、コントローラ104に、エラー出力ピンERRを介して割り込み要求IRQを送信する。
【0093】
シリアルインタフェース回路304は、割り込み要求IRQに応答したコントローラ104からのリードアクセスを受信すると、リードアクセスに応答して、エラーデバイス102の識別番号およびステータス情報をコントローラ104に送信する。
【0094】
上述の実施形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【0095】
図8のシーケンス図において、コントローラ104は、割り込み要求IRQ(S13)に応答して、1回のリード命令を発行し、エラーデバイスの識別番号とステータス情報を読み出したがその限りでない。
【0096】
デシリアライザ300は、エラーデバイスの識別番号を受信すると(S12)、割り込み要求IRQを発行し、さらにエラーデバイスのステータス情報を受信すると(S16)、割り込み要求IRQを発行してもよい。この2回の割り込み要求に応答して、コントローラ104は、エラーデバイスの識別情報とステータス情報をリードしてもよい。
【0097】
図8のシーケンス図において、シリアライザ200は、エラーデバイスのステータス情報をリード(S15a)するのに先だって、デシリアライザ300にエラーデバイスの識別番号を送信したが(S12)その限りでない。シリアライザ200は、先にエラーデバイスのステータス情報をリードし、その後に、識別番号とステータス情報をデシリアライザ300に送信してもよい。
【0098】
(用途)
その限りでないが、信号処理システム100は、車載用の通信システムに利用できる。たとえば自動車には、ひとつあるいは複数のカメラが設けられる。カメラの画像は、車両のECUに集約されるが、カメラとECUの距離は数mと非常に長い。このような長い距離の伝送に、シリアライザ200とデシリアライザ300を含む伝送システム110を利用することができる。カメラは、複数のデバイス102のひとつに対応し、ECUはコントローラ104に対応する。
【0099】
実施形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【産業上の利用可能性】
【0100】
本発明は、伝送システムに関する。
【符号の説明】
【0101】
A1 第1領域
A2 第2領域
100 信号処理システム
102 デバイス
104 コントローラ
110 伝送システム
112 差動伝送路
124 第1インタフェース
126 第1割り込み信号線
128 第2インタフェース
130 第2割り込み信号線
200 シリアライザ
202 メモリ
204 シリアルインタフェース回路
206 トランスミッタ
210 ロジック回路
300 デシリアライザ
302 レジスタ
304 シリアルインタフェース回路
306 レシーバ
310 ロジック回路