知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B1)
(11)【特許番号】
(24)【登録日】2025-03-25
(45)【発行日】2025-04-02
(54)【発明の名称】電源システム、処理方法、およびプログラム
(51)【国際特許分類】
H02M 3/155 20060101AFI20250326BHJP
【ＦＩ】
H02M3/155 W
【請求項の数】
11
(21)【出願番号】P 2024030452
(22)【出願日】2024-02-29
【審査請求日】2024-02-29
(73)【特許権者】
【識別番号】000227205
【氏名又は名称】ＮＥＣプラットフォームズ株式会社
(74)【代理人】
【識別番号】100149548
【弁理士】
【氏名又は名称】松沼 泰史
(74)【代理人】
【識別番号】100181135
【弁理士】
【氏名又は名称】橋本 隆史
(72)【発明者】
【氏名】保坂 勝
【審査官】安食 泰秀
(56)【参考文献】
【文献】特開２０２０－１１２８７９（ＪＰ，Ａ）
【文献】国際公開第２０１８／０２５５９８（ＷＯ，Ａ１）
【文献】特開２０１４－１７６２４２（ＪＰ，Ａ）
【文献】特開２０１７－０８５７７１（ＪＰ，Ａ）
【文献】特開２０２１－１００３２１（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ ３／１５５
(57)【特許請求の範囲】
【請求項1】
第１同期整流方式電源と第２同期整流方式電源である２つの同期整流方式電源と、制御部とを備える電源システムであって、前記２つの同期整流方式電源のそれぞれは、
自身が備える同期整流回路の出力および自身の負荷の間に設けられるＭＯＳ－ＦＥＴと、前記ＭＯＳ－ＦＥＴが備えるダイオードのアノードおよびカソードそれぞれの電圧値を取得し、取得した前記ダイオードのアノードおよびカソードそれぞれの電圧値に基づいて、前記ＭＯＳ－ＦＥＴをオン状態またはオフ状態に制御する制御回路と、を有するオアリング回路、
を出力端に備え、
前記制御部は、
前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定し、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第２電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路が正常状態であると判定する、
電源システム。
【請求項2】
第１同期整流方式電源と第２同期整流方式電源である２つの同期整流方式電源と、制御部とを備える電源システムであって、
前記２つの同期整流方式電源のそれぞれは、
自身が備える同期整流回路の出力および自身の負荷の間に設けられるＭＯＳ－ＦＥＴと、前記ＭＯＳ－ＦＥＴが備えるダイオードのアノードおよびカソードそれぞれの電圧値を取得し、取得した前記ダイオードのアノードおよびカソードそれぞれの電圧値に基づいて、前記ＭＯＳ－ＦＥＴをオン状態またはオフ状態に制御する制御回路と、を有するオアリング回路、
を出力端に備え、
前記制御部は、
前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定し、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第１電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路がオープン故障であると判定する、
電源システム。
【請求項3】
第１同期整流方式電源と第２同期整流方式電源である２つの同期整流方式電源と、制御部とを備える電源システムであって、
前記２つの同期整流方式電源のそれぞれは、
自身が備える同期整流回路の出力および自身の負荷の間に設けられるＭＯＳ－ＦＥＴと、前記ＭＯＳ－ＦＥＴが備えるダイオードのアノードおよびカソードそれぞれの電圧値を取得し、取得した前記ダイオードのアノードおよびカソードそれぞれの電圧値に基づいて、前記ＭＯＳ－ＦＥＴをオン状態またはオフ状態に制御する制御回路と、を有するオアリング回路、
を出力端に備え、
前記制御部は、
前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定し、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記検出電流が逆流電流である場合に、前記第２同期整流方式電源の前記オアリング回路がショート故障であると判定する、
電源システム。
【請求項4】
前記制御部は、前記第２同期整流方式電源の前記オアリング回路がショート故障であると判定した場合、前記第１同期整流方式電源の出力を停止させる、
請求項３に記載の電源システム。
【請求項5】
前記制御部は、前記検出電圧を特定する、
請求項１から請求項３の何れか一項に記載の電源システム。
【請求項6】
出力端にオアリング回路を備える２つの同期整流方式電源と、制御部とを備える電源システムが実行する処理方法であって、前記２つの同期整流方式電源は、第１同期整流方式電源と第２同期整流方式電源であり、
前記２つの同期整流方式電源のそれぞれは、
自身が備える同期整流回路の出力および自身の負荷の間に設けられるＭＯＳ－ＦＥＴと、前記ＭＯＳ－ＦＥＴが備えるダイオードのアノードおよびカソードそれぞれの電圧値を取得し、取得した前記ダイオードのアノードおよびカソードそれぞれの電圧値に基づいて、前記ＭＯＳ－ＦＥＴをオン状態またはオフ状態に制御する制御回路と、を有するオアリング回路、
を出力端に備え、
前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定することと、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第２電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路が正常状態であると判定することと、
を含む処理方法。
【請求項7】
出力端にオアリング回路を備える２つの同期整流方式電源と、制御部とを備える電源システムのコンピュータであって、
前記２つの同期整流方式電源は、第１同期整流方式電源と第２同期整流方式電源であり、
前記２つの同期整流方式電源のそれぞれは、
自身が備える同期整流回路の出力および自身の負荷の間に設けられるＭＯＳ－ＦＥＴと、前記ＭＯＳ－ＦＥＴが備えるダイオードのアノードおよびカソードそれぞれの電圧値を取得し、取得した前記ダイオードのアノードおよびカソードそれぞれの電圧値に基づいて、前記ＭＯＳ－ＦＥＴをオン状態またはオフ状態に制御する制御回路と、を有するオアリング回路、
を出力端に備える、コンピュータに、
前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定することと、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第２電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路が正常状態であると判定することと、
を実行させるプログラム。
【請求項8】
出力端にオアリング回路を備える２つの同期整流方式電源と、制御部とを備える電源システムが実行する処理方法であって、
前記２つの同期整流方式電源は、第１同期整流方式電源と第２同期整流方式電源であり、
前記２つの同期整流方式電源のそれぞれは、
自身が備える同期整流回路の出力および自身の負荷の間に設けられるＭＯＳ－ＦＥＴと、前記ＭＯＳ－ＦＥＴが備えるダイオードのアノードおよびカソードそれぞれの電圧値を取得し、取得した前記ダイオードのアノードおよびカソードそれぞれの電圧値に基づいて、前記ＭＯＳ－ＦＥＴをオン状態またはオフ状態に制御する制御回路と、を有するオアリング回路、
を出力端に備え、
前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定することと、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第１電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路がオープン故障であると判定することと、
を含む処理方法。
【請求項9】
出力端にオアリング回路を備える２つの同期整流方式電源と、制御部とを備える電源システムのコンピュータであって、
前記２つの同期整流方式電源は、第１同期整流方式電源と第２同期整流方式電源であり、
前記２つの同期整流方式電源のそれぞれは、
自身が備える同期整流回路の出力および自身の負荷の間に設けられるＭＯＳ－ＦＥＴと、前記ＭＯＳ－ＦＥＴが備えるダイオードのアノードおよびカソードそれぞれの電圧値を取得し、取得した前記ダイオードのアノードおよびカソードそれぞれの電圧値に基づいて、前記ＭＯＳ－ＦＥＴをオン状態またはオフ状態に制御する制御回路と、を有するオアリング回路、
を出力端に備える、コンピュータに、
前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定することと、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第１電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路がオープン故障であると判定することと、
を実行させるプログラム。
【請求項10】
出力端にオアリング回路を備える２つの同期整流方式電源と、制御部とを備える電源システムが実行する処理方法であって、
前記２つの同期整流方式電源は、第１同期整流方式電源と第２同期整流方式電源であり、
前記２つの同期整流方式電源のそれぞれは、
自身が備える同期整流回路の出力および自身の負荷の間に設けられるＭＯＳ－ＦＥＴと、前記ＭＯＳ－ＦＥＴが備えるダイオードのアノードおよびカソードそれぞれの電圧値を取得し、取得した前記ダイオードのアノードおよびカソードそれぞれの電圧値に基づいて、前記ＭＯＳ－ＦＥＴをオン状態またはオフ状態に制御する制御回路と、を有するオアリング回路、
を出力端に備え、
前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定することと、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記検出電流が逆流電流である場合に、前記第２同期整流方式電源の前記オアリング回路がショート故障であると判定することと、
を含む処理方法。
【請求項11】
出力端にオアリング回路を備える２つの同期整流方式電源と、制御部とを備える電源システムのコンピュータであって、
前記２つの同期整流方式電源は、第１同期整流方式電源と第２同期整流方式電源であり、
前記２つの同期整流方式電源のそれぞれは、
自身が備える同期整流回路の出力および自身の負荷の間に設けられるＭＯＳ－ＦＥＴと、前記ＭＯＳ－ＦＥＴが備えるダイオードのアノードおよびカソードそれぞれの電圧値を取得し、取得した前記ダイオードのアノードおよびカソードそれぞれの電圧値に基づいて、前記ＭＯＳ－ＦＥＴをオン状態またはオフ状態に制御する制御回路と、を有するオアリング回路、
を出力端に備える、コンピュータに、
前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定することと、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記検出電流が逆流電流である場合に、前記第２同期整流方式電源の前記オアリング回路がショート故障であると判定することと、
を実行させるプログラム。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、電源システム、処理方法、およびプログラムに関する。
【背景技術】
【0002】
さまざまな分野で電源が用いられている。特許文献１には、関連する技術として、並列運転される電源装置における逆電流を防止する電源システムに関する技術が開示されている。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０００－２７０５４８号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１に関連するシステムでは、利便性を向上させることのできる技術が求められている。
【0005】
本開示の各態様は、上記の課題を解決することのできる電源システム、処理方法、およびプログラムを提供することを目的の１つとしている。
【課題を解決するための手段】
【0006】
上記目的を達成するために、本開示の一態様によれば、電源システムは、第１同期整流方式電源と第２同期整流方式電源である２つの同期整流方式電源と、制御部とを備える電源システムであって、前記２つの同期整流方式電源のそれぞれは、自身が備える同期整流回路の出力および自身の負荷の間に設けられるＭＯＳ－ＦＥＴと、前記ＭＯＳ－ＦＥＴが備えるダイオードのアノードおよびカソードそれぞれの電圧値を取得し、取得した前記ダイオードのアノードおよびカソードそれぞれの電圧値に基づいて、前記ＭＯＳ－ＦＥＴをオン状態またはオフ状態に制御する制御回路と、を有するオアリング回路、を出力端に備え、前記制御部は、前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定し、前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第２電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路が正常状態であると判定する。
上記目的を達成するために、本開示の別の態様によれば、電源システムは、第１同期整流方式電源と第２同期整流方式電源である２つの同期整流方式電源と、制御部とを備える電源システムであって、前記２つの同期整流方式電源のそれぞれは、自身が備える同期整流回路の出力および自身の負荷の間に設けられるＭＯＳ－ＦＥＴと、前記ＭＯＳ－ＦＥＴが備えるダイオードのアノードおよびカソードそれぞれの電圧値を取得し、取得した前記ダイオードのアノードおよびカソードそれぞれの電圧値に基づいて、前記ＭＯＳ－ＦＥＴをオン状態またはオフ状態に制御する制御回路と、を有するオアリング回路、を出力端に備え、前記制御部は、前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定し、前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第１電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路がオープン故障であると判定する。
上記目的を達成するために、本開示の別の態様によれば、電源システムは、第１同期整流方式電源と第２同期整流方式電源である２つの同期整流方式電源と、制御部とを備える電源システムであって、前記２つの同期整流方式電源のそれぞれは、自身が備える同期整流回路の出力および自身の負荷の間に設けられるＭＯＳ－ＦＥＴと、前記ＭＯＳ－ＦＥＴが備えるダイオードのアノードおよびカソードそれぞれの電圧値を取得し、取得した前記ダイオードのアノードおよびカソードそれぞれの電圧値に基づいて、前記ＭＯＳ－ＦＥＴをオン状態またはオフ状態に制御する制御回路と、を有するオアリング回路、を出力端に備え、前記制御部は、前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定し、前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記検出電流が逆流電流である場合に、前記第２同期整流方式電源の前記オアリング回路がショート故障であると判定する。
上記目的を達成するために、本開示の別の態様によれば、電源システムは、第１同期整流方式電源と第２同期整流方式電源である２つの同期整流方式電源と、制御部とを備える電源システムであって、前記２つの同期整流方式電源のそれぞれは、自身が備える同期整流回路の出力および自身の負荷の間に設けられるＭＯＳ－ＦＥＴと、前記ＭＯＳ－ＦＥＴが備えるダイオードのアノードおよびカソードそれぞれの電圧値を取得し、取得した前記ダイオードのアノードおよびカソードそれぞれの電圧値に基づいて、前記ＭＯＳ－ＦＥＴをオン状態またはオフ状態に制御する制御回路と、を有するオアリング回路、を出力端に備え、前記制御部は、前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定し、前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第１電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路がオープン故障であると判定する。
上記目的を達成するために、本開示の別の態様によれば、電源システムは、第１同期整流方式電源と第２同期整流方式電源である２つの同期整流方式電源と、制御部とを備える電源システムであって、前記２つの同期整流方式電源のそれぞれは、自身が備える同期整流回路の出力および自身の負荷の間に設けられるＭＯＳ－ＦＥＴと、前記ＭＯＳ－ＦＥＴが備えるダイオードのアノードおよびカソードそれぞれの電圧値を取得し、取得した前記ダイオードのアノードおよびカソードそれぞれの電圧値に基づいて、前記ＭＯＳ－ＦＥＴをオン状態またはオフ状態に制御する制御回路と、を有するオアリング回路、を出力端に備え、前記制御部は、前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定し、前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記検出電流が逆流電流である場合に、前記第２同期整流方式電源の前記オアリング回路がショート故障であると判定する。
【0007】
上記目的を達成するために、本開示の別の態様によれば、処理方法は、出力端にオアリング回路を備える２つの同期整流方式電源と、制御部とを備える電源システムが実行する処理方法であって、前記２つの同期整流方式電源は、第１同期整流方式電源と第２同期整流方式電源であり、前記２つの同期整流方式電源のそれぞれは、自身が備える同期整流回路の出力および自身の負荷の間に設けられるＭＯＳ－ＦＥＴと、前記ＭＯＳ－ＦＥＴが備えるダイオードのアノードおよびカソードそれぞれの電圧値を取得し、取得した前記ダイオードのアノードおよびカソードそれぞれの電圧値に基づいて、前記ＭＯＳ－ＦＥＴをオン状態またはオフ状態に制御する制御回路と、を有するオアリング回路、を出力端に備え、前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定することと、前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第２電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路が正常状態であると判定することと、を含む。
上記目的を達成するために、本開示の別の態様によれば、処理方法は、出力端にオアリング回路を備える２つの同期整流方式電源と、制御部とを備える電源システムが実行する処理方法であって、前記２つの同期整流方式電源は、第１同期整流方式電源と第２同期整流方式電源であり、前記２つの同期整流方式電源のそれぞれは、自身が備える同期整流回路の出力および自身の負荷の間に設けられるＭＯＳ－ＦＥＴと、前記ＭＯＳ－ＦＥＴが備えるダイオードのアノードおよびカソードそれぞれの電圧値を取得し、取得した前記ダイオードのアノードおよびカソードそれぞれの電圧値に基づいて、前記ＭＯＳ－ＦＥＴをオン状態またはオフ状態に制御する制御回路と、を有するオアリング回路、を出力端に備え、前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定することと、前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第１電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路がオープン故障であると判定することと、を含む。
上記目的を達成するために、本開示の別の態様によれば、処理方法は、出力端にオアリング回路を備える２つの同期整流方式電源と、制御部とを備える電源システムが実行する処理方法であって、前記２つの同期整流方式電源は、第１同期整流方式電源と第２同期整流方式電源であり、前記２つの同期整流方式電源のそれぞれは、自身が備える同期整流回路の出力および自身の負荷の間に設けられるＭＯＳ－ＦＥＴと、前記ＭＯＳ－ＦＥＴが備えるダイオードのアノードおよびカソードそれぞれの電圧値を取得し、取得した前記ダイオードのアノードおよびカソードそれぞれの電圧値に基づいて、前記ＭＯＳ－ＦＥＴをオン状態またはオフ状態に制御する制御回路と、を有するオアリング回路、を出力端に備え、前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定することと、前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記検出電流が逆流電流である場合に、前記第２同期整流方式電源の前記オアリング回路がショート故障であると判定することと、を含む。
上記目的を達成するために、本開示の別の態様によれば、処理方法は、出力端にオアリング回路を備える２つの同期整流方式電源と、制御部とを備える電源システムが実行する処理方法であって、前記２つの同期整流方式電源は、第１同期整流方式電源と第２同期整流方式電源であり、前記２つの同期整流方式電源のそれぞれは、自身が備える同期整流回路の出力および自身の負荷の間に設けられるＭＯＳ－ＦＥＴと、前記ＭＯＳ－ＦＥＴが備えるダイオードのアノードおよびカソードそれぞれの電圧値を取得し、取得した前記ダイオードのアノードおよびカソードそれぞれの電圧値に基づいて、前記ＭＯＳ－ＦＥＴをオン状態またはオフ状態に制御する制御回路と、を有するオアリング回路、を出力端に備え、前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定することと、前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第１電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路がオープン故障であると判定することと、を含む。
上記目的を達成するために、本開示の別の態様によれば、処理方法は、出力端にオアリング回路を備える２つの同期整流方式電源と、制御部とを備える電源システムが実行する処理方法であって、前記２つの同期整流方式電源は、第１同期整流方式電源と第２同期整流方式電源であり、前記２つの同期整流方式電源のそれぞれは、自身が備える同期整流回路の出力および自身の負荷の間に設けられるＭＯＳ－ＦＥＴと、前記ＭＯＳ－ＦＥＴが備えるダイオードのアノードおよびカソードそれぞれの電圧値を取得し、取得した前記ダイオードのアノードおよびカソードそれぞれの電圧値に基づいて、前記ＭＯＳ－ＦＥＴをオン状態またはオフ状態に制御する制御回路と、を有するオアリング回路、を出力端に備え、前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定することと、前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記検出電流が逆流電流である場合に、前記第２同期整流方式電源の前記オアリング回路がショート故障であると判定することと、を含む。
【0008】
上記目的を達成するために、本開示の別の態様によれば、プログラムは、出力端にオアリング回路を備える２つの同期整流方式電源と、制御部とを備える電源システムのコンピュータであって、前記２つの同期整流方式電源は、第１同期整流方式電源と第２同期整流方式電源であり、前記２つの同期整流方式電源のそれぞれは、自身が備える同期整流回路の出力および自身の負荷の間に設けられるＭＯＳ－ＦＥＴと、前記ＭＯＳ－ＦＥＴが備えるダイオードのアノードおよびカソードそれぞれの電圧値を取得し、取得した前記ダイオードのアノードおよびカソードそれぞれの電圧値に基づいて、前記ＭＯＳ－ＦＥＴをオン状態またはオフ状態に制御する制御回路と、を有するオアリング回路、を出力端に備える、コンピュータに、前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定することと、前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第２電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路が正常状態であると判定することと、を実行させる。
上記目的を達成するために、本開示の別の態様によれば、プログラムは、出力端にオアリング回路を備える２つの同期整流方式電源と、制御部とを備える電源システムのコンピュータであって、前記２つの同期整流方式電源は、第１同期整流方式電源と第２同期整流方式電源であり、前記２つの同期整流方式電源のそれぞれは、自身が備える同期整流回路の出力および自身の負荷の間に設けられるＭＯＳ－ＦＥＴと、前記ＭＯＳ－ＦＥＴが備えるダイオードのアノードおよびカソードそれぞれの電圧値を取得し、取得した前記ダイオードのアノードおよびカソードそれぞれの電圧値に基づいて、前記ＭＯＳ－ＦＥＴをオン状態またはオフ状態に制御する制御回路と、を有するオアリング回路、を出力端に備える、コンピュータに、前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定することと、前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第１電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路がオープン故障であると判定することと、を実行させる。
上記目的を達成するために、本開示の別の態様によれば、プログラムは、出力端にオアリング回路を備える２つの同期整流方式電源と、制御部とを備える電源システムのコンピュータであって、前記２つの同期整流方式電源は、第１同期整流方式電源と第２同期整流方式電源であり、前記２つの同期整流方式電源のそれぞれは、自身が備える同期整流回路の出力および自身の負荷の間に設けられるＭＯＳ－ＦＥＴと、前記ＭＯＳ－ＦＥＴが備えるダイオードのアノードおよびカソードそれぞれの電圧値を取得し、取得した前記ダイオードのアノードおよびカソードそれぞれの電圧値に基づいて、前記ＭＯＳ－ＦＥＴをオン状態またはオフ状態に制御する制御回路と、を有するオアリング回路、を出力端に備える、コンピュータに、前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定することと、前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記検出電流が逆流電流である場合に、前記第２同期整流方式電源の前記オアリング回路がショート故障であると判定することと、を実行させる。
上記目的を達成するために、本開示の別の態様によれば、プログラムは、出力端にオアリング回路を備える２つの同期整流方式電源と、制御部とを備える電源システムのコンピュータであって、前記２つの同期整流方式電源は、第１同期整流方式電源と第２同期整流方式電源であり、前記２つの同期整流方式電源のそれぞれは、自身が備える同期整流回路の出力および自身の負荷の間に設けられるＭＯＳ－ＦＥＴと、前記ＭＯＳ－ＦＥＴが備えるダイオードのアノードおよびカソードそれぞれの電圧値を取得し、取得した前記ダイオードのアノードおよびカソードそれぞれの電圧値に基づいて、前記ＭＯＳ－ＦＥＴをオン状態またはオフ状態に制御する制御回路と、を有するオアリング回路、を出力端に備える、コンピュータに、前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定することと、前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第１電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路がオープン故障であると判定することと、を実行させる。
上記目的を達成するために、本開示の別の態様によれば、プログラムは、出力端にオアリング回路を備える２つの同期整流方式電源と、制御部とを備える電源システムのコンピュータであって、前記２つの同期整流方式電源は、第１同期整流方式電源と第２同期整流方式電源であり、前記２つの同期整流方式電源のそれぞれは、自身が備える同期整流回路の出力および自身の負荷の間に設けられるＭＯＳ－ＦＥＴと、前記ＭＯＳ－ＦＥＴが備えるダイオードのアノードおよびカソードそれぞれの電圧値を取得し、取得した前記ダイオードのアノードおよびカソードそれぞれの電圧値に基づいて、前記ＭＯＳ－ＦＥＴをオン状態またはオフ状態に制御する制御回路と、を有するオアリング回路、を出力端に備える、コンピュータに、前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定することと、前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記検出電流が逆流電流である場合に、前記第２同期整流方式電源の前記オアリング回路がショート故障であると判定することと、を実行させる。
【発明の効果】
【0009】
本開示の各態様によれば、利便性を向上させることができる。
【図面の簡単な説明】
【0010】
【図1】本開示のいくつかの実施形態にかかる電源システムの構成の一例を示す図である。
【図2】本開示のいくつかの実施形態にかかる電源システムの処理フローの一例を示す図である。
【図3】本開示のいくつかの実施形態にかかる制御部が行うオアリング回路の状態の判定の一例を示す図である。
【図4】本開示のいくつかの実施形態にかかる電源システムの構成の一例を示す図である。
【図5】本開示のいくつかの実施形態にかかる電源システムの処理フローの一例を示す図である。
【図6】少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。
【発明を実施するための形態】
【0011】
以下、図面を参照しながら実施形態について詳しく説明する。
＜実施形態＞
（電源システムの構成）
本開示の一実施形態にかかる電源システム１について図面を参照して説明する。電源システム１は、後述するオアリング回路１０２の状態を判定することのできるシステムである。
＜実施形態＞
（電源システムの構成）
本開示の一実施形態にかかる電源システム１について図面を参照して説明する。電源システム１は、後述するオアリング回路１０２の状態を判定することのできるシステムである。
【0012】
図１は、本開示のいくつかの実施形態にかかる電源システム１の構成の一例を示す図である。本開示の一実施形態にかかる電源システム１は、図１に示すように、同期整流方式電源１０ａ、１０ｂ、電源制御部２０、および負荷３０を備える。同期整流方式電源１０ａは、図１に示すように、配線Ｌ１を介して電源制御部２０に接続される。同期整流方式電源１０ｂは、図１に示すように、配線Ｌ２を介して電源制御部２０に接続される。同期整流方式電源１０ａ、１０ｂそれぞれの出力は、負荷３０に接続される。電源制御部２０は、配線Ｌ３を介して負荷３０に接続される。配線Ｌ１は、同期整流方式電源１０ａの制御および異常検出のための配線である。配線Ｌ２は、同期整流方式電源１０ｂの制御および異常検出のための配線である。配線Ｌ３は、負荷３０における電圧の値を検出するための配線である。以下、同期整流方式電源１０ａ、１０ｂを総称して同期整流方式電源１０と呼ぶことがある。
【0013】
【0014】
同期整流回路１０１は、ＭＯＳ－ＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ－Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）１０１１、１０１２、電流検出回路１０１３、インダクタＬ、およびキャパシタＣを備える。
【0015】
ＭＯＳ－ＦＥＴ１０１１は、電源制御部２０による制御の下、オン状態またはオフ状態になる。ＭＯＳ－ＦＥＴ１０１２は、電源制御部２０による制御の下、オン状態またはオフ状態になる。電源制御部２０による制御の下、ＭＯＳ－ＦＥＴ１０１１、１０１２のそれぞれがオン状態またはオフ状態になる（すなわち、スイッチングする）ことにより、同期整流回路１０１に入力された電圧は整流される。
【0016】
電流検出回路１０１３は、同期整流回路１０１において、出力側から入力側に流れる電流（すなわち、逆流する異常電流）を検出する。インダクタＬおよびキャパシタＣは、ＬＣフィルタを構成する。このＬＣフィルタにより、キャパシタＣのみで同期整流回路１０１の出力電圧を平滑化する場合に比べて、同期整流回路１０１の出力電圧におけるリップルの発生を抑制することができる。
【0017】
オアリング回路１０２は、同期整流回路１０１の出力に接続される。オアリング回路１０２は、ＭＯＳ－ＦＥＴ１０２１、および制御回路１０２２を備える。
【0018】
ＭＯＳ－ＦＥＴ１０２１は、同期整流回路１０１の出力と、負荷３０との間に設けられる。ＭＯＳ－ＦＥＴ１０２１は、制御回路１０２２による制御の下、オン状態またはオフ状態になる。
【0019】
制御回路１０２２は、ＭＯＳ－ＦＥＴ１０２１のアノードおよびカソードそれぞれの電圧値を取得する。そして、制御回路１０２２は、取得したＭＯＳ－ＦＥＴ１０２１のアノードおよびカソードそれぞれの電圧値に基づいて、ＭＯＳ－ＦＥＴ１０２１をオン状態またはオフ状態に制御する。具体的には、ＭＯＳ－ＦＥＴ１０２１のアノードの電圧値がカソードの電圧値よりも高い場合、制御回路１０２２は、ＭＯＳ－ＦＥＴ１０２１をオン状態にする。また、ＭＯＳ－ＦＥＴ１０２１のアノードの電圧値がカソードの電圧値よりも低い場合、制御回路１０２２は、ＭＯＳ－ＦＥＴ１０２１をオフ状態にする。なお、制御回路１０２２がＭＯＳ－ＦＥＴ１０２１をオフ状態にした場合、同期整流方式電源１０の出力側から入力側へ逆流する異常電流の発生が抑制される。
【0020】
電源制御部２０は、図１に示すように、制御部２０１、および記憶部２０２を備える。制御部２０１は、同期整流回路１０１のそれぞれを制御する。具体的には、制御部２０１は、ＭＯＳ－ＦＥＴ１０１１をオン状態にした場合、ＭＯＳ－ＦＥＴ１０１２をオフ状態にする。また、制御部２０１は、ＭＯＳ－ＦＥＴ１０１１をオフ状態にした場合、ＭＯＳ－ＦＥＴ１０１２をオン状態にする。なお、デッドタイムを設ける場合、デッドタイムでは、制御部２０１は、ＭＯＳ－ＦＥＴ１０１１、１０１２のそれぞれをオフ状態にする。また、デッドタイム以外では、制御部２０１は、ＭＯＳ－ＦＥＴ１０１１をオン状態にする場合、ＭＯＳ－ＦＥＴ１０１２をオフ状態にし、ＭＯＳ－ＦＥＴ１０１１をオフ状態にした場合、ＭＯＳ－ＦＥＴ１０１２をオン状態にする。記憶部２０２は、電源制御部２０が行う種々の処理に必要な情報を記憶する。
【0021】
負荷３０は、同期整流方式電源１０の駆動対象である。すなわち、負荷３０は、同期整流方式電源１０から給電される。
【0022】
なお、本開示の一実施形態にかかる電源システム１が行う上述の処理は、一例であって、上述の処理に限定されない。例えば、電源システム１は、以下で説明する処理を行うものであってもよい。
【0023】
（本開示の電源システムが行う処理）
図２は、本開示のいくつかの実施形態にかかる電源システム１の処理フローの一例を示す図である。ここでは、図２に示す電源システム１が行う故障を検出する処理について説明する。
図２は、本開示のいくつかの実施形態にかかる電源システム１の処理フローの一例を示す図である。ここでは、図２に示す電源システム１が行う故障を検出する処理について説明する。
【0024】
電源制御部２０の制御部２０１は、配線Ｌ１を介して通常時の電圧値（電圧Ｎｏｒｍａｌ）から上昇させる指示である電圧Ｈｉｇｈ指示を同期整流方式電源１０ａの同期整流回路１０１に送信することにより、同期整流方式電源１０ａの同期整流回路１０１の出力電圧を上昇させる（ステップＳ１）。この時上昇させる電圧値は、同期整流方式電源１０ａの同期整流回路１０１の動作範囲である＋３％程度（すなわち、通常時の電圧値（電圧Ｎｏｒｍａｌ）に対する＋３％程度）が想定される。この指示により、同期整流方式電源１０ａの同期整流回路１０１の出力電圧は、同期整流方式電源１０ｂの同期整流回路１０１の出力電圧よりも高くなる。このことから、同期整流方式電源１０ａのオアリング回路１０２内のＭＯＳ－ＦＥＴ１０２１では、アノード（Ａ）の電位がカソード（Ｃ）の電位よりも高くなる。その結果、同期整流方式電源１０ａのオアリング回路１０２がオン状態となる（ステップＳ２）。
【0025】
また、同期整流方式電源１０ｂのオアリング回路１０２内のＭＯＳ－ＦＥＴ１０２１では、カソード（Ｃ）の電位は、アノード（Ａ）の電位よりも高くなる。その結果、同期整流方式電源１０ｂのオアリング回路１０２がオフ状態となる（ステップＳ３）。これにより、電源制御部２０の制御部２０１が配線Ｌ１を介して電圧Ｈｉｇｈ指示を送信することにより同期整流方式電源１０ａの同期整流回路１０１の出力電圧を上昇させた電圧値が、負荷３０に印可される（ステップＳ４）。
【0026】
電源制御部２０の制御部２０１は、配線Ｌ３を介して負荷３０に印加された電圧値を検出する（ステップＳ５）。制御部２０１は、検出した電圧値を、電源制御部２０の記憶部２０２に予め記憶しておいた電圧Ｈｉｇｈ指示時の負荷３０における電圧値と比較する。制御部２０１は、この比較により、以下に示すように、オアリング回路１０２の状態を判定する（ステップＳ６）ことができる。
【0027】
図３は、本開示のいくつかの実施形態にかかる制御部２０１が行うオアリング回路１０２の状態の判定の一例を示す図である。次に、制御部２０１が行うオアリング回路１０２の状態を判定する処理について説明する。なお、同期整流方式電源１０ａの同期整流回路１０１の出力電圧は、電圧Ｈｉｇｈ指示により通常時の電圧値（電圧Ｎｏｒｍａｌ）よりも高い電圧値（電圧Ｈｉｇｈ）となっているものとする。また、同期整流方式電源１０ｂの同期整流回路１０１の出力電圧は、通常時の電圧値（電圧Ｎｏｒｍａｌ）となっているものとする。
【0028】
制御部２０１は、負荷３０の電圧値が電圧Ｈｉｇｈの電圧値と同じであるか（「電圧Ｈｉｇｈ」）、負荷３０の電圧値が通常時の電圧値（電圧Ｎｏｒｍａｌ）と同じであるか「電圧Ｎｏｒｍａｌ」）、同期整流方式電源１０ｂの電流検出回路１０１３が逆流方向の電流値を検出したか（「逆流方向の電流値を検出」）を判定する（ステップＳ１１）。
【0029】
制御部２０１は、負荷３０の電圧値が電圧Ｈｉｇｈ時の電圧値と同じであると判定した場合（ステップＳ１１において「電圧Ｈｉｇｈ」）、同期整流方式電源１０ａのオアリング回路１０２が正常状態であると判定する（ステップＳ１２）。また、制御部２０１は、同期整流方式電源１０ａの同期整流回路１０１に電圧Ｈｉｇｈ指示を送信しているにもかかわらず、負荷３０の電圧値が通常時の電圧値（電圧Ｎｏｒｍａｌ）と同じであると判定した場合（ステップＳ１１において「電圧Ｎｏｒｍａｌ」）、同期整流方式電源１０ａのオアリング回路１０２がオープン故障であると判定する（ステップＳ１３）。また、制御部２０１は、配線Ｌ２を介して、同期整流方式電源１０ｂの同期整流回路１０１が備える電流検出回路１０１３が逆流方向の電流値を検出したと判定した場合（ステップＳ１１において「逆流方向の電流値を検出」）、同期整流方式電源１０ｂのオアリング回路１０２の異常により逆流電流が発生していると判定する。この場合、電圧を上昇させた同期整流方式電源１０ａ側から同期整流方式電源１０ｂ側への逆流防止ができていないことになる。そのため、制御部２０１は、同期整流方式電源１０ｂの同期整流回路１０１の動作を停止させるとともに、同期整流方式電源１０ｂのオアリング回路１０２がショート故障であると判定する（ステップＳ１４）。
【0030】
また、電源制御部２０の制御部２０１が配線Ｌ２を介して電圧Ｈｉｇｈ指示を送信することにより同期整流方式電源１０ｂの同期整流回路１０１の出力電圧を上昇させた場合にも上記の考えと同様の考えにより、同期整流方式電源１０ｂのオアリング回路１０２のオープン故障の検出と、同期整流方式電源１０ａのオアリング回路１０２のショート故障の検出を行うことができる。
【0031】
そこで、ステップＳ１２の状態において、制御部２０１は、配線Ｌ２を介して電圧Ｈｉｇｈ指示を同期整流方式電源１０ｂの同期整流回路１０１に送信する（ステップＳ１５）。これにより、同期整流方式電源１０ｂの同期整流回路１０１の出力電圧を通常時の電圧値（電圧Ｎｏｒｍａｌ）よりも高い電圧値（電圧Ｈｉｇｈ）となっているものとする。また、同期整流方式電源１０ｂの同期整流回路１０１の出力電圧は、通常時の電圧値（電圧Ｎｏｒｍａｌ）となっているものとする。
【0032】
制御部２０１は、負荷３０の電圧値が電圧Ｈｉｇｈの電圧値と同じであるか（「電圧Ｈｉｇｈ」）、負荷３０の電圧値が通常時の電圧値（電圧Ｎｏｒｍａｌ）と同じであるか「電圧Ｎｏｒｍａｌ」）、同期整流方式電源１０ａの電流検出回路１０１３が逆流方向の電流値を検出したか（「逆流方向の電流値を検出」）を判定する（ステップＳ１６）。
【0033】
制御部２０１は、負荷３０の電圧値が電圧Ｈｉｇｈ時の電圧値と同じであると判定した場合（ステップＳ１６において「電圧Ｈｉｇｈ」）、同期整流方式電源１０ｂのオアリング回路１０２が正常状態であると判定する（ステップＳ１７）。また、制御部２０１は、同期整流方式電源１０ｂの同期整流回路１０１に電圧Ｈｉｇｈ指示を送信しているにもかかわらず、負荷３０の電圧値が通常時の電圧値（電圧Ｎｏｒｍａｌ）と同じであると判定した場合（ステップＳ１６において「電圧Ｎｏｒｍａｌ」）、同期整流方式電源１０ｂのオアリング回路１０２がオープン故障であると判定する（ステップＳ１８）。また、制御部２０１は、配線Ｌ１を介して、同期整流方式電源１０ａの同期整流回路１０１が備える電流検出回路１０１３が逆流方向の電流値を検出したと判定した場合（ステップＳ１６において「逆流方向の電流値を検出」）、同期整流方式電源１０ａのオアリング回路１０２の異常により逆流電流が発生していると判定する。この場合、電圧を上昇させた同期整流方式電源１０ｂ側から同期整流方式電源１０ａ側への逆流防止ができていないことになる。そのため、制御部２０１は、同期整流方式電源１０ａの同期整流回路１０１の動作を停止させるとともに、同期整流方式電源１０ａのオアリング回路１０２がショート故障であると判定する（ステップＳ１９）。
【0034】
なお、同期整流方式電源１０ａの同期整流回路１０１が備える電流検出回路１０１３、および同期整流方式電源１０ｂの同期整流回路１０１が備える電流検出回路１０１３が逆流電流の発生を直接検出する場合、逆流電流発生による異常検出および異常検出による同期整流回路１０１の動作の停止を短時間に行うことが可能である。更に、短時間に異常検出が可能となることで、逆流電流を最小限に抑え同期整流回路１０１の故障を抑止するとともに、出力電圧を上昇させた同期整流回路１０１の出力における過電流による異常状態を回避することが可能となる。これにより他の正常動作中の同期整流方式電源の運用に影響を与えることなく、オアリング回路１０２がショート故障した同期整流方式電源１０を速やかに停止させることができ、故障が発生したオアリング回路１０２を備える同期整流方式電源１０を安全に交換することが可能となる。
【0035】
（利点）
以上、本開示の一実施形態にかかる電源システム１について説明した。電源システム１は、２つの同期整流方式電源１０と、制御部２０１とを備える電源システムである。前記２つの同期整流方式電源１０のそれぞれは、出力端にオアリング回路１０２、を備える。前記制御部２０１は、前記２つの同期整流方式電源１０の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路１０２に接続される負荷における電圧値に基づいて、前記オアリング回路１０２の状態を判定する。
以上、本開示の一実施形態にかかる電源システム１について説明した。電源システム１は、２つの同期整流方式電源１０と、制御部２０１とを備える電源システムである。前記２つの同期整流方式電源１０のそれぞれは、出力端にオアリング回路１０２、を備える。前記制御部２０１は、前記２つの同期整流方式電源１０の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路１０２に接続される負荷における電圧値に基づいて、前記オアリング回路１０２の状態を判定する。
【0036】
この電源システム１により、オアリング回路１０２の状態を判定することができる。つまり、電源システム１は、利便性を向上させることができる。
【0037】
なお、本開示の別の実施形態では、電源システム１は、３つ以上の同期整流方式電源１０を備えるものであってもよい。また、オアリング回路１０２は、ＭＯＳ－ＦＥＴの代わりにダイオードを使用するものであってもよい。
【0038】
（利点）
電源システム１は、３つ以上の同期整流方式電源１０を備えるものであっても、制御部２０１は、オアリング回路１０２の状態を判定することができる。また、オアリング回路１０２は、ＭＯＳ－ＦＥＴの代わりにダイオードを使用した場合であっても、ＭＯＳ－ＦＥＴと使用する場合と同様に、他の同期整流方式電源に影響を与えることなく、故障が発生したオアリング回路を備える同期整流方式電源を速やかに停止させることができる。
電源システム１は、３つ以上の同期整流方式電源１０を備えるものであっても、制御部２０１は、オアリング回路１０２の状態を判定することができる。また、オアリング回路１０２は、ＭＯＳ－ＦＥＴの代わりにダイオードを使用した場合であっても、ＭＯＳ－ＦＥＴと使用する場合と同様に、他の同期整流方式電源に影響を与えることなく、故障が発生したオアリング回路を備える同期整流方式電源を速やかに停止させることができる。
【0039】
図４は、本開示のいくつかの実施形態にかかる電源システム１の構成の一例を示す図である。電源システム１は、図４に示すように、２つの同期整流方式電源３０１と、制御部３０２とを備える電源システムである。電源システム１において、前記２つの同期整流方式電源３０１のそれぞれは、出力端にオアリング回路を備える。前記制御部３０２は、前記２つの同期整流方式電源３０１の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定する。
【0040】
２つの同期整流方式電源３０１は、例えば、図１に例示されている同期整流方式電源１０ａ、１０ｂが有する機能を用いて実現することができる。制御部３０２は、例えば、図１に例示されている制御部２０１が有する機能を用いて実現することができる。
【0041】
次に、本開示のいくつかの実施形態にかかる電源システム１が行う処理について説明する。図５は、本開示のいくつかの実施形態にかかる電源システム１の処理フローの一例を示す図である。ここでは、図５を参照して電源システム１の処理について説明する。
【0042】
出力端にオアリング回路を有する２つの同期整流方式電源３０１のそれぞれを備える電源システム１において、制御部３０２は、前記２つの同期整流方式電源３０１の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定する（ステップＳ１０１）。
【0043】
以上、本開示のいくつかの実施形態にかかる電源システム１について説明した。この電源システム１により、利便性を向上させることができる。
【0044】
なお、本開示の各実施形態における処理は、適切な処理が行われる範囲において、処理の順番が入れ替わってもよい。
【0045】
本開示の各実施形態について説明したが、上述の電源システム１、同期整流方式電源１０、電源制御部２０、その他の制御装置は内部に、コンピュータシステムを有していてもよい。そして、上述した処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。コンピュータの具体例を以下に示す。
【0046】
図６は、少なくとも１つの実施形態に係るコンピュータの構成を示す概略ブロック図である。コンピュータ５は、図６に示すように、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）６、メインメモリ７、ストレージ８、インターフェース９を備える。
【0047】
例えば、上述の電源システム１、同期整流方式電源１０、電源制御部２０、その他の制御装置のそれぞれは、コンピュータ５に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ８に記憶されている。ＣＰＵ６は、プログラムをストレージ８から読み出してメインメモリ７に展開し、当該プログラムに従って上記処理を実行する。また、ＣＰＵ６は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ７に確保する。
【0048】
ストレージ８の例としては、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、磁気ディスク、光磁気ディスク、ＣＤ－ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＤＶＤ－ＲＯＭ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、半導体メモリ等が挙げられる。ストレージ８は、コンピュータ５のバスに直接接続された内部メディアであってもよいし、インターフェース９または通信回線を介してコンピュータ５に接続される外部メディアであってもよい。また、このプログラムが通信回線によってコンピュータ５に配信される場合、配信を受けたコンピュータ５が当該プログラムをメインメモリ７に展開し、上記処理を実行してもよい。少なくとも１つの実施形態において、ストレージ８は、一時的でない有形の記憶媒体である。
【0049】
また、上記プログラムは、前述した機能の一部を実現してもよい。さらに、上記プログラムは、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるファイル、いわゆる差分ファイル（差分プログラム）であってもよい。
【0050】
本開示のいくつかの実施形態を説明したが、これらの実施形態は、例であり、開示の範囲を限定しない。これらの実施形態は、開示の要旨を逸脱しない範囲で、種々の追加、省略、置き換え、変更を行ってよい。
【0051】
なお、上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
【0052】
（付記１）
２つの同期整流方式電源と、制御部とを備える電源システムであって、
前記２つの同期整流方式電源のそれぞれは、
出力端にオアリング回路、
を備え、
前記制御部は、
前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定する、
電源システム。
２つの同期整流方式電源と、制御部とを備える電源システムであって、
前記２つの同期整流方式電源のそれぞれは、
出力端にオアリング回路、
を備え、
前記制御部は、
前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定する、
電源システム。
【0053】
（付記２）
前記２つの同期整流方式電源は、
第１同期整流方式電源と第２同期整流方式電源であり、
前記制御部は、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第２電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路が正常状態であると判定する、
付記１に記載の電源システム。
前記２つの同期整流方式電源は、
第１同期整流方式電源と第２同期整流方式電源であり、
前記制御部は、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第２電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路が正常状態であると判定する、
付記１に記載の電源システム。
【0054】
（付記３）
前記２つの同期整流方式電源は、
第１同期整流方式電源と第２同期整流方式電源であり、
前記制御部は、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第１電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路がオープン故障であると判定する、
付記１または付記２に記載の電源システム。
前記２つの同期整流方式電源は、
第１同期整流方式電源と第２同期整流方式電源であり、
前記制御部は、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第１電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路がオープン故障であると判定する、
付記１または付記２に記載の電源システム。
【0055】
（付記４）
前記２つの同期整流方式電源は、
第１同期整流方式電源と第２同期整流方式電源であり、
前記制御部は、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記検出電流が逆流電流である場合に、前記第２同期整流方式電源の前記オアリング回路がショート故障であると判定する、
付記１から付記３の何れか１つに記載の電源システム。
前記２つの同期整流方式電源は、
第１同期整流方式電源と第２同期整流方式電源であり、
前記制御部は、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記検出電流が逆流電流である場合に、前記第２同期整流方式電源の前記オアリング回路がショート故障であると判定する、
付記１から付記３の何れか１つに記載の電源システム。
【0056】
（付記５）
前記制御部は、
前記第２同期整流方式電源の前記オアリング回路がショート故障であると判定した場合、前記第１同期整流方式電源の出力を停止させる、
付記４に記載の電源システム。
前記制御部は、
前記第２同期整流方式電源の前記オアリング回路がショート故障であると判定した場合、前記第１同期整流方式電源の出力を停止させる、
付記４に記載の電源システム。
【0057】
（付記６）
前記制御部は、
前記検出電圧を特定する、
付記１から付記５の何れか１つに記載の電源システム。
前記制御部は、
前記検出電圧を特定する、
付記１から付記５の何れか１つに記載の電源システム。
【0058】
（付記７）
前記オアリング回路は、
ＭＯＳ－ＦＥＴを備える、
付記１から付記６の何れか１つに記載の電源システム。
前記オアリング回路は、
ＭＯＳ－ＦＥＴを備える、
付記１から付記６の何れか１つに記載の電源システム。
【0059】
（付記８）
前記オアリング回路は、
ダイオードを備える、
付記１から付記６の何れか１つに記載の電源システム。
前記オアリング回路は、
ダイオードを備える、
付記１から付記６の何れか１つに記載の電源システム。
【0060】
（付記９）
出力端にオアリング回路を備える２つの同期整流方式電源と、制御部とを備える電源システムが実行する処理方法であって、
前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定すること、
を含む処理方法。
出力端にオアリング回路を備える２つの同期整流方式電源と、制御部とを備える電源システムが実行する処理方法であって、
前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定すること、
を含む処理方法。
【0061】
（付記１０）
前記２つの同期整流方式電源は、
第１同期整流方式電源と第２同期整流方式電源であり、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第２電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路が正常状態であると判定すること、
を含む付記９に記載の処理方法。
前記２つの同期整流方式電源は、
第１同期整流方式電源と第２同期整流方式電源であり、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第２電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路が正常状態であると判定すること、
を含む付記９に記載の処理方法。
【0062】
（付記１１）
前記２つの同期整流方式電源は、
第１同期整流方式電源と第２同期整流方式電源であり、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第１電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路がオープン故障であると判定すること、
を含む付記９または付記１０に記載の処理方法。
前記２つの同期整流方式電源は、
第１同期整流方式電源と第２同期整流方式電源であり、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第１電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路がオープン故障であると判定すること、
を含む付記９または付記１０に記載の処理方法。
【0063】
（付記１２）
前記２つの同期整流方式電源は、
第１同期整流方式電源と第２同期整流方式電源であり、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記検出電流が逆流電流である場合に、前記第２同期整流方式電源の前記オアリング回路がショート故障であると判定すること、
を含む付記９から付記１１の何れか１つに記載の処理方法。
前記２つの同期整流方式電源は、
第１同期整流方式電源と第２同期整流方式電源であり、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記検出電流が逆流電流である場合に、前記第２同期整流方式電源の前記オアリング回路がショート故障であると判定すること、
を含む付記９から付記１１の何れか１つに記載の処理方法。
【0064】
（付記１３）
前記第２同期整流方式電源の前記オアリング回路がショート故障であると判定した場合、前記第１同期整流方式電源の出力を停止させること、
を含む付記１２に記載の処理方法。
前記第２同期整流方式電源の前記オアリング回路がショート故障であると判定した場合、前記第１同期整流方式電源の出力を停止させること、
を含む付記１２に記載の処理方法。
【0065】
（付記１４）
前記検出電圧を特定すること、
を含む付記９から付記１３の何れか１つに記載の処理方法。
前記検出電圧を特定すること、
を含む付記９から付記１３の何れか１つに記載の処理方法。
【0066】
（付記１５）
前記オアリング回路は、
ＭＯＳ－ＦＥＴを備える、
付記９から付記１４の何れか１つに記載の処理方法。
前記オアリング回路は、
ＭＯＳ－ＦＥＴを備える、
付記９から付記１４の何れか１つに記載の処理方法。
【0067】
（付記１６）
前記オアリング回路は、
ダイオードを備える、
付記９から付記１４の何れか１つに記載の処理方法。
前記オアリング回路は、
ダイオードを備える、
付記９から付記１４の何れか１つに記載の処理方法。
【0068】
（付記１７）
出力端にオアリング回路を備える２つの同期整流方式電源と、制御部とを備える電源システムのコンピュータに、
前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定すること、
を実行させるプログラム。
出力端にオアリング回路を備える２つの同期整流方式電源と、制御部とを備える電源システムのコンピュータに、
前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定すること、
を実行させるプログラム。
【0069】
（付記１８）
前記２つの同期整流方式電源は、
第１同期整流方式電源と第２同期整流方式電源であり、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第２電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路が正常状態であると判定すること、
を前記コンピュータに実行させる付記１７に記載のプログラム。
前記２つの同期整流方式電源は、
第１同期整流方式電源と第２同期整流方式電源であり、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第２電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路が正常状態であると判定すること、
を前記コンピュータに実行させる付記１７に記載のプログラム。
【0070】
（付記１９）
前記２つの同期整流方式電源は、
第１同期整流方式電源と第２同期整流方式電源であり、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第１電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路がオープン故障であると判定すること、
を前記コンピュータに実行させる付記１７または付記１８に記載のプログラム。
前記２つの同期整流方式電源は、
第１同期整流方式電源と第２同期整流方式電源であり、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記負荷における電圧値が前記第１電圧値である場合に、前記第１同期整流方式電源の前記オアリング回路がオープン故障であると判定すること、
を前記コンピュータに実行させる付記１７または付記１８に記載のプログラム。
【0071】
（付記２０）
前記２つの同期整流方式電源は、
第１同期整流方式電源と第２同期整流方式電源であり、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記検出電流が逆流電流である場合に、前記第２同期整流方式電源の前記オアリング回路がショート故障であると判定すること、
を前記コンピュータに実行させる付記１７から付記１９の何れか１つに記載のプログラム。
前記２つの同期整流方式電源は、
第１同期整流方式電源と第２同期整流方式電源であり、
前記第１同期整流方式電源に通常時の電圧値である第１電圧値よりも高い第２電圧値となるよう指示し、前記検出電流が逆流電流である場合に、前記第２同期整流方式電源の前記オアリング回路がショート故障であると判定すること、
を前記コンピュータに実行させる付記１７から付記１９の何れか１つに記載のプログラム。
【0072】
（付記２１）
前記第２同期整流方式電源の前記オアリング回路がショート故障であると判定した場合、前記第１同期整流方式電源の出力を停止させること、
を前記コンピュータに実行させる付記２０に記載のプログラム。
前記第２同期整流方式電源の前記オアリング回路がショート故障であると判定した場合、前記第１同期整流方式電源の出力を停止させること、
を前記コンピュータに実行させる付記２０に記載のプログラム。
【0073】
（付記２２）
前記検出電圧を特定すること、
を前記コンピュータに実行させる付記１７から付記２１の何れか１つに記載のプログラム。
前記検出電圧を特定すること、
を前記コンピュータに実行させる付記１７から付記２１の何れか１つに記載のプログラム。
【0074】
（付記２３）
前記オアリング回路は、
ＭＯＳ－ＦＥＴを備える、
付記１７から付記２２の何れか１つに記載のプログラム。
前記オアリング回路は、
ＭＯＳ－ＦＥＴを備える、
付記１７から付記２２の何れか１つに記載のプログラム。
【0075】
（付記２４）
前記オアリング回路は、
ダイオードを備える、
付記１７から付記２２の何れか１つに記載のプログラム。
前記オアリング回路は、
ダイオードを備える、
付記１７から付記２２の何れか１つに記載のプログラム。
【符号の説明】
【0076】
１・・・電源システム
５・・・コンピュータ
６、２０５・・・ＣＰＵ
７・・・メインメモリ
８・・・ストレージ
９・・・インターフェース
１０・・・同期整流方式電源
２０・・・電源制御部
３０・・・負荷
１０１・・・同期整流回路
１０２・・・オアリング回路
１０１１、１０１２・・・ＭＯＳ－ＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ－Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）
１０１３・・・電流検出回路
Ｌ・・・インダクタ
Ｃ・・・キャパシタ
５・・・コンピュータ
６、２０５・・・ＣＰＵ
７・・・メインメモリ
８・・・ストレージ
９・・・インターフェース
１０・・・同期整流方式電源
２０・・・電源制御部
３０・・・負荷
１０１・・・同期整流回路
１０２・・・オアリング回路
１０１１、１０１２・・・ＭＯＳ－ＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ－Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）
１０１３・・・電流検出回路
Ｌ・・・インダクタ
Ｃ・・・キャパシタ
【要約】 （修正有）
【課題】利便性を向上させることのできる電源システムを提供する。
【解決手段】電源システム１は、２つの同期整流方式電源１０ａ、１０ｂと、制御部２０とを備える電源システムであって、前記２つの同期整流方式電源のそれぞれは、出力端にオアリング回路１０２、を備え、前記制御部は、前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定する。
【選択図】図１
【解決手段】電源システム１は、２つの同期整流方式電源１０ａ、１０ｂと、制御部２０とを備える電源システムであって、前記２つの同期整流方式電源のそれぞれは、出力端にオアリング回路１０２、を備え、前記制御部は、前記２つの同期整流方式電源の出力電圧値を制御し、前記出力端における検出電圧、前記出力端における検出電流、および前記オアリング回路に接続される負荷における電圧値に基づいて、前記オアリング回路の状態を判定する。
【選択図】図１
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】