特許 7656004 情報処理装置、及び制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】

(24)【登録日】2025-03-25

(45)【発行日】2025-04-02

(54)【発明の名称】情報処理装置、及び制御方法

(51)【国際特許分類】

   G06F 8/654 20180101AFI20250326BHJP

   G06F 13/10 20060101ALI20250326BHJP

【ＦＩ】

G06F8/654

G06F13/10 330B

【請求項の数】 5

(21)【出願番号】P 2023181428

(22)【出願日】2023-10-20

【審査請求日】2023-10-20

(73)【特許権者】

【識別番号】505205731

【氏名又は名称】レノボ・シンガポール・プライベート・リミテッド

(74)【代理人】

【識別番号】100161207

【弁理士】

【氏名又は名称】西澤 和純

(74)【代理人】

【識別番号】100169764

【弁理士】

【氏名又は名称】清水 雄一郎

(74)【代理人】

【識別番号】100175824

【弁理士】

【氏名又は名称】小林 淳一

(74)【代理人】

【識別番号】100206081

【弁理士】

【氏名又は名称】片岡 央

(72)【発明者】

【氏名】佐々木 健

(72)【発明者】

【氏名】鈴木 智美

(72)【発明者】

【氏名】瀬戸 裕一郎

(72)【発明者】

【氏名】森重 勇作

【審査官】今川 悟

(56)【参考文献】

【文献】特開２０１６－０６６１２９（ＪＰ，Ａ）

【文献】特開２０１１－０９０４８１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ ８／６５４

Ｇ０６Ｆ １３／１０

(57)【特許請求の範囲】

【請求項1】

システムの処理を実行するためのプログラムを記憶するメモリと、
前記メモリに記憶されたプログラムに基づいてシステム処理を実行する第１プロセッサと、
前記メモリと接続され、前記第１プロセッサの動作の開始および停止を制御する第２プロセッサと、
外部通信用の接続部と、
前記接続部を介した外部通信の接続先を前記第１プロセッサまたは前記第２プロセッサに切り替える切替部と、
を備え、
前記第２プロセッサは、
前記第１プロセッサの動作が停止しているときに、前記接続部を介した外部通信の接続先が前記第２プロセッサになるように前記切替部を制御し、前記接続部を介した外部通信により取得したプログラムの一部または全部を前記メモリに書き込む書き込み処理を実行し、
前記書き込み処理の実行中は、前記第１プロセッサの動作を開始させるトリガを受けたとしても、前記第１プロセッサの動作が停止している状態を継続させる、
情報処理装置。

【請求項2】

システムの処理を実行するためのプログラムを記憶するメモリと、
前記メモリに記憶されたプログラムに基づいてシステム処理を実行する第１プロセッサと、
前記メモリと接続され、前記第１プロセッサの動作の開始および停止を制御する第２プロセッサと、
外部通信用の接続部と、
前記接続部を介した外部通信の接続先を前記第１プロセッサまたは前記第２プロセッサに切り替える切替部と、
を備え、
前記第２プロセッサは、
前記第１プロセッサの動作が停止しているときに、前記接続部を介した外部通信の接続先が前記第２プロセッサになるように前記切替部を制御し、前記接続部を介した外部通信により取得したプログラムの一部または全部を前記メモリに書き込む書き込み処理を実行し、
前記第１プロセッサの動作が停止しているときに、前記第２プロセッサ内の各部を低電力モードに制御するとともに、前記各部のうち外部通信部を低電力モードから復帰させる復帰機能を有効に設定し、前記接続部を介した外部通信を受信したことに応じて前記外部通信部を低電力モードから復帰させ、
前記外部通信部を低電力モードから復帰させた後に前記書き込み処理を開始し、前記書き込み処理が終了すると、前記外部通信部を低電力モードに戻す、
情報処理装置。

【請求項3】

前記第２プロセッサは、
前記書き込み処理の終了後に前記第１プロセッサの動作を開始させた際に、前記復帰機能を無効に設定し、前記各部を低電力モードから復帰させる、
請求項２に記載の情報処理装置。

【請求項4】

システムの処理を実行するためのプログラムを記憶するメモリと、前記メモリに記憶されたプログラムに基づいてシステム処理を実行する第１プロセッサと、前記メモリと接続され、前記第１プロセッサの動作の開始および停止を制御する第２プロセッサと、外部通信用の接続部と、前記接続部を介した外部通信の接続先を前記第１プロセッサまたは前記第２プロセッサに切り替える切替部とを備える情報処理装置における制御方法であって、
前記第２プロセッサが、
前記第１プロセッサの動作が停止しているときに、前記接続部を介した外部通信の接続先が前記第２プロセッサになるように前記切替部を制御するステップと、
前記切替部を制御した後に、前記接続部を介した外部通信により取得したプログラムの一部または全部を前記メモリに書き込む書き込み処理を実行するステップと、
を含み、
前記書き込み処理の実行中は、前記第１プロセッサの動作を開始させるトリガを受けたとしても、前記第１プロセッサの動作が停止している状態を継続させる、
制御方法。

【請求項5】

システムの処理を実行するためのプログラムを記憶するメモリと、前記メモリに記憶されたプログラムに基づいてシステム処理を実行する第１プロセッサと、前記メモリと接続され、前記第１プロセッサの動作の開始および停止を制御する第２プロセッサと、外部通信用の接続部と、前記接続部を介した外部通信の接続先を前記第１プロセッサまたは前記第２プロセッサに切り替える切替部とを備える情報処理装置における制御方法であって、
前記第２プロセッサが、
前記第１プロセッサの動作が停止しているときに、前記接続部を介した外部通信の接続先が前記第２プロセッサになるように前記切替部を制御するステップと、
前記切替部を制御した後に、前記接続部を介した外部通信により取得したプログラムの一部または全部を前記メモリに書き込む書き込み処理を実行するステップと、
前記第１プロセッサの動作が停止しているときに、前記第２プロセッサ内の各部を低電力モードに制御するとともに、前記各部のうち外部通信部を低電力モードから復帰させる復帰機能を有効に設定し、前記接続部を介した外部通信を受信したことに応じて前記外部通信部を低電力モードから復帰させるステップと、
前記外部通信部を低電力モードから復帰させた後に前記書き込み処理を開始し、前記書き込み処理が終了すると、前記外部通信部を低電力モードに戻すステップと、
を含む制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、情報処理装置、及び制御方法に関する。

【背景技術】

【0002】

ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）などの情報処理装置は、ＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）などのシステムを実行させるためのプログラムが格納された不揮発性のメモリ（例えば、フラッシュＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ））を内部に備えている。ＰＣは、このプログラムを実行することでシステムを起動して各種の処理を実行する（例えば、特許文献１）。

【0003】

このメモリに書き込まれているプログラムのデータが壊れた場合、或いは誤ったプログラムがメモリに書き込まれた場合には、システムを正常に起動することができなくなる。メモリ内のデータを修復する方法としては、従来、メモリの端子（リード）を専用のクリップで挟んでＲＯＭライターでデータを書き直す方法、或いはメモリ自体を交換する方法がある。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１４－１０４９２号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら現在のＰＣでは、メモリの端子としてリードの代わりに電極パッドが用いられるようになってきており、実際にはＲＯＭライターを用いる方法は使用できず、メモリ自体の交換しかプログラムを修復する方法がない。メモリを交換するには、回路基板を痛めてしまうことや、部品の張替に高いコストがかるといった懸念がある。

【0006】

本発明は、上記した事情に鑑みてなされたもので、外部通信を用いてメモリ内のデータを容易に更新できる情報処理装置、及び制御方法を提供することを目的の一つとする。

【課題を解決するための手段】

【0007】

本発明は上記の課題を解決するためになされたものであり、本発明の第１態様に係る情報処理装置は、システムの処理を実行するためのプログラムを記憶するメモリと、前記メモリに記憶されたプログラムに基づいてシステム処理を実行する第１プロセッサと、前記メモリと接続され、前記第１プロセッサの動作の開始および停止を制御する第２プロセッサと、外部通信用の接続部と、前記接続部を介した外部通信の接続先を前記第１プロセッサまたは前記第２プロセッサに切り替える切替部と、を備え、前記第２プロセッサは、前記第１プロセッサの動作が停止しているときに、前記接続部を介した外部通信の接続先が前記第２プロセッサになるように前記切替部を制御し、前記接続部を介した外部通信により取得したプログラムの一部または全部を前記メモリに書き込む書き込み処理を実行する。

【0008】

上記情報処理装置において、前記第２プロセッサは、前記第１プロセッサが動作しているときに、前記接続部を介した外部通信の接続先が前記第１プロセッサになるように前記切替部を制御してもよい。

【0009】

上記情報処理装置において、前記第２プロセッサは、前記書き込み処理の実行中は、前記第１プロセッサの動作を開始させるトリガを受けたとしても、前記第１プロセッサの動作が停止している状態を継続させてもよい。

【0010】

上記情報処理装置において、前記第２プロセッサは、前記第１プロセッサの動作が停止しているときに、前記第２プロセッサ内の各部を低電力モードに制御するとともに、前記各部のうち外部通信部を低電力モードから復帰させる復帰機能を有効に設定し、前記接続部を介した外部通信を受信したことに応じて前記外部通信部を低電力モードから復帰させてもよい。

【0011】

上記情報処理装置において、前記第２プロセッサは、前記外部通信部を低電力モードから復帰させた後に前記書き込み処理を開始し、前記書き込み処理が終了すると、前記外部通信部を低電力モードに戻してもよい。

【0012】

上記情報処理装置において、前記第２プロセッサは、前記書き込み処理の終了後に前記第１プロセッサの動作を開始させた際に、前記復帰機能を無効に設定し、前記各部を低電力モードから復帰させてもよい。

【0013】

また、本発明の第２態様に係る、システムの処理を実行するためのプログラムを記憶するメモリと、前記メモリに記憶されたプログラムに基づいてシステム処理を実行する第１プロセッサと、前記メモリと接続され、前記第１プロセッサの動作の開始および停止を制御する第２プロセッサと、外部通信用の接続部と、前記接続部を介した外部通信の接続先を前記第１プロセッサまたは前記第２プロセッサに切り替える切替部とを備える情報処理装置における制御方法は、前記第２プロセッサが、前記第１プロセッサの動作が停止しているときに、前記接続部を介した外部通信の接続先が前記第２プロセッサになるように前記切替部を制御するステップと、前記切替部を制御した後に、前記接続部を介した外部通信により取得したプログラムの一部または全部を前記メモリに書き込む書き込み処理を実行するステップと、を含む。

【発明の効果】

【0014】

本発明の上記態様によれば、外部通信を用いてメモリ内のデータを容易に更新できる。

【図面の簡単な説明】

【0015】

【図1】実施形態に係る情報処理装置の概要の説明図。

【図2】実施形態に係るＲＯＭへの書き込み手順の一例を示すフローチャート。

【図3】実施形態に係る情報処理装置のハードウェア構成の一例を示すブロック図。

【図4】実施形態に係る情報処理装置のＲＯＭ書き込み処理を行う構成の一例を示すブロック図。

【図5】実施形態に係るＲＯＭ書き込み処理の一例を示すフローチャート。

【発明を実施するための形態】

【0016】

以下、図面を参照して、本発明の実施形態について説明する。
図１は、本実施形態に係る情報処理装置の概要の説明図である。図示する情報処理装置１は、クラムシェル型のノートＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）である。情報処理装置１は、ＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）などのシステムを実行させるためのプログラムが格納された不揮発性のメモリ（例えば、フラッシュＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ））を内部に備えている。この不揮発性のメモリのことを、以下では「ＲＯＭ」と記載して説明する。

【0017】

ＲＯＭに記憶されているＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）などのプログラムのデータが壊れた場合、或いは誤ったプログラムがメモリに書き込まれた場合には、システムを正常に起動することができなくなる。本実施形態では、他の情報処理装置からの通信接続により、ＲＯＭのデータを修復する。

【0018】

この図１に示す情報処理装置１Ａは、ＲＯＭのデータの修復が必要なターゲット側のＰＣである。一方、情報処理装置１Ｂは、情報処理装置１ＡのＲＯＭにデータの書き込みを行って修復するホスト側のＰＣである。情報処理装置１Ａと情報処理装置１Ｂとをケーブル５で通信接続することにより、情報処理装置１Ａから情報処理装置１ＢのＲＯＭにアクセスしてデータを書き込むことができる。

【0019】

例えば、ケーブル５は、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）ケーブル(例えば、ＵＳＢ２．０ケーブル)である。情報処理装置１Ａと情報処理装置１ＢとのそれぞれのＵＳＢ Ｔｙｐｅ－Ｃコネクタを、ケーブル５を用いて接続することで、ホスト側の情報処理装置１Ｂからターゲット側の情報処理装置１ＡのＲＯＭにアクセスする。

【0020】

ここで、ターゲット側の情報処理装置１Ａは、システムを正常に起動することができない状態でもホスト側の情報処理装置１Ｂからの通信接続を行う必要がある。そのため、情報処理装置１Ａは、電源オフ（ＣＰＵオフ）の状態で、ＥＣ（Ｅｍｂｅｄｄｅｄ Ｃｏｎｔｒｏｌｌｅｒ）が通信機能を有効にしてＲＯＭへの書き込み処理を行う。ＣＰＵおよびＥＣ等のシステム構成については後述する。

【0021】

次に、情報処理装置１Ｂから情報処理装置１ＡのＲＯＭへ書き込みを行う際のユーザの手順について、図２を参照して説明する。
図２は、本実施形態に係るＲＯＭへの書き込み手順の一例を示すフローチャートである。まず、ユーザは、情報処理装置１Ａの電源をオフにする。なお、このとき、情報処理装置１ＡにはＡＣ電源（ＡＣパワーアダプタ）が挿入されて電源が供給されている状態とする（ステップＳ１１）。

【0022】

次に、ユーザは、ターゲット側の情報処理装置１Ａとホスト側の情報処理装置１Ｂとをケーブル５で接続する（ステップＳ１３）。続いて、ユーザは、ホスト側の情報処理装置１Ｂにおいて専用のアプリケーション（以下、「専用アプリ」と称する）を起動する（ステップＳ１５）。この専用アプリは、ターゲット側の情報処理装置１ＡのＲＯＭにデータを書き込む機能を有する。

【0023】

ユーザは、情報処理装置１Ｂにおいて起動した専用アプリを用いて、情報処理装置１ＡのＲＯＭへ書き込むデータを選択する。例えば、ユーザは、情報処理装置１Ｂに保存されているデータの中から情報処理装置１ＡのＲＯＭへ書き込むＢＩＯＳのプログラムデータを、専用アプリを用いて選択する。情報処理装置１Ｂは、ユーザにより選択されたデータを、ケーブル５で接続された通信を介して情報処理装置１Ａ送信し、情報処理装置１ＡのＲＯＭへの書き込みを開始する。

【0024】

以下、情報処理装置１の構成について詳しく説明する。なお、ここでは、ターゲット側の情報処理装置１Ａとしての機能を有する情報処理装置１の構成例について説明する。なお、ホスト側の情報処理装置１Ｂの構成は、ターゲット側の情報処理装置１Ａの構成と同様であってもよいし、ターゲット側の機能（一部の構成）を持たない一般的なＰＣの構成であってもよい。

【0025】

[情報処理装置のハードウェア構成]
図３は、本実施形態に係る情報処理装置の主要なハードウェア構成の一例を示すブロック図である。この図において、図１の各部に対応する構成には、同一の符号を付している。

【0026】

図３に示すように、情報処理装置１は、ＣＰＵ１１と、メインメモリ１２と、ビデオサブシステム１３と、表示部１４と、ストレージ１５と、オーディオシステム１６と、通信部１７と、ＵＳＢコネクタ１８と、切替部２１と、ＥＣ（Ｅｍｂｅｄｄｅｄ Ｃｏｎｔｒｏｌｌｅｒ）３１と、ＲＯＭ３２と、キーボード３３と、電源ボタン３４と、電源回路３５と、バッテリ３６とを備える。

【0027】

ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１１は、ＢＩＯＳおよびＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ）のプログラムを実行するプロセッサ（第１プロセッサ）の一例である。ＣＰＵ１１は、プログラム制御により種々の演算処理を実行し、情報処理装置１全体を制御している。

【0028】

ＣＰＵ１１は、ＵＳＢ、シリアルＡＴＡ（ＡＴ Ａｔｔａｃｈｍｅｎｔ）、ＳＰＩ（Ｓｅｒｉａｌ Ｐｅｒｉｐｈｅｒａｌ Ｉｎｔｅｒｆａｃｅ）バス、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バス、ＰＣＩ－Ｅｘｐｒｅｓｓバス、及びｅＳＰＩバスなどを用いて複数のデバイスと接続される。図３に示す例では、デバイスの例示として、メインメモリ１２、ビデオサブシステム１３、ストレージ１５、オーディオシステム１６、通信部１７、切替部２１を介してＵＳＢコネクタ１８などがＣＰＵ１１と接続されている。

【0029】

例えば、ＣＰＵ１１は、ＲＯＭ３２に記憶されているＢＩＯＳのプログラムを、ＥＣ３１を介して読み込みメインメモリ１２へ展開し、当該プログラムに基づいてＢＩＯＳの処理（ＰＯＳＴ処理など）を実行する。また、ＣＰＵ１１は、ストレージ１５からメインメモリ１２へＯＳ、各種ドライバ、各種サービス／ユーティリティ、アプリケーションプログラムなどを読み込み、それぞれの処理を実行する。また、ＣＰＵ１１は、ビデオサブシステム１３の制御およびオーディオシステム１６の制御、ＵＳＢコネクタ１８を介した外部装置・機器とのＵＳＢ通信の処理を実行する。

【0030】

なお、ＣＰＵ１１は、バスなどを用いて接続される複数のデバイスとのインターフェースおよび処理を担うチップセットと組み合わせて構成されてもよい。また、ＣＰＵ１１は、チップセットや周辺のデバイスとＳｏＣ（Ｓｙｓｔｅｍ ｏｎ ａ ｃｈｉｐ）として構成されてもよい。

【0031】

メインメモリ１２は、ＣＰＵ１１が実行するプログラムの読み込み領域として、又は、実行するプログラムの処理データを書き込む作業領域として利用される書き込み可能なメモリである。メインメモリ１２は、例えば、複数個のＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）チップで構成される。このＣＰＵ１１が実行するプログラムには、ＢＩＯＳ、ＯＳ、周辺機器類をハードウェア操作するための各種ドライバ、各種サービス／ユーティリティ、アプリケーションプログラム等が含まれる。

【0032】

ビデオサブシステム１３は、画像表示に関連する機能を実現するためのサブシステムであり、ビデオコントローラを含んでいる。このビデオコントローラは、ＣＰＵ１１からの描画命令を処理し、処理した描画情報をビデオメモリに書き込むとともに、ビデオメモリからこの描画情報を読み出して、表示部１４に描画データ（表示データ）として出力する。

【0033】

表示部１４は、例えば、液晶ディスプレイや有機ＥＬディスプレイなどを含んで構成されている。表示部１４は、ビデオサブシステム１３から出力された描画データ（表示データ）に基づく表示画面を表示する。

【0034】

ストレージ１５は、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）などの不揮発性の記憶装置を含んで構成される。例えば、ストレージ１５は、ＯＳ、各種ドライバ、各種サービス／ユーティリティ、アプリケーションプログラム、及び各種データなどを記憶する。

【0035】

オーディオシステム１６は、音データの記録、再生、出力を行う。
通信部１７は、無線ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）または有線ＬＡＮにより通信ネットワークに接続し、データ通信を行う。

【0036】

ＵＳＢコネクタ１８は、ＵＳＢを利用して外部の装置・機器と通信するための外部通信用の接続部の一例である。例えば、ＵＳＢコネクタ１８は、ＵＳＢ Ｔｙｐｅ－Ｃに対応したコネクタである。ＵＳＢ２.０用のケーブル５（図１参照）の一端をＵＳＢコネクタ１８に接続することにより、ケーブル５の他端が接続されている外部の装置・機器との外部通信が可能である。なお、ＵＳＢコネクタ１８は、複数の外部の装置・機器と接続可能なように、複数のコネクタを備えてもよい。

【0037】

切替部２１は、既存の備え付けポートを外部通信に利用するためのものであり、例えば、既存のＵＳＢ信号をＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ／Ｔｒａｎｓｍｉｔｔｅｒ）通信に利用するために設けられている。切替部２１は、ＵＳＢコネクタ１８を介した外部通信の接続先をＣＰＵ１１（ＵＳＢ通信側）またはＥＣ３１（ＵＡＲＴ通信側）のいずれかに切り替える。例えば、切替部２１は、ＥＣ３１の制御により、ＵＳＢコネクタ１８の接続先をメインＣＰＵ１１またはＥＣ３１のいずれかに切り替える。

【0038】

ＥＣ３１（第２プロセッサの一例）は、情報処理装置１のシステムの動作状態に関わらず、各種デバイス（周辺装置やセンサ等）を監視し制御するワンチップマイコン（Ｏｎｅ－Ｃｈｉｐ Ｍｉｃｒｏｃｏｍｐｕｔｅｒ）である。ＥＣ３１は、不図示のＣＰＵおよびメモリ（ＲＯＭ、ＲＡＭなど）などで構成されるとともに、各種のバス、複数チャネルのＡ／Ｄ入力端子、Ｄ／Ａ出力端子、タイマ、及びデジタル入出力端子を備えている。ＥＣ３１は、例えば、ＣＰＵ１１、切替部２１、ＲＯＭ３２、キーボード３３、電源ボタン３４、及び電源回路３５などと接続されており、ＥＣ３１は、これらの動作を制御する。例えば、ＥＣ３１は、ＣＰＵ１１の動作の開始及び停止の制御などを行う。

【0039】

ＲＯＭ３２は、例えば、ＳＰＩフラッシュメモリなどの電気的に書き換え可能な不揮発性メモリである。ＲＯＭ３２は、ＢＩＯＳのプログラム、ＥＣ３１を制御するためのプログラムなどのシステムファームウェアなどを記憶する。なお、ＲＯＭ３２は、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）であってもよい。

【0040】

キーボード３３は、例えば物理的なキーボードである。キーボード３３は、ユーザによって操作（タイピング操作）がされると、操作されたキーを示す操作信号をＥＣ３１へ送信する。ＥＣ３１は、キーボード３３から送信された操作信号に基づいて、ユーザによって操作されたキーに応じた処理を実行する。

【0041】

電源ボタン３４は、電源オンまたは電源オフをユーザが指示するための操作子である。電源ボタン３４は、ユーザによって操作されると、操作に応じた操作信号をＥＣ３１へ送信する。

【0042】

電源回路３５は、例えば、ＤＣ／ＤＣコンバータ、充放電ユニット、電池ユニット、ＡＣ／ＤＣアダプタなどを含んでおり、ＡＣアダプタ（ＡＣ／ＤＣアダプタ）またはバッテリ３６（電池ユニット）から供給される直流電圧を、情報処理装置１を動作させるために必要な複数の電圧に変換する。また、電源回路３５は、ＥＣ３１からの電源オンまたは電源オフの制御に基づいて、情報処理装置１の各部への電力の供給を制御する。

【0043】

［外部通信でＲＯＭ書き込み処理を行う構成の説明］
次に、外部通信により情報処理装置１のＲＯＭ３２にデータを書き込むＲＯＭ書き込み処理を行う構成について詳しく説明する。

【0044】

図４は、本実施形態に係る情報処理装置のＲＯＭ書き込み処理を行う構成の一例を示すブロック図である。この図４に示す構成は、図１に示すターゲット側の情報処理装置１Ａにおいて必要な構成である。この図において、図３の各部に対応する構成には、同一の符号を付している。

【0045】

（外部通信の切り替え制御）
まず、切替部２１による外部通信の切り替え制御について説明する。前述したように、切替部２１は、既存の備え付けポートを外部通信に利用するためのものであり、例えば、既存のＵＳＢ信号をＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ／Ｔｒａｎｓｍｉｔｔｅｒ）通信に利用するために設けられている。図４に示す例において、切替部２１は、ＣＰＵ１１とＵＳＢコネクタ１８とのＵＳＢ通信の経路の途中に設けられている。
切替部２１は、ＲＯＭ書き込み処理を行う際には、ＣＰＵ１１とＵＳＢコネクタ１８との接続を遮断し、ＥＣ３１とＵＳＢコネクタ１８とを接続する。例えば、ＥＣ３１は、ＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ／Ｔｒａｎｓｍｉｔｔｅｒ）を利用して、ＵＳＢコネクタ１８を介して接続される外部の装置・機器と通信を行う。ＵＳＢのＤ＋／Ｄ－の信号線をＵＡＲＴのＴＸ／ＲＸの信号線に対応させることで、ＥＣ３１は、ＵＳＢ通信の経路をＲＯＭ書き込み処理時のデータ通信（ＵＡＲＴ通信）の経路として利用して、ＵＳＢコネクタ１８を介して接続される外部の装置・機器と通信を行う。

【0046】

つまり、ＵＳＢコネクタ１８の接続先がＣＰＵ１１の場合には、ＣＰＵ１１は、ＵＳＢコネクタ１８を介して接続される外部の装置・機器とＵＳＢ通信を行う。一方、ＲＯＭ書き込み処理を行うためにＵＳＢコネクタ１８の接続先がＥＣ３１に切り替わった場合には、ＥＣ３１は、ＵＳＢコネクタ１８を介して接続される外部の装置・機器とＵＡＲＴを利用して通信を行う。ここで、ＲＯＭ書き込み処理を行う際にＵＳＢコネクタ１８を介して接続される外部の装置・機器を、図１に示すホスト側の情報処理装置１Ｂとして説明する。

【0047】

図３を参照して説明したように、切替部２１は、ＵＳＢコネクタ１８を介した外部通信の接続先をＣＰＵ１１またはＥＣ３１のいずれかに切り替える。この切替部２１による外部通信の切り替えは、ＥＣ３１が制御する。

【0048】

ＥＣ３１は、切替部２１による外部通信の切り替えを制御する切替制御信号を切替部２１へ出力する。例えば、切替制御信号を「Ｌｏｗ」にすることで、切替部２１において外部通信の接続先がＥＣ３１に切り替わる。また、切替制御信号を「Ｈｉｇｈ」にすることで、切替部２１において外部通信の接続先がＣＰＵ１１に切り替わる。

【0049】

ＥＣ３１は、ＣＰＵ１１の動作が停止しているとき（ＣＰＵオフ時）には、切替制御信号を「Ｌｏｗ」にすることで、ＵＳＢコネクタ１８を介した外部通信の接続先がＥＣ３１になるように切替部２１を制御する。即ち、ＥＣ３１は、ＣＰＵ１１の動作が停止しているとき（ＣＰＵオフ時）に、切替部２１においてＵＡＲＴ信号の通信を開通させる。ここで、ＣＰＵ１１の動作が停止しているとき（ＣＰＵオフ時）とは、例えば、電源ボタン３４が押下される前、或いは、システムが動作している状態からシャットダウンした状態である。なお、ＣＰＵ１１の動作が停止しているとき（ＣＰＵオフ時）の条件には、ＡＣアダプタが接続されていることが含まれてもよい。

【0050】

また、ＥＣ３１は、ＣＰＵ１１が動作しているとき（ＣＰＵオン時）に、切替制御信号を「Ｈｉｇｈ」にすることで、ＵＳＢコネクタ１８を介した外部通信の接続先がＣＰＵ１１になるように切替部２１を制御する。即ち、ＥＣ３１は、ＣＰＵ１１が動作しているとき（ＣＰＵオン時）に、切替部２１においてＵＳＢ信号の通信を開通させる。ここで、ＣＰＵ１１が動作しているとき（ＣＰＵオン時）とは、例えば、電源ボタン３４が押下された後の状態である。

【0051】

このように、ＥＣ３１は、ＣＰＵ１１の動作が停止しているとき（ＣＰＵオフ時）のみ切替部２１においてＵＡＲＴ信号の通信を開通させるため、ＣＰＵ１１とＥＣ３１とが同時にアクセスすることがなく、ＵＳＢ信号利用して、ＵＡＲＴ通信を行うことができる。

【0052】

（ＲＯＭへのデータの書き込み制御）
次に、ＲＯＭ３２へのデータの書き込み制御について説明する。ＥＣ３１は、ＣＰＵ１１の動作が停止しているとき（ＣＰＵオフ時）に、書き込み処理を開始する。ＥＣ３１は、ＵＳＢコネクタ１８を介して接続されているホスト側の情報処理装置１Ｂから外部通信により送信されたデータ（例えば、ＢＩＯＳのプログラムデータ）を取得し、取得したプログラムの一部または全部をＲＯＭ３２に書き込むＲＯＭ書き込み処理を実行する。

【0053】

ここで、ＥＣ３１とＣＰＵ１１から同時にＲＯＭ３２へアクセスする衝突が発生しないようにする必要があるため、ＥＣ３１は、ＲＯＭ書き込み処理の実行中は、ＣＰＵ１１の動作を制限する。図４に示す例では、ＥＣ３１からＣＰＵ１１へ起動制御信号が出力される。起動制御信号は、ＣＰＵ１１の起動を制御する制御信号である。例えば、起動制御信号を「Ｌｏｗ」にすることで、ＣＰＵ１１が起動しないように起動制限が設定される。また、起動制御信号を「Ｈｉｇｈ」にすることで、ＣＰＵ１１が動作可能となるように起動制限が解除される。

【0054】

ＥＣ３１は、ＲＯＭ書き込み処理を開始する際には起動制御信号を「Ｌｏｗ」にすることで起動制限を設定し、ＲＯＭ書き込み処理が終了すると起動制御信号を「Ｈｉｇｈ」にすることで起動制限を解除する。これにより、ＥＣ３１は、ＲＯＭ書き込み処理の実行中は、ＣＰＵ１１の動作を開始（ＣＰＵオン）させるトリガ（例えば、電源ボタン３４の押下）を受けたとしても、ＣＰＵ１１の動作が停止している状態を継続させることができるため、ＥＣ３１とＣＰＵ１１から同時にＲＯＭ３２へアクセスする衝突が発生せず。正常にＲＯＭ書き込み処理を実行することができる。

【0055】

（ＥＣのＵＡＲＴ通信部の電源制御）
次に、ＥＣ３１における電源制御について説明する。ＣＰＵ１１の動作が停止しているとき（ＣＰＵオフ時）、ＥＣ３１は、ＥＣ３１自身（コアの部分）およびＥＣ３１内の各部（各機能ユニット）を低電力モードに制御するため、ＵＡＲＴを利用して通信を行うためには、ＵＡＲＴ通信を行うＵＡＲＴ通信部３１１と自身の電源制御が必要となる。例えば、ＥＣ３１は、ＧＰＩＯ（Ｇｅｎｅｒａｌ Ｐｕｒｐｏｓｅ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）のウェイクアップ機能を用いて電源制御を行う。ＧＰＩＯウェイクアップ機能は、ＥＣ３１が低電力モードにおいても、接続された信号線の電圧変化を検知し、低電力モードより自信を復帰することができる復帰機能を有し、割り込み処理を発生させることのできる機能とする。

【0056】

具体的には、ＥＣ３１は、ＣＰＵ１１の動作が停止しているとき（ＣＰＵオフ時）、低電力モードに制御している各部のうちＵＡＲＴ通信部３１１を低電力モードから復帰させるため、復帰機能であるＧＰＩＯウェイクアップ機能を有効（Ｅｎａｂｌｅ）に設定する。そして、ＥＣ３１は、ＵＳＢコネクタ１８を介した外部通信を受信したこと（信号線の電圧変化）をＧＰＩＯで検出し、ＧＰＩＯウェイクアップ機能による割り込み処理を発生させ、ＵＡＲＴ通信部３１１を低電力モードから復帰させる。

【0057】

また、ＥＣ３１は、ＵＡＲＴ通信部３１１を低電力モードから復帰させた後に、ホスト側の情報処理装置１Ｂから外部通信により取得したコマンド及びデータに基づいて、ＲＯＭ３２へのデータの書き込みを開始する。そして、ＥＣ３１は、ＲＯＭ３２へのデータの書き込みが終了すると、ＵＡＲＴ通信部３１１を低電力モードに戻す。

【0058】

一方、ＣＰＵ１１が動作しているとき（ＣＰＵオン時）、ＥＣ３１は、ＵＡＲＴ通信部３１１を低電力モードから復帰させる復帰機能であるＧＰＩＯウェイクアップ機能を無効（Ｄｉｓａｂｌｅ）に設定する。例えば、ＥＣ３１は、ＲＯＭ書き込み処理の終了後にＣＰＵ１１の動作を開始させた際に、ＵＡＲＴ通信部３１１を低電力モードから復帰させる復帰機能であるＧＰＩＯウェイクアップ機能を無効（Ｄｉｓａｂｌｅ）に設定する。また、ＥＣ３１は、ＥＣ３１内の各部を低電力モードから復帰させる。

【0059】

［外部通信によるＲＯＭ書き込み処理の動作］
次に、外部通信によるＲＯＭ書き込み処理の動作について説明する。
図５は、本実施形態に係るＲＯＭ書き込み処理の一例を示すフローチャートである。この処理は、情報処理装置１Ａが電源オフになったことに応じて開始される。

【0060】

（ステップＳ１０１）ＥＣ３１は、ＣＰＵ１１の動作を停止させた状態（ＣＰＵオフ）に制御し、ステップＳ１０３の処理へ進む。

【0061】

（ステップＳ１０３）ＥＣ３１は、低電力モードに制御している各部のうちＵＡＲＴ通信部３１１を低電力モードから復帰させる復帰機能（ＧＰＩＯウェイクアップ機能）を有効（Ｅｎａｂｌｅ）に設定する。そして、ステップＳ１０５の処理へ進む。

【0062】

（ステップＳ１０５）ＥＣ３１は、切替制御信号を「Ｌｏｗ」にすることで、外部通信（ＵＳＢコネクタ１８）の接続先がＣＰＵ１１からＥＣ３１になるように切替部２１を制御する。このＥＣ３１による制御に応じて、切替部２１は、外部通信（ＵＳＢコネクタ１８）の接続先をＣＰＵ１１からＥＣ３１へ切り替える。

【0063】

（ステップＳ１０７）ＥＣ３１は、ＥＣ３１内の各部を低電力モードに制御し、ＧＰＩＯウェイクアップ機能による割り込み処理を待つ。

【0064】

（ステップＳ１０９）ＥＣ３１は、割り込みを受けるとＵＳＢコネクタ１８を介した外部通信を受信したか否かを判定する。ＥＣ３１は、外部通信を受信したと判定した場合（ＹＥＳ）、ステップＳ１１１の処理へ進む。一方、ＥＣ３１は、外部通信を受信していないと判定した場合（ＮＯ）、ステップＳ１２１の処理へ進む。

【0065】

（ステップＳ１１１）ＥＣ３１は、ＵＡＲＴ通信部３１１を低電力モードから復帰させて、ステップＳ１１３の処理へ進む。

【0066】

（ステップＳ１１３）ＥＣ３１は、起動制御信号を「Ｌｏｗ」にすることで、ＣＰＵ１１が起動しないように起動を制限し、ステップＳ１１５の処理へ進む。

【0067】

（ステップＳ１１５）ＥＣ３１は、外部通信を用いてＲＯＭ３２へデータの書き込みを行う。例えば、ＥＣ３１は、ホスト側の情報処理装置１Ｂから外部通信により取得したコマンド及びデータに基づいて、ＲＯＭ３２へのデータの書き込みを開始する。ＥＣ３１は、ＲＯＭ３２へのデータの書き込みが終了すると、ステップＳ１１７の処理へ進む。

【0068】

（ステップＳ１１７）ＥＣ３１は、起動制御信号を「Ｈｉｇｈ」にすることで、ＣＰＵ１１が動作可能となるように起動制限を解除し、ステップＳ１１９の処理へ進む。

【0069】

（ステップＳ１１９）ＥＣ３１は、ＵＡＲＴ通信部３１１を低電力モードに戻して、割り込み待ちへ戻る。

【0070】

（ステップＳ１２１）ＥＣ３１は、ＣＰＵ１１の動作を開始（ＣＰＵオン）させるトリガ（例えば、電源ボタン３４の押下）があったか否かを判定する。ＥＣ３１は、ＣＰＵ１１の動作を開始（ＣＰＵオン）させるトリガが無いと判定した場合（ＮＯ）、割り込み待ちへ戻る。一方、ＥＣ３１は、ＣＰＵ１１の動作を開始（ＣＰＵオン）させるトリガがあったと判定した場合（ＹＥＳ）、ステップＳ１２３の処理へ進む。

【0071】

（ステップＳ１２３）ＥＣ３１は、ＵＡＲＴ通信部３１１を低電力モードから復帰させる復帰機能（ＧＰＩＯウェイクアップ機能）を無効（Ｄｉｓａｂｌｅ）に設定して、ステップＳ１２５の処理へ進む。

【0072】

（ステップＳ１２５）ＥＣ３１は、ＥＣ３１内の各部を低電力モードから復帰させ、ステップＳ１２７の処理へ進む。

【0073】

（ステップＳ１２７）ＥＣ３１は、ＣＰＵ１１の動作を開始（ＣＰＵオン）させる。ＲＯＮ３２内のプログラムデータが正常または修復されていれば、システムが正常に起動する。

【0074】

以上説明してきたように、本実施形態に係る情報処理装置１は、ＲＯＭ３２（メモリの一例）と、ＣＰＵ１１（第１プロセッサの一例）と、ＥＣ３１（第２プロセッサの一例）と、外部通信用のＵＳＢコネクタ１８（接続部の一例）と、切替部２１と、を備えている。ＲＯＭ３２は、システム（例えば、ＢＩＯＳ）の処理を実行するためのプログラムを記憶する。ＣＰＵ１１は、ＲＯＭ３２に記憶されたプログラムに基づいてシステム処理（例えば、ＢＩＯＳ処理）を実行する。ＥＣ３１は、ＲＯＭ３２と接続され、ＣＰＵ１１の動作の開始および停止を制御する。切替部２１は、ＵＳＢコネクタ１８を介した外部通信の接続先をＣＰＵ１１またはＥＣ３１に切り替える。そして、ＥＣ３１は、ＣＰＵ１１の動作が停止しているときに、ＵＳＢコネクタ１８を介した外部通信の接続先がＥＣ３１になるように切替部２１を制御し、ＵＳＢコネクタ１８を介した外部通信により取得したプログラムの一部または全部をＲＯＭ３２に書き込むＲＯＭ書き込み処理を実行する。

【0075】

これにより、情報処理装置１は、外部通信を用いて他の情報処理装置からＲＯＭ３２のデータを容易に更新できる。例えば、情報処理装置１は、ＲＯＭ３２に書き込まれているプログラムのデータが壊れた場合、或いは誤ったプログラムがＲＯＭ３２に書き込まれた場合などシステムを正常に起動することができなくなっても、ＣＰＵ１１の動作が停止している電源オフ（ＣＰＵオフ）の状態で、外部通信を用いて他の情報処理装置からＲＯＭ３２のデータを修復することができる。また、情報処理装置１は、端子に電極パッドが用いられているためＲＯＭライターを用いる方法が使用できない場合であっても、回路基板に実装されているＲＯＭ３２を剥がして交換する必要がないため、回路基板を痛めてしまうことや、部品の張替に高いコストがかるといった懸念が無い。

【0076】

また、ＥＣ３１は、ＣＰＵ１１が動作しているとき（ＣＰＵオン時）に、ＵＳＢコネクタ１８を介した外部通信の接続先がＣＰＵ１１になるように切替部２１を制御する。

【0077】

これにより、情報処理装置１は、ＣＰＵオン時は外部の装置・機器とＵＳＢ通信を行うことができる。

【0078】

また、ＥＣ３１は、ＲＯＭ書き込み処理の実行中は、ＣＰＵ１１の動作を開始させるトリガを受けたとしても、ＣＰＵ１１の動作が停止している状態（ＣＰＵオフの状態）を継続させる。

【0079】

これにより、情報処理装置１は、ＥＣ３１が外部通信により送信されたデータをＲＯＭ３２に書き込みしているときに、既存の備え付けポートをＥＣ３１の外部通信に利用でき、ＥＣ３１からのＲＯＭ３２へのアクセスとＣＰＵ１１からのＲＯＭ３２へのアクセスとの衝突が発生しないようにすることができる。

【0080】

また、ＥＣ３１は、ＣＰＵ１１の動作が停止しているとき（ＣＰＵオフ時）に、ＥＣ３１内の各部を低電力モードに制御するとともに、各部のうちＵＡＲＴ通信部３１１（外部通信部の一例）を低電力モードから復帰させる復帰機能を有効（Ｅｎａｂｌｅ）に設定する。また、ＥＣ３１は、ＵＳＢコネクタ１８を介した外部通信を受信したことに応じてＵＡＲＴ通信部３１１を低電力モードから復帰させる。

【0081】

これにより、情報処理装置１は、電源オフ（ＣＰＵオフ）の状態ではＥＣ３１を低電力モードにして消費電力を抑えているが、外部通信を受信したときにはＵＡＲＴ通信部３１１を低電力モードから復帰させて、電源オフ（ＣＰＵオフ）の状態でも外部通信による通信データを取得することができる。

【0082】

また、ＥＣ３１は、ＵＡＲＴ通信部３１１を低電力モードから復帰させた後にＲＯＭ書き込み処理を開始し、ＲＯＭ書き込み処理が終了すると、ＵＡＲＴ通信部３１１を低電力モードに戻す。

【0083】

これにより、情報処理装置１は、ＲＯＭ書き込み処理の実行中のみＵＡＲＴ通信部３１１を低電力モードから復帰させるため、ＲＯＭ書き込み処理による消費電力の増加を抑制することができる。

【0084】

また、ＥＣ３１は、ＲＯＭ書き込み処理の終了後にＣＰＵ１１の動作を開始させた際に、ＵＡＲＴ通信部３１１（外部通信部の一例）を低電力モードから復帰させる復帰機能を無効（Ｄｉｓａｂｌｅ）に設定し、ＥＣ３１内の各部を低電力モードから復帰させる。

【0085】

これにより、情報処理装置１は、ＲＯＭ書き込み処理によりＲＯＭ３２のデータを修復した後は、ＣＰＵ１１の動作の開始（ＣＰＵオン）とともに、有効（Ｅｎａｂｌｅ）に設定した復帰機能を無効に戻して、ＥＣ３１内の各部を低電力モードから復帰させることができる。即ち、情報処理装置１は、ＲＯＭ書き込み処理によりＲＯＭ３２のデータを修復した後は、ＣＰＵ１１の動作の開始（ＣＰＵオン）とともに、電源オフ（ＣＰＵオフ）のときに制御した内容を元に戻すことができる。

【0086】

また、本実施形態に係る、システム（例えば、ＢＩＯＳ）の処理を実行するためのプログラムを記憶するＲＯＭ３２（メモリの一例）と、ＲＯＭ３２に記憶されたプログラムに基づいてシステム処理（例えば、ＢＩＯＳ処理）を実行するＣＰＵ１１（第１プロセッサの一例）と、ＲＯＭ３２と接続され、ＣＰＵ１１の動作の開始および停止を制御するＥＣ３１（第２プロセッサの一例）と、外部通信用のＵＳＢコネクタ１８（接続部の一例）と、ＵＳＢコネクタ１８を介した外部通信の接続先をＣＰＵ１１またはＥＣ３１に切り替える切替部２１と、を備える情報処理装置１における制御方法は、ＥＣ３１が、ＣＰＵ１１の動作が停止しているときに、ＵＳＢコネクタ１８を介した外部通信の接続先がＥＣ３１になるように切替部２１を制御するステップと、切替部２１を制御した後に、ＵＳＢコネクタ１８を介した外部通信により取得したプログラムの一部または全部をＲＯＭ３２に書き込むＲＯＭ書き込み処理を実行するステップと、を含む。

【0087】

これにより、情報処理装置１における制御方法は、外部通信を用いて他の情報処理装置からＲＯＭ３２のデータを容易に更新できる。例えば、情報処理装置１における制御方法は、ＲＯＭ３２に書き込まれているプログラムのデータが壊れた場合、或いは誤ったプログラムがＲＯＭ３２に書き込まれた場合などシステムを正常に起動することができなくなっても、ＣＰＵ１１の動作が停止している電源オフ（ＣＰＵオフ）の状態で、外部通信を用いて他の情報処理装置からＲＯＭ３２のデータを修復することができる。また、情報処理装置１は、端子に電極パッドが用いられているためＲＯＭライターを用いる方法が使用できない場合であっても、回路基板に実装されているＲＯＭ３２を剥がして交換する必要がないため、回路基板を痛めてしまうことや、部品の張替に高いコストがかるといった懸念が無い。

【0088】

以上、この発明の各実施形態について図面を参照して詳述してきたが、具体的な構成は上述の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。例えば、上述の実施形態において説明した各構成は、任意に組み合わせることができる。

【0089】

また、上述の実施形態では、ターゲット側の情報処理装置１Ａとホスト側の情報処理装置１ＢとのそれぞれのＵＳＢ Ｔｙｐｅ－Ｃに対応したＵＳＢコネクタ１８をケーブル５で接続する例を説明したが、これに限られるものではない。例えば、ＵＳＢコネクタ１８は、ＵＳＢ Ｔｙｐｅ－Ｃ以外の規格（例えば、ＵＳＢ Ｔｙｐｅ－Ａなど）に対応したＵＳＢコネクタとしてもよい。また、ＵＳＢコネクタ１８に代えて、ＨＤＭＩ（登録商標）などのようにＵＳＢ以外の通信規格に対応したコネクタとしてもよい。また、ケーブル５は、ターゲット側の情報処理装置１Ａおよびホスト側の情報処理装置１Ｂのそれぞれのコネクタの仕様に適合したケーブルであれば任意のケーブルを用いることができる。即ち、ターゲット側の情報処理装置１Ａとホスト側の情報処理装置１Ｂとの通信接続は、任意の通信規格を適用することができる。

【0090】

また、上述の実施形態では、ＲＯＭ書き込み処理を行う際にＥＣ３１とＵＳＢコネクタ１８とが切替部２１を介して接続された場合、ＥＣ３１は、ＵＡＲＴを利用して通信を行う例を説明したが、これに限られるものではない。例えば、ＥＣ３１は、ＥＣ３１が有する任意の通信機能を利用してもよく、例えばＵＳＢ通信の機能を有する場合には、ＵＳＢコネクタ１８を介して接続されるホスト側の情報処理装置１ＢとＵＳＢ通信を行ってもよい。

【0091】

なお、上述した情報処理装置１は、内部にコンピュータシステムを有している。そして、上述した情報処理装置１が備える各構成の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより上述した情報処理装置１が備える各構成における処理を行ってもよい。ここで、「記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行する」とは、コンピュータシステムにプログラムをインストールすることを含む。ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータシステム」は、インターネットやＷＡＮ、ＬＡＮ、専用回線等の通信回線を含むネットワークを介して接続された複数のコンピュータ装置を含んでもよい。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ－ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。このように、プログラムを記憶した記録媒体は、ＣＤ－ＲＯＭ等の非一過性の記録媒体であってもよい。

【0092】

また、記録媒体には、当該プログラムを配信するために配信サーバからアクセス可能な内部又は外部に設けられた記録媒体も含まれる。なお、プログラムを複数に分割し、それぞれ異なるタイミングでダウンロードした後に情報処理装置１が備える各構成で合体される構成や、分割されたプログラムのそれぞれを配信する配信サーバが異なっていてもよい。さらに「コンピュータ読み取り可能な記録媒体」とは、ネットワークを介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。また、上記プログラムは、上述した機能の一部を実現するためのものであってもよい。さらに、上述した機能をコンピュータシステムに既に記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であってもよい。

【0093】

また、上述した実施形態における情報処理装置１が備える各機能の一部、または全部を、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）等の集積回路として実現してもよい。各機能は個別にプロセッサ化してもよいし、一部、又は全部を集積してプロセッサ化してもよい。また、集積回路化の手法はＬＳＩに限らず専用回路、または汎用プロセッサで実現してもよい。また、半導体技術の進歩によりＬＳＩに代替する集積回路化の技術が出現した場合、当該技術による集積回路を用いてもよい。

【0094】

また、上記実施形態の情報処理装置１は、ノートＰＣに限定されるものではなく、デスクトップ型のＰＣ、タブレット型のＰＣ等であってもよい。また、情報処理装置１は、ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）に限定されるものではなく、ゲーム装置や、マルチメディア端末、スマートフォンなど等であってもよい。

【符号の説明】

【0095】

１ 情報処理装置、１１ ＣＰＵ、１２ メインメモリ、１３ ビデオサブシステム、１４ 表示部、１５ ストレージ、１６ オーディオシステム、１７ 通信部、１８ ＵＳＢコネクタ、２１ 切替部、３１ ＥＣ、３２ ＲＯＭ、３３ キーボード、３４ 電源ボタン、３５ 電源回路、３６ バッテリ、３１１ ＵＡＲＴ通信部

【要約】

【課題】外部通信を用いてメモリ内のデータを容易に更新すること。
【解決手段】情報処理装置は、システムの処理を実行するためのプログラムを記憶するメモリと、メモリに記憶されたプログラムに基づいてシステム処理を実行する第１プロセッサと、メモリと接続され、第１プロセッサの動作の開始および停止を制御する第２プロセッサと、外部通信用の接続部と、接続部を介した外部通信の接続先を第１プロセッサまたは第２プロセッサに切り替える切替部と、を備える。第２プロセッサは、第１プロセッサの動作が停止しているときに、接続部を介した外部通信の接続先が第２プロセッサになるように切替部を制御し、接続部を介した外部通信により取得したプログラムの一部または全部をメモリに書き込む書き込み処理を実行する。
【選択図】図１

【図1】

【図2】

【図3】

【図4】

【図5】