特許 7657687 電力増幅装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-03-28

(45)【発行日】2025-04-07

(54)【発明の名称】電力増幅装置

(51)【国際特許分類】

   H03F 3/68 20060101AFI20250331BHJP

   H03F 1/34 20060101ALI20250331BHJP

   H03F 3/20 20060101ALI20250331BHJP

【ＦＩ】

H03F3/68 210

H03F1/34

H03F3/20

【請求項の数】 10

(21)【出願番号】P 2021154124

(22)【出願日】2021-09-22

(65)【公開番号】P2023045602

(43)【公開日】2023-04-03

【審査請求日】2023-09-19

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(73)【特許権者】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】110003708

【氏名又は名称】弁理士法人鈴榮特許綜合事務所

(72)【発明者】

【氏名】山内 明

【審査官】福田 正悟

(56)【参考文献】

【文献】特開平０９－１３０１８３（ＪＰ，Ａ）

【文献】特開平０６－３３８７３８（ＪＰ，Ａ）

【文献】特開２０２０－０８８５３０（ＪＰ，Ａ）

【文献】特開２００７－０６８１３１（ＪＰ，Ａ）

【文献】特開平０６－３１８８３０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｆ ３／６８

Ｈ０３Ｆ １／３４

Ｈ０３Ｆ ３／２０

(57)【特許請求の範囲】

【請求項1】

複数の入力端子に複数の電圧が印加され、第１出力信号を出力する第１アンプと、
複数の入力端子に複数の電圧が印加され、第２出力信号を出力する第２アンプと、
前記第１出力信号の電圧値の大きさに基づいて、第３電圧に基づく前記第１出力信号の第１最大電圧値、または前記第１最大電圧値よりも小さい前記第１出力信号を、第３信号として出力し、前記第２出力信号の電圧値の大きさに基づいて、前記第３電圧に基づく前記第２出力信号の第２最大電圧値、または前記第２最大電圧値よりも小さい前記第２出力信号を、第４信号として出力する第１回路と、
前記第３信号の電圧値と前記第４信号の電圧値との平均値を、第１フィードバック電圧として前記第１アンプ及び前記第２アンプに送信する第２回路と
を備え、
前記第１アンプの前記複数の入力端子のうち、
第１非反転入力端子には、第１入力信号に対応する第１電圧が印加され、
第１反転入力端子には、第２入力信号に対応する第２電圧が印加され、
第２非反転入力端子には、第１基準電圧が印加され、
第２反転入力端子には、前記第１フィードバック電圧が印加され、
前記第２アンプの前記複数の入力端子のうち、
第３反転入力端子には、前記第１電圧が印加され、
第３非反転入力端子には、前記第２電圧が印加され、
第４非反転入力端子には、前記第１基準電圧が印加され、
第４反転入力端子には、前記第１フィードバック電圧が印加され、
前記第３信号は、前記第１基準電圧よりも高い前記第３電圧に基づいて前記第１出力信号の電圧値の大きさが制限された信号であり、前記第４信号は、前記第３電圧に基づいて前記第２出力信号の電圧値の大きさが制限された信号である、
電力増幅装置。

【請求項2】

複数の入力端子に複数の電圧が印加され、第１出力信号を出力する第１アンプと、
複数の入力端子に複数の電圧が印加され、第２出力信号を出力する第２アンプと、
前記第１出力信号の電圧値の大きさに基づいて、第３電圧に基づく前記第１出力信号の第１最小電圧値、または前記第１最小電圧値よりも大きい前記第１出力信号を、第３信号として出力し、前記第２出力信号の電圧値の大きさに基づいて、前記第３電圧に基づく前記第２出力信号の第２最小電圧値、または前記第２最小電圧値よりも大きい前記第２出力信号を、第４信号として出力する第１回路と、
前記第３信号の電圧値と前記第４信号の電圧値との平均値を、第１フィードバック電圧として前記第１アンプ及び前記第２アンプに送信する第２回路と
を備え、
前記第１アンプの前記複数の入力端子のうち、
第１非反転入力端子には、第１入力信号に対応する第１電圧が印加され、
第１反転入力端子には、第２入力信号に対応する第２電圧が印加され、
第２非反転入力端子には、第１基準電圧が印加され、
第２反転入力端子には、前記第１フィードバック電圧が印加され、
前記第２アンプの前記複数の入力端子のうち、
第３反転入力端子には、前記第１電圧が印加され、
第３非反転入力端子には、前記第２電圧が印加され、
第４非反転入力端子には、前記第１基準電圧が印加され、
第４反転入力端子には、前記第１フィードバック電圧が印加され、
前記第３信号は、前記第１基準電圧よりも低い前記第３電圧に基づいて前記第１出力信号の電圧値の大きさが制限された信号であり、前記第４信号は、前記第３電圧に基づいて前記第２出力信号の電圧値の大きさが制限された信号である、
電力増幅装置。

【請求項3】

前記第１回路は、前記第１出力信号の前記第１最大電圧値及び前記第２出力信号の前記第２最大電圧値を制限する、
請求項１記載の電力増幅装置。

【請求項4】

前記第１アンプは、前記第１電圧と前記第２電圧とに基づく第１電流と、前記第１基準電圧と前記第１フィードバック電圧とに基づく第２電流とに基づいて、前記第１出力信号を生成する、
請求項１乃至３のいずれか１項記載の電力増幅装置。

【請求項5】

前記第１アンプは、前記第１電圧と前記第２電圧との電圧差と、前記第１基準電圧と前記第１フィードバック電圧との電圧差とに基づいて、前記第１出力信号を生成する、
請求項１乃至３のいずれか１項記載の電力増幅装置。

【請求項6】

前記第１回路は、第１トランジスタと、第２トランジスタとを含み、
前記第１トランジスタの一端には、前記第１出力信号が入力され、他端は前記第２回路に接続され、ゲートには前記第３電圧が印加され、
前記第２トランジスタの一端には、前記第２出力信号が入力され、他端は前記第２回路に接続され、ゲートには前記第３電圧が印加される、
請求項１乃至５のいずれか１項記載の電力増幅装置。

【請求項7】

前記第２回路は、第１抵抗素子と、第２抵抗素子とを含み、
前記第１抵抗素子の一端は、前記第１回路に接続され、他端は前記第１アンプ及び前記第２アンプに接続され、
前記第２抵抗素子の一端は、前記第１アンプ及び前記第２アンプに接続され、他端は前記第１回路に接続される、
請求項１乃至６のいずれか１項記載の電力増幅装置。

【請求項8】

前記第１抵抗素子の抵抗値は、前記第２抵抗素子の抵抗値と等しい、
請求項７記載の電力増幅装置。

【請求項9】

複数の入力端子に複数の電圧が印加され、第３出力信号を出力する第３アンプと、
複数の入力端子に複数の電圧が印加され、第４出力信号を出力する第４アンプと、
前記第３出力信号の電圧値の大きさを制限した第５信号、及び前記第４出力信号の電圧値の大きさを制限した第６信号を出力する第３回路と、
前記第５信号の電圧値と前記第６信号の電圧値との平均値を、第２フィードバック電圧として前記第３アンプ及び前記第４アンプに送信する第４回路と
を備える、
請求項１乃至８のいずれか１項記載の電力増幅装置。

【請求項10】

前記第３アンプの前記複数の入力端子のうち、
第５非反転入力端子には、第３入力信号に対応する第４電圧が印加され、
第５反転入力端子には、第４入力信号に対応する第５電圧が印加され、
第６非反転入力端子には、第２基準電圧が印加され、
第６反転入力端子には、前記第２フィードバック電圧が印加され、
前記第４アンプの前記複数の入力端子のうち、
第７反転入力端子には、前記第４電圧が印加され、
第７非反転入力端子には、前記第５電圧が印加され、
第８非反転入力端子には、前記第２基準電圧が印加され、
第８反転入力端子には、前記第２フィードバック電圧が印加される、
請求項９記載の電力増幅装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、電力増幅装置に関する。

【背景技術】

【0002】

電力増幅装置の１つとして、ＢＴＬ（Balanced Transformer Less、Bridge-Tied Load、またはBridged Transformer Less）アンプが知られている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開平１１－２８４４５０号公報

【文献】特開２０１３－３８５３８号公報

【文献】特開２０１３－１５７６６４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

動作信頼性を向上できる電力増幅装置を提供する。

【課題を解決するための手段】

【0005】

実施形態に係る電力増幅装置は、複数の入力端子に複数の電圧が印加され、第１出力信号を出力する第１アンプと、複数の入力端子に複数の電圧が印加され、第２出力信号を出力する第２アンプと、第１出力信号の電圧値の大きさに基づいて、第３電圧に基づく第１出力信号の第１最大電圧値、または第１最大電圧値よりも小さい第１出力信号を、第３信号として出力し、第２出力信号の電圧値の大きさに基づいて、第３電圧に基づく第２出力信号の第２最大電圧値、または第２最大電圧値よりも小さい第２出力信号を、第４信号として出力する第１回路と、第３信号の電圧値と第４信号の電圧値との平均値を、第１フィードバック電圧として第１アンプ及び第２アンプに送信する第２回路とを備える。第１アンプの複数の入力端子のうち、第１非反転入力端子には、第１入力信号に対応する第１電圧が印加され、第１反転入力端子には、第２入力信号に対応する第２電圧が印加され、第２非反転入力端子には、第１基準電圧が印加され、第２反転入力端子には、第１フィードバック電圧が印加される。第２アンプの複数の入力端子のうち、第３反転入力端子には、第１電圧が印加され、第３非反転入力端子には、第２電圧が印加され、第４非反転入力端子には、第１基準電圧が印加され、第４反転入力端子には、第１フィードバック電圧が印加される。第３信号は、第１基準電圧よりも高い第３電圧に基づいて第１出力信号の電圧値の大きさが制限された信号であり、第４信号は、第３電圧に基づいて第２出力信号の電圧値の大きさが制限された信号である。

【図面の簡単な説明】

【0006】

【図1】図１は、第１実施形態に係る電力増幅装置の一例を示す回路図である。

【図2】図２は、第１実施形態に係る電力増幅装置に含まれるオペアンプの一例を示す回路図である。

【図3】図３は、第１実施形態に係る電力増幅装置に含まれるリミッタ回路の一例を示す回路図である。

【図4】図４は、第１実施形態に係る電力増幅装置に含まれる中間電圧生成回路の一例を示す回路図である。

【図5】図５は、第１実施形態に係る電力増幅装置の動作を示すフローチャートである。

【図6】図６は、第１実施形態に係る電力増幅装置の効果を説明する図である。

【図7】図７は、第１実施形態の第１変形例に係る電力増幅装置に含まれるオペアンプの一例を示す回路図である。

【図8】図８は、第１実施形態の第２変形例に係る電力増幅装置に含まれるリミッタ回路の一例を示す回路図である。

【図9】図９は、第２実施形態に係る電力増幅装置の一例を示す回路図である。

【発明を実施するための形態】

【0007】

以下に実施形態が図面を参照して記述される。以下の記述において、略同一の機能及び構成を有する構成要素は同一符号を付され、繰り返しの説明は省略される場合がある。また、ある実施形態についての記述は全て、明示的にまたは自明的に排除されない限り、別の実施形態の記述としても当てはまる。

【0008】

１．第１実施形態
第１実施形態に係る電力増幅装置について説明する。本実施形態では、電力増幅装置としてＢＴＬアンプを例に挙げて説明する。

【0009】

１．１ 構成
１．１．１ 電力増幅装置の回路構成
本実施形態に係る電力増幅装置の回路構成について、図１を用いて説明する。図１は、電力増幅装置の一例を示す回路図である。

【0010】

電力増幅装置１は、電源電圧配線２、接地電圧配線３、電源電圧端子Ｔ１、接地電圧端子Ｔ２、入力端子Ｔｉｎｐ１及びＴｉｎｍ１、出力端子Ｔｏｕｔｐ１及びＴｏｕｔｍ１、抵抗素子Ｒｓ１及びＲｓ２、第１オペアンプＡ１、第２オペアンプＡ２、抵抗素子Ｒｆ１及びＲｆ２、リミッタ回路ＬＩＭ１、並びに中間電圧生成回路ＣＭＦＢ１を含む。

【0011】

電源電圧端子Ｔ１には、電源電圧配線２が接続され、外部から電源電圧ＶＣＣが印加される。

【0012】

接地電圧端子Ｔ２には、接地電圧配線３が接続され、外部から接地電圧ＶＳＳが印加される。

【0013】

入力端子Ｔｉｎｐ１には、外部から信号ＩＮＰ１が入力される。

【0014】

入力端子Ｔｉｎｍ１には、外部から信号ＩＮＭ１が入力される。信号ＩＮＭ１は、信号ＮＰ１の位相を反転させた信号である。

【0015】

抵抗素子Ｒｓ１の一端は、入力端子Ｔｉｎｐ１に接続され、他端はノードＮＤ１に接続される。

【0016】

抵抗素子Ｒｓ２の一端は、入力端子Ｔｉｎｍ１に接続され、他端はノードＮＤ２に接続される。

【0017】

第１オペアンプＡ１の第１電源電圧端子は、電源電圧配線２に接続され、第２電源電圧端子は接地電圧配線３に接続される。第１オペアンプＡ１は、第１非反転入力端子（以下、「ＴＤＦＢｐ１端子」とも表記する）、第２非反転入力端子（以下、「ＴＣＦＢｐ１端子」とも表記する）、第１反転入力端子（以下、「ＴＤＦＢｍ１端子」とも表記する）、及び第２反転入力端子（以下、「ＴＣＦＢｍ１端子」とも表記する）を有する。第１オペアンプＡ１のＴＤＦＢｐ１端子は、ノードＮＤ１に接続され、ＴＣＦＢｐ１端子は、ノードＮＤ３に接続され、ＴＤＦＢｍ１端子は、ノードＮＤ２に接続され、ＴＣＦＢｍ１端子は、ノードＮＤ４に接続される。ノードＮＤ３には、基準電圧ＶＣＭＲＥＦ１が印加される。基準電圧ＶＣＭＲＥＦ１は、例えば電圧ＶＣＣ／２であるが、電圧ＶＣＣ／２に限定されない。第１オペアンプＡ１の出力端子は、出力端子Ｔｏｕｔｐ１に接続される。

【0018】

第１オペアンプＡ１は、ＴＤＦＢｐ１端子に印加されるノードＮＤ１の電圧Ｖｉｎｐ１、ＴＤＦＢｍ１端子に印加されるノードＮＤ２の電圧Ｖｉｎｍ１、ＴＣＦＢｐ１端子に印加されるノードＮＤ３の電圧（基準電圧ＶＣＭＲＥＦ１）、及びＴＣＦＢｍ１端子に印加されるノードＮＤ４の電圧（後述するフィードバック電圧ＶＣＭＦＢ１）に基づく電圧を増幅する。そして、第１オペアンプＡ１は、増幅した電圧を信号ＯＵＴＰ１として出力する。信号ＯＵＴＰ１は、出力端子Ｔｏｕｔｐ１から出力される。第１オペアンプＡ１の構成の詳細については、後述する。

【0019】

第２オペアンプＡ２の第１電源電圧端子は、電源電圧配線２に接続され、第２電源電圧端子は接地電圧配線３に接続される。第２オペアンプＡ２は、第１非反転入力端子（以下、「ＴＤＦＢｐ２端子」とも表記する）、第２非反転入力端子（以下、「ＴＣＦＢｐ２端子」とも表記する）、第１反転入力端子（以下、「ＴＤＦＢｍ２端子」とも表記する）、及び第２反転入力端子（以下、「ＴＣＦＢｍ２端子」とも表記する）を有する。第２オペアンプＡ２の第１非反転入力端子は、ノードＮＤ２に接続され、第２非反転入力端子は、ノードＮＤ３に接続され、第１反転入力端子は、ノードＮＤ１に接続され、第２反転入力端子は、ノードＮＤ４に接続される。第２オペアンプＡ２の出力端子は、出力端子Ｔｏｕｔｍ１に接続される。

【0020】

第２オペアンプＡ２は、ＴＤＦＢｐ２端子に印加されるノードＮＤ２の電圧Ｖｉｎｍ１、ＴＤＦＢｍ２端子に印加されるノードＮＤ１の電圧Ｖｉｎｐ１、ＴＣＦＢｐ２端子に印加されるノードＮＤ３の電圧（基準電圧ＶＣＭＲＥＦ１）、及びＴＣＦＢｍ２端子に印加されるノードＮＤ４の電圧（後述するフィードバック電圧ＶＣＭＦＢ１）に基づく電圧を増幅する。そして、第２オペアンプＡ２は、増幅した電圧を信号ＯＵＴＭ１として出力する。信号ＯＵＴＭ１は、出力端子Ｔｏｕｔｍ１から出力される。第２オペアンプＡ２の構成の詳細については、後述する。

【0021】

抵抗素子Ｒｆ１の一端は、出力端子Ｔｏｕｔｐ１に接続され、他端はノードＮＤ２に接続される。信号ＯＵＴＰ１は、抵抗素子Ｒｆ１を介して第１オペアンプＡ１のＴＤＦＢｍ１端子にフィードバックされる。

【0022】

抵抗素子Ｒｆ２の一端は、出力端子Ｔｏｕｔｍ１に接続され、他端はノードＮＤ１に接続される。信号ＯＵＴＭ１は、抵抗素子Ｒｆ２を介して第２オペアンプＡ２のＴＤＦＢｍ２端子にフィードバックされる。

【0023】

以下では、抵抗素子Ｒｆ１及びＲｆ２を介したフィードバック動作を、「第１フィードバック動作」と表記する。

【0024】

リミッタ回路ＬＩＭ１には、電圧ＶＬＩＭ１が印加される。リミッタ回路ＬＩＭ１は、出力端子Ｔｏｕｔｐ１及びＴｏｕｔｍ１に接続される。リミッタ回路ＬＩＭ１は、第１オペアンプＡ１から信号ＯＵＴＰ１を受信し、第２オペアンプＡ２から信号ＯＵＴＭ１を受信する。また、リミッタ回路ＬＩＭ１は、中間電圧生成回路ＣＭＦＢ１に接続される。リミッタ回路ＬＩＭ１は、信号ＯＵＴＰ１に基づく信号ＯＵＴＰＬＩＭ１、及び信号ＯＵＴＭ１に基づく信号ＯＵＴＭＬＩＭ１を中間電圧生成回路ＣＭＦＢ１に送信する。また、リミッタ回路ＬＩＭ１は、電圧ＶＬＩＭ１に基づいて、信号ＯＵＴＰ１及びＯＵＴＭ１の電圧値の大きさ（信号ＯＵＴＰ１及びＯＵＴＭ１の最大電圧値または最小電圧値）を制限する。電圧ＶＬＩＭ１は、信号ＯＵＴＰ１及びＯＵＴＭ１の最大電圧値または最小電圧値を決めるための電圧である。リミッタ回路ＬＩＭ１の構成の詳細については、後述する。

【0025】

例えば、信号ＯＵＴＰ１及びＯＵＴＭ１の最大電圧値を制限する場合、リミッタ回路ＬＩＭ１は、電圧ＶＬＩＭ１に基づいて、信号ＯＵＴＰ１及びＯＵＴＭ１の最大電圧値Ｖｍａｘを決める。信号ＯＵＴＰ１及びＯＵＴＭ１が最大電圧値Ｖｍａｘよりも小さい場合、リミッタ回路ＬＩＭ１は、信号ＯＵＴＰ１及びＯＵＴＭ１を、信号ＯＵＴＰＬＩＭ１及びＯＵＴＭＬＩＭ１として中間電圧生成回路ＣＭＦＢ１に送信する。他方で、信号ＯＵＴＰ１及びＯＵＴＭ１が最大電圧値Ｖｍａｘ以上である場合、リミッタ回路ＬＩＭ１は、最大電圧値Ｖｍａｘを、信号ＯＵＴＰＬＩＭ１及びＯＵＴＭＬＩＭ１として中間電圧生成回路ＣＭＦＢ１に送信する。

【0026】

信号ＯＵＴＰ１及びＯＵＴＭ１の最小電圧値を制限する場合、リミッタ回路ＬＩＭ１は、電圧ＶＬＩＭ１に基づいて、信号ＯＵＴＰ１及びＯＵＴＭ１の最小電圧値Ｖｍｉｎを決める。信号ＯＵＴＰ１及びＯＵＴＭ１が最小電圧値Ｖｍｉｎよりも大きい場合、リミッタ回路ＬＩＭ１は、信号ＯＵＴＰ１及びＯＵＴＭ１を、信号ＯＵＴＰＬＩＭ１及びＯＵＴＭＬＩＭ１として中間電圧生成回路ＣＭＦＢ１に送信する。他方で、信号ＯＵＴＰ１及びＯＵＴＭ１が最小電圧値Ｖｍｉｎ以下である場合、リミッタ回路ＬＩＭ１は、最小電圧値Ｖｍｉｎを、信号ＯＵＴＰ１及びＯＵＴＭ１として中間電圧生成回路ＣＭＦＢ１に送信する。

【0027】

中間電圧生成回路ＣＭＦＢ１は、ノードＮＤ４に接続される。中間電圧生成回路ＣＭＦＢ１は、リミッタ回路ＬＩＭ１から受信した信号ＯＵＴＰＬＩＭ１と信号ＯＵＴＭＬＩＭ１との平均値を生成する。そして、中間電圧生成回路ＣＭＦＢ１は、生成した平均値をフィードバック電圧ＶＣＭＦＢ１としてノードＮＤ４に送信する。換言すると、電圧ＶＣＭＦＢ１は、中間電圧生成回路ＣＭＦＢ１から、第１オペアンプＡ１のＴＣＦＢｍ１端子、及び第２オペアンプＡ２のＴＣＦＢｍ２端子にフィードバックされる。中間電圧生成回路ＣＭＦＢ１の構成の詳細については、後述する。

【0028】

以下では、リミッタ回路ＬＩＭ１、及び中間電圧生成回路ＣＭＦＢ１を介したフィードバック動作を、「第２フィードバック動作」と表記する。

【0029】

１．１．２ 第１オペアンプの構成
第１オペアンプＡ１の回路構成について、図２を用いて説明する。図２は、第１オペアンプＡ１の一例を示す回路図である。なお、第２オペアンプＡ２は、第１オペアンプＡ１と同様の構成を有する。以下の説明では、トランジスタのソース及びドレインを限定しない場合、トランジスタのソースまたはドレインのいずれか一方を「トランジスタの一端」と表記し、トランジスタのソースまたはドレインのいずれか他方を「トランジスタの他端」と表記する。

【0030】

第１オペアンプＡ１は、第１トランスコンダクタンス回路Ｇｍ＿ＤＦＢ、第２トランスコンダクタンス回路Ｇｍ＿ＣＦＢ、抵抗素子Ｒ１、ドライバステージ回路ＤＳ、ｐチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）（以下、「ＰＭＯＳトランジスタ」とも表記する）Ｐ１、及びｎチャネルＭＯＳＦＥＴ（以下、「ＮＭＯＳトランジスタ」とも表記する）Ｎ１を含む。

【0031】

第１トランスコンダクタンス回路Ｇｍ＿ＤＦＢの非反転入力端子は、第１オペアンプＡ１のＴＤＦＢｐ１端子に接続され、反転入力端子は、第１オペアンプＡ１のＴＤＦＢｍ１端子に接続される。第１トランスコンダクタンス回路Ｇｍ＿ＤＦＢの出力端子は、ノードＮＤ５に接続される。第１トランスコンダクタンス回路Ｇｍ＿ＤＦＢは、ノードＮＤ１から非反転入力端子に印加される電圧Ｖｉｎｐ１と、ノードＮＤ２から反転入力端子に印加される電圧Ｖｉｎｍ１との電圧差に基づく電流Ｉｄｆｂを出力する。なお、第１トランスコンダクタンス回路Ｇｍ＿ＤＦＢのトランスコンダクタンスｇｍは、任意の値に設定される。電圧Ｖｉｎｐ１と電圧Ｖｉｎｍ１との電圧差がない場合、電流Ｉｄｆｂは０となる。

【0032】

第２トランスコンダクタンス回路Ｇｍ＿ＣＦＢの非反転入力端子は、第１オペアンプＡ１のＴＣＦＢｐ１端子に接続され、反転入力端子は、第１オペアンプＡ１のＴＣＦＢｍ１端子に接続される。第２トランスコンダクタンス回路Ｇｍ＿ＣＦＢの出力端子は、ノードＮＤ５に接続される。第２トランスコンダクタンス回路Ｇｍ＿ＣＦＢは、ノードＮＤ３から非反転入力端子に印加される基準電圧ＶＣＭＲＥＦ１と、ノードＮＤ４から反転入力端子に印加されるフィードバック電圧ＶＣＭＦＢ１との電圧差に基づく電流Ｉｃｆｂを出力する。なお、第２トランスコンダクタンス回路Ｇｍ＿ＣＦＢのトランスコンダクタンスｇｍは、任意の値に設定される。基準電圧ＶＣＭＲＥＦ１とフィードバック電圧ＶＣＭＦＢ１との電圧差がない場合、電流Ｉｃｆｂは０となる。

【0033】

抵抗素子Ｒ１の一端は、ノードＮＤ５に接続され、他端は接地される。抵抗素子Ｒ１には、電流Ｉｄｆｂと電流Ｉｃｆｂとを合成した電流Ｉｒが流れる。電流Ｉｒは、電圧Ｖｒに変換される。

【0034】

ドライバステージ回路ＤＳの図示せぬ第１電源電圧端子には、電圧ＶＣＣが印加され、図示せぬ第２電源電圧端子には、電圧ＶＳＳが印加される。ドライバステージ回路ＤＳの入力端子は、ノードＮＤ５に接続され、出力端子はノードＮＤ６及びＮＤ７に接続される。ドライバステージ回路ＤＳには、電圧Ｖｒが印加される。ドライバステージ回路ＤＳは、電圧Ｖｒを増幅し、増幅した電圧を出力してプッシュプル構成であるＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ１を駆動する。

【0035】

ＰＭＯＳトランジスタＰ１の一端には、電圧ＶＣＣが印加され、他端はノードＮＤ８に接続され、ゲートはノードＮＤ６に接続される。ＰＭＯＳトランジスタＰ１は、ノードＮＤ６の電圧と電圧ＶＣＣとの間の電圧差がＰＭＯＳトランジスタＰ１の閾値電圧を超えたときにオン状態とされ、ノードＮＤ６の電圧と電圧ＶＣＣとの電圧差に応じた電流をノードＮＤ８に出力する。

【0036】

ＮＭＯＳトランジスタＮ１の一端は、ノードＮＤ８に接続され、他端には電圧ＶＳＳが印加され、ゲートはノードＮＤ７に接続される。ＮＭＯＳトランジスタＮ１は、ノードＮＤ７と接地電圧ＶＳＳとの間の電圧差がＮＭＯＳトランジスタＮ１の閾値電圧を超えたときにオン状態とされ、ノードＮＤ７の電圧と電圧ＶＳＳとの電圧差に応じた電流をノードＮＤ８に出力する。

【0037】

ＰＭＯＳトランジスタＰ１またはＮＭＯＳトランジスタＮ１から電流が出力されると、ＰＭＯＳトランジスタＰ１またはＮＭＯＳトランジスタＮ１から出力された電流の値に応じてノードＮＤ８の電圧が制御される。すなわち、信号ＯＵＴＰ１が決定される。

【0038】

例えば、電圧Ｖｒが正の場合、ＰＭＯＳトランジスタＰ１の電流が増加する。このとき、第１オペアンプＡ１は、電圧Ｖｒを正側に増幅した電圧を信号ＯＵＴＰ１として出力する。

【0039】

他方で、電圧Ｖｒが負の場合、ＮＭＯＳトランジスタＮ１の電流が増加する。このとき、第１オペアンプＡ１は、電圧Ｖｒを負側に増幅した電圧を信号ＯＵＴＰ１として出力する。

【0040】

１．１．３ リミッタ回路の構成
リミッタ回路ＬＩＭ１の回路構成について、図３を用いて説明する。図３は、リミッタ回路ＬＩＭ１の一例として、ローサイドアンプ用のリミッタ回路を示す回路図である。

【0041】

リミッタ回路ＬＩＭ１は、ＮＭＯＳトランジスタＮ２及びＮ３を含む。

【0042】

ＮＭＯＳトランジスタＮ２の一端は、出力端子Ｔｏｕｔｐ１に接続され、他端は中間電圧生成回路ＣＭＦＢ１に接続され、ゲートには電圧ＶＬＩＭ１が印加される。電圧ＶＬＩＭ１は、例えば基準電圧ＶＣＭＲＥＦ１よりも高く、ＮＭＯＳトランジスタＮ２をオン状態とさせる電圧である。電圧ＶＬＩＭ１に基づいて、信号ＯＵＴＰ１の最大電圧値Ｖｍａｘｐが決まる。信号ＯＵＴＰ１が最大電圧値Ｖｍａｘｐよりも小さい場合、信号ＯＵＴＰＬＩＭ１の電圧値は、信号ＯＵＴＰ１の電圧値となる。換言すると、リミッタ回路ＬＩＭ１は、信号ＯＵＴＰ１を信号ＯＵＴＰＬＩＭ１として中間電圧生成回路ＣＭＦＢ１に送信する。他方で、信号ＯＵＴＰ１が最大電圧値Ｖｍａｘｐ以上である場合、信号ＯＵＴＰＬＩＭ１の電圧値は、最大電圧値Ｖｍａｘｐとなる。換言すると、リミッタ回路ＬＩＭ１は、最大電圧値Ｖｍａｘｐを信号ＯＵＴＰＬＩＭ１として中間電圧生成回路ＣＭＦＢ１に送信する。

【0043】

ＮＭＯＳトランジスタＮ３の一端は、出力端子Ｔｏｕｔｍ１に接続され、他端は中間電圧生成回路ＣＭＦＢ１に接続され、ゲートには電圧ＶＬＩＭ１が印加される。電圧ＶＬＩＭ１は、例えば基準電圧ＶＣＭＲＥＦ１よりも高く、ＮＭＯＳトランジスタＮ３をオン状態とさせる電圧である。電圧ＶＬＩＭ１に基づいて、信号ＯＵＴＭ１の最大電圧値Ｖｍａｘｍが決まる。信号ＯＵＴＭ１が最大電圧値Ｖｍａｘｍよりも小さい場合、信号ＯＵＴＭＬＩＭ１の電圧値は、信号ＯＵＴＭ１の電圧値となる。換言すると、リミッタ回路ＬＩＭ１は、信号ＯＵＴＭ１を信号ＯＵＴＭＬＩＭ１として中間電圧生成回路ＣＭＦＢ１に送信する。他方で、信号ＯＵＴＭ１が最大電圧値Ｖｍａｘｍ以上である場合、信号ＯＵＴＭＬＩＭ１の電圧値は、最大電圧値Ｖｍａｘｍとなる。換言すると、リミッタ回路ＬＩＭ１は、最大電圧値Ｖｍａｘｍを信号ＯＵＴＭＬＩＭ１として中間電圧生成回路ＣＭＦＢ１に送信する。

【0044】

１．１．４ 中間電圧生成回路の構成
中間電圧生成回路ＣＭＦＢ１の回路構成について、図４を用いて説明する。図４は、中間電圧生成回路ＣＭＦＢ１の一例を示す回路図である。

【0045】

中間電圧生成回路ＣＭＦＢ１は、抵抗素子Ｒ２及びＲ３を含む。なお、抵抗素子Ｒ２及びＲ３の抵抗値は同じである。

【0046】

抵抗素子Ｒ２の一端は、リミッタ回路ＬＩＭ１に接続され、他端はノードＮＤ４に接続される。

【0047】

抵抗素子Ｒ３の一端は、ノードＮＤ４に接続され、他端はリミッタ回路ＬＩＭ１に接続される。

【0048】

抵抗素子Ｒ２及びＲ３の抵抗値が同じであるため、中間電圧生成回路ＣＭＦＢ１は、信号ＯＵＴＰＬＩＭ１の電圧値と信号ＯＵＴＭＬＩＭ１の電圧値との平均値を、フィードバック電圧ＶＣＭＦＢ１としてノードＮＤ４に送信する。

【0049】

１．２ フィードバック動作
本実施形態に係る電力増幅装置１のフィードバック動作について、図５を用いて説明する。図５は、電力増幅装置１のフィードバック動作を示すフローチャートである。以下では、第１フィードバック動作及び第２フィードバック動作のうち、第２フィードバック動作について説明する。

【0050】

リミッタ回路ＬＩＭ１は、電圧ＶＬＩＭ１と信号ＯＵＴＰ１とに基づいて、信号ＯＵＴＰＬＩＭ１を生成し、電圧ＶＬＩＭ１と信号ＯＵＴＭ１とに基づいて、信号ＯＵＴＭＬＩＭ１を生成する（Ｓ１０）。

【0051】

次に、中間電圧生成回路ＣＭＦＢ１は、信号ＯＵＴＰＬＩＭ１の電圧値と信号ＯＵＴＭＬＩＭ１の電圧値との平均値を生成する（Ｓ１１）。

【0052】

次に、中間電圧生成回路ＣＭＦＢ１は、Ｓ１１で生成した平均値を、フィードバック電圧ＶＣＭＦＢ１として第１オペアンプＡ１のＴＣＦＢｍ１端子、及び第２オペアンプＡ２のＴＣＦＢｍ２端子に送信する（Ｓ１２）。

【0053】

１．３ 効果
本実施形態に係る構成であれば、電力増幅装置の動作信頼性を向上できる。以下、本効果につき、図６を用いて説明する。図６は、本実施形態に係る電力増幅装置１の効果を説明する図である。

【0054】

図６は、信号ＯＵＴＰ１、信号ＯＵＴＭ１、及び信号ＯＵＴＰ１と信号ＯＵＴＭ１との差分（ＯＵＴＰ１－ＯＵＴＭ１）の信号の波形を示している。なお、図６の例では、基準電圧ＶＣＭＲＥＦ１を電圧ＶＣＣ／２よりも低く、電圧ＶＳＳよりも高い電圧に設定している。

【0055】

信号ＯＵＴＰ１及びＯＵＴＭ１の振幅が小さい場合（［１］の領域）では、信号ＯＵＴＰ１及びＯＵＴＭ１のクリップは発生しない（ノンクリップ）。ノンクリップ時、信号ＯＵＴＰ１及びＯＵＴＭ１の振幅は上下対称に振れ、フィードバック電圧ＶＣＭＦＢ１は基準電圧ＶＣＭＲＥＦ１に等しい一定値に維持される。

【0056】

他方で、信号ＯＵＴＰ１及びＯＵＴＭ１の振幅が大きい場合（［２］の領域）では、信号ＯＵＴＰ１及びＯＵＴＭ１は、電圧ＶＳＳ側でクリップが発生する。このとき、第１フィードバック動作によって、クリップしていない信号ＯＵＴＰ１またはＯＵＴＭ１の振幅が増加するため、信号ＯＵＴＰ１及びＯＵＴＭ１は上下対称ではなくなる。

【0057】

本実施形態では、第２フィードバック動作として、以下の動作が行われる。リミッタ回路ＬＩＭ１は、電圧ＶＬＩＭ１に基づいて、信号ＯＵＴＰ１及びＯＵＴＭ１の最大電圧値Ｖｍａｘを制限する。このため、信号ＯＵＴＰＬＩＭ１及びＯＵＴＭＬＩＭ１の電圧値は、電圧ＶＬＩＭ１に基づいて決められる最大電圧値Ｖｍａｘ以下となる。リミッタ回路ＬＩＭ１は、信号ＯＵＴＰＬＩＭ１及びＯＵＴＭＬＩＭ１を中間電圧生成回路ＣＭＦＢ１に送信する。中間電圧生成回路ＣＭＦＢ１は、信号ＯＵＴＰＬＩＭ１の電圧値と信号ＯＵＴＭＬＩＭ１の電圧値との平均値を生成し、平均値をフィードバック電圧ＶＣＭＦＢ１として第１オペアンプＡ１及び第２オペアンプＡ２に送信する。信号ＯＵＴＰＬＩＭ１及びＯＵＴＭＬＩＭ１の電圧値が最大電圧値Ｖｍａｘ以下に制限されるため、信号ＯＵＴＰ１及びＯＵＴＭ１の振幅が大きい場合も、フィードバック電圧ＶＣＭＦＢ１は、基準電圧ＶＣＭＲＥＦ１に等しい一定値に維持される。すなわち、本実施形態に係る構成によれば、信号ＯＵＴＰ１及びＯＵＴＭ１の中点電位のばらつきが小さくなる。

【0058】

また、ノンクリップ時及びクリップ時に、第１オペアンプＡ１の利得は一定値Ｒｆ１／Ｒｓ１であり、第２オペアンプＡ２の利得は一定値Ｒｆ２／Ｒｓ２である。このため、信号ＯＵＴＰ１、信号ＯＵＴＭ１、及びＯＵＴＰ１－ＯＵＴＭ１の信号の歪の悪化を抑制できる。

【0059】

従って、本実施形態によれば、電力増幅装置の動作信頼性を向上できる。

【0060】

１．４ 第１変形例
第１実施形態の第１変形例に係る電力増幅装置１について説明する。本変形例に係る電力増幅装置１では、第１オペアンプＡ１及び第２オペアンプＡ２の構成が第１実施形態と異なる。以下では、第１実施形態と異なる点を中心に説明する。

【0061】

１．４．１ 第１オペアンプの構成
第１オペアンプＡ１の回路構成について、図７を用いて説明する。図７は、第１オペアンプＡ１の一例を示す回路図である。なお、第２オペアンプＡ２は、第１オペアンプＡ１と同様の構成を有する。

【0062】

第１オペアンプＡ１において、第１トランスコンダクタンス回路Ｇｍ＿ＤＦＢ、第２トランスコンダクタンス回路Ｇｍ＿ＣＦＢ、及び抵抗素子Ｒ１は、廃されている。第１オペアンプＡ１は、第１電圧制御電圧源Ａ＿ＤＦＢ、及び第２電圧制御電圧源Ａ＿ＣＦＢをさらに含む。

【0063】

第１電圧制御電圧源Ａ＿ＤＦＢの第１電源電圧端子は、ノードＮＤ５に接続され、第２電源電圧端子はノードＮＤ９に接続される。第１電圧制御電圧源Ａ＿ＤＦＢの非反転入力端子は、第１オペアンプＡ１のＴＤＦＢｐ１端子に接続され、反転入力端子は、第１オペアンプＡ１のＴＤＦＢｍ１端子に接続される。第１電圧制御電圧源Ａ＿ＤＦＢは、ノードＮＤ１から非反転入力端子に印加される電圧Ｖｉｎｐ１と、ノードＮＤ２から反転入力端子に印加される電圧Ｖｉｎｍ１との電圧差ｄＶｄｆｂを出力する。なお、第１電圧制御電圧源Ａ＿ＤＦＢの増幅率は、任意の値に設定される。

【0064】

第２電圧制御電圧源Ａ＿ＣＦＢの第１電源電圧端子は、ノードＮＤ９に接続され、第２電源電圧端子は接地される。第２電圧制御電圧源Ａ＿ＣＦＢは、ノードＮＤ３から非反転入力端子に印加される基準電圧ＶＣＭＲＥＦ１と、ノードＮＤ４から反転入力端子に印加されるフィードバック電圧ＶＣＭＦＢ１との電圧差ｄＶｃｆｂを出力する。なお、第２電圧制御電圧源Ａ＿ＣＦＢの増幅率は、任意の値に設定される。

【0065】

第１オペアンプＡ１の他の構成は、第１実施形態の図２と同様である。

【0066】

ドライバステージ回路ＤＳには、電圧差ｄＶｄｆｂと電圧差ｄＶｃｆｂとが合成された電圧Ｖｄが印加される。ドライバステージ回路ＤＳは、電圧Ｖｄを増幅し、増幅した電圧を出力してプッシュプル構成であるＰＭＯＳトランジスタＰ１及びＮＭＯＳトランジスタＮ１を駆動する。

【0067】

１．４．２ 効果
本変形例に係る構成によれば、第１実施形態と同様の効果を奏する。

【0068】

１．５ 第２変形例
第１実施形態の第２変形例に係る電力増幅装置１について説明する。本変形例に係る電力増幅装置１では、リミッタ回路ＬＩＭ１の構成が第１実施形態と異なる。以下では、第１実施形態と異なる点を中心に説明する。

【0069】

１．５．１ リミッタ回路の構成
リミッタ回路ＬＩＭ１の回路構成について、図８を用いて説明する。図８は、リミッタ回路ＬＩＭ１の一例として、ハイサイドアンプ用のリミッタ回路を示す回路図である。

【0070】

リミッタ回路ＬＩＭ１は、ＰＭＯＳトランジスタＰ２及びＰ３を含む。

【0071】

ＰＭＯＳトランジスタＰ２の一端は、出力端子Ｔｏｕｔｐ１に接続され、他端は中間電圧生成回路ＣＭＦＢ１に接続され、ゲートには電圧ＶＬＩＭ１が印加される。電圧ＶＬＩＭ１は、例えば基準電圧ＶＣＭＲＥＦ１よりも低く、ＰＭＯＳトランジスタＰ２をオン状態とさせる電圧である。電圧ＶＬＩＭ１に基づいて、信号ＯＵＴＰ１の最小電圧値Ｖｍｉｎｐが決まる。信号ＯＵＴＰ１が最小電圧値Ｖｍｉｎよりも大きい場合、信号ＯＵＴＰＬＩＭ１の電圧値は、信号ＯＵＴＰ１の電圧値となる。換言すると、リミッタ回路ＬＩＭ１は、信号ＯＵＴＰ１を信号ＯＵＴＰＬＩＭ１として中間電圧生成回路ＣＭＦＢ１に送信する。他方で、信号ＯＵＴＰ１が最小電圧値Ｖｍｉｎｐ以下である場合、信号ＯＵＴＰＬＩＭ１の電圧値は、最小電圧値Ｖｍｉｎｐとなる。換言すると、リミッタ回路ＬＩＭ１は、最小電圧値Ｖｍｉｎｐを信号ＯＵＴＰＬＩＭ１として中間電圧生成回路ＣＭＦＢ１に送信する。

【0072】

ＰＭＯＳトランジスタＰ３の一端は、出力端子Ｔｏｕｔｍ１に接続され、他端は中間電圧生成回路ＣＭＦＢ１に接続され、ゲートには電圧ＶＬＩＭ１が印加される。電圧ＶＬＩＭ１は、例えば基準電圧ＶＣＭＲＥＦ１よりも低く、ＰＭＯＳトランジスタＰ３をオン状態とさせる電圧である。電圧ＶＬＩＭ１に基づいて、信号ＯＵＴＭ１の最小電圧値Ｖｍｉｎｍが決まる。信号ＯＵＴＭ１が最小電圧値Ｖｍｉｎｍよりも大きい場合、信号ＯＵＴＭＬＩＭ１の電圧値は、信号ＯＵＴＭ１の電圧値となる。換言すると、リミッタ回路ＬＩＭ１は、信号ＯＵＴＭ１を信号ＯＵＴＭＬＩＭ１として中間電圧生成回路ＣＭＦＢ１に送信する。他方で、信号ＯＵＴＭ１が最小電圧値Ｖｍｉｎｍ以下である場合、信号ＯＵＴＭＬＩＭ１の電圧値は、最小電圧値Ｖｍｉｎｍとなる。換言すると、リミッタ回路ＬＩＭ１は、最小電圧値Ｖｍｉｎｍを信号ＯＵＴＭＬＩＭ１として中間電圧生成回路ＣＭＦＢ１に送信する。

【0073】

１．５．２ フィードバック動作
本変形例に係る電力増幅装置１のフィードバック動作について説明する。本変形例に係る電力増幅装置１の第２フィードバック動作を示すフローチャートは、第１実施形態の図５と同様である。

【0074】

１．５．３ 効果
本変形例では、第２フィードバック動作として、リミッタ回路ＬＩＭ１は、電圧ＶＬＩＭ１に基づいて、信号ＯＵＴＰ１及びＯＵＴＭ１の最小電圧値Ｖｍｉｎを制限する。このため、信号ＯＵＴＰＬＩＭ１及びＯＵＴＭＬＩＭ１の電圧値は、電圧ＶＬＩＭ１に基づいて決められる最小電圧値Ｖｍｉｎ以上となる。例えば、基準電圧ＶＣＭＲＥＦ１を電圧ＶＣＣ／２よりも高く、電圧ＶＣＣよりも低い電圧に設定した場合、信号ＯＵＴＰ１及びＯＵＴＭ１の振幅が大きくなると、信号ＯＵＴＰ１及びＯＵＴＭ１は、電圧ＶＣＣ側でクリップが発生する。しかし、信号ＯＵＴＰＬＩＭ１及びＯＵＴＭＬＩＭ１の電圧値が最小電圧値Ｖｍｉｎ以上に制限されるため、本変形例に係る構成によれば、第１実施形態と同様に、信号ＯＵＴＰ１及びＯＵＴＭ１の中点電位のばらつきが小さくなる。

【0075】

また、本変形例に係る構成によれば、第１実施形態と同様に、信号ＯＵＴＰ１、信号ＯＵＴＭ１、及びＯＵＴＰ１－ＯＵＴＭ１の信号の歪の悪化を抑制できる。

【0076】

２．第２実施形態
第２実施形態に係る電力増幅装置１について説明する。本実施形態に係る電力増幅装置１は、第３オペアンプＡ３及び第４オペアンプＡ４を含むＢＴＬアンプ（以下、「ハイサイドアンプＨＳ」とも表記する）を含む点で第１実施形態と異なる。第１実施形態は、１ｃｈ（１チャンネル）の電力増幅装置に対して、第２実施形態は２ｃｈ（２チャンネル）の電力増幅装置となる。第１実施形態の電力増幅装置を２点備える電力増幅装置と比較して、第２実施形態では、ハイサイドアンプＨＳで消費した電力をローサイドアンプＬＳで共有することで高効率動作が可能となる。以下では、第１実施形態と異なる点を中心に説明する。

【0077】

２．１ 電力増幅装置の回路構成
本実施形態に係る電力増幅装置１の回路構成について、図９を用いて説明する。図９は電力増幅装置１の一例を示す回路図である。

【0078】

電力増幅装置１は、バッファ回路ＢＵＦ、第１電圧配線４、及び第１電圧端子Ｔ３をさらに含む。

【0079】

バッファ回路ＢＵＦは、電源電圧配線２と接地電圧配線３との間の電圧の分圧として電圧ＶＣＣ／２を生成する。

【0080】

第１電圧端子Ｔ３には、第１電圧配線４が接続され、バッファ回路ＢＵＦから電圧ＶＣＣ／２が供給される。

【0081】

第１オペアンプＡ１及び第２オペアンプＡ２を含むＢＴＬアンプ（以下、「ローサイドアンプＬＳ」とも表記する）は、スイッチＳＷ１及びＳＷ２をさらに含む。

【0082】

スイッチＳＷ１は、第１オペアンプＡ１の第１電源電圧端子に接続され、第１オペアンプＡ１の第１電源電圧端子と電源電圧配線２との接続、及び第１オペアンプＡ１の第１電源電圧端子と第１電圧配線４との接続を切り替える。

【0083】

スイッチＳＷ２は、第２オペアンプＡ２の第１電源電圧端子に接続され、第２オペアンプＡ２の第１電源電圧端子と電源電圧配線２との接続、及び第２オペアンプＡ２の第１電源電圧端子と第１電圧配線４との接続を切り替える。

【0084】

例えば、信号ＯＵＴＰ１及びＯＵＴＭ１の振幅が小さい（例えば、信号ＯＵＴＰ１及びＯＵＴＭ１の電圧値（電圧ＶＣＣに対する電圧値）が電圧ＶＣＣ／２未満）場合、スイッチＳＷ１及びＳＷ２は、第１電圧配線４に接続される。これにより、第１オペアンプＡ１及び第２オペアンプＡ２には、電圧ＶＣＣ／２及び電圧ＶＳＳが印加される。

【0085】

他方で、信号ＯＵＴＰ１及びＯＵＴＭ１の振幅が大きい（例えば、信号ＯＵＴＰ１またはＯＵＴＭ１の電圧値（電圧ＶＣＣに対する電圧値）が電圧ＶＣＣ／２以上）場合、スイッチＳＷ１及びＳＷ２は、電源電圧配線２に接続される。これにより、第１オペアンプＡ１及び第２オペアンプＡ２には、電圧ＶＣＣ及び電圧ＶＳＳが印加される。

【0086】

ローサイドアンプＬＳにおいて、基準電圧ＶＣＭＲＥＦ１は、例えば電圧ＶＣＣ／４である。

【0087】

ハイサイドアンプＨＳは、入力端子Ｔｉｎｐ２及びＴｉｎｍ２、出力端子Ｔｏｕｔｐ２及びＴｏｕｔｍ２、抵抗素子Ｒｓ３及びＲｓ４、第３オペアンプＡ３、第４オペアンプＡ４、抵抗素子Ｒｆ３及びＲｆ４、スイッチＳＷ３及びＳＷ４、リミッタ回路ＬＩＭ２、並びに中間電圧生成回路ＣＭＦＢ２を含む。

【0088】

入力端子Ｔｉｎｐ２及びＴｉｎｍ２は、ローサイドアンプＬＳの入力端子Ｔｉｎｐ１及びＴｉｎｍ１にそれぞれ対応する。

【0089】

出力端子Ｔｏｕｔｐ２及びＴｏｕｔｍ２は、ローサイドアンプＬＳの出力端子Ｔｏｕｔｐ１及びＴｏｕｔｍ１にそれぞれ対応する。

【0090】

抵抗素子Ｒｓ３及びＲｓ４は、ローサイドアンプＬＳの抵抗素子Ｒｓ１及びＲｓ２にそれぞれ対応する。

【0091】

第３オペアンプＡ３のＴＤＦＢｐ３端子、ＴＣＦＢｐ３端子、ＴＤＦＢｍ３端子、及びＴＣＦＢｍ３端子は、ローサイドアンプＬＳの第１オペアンプＡ１のＴＤＦＢｐ１端子、ＴＣＦＢｐ１端子、ＴＤＦＢｍ１端子、及びＴＣＦＢｍ１端子にそれぞれ対応する。第３オペアンプＡ３は、第１オペアンプＡ１と同様の構成を有する。

【0092】

第４オペアンプＡ４のＴＤＦＢｐ４端子、ＴＣＦＢｐ４端子、ＴＤＦＢｍ４端子、及びＴＣＦＢｍ４端子は、ローサイドアンプＬＳの第２オペアンプＡ２のＴＤＦＢｐ２端子、ＴＣＦＢｐ２端子、ＴＤＦＢｍ２端子、及びＴＣＦＢｍ２端子にそれぞれ対応する。第４オペアンプＡ４は、第２オペアンプＡ２と同様の構成を有する。

【0093】

抵抗素子Ｒｆ３及びＲｆ４は、ローサイドアンプＬＳの抵抗素子Ｒｆ１及びＲｆ２にそれぞれ対応する。

【0094】

スイッチＳＷ３は、第３オペアンプＡ３の第２電源電圧端子に接続され、第３オペアンプＡ３の第２電源電圧端子と接地電圧配線３との接続、及び第３オペアンプＡ３の第２電源電圧端子と第１電圧配線４との接続を切り替える。スイッチＳＷ３は、ローサイドアンプＬＳのスイッチＳＷ１に対応する。

【0095】

スイッチＳＷ４は、第４オペアンプＡ４の第２電源電圧端子に接続され、第４オペアンプＡ４の第２電源電圧端子と接地電圧配線３との接続、及び第４オペアンプＡ４の第２電源電圧端子と第１電圧配線４との接続を切り替える。スイッチＳＷ４は、ローサイドアンプＬＳのスイッチＳＷ２に対応する。

【0096】

例えば、信号ＯＵＴＰ２及びＯＵＴＭ２の振幅が小さい（例えば、信号ＯＵＴＰ２及びＯＵＴＭ２の電圧値（電圧ＶＳＳに対する電圧値）が電圧ＶＣＣ／２以上）場合、スイッチＳＷ３及びＳＷ４は、第１電圧配線４に接続される。これにより、第３オペアンプＡ３及び第４オペアンプＡ４には、電圧ＶＣＣ及び電圧ＶＣＣ／２が印加される。

【0097】

他方で、信号ＯＵＴＰ２及びＯＵＴＭ２の振幅が大きい（例えば、信号ＯＵＴＰ２またはＯＵＴＭ２の電圧値（電圧ＶＳＳに対する電圧値）が電圧ＶＣＣ／２未満）場合、スイッチＳＷ３及びＳＷ４は、接地電圧配線３に接続される。これにより、第３オペアンプＡ３及び第４オペアンプＡ４には、電圧ＶＣＣ及び電圧ＶＳＳが印加される。

【0098】

リミッタ回路ＬＩＭ２は、ローサイドアンプＬＳのリミッタ回路ＬＩＭ１に対応する。リミッタ回路ＬＩＭ２は、第１実施形態の第２変形例のリミッタ回路ＬＩＭ１と同様の構成を有する。

【0099】

中間電圧生成回路ＣＭＦＢ２は、ローサイドアンプＬＳの中間電圧生成回路ＣＭＦＢ１に対応する。中間電圧生成回路ＣＭＦＢ２は、中間電圧生成回路ＣＭＦＢ１と同様の構成を有する。

【0100】

信号ＩＮＰ２及びＩＮＭ２は、ローサイドアンプＬＳの信号ＩＮＰ１及びＩＮＭ１にそれぞれ対応する。

【0101】

ノードＮＤ１１及びＮＤ１２は、ローサイドアンプＬＳのノードＮＤ１及びＮＤ２にそれぞれ対応する。

【0102】

電圧Ｖｉｎｐ２及びＶｉｎｍ２は、ローサイドアンプＬＳの電圧Ｖｉｎｐ１及びＶｉｎｍ１にそれぞれ対応する。

【0103】

基準電圧ＶＣＭＲＥＦ２及びフィードバック電圧ＶＣＭＦＢ２は、ローサイドアンプＬＳの基準電圧ＶＣＭＲＥＦ１及びフィードバック電圧ＶＣＭＦＢ１にそれぞれ対応する。基準電圧ＶＣＭＲＥＦ２は、例えば電圧３ＶＣＣ／４である。

【0104】

ノードＮＤ１３及びＮＤ１４は、ローサイドアンプＬＳのノードＮＤ３及びＮＤ４にそれぞれ対応する。

【0105】

信号ＯＵＴＰ２及びＯＵＴＭ２は、ローサイドアンプＬＳの信号ＯＵＴＰ１及びＯＵＴＭ１にそれぞれ対応する。

【0106】

電圧ＶＬＩＭ２、並びに信号ＯＵＴＰＬＩＭ２及びＯＵＴＭＬＩＭ２は、ローサイドアンプＬＳの電圧ＶＬＩＭ１、並びに信号ＯＵＴＰＬＩＭ１及びＯＵＴＭＬＩＭ１にそれぞれ対応する。

【0107】

２．２ フィードバック動作
本実施形態に係る電力増幅装置１のフィードバック動作について説明する。本実施形態に係る電力増幅装置１のローサイドアンプＬＳ、及びハイサイドアンプＨＳにおける第２フィードバック動作を示すフローチャートは、第１実施形態の図５と同様である。

【0108】

２．３ 効果
本実施形態に係る構成によれば、第１実施形態と同様の効果を奏する。

【0109】

また、第１実施形態と同様に、信号ＯＵＴＰ１及びＯＵＴＭ１の中点電位のばらつき、並びに信号ＯＵＴＰ２及びＯＵＴＭ２の中点電位のばらつきが小さくなる。このため、電力増幅装置１の高効率範囲が最大化される。さらに、中点電位のばらつきが小さくなることにより、第２実施形態の電力増幅装置を２点以上備える電力増幅装置において、ローサイドアンプＬＳ同士の出力端子と、ハイサイドアンプＨＳ同士の出力端子とを誤接続したとしても、誤接続した出力端子間の電位差が小さいため、流れる短絡電流値が小さくなる。このため、他チャンネルとの短絡を保護するための回路を設けなくてもよい。

【0110】

もちろん、本実施形態は、第１実施形態の第１変形例に適用することもできる。

【0111】

３．変形例等
上記のように、実施形態に係る電力増幅装置(1)は、複数の入力端子に複数の電圧が印加され、第１出力信号(OUTP1)を出力する第１アンプ(A1)と、複数の入力端子に複数の電圧が印加され、第２出力信号(OUTM1)を出力する第２アンプ(A2)と、第１出力信号(OUTP1)の電圧値の大きさを制限した第３信号(OUTPLIM1)、及び第２出力信号(OUTM1)の電圧値の大きさを制限した第４信号(OUTMLIM1)を出力する第１回路(LIM1)と、第３信号(OUTPLIM1)の電圧値と第４信号(OUTMLIM1)の電圧値との平均値を、第１フィードバック電圧(VCMFB1)として第１アンプ(A1)及び第２アンプ(A2)に送信する第２回路(CMFB1)とを備える。

【0112】

なお、実施形態は上記説明した形態に限定されるものではなく、種々の変形が可能である。

【0113】

上記実施形態で説明したフローチャートは、その処理の順番を可能な限り入れ替えることができる。

【0114】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

【符号の説明】

【0115】

１…電力増幅装置、２…電源電圧配線、３…接地電圧配線、Ａ１…第１オペアンプ、Ａ２…第２オペアンプ、Ａ３…第３オペアンプ、Ａ４…第４オペアンプ、ＬＩＭ１、ＬＩＭ２…リミッタ回路、ＣＭＦＢ１、ＣＭＦＢ２…中間電圧生成回路、Ｒｓ１、Ｒｓ２、Ｒｆ１、Ｒｆ２、Ｒ１～Ｒ３…抵抗素子、Ｇｍ＿ＤＦＢ…第１トランスコンダクタンス回路、Ｇｍ＿ＣＦＢ…第２トランスコンダクタンス回路、ＤＳ…ドライバステージ回路、Ｎ１～Ｎ３、Ｐ１～Ｐ３…トランジスタ、Ａ＿ＤＦＢ…第１電圧制御電圧源、Ａ＿ＣＦＢ…第２電圧制御電圧源

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】