特許 7658107 電流検出回路及びそれを備えた負荷駆動制御装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-03-31

(45)【発行日】2025-04-08

(54)【発明の名称】電流検出回路及びそれを備えた負荷駆動制御装置

(51)【国際特許分類】

   G01R 19/00 20060101AFI20250401BHJP

   G05F 1/10 20060101ALI20250401BHJP

【ＦＩ】

G01R19/00 B

G01R19/00 L

G01R19/00 N

G05F1/10 301B

【請求項の数】 7

(21)【出願番号】P 2021024535

(22)【出願日】2021-02-18

(65)【公開番号】P2022126452

(43)【公開日】2022-08-30

【審査請求日】2023-12-19

(73)【特許権者】

【識別番号】000003137

【氏名又は名称】マツダ株式会社

(74)【代理人】

【識別番号】110001427

【氏名又は名称】弁理士法人前田特許事務所

(72)【発明者】

【氏名】山口 忠男

(72)【発明者】

【氏名】曽根原 理仁

【審査官】田口 孝明

(56)【参考文献】

【文献】特表２０１０－５３６０３２（ＪＰ，Ａ）

【文献】特開２０１４－０２１０９０（ＪＰ，Ａ）

【文献】特開２０１７－１４２１６３（ＪＰ，Ａ）

【文献】特開平１０－０２２８００（ＪＰ，Ａ）

【文献】特開２０１３－１０２２８３（ＪＰ，Ａ）

【文献】特開２０２２－０５６８７２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

ＩＰＣ Ｇ０１Ｒ １９／００－１９／３２、

Ｇ０５Ｆ １／００－１／１０

(57)【特許請求の範囲】

【請求項1】

ドライバ回路から負荷に出力される電流を検出する電流検出回路であって、
前記ドライバ回路の出力と前記負荷との間に設けられた検出抵抗と、
第１電源と仮想的接地電位との間で動作し、当該仮想的接地電位との間に所定の電圧差を持つ第２電源を生成する電源供給回路と、
前記第２電源と前記仮想的接地電位との間で動作し、前記検出抵抗に生じる電圧に対応する検出信号を生成する信号処理回路とを備え、
前記仮想的接地電位を供給するためのノードは、前記ドライバ回路の出力と前記検出抵抗との間に接続されている、ことを特徴とする電流検出回路。

【請求項2】

前記電源供給回路は、前記第２電源に加えて、前記第２電源とは分離され、前記仮想的接地電位との間に所定の電圧差を持つ第３電源を生成し、
前記信号処理回路は、
前記第２電源と前記仮想的接地電位との間で動作するアナログ回路と、
前記第３電源と前記仮想的接地電位との間で動作するデジタル回路とを備える、ことを特徴とする請求項１に記載の電流検出回路。

【請求項3】

前記電源供給回路は、前記第２電源に加えて、前記第２電源とは分離され、前記仮想的接地電位との間に所定の電圧差を持つ第３電源を生成し、
前記信号処理回路は、前記検出抵抗に生じた電圧を増幅して出力する増幅器と、前記増幅器の増幅出力信号をデジタル信号に変換するＡＤコンバータとを備え、
前記増幅器及び前記ＡＤコンバータに含まれる連続的な値を出力する回路は、前記第２電源と前記仮想的接地電位との間で動作し、
前記ＡＤコンバータに含まれる離散的な２値を出力する回路は、前記第３電源と前記仮想的接地電位との間で動作する、ことを特徴とする請求項１に記載の電流検出回路。

【請求項4】

電源供給回路は、前記第１電源と前記仮想的接地電位との間で動作し、基準となる電圧を生成する基準電圧生成部と、当該基準となる電圧に基づいて前記第２電源及び前記第３電源を生成する電源分離部とを備え、
前記第２電源と前記第３電源とは、前記信号処理回路よりも前記基準電圧生成部に近い位置で分離される、ことを特徴とする請求項２または３に記載の電流検出回路。

【請求項5】

負荷に電流を出力するドライバ回路と、
前記ドライバ回路から負荷に出力される電流を検出する請求項１から４のいずれか１項に記載の電流検出回路と、
前記電流検出回路の検出結果と、所定の目標電流とに基づいて、前記ドライバ回路を駆動するための制御信号を出力するコントローラとを備える、ことを特徴とする負荷駆動制御装置。

【請求項6】

前記検出抵抗の両端に生じた電圧を増幅する増幅器をさらに備え、
前記検出抵抗の抵抗値は、前記増幅器への入力電位として、前記仮想的接地電位に対するマイナス電位の絶対値が所定の電圧以下となるように設定されている、ことを特徴とする請求項１に記載の電流検出回路。

【請求項7】

前記検出抵抗の両端に生じた電圧を増幅する増幅器をさらに備え、
前記増幅器は、完全差動方式の増幅器である、ことを特徴とする請求項１に記載の電流検出回路。

【発明の詳細な説明】

【技術分野】

【0001】

ここに開示された技術は、電流検出回路及びそれを備えた負荷駆動制御装置に関する技術分野に属する。

【背景技術】

【0002】

車両に搭載された負荷（例えば、ソレノイドバルブ）に駆動電流を出力するドライバＩＣ（負荷駆動制御装置）において、駆動電流を高精度に一定にコントロールすることが求められる。駆動電流の制御方法としては、検出抵抗を用いて駆動電流を検出し、その検出電流に基づいたフィードバック制御をする技術が知られている。このフィードバック制御において、駆動電流を高精度に検出することが極めて重要である。

【0003】

特許文献１には、ソレノイドバルブとソレノイドドライバとの間に設けられた検出抵抗に流れる電流の値に基づいて、自動車のクラッチの開閉を制御するソレノイドバルブに対する電流供給を制御する電子制御ユニットが示されている。

【0004】

また、特許文献２では、その実施例９（図１６参照）において、相電流経路に電流検出手段を挿入し、電流検出手段の下流側の電位を電流検出のための増幅手段（増幅器）及びアナログ／デジタル変換手段（ＡＤコンバータ）のアナログ系仮想的接地電位とした例が示されている。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０１７－１２９５２８号公報

【文献】特許第５１８８４６５号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

ここで、例えば、特許文献１の図３の構成において、センス抵抗の差電圧は大きく変動しないが、センス抵抗に生じる電圧の絶対値で見ると電圧変動が大きい。そうすると、出力のコモンモード電圧（Ｎ２とＮ４の平均電圧）に対し、入力のコモンモード電圧（Ｎ１とＮ３の平均電圧）が大きく変動する。ここで、増幅器におけるＣＭＲＲ（Common-Mode Rejection Ratio）は有限であるため、上記のコモンモードの変動に起因して増幅誤差が発生し、その増幅誤差が電流検知の誤差となってあらわれるという問題がある。

【0007】

特許文献２において、増幅手段（増幅器）とアナログ／デジタル変換手段（ＡＤコンバータ）は、ＳＯＩ（Silicon on Insulator)基板に形成された絶縁体層で囲まれた領域に設けられている。しかしながら、ＳＯＩプロセスは、特殊な工程が必要なため、製造コストが高いという問題がある。

【0008】

また、特許文献２の図１６の構成において、電源供給回路で生成されたアナログ電源とアナログ系仮想接地電位との間で動作する回路（例えば、特許文献２の増幅手段１２及びアナログ／デジタル変換手段１３）に流れる電流は、電流検出手段を介さずに負荷に流れる。この電流検出手段を介さずに負荷に流れる電流は、電流検出手段では検出されないので、その分の検出誤差が生じるという問題がある。

【0009】

ここに開示された技術は斯かる点に鑑みてなされたものであり、その目的とするところは、ＳＯＩプロセスを使用することなく、電流検出回路の電流検知誤差をできる限り解消することを提供することにある。

【課題を解決するための手段】

【0010】

前記課題を解決するために、ここに開示された技術では、ドライバ回路から負荷に出力される電流を検出する電流検出回路を対象として、前記ドライバ回路の出力と前記負荷との間に設けられた検出抵抗と、第１電源と仮想接地電位との間で動作し、当該仮想接地電位との間に所定の電圧差を持つ第２電源を生成する電源供給回路と、前記第２電源と前記仮想接地電位との間で動作し、前記検出抵抗に生じる電圧に対応する検出信号を生成する信号処理回路とを備え、前記仮想接地電位を供給するための仮想接地線は、前記ドライバ回路の出力と前記検出抵抗との間に接続されていることを特徴とする。

【0011】

この態様によると、第１電源と仮想接地電位との間で動作する電源供給回路で第２電源を生成し、この第２電源と仮想接地電位との間で信号処理回路を動作させるので、コモンモードの変動による増幅誤差が発生しにくくなる。さらに、仮想接地線をドライバ回路の出力と検出抵抗との間に接続しているので、検出抵抗には、ドライバ回路の出力電流に加えて信号処理回路の消費電流が流れる。これにより、特許文献２の技術と比較して、電流検知誤差を小さくすることができる。

【0012】

上記電流検出回路において、前記電源供給回路は、前記第２電源に加えて、前記第２電源と互いに分離され、前記仮想接地電位との間に所定の電圧差を持つ第３電源を生成し、前記信号処理回路は、前記第２電源と前記仮想接地電位との間で動作するアナログ回路と、前記第３電源と前記仮想接地電位との間で動作するデジタル回路とを備える、としてもよい。

【0013】

上記電流検出回路において、前記電源供給回路は、前記第２電源に加えて、前記第２電源と互いに分離され、前記仮想接地電位との間に所定の電圧差を持つ第３電源を生成し、前記信号処理回路は、前記検出抵抗に生じた電圧を増幅して出力する増幅器と、前記増幅器の増幅出力信号をデジタル信号に変換するＡＤコンバータとを備え、前記増幅器及び前記ＡＤコンバータに含まれる連続的な値を出力する回路は、前記第２電源と前記仮想接地電位との間で動作し、前記ＡＤコンバータに含まれる離散的な２値を出力する回路は、前記第３電源と前記仮想接地電位との間で動作する、としてもよい。

【0014】

アナログ回路用の第２電源と、デジタル回路用の第３電源とに分離して供給することで、各電源の供給対象回路の規模を小さくすることができる。同様に、連続的な値を出力する回路用の第２電源と、離散的な２値を出力する回路用の第３電源とに分離して供給することで、それぞれの電源から電源供給する回路の規模を小さくすることができる。これにより、付加される固定電源間の容量が少なくなり、追従性を改善することができる。すなわち、ＳＯＩプロセスを使用することなく、回路構成の工夫により電流検出回路の電流検知誤差を解消することができる。

【0015】

上記電流検出回路において、電源供給回路は、前記第１電源と前記仮想接地電位との間で動作し、基準となる電圧を生成する基準電圧生成部と、当該基準となる電圧に基づいて前記第２電源及び前記第３電源を生成する電源分離部とを備え、前記第２電源と前記第３電源とは、前記信号処理回路よりも前記基準電圧生成部に近い位置で分離されるとしてもよい。

【0016】

これにより、第２電源及び第３電源において、他電源の電源線から受ける影響（例えば、抵抗成分の影響）をできる限りなくすことができる。

【0017】

ここに開示された技術の他の態様は、負荷駆動制御装置を対象として、負荷に電流を出力するドライバ回路と、前記ドライバ回路から負荷に出力される電流を検出する前述のいずれかの態様に記載の電流検出回路と、前記電流検出回路の検出結果と、所定の目標電流とに基づいて、前記ドライバ回路を駆動するための制御信号を出力するコントローラとを備えることを特徴とする。

【0018】

この態様によると、上記の電流検出回路と同様に、コモンモードの変動による増幅誤差が発生しにくくなるとともに、特許文献２の技術と比較して電流検出回路の電流検知誤差を小さくすることができる。

【発明の効果】

【0019】

以上説明したように、ここに開示された技術によると、電流検知誤差をできる限り解消した電流検出回路を提供することができる。

【図面の簡単な説明】

【0020】

【図1】実施形態に係る負荷駆動制御装置（ドライバＩＣ）の概略構成を示す図

【図2】電流検出回路の構成を模式的に示すブロック図

【図3A】電流検出回路のブロック構成例及び電源供給回路の一例を示す図

【図3B】電流検出回路のブロック構成例及び電源供給回路の他の例を示す図

【図3C】電流検出回路のブロック構成例及び電源供給回路の他の例を示す図

【図3D】電流検出回路のブロック構成例及び電源供給回路の他の例を示す図

【図4】シングル方式の増幅器と完全差動方式の増幅器の違いを説明するための図

【図5】電流検出回路のブロック構成例及び電源供給回路の他の例を示す図

【発明を実施するための形態】

【0021】

以下、例示的な実施形態について、図面を参照しながら詳細に説明する。

【0022】

図１は、本実施形態に係る負荷駆動制御装置としてのドライバＩＣ（Integrated Circuit）１の構成を概略的に示す。このドライバＩＣ１は、例えば、車両に搭載され、車両に搭載されたアクチュエータ等の負荷（以下、単に負荷という）を駆動制御するために用いられる。

【0023】

ドライバＩＣ１は、複数のドライバチャネルＣＨ１～ＣＨｎ（ｎは２以上の整数）と、複数のドライバチャネルＣＨ１～ＣＨｎの全体を統括して制御する主制御部１１とを備える。以下の説明では、複数のドライバチャネルＣＨ１～ＣＨｎを区別しない場合、ドライバチャネルＣＨとして説明する。

【0024】

図１では、ドライバチャネルＣＨ１の出力端子ＰＬに、車両に搭載された変速機の油圧調整用のソレノイドバルブ１００が接続された例を示す。この場合、ソレノイドバルブ１００が制御対象の負荷に相当する。以下、ソレノイドバルブ１００が負荷であるとして説明する。なお、負荷は、車両のソレノイドバルブ１００に限定されない。例えば、本開示の技術は、民生機器や産業機器におけるアクチュエータ制御、高圧のＤＣ／ＤＣコンバータ等に適用可能である。

【0025】

主制御部１１は、車両に搭載されたＥＣＵ（Electronic Control Unit、図示省略)から各ドライバチャネルＣＨに接続された負荷の制御情報を受信する。主制御部１１は、ＥＣＵから受信した制御情報と電流検出回路２で検出された電流に基づいて、各ドライバチャネルＣＨに対して、それぞれに接続された負荷を電気的に制御するための制御情報を提供する。また、主制御部１１は、各ドライバチャネルから異常を示す信号を受信した場合には、ＥＣＵにその異常を通知する機能を有する。

【0026】

各ドライバチャネルＣＨは、チャネル制御部１２と、プリドライバ１３と、出力端子ＰＬに接続されたソレノイドバルブ１００を駆動するためのドライバ回路１４と、ドライバ回路１４からソレノイドバルブ１００に出力される電流を検出するための電流検出回路２とを備える。チャネル制御部１２は、主制御部１１からの制御情報とチャネルの内部状態とに基づいてドライバ回路１４を制御するための制御信号をプリドライバ１３に出力する。プリドライバ１３は、チャネル制御部１２から受信した制御信号に基づいてドライバ回路１４を駆動する。チャネル制御部１２は、ドライバ回路１４を駆動するための制御信号を出力するコントローラの一例である。

【0027】

ドライバ回路１４は、電源端子ＶＳＨとグランド端子ＶＳＬとの間に、Ｎ型のハイサイドトランジスタＱ１とＮ型のローサイドトランジスタＱ２とが直列接続されたハーフブリッジ回路を備える。電源端子ＶＳＨには、例えば、車両のバッテリ（図示省略）に接続され、バッテリからの電源ＶＢが供給される。グランド端子ＶＳＬは、例えば、車両のグランドに接地される。

【0028】

ハイサイドトランジスタＱ１とローサイドトランジスタＱ２とを接続する接続線Ｎ１は、検出抵抗Ｒｓの一端に接続される。検出抵抗Ｒｓの他端は、接続線Ｎ２を介して出力端子ＰＬに接続される。

【0029】

ハイサイドトランジスタＱ１及びローサイドトランジスタＱ２は、プリドライバ１３からの駆動信号がゲートに与えられ、互いのオン期間が重複しないようにオン／オフ駆動される。これにより、ドライバ回路１４から検出抵抗Ｒｓを介してソレノイドバルブ１００に駆動電流が供給され、ソレノイドバルブ１００が作動制御される。なお、ドライバ回路１４の構成は、図１の構成に限定されず、他の構成であってもよい。

【0030】

＜電流検出回路＞
図２に示すように、電流検出回路２は、ドライバ回路１４とソレノイドバルブ１００との間に設けられた検出抵抗Ｒｓと、電源端子ＶＣＰに供給される電源ＶＣＣ１と仮想接地電位ＶＩＧとの間で動作する電源供給回路４と、検出抵抗Ｒｓに生じる電圧に対応する検出信号ＤＯＵＴを生成する信号処理回路２０とを備える。ドライバ回路１４の出力と検出抵抗Ｒｓとを接続する接続線Ｎ１には、仮想接地電位ＶＩＧを供給するための仮想接地線ＮＩＧが接続される。

【0031】

検出抵抗Ｒｓは、ソレノイドバルブ１００の駆動状態を検出して、フィードバック制御を行うためのものである。

【0032】

検出抵抗Ｒｓの抵抗値は、任意に設定することができ、特に限定されない。例えば、検出抵抗Ｒｓを０．１［Ω］とし、ドライバ回路１４から１［Ａ］の電流が出力されると、検出抵抗の両端には、０．１［Ｖ］の差電圧が生じる。

【0033】

電源端子ＶＣＰには、電源ＶＣＣ１として、例えば、チャージポンプ（図示省略）から電源端子ＶＳＨより高電圧の電源が供給される。電源ＶＣＣ１は第１電源の一例である。

【0034】

－信号処理回路－
信号処理回路２０は、連続的な値を出力する回路及び／またはアナログ回路に属する第１回路群３１と、ＨＩＧＨ／ＬＯＷのように離散的な２値を出力する回路及び／またはデジタル回路に属する第２回路群３２とを備える。

【0035】

第１回路群３１には、例えば、後述する増幅器２１、スイッチドキャパシタ２２２、積分器アンプ２２３及び電流分配回路２７が属する。第１回路群３１の各電源ノードは第１電源線ＬＰ２１に接続され、各グランドノードは仮想接地線ＮＩＧに接続される。換言すると、第１回路群３１は、第１電源線ＬＰ２１に供給される後述する系統電源ＶＡ２と仮仮想接地電位ＶＩＧとの間で動作する。

【0036】

第２回路群３２には、例えば、後述する制御信号生成部２２１、コンパレータ２２４及びレベルシフタ２５が属する。第２回路群３２の各電源ノードは第２電源線ＬＰ２２に接続され、第２回路群３２の各グランドノードは仮想接地線ＮＩＧに接続される。換言すると、第２回路群３２は、後述する系統電源ＶＡ３と仮仮想接地電位ＶＩＧとの間で動作する。

【0037】

以下において、図２及び図３を参照しつつ、電流検出回路２の具体的な構成例について、より具体的に説明する。

【0038】

図３（図３Ａ～図３Ｄ）には、電流検出回路２のブロック構成例を示し、電源供給回路４については具体的な回路構成例を示している。なお、以下の説明では、図３Ａ～図３Ｄを区別せずに説明する場合、例えば、共通の回路について説明する場合に、単に図３と呼ぶ場合がある。

【0039】

図３Ａ～図３Ｃでは、信号処理回路２０は、検出抵抗Ｒｓの両端に生じた電圧を増幅する増幅器２１と、増幅器２１の出力をデジタル信号に変換するＡＤコンバータ２２と、レベルシフタ２５と、電流分配回路２７とを備える。

【0040】

－増幅器－
増幅器２１は、例えば、完全差動方式の増幅器であり、後述する系統電源ＶＡ２と仮想接地電位ＶＩＧとの間で動作し、検出抵抗Ｒｓの両端に生じた差電圧を増幅して出力する。すなわち、増幅器２１の入力には、検出抵抗Ｒｓの上流側ノードに接続された接続線Ｎ１と、検出抵抗Ｒｓの下流側ノードに接続された接続線Ｎ２が接続される。なお、図３Ｄに示すように、信号処理回路２０において、増幅器２１を省略することができ、その場合、接続線Ｎ１，Ｎ２は、ＡＤコンバータ２２に直接接続される。

【0041】

図４は、シングル方式の増幅器と完全差動方式の増幅器の入力電圧に対する出力電圧の違いを説明するための図である。図４において、上段はシングル方式の増幅器の入出力特性を示し、下段は完全差動方式の増幅器の入出力特性を示す。図４上段及び下段において、破線の直線で示すように、入力電圧が０［Ｖ］のときに出力電圧が０［Ｖ］となる理想的な状態では、シングル方式及び完全差動方式ともに、入力電圧が０［Ｖ］以上の領域で、入力電圧に対して出力電圧が線形的に変化している。

【0042】

ここで、本実施形態では、接続線Ｎ１を仮想接地電位ＶＩＧとしているため、増幅器２１への入力電位が仮想接地電位に対してマイナスの電位となる。マイナス電位の絶対値が大きくなると耐圧の問題が発生する場合がある。そこで、例えば、検出抵抗Ｒｓの抵抗値を調整して、マイナス電位の絶対値が、例えば最大３００［ｍＶ］以下と小さくなるようにするのが好ましい。その際、シングルエンドアンプを用いると、図４上段の破線丸で囲んだ領域のように、入力電位が小さい場合に不感帯が発生する場合がある。これに対し、完全差動方式とすると、０［Ｖ］付近の小さな入力電位にも対応が可能となる（図４下段参照）。これにより、増幅器の入力が０［Ｖ］付近と小さい場合でも、後段のＡＤコンバータ２２に、検出抵抗Ｒｓの両端電圧に応じて精度よく増幅された増幅信号（アナログ検出信号）が入力される。

【0043】

－ＡＤコンバータ－
図３では、ＡＤコンバータ２２として、スイッチトキャパシタ型のΔΣ変調器（ＤＳＭ：Delta-Sigma Modulator）を用いた例を示している。ΔΣ変調器は、例えば、完全差動方式の変調器を使用する。

【0044】

具体的に、ＡＤコンバータ２２において、増幅器２１から出力されたアナログ検出信号をスイッチドキャパシタ２２２でサンプリングする。スイッチドキャパシタ２２２で標本化された電圧は、積分器アンプ２２３で積分され、コンパレータ２２４において基準電圧との大小が比較されることでパルス列に変換される。そして、コンパレータ２２４の出力は、レベルシフタ２５において、後段の主制御部１１に対応させた信号レベルにレベル変換され、検出信号ＤＯＵＴとして出力される。制御信号生成部２２１は、ＡＤコンバータ２２の制御のための制御信号を生成するブロックである。また、電流分配回路２７は、レベルシフタ２５用の電流を生成する回路である。

【0045】

－電源供給回路－
図３Ａ～図３Ｄに共通した構成として、電源供給回路４は、電源ＶＣＣ１と仮想接地電位ＶＩＧとの間で動作し、基準となる電圧（以下、基準電圧ＶＡ１という）を生成する基準電圧生成部４１と、基準電圧ＶＡ１に基づいて互いに分離された系統電源ＶＡ２及び系統電源ＶＡ３を生成する電源分離部４２とを備える。系統電源ＶＡ２は、第２電源の一例であり、系統電源ＶＡ３は、第３電源の一例である。なお、ドライバ回路１４がソレノイドバルブ１００に流れる電流を制御する時、仮想接地電位ＶＩＧが変動する。これにより、仮想接地電位ＶＩＧから所定の電圧差を持つ基準電圧ＶＡ１が変動するため、基準電圧ＶＡ１から生成される電源についても、基準電圧ＶＡ１の変動に応じて変動する。

【0046】

図２に示すように、電源分離部４２で生成された一方の系統電源ＶＡ２は、第１電源線ＬＰ２１を介して第１回路群３１に供給され、他方の系統電源ＶＡ３は、第２電源線ＬＰ２２を介して第２回路群３２に供給される。なお、図３では、信号処理回路２０のうち、第１回路群３１に属する回路を白抜きで示し、第２回路群３２に属する回路にはハッチングを付している。

【0047】

このように、電源供給回路４において、第１回路群３１に供給する系統電源ＶＡ２と、第２回路群３２に供給する系統電源ＶＡ３とを分離することにより、電源と固定電圧(基板)間の寄生容量Ｃｆ（図面内では破線で示す）の影響を低減させることができる。特に、第１回路群３１に供給される電源について、電源変動に対する追従性を高めることが重要である。

【0048】

より詳しくは、信号処理回路にアナログ回路とデジタル回路とが含まれる場合に、そのアナログ回路及びデジタル回路を電源供給回路から出力される単一の電源で動作させると、回路規模や構成によっては電源に付加される固定電源間との容量が大きくなる場合がある。ＳＯＩプロセスを用いると上記容量が大きくなる懸念は解消されるが、前述のとおり、ＳＯＩプロセスは、特殊な工程が必要なため、製造コストが高いという問題がある。そこで第１回路群３１用の電源と、第２回路群３２用の電源とに分離して供給することで、各電源の供給対象回路の規模を小さくすることができる。これにより、付加される固定電源間の容量が少なくなり、追従性を改善することができる。

【0049】

以下では、図３Ａ～図３Ｄを参照しつつ、より具体的な構成について説明する。

【0050】

（図３Ａの構成について）
基準電圧生成部４１は、電源端子ＶＣＰと仮想接地線ＮＩＧとの間に、電流源４１１と抵抗４１３とが直列接続された構成となっている。そして、電流源４１１と抵抗４１３との間のノードから基準電圧ＶＡ１が出力される。

【0051】

電源分離部４２は、一方の入力が、電流源４１１と抵抗４１３との間のノードに接続され、基準電圧ＶＡ１から系統電源ＶＡ２を生成するボルテージフォロワ回路４２１を備える。ボルテージフォロワ回路４２１の出力は、系統電源ＶＡ２を供給するための第１電源線ＬＰ２１と、ボルテージフォロワ回路４２１の他方の入力に接続される。

【0052】

第１電源線ＬＰ２１は、第１回路群３１に属する、増幅器２１、スイッチドキャパシタ２２２、積分器アンプ２２３及び電流分配回路２７の電源ノードに接続される。

【0053】

さらに、電源分離部４２は、第１電源線ＬＰ２１から分岐された第２電源線ＬＰ２２に設けられた分離抵抗４２２を備える。分離抵抗４２２は、第１電源線ＬＰ２１から第２電源線ＬＰ２２を抵抗分離する。これにより、電源分離部４２では、系統電源ＶＡ２とは分離され、かつ、仮想接地電位ＶＩＧとの間に所定の電圧差を持つ系統電源ＶＡ３が生成される。

【0054】

第２電源線ＬＰ２２は、第１電源線ＬＰ２１の電源供給回路４に近い根本の位置で分岐されている。また、分離抵抗４２２は、第２電源線ＬＰ２２のうちの第１電源線ＬＰ２１との分岐点の近い位置に設けられている。換言すると、第１電源線ＬＰ２１と第２電源線ＬＰ２２との分岐点は、信号処理回路２０よりも電源供給回路４側に近い位置で分岐され、分離抵抗４２１は、信号処理回路２０よりも分岐点側に近い位置に設けられている。これにより、第１電源線ＬＰ２１と第２電源線ＬＰ２２の共通抵抗成分を減らすことができる。

【0055】

電源供給回路４は、連続的な値を出力する回路のように、相対的に高い精度を要する、いわゆる重要度の高い第１回路群３１には、第１電源線ＬＰ２１を介してボルテージフォロワ回路４１２の出力電源をそのまま供給する。このようにすることで、第１回路群３１への第２回路群３２からの影響を抑え、追従性のよい、より安定な電源を重要度の高い第１回路群３１へ供給できる。

【0056】

一方で、ＨＩＧＨ／ＬＯＷのように離散的な値を出力する回路のように、相対的にそれほど高い精度を要しない、いわゆる重要度の低い第２回路群３２には、第１電源線ＬＰ２１から分岐されて抵抗分離された第２電源線ＬＰ２２を介して、系統電源ＶＡ３を供給するようにしている。

【0057】

（図３Ｂの構成について）
基準電圧生成部４１は、図３Ａと同じ構成であり、ここでは説明を省略する。

【0058】

電源分離部４２は、一方の入力が電流源４１１と抵抗４１３との間のノードに接続され、基準電圧ＶＡ１から系統電源ＶＡ２を生成するボルテージフォロワ回路４２１と、一方の入力が電流源４１１と抵抗４１３との間のノードに接続され、基準電圧ＶＡ１から系統電源ＶＡ３を生成するボルテージフォロワ回路４２３とを備える。

【0059】

ボルテージフォロワ回路４２１の出力は、系統電源ＶＡ２を供給するための第１電源線ＬＰ２１と、ボルテージフォロワ回路４２１の他方の入力に接続される。

【0060】

ボルテージフォロワ回路４２３の出力は、系統電源ＶＡ３を供給するための第２電源線ＬＰ２２と、ボルテージフォロワ回路４２３の他方の入力に接続される。

【0061】

これにより、図３Ｂにおいても、電源分離部４２において、基準電圧に基づいて互いに分離され、かつ、仮想接地電位ＶＩＧとの間に所定の電圧差を持つ系統電源ＶＡ２と系統電源ＶＡ３が生成される。

【0062】

（図３Ｃの構成について）
基準電圧生成部４１は、図３Ａと同じ構成であり、ここでは説明を省略する。

【0063】

電源分離部４２は、一方の入力が電流源４１１と抵抗４１３との間のノードに接続されボルテージフォロワ回路４２４と、電源端子ＶＣＰと第１電源線ＬＰ２１との間に設けられたＮ型のトランジスタ４２５と、電源端子ＶＣＰと第２電源線ＬＰ２２との間に設けられたＮ型のトランジスタ４２６とを備える。トランジスタ４２５及びトランジスタ４２６のゲートには、ボルテージフォロワ回路４２４の出力が接続される。また、第１電源線ＬＰ２１（トランジスタ４２５のソース）がボルテージフォロワ回路４２４の他方の入力に接続される。

【0064】

これにより、図３Ｃにおいても、電源分離部４２において、基準電圧に基づいて互いに分離され、かつ、仮想接地電位との間に所定の電圧差を持つ系統電源ＶＡ２及び系統電源ＶＡ３が生成される。

【0065】

（図３Ｄの構成について）
基準電圧生成部４１は、電源端子ＶＣＰと仮想接地線ＮＩＧとの間に、抵抗４１５とツェナーダイオード４１６とが直列接続された構成となっている。そして、抵抗４１５とツェナーダイオード４１６との間のノードから基準電圧ＶＡ１が出力される。

【0066】

電源分離部４２は、電源端子ＶＣＰと第１電源線ＬＰ２１との間に設けられたＮ型のトランジスタ４２７と、第１電源線ＬＰ２１から分岐された第２電源線ＬＰ２２に設けられ、第１電源線ＬＰ２１から第２電源線ＬＰ２２を抵抗分離する分離抵抗４２８とを備える。

【0067】

これにより、図３Ｄにおいても、電源分離部４２において、基準電圧に基づいて互いに分離され、かつ、仮想接地電位との間に所定の電圧差を持つ系統電源ＶＡ２及び系統電源ＶＡ３が生成される。

【0068】

なお、図３Ａと同様に、第１電源線ＬＰ２１と第２電源線ＬＰ２２との分岐点は、信号処理回路２０よりも電源供給回路４側に近い位置で分岐され、分離抵抗４２１は、信号処理回路２０よりも分岐点側に近い位置に設けられている。これにより、第１電源線ＬＰ２１と第２電源線ＬＰ２２の共通抵抗成分を減らすことができる。

【0069】

なお、電源供給回路４の構成は、特に限定さるものではなく、図３Ａ～図３Ｄ以外の構成であってもよい。図示しないが、例えば、電源分離部４２において、３つ以上に分離された系統電源を生成して、それぞれの系統電源を互いに異なる回路に供給してもよい。

【0070】

以上のように、図３の電流検出回路２では、ドライバ回路１４の出力と検出抵抗Ｒｓとを接続する接続線Ｎ１を仮想接地線ＮＩＧに接続し、系統電源ＶＡ２と仮想接地電位ＶＩＧとの間で第１回路群３１を動作させ、系統電源ＶＡ３と仮想接地電位ＶＩＧとの間で第２回路群３２を動作させている。これにより、引用文献１のような従来構成と比較して、増幅器２１の入力段と出力段での平均電圧の差を小さくすることができるので、コモンモードの電圧変動に起因する電流検出誤差を小さくすることができる。

【0071】

また、検出抵抗Ｒｓには、ドライバ回路１４の出力電流に加えて、増幅器２１及びＡＤコンバータ２２での消費電流も流れるようになっている。これにより、従来技術（例えば、特許文献２）と比較して、より正確な電流検出を実現することができる。

【0072】

さらに、本実施形態では、電源供給回路４において、内部アナログ電源ＶＡを２系統に分離させて、回路種別に応じて振り分けて供給するようにしている。これにより、各電源に付加される固定電圧との容量を小さくすることができ、ＳＯＩ（Silicon on Insulator)基板での回路分離のように、高価なプロセスを用いることなく電流検出回路２の検知誤差をできる限り小さくすることができる。

【0073】

なお、電源の寄生容量が小さいと電源変動に対する追従性を高めることができる。本実施形態では、ドライバ回路１４がソレノイドバルブ１００に流れる電流を制御するとき、仮想接地電位ＶＩＧが変動することにより、内部アナログ電源ＶＡが変動するので、電源変動に対する追従性が高いことは、電流検出誤差を解消する上できわめて重要である。

【0074】

（変形例）
図３の例では、電源分離部４２において、基準となる電圧に基づいて互いに分離された系統電源ＶＡ２及び系統電源ＶＡ３を生成するものとしたが、これに限定されない。例えば、図５に示すように、電源分離部４２で生成された系統電源ＶＡ２を信号処理回路２０第１回路群３１と第２回路群３２の両方に供給する構成としてもよい。

【0075】

より詳しくは、図５の電源供給回路４は、基準電圧生成部４１と、電源分離部４２とを備える。基準電圧生成部４１は、図３Ａと同じ構成であり、ここでは説明を省略する。

【0076】

電源分離部４２は、一方の入力が電流源４１１と抵抗４１３との間のノードに接続されボルテージフォロワ回路４２９を備える。ボルテージフォロワ回路４２９の出力は、内部アナログ電源ＶＡを供給するための電源線ＬＰ２と、ボルテージフォロワ回路４２１の他方の入力に接続される。そして、この内部アナログ電源ＶＡが、信号処理回路２０の第１回路群３１及び第２回路群３２に供給される。すなわち、電源供給回路４は、信号処理回路２０、すなわち、増幅器２１、ＡＤコンバータ２２、レベルシフタ２５及び電流分配回路２７に内部アナログ電源ＶＡを供給する。

【0077】

図５の電流検出回路２においても、図３と同様に、ドライバ回路１４の出力と検出抵抗Ｒｓとを接続する接続線Ｎ１を仮想接地線ＮＩＧに接続し、信号処理回路２０を内部アナログ電源ＶＡと仮想接地電位ＶＩＧとの間で動作させている。これにより、引用文献１のような従来構成と比較して、増幅器２１の入力段と出力段での平均電圧の差を小さくすることができるので、コモンモードの電圧変動に起因する電流検出誤差を小さくすることができる。

【0078】

また、検出抵抗Ｒｓには、ドライバ回路１４の出力電流に加えて、増幅器２１及びＡＤコンバータ２２での消費電流も流れるようになっている。これにより、従来技術（例えば、特許文献２）と比較して、より正確な電流検出を実現することができる。

【0079】

以上をまとめると、本開示のドライバＩＣは、ソレノイドバルブ１００に電流を出力するドライバ回路１４と、ドライバ回路１４からソレノイドバルブ１００に出力される電流を検出する電流検出回路２と、電流検出回路２の検出結果と、所定の目標電流とに基づいて、ドライバ回路１４を駆動するための制御信号を出力するチャネル制御部１２とを備える。

【0080】

電流検出回路２は、ドライバ回路１４の出力とソレノイドバルブ１００との間に設けられた検出抵抗Ｒｓと、電源ＶＣＣ１と仮想接地電位ＶＩＧとの間で動作し、仮想接地電位ＶＩＧとの間に所定の電圧差を持つ第２電源（系統電源ＶＡ２，ＶＡ３または内部アナログ電源ＶＡ）を生成する電源供給回路と、第２電源と仮想接地電位ＶＩＧとの間で動作し、検出抵抗Ｒｓに生じる電圧に対応する検出信号を生成する信号処理回路２０とを備える。そして、仮想接地電位ＶＩＧを供給するための仮想接地線ＮＩＧは、ドライバ回路１４の出力と検出抵抗Ｒｓとの間に接続されている。

【0081】

これにより、引用文献１のような従来構成と比較して、増幅器２１の入力段と出力段での平均電圧の差を小さくすることができるので、コモンモードの電圧変動に起因する電流検出誤差を小さくすることができる。

【0082】

また、検出抵抗Ｒｓには、ドライバ回路１４の出力電流に加えて、増幅器２１及びＡＤコンバータ２２での消費電流も流れるようになっている。これにより、従来技術（例えば、特許文献２）と比較して、より正確な電流検出を実現することができる。

【0083】

前述の実施形態は単なる例示に過ぎず、本開示の範囲を限定的に解釈してはならない。本開示の範囲は請求の範囲によって定義され、請求の範囲の均等範囲に属する種々の変更、置き換え、付加、省略などは、全て本開示の範囲内のものである。例えば、上記実施形態において異なる図面で示した回路や構成を適宜組み合わせて、別の実施形態としてもよく、同様の効果が得られる。

【産業上の利用可能性】

【0084】

ここに開示された技術は、電流検出回路及びそれを備えた負荷駆動制御装置において、ＳＯＩプロセスを使用することなく、電流検知誤差を解消することができるので極めて有用である。

【符号の説明】

【0085】

１ ドライバＩＣ（負荷駆動制御装置）
２ 電流検出回路
４ 電源供給回路
１２ チャネル制御部（コントローラ）
１４ ドライバ回路
２１ 増幅器
２２ ＡＤコンバータ
４１ 基準電圧生成部
４２ 電源分離部
１００ ソレノイドバルブ（負荷）
ＬＰ２１ 第１電源線
ＬＰ２２ 第２電源線
ＮＩＧ 仮想接地線
Ｒｓ 検出抵抗
ＶＡ２ 系統電源（第２電源）
ＶＡ３ 系統電源（第３電源）
ＶＣＣ１ 電源（第１電源）
ＶＩＧ 仮想接地電位

【図1】

【図2】

【図3A】

【図3B】

【図3C】

【図3D】

【図4】

【図5】