特許 7661673 パッケージングアセンブリ及び電子デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-04-07

(45)【発行日】2025-04-15

(54)【発明の名称】パッケージングアセンブリ及び電子デバイス

(51)【国際特許分類】

   H01L 21/60 20060101AFI20250408BHJP

【ＦＩ】

H01L21/60 311S

【請求項の数】 18

(21)【出願番号】P 2023557353

(86)(22)【出願日】2021-03-19

(65)【公表番号】

(43)【公表日】2024-03-06

(86)【国際出願番号】 CN2021081926

(87)【国際公開番号】W WO2022193326

(87)【国際公開日】2022-09-22

【審査請求日】2023-10-18

(73)【特許権者】

【識別番号】503433420

【氏名又は名称】華為技術有限公司

【氏名又は名称原語表記】ＨＵＡＷＥＩ ＴＥＣＨＮＯＬＯＧＩＥＳ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】Ｈｕａｗｅｉ Ａｄｍｉｎｉｓｔｒａｔｉｏｎ Ｂｕｉｌｄｉｎｇ， Ｂａｎｔｉａｎ， Ｌｏｎｇｇａｎｇ Ｄｉｓｔｒｉｃｔ， Ｓｈｅｎｚｈｅｎ， Ｇｕａｎｇｄｏｎｇ ５１８１２９， Ｐ．Ｒ． Ｃｈｉｎａ

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎 修

(72)【発明者】

【氏名】ガン，リーユイン

(72)【発明者】

【氏名】ズオン，ローァ

(72)【発明者】

【氏名】リウ，ジーユイ

(72)【発明者】

【氏名】マー，ジーフオン

(72)【発明者】

【氏名】ジャーン，トーン

【審査官】平野 崇

(56)【参考文献】

【文献】米国特許第０８２３７２７４（ＵＳ，Ｂ１）

【文献】特開２００４－２８１９３１（ＪＰ，Ａ）

【文献】特開２０１８－１０１９５５（ＪＰ，Ａ）

【文献】国際公開第２０１５／０９１６７３（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／６０

(57)【特許請求の範囲】

【請求項1】

基板及びチップを含むパッケージングアセンブリであって、
前記基板は、互いに反対側の第１表面及び第２表面を有し、前記基板の前記第１表面が前記チップの表面に対向し、前記基板の前記第１表面に複数の電極が配置され、前記基板の前記第２表面に信号伝送ポートが配置され、前記信号伝送ポートは前記電極に接続され、
前記チップの前記表面上に第１パッドが配置され、前記第１パッドは導電接続部を介して前記電極に接続され、
前記第１パッドは複数の導電接続部に接続され、前記複数の導電接続部が１つの信号伝送ポートに接続され、
前記チップの前記表面に第２パッドが配置され、
前記チップと前記基板との間に支持コンポーネントが配置され、前記支持コンポーネントの一端が前記第２パッドに接続され、前記支持コンポーネントの他端が前記電極に接続され、前記支持コンポーネントは前記信号伝送ポートに接続されず、
前記支持コンポーネントは、前記第１パッドの外側の前記チップの周辺領域に配置される、
パッケージングアセンブリ。

【請求項2】

前記複数の導電接続部が１つの信号伝送ポートに接続されることは、
前記複数の導電接続部が１つの電極に接続され、１つの電極を介して１つの信号伝送ポートに接続される、
ことを有する、請求項１に記載のパッケージングアセンブリ。

【請求項3】

前記複数の導電接続部が１つの信号伝送ポートに接続されることは、
前記基板内に複数のめっきスルーホールが設けられ、
前記複数の導電接続部がそれぞれ前記複数の電極に接続され、前記複数の電極がそれぞれ前記複数のめっきスルーホールを介して前記信号伝送ポートに接続される、
ことを有する、請求項１に記載のパッケージングアセンブリ。

【請求項4】

前記複数のめっきスルーホールが前記基板内で１つの経路へと結合され、１つの信号伝送ポートに接続される、請求項３に記載のパッケージングアセンブリ。

【請求項5】

前記複数の導電接続部における隣接する導電接続部間の距離は、単一の導電接続部の直径以下である、請求項１乃至４のいずれか一項に記載のパッケージングアセンブリ。

【請求項6】

前記複数の導電接続部における隣接する導電接続部が互いに接している、請求項１乃至５のいずれか一項に記載のパッケージングアセンブリ。

【請求項7】

前記第１パッドは円又は多角形の形状である、請求項１乃至６のいずれか一項に記載のパッケージングアセンブリ。

【請求項8】

１つの第１パッドに接続された複数の導電接続部の中心同士の接続線は、直線、折れ線、又は多角形の形状で構成される、請求項１乃至７のいずれか一項に記載のパッケージングアセンブリ。

【請求項9】

前記導電接続部は、球、楕円体、立方体、又は多面体の形状である、請求項１乃至８のいずれか一項に記載のパッケージングアセンブリ。

【請求項10】

前記導電接続部は金属又は合金材料からなる、請求項１乃至９のいずれか一項に記載のパッケージングアセンブリ。

【請求項11】

前記第２パッドは、前記チップの前記周辺領域に配置され、前記第１パッドを取り囲む環状の形状を持つ、請求項１乃至１０のいずれか一項に記載のパッケージングアセンブリ。

【請求項12】

前記チップの有効領域と前記チップのエッジとの間の領域が、前記チップの前記周辺領域である、請求項１乃至１１のいずれか一項に記載のパッケージングアセンブリ。

【請求項13】

前記支持コンポーネントは前記導電接続部から離隔されている、請求項１乃至１２のいずれか一項に記載のパッケージングアセンブリ。

【請求項14】

前記支持コンポーネントは、球、楕円体、立方体、又は多面体の形状である、請求項１乃至１３のいずれか一項に記載のパッケージングアセンブリ。

【請求項15】

前記支持コンポーネントは金属又は合金材料からなる、請求項１乃至１４のいずれか一項に記載のパッケージングアセンブリ。

【請求項16】

当該パッケージングアセンブリは更にハウジングを有し、前記ハウジングと前記基板の前記第１表面とで第１のキャビティを囲み、前記チップは前記第１のキャビティ内に配置されている、請求項１乃至１５のいずれか一項に記載のパッケージングアセンブリ。

【請求項17】

前記ハウジングは、ブラケット及びカバープレートを有し、前記ブラケットは、前記基板の前記第１表面上に位置して前記チップを囲み、前記カバープレートは、前記ブラケットの頂部上に配置されている、請求項１６に記載のパッケージングアセンブリ。

【請求項18】

電子デバイスであって、当該電子デバイスは、回路基板と、請求項１乃至１７のいずれか一項に記載のパッケージングアセンブリとを有し、前記パッケージングアセンブリの信号伝送ポートが前記回路基板上にはんだ付けされている、電子デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

この出願の実施形態は、家電機器の分野に関し、特に、パッケージングアセンブリ及び電子デバイスに関する。

【背景技術】

【0002】

弾性表面波フィルタ（Surface Acoustic Wave Filter，ＳＡＷフィルタ）、薄膜バルク弾性波共振器フィルタ（Film Bulk Acoustic Resonator Filter，ＦＢＡＲフィルタ）、及びバルク弾性波フィルタ（Bulk Acoustic Wave Filter，ＢＡＷフィルタ）において、チップスケールパッケージ（Chip Scale Package，ＣＳＰ）が使用され得る。チップスケールパッケージは、チップ（Die）パッケージ面積を大幅に減少させ得るだけでなく、チップの耐干渉及び耐ノイズ性能を高め得る。

【0003】

パッケージングアセンブリは、積み重ねられたハウジング４０、チップ、及び基板を含む。ハウジング４０と基板とで第１のキャビティを囲み、第１のキャビティ内にチップが配置される。チップは、チップの電気的動作の入／出力及び接地を実現するために、導電接続部を介して基板にはんだ付けされて接続され得る。

【0004】

現在、一部のソリューションでは、導電接続部として錫ボールが使用されている。しかし、錫ボールのはんだフラックス又は錫ペースト内に気泡が存在し、導電接続部を形成するプロセスにおいて容易に孔が生成される。これは、導電接続部全体の信頼性に影響を与える。

【0005】

他のソリューションでは、導電接続部として金ボールが使用され、導電接続部を形成するために、金ワイヤを介して、チップ上の金ボールに超音波溶融が行われ得る。次に、超音波はんだ付けのためにチップが基板上に反転される。これは、導電接続部内の孔の問題を解決する。

【0006】

しかしながら、金ボールは温度サイクル信頼性の問題を有する。温度が上昇又は低下するとき、チップ、導電接続部、及び基板の間の熱膨張係数の不一致が電気接続の安定性に影響を及ぼす。

【0007】

従って、改良されたパッケージングアセンブリを提供することが必要である。

【発明の概要】

【0008】

この出願の実施形態は、パッケージングアセンブリの乏しい接続安定性の問題を解決するためのパッケージングアセンブリ及び電子デバイスを提供する。

【0009】

前述の目的を達成するために、この出願の実施形態では以下の技術的ソリューションが使用される。第１の態様によれば、この出願の実施形態は、基板及びチップ含むパッケージングアセンブリを提供し、基板は、互いに反対側の第１表面及び第２表面を含み、基板の第１表面がチップの表面に対向し、基板の第１表面に複数の電極が配置され、基板の第２表面に信号伝送ポートが配置され、信号伝送ポートは電極に電気的に接続され、基板に対向するチップの表面上に第１パッドが配置され、第１パッドは導電接続部を介して電極にはんだ付けされて接続され、１つの第１パッドが複数の導電接続部に接続される。従って、複数の電気コネクタが単一のパッド上に配置され、該パッドは応力を複数の電気コネクタに均等に分散させ得る。これは、単一の電気コネクタに対する応力を低減させ、コンポーネントの信頼性を改善する。

【0010】

オプションの一実装において、１つの第１パッドに接続された複数の導電接続部が１つの信号伝送ポートに接続される。従って、１つのパッドに接続された複数の導電接続部が１つの信号伝送ポートに電気的に接続されることで、１つのパッドに接続された複数の電気コネクタの電気的動作は同じであり、複数の電気コネクタが互いの動作をバックアップする。これは、複数の動作保証を提供し、電気接続安定性を改善する。

【0011】

オプションの一実装において、複数の導電接続部が１つの信号伝送ポートに接続されることは、複数の導電接続部が１つの電極に電気的に接続され、１つの電極を介して１つの信号伝送ポートに接続されることを含む。従って、１つの第１パッドに接続された複数の電気コネクタが、電極を介して基板の第１表面上で相互接続される。これは、コンポーネントの電気的動作バックアップを実装する。

【0012】

オプションの一実装において、複数の導電接続部が１つの信号伝送ポートに接続されることは、基板内に複数のめっきスルーホールが設けられ、複数の導電接続部がそれぞれ複数の電極にはんだ付けされて接続され、複数の電極がそれぞれ複数のめっきスルーホールを介して１つの信号伝送ポートに電気的に接続されることを含む。従って、１つのパッドに接続された複数の電気コネクタが、信号伝送ポートを介して基板の第２表面上で相互接続される。これは、コンポーネントの電気的動作バックアップを実装する。

【0013】

オプションの一実装において、複数のめっきスルーホールが基板内で１つの経路へと結合され、１つの信号伝送ポートに電気的に接続される。従って、１つのパッドに接続された複数の電気コネクタが、めっきスルーホールを介して基板内で相互接続される。これは、コンポーネントの電気的動作バックアップを実装する。

【0014】

オプションの一実装において、複数の導電接続部における隣接する導電接続部間の距離は、単一の導電接続部の直径以下である。従って、導電接続部の配置密度を向上させることができ、単一の電気コネクタ上の応力を低減させることができ、コンポーネントの信頼性を改善することができる。

【0015】

オプションの一実装において、第１パッドは円又は多角形の形状である。従って、パッドの設置方式がより柔軟であり、チップの形状が容易に適応される。
１６ 任意選択の実装形態では、１つの第１のパッドに接続された複数の導電接続部の中
オプションの一実装において、１つの第１パッドに接続された複数の導電接続部の中心同士の接続線は、直線、折れ線、又は多角形の形状で構成される。従って、導電接続部が柔軟に配置され、これは、異なるパッドの形状に適応するのに好都合である。

【0016】

オプションの一実装において、導電接続部は、球、楕円体、立方体、又は多面体の形状である。従って、導電接続部の形状がより柔軟であり、パッケージングアセンブリの内部空間を十分に使用することができる。

【0017】

オプションの一実装において、導電接続部は金属又は合金材料からなる。従って、複数の材料の導電接続部が利用可能であり、処理が好都合である。

【0018】

オプションの一実装において、当該方法は更に、チップの表面に第２パッドが配置され、チップと基板との間に支持コンポーネントが配置され、支持コンポーネントの一端が第２パッドに接続され、支持コンポーネントの他端が電極に接続され、支持コンポーネントは信号伝送ポートに接続されない、ことを含む。支持コンポーネントの形成プロセスが、導電接続部の形成プロセスと同様である。従って、導電接続部と支持コンポーネントとに同じプロセスが使用されるので、導電接続部の高さと支持コンポーネントの高さとが同じであり、その結果、導電接続部と基板とが効果的に接触されて接続を完了することができる。これは、隙間の生成を回避し、コンポーネントの安定性を改善する。

【0019】

オプションの一実装において、支持コンポーネントは、チップの周辺領域に配置される、請求項１０に記載のパッケージングアセンブリ。

【0020】

オプションの一実装において、支持コンポーネントはチップの周辺領域に配置され、信号伝送ポートに接続された第１のパッドによって囲まれた領域が有効領域であり、有効領域とチップのエッジとの間の領域がチップの周辺領域である。従って、支持コンポーネントが、チップの周辺領域に配置され、チップを効果的に支持し、チップの周辺領域上の応力を分散させ得る。

【0021】

オプションの一実装において、支持コンポーネントは導電接続部から離隔される。従って、チップの有効面積に対する応力が効果的に分散され得る。

【0022】

オプションの一実装において、支持コンポーネントは、球、楕円体、立方体、又は多面体の形状である。従って、支持コンポーネントの形状がより柔軟であり、パッケージングアセンブリの内部空間を十分に使用することができる。

【0023】

オプションの一実装において、支持コンポーネントは金属又は合金材料からなる。従って、複数の材料が利用可能であり、処理が好都合である。

【0024】

オプションの一実装において、当該パッケージングアセンブリは更にハウジングを含み、ハウジングと基板の第１表面とで第１のキャビティを囲み、チップは第１のキャビティ内に配置される。従って、ハウジングがチップを外部から隔離することができ、外部環境によってチップに引き起こされる干渉を回避し得る。

【0025】

オプションの一実装において、ハウジングは、ブラケット及びカバープレートを含み、ブラケットは、基板の第１表面上に位置してチップを囲み、カバープレートは、ブラケットの頂部上に配置される。従って、ハウジングと基板とでキャビティを囲んでチップを保護することができる。

【0026】

第２の態様によれば、この出願の実施形態は電子デバイスを提供し、当該電子デバイスは、回路基板と、上述のパッケージングアセンブリとを含み、パッケージングアセンブリの信号伝送ポートが回路基板上にはんだ付けされる。従って、電子デバイスがパッケージングアセンブリを使用する。これは、コンポーネント信頼性及び電気接続安定性を改善する。

【図面の簡単な説明】

【0027】

【図1】パッケージングアセンブリの構造の概略図である。

【図2】チップ上の導電接続部の概略配置図である。

【図3】図２の各導電接続部の累積粘塑性ひずみのシミュレーション図である。

【図4】パッケージングアセンブリに対して圧接試験を行うことの概略図である。

【図5】この出願の一実施形態に従ったパッケージングアセンブリの構造の概略図である。

【図6】図５のチップの表面の構造の概略図である。

【図7】図５の基板の第１表面の上面図である。

【図8】この出願の一実施形態に従った導電接続部の配置方式の概略図である。

【図9】この出願の一実施形態に従った導電接続部の他の配置方式の概略図である。

【図10】この出願の一実施形態に従った導電接続部の他の配置方式の概略図である。

【図11】この出願の一実施形態に従った導電接続部の断面図である。

【図12】この出願の一実施形態に従ったチップの他の表面の構造の概略図である。

【図13】図１２の各導電接続部の累積粘塑性ひずみのシミュレーション図である。

【図14】この出願の一実施形態に従った他のパッケージングアセンブリの構造の概略図である。

【図15】この出願の一実施形態に従った他のパッケージングアセンブリの構造の概略図である。

【図16】この出願の一実施形態に従った他のパッケージングアセンブリの構造の概略図である。

【図17】他のパッケージングアセンブリの構造の概略図である。

【図18】図１７の基板の第１表面の構造の概略図である。

【図19】図１７の導電接続部の接続状態の概略図である。

【図20】この出願の一実施形態に従った他のパッケージングアセンブリの構造の概略図である。

【図21】図２０のチップの表面の構造の概略図である。

【図22】図２０の基板の第１表面の構造の概略図である。

【図23】図２０の導電接続部の概略配置図である。

【図24】図２０の他の導電接続部の概略配置図である。

【図25】図２１の各導電接続部の累積粘塑性ひずみのシミュレーション図である。

【図26】支持コンポーネントなしでの各導電接続部の圧縮性能のシミュレーション図である。

【図27】周辺領域の外輪に支持コンポーネントがある場合の各導電接続部の圧縮性能のシミュレーション図である。

【図28】この出願の一実施形態に従った電子デバイスの構造の概略図である。

【発明を実施するための形態】

【0028】

以下、添付の図面を参照してこの出願の実施形態の実装を詳細に説明する。

【0029】

以下で言及される用語“第１”及び“第２”は、単に説明の目的を意図しており、相対的な重要性を示したり意味したりするもの又は指し示される技術的機構の数量を暗示的に示すものとして理解されるものではない。従って、“第１”又は“第２”によって規定された機構が１つ以上の機構を明示的又は暗示的に含み得る。この出願の説明では、別段の断りがない限り、“複数の”は２つ以上を意味する。

【0030】

また、この出願において、例えば“上側”及び“下側”などの位置用語は、添付の図面におけるコンポーネントの例示位置に対して定義される。理解されるべきことには、これらの方向用語は相対的な概念であって、相対的な説明及び明確性のために使用され、添付の図面においてコンポーネントが配置される位置変化に応じて然るべく変わり得る。

【0031】

以下は、この出願の実施形態における可能な用語を説明する。

【0032】

パッド（Pad）：ダイ（Die）上の金属層が互いに接続されて形成される閉じた領域。チップパッド（Chip Pad）にボールプランティングが行われた後、電気信号の入／出力又は接地を実現するために基板上の電極にはんだボールが接続される。

【0033】

ダイ（Die）：パッケージングされるときに小片になるウエハ（Wafer）上の小さいピース。一例としてシリコンプロセスを用いると、一般に、シリコンチップ全体がウエハであり、各ユニットがダイシングされてパッケージングされ、パッケージング前の単一のユニットがダイである。

【0034】

図１は、パッケージングアセンブリの構造の概略図である。図１に示すように、パッケージングアセンブリは、積み重ねられたハウジング４０、チップ２０、及び基板１０を含む。ハウジング４０と基板１０とで第１のキャビティを囲み、第１のキャビティ内にチップ２０が配置される。チップ２０は、チップ２０の電気的動作の入／出力及び接地を実現するために、導電接続部３０を介して基板１０にはんだ付けされて接続され得る。

【0035】

ハウジング４０の構造は、この出願の実施形態において限定されない。ハウジング４０は、ブラケット４０１及びカバープレート４０２を含んでおり、ブラケット４０１が基板１０の第１表面上に置かれてチップ２０を取り囲み、ブラケット４０１の頂部上にカバープレート４０２が配置される。

【0036】

図２は、チップ上の導電接続部の概略配置図である。図２に示すように、１４個の導電接続部３０がチップ２０の表面上に配置されており、それぞれ、チップ２０の表面上の位置（１）、位置（２）、位置（３）、位置（４）、位置（５）、位置（６）、位置（７）、位置（８）、位置（９）、位置（１０）、位置（１１）、位置（１２）、位置（１３）、及び位置（１４）に配置されている。

【0037】

一部の実施形態において、導電接続部３０として錫ボールが使用され得る。しかし、錫ボールのはんだフラックス又は錫ペースト内に気泡が存在し、導電接続部３０を形成するプロセスにおいて容易に孔が生成される。これは、導電接続部３０の信頼性に影響を及ぼす。

【0038】

一部の他の実施形態では、導電接続部３０として金ボールが使用されてもよく、導電接続部３０を形成するために、金ワイヤを介して、チップ２０上の金ボールに超音波溶融が行われ得る。次いで、超音波はんだ付けのためにチップ２０が基板１０上に反転され得る。これは、導電接続部３０内の孔の問題を解決する。しかしながら、金ボールのサイズは小さく、それが導電接続部３０の信頼性に影響を及ぼす。

【0039】

導電接続部３０のサイズは、この出願の実施形態において限定されない。導電接続部３０として錫ボールが使用される場合、導電接続部３０の直径は通常１５０μｍであり、導電接続部３０の高さは６５μｍである。

【0040】

導電接続部３０として金ボールが使用される場合、導電接続部３０の直径は通常１００μｍであり、導電接続部３０の高さは２０μｍである。

【0041】

図３は、高温及び低温サイクル（－５５から＋１２５℃）における図２の各導電接続部３０の累積粘塑性ひずみのシミュレーション図である。図３は、チップ２０の表面上の位置（１）から位置（１４）における各導電接続部３０として金ボールが使用される場合の各導電接続部３０の累積粘塑性ひずみと、チップ２０の表面上の位置（１）から位置（１４）における導電接続部３０として錫ボールが使用される場合の各導電接続部３０の累積粘塑性ひずみと、を示している。

【0042】

図３に示されるように、導電接続部３０として金ボールが使用される場合には、各導電接続部３０の累積粘塑性ひずみが大きく、導電接続部３０として錫ボールが使用される場合には、各導電接続部３０の累積粘塑性ひずみが小さい。金ボールが導電接続部３０として使用される場合、パッケージングアセンブリの信頼性が低い。

【0043】

図４に示すように、工場試験段階において、パッケージングアセンブリ２０に対して圧接試験を行う必要がある。導電接続部３０として錫ボールが使用される場合、導電接続部３０の内部に孔が存在し、信頼性が乏しい。導電接続部３０として金ボールが使用される場合、導電接続部３０のサイズが小さく、信頼性が乏しい。圧接試験は、導電接続部３０又はチップ２０に損傷を生じさせることがあり、それが製品性能に影響を及ぼす。

【0044】

従って、この出願の実施形態は、導電接続部３０の信頼性を改善するための、改良されたパッケージングアセンブリを提供する。

【0045】

図５に示すように、パッケージングアセンブリは、基板１０及びチップ２０を含む。基板１０とチップ２０はｚ方向に積み重ねられる。

【0046】

基板１０は、互いに反対側の第１表面及び第２表面を含む。例えば、基板１０の第１表面がチップ２０の表面に対向する。

【0047】

なお、基板１０の第１表面は、図５における基板１０の上面であり、基板１０の第２表面は、図５における基板１０の下面であり、チップ２０の上記表面は、図５におけるチップ２０の下面である。

【0048】

基板１０の第１表面上に複数の電極１０１が配置され、基板１０の第２表面上に複数の信号伝送ポート１０２が配置され、信号伝送ポート１０２は電極１０１に接続される。

【0049】

信号伝送ポート１０２と電極１０１との間の接続方式は、この出願の実施形態において限定されない。一部の実施形態において、信号伝送ポート１０２は、めっきスルーホール１０３を介して電極１０１に接続されることができ、信号伝送ポート１０２は、めっきスルーホール１０３を介して、電極１０１に対して電気信号を入力したり又は出力したりすることができる。

【0050】

チップ２０の表面上に複数のパッド２０１が配置され、電極１０１が導電接続部３０を介してパッド２０１に接続される。従って、電極１０１は更に、パッド２０１及びチップ２０との間の信号伝送を行うことができ、その結果、チップ２０は、信号伝送ポート１０２を介して信号伝送を行ったり又は接地を実装したりすることができる。

【0051】

なお、導電接続部３０の使用範囲は、この出願の実施形態において限定されない。導電接続部３０は更に、ダイ（die）とウエハ（wafer）との間、ウエハ間、ダイ間、ウエハと基板との間、ダイと基板との間、又は基板間の相互接続を実装するように構成されてもよい。

【0052】

パッド２０１のうちの少なくとも１つが、複数の導電接続部３０に接続される。

【0053】

なお、例えば、複数のパッド２０１がチップ２０上に配置される。少なくとも１つのパッド２０１が複数の導電接続部３０に接続されるとは、複数のパッド２０１のうちの１つ以上のパッド２０１が複数の導電接続部３０に接続されることを意味する。

【0054】

例えば、図５に示すように、チップ２０の第２表面上のパッド２０１ａは、２つの導電接続部３０に同時に接続されている。

【0055】

図６は、チップ２０の第２表面の上面図である。図６に示すように、チップ２０の右下隅の１つのパッド２０１ａに導電接続部３０ａ及び導電接続部３０ｂが接続される。

【0056】

従って、パッド２０１ａは、パッド２０１ａに接続された導電接続部３０ａ及び導電接続部３０ｂに均等に応力を分散させ得る。これは、単一の電気コネクタ上の応力を低減させ、コンポーネントの信頼性を改善し得る。

【0057】

確かなことには、この出願の一部の他の実施形態では、各パッドが複数の導電接続部３０に接続されてもよい。これらは全てこの出願の保護範囲内にある。

【0058】

また、留意されたいことには、１つのパッド２０１が複数の導電接続部３０に接続されるとき、導電接続部３０の数は限定されず、２つ以上の導電接続部３０が存在し得る。

【0059】

従って、複数の電気コネクタが単一のパッド２０１上に配置され、パッド２０１は、応力を複数の電気コネクタに均等に分散させ得る。これは、単一の電気コネクタ上の応力を低減させ、コンポーネントの信頼性を改善する。

【0060】

図７は、基板１０の第１表面の上面図である。図７に示すように、電極１０１は、信号端に接続されるように構成された第１の電極１０１１を含む。

【0061】

図６を参照するに、導電接続部３０は、接地端に接続されるように構成された導電接続部３０ｃと、信号端に接続されるように構成された導電接続部３０ｂ及び導電接続部３０ｂ’と、支持のためのみに使用される導電接続部３０ａとを含む。

【0062】

図６に示す導電接続部３０と図７に示す電極１０１は、一対一に対応している。導電接続部３０ｂは、第１の電極１０１１に接続されるように構成されている。

【0063】

従って、第１の電極１０１は、信号入力端の信号を導電接続部３０ｂに伝達し、導電接続部３０ｂを介してチップ２０に信号を伝達し、最終的に導電接続部３０ｂ’を介して信号を出力し得る。

【0064】

導電接続部３０の材料は、この出願の実施形態において限定されず、導電接続部３０は、任意の金属又は合金材料で作製され得る。この出願の一部の実施形態において、導電接続部３０は錫又は金からなり得る。

【0065】

複数の導電接続部３０の配置方式は、この出願の実施形態において限定されない。図８、図９、及び図１０に示すように、１つのパッド２０１に接続される複数の導電接続部３０の中心同士の接続線は、直線、折れ線、又は多角形の形状で構成される。

【0066】

一部の実施形態において、図８に示すように、１つのパッド２０１に接続された２つの導電接続部３０があり、該２つの導電接続部３０は、図８の（ａ）に示すように隣り合わせで連続して配置されてもよいし、あるいは、図８の（ｂ）及び（ｃ）に示すように離隔される。図８の（ｃ）に示すように、導電接続部３０は、パッド２０１の対角線に沿って離隔されている。

【0067】

一部の実施形態において、図９に示すように、１つのパッド２０１に接続された３つの導電接続部３０があり、該３つの導電接続部３０は、図９の（ａ）に示すように隣り合わせで連続して配置されてもよいし、あるいは、図９の（ｂ）、（ｃ）、及び（ｅ）に示すように離隔され、あるいは、図９の（ｄ）に示すように積み重ねられる。図９の（ａ）及び（ｂ）における導電接続部３０の中心同士の接続線は直線の形状に構成されており、図９の（ａ）及び（ｄ）における３つの導電接続部３０の表面は接している。図９の（ｃ）、（ｄ）、及び（ｅ）における導電接続部３０の中心同士の接続線は、三角形の形状に構成されている。

【0068】

一部の実施形態において、図１０に示すように、１つのパッド２０１に接続された４つの導電接続部３０があり、該４つの導電接続部３０は、図１０の（ａ）に示すように隣り合わせで配置されてもよいし、あるいは図１０の（ｂ）及び（ｄ）に示すように離隔される。図１０の（ａ）及び（ｂ）における導電接続部３０の中心同士の接続線は、直線の形状に構成されており、あるいは、図１０の（ｃ）及び（ｅ）に示すように積み重ねられ、具体的には、平面内で接するように配置される。図１０の（ｃ）における導電接続部３０の中心同士の接続線は、折れ線の形状に構成されており、図１０の（ｄ）及び（ｅ）における導電接続部３０の中心同士の接続線は、四角形の形状に構成されている。

【0069】

一部の実施形態において、１つのパッド２０１に接続された複数の導電接続部３０における隣接する導電接続部３０の間の距離は、単一の導電接続部３０の直径以下である。

【0070】

なお、図１１の（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、（ｆ）、及び（ｇ）に示すように、単一の導電接続部３０の直径ｄは、単一の導電接続部３０の表面上の最も離れた点の間の距離として定義され得る。

【0071】

導電接続部３０の形状は、この出願の実施形態において限定されない。導電接続部３０の形状は、球、楕円体、立方体、多面体、又は他の不規則な形状とし得る。

【0072】

一部の実施形態において、図１１に示すように、導電接続部３０の断面形状は、円形、楕円形、四角形、五角形、六角形、十角形、七角形の星形、又はこれらに類するものとし得る。

【0073】

導電接続部３０の形状は、説明のための例に過ぎない。これは、この出願の実施形態において限定されることではない。

【0074】

図１２は、この出願の一実施形態に従った導電接続部３０の配置方式の概略図である。図１２の（ａ）に示すように、各パッド２０１上に１つの導電接続部３０が配置され、導電接続部３０はパッド２０１の中央位置に置かれる。この配置方式を略して第１配置と呼ぶ。

【0075】

図１２の（ｂ）に示すように、チップ２０の四隅のパッド２０１上にそれぞれ３つの導電接続部３０が配置され、該３つの導電接続部３０は離隔される。

【0076】

チップ２０の四辺のパッド２０１上にはそれぞれ２つの導電接続部３０が配置され、該２つの導電接続部３０は離隔される。この配置方式を略して第２配置と呼ぶ。第２配置が用いられるとき、隣接する導電接続部３０の間の距離ｄは、単一の導電接続部３０の直径に等しい。

【0077】

図１２の（ｃ）に示すように、チップ２０の四隅のパッド２０１上にそれぞれ３つの導電接続部３０が配置され、該３つの導電接続部３０は積み重ねられ、隣接する導電接続部３０は接する。

【0078】

チップ２０の四辺のパッド２０１上にはそれぞれ２つの導電接続部３０が配置され、該２つの導電接続部３０は接する。この配置方式を略して第３配置と呼ぶ。第３配置が用いられるとき、隣接する導電接続部３０の間の距離ｄは、単一の導電接続部３０の直径よりも小さい。

【0079】

図１２の（ｃ）に示すように、隣接する導電接続部３０の間の距離ｄは０である。

【0080】

図１３は、高温及び低温サイクル（例えば、－５５から＋１２５℃）における図１２の各導電接続部の累積粘塑性ひずみのシミュレーション図である。図１３は、位置（１）から位置（１４）の導電接続部３０が図１２の（ａ）に示した第１配置を用いる場合と、位置（１）から位置（１４）の導電接続部３０が図１２の（ｂ）に示した第２配置を用いる場合と、位置（１）から位置（１４）の導電接続部３０が図１２の（ｃ）に示した第３配置を用いる場合の、パッケージングアセンブリの累積粘塑性ひずみを示している。

【0081】

図１３に示されるように、位置（１）から位置（１４）の導電接続部３０が第１配置を用いる場合、導電接続部の累積粘塑性ひずみ特性は最も悪い。

【0082】

位置（１）から位置（１４）の導電接続部３０が第２配置を用いる場合、導電接続部の累積粘塑性ひずみ特性は良好である。

【0083】

位置（１）から位置（１４）の導電接続部３０が第３配置を用いる場合、導電接続部の累積粘塑性ひずみ特性は最も良い。第３配置が使用される場合、導電接続部３０の応力は、第１配置が用いられる場合と比較して６０％から７０％低減されることができ、単一の導電接続部３０の応力が大幅に低減される。これは、温度サイクル過程におけるコンポーネントの耐温度衝撃能力を改善する。

【0084】

また、導電接続部３０が第１配置を用いる場合のせん断試験結果を、導電接続部３０が第３配置を用いる場合のせん断試験結果と比較すると、第１配置を用いる場合のせん断力に比べて、第３配置を用いる場合のせん断力が２２５％増加されることが分かる。

【0085】

従って、複数の導電接続部が単一のパッド上に配置されることで、コンポーネントの安定性が改善され、コンポーネントの耐温度サイクル能力も大幅に改善される。

【0086】

また、単一のパッド上の複数の導電接続部の間の距離が導電接続部の直径以下である場合、単一の導電接続部の応力が効果的に低減される。これは、温度サイクル過程におけるコンポーネントの耐温度衝撃能力を改善するとともに、はんだボールの配置密度がいっそう高くなる。距離が小さいほど、単一の導電接続部３０の応力低減がいっそう顕著になる。

【0087】

コンポーネント上で模擬リフローはんだ付けを実行することから分かることには、導電接続部３０が第３配置を用いる場合、第１配置が用いられる場合の回数よりも多くの模擬リフローはんだ付けの回数でパッケージングアセンブリは模擬リフローはんだ付けを実行することができ、それ故に、コンポーネントの耐温度サイクル性能がより良好であり、コンポーネントの信頼性が大幅に改善される。

【0088】

分かることには、単一のパッド上の複数の導電接続部の間の距離が導電接続部の直径以下である場合、パッケージングアセンブリによって実行される模擬リフローはんだ付けの回数を増加させることができ、コンポーネントの耐温度サイクル性能がより良好であり、コンポーネントの信頼性が大幅に改善される。距離が小さいほど、パッケージングアセンブリによって実行される模擬リフローはんだ付けの回数の増加がいっそう顕著になる。

【0089】

また、この出願の実施形態は更に、コンポーネントの電気的動作のバックアップを実装して、コンポーネントの電気接続の安定性を改善するための、改良されたパッケージングアセンブリを提供する。

【0090】

図１４、図１５、及び図１６に示すように、当該パッケージングアセンブリは、基板１０と、チップ２０と、基板１０上に配置された電極１０１と、信号伝送ポート１０２と、チップ２０上に配置されたパッド２０１と、導電接続部３０とを含む。

【0091】

基板１０、チップ２０、電極１０１、パッド２０１、及び導電接続部３０の間の構造及び接続関係については、上述の実施形態を参照されたい。詳細をここで再び説明することはしない。

【0092】

上述の実施形態に基づいて、少なくとも１つのパッド２０１が複数の導電接続部３０に接続され、１つのパッド２０１に接続された複数の導電接続部３０が１つの信号伝送ポート１０２に電気的に接続される。

【0093】

従って、図５及び図６に示したパッケージングアセンブリと比較して、この実施形態においては、１つのパッド２０１に接続された複数の導電接続部３０が１つの信号伝送ポート１０２に電気的に接続され、それ故に、１つのパッド２０１に接続された複数の導電接続部の電気的動作は同じであり、複数の導電接続部が互いの動作をバックアップする。これは、複数の動作保証を提供する。

【0094】

複数の導電接続部３０と１つの信号伝送ポート１０２との間の接続方式は、この出願の実施形態において限定されない。

【0095】

１つのパッド２０１に接続された複数の導電接続部は、電極１０１を介して基板１０の第１表面上で相互接続されてもよいし（例えば、図１４の破線部に示すように）、基板１０上で相互接続されてもよいし（例えば、図１５の破線部に示すように）、基板１０の第２表面上で相互接続されてもよい（例えば、図１６の破線部に示すように）。

【0096】

一部の実施形態において、１つのパッド２０１に接続された複数の導電接続部３０は、１つの電極１０１に接続され、１つの電極１０１を介して１つの信号伝送ポート１０２に接続される。

【0097】

図１４に示すように、パッド２０１ａは２つの導電接続部（導電接続部３０ａ及び導電接続部３０ｂ）に接続され、パッド２０１ａに接続された２つの導電接続部（導電接続部３０ａ及び導電接続部３０ｂ）は１つの電極１０１ａに接続され、電極１０１ａはめっきスルーホール１０３ａを介して信号伝送ポート１０２ａに接続される。

【0098】

信号伝送ポート１０２ａによって伝送される信号は、めっきスルーホール１０３ａを介して電極１０１ａに伝送され、次いで、２つの経路の信号に分割され得る。該２つの経路の信号は、それぞれ、導電接続部３０ａ及び導電接続部３０ｂを介してパッド２０１ａに伝送され、最終的にパッド２０１ａを介してチップ２０に伝送される。

【0099】

なお、導電接続部３０ａの電気的動作と導電接続部３０ｂの電気的動作は同じであり、導電接続部３０ａ及び導電接続部３０ｂは互いの動作をバックアップする。これらの導電接続部のうちの１つが故障により切断されるとき、別の導電接続部を介して信号を更に伝送することができる。これは、コンポーネントの安定性を改善する。

【0100】

従って、１つのパッド２０１に接続された複数の導電接続部が、電極１０１を介して基板１０の第１表面上で相互接続される。これは、コンポーネントの電気的動作バックアップを実装する。

【0101】

一部の他の実施形態において、図１５及び図１６に示すように、めっきスルーホール１０３が基板１０内に配置され、１つのパッド２０１に接続された複数の導電接続部３０が、複数の電極１０１にそれぞれはんだ付けされて接続される。１つのパッド２０１に接続された複数の電極１０１が、めっきスルーホール１０３を介して１つの信号伝送ポート１０２に電気的に接続される。

【0102】

一部の実施形態において、１つのパッド２０１に接続された複数の電極１０１は、めっきスルーホール１０３を介して接続される。１つのパッド２０１に接続された複数のめっきスルーホール１０３が、基板１０内で１つの経路へと結合され、１つの信号伝送ポート１０２に電気的に接続される。

【0103】

図１５に示すように、パッド２０１ａは、２つの導電接続部（導電接続部３０ａ及び導電接続部３０ｂ）に接続される。導電接続部３０ａは電極１０１ａに接続され、導電接続部３０ｂは電極１０１ｂに接続される。電極１０１ａはめっきスルーホール１０３ａを介して信号伝送ポート１０２ａに接続され、電極１０１ｂはめっきスルーホール１０３ｂに接続されている。めっきスルーホール１０３ａ及びめっきスルーホール１０３ｂは、基板１０内で接続され、１つの経路へと結合される。

【0104】

信号伝送ポート１０２ａによって伝送される信号は、基板内で２つの経路の信号に分割され得る。一方の経路の信号は、めっきスルーホール１０３ａを介して電極１０１ａに伝送され、次いで、電極１０１ａから導電接続部３０ａに伝送される。他方の経路の信号は、めっきスルーホール１０３ｂを介して電極１０１ｂに伝送され、電極１０１ｂから導電接続部３０ｂに伝送され、そして、導電接続部３０ａ及び導電接続部３０ｂからパッド２０１ａに伝送され、最終的にパッド２０１ａからチップ２０に伝送される。

【0105】

なお、導電接続部３０ａの電気的動作と導電接続部３０ｂの電気的動作は同じであり、導電接続部３０ａ及び導電接続部３０ｂは互いの動作をバックアップする。これらの導電接続部のうちの１つが故障により切断されるとき、別の導電接続部を介して信号を更に伝送することができる。これは、コンポーネントの安定性を改善する。

【0106】

従って、１つのパッド２０１に接続された複数の導電接続部が、めっきスルーホール１０３を介して基板１０内で相互接続される。これは、コンポーネントの電気的動作バックアップを実装する。

【0107】

一部の他の実施形態において、１つのパッド２０１に接続された複数の電極１０１は、複数のめっきスルーホール１０３を介して１つの信号伝送ポート１０２に電気的に接続される。

【0108】

図１６に示すように、パッド２０１ａは、２つの導電接続部（導電接続部３０ａ及び導電接続部３０ｂ）に接続される。導電接続部３０ａは電極１０１ａに接続され、導電接続部３０ｂは電極１０１ｂに接続される。電極１０１ａはめっきスルーホール１０３ｃを介して信号伝送ポート１０２ａに接続され、電極１０１ｂはめっきスルーホール１０３ｄを介して信号伝送ポート１０２ａに接続される。

【0109】

信号伝送ポート１０２ａによって伝送される信号は、基板１０の第２表面上で２つの経路の信号に分割され得る。一方の経路の信号は、めっきスルーホール１０３ｃを介して電極１０１ａに伝送される。他方の経路の信号は、めっきスルーホール１０３ｄを介して電極１０１ｂに伝送され、そして、電極１０１ａから導電接続部３０ａに伝送されるとともに、電極１０１ｂから導電接続部３０ｂに伝送され、導電接続部３０ａ及び導電接続部３０ｂからパッド２０１ａに伝送され、最終的にパッド２０１ａからチップ２０に伝送される。

【0110】

従って、１つのパッド２０１に接続された複数の導電接続部は、信号伝送ポート１０２を介して基板１０の第２表面上で相互接続される。これは、コンポーネントの電気的動作バックアップを実装する。

【0111】

また、コンポーネントの安定性が更に向上される。一部の実施形態において、図１７及び図１８に示すように、チップ２０と基板１０との間に金属フレーム５０のサークルがある。金属フレーム５０は、例えば銅フレームである。金属フレーム５０は、例えば基板１０上に配置され、金属フレーム５０とチップ２０は切り離される。

【0112】

錫ボールが導電接続部３０として使用される場合、金属フレーム５０は、溶融した錫はんだ材料の制限を容易にするように、チップ２０を支持するために使用され得る。金属フレーム５０の厚さが、固化される錫ボールの高さを決定し、錫ボールのサイズの制御を容易にする。

【0113】

しかしながら、図１９に示すように、金ボールが導電接続部３０として使用される場合、導電接続部３０を形成するために、先ず、チップ２０上で金ワイヤに対して超音波溶融を行う必要があり、次いで、超音波溶接のためにチップ２０が基板１０上に反転される。このプロセスにおいて、金属フレーム５０の高さに固有の誤差があるために、導電接続部３０と基板１０との間に隙間５０１が存在する。結果として、導電接続部３０と基板１０とを効果的に接触させて超音波はんだ付けを完了することができない。これは、はんだ付け品質に影響を及ぼし、コンポーネントの安定性を低下させる。

【0114】

従って、この出願は、改良されたパッケージングアセンブリを提供し、当該パッケージングアセンブリが金ボールプロセスで使用され得る。

【0115】

図２０、図２１、及び図２２に示すように、当該パッケージングアセンブリは、基板１０と、チップ２０と、基板１０上に配置された電極１０１と、信号伝送ポート１０２と、チップ２０上に配置されたパッド２０１と、導電接続部３０とを含む。

【0116】

基板１０、チップ２０、電極１０１、パッド２０１、及び導電接続部３０の間の構造及び接続関係については、上述の実施形態を参照されたい。詳細をここで再び説明することはしない。

【0117】

上述の実施形態に基づいて、図２０及び図２１に示すように、チップ２０の表面上に更にパッド２０１Ａが配置され、当該パッケージングアセンブリは更に、チップ２０と基板１０との間に配置された支持コンポーネント３０１を含む。支持コンポーネント３０１の一端がパッド２０１Ａに接続され、支持コンポーネント３０１の他端が電極１０１に接続される。支持コンポーネント３０１は信号伝送ポート１０２に接続されない。換言すれば、支持コンポーネント３０１に接続された電極１０１は信号伝送ポート１０２に接続されない。

【0118】

支持コンポーネント３０１として金ボールが使用される場合、導電接続部３０及び支持コンポーネント３０１を形成するために、先ず、チップ２０上で金ワイヤに対して超音波溶融を行うことができ、次いで、超音波はんだ付けのためにチップ２０が基板１０上に反転される。

【0119】

このプロセスにおいて、導電接続部３０と支持コンポーネント３０１とに同じプロセスが使用されるので、導電接続部３０の高さと支持コンポーネント３０１の高さは同じであり、それ故に、導電接続部３０と基板１０とが効果的に接触して超音波はんだ付けを完了し得る。これは、はんだ付け品質を改善し、コンポーネントの安定性を改善する。

【0120】

支持コンポーネント３０１の配置位置は、この出願の実施形態において限定されない。一部の実施形態において、図２１に示すように、支持コンポーネント３０１はチップ２０の周辺領域に配置される。信号伝送ポート１０２に接続されたパッド２０１によって囲まれた領域が、例えば、有効領域Ａである。有効領域Ａとチップ２０のエッジとの間の領域が、例えば、チップ２０の周辺領域Ｂであり、パッド２０１Ａは、例えば、周辺領域Ｂに配置される。

【0121】

図２１のパッド２０１Ｂ、パッド２０１Ｃ、及びパッド２０１Ｄは、信号端に接続されるように構成される。パッド２０１Ｂ、パッド２０１Ｃ、及びパッド２０１Ｄが接続された後に囲まれた矩形領域を有効領域Ａとして使用することができ、パッド２０１Ａは周辺領域Ｂに位置し、支持コンポーネント３０１がパッド２０１Ａに接続される。

【0122】

オプションで、各信号伝送ポート１０２が１つのパッド２０１に接続される。１つのパッケージングアセンブリにおいて、信号伝送ポートの数Ｎは、Ｎ≧２を満たす。

【0123】

オプションで、周辺領域は、有効領域Ａの境界とチップのエッジとで囲まれた環状の領域とし得る。例えば、図２１に示すように、チップの表面が矩形である場合、有効領域Ａの境界も矩形であり、有効領域Ａの境界とチップのエッジとで四角形のリングを囲む。

【0124】

一部の他の実施形態において、チップの表面は円の形状であり、有効領域Ａの境界も円の形状であり、有効領域Ａの境界とチップのエッジとでリングを囲む。

【0125】

従って、有効領域Ａの境界とチップのエッジとで規則的なリングを囲み、その結果、導電接続部がチップのエッジ上に均一に配置され、パッケージングアセンブリの安定性が改善される。

【0126】

なお、有効領域Ａと周辺領域Ｂの境界は不規則な形状であってもよく、これらは全て、この出願の保護範囲内にある。

【0127】

周辺領域Ｂの支持コンポーネント３０１の分類の仕方は、この出願の実施形態において限定されない。支持コンポーネント３０１は、連続して配置されてもよいし、不連続に配置されてもよい。支持コンポーネント３０１が不連続に配置される場合、複数の支持コンポーネント３０１が等間隔に分布されてもよいし、等間隔に分布されなくてもよい。

【0128】

図２３及び図２４に示すように、複数の支持コンポーネント３０１の間の間隔は異なる。

【0129】

また、支持コンポーネント３０１は、単層配列を用いてもよいし、多層配列を用いてもよく、多層配列の安定性の方が高い。

【0130】

図２３の（ａ）及び（ｂ）に示すように、支持コンポーネント３０１は単層配列を使用する。

【0131】

図２４の（ａ）及び（ｂ）に示すように、支持コンポーネント３０１は２層配列を使用する。

【0132】

一部の他の実施形態において、支持コンポーネント３０１は、チップ２０の有効領域Ａに配置されてもよく、導電接続部３０から離隔される（図示せず）。

【0133】

他の実施形態において、支持コンポーネント３０１の一部はチップ２０の有効領域Ａに配置され、支持コンポーネント３０１の一部はチップ２０の周辺領域Ｂに配置される（図示せず）。

【0134】

支持コンポーネント３０１の形状は、この出願の実施形態において限定されない。支持コンポーネント３０１は、上述の導電接続部３０と同じ形状を用い得る。例えば、支持コンポーネント３０１の形状は、球、楕円体、及び立方体とし得る。

【0135】

支持コンポーネント３０１の材料は、この出願の実施形態において限定されない。支持コンポーネント３０１は金属又は合金材料からなる。好ましくは、金ボールが支持コンポーネント３０１として使用され得る。当該パッケージングアセンブリが製造されるとき、支持コンポーネント３０１は、導電接続部３０と同じプロセスを用いることによって形成され得る。

【0136】

図２５は、この出願の一実施形態に従ったパッケージングアセンブリの累積粘塑性ひずみのシミュレーション図である。図２５は、支持コンポーネント３０１が存在しない場合と、周辺領域の外輪に支持コンポーネント３０１が存在する場合との、位置（１）から位置（１４）にあるパッケージングアセンブリの導電接続部３０の累積粘塑性ひずみの比較を示している。

【0137】

図２５に示されるように、支持コンポーネント３０１が存在しない場合、導電接続部は、（図１２の（ａ）に示したような）上述の実施形態における第１配置を使用してもよく、位置（１）から位置（１４）における導電接続部３０の累積粘塑性ひずみは大きい。

【0138】

周辺領域の外輪に支持コンポーネント３０１が存在する場合、位置（１）から位置（１４）における導電接続部３０の累積粘塑性ひずみは小さい。

【0139】

従って、前述のシミュレーションから分かることには、周辺領域に支持コンポーネントを配置することにより、単一の導電接続部上の応力が弱められる。支持コンポーネントが配置されない場合と比較して、単一の導電接続部上の応力が３０％低減され得る。これは、温度サイクル過程におけるコンポーネントの耐変形能力を改善し得る。

【0140】

また、図２６は、支持コンポーネントなしでの各導電接続部の圧縮性能のシミュレーション図である。図２７は、周辺領域の外輪に支持コンポーネントがある場合の各導電接続部の圧縮性能のシミュレーション図である。図２６及び図２７に示されるように、周辺領域の外輪に支持コンポーネントがある場合と、周辺領域の外輪に支持コンポーネントがない場合とを比較すると、単一の導電接続部上の応力が４４％低減されている。

【0141】

従って、前述のシミュレーションから分かることには、支持コンポーネントを周辺領域に配置することにより、単一の導電接続部上の応力を低減させることができ、チップ及び導電接続部の破損のリスクを減少させることができる。

【0142】

この出願の実施形態は更に、電子デバイスを提供する。図２８は、この出願に従った電子デバイス１００の断面構造の概略図である。電子デバイス１００は、例えば、回路基板１０１と、回路基板１０１上に配置されたパッケージングアセンブリとを含む。パッケージングアセンブリの信号伝送ポート１０２が回路基板１０１にはんだ付けされる。

【0143】

パッケージングアセンブリ２０の構造及び機能は、上述の実施形態におけるパッケージングアセンブリ２０の構造及び機能と同じであり、詳細をここで再び説明することはしない。

【0144】

当該電子デバイスは、弾性表面波フィルタ（Surface Acoustic Wave Filter，ＳＡＷフィルタ）、薄膜バルク弾性波共振器フィルタ（Film Bulk Acoustic Resonator Filter，ＦＢＡＲフィルタ）、バルク弾性波フィルタ（Bulk Acoustic Wave Filter，ＢＡＷフィルタ）、又はインターデジタルトランスデューサ（Interdigital Transducer，ＩＤＴ）とし得る。

【0145】

以上の説明は、単にこの出願の特定の実装に過ぎず、この出願の保護範囲を限定することを意図するものではない。この出願に開示された技術的範囲内の如何なる変形又は置換もこの出願の保護範囲に入るものである。従って、この出願の保護範囲は請求項の保護範囲に従うものである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】