特許 7661796 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-04-07

(45)【発行日】2025-04-15

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 23/34 20060101AFI20250408BHJP

【ＦＩ】

H01L23/34 A

【請求項の数】 12

(21)【出願番号】P 2021097157

(22)【出願日】2021-06-10

(65)【公開番号】P2022188893

(43)【公開日】2022-12-22

【審査請求日】2024-02-21

(73)【特許権者】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】金田 達志

(72)【発明者】

【氏名】大森 弘貴

【審査官】花田 尚樹

(56)【参考文献】

【文献】特開２０１６－００４７９６（ＪＰ，Ａ）

【文献】特開２０１５－１６２５１６（ＪＰ，Ａ）

【文献】特開２０１９－１６９６６６（ＪＰ，Ａ）

【文献】特開２０１９－０７１３９９（ＪＰ，Ａ）

【文献】特開２００４－００６６０３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２３／３４

(57)【特許請求の範囲】

【請求項1】

基板と、
前記基板の上に設けられた第１回路パターンと、
前記基板の上に設けられた第２回路パターンと、
前記基板の上に設けられた第３回路パターンと、
前記第３回路パターンの上に設けられ、前記第３回路パターンに対向する第１面と、前記第１面とは反対の第２面と、前記第１面に設けられた第１電極と、前記第２面に設けられた第２電極とを有する第１半導体チップと、
金属板と、
を有し、
前記第１半導体チップは、前記第２面にゲート電極パッドを有するトランジスタチップであり、
前記第３回路パターンは、前記第１回路パターンと前記第２回路パターンとの間に設けられており、
前記第１電極は、前記第３回路パターンに接合され、
前記金属板は、前記第１回路パターン、前記第２回路パターン及び前記第２電極に接合され、
前記第２面に垂直な平面視で、
前記第１半導体チップは、
互いに平行な第１辺および第２辺と、
前記第１辺および前記第２辺につながり、互いに平行な第３辺および第４辺と、
を有し、
前記金属板は、前記第３辺および前記第４辺と重なり、
前記ゲート電極パッドは、前記金属板と前記第２辺との間にある半導体装置。

【請求項2】

前記第３回路パターンの上に設けられ、第３電極と第４電極とを有する第２半導体チップを有し、
前記第３電極は、前記第３回路パターンに接合され、
前記金属板は、前記第４電極にも接合されている請求項１に記載の半導体装置。

【請求項3】

前記第２半導体チップは、トランジスタチップまたはダイオードチップである請求項２に記載の半導体装置。

【請求項4】

前記第３回路パターンの上に設けられ、第３電極と第４電極とを有する第２半導体チップを有し、
前記第２半導体チップは、ダイオードチップであり、
前記第３電極は、前記第３回路パターンに接合され、
前記金属板は、前記第４電極にも接合されている請求項１に記載の半導体装置。

【請求項5】

前記第２半導体チップは、炭化珪素半導体チップである請求項２から請求項４のいずれか１項に記載の半導体装置。

【請求項6】

前記第１回路パターンに電気的に接続されたソース用の第１外部端子と、
前記第２回路パターンに電気的に接続されたケルビンソース用の第２外部端子と、
を有する請求項１から請求項５のいずれか１項に記載の半導体装置。

【請求項7】

前記金属板は、
前記第１回路パターンに接合される第１接合面と、
前記第２回路パターンに接合される第２接合面と、
前記第２電極に接合される第３接合面と、
前記第１接合面と前記第３接合面とをつなぐ第１連結部と、
前記第２接合面と前記第３接合面とをつなぐ第２連結部と、
を有する請求項１から請求項６のいずれか１項に記載の半導体装置。

【請求項8】

前記第１接合面の面積は、前記第２接合面の面積よりも大きい請求項７に記載の半導体装置。

【請求項9】

平面視で、
前記金属板は、第１方向に延び、
前記第１半導体チップは、
前記第１方向に平行な第１辺及び第２辺と、
前記第１方向に垂直な第３辺及び第４辺と、
を有し、
前記第１辺及び前記第２辺の長さが、前記第３辺及び前記第４辺の長さ未満である請求項１から請求項８のいずれか１項に記載の半導体装置。

【請求項10】

前記第１半導体チップは、炭化珪素半導体チップである請求項１から請求項９のいずれか１項に記載の半導体装置。

【請求項11】

前記金属板は、単一の金属板である請求項１から請求項１０のいずれか１項に記載の半導体装置。

【請求項12】

前記基板の上に設けられた第４回路パターンと、
前記ゲート電極パッドと前記第４回路パターンとを接続するボンディングワイヤと、
を有する請求項１から請求項１１のいずれか１項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置に関する。

【背景技術】

【0002】

パワーモジュールに用いられる半導体装置として、半導体チップの電極に金属板が接続された半導体装置が提案されている（例えば特許文献１、２）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１６－１６２７７３号公報

【文献】特開２０００－１５６４３９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

従来の半導体装置では、半導体チップで発生した熱を十分に排出することができず、半導体チップの温度が過度に上昇するおそれがある。

【0005】

本開示は、半導体チップで発生した熱を排出しやすくできる半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の半導体装置は、基板と、前記基板の上に設けられた第１回路パターンと、前記基板の上に設けられた第２回路パターンと、前記基板の上に設けられた第３回路パターンと、前記第３回路パターンの上に設けられ、第１電極と第２電極とを有する第１半導体チップと、金属板と、を有し、前記第１電極は、前記第３回路パターンに接合され、前記金属板は、前記第１回路パターン、前記第２回路パターン及び前記第２電極に接合されている。

【発明の効果】

【0007】

本開示によれば、半導体チップで発生した熱を排出しやすくできる。

【図面の簡単な説明】

【0008】

【図1】図１は、第１実施形態に係る半導体装置を示す上面図である。

【図2】図２は、第１実施形態における第１半導体チップ及び第２半導体チップを示す上面図である。

【図3】図３は、第１実施形態に係る半導体装置を示す断面図である。

【図4】図４は、第１実施形態の変形例に係る半導体装置を示す断面図である。

【図5】図５は、第２実施形態に係る半導体装置を示す上面図である。

【図6】図６は、第２実施形態における第１半導体チップ及び第２半導体チップを示す上面図である。

【発明を実施するための形態】

【0009】

実施するための形態について、以下に説明する。

【0010】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一又は対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。

【0011】

〔１〕 本開示の一態様に係る半導体装置は、基板と、前記基板の上に設けられた第１回路パターンと、前記基板の上に設けられた第２回路パターンと、前記基板の上に設けられた第３回路パターンと、前記第３回路パターンの上に設けられ、第１電極と第２電極とを有する第１半導体チップと、金属板と、を有し、前記第１電極は、前記第３回路パターンに接合され、前記金属板は、前記第１回路パターン、前記第２回路パターン及び前記第２電極に接合されている。

【0012】

金属板が第１回路パターン、第２回路パターン及び第２電極に接合されているため、第２電極と、第１回路パターン及び第２回路パターンとが電気的に接続される。従って、第２電極と、第１回路パターン及び第２回路パターンのとの間で信号が伝達される。また、第１半導体チップで発生した熱は、第２電極から金属板を通じて第１回路パターン及び第２回路パターンの両方に伝達される。従って、金属板が第１回路パターン又は第２回路パターンのいずれかに接合されていない場合と比較して、第１半導体チップで発生した熱を排出しやすくできる。

【0013】

〔２〕 〔１〕において、前記第３回路パターンは、前記第１回路パターンと前記第２回路パターンとの間に設けられていてもよい。この場合、半導体チップで発生した熱の排出方向が、互いに反対を向く２方向となるため、熱をより排出しやすくできる。

【0014】

〔３〕 〔１〕又は〔２〕において、前記第１半導体チップは、トランジスタチップ又はダイオードチップであってもよい。第１半導体チップに用いられるトランジスタチップ又はダイオードチップにおける発熱量が大きい場合でも、熱を排出しやすく、発熱に伴う故障等を抑制できる。

【0015】

〔４〕 〔１〕～〔３〕において、前記第３回路パターンの上に設けられ、第３電極と第４電極とを有する第２半導体チップを有し、前記第３電極は、前記第３回路パターンに接合され、前記金属板は、前記第４電極にも接合されていてもよい。この場合、第２半導体チップで発生した熱も排出しやすくできる。更に、第１半導体チップと第２半導体チップとの間での排熱効率のばらつきを低減できる。特に、第１半導体チップ及び第２半導体チップが同種であって、同程度に発熱する場合、第１半導体チップ及び第２半導体チップの間での温度差を低減して、一方が故障しやすくなるような状況を回避しやすくできる。

【0016】

〔５〕 〔４〕において、前記第２半導体チップは、トランジスタチップまたはダイオードチップであってもよい。第２半導体チップに用いられるトランジスタチップ又はダイオードチップにおける発熱量が大きい場合でも、熱を排出しやすく、発熱に伴う故障等を抑制できる。

【0017】

〔６〕 〔１〕～〔５〕において、前記第２半導体チップは、炭化珪素半導体チップであってもよい。この場合、第２半導体チップに優れた耐圧が得られる。また、炭化珪素半導体チップの発熱量が大きい場合であっても、第２半導体チップで発生した熱を排出しやすく、発熱に伴う故障等を抑制できる。

【0018】

〔７〕 〔１〕～〔６〕において、前記第１回路パターンに電気的に接続されたソース用の第１外部端子と、前記第２回路パターンに電気的に接続されたケルビンソース用の第２外部端子と、を有してもよい。この場合、第２電極をソース電極として用いることができる。

【0019】

〔８〕 〔１〕～〔７〕において、前記金属板は、前記第１回路パターンに接合される第１接合面と、前記第２回路パターンに接合される第２接合面と、前記第２電極に接合される第３接合面と、前記第１接合面と前記第３接合面とをつなぐ第１連結部と、前記第２接合面と前記第３接合面とをつなぐ第２連結部と、を有してもよい。この場合、例えば、金属板を曲げ加工等により簡易に形成することができる。

【0020】

〔９〕 〔８〕において、前記第１接合面の面積は、前記第２接合面の面積よりも大きくてもよい。この場合、第１回路パターンを流れる電流の量を、第２回路パターンを流れる電流の量よりも多くできる。

【0021】

〔１０〕 〔１〕～〔９〕において、平面視で、前記金属板は、第１方向に延び、前記第１半導体チップは、前記第１方向に平行な第１辺及び第２辺と、前記第１方向に垂直な第３辺及び第４辺と、を有し、前記第１辺及び前記第２辺の長さが、前記第３辺及び前記第４辺の長さ未満であってもよい。この場合、第１辺及び第２辺よりも長い第３辺及び第４辺が、金属板が延びる第１方向に垂直であるため、第１半導体チップで発生した熱を排出しやすい。

【0022】

〔１１〕 〔１〕～〔１０〕において、前記第１半導体チップは、炭化珪素半導体チップであってもよい。この場合、第１半導体チップに優れた耐圧が得られる。また、炭化珪素半導体チップの発熱量が大きい場合であっても、第１半導体チップで発生した熱を排出しやすく、発熱に伴う故障等を抑制できる。

【0023】

［本開示の実施形態の詳細］
以下、本開示の実施形態について詳細に説明するが、本実施形態はこれらに限定されるものではない。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。本明細書及び図面において、Ｘ１－Ｘ２方向、Ｙ１－Ｙ２方向、Ｚ１－Ｚ２方向を相互に直交する方向とする。Ｘ１－Ｘ２方向及びＹ１－Ｙ２方向を含む面をＸＹ面とし、Ｙ１－Ｙ２方向及びＺ１－Ｚ２方向を含む面をＹＺ面とし、Ｚ１－Ｚ２方向及びＸ１－Ｘ２方向を含む面をＺＸ面とする。便宜上、Ｚ１方向を上方向、Ｚ２方向を下方向とする。また、本開示において平面視とは、Ｚ１側から対象物を視ることをいう。Ｙ１－Ｙ２方向は第１方向の一例であり、Ｘ１－Ｘ２方向は第２方向の一例である。

【0024】

（第１実施形態）
第１実施形態について説明する。第１実施形態は半導体装置に関する。図１は、第１実施形態に係る半導体装置を示す上面図である。図２は、第１実施形態における第１半導体チップ及び第２半導体チップを示す上面図である。図３は、第１実施形態に係る半導体装置を示す断面図である。図３は、図１中のIII-III線に沿った断面図に相当する。

【0025】

図１～図３に示すように、第１実施形態に係る半導体装置１は、主として、第１半導体チップ１００と、第２半導体チップ２００と、金属板３００と、放熱板４００と、基板５００と、ケース６００を有する。

【0026】

放熱板４００は、Ｚ１側の面４０１と、Ｚ２側の面４０２とを備え、面４０１の上方に、基板５００が設けられている。例えば、放熱板４００は、ニッケル（Ｎｉ）めっき膜が形成された銅（Ｃｕ）板である。

【0027】

基板５００は、絶縁性の基材５１０と、第１回路パターン５２１と、第２回路パターン５２２と、第３回路パターン５２３と、第４回路パターン５２４と、導電層５３０とを有する。基材５１０は、例えば窒化シリコン（Ｓｉ_３Ｎ_４）等のセラミック製であり、Ｚ１側の面５１１と、Ｚ２側の面５１２とを備える。第１回路パターン５２１、第２回路パターン５２２、第３回路パターン５２３及び第４回路パターン５２４は、基材５１０の面５１１に形成されている。図３に示す断面において、第３回路パターン５２３は第１回路パターン５２１のＹ２側に配置され、第４回路パターン５２４は第３回路パターン５２３のＹ２側に配置され、第２回路パターン５２２は第４回路パターン５２４のＹ２側に配置されている。つまり、第３回路パターン５２３は、第１回路パターン５２１と第２回路パターン５２２との間に配置されている。導電層５３０は、基材５１０の面５１２に形成されている。導電層５３０は、概ね面５１２の全体にわたって設けられていてもよい。導電層５３０ははんだ等の接合材５０により放熱板４００に接合されている。例えば、第１回路パターン５２１、第２回路パターン５２２、第３回路パターン５２３、第４回路パターン５２４及び導電層５３０は、銅層である。例えば、接合材１２は、スズ（Ｓｎ）－銀（Ａｇ）－銅（Ｃｕ）系はんだ又はスズ（Ｓｎ）－アンチモン（Ｓｂ）系はんだ等である。

【0028】

基板５００の上に第１半導体チップ１００及び第２半導体チップ２００が実装されている。例えば、第１半導体チップ１００は、第２半導体チップ２００のＹ１側にある。

【0029】

第１半導体チップ１００は、例えばＭＯＳ型電界効果トランジスタ（ＦＥＴ）等のトランジスタであり、平面視で、矩形状の平面形状を有する。第１半導体チップ１００は、Ｚ１側の面１０１と、Ｚ２側の面１０２とを備える。面１０１にソース電極パッド１１１と、ゲート電極パッド１１３とが設けられ、面１０２にドレイン電極パッド１１２が設けられている。例えば、ゲート電極パッド１１３は、ソース電極パッド１１１のＸ２側にある。平面視で、ソース電極パッド１１１及びゲート電極パッド１１３は、矩形状の平面形状を有し、ソース電極パッド１１１の面積がゲート電極パッド１１３の面積より大きい。平面視で、ドレイン電極パッド１１２は、矩形状の平面形状を有し、概ね面１０２の全体にわたって設けられている。ドレイン電極パッド１１２は、はんだ等の接合材２１により第３回路パターン５２３に接合されている。例えば、接合材２１は、Ｓｎ－Ａｇ－Ｃｕ系はんだ又はＳｎ－Ｓｂ系はんだ等である。ドレイン電極パッド１１２は第１電極の一例であり、ソース電極パッド１１１は第２電極の一例である。

【0030】

平面視で、第１半導体チップ１００は、Ｙ１－Ｙ２方向に平行な第１辺７０１及び第２辺７０２と、Ｘ１－Ｘ２方向に平行な第３辺７０３及び第４辺７０４とを有する。第１辺７０１は第２辺７０２のＸ１側にあり、第３辺７０３は第４辺７０４のＹ１側にある。第１半導体チップ１００は正方形状の平面形状を有し、第１辺７０１及び第２辺７０２の長さと第３辺７０３及び第４辺７０４の長さとが等しい。

【0031】

また、平面視で、ソース電極パッド１１１は、Ｙ１－Ｙ２方向に平行な第５辺７０５及び第６辺７０６と、Ｘ１－Ｘ２方向に平行な第７辺７０７及び第８辺７０８とを有する。第５辺７０５は第６辺７０６のＸ１側にあり、第７辺７０７は第８辺７０８のＹ１側にある。ソース電極パッド１１１は正方形状の平面形状を有し、第５辺７０５及び第６辺７０６の長さと第７辺７０７及び第８辺７０８の長さとが等しい。第５辺７０５及び第６辺７０６が第７辺７０７及び第８辺７０８より長くてもよい。

【0032】

第２半導体チップ２００は、例えばショットキーバリアダイオード（Schottky Barrier Diode：ＳＢＤ）等のダイオードであり、矩形状の平面形状を有する。第２半導体チップ２００は、Ｚ１側の面２０１と、Ｚ２側の面２０２とを備える。面２０１にアノード電極パッド２１１が設けられ、面２０２にカソード電極パッド２１２が設けられている。平面視で、アノード電極パッド２１１は、矩形状の平面形状を有し、概ね面２０１の全体にわたって設けられている。平面視で、カソード電極パッド２１２は、矩形状の平面形状を有し、概ね面２０２の全体にわたって設けられている。カソード電極パッド２１２は、はんだ等の接合材２２により第３回路パターン５２３に接合されている。例えば、接合材２２は、Ｓｎ－Ａｇ－Ｃｕ系はんだ又はＳｎ－Ｓｂ系はんだ等である。カソード電極パッド２１２は第３電極の一例であり、アノード電極パッド２１１は第４電極の一例である。

【0033】

平面視で、第２半導体チップ２００は、Ｙ１－Ｙ２方向に平行な第９辺７０９及び第１０辺７１０と、Ｘ１－Ｘ２方向に平行な第１１辺７１１及び第１２辺７１２とを有する。第９辺７０９は第１０辺７１０のＸ１側にあり、第１１辺７１１は第１２辺７１２のＹ１側にある。第２半導体チップ２００は正方形状の平面形状を有し、第９辺７０９及び第１０辺７１０の長さと第１１辺７１１及び第１２辺７１２の長さとが等しい。

【0034】

また、平面視で、アノード電極パッド２１１は、Ｙ１－Ｙ２方向に平行な第１３辺７１３及び第１４辺７１４と、Ｘ１－Ｘ２方向に平行な第１５辺７１５及び第１６辺７１６とを有する。第１３辺７１３は第１４辺７１４のＸ１側にあり、第１５辺７１５は第１６辺７１６のＹ１側にある。アノード電極パッド２１１は正方形状の平面形状を有し、第１３辺７１３及び第１４辺７１４の長さと第１５辺７１５及び第１６辺７１６の長さとが等しい。第１３辺７１３及び第１４辺７１４が第１３辺７１３及び第１４辺７１４より長くてもよい。

【0035】

金属板３００は、Ｙ１－Ｙ２方向に延びる。金属板３００は、第１接合面３０１と、第２接合面３０２と、第３接合面３０３と、第１連結部３１１と、第２連結部３１２とを有する。第１接合面３０１は第１回路パターン５２１に接合される。第２接合面３０２は第２回路パターン５２２に接合される。第３接合面３０３はソース電極パッド１１１及びアノード電極パッド２１１に接合される。第１連結部３１１は第１接合面３０１と第３接合面３０３とをつなぐ。第２連結部３１２は第２接合面３０２と第３接合面３０３とをつなぐ。金属板３００は、例えは銅板である。金属板３００が、ニッケルめっき膜が形成された銅板であってもよい。金属板３００は、例えば１枚の金属板が曲げ加工されることで形成されている。金属板３００は、曲げ加工等により簡易に形成することができる。

【0036】

第１回路パターン５２１と第１接合面３０１とは、はんだ等の接合材１１により接合されている。第２回路パターン５２２と第２接合面３０２とは、はんだ等の接合材１２により接合されている。ソース電極パッド１１１と第３接合面３０３とは、はんだ等の接合材３１により接合されている。アノード電極パッド２１１と第３接合面３０３とは、はんだ等の接合材３２により接合されている。例えば、接合材１１、接合材１２、接合材３１及び接合材３２は、Ｓｎ－Ａｇ－Ｃｕ系はんだ又はＳｎ－Ｓｂ系はんだ等である。

【0037】

ケース６００は、例えば平面視において枠状に形成されている。ケース６００の材料は樹脂等の絶縁体である。平面視で、基板５００はケース６００の内側に配置されている。ケース６００には、ソース用の第１外部端子６０１と、ケルビンソース用の第２外部端子６０２と、ドレイン用の第３外部端子６０３と、ゲート用の第４外部端子６０４とが設けられている。

【0038】

例えば、第１外部端子６０１は、はんだ等の接合材（図示せず）により第１回路パターン５２１に接合され、第３外部端子６０３は、はんだ等の接合材（図示せず）により第３回路パターン５２３に接合されている。ソース用の第１外部端子６０１は電気的に第１回路パターン５２１に接続され、ドレイン用の第３外部端子６０３は電気的に第３回路パターン５２３に接続されている。第１外部端子６０１と第１回路パターン５２１とが電気的に接続されていれば、第１外部端子６０１と第１回路パターン５２１との間に、他の回路パターン、ボンディングワイヤ等の導電部材が介在していてもよい。第３外部端子６０３と第３回路パターン５２３とが電気的に接続されていれば、第３外部端子６０３と第３回路パターン５２３との間に、他の回路パターン、ボンディングワイヤ等の導電部材が介在していてもよい。

【0039】

半導体装置１は、第２回路パターン５２２と第２外部端子６０２とを接続するボンディングワイヤ４１と、ゲート電極パッド１１３と第４回路パターン５２４とを接続するボンディングワイヤ４２と、第４回路パターン５２４と第４外部端子６０４とを接続するボンディングワイヤ４３とを有する。ケルビンソース用の第２外部端子６０２は電気的に第２回路パターン５２２に接続され、ゲート用の第４外部端子６０４は電気的に第４回路パターン５２４に接続されている。

【0040】

第１実施形態に係る半導体装置１では、ソース電極パッド１１１及びアノード電極パッド２１１に金属板３００が接合され、金属板３００は第１回路パターン５２１及び第２回路パターン５２２に接合されている。従って、第１半導体チップ１００で発生した熱は、ソース電極パッド１１１から金属板３００を通じて第１回路パターン５２１及び第２回路パターン５２２に伝達される。また、第２半導体チップ２００で発生した熱は、アノード電極パッド２１１から金属板３００を通じて第１回路パターン５２１及び第２回路パターン５２２に伝達される。このため、金属板３００が第１回路パターン５２１に接合され、かつ第２回路パターン５２２に接合されていない場合と比較して、第１半導体チップ１００で発生した熱及び第２半導体チップ２００で発生した熱を排出しやすくできる。

【0041】

第１回路パターン５２１がソース用の第１外部端子６０１に電気的に接続され、第２回路パターン５２２がケルビンソース用の第２外部端子６０２に電気的に接続されている。従って、金属板３００は電流経路としての機能を発揮しつつ、排熱経路としての機能を発揮できる。また、第１半導体チップ１００と第２回路パターン５２２とを接続するためのボンディングワイヤを不要にできる。

【0042】

第１半導体チップ１００及び第２半導体チップ２００が設けられた第３回路パターン５２３が、第１回路パターン５２１と第２回路パターン５２２との間に設けられているため、金属板３００を通じての排熱方向をＹ１側及びＹ２側の互いに反対を向く２方向となる。従って、熱をより排出しやすくできる。

【0043】

第１半導体チップ１００及び第２半導体チップ２００は、例えば炭化珪素（ＳｉＣ）基板を用いて作製された炭化珪素半導体チップであってもよい。炭化珪素半導体チップにより、例えば優れた耐圧が得られる。また、第１半導体チップ１００及び第２半導体チップ２００が炭化珪素半導体チップであることで発熱量が大きくなる場合でも、第１半導体チップ１００及び第２半導体チップ２００で発生した熱を排出しやすいため、発熱に伴う故障等を抑制できる。

【0044】

なお、第１半導体チップ１００及び第２半導体チップ２００は、それぞれトランジスタチップ及びダイオードチップに限定されない。例えば、両方がトランジスタチップ又はダイオードチップであってもよく、第１半導体チップ１００がダイオードチップであり、第２半導体チップ２００がトランジスタチップであってもよい。特に、第１半導体チップ１００及び第２半導体チップ２００が同種の半導体チップであって、同程度に発熱する場合、第１半導体チップ１００及び第２半導体チップ２００の間での温度差を低減して、一方が故障しやすくなるような状況を回避しやすくできる。

【0045】

本実施形態では、第１回路パターン５２１がソース用の第１外部端子６０１に接続され、第２回路パターン５２２がケルビンソース用の第２外部端子６０２に接続される。このため、金属板３００の第１接合面３０１の面積を第２接合面３０２の面積よりも大きくすることで、第１回路パターン５２１を流れる電流の量を、第２回路パターン５２２を流れる電流の量よりも多くしやすい。

【0046】

なお、基板５００が用いられなくてもよい。図４は、第１実施形態の変形例に係る半導体装置を示す断面図である。図４は、図３と同様に、図１及び図２中のIII-III線に沿った断面図に相当する。例えば、図４に示すように、放熱板４００の上に樹脂等の絶縁層４１０が設けられ、絶縁層４１０の上に、第１回路パターン５２１、第２回路パターン５２２、第３回路パターン５２３及び第４回路パターン５２４が設けられていてもよい。

【0047】

半導体装置１が上アーム及び下アームを有してもよく、上アーム及び下アームのそれぞれが第１半導体チップ１００及び第２半導体チップ２００を含んでもよい。

【0048】

（第２実施形態）
第２実施形態について説明する。第２実施形態は、第１半導体チップ及び第２半導体チップの平面形状の点で、第１実施形態と相違する。図５は、第２実施形態に係る半導体装置を示す上面図である。図６は、第２実施形態における第１半導体チップ及び第２半導体チップを示す上面図である。

【0049】

図５及び図６に示すように、第２実施形態に係る半導体装置２では、第１半導体チップ１００の第１辺７０１及び第２辺７０２の長さが、第３辺７０３及び第４辺７０４の長さよりも小さい。また、ソース電極パッド１１１の第５辺７０５及び第６辺７０６が、第７辺７０７及び第８辺７０８よりも短い。

【0050】

更に、第２実施形態に係る半導体装置２では、第２半導体チップ２００の第９辺７０９及び第１０辺７１０の長さが、第１１辺７１１及び第１２辺７１２の長さよりも小さい。また、アノード電極パッド２１１の第１３辺７１３及び第１４辺７１４が第１３辺７１３及び第１４辺７１４よりも短い。

【0051】

他の構成は第１実施形態と同様である。

【0052】

第２実施形態によっても第１実施形態と同様の効果が得られる。また、第１半導体チップ１００及び第２半導体チップ２００の長辺が、金属板３００が延びる方向（Ｙ１－Ｙ２方向）に垂直であるため、短辺がＹ１－Ｙ２方向に垂直である場合と比較して、第１半導体チップ１００で発生した熱及び第２半導体チップ２００で発生した熱を排出しやすい。

【0053】

本開示において、トランジスタはＭＯＳ型ＦＥＴに限定されず、トランジスタが絶縁ゲート型バイポーラトランジスタ（insulated gate bipolar transistor：ＩＧＢＴ）であってもよい。トランジスタがＩＧＢＴの場合、コレクタ電極パッドが第１電極の一例であり、エミッタ電極パッドが第２電極の一例である。

【0054】

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

【符号の説明】

【0055】

１、２：半導体装置
１１、１２、２１、２２、３１、３２、５０：接合材
４１、４２、４３：ボンディングワイヤ
１００：第１半導体チップ
１０１、１０２、２０１、２０２、４０１、４０２、５１１、５１２：面
１１１：ソース電極パッド（第２電極）
１１２：ドレイン電極パッド（第１電極）
１１３：ゲート電極パッド
２００：第２半導体チップ
２１１：アノード電極パッド（第４電極）
２１２：カソード電極パッド（第３電極）
３００：金属板
３０１：第１接合面
３０２：第２接合面
３０３：第３接合面
３１１：第１連結部
３１２：第２連結部
４００：放熱板
４１０：絶縁層
５００：基板
５１０：基材
５２１：第１回路パターン
５２２：第２回路パターン
５２３：第３回路パターン
５２４：第４回路パターン
５３０：導電層
６００：ケース
６０１：第１外部端子
６０２：第２外部端子
６０３：第３外部端子
６０４：第４外部端子
７０１：第１辺
７０２：第２辺
７０３：第３辺
７０４：第４辺
７０５：第５辺
７０６：第６辺
７０７：第７辺
７０８：第８辺
７０９：第９辺
７１０：第１０辺
７１１：第１１辺
７１２：第１２辺
７１３：第１３辺
７１４：第１４辺
７１５：第１５辺
７１６：第１６辺

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】