特許 7662047 半導体装置及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-04-07

(45)【発行日】2025-04-15

(54)【発明の名称】半導体装置及びその製造方法

(51)【国際特許分類】

   H10D 64/62 20250101AFI20250408BHJP

   H01L 21/288 20060101ALI20250408BHJP

   H01L 21/3205 20060101ALI20250408BHJP

   H01L 21/768 20060101ALI20250408BHJP

   H01L 23/522 20060101ALI20250408BHJP

   H01L 23/532 20060101ALI20250408BHJP

   H10D 64/01 20250101ALI20250408BHJP

【ＦＩ】

H10D64/62 R

H01L21/288 E

H01L21/88 J

H01L21/88 R

H10D64/01 B

H10D64/62 B

【請求項の数】 6

(21)【出願番号】P 2023557634

(86)(22)【出願日】2022-09-01

(86)【国際出願番号】 JP2022032927

(87)【国際公開番号】W WO2023079824

(87)【国際公開日】2023-05-11

【審査請求日】2023-12-07

(31)【優先権主張番号】PCT/JP2021/040596

(32)【優先日】2021-11-04

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】110003199

【氏名又は名称】弁理士法人高田・高橋国際特許事務所

(72)【発明者】

【氏名】西澤 弘一郎

【審査官】早川 朋一

(56)【参考文献】

【文献】特開２００７－１５７８８３（ＪＰ，Ａ）

【文献】国際公開第２０１５／１４５８１５（ＷＯ，Ａ１）

【文献】特開２０１１－０４４５４６（ＪＰ，Ａ）

【文献】特開２０１８－２００９５２（ＪＰ，Ａ）

【文献】特開２０１６－１５６０３９（ＪＰ，Ａ）

【文献】特開２００８－０６９３８９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／２８－２１／２８８

Ｈ０１Ｌ ２１／３２０５－２１／３２１

Ｈ０１Ｌ ２１／４４－２１／４４５

Ｈ０１Ｌ ２１／７６８

Ｈ０１Ｌ ２３／５２

Ｈ０１Ｌ ２３／５２２－２３／５３２

Ｈ１０Ｄ ６４／００－６４／６８

Ｃ２３Ｃ １８／００－１８／５４

(57)【特許請求の範囲】

【請求項1】

ＧａＡｓで形成された半導体基板と、
前記半導体基板の上にＮｉ－Ｐからなる合金で形成された第一のバリア層と、
前記第一のバリア層の上にＣｏを含む合金またはＣｏで形成された第二のバリア層と、
前記第二のバリア層の上に形成されたメタル層と
を備え、
前記第一のバリア層はＮｉ濃度が８０ａｔ％以下の結晶性の膜である半導体装置。

【請求項2】

前記第一のバリア層と前記第二のバリア層との間に、
触媒活性のある金属を含む拡散防止層を備える請求項１に記載の半導体装置。

【請求項3】

前記半導体基板と前記第一のバリア層との間に、
触媒活性のある金属を析出させた析出層を備える請求項１または２に記載の半導体装置。

【請求項4】

ＧａＡｓで形成された半導体基板の上に触媒活性のある金属を析出させた析出層を形成する工程と、
前記析出層の上にＮｉ－Ｐからなる合金で形成された第一のバリア層をめっき法で形成する工程と、
前記第一のバリア層の上にＣｏを含む合金またはＣｏで形成された第二のバリア層をめっき法で形成する工程と、
前記第二のバリア層の上にメタル層を形成する工程と、
前記第一のバリア層のＮｉ濃度が８０ａｔ％以下になるまで熱処理を実施する工程と
を備える半導体装置の製造方法。

【請求項5】

前記第一のバリア層と前記第二のバリア層との間に、
触媒活性のある金属を含む拡散防止層を形成する工程を備える請求項４に記載の半導体装置の製造方法。

【請求項6】

前記拡散防止層が蒸着法またはスパッタ法で形成される請求項５に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置とその製造方法に関する。

【背景技術】

【0002】

特許文献１には、半導体基板とメタル層との間にバリア層を設ける技術が開示されている。バリア層は、メタル層の材料が半導体基板へ拡散することを防止するために設けられる。また拡散を防止する性能が高いバリア層としてＣｏ合金系膜が開示されている。

【先行技術文献】

【特許文献】

【0003】

【文献】国際公開第２０１５－１４５８１５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしＣｏ合金膜を２００℃以上等の高温環境下で長時間保持すると、一部のＣｏが半導体基板側に拡散するため、Ｃｏ合金膜中に空隙が形成される。その結果Ｃｏ合金膜が劣化し、メタル層の半導体基板への拡散を防止する性能が低下する問題がある。

【0005】

本開示は上述の問題を解決するためになされたもので、メタル層の材料を半導体基板へ拡散させない半導体装置を提供することを第一の目的とする。また、メタル層の材料を半導体基板へ拡散させない半導体装置の製造方法を提供することを第二の目的とする。

【課題を解決するための手段】

【0006】

本開示の第一の態様は、ＧａＡｓで形成された半導体基板と、半導体基板の上にＮｉ－Ｐからなる合金で形成された第一のバリア層と、第一のバリア層の上にＣｏを含む合金またはＣｏで形成された第二のバリア層と、第二のバリア層の上に形成されたメタル層と、を備え、第一のバリア層はＮｉ濃度が８０ａｔ％以下の結晶性の膜である半導体装置であることが好ましい。

【0007】

また本開示の第二の態様は、ＧａＡｓで形成された半導体基板上に触媒活性のある金属を析出させた析出層を形成する工程と、析出層の上にＮｉ－Ｐからなる合金で形成された第一のバリア層をめっき法で形成する工程と、第一のバリア層の上にＣｏを含む合金またはＣｏで形成された第二のバリア層をめっき法で形成する工程と、第二のバリア層の上にメタル層を形成する工程と、第一のバリア層のＮｉ濃度が８０ａｔ％以下になるまで熱処理を実施する工程と、を備える半導体装置の製造方法であることが好ましい。

【発明の効果】

【0008】

本開示の第一及び第二の態様によれば、メタル層の材料を半導体基板へ拡散させない半導体装置を提供できる。

【図面の簡単な説明】

【0009】

【図1】本開示の実施の形態１に係る半導体装置の断面図である。

【図2】長時間の熱処理前後のＣｏ合金膜を備えるサンプルの断面図である。

【図3】長時間の熱処理前後のＮｉ合金膜を備えるサンプルの断面図である。

【図4】熱処理後のＮｉ合金膜を備えるサンプルの断面図である。

【図5】熱処理後のＣｏ合金膜を備えるサンプルの断面図である。

【図6】Ｓｉ基板上に積層したＮｉ合金膜とＣｏ合金膜を、使用環境で維持する前後の断面図である。

【図7】ＧａＡｓ基板上に積層したＮｉ合金膜とＣｏ合金膜の、熱処理前後の断面図である。

【図8】ビア構造上にＰＶＤ法でＣｕ拡散バリア膜を形成した場合の断面図である。

【図9】ビア構造上にめっき法でＣｕ拡散バリア層を形成した場合の断面図である。

【図10】図９に示す構造を作製するための、表面側エレメントの作成工程を示す断面図である。

【図11】図９に示す構造を作製するための、支持基板貼り付け工程を示す断面図である。

【図12】図９に示す構造を作製するための、基板薄板化の工程を示す断面図である。

【図13】図９に示す構造を作製するための、ビア加工工程を示す断面図である。

【図14】図９に示す構造を作製するための、Ｎｉ合金膜の形成工程を示す断面図である。

【図15】図９に示す構造を作製するための、Ｃｏ合金膜の形成工程を示す断面図である。

【図16】図９に示す構造を作製するための、Ｃｕ膜の形成工程を示す断面図である。

【図17】本開示の実施の形態２に係る半導体装置の断面図である。

【図18】本開示の実施の形態３に係る半導体装置の断面図である。

【図19】本開示の実施の形態４に係る半導体装置の断面図である。

【図20】Ｎｉめっき膜のピンホールを示す断面図である。

【図21】本開示の実施の形態５に係る半導体装置の断面図である。

【図22】本開示の実施の形態５に係る、Ｎｉめっき膜のピンホール修復効果を示す断面図である。

【発明を実施するための形態】

【0010】

実施の形態１
図１は、本開示の実施の形態１に係る半導体装置１０の断面図である。半導体装置１０は、ＧａＡｓで形成された半導体基板１２を備えている。半導体基板１２の上には、Ｎｉバリア層１４が形成されている。Ｎｉバリア層１４は、Ｎｉ又はＮｉを含む合金で形成されている。Ｎｉを含む合金とは、例えばＮｉ－Ｐである。ここで、Ｎｉ－Ｐは、ＮｉとＰの合金を示し、以後同様にハイフンを用いて合金を表すものとする。Ｎｉバリア層１４の上には、Ｃｏバリア層１６が形成されている。Ｃｏバリア層１６は、Ｃｏ又はＣｏを含む合金で形成されている。Ｃｏバリア層１６の上には、Ｃｕで形成されたメタル層１８が形成されている。

【0011】

図２は、長時間の熱処理前後のＣｏ合金膜を備えるサンプルの断面図である。図２左の図は、ＧａＡｓで形成された半導体基板１２と、Ｃｕで形成されたメタル層１８の間に、Ｃｏを含む合金で形成されたＣｏバリア層１６を設けたサンプルの断面図である。図２右の図は、このサンプルを、２７０℃で１０００時間熱処理した後の断面図である。図２右の図から、熱処理を行うと半導体基板１２とＣｏバリア層１６が反応し、二層の間にＣｏ拡散層２０が形成されることが分かる。また、このとき、Ｃｏバリア層１６には空隙が形成されている。つまり、Ｃｏバリア層１６中のＣｏが半導体基板１２側に拡散している。同時に、拡散した分だけＣｏが減少したことでＣｏバリア層が空隙化したため、Ｃｕの拡散経路が増加している。その結果、Ｃｏバリア層１６の拡散バリア性は低下する。

【0012】

図３は、長時間の熱処理前後のＮｉ合金膜を備えるサンプルの断面図である。図３左の図は、ＧａＡｓで形成された半導体基板１２と、Ｃｕで形成されたメタル層１８の間に、Ｎｉを含む合金で形成されたＮｉバリア層１４を設けたサンプルの断面図である。図３右の図は、このサンプルを、２７０℃で１０００時間熱処理した後の断面図である。図３右の図から、熱処理を行うと半導体基板１２とＮｉバリア層１４が反応し、二層の間にＮｉ拡散層２２が形成されることが分かる。しかし、図２右の図のＣｏバリア層１６とは異なり、Ｎｉバリア層１４には空隙が形成されていない。つまり、Ｎｉバリア層１４中のＮｉが半導体基板１２側に拡散した場合、Ｎｉバリア層の空隙化は起こらず、Ｃｕの拡散経路は増加しない。その結果、Ｎｉバリア層１４の拡散バリア性は低下しない。

【0013】

図４は、熱処理後のＮｉ合金膜を備えるサンプルの断面図である。ここでは、ＧａＡｓで形成された半導体基板１２と、Ｃｕで形成されたメタル層１８の間に、Ｎｉ－Ｐで形成されたバリア層２４を設けたサンプルを、２７０℃で３時間熱処理した後の状態を示している。この際、バリア層２４と半導体基板１２の界面に、Ｎｉ－Ｇａ－Ａｓ膜２６が生じていることが分かる。

【0014】

図５は、熱処理後のＣｏ合金膜を備えるサンプルの断面図である。ここでは、ＧａＡｓで形成された半導体基板１２と、Ｃｕで形成されたメタル層１８の間に、Ｃｏ－Ｗ－Ｐで形成されたバリア層２８を設けたサンプルを、２７０℃で３時間熱処理した後の状態を示している。この際、バリア層２８と半導体基板１２の界面に明確な反応層は生じていないことが分かる。図４と図５の比較により、ＮｉがＣｏより半導体基板との反応性が高い、すなわち密着性が良いことが分かる。

【0015】

半導体装置１０では、半導体基板１２の上にＮｉバリア層１４を形成し、更にその上にＣｏバリア層１６を形成している。この半導体装置１０を熱処理した場合、半導体基板１２と接しているＮｉバリア層１４は、空隙を形成しない。また、Ｃｏバリア層１６も、半導体基板１２と接していないため、空隙を形成しない。Ｃｏバリア層が劣化せず、Ｎｉバリア層自体もＣｕ拡散バリア効果を持つことから、メタル層の材料を半導体基板へ拡散させない半導体装置の提供が可能となる。また、半導体基板１２との界面がＮｉバリア層１４であることから、電極の密着性が良くなる効果も期待できる。

【0016】

図６は、Ｓｉ基板上に積層したＮｉ合金膜とＣｏ合金膜を、使用環境で維持する前後の断面図である。図６左の図では、Ｓｉで形成された半導体基板４０の上に、Ｎｉ－Ｐで形成されたバリア層２４が形成されている。バリア層２４の上には、Ｃｏ－Ｐで形成されたＣｏ合金層４２が形成されている。Ｃｏ合金層４２の上には、Ｃｕで形成されたメタル層１８が形成されている。なお、バリア層２４及びＣｏ合金層４２は、例えば無電解めっきにより形成される。

【0017】

図６右の図は、図６左の図のサンプルを使用環境で維持した後の状態を示す。このとき、バリア層２４及びＣｏ合金層４２は、界面で相互拡散し、Ｎｉ－Ｃｏ－Ｐで形成された拡散層４４を形成する。すなわち、拡散バリア効果の高いＣｏ合金層４２が減少するため、Ｃｕのバリア性が低下する。

【0018】

なお、ここで言う使用環境は、例えば１００～２００℃程度の環境である。トランジスタエレメントを有する半導体チップは、信号増幅を行い、信号に比例した電流を微小領域に流す。その結果、動作時に１００～２００℃程度まで温度が上昇する。さらに、こうした半導体チップは、一般的に１０Ｅ５～１０Ｅ７時間程度のライフを要求される。そのため、構成するバリア層２４等も、この環境下で劣化しにくい特性が求められる。

【0019】

図７は、ＧａＡｓ基板上に積層したＮｉ合金膜とＣｏ合金膜の、熱処理前後の断面図である。図７左の図では、ＧａＡｓで形成された半導体基板１２の上に、Ｎｉ－Ｐで形成されたバリア層２４が形成されている。バリア層２４の上には、Ｃｏ－Ｐで形成されたＣｏ合金層４２が形成されている。Ｃｏ合金層４２の上には、Ｃｕで形成されたメタル層１８が形成されている。なお、バリア層２４及びＣｏ合金層４２は、例えば無電解めっきにより形成される。

【0020】

図７右の図は、図７左の図のサンプルを熱処理した後の状態を示す。このとき、バリア層２４のＮｉが、半導体基板１２側に拡散し、Ｎｉ－Ｇａ－Ａｓ膜２６が形成される。

【0021】

Ｎｉ－Ｇａ－Ａｓ膜２６の形成により、Ｎｉが減少するため、バリア層２４のＰ濃度が上昇する。めっきで形成されたバリア層２４は非晶質であるが、Ｎｉ濃度が８０ａｔ％以下である場合、この組成変化に伴い結晶性の膜に変化する。より具体的には、Ｎｉ_１２Ｐ_５、Ｎｉ_７Ｐ_３及びＮｉ_３Ｐ等が結晶化し、より安定な状態となる。その結果、バリア層２４とＣｏ合金層４２の相互拡散が抑制される。すなわち、拡散バリア効果の高いＣｏ合金層４２が減少しないため、Ｃｕのバリア性が維持される。

【0022】

バリア層２４は、例えばＰ濃度２ａｔ％から１６ａｔ％で成膜される。この場合、熱処理後のバリア層２４のＰ濃度は、２０ａｔ％から４０ａｔ％に増加する。

【0023】

なお、この熱処理は、例えばエージング処理である。半導体チップの製造過程では、トランジスタ特性または形成した電極などの密着性を安定させるため、１００℃以上で数分～数時間程度のエージング処理を行うことがある。半導体基板がＧａＡｓで形成される場合、エージング処理のような比較的短期間の処理によっても、Ｃｕのバリア性を維持できる。

【0024】

以上の通り、半導体基板がＧａＡｓで形成される場合、その上にＮｉ合金膜及びＣｏ合金膜を積層することで、Ｃｕのバリア性を維持できる。すなわち、半導体装置１０の構成により、メタル層の材料を半導体基板へ拡散させない半導体装置を提供できる。

【0025】

これ以降、ＧａＡｓ半導体デバイスのグランドとなる裏面電極に、Ｃｕ電極を用いる場合を例として、半導体装置１０の製造方法を説明する。このデバイスは、例えば、マイクロ波モノリシックＩＣ等に使用される。

【0026】

製造方法の説明に先立ち、比較対象としてビア構造へ膜形成した際の既存の問題点を述べる。図８は、ビア構造上にＰＶＤ法でＣｕ拡散バリア膜を形成した場合の断面図である。ビア構造は、半導体基板の表面と裏面を、電気接続するための貫通電極構造である。このビア構造に、拡散バリア膜を成膜する方法として、ＰＶＤ法が知られている。ＰＶＤ法は、そのメカニズムの都合上、平面部と、平面部に対して垂直な垂直部への成膜量が異なる。具体的には、垂直部への成膜量が、平面部への成膜量の１／１０程度まで薄くなる。つまり、ビア構造上にＰＶＤ法で成膜したバリア層３０は、膜が一部薄くなり、そこからＣｕが半導体基板に拡散するリスクが増加する。

【0027】

そこで、ビア構造に対して十分な被覆を確保するため、ＰＶＤ法の代わりに無電解めっき法で拡散バリア膜を形成する技術がある。図９は、ビア構造上にめっき法でＣｕ拡散バリア層を形成した場合の断面図である。無電解めっき法でＮｉバリア層１４及びＣｏバリア層１６を成膜することにより、平面部から垂直部まで均一な厚さの層を形成できるため、Ｃｕの拡散リスクが低下する。そこで、本実施形態では、このめっき法を用いた製造方法を述べる。

【0028】

まず、ＧａＡｓ単結晶の半導体基板１２の、片側を表面として電気回路を形成する。図１０は、図９に示す構造を作製するための、表面側エレメントの作成工程を示す断面図である。図示していないが、この電気回路形成のためのウエハプロセスとして、エピタキシャル成長、金属膜形成、絶縁膜形成、転写パターニング等を繰り返す。この表面の回路形成時に、貫通電極部の対向電極３２を形成する。なお、ＧａＡｓ単結晶の半導体基板１２は、直径４インチから８インチの円盤状かつ０．５ミリから０．６ミリ厚の状態で、ウエハプロセスを行う。

【0029】

続いて、支持基板貼り付けを行う。図１１は、図９に示す構造を作製するための、支持基板貼り付け工程を示す断面図である。ここでは、基板表面のウエハプロセスが完了した後で、基板の表面側を支持基板３６にワックス材３４で貼り付ける。なお、ワックス材３４の代わりに、テープ材を用いても良い。また、ワックス材３４の厚さは、例えば２０ミクロンとする。

【0030】

続けて、基板を薄板化する。図１２は、図９に示す構造を作製するための、基板薄板化の工程を示す断面図である。ここでは、半導体基板１２を支持基板３６に貼り付けた状態で、研削及びポリッシュを行い、半導体基板１２の厚さを薄くする。薄板化された半導体基板１２の厚さは、例えば１００ミクロンとする。このように、半導体基板１２を薄板化することで、デバイスの放熱性や高周波特性が向上する。

【0031】

続けて、ビア加工を行う。図１３は、図９に示す構造を作製するための、ビア加工工程を示す断面図である。ここでは、半導体基板１２を貫通する電極を形成するため、まずレジスト材をスピンコーターでウエハに塗布する。次に、転写・現像パターニングにより、レジストを加工部のみ除去する。続けて、ＩＣＰドライエッチングによる基板エッチング加工で、ビア３８を形成する。ドライエッチングの代わりに、硫酸と過酸化水素水の混合液等を用いたウェットエッチングを用いても良い。続けて、剥離液に浸漬してレジストを除去することで、裏面が露出した半導体基板１２を得る。なお、ビアは小さい方がレイアウトの自由度が高く有利だが、小さすぎるとエッチングが進行せず基板を貫通できない。そのため、ビアは、例えば円柱形状かつ直径５０ミクロンで形成する。

【0032】

次に、無電解めっき法によりＮｉ合金膜を形成する。図１４は、図９に示す構造を作製するための、Ｎｉ合金膜の形成工程を示す断面図である。まず、前処理として、親水化処理とアクチベータ処理を行う。例えば、ウエハに酸素プラズマ処理やオゾン処理を実施し、半導体基板１２及び対向電極３２のビア内表面を親水性に改質する。続けて、Ｐｄイオンを含む無電解めっき反応の活性液に浸漬すると、ガルバニック腐食の効果により、半導体基板１２表面が溶解し、Ｐｄが析出する。

【0033】

例えば、Ｐｄイオン濃度は１０ｐｐｍから１００ｐｐｍ、液温は０℃から５０℃、浸漬時間は１分から５分とする。Ｐｄ析出量は、少なすぎると続けて成膜するＮｉめっき膜が形成されず、多すぎると膜同士の密着性が悪化する。しかし、Ｐｄ析出のしやすさは半導体の種類によって異なるため、基板の種類に応じて、上記の範囲程度で調整を行う必要がある。

【0034】

前処理完了後、次亜リン酸を主成分とする無電解Ｎｉめっき液に浸漬する。例えば、液温を７０℃から９０℃として処理する。液の循環、ろ過、及び揺動を合わせて行うことで、めっき反応を安定化させられるため、めっき膜を平滑に成膜することができる。その結果、Ｐｄの触媒作用によりＮｉイオンがＮｉとなって析出し、同時に液成分のＰが共析するため、Ｎｉ－Ｐの合金膜が形成される。ここでは、触媒金属としてＰｄを例としたが、Ａｕ、Ａｇ、Ｐｔ、Ｎｉ、Ｓｎ、Ｒｕ等、無電解めっき析出に対して触媒活性のある金属であれば、同様にＮｉ合金膜を得ることができる。

【0035】

なお、ここではめっき法によりＮｉ合金膜を形成しているが、ＰＶＤ法や蒸着法等それ以外の手段で形成しても良い。その場合、前処理としてＰｄ等の触媒活性のある金属を析出させる工程は不要となる。

【0036】

次に、無電解めっき法によりＣｏ合金膜を形成する。図１５は、図９に示す構造を作製するための、Ｃｏ合金膜の形成工程を示す断面図である。ここでは、ウエハを無電解Ｎｉめっき液から取り出して水洗した後、濡れたままの状態で無電解Ｃｏめっき液に浸漬する。これにより、Ｎｉバリア層１４に連続して、Ｃｏバリア層１６を形成する。例えば次亜リン酸を主成分とする無電解Ｃｏめっき液を用いて、液温７０℃から９０℃で処理する。液の循環、ろ過、及び揺動を合わせて行うことで、めっき反応を安定化させられるため、めっき膜を平滑に成膜することができる。

【0037】

なお、Ｎｉバリア層１４形成後にスピン乾燥プロセスを経て表面が乾燥した場合は、表面親水性が失われているため、めっき液浸漬前に親水化処理を実施する。また、Ｃｏ析出反応が始動しにくい場合は、無電解Ｃｏめっき前にアクチベータ処理を追加することで、安定化させることができる。

【0038】

続けて、電気めっき法によりＣｕめっきを行う。図１６は、図９に示す構造を作製するための、Ｃｕ膜の形成工程を示す断面図である。硫酸Ｃｕめっき液にウエハとＣｕ板を浸漬し、ウエハの外周をカソード、Ｃｕ板をアノードとして通電させることで、供給した電気量に比例したメタル層１８を形成できる。液温は、例えば３０℃とする。また、添加剤の調整によってビア３８内に選択的に膜成長をさせることで、内部をＣｕで充填したビア３８を製造することもできる。これにより、半導体装置の放熱性や電気特性を向上させることができる。

【0039】

なお、Ｃｕめっき形成の際、電気めっき法の代わりに無電解めっき法を用いても良い。無電解めっき法の場合も、添加剤の調整によって、Ｃｕ充填したビア３８を製造することができる。また、Ｃｕめっきの表面酸化を防止するため、後処理に無電解めっき法行っても良いし、電気めっき法でＮｉめっき、Ｐｄめっき、Ａｕめっきを順次行っても良い。これにより、ダイボンドやワイヤボンドの密着性を向上させられる。

【0040】

膜厚は、例えばＮｉバリア層１４を０．５ミクロン、Ｃｏバリア層１６を０．５ミクロン、メタル層１８を３ミクロンとしても良い。無電解Ｎｉめっき及び無電解Ｃｏめっきは、めっき反応開始が面内でばらつくことがあり、膜厚が薄い場合膜に形成不良が発生するため、最低でも０．２ミクロンの膜厚で成膜する。また、Ｎｉバリア層１４とＣｏバリア層１６は、合計膜厚が２ミクロンを超えると残留応力により界面が剥離するため、合計膜厚が２ミクロンより薄くなるよう成膜する。メタル層１８の膜厚は、ビア内に流れる最大電流に合わせて設計する必要がある。

【0041】

最後に、支持基板３６を除去する。まず、支持基板３６と半導体装置を、ホットプレートによって１００℃で１分以上加熱し、ワックス材３４を溶解する。そして、相互を基板面に対して平行にスライドさせ、支持基板３６を除去する。その後、５０℃に加熱したアセトンに１０分浸漬し、表面のワックス材３４を除去する。この際、温度や浸漬時間が長いほど、除去性が高くなる。

【0042】

本実施形態の半導体基板１２はＧａＡｓで形成されているが、金属膜形成後の熱履歴等による相互作用は単結晶の半導体基板で類似しているため、他の半導体材料で形成されていても良い。他の材料とは例えばＩｎＰ、ＧａＮ、ＳｉＣ、ＳｉＧｅ等の化合物半導体やＳｉである。これは、以下の実施の形態に係る半導体装置と半導体装置の製造方法にも応用できる。また、本開示は、ＩＣデバイス等の裏面電極に用途を限定するものではなく、半導体基板上に金属成膜を行う技術全般に対して有効である。以下の実施の形態に係る半導体装置とその製造方法については、実施の形態１との相違点を中心に説明する。

【0043】

実施の形態２
図１７は、本開示の実施の形態２に係る半導体装置の断面図である。半導体装置５０は、Ｎｉバリア層１４とＣｏバリア層１６の間に、Ｐｄを備える拡散防止層５２を形成する点が、実施の形態１と異なる。Ｃｏ合金とＮｉ合金を連続成長する際、使用環境によってはＮｉとＣｏが相互拡散してバリア性が低下する場合がある。そのため、拡散防止層５２を間に形成し、相互拡散を防止する。

【0044】

Ｐｄを備える拡散防止層５２は、例えば無電解めっき法で形成する。無電解Ｎｉめっき液からウエハを取り出して水洗した後、濡れたままの状態で無電解Ｐｄめっき液に浸漬することで、Ｐｄめっき膜を形成する。

【0045】

拡散防止層５２の膜厚は、例えば０．０１ミクロンとする。０．１ミクロンより厚い場合は、Ｎｉバリア層１４との境界で剥離するため、０．１ミクロン以下に設計する。また、０．０１ミクロン未満では析出が安定しないため、０．０１ミクロン以上に設計する。

【0046】

拡散防止層５２はＰｄで形成されているが、相互拡散を防止できれば他の材料を用いても良い。例えば、Ａｕ、Ａｇ、Ｐｔ、Ｓｎ、Ｒｕ等、無電解めっき析出に対して触媒活性がある金属を用いても良い。

【0047】

実施の形態３
図１８は、本開示の実施の形態３に係る半導体装置の断面図である。半導体装置１００は、半導体基板１２の上にＰｄを析出させて析出層１０２を形成する点と、Ｎｉ合金膜及びＣｏ合金膜を無電解めっき法で形成する点が、実施の形態１と異なる。すなわち、半導体装置１００は、析出層１０２の上に、Ｎｉめっきバリア層１０４を形成する。さらに、Ｎｉめっきバリア層１０４の上に、Ｃｏめっきバリア層１０６を形成する。無電解めっき法を用いることで、ビア構造のような凹凸形状に対しても、均一なバリア層を形成することができる。

【0048】

ここで、析出層１０２は、Ｎｉめっきバリア層１０４を形成する際に必須の工程である。析出層１０２はＰｄで形成されているが、触媒活性のある金属であれば他の材料を用いても良い。なお本実施形態は、図１０から図１６で示した方法で製造することができる。

【0049】

実施の形態４
図１９は、本開示の実施の形態４に係る半導体装置の断面図である。半導体装置１５０は、半導体装置１００の構成に追加で、Ｐｄを備える拡散防止層５２を形成する。拡散防止層５２は、ＮｉとＣｏの相互拡散を防止するため、Ｎｉめっきバリア層１０４とＣｏめっきバリア層１０６の間に形成する。拡散防止層５２は、相互拡散を防止できればＰｄ以外の材料を用いても良い。例えばＡｕ、Ａｇ、Ｐｔ、Ｓｎ、Ｒｕ等、無電解めっき析出に対して触媒活性がある金属を用いても良い。

【0050】

実施の形態５
本実施形態５の説明に先立ち、比較対象として既存の問題であるピンホール形成時の製造過程を説明する。図２０は、Ｎｉめっき膜のピンホールを示す断面図である。異物や汚れ等によって形成不良が起こると、Ｎｉめっきバリア層１０４の形成時に、図２０のようにピンホール２０４が形成されることがある。この状態でＣｏめっきバリア層１０６を続けて成膜すると、膜成長の核がないため、ピンホール部分には膜を形成できない。その結果、メタル層１８の形成時も、ピンホールが修復されないまま残ってしまう。本実施形態は、上述の課題を解決する。

【0051】

図２１は、本開示の実施の形態５に係る半導体装置の断面図である。半導体装置２００は、半導体装置１００の構成に追加で、Ｐｄを備える拡散防止層２０２を、蒸着またはスパッタ法により形成する。拡散防止層２０２は、ＮｉとＣｏの相互拡散を防止するため、Ｎｉめっきバリア層１０４とＣｏめっきバリア層１０６の間に形成する。拡散防止層２０２は、相互拡散を防止できればＰｄ以外の材料を用いても良い。例えば、Ａｕ、Ａｇ、Ｐｔ、Ｓｎ、Ｒｕ等、無電解めっきの析出に対して触媒活性がある金属を用いても良い。

【0052】

図２２は、本開示の実施の形態５に係る、Ｎｉめっき膜のピンホール修復効果を示す断面図である。ここでは、ピンホール２０４が形成されているＮｉめっきバリア層１０４に続けて、拡散防止層２０２を蒸着またはスパッタ法で形成している。蒸着及びスパッタ法はめっき法と異なり、下地膜に依存せずに膜を形成するため、拡散防止層２０２がピンホール２０４上にも形成される。これに続けてＣｏめっきバリア層１０６を成膜すると、膜成長の核があるため、ピンホール部分にも膜を形成できる。その結果、メタル層１８にピンホールは残らず、バリア層に形成され得たピンホールも修復される。すなわち、バリア層のバリア性低下も防ぐことができる。

【符号の説明】

【0053】

１０、５０、１００、１５０、２００ 半導体装置
１２、４０ 半導体基板
１８ メタル層
２４、２８、３０ バリア層
５２、２０２ 拡散防止層
１０２ 析出層
１０４、１０６ バリア層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】