特許 7665890 積層型キャパシタ及びその実装基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-04-14

(45)【発行日】2025-04-22

(54)【発明の名称】積層型キャパシタ及びその実装基板

(51)【国際特許分類】

   H01G 4/30 20060101AFI20250415BHJP

【ＦＩ】

H01G4/30 513

H01G4/30 201C

【請求項の数】 16

(21)【出願番号】P 2021086032

(22)【出願日】2021-05-21

(65)【公開番号】P2022077952

(43)【公開日】2022-05-24

【審査請求日】2024-03-06

(31)【優先権主張番号】10-2020-0150593

(32)【優先日】2020-11-12

(33)【優先権主張国・地域又は機関】KR

(73)【特許権者】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】キム、ヒュン ジョーン

(72)【発明者】

【氏名】キム、ヒュン ジュ

(72)【発明者】

【氏名】キム、キョウン アエ

【審査官】小林 大介

(56)【参考文献】

【文献】実開平０３－０３９８１９（ＪＰ，Ｕ）

【文献】特開平０９－２６０２０１（ＪＰ，Ａ）

【文献】特開２００３－２８２３５０（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１２／０１２７６２６（ＵＳ，Ａ１）

【文献】特開２００６－２１０５９０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｇ ４／３０

(57)【特許請求の範囲】

【請求項1】

誘電体層及び第１及び第２内部電極を含み、互いに対向する第１及び第２面、前記第１及び第２面と連結されて互いに対向する第３及び第４面、前記第１及び第２面と連結され、且つ前記第３及び第４面と連結されて互いに対向する第５及び第６面を有するキャパシタ本体と、
前記キャパシタ本体の第５及び第６面にそれぞれ配置される第１及び第２サイド部と、
前記キャパシタ本体の第３及び第４面にそれぞれ配置され、前記第１及び第２内部電極とそれぞれ接続される第１及び第２外部電極と、を含み、
前記第１及び第２内部電極は、前記キャパシタ本体の第５及び第６面に垂直な方向に両側端が凹凸パターンを有し、
前記第１及び第２内部電極の凹凸パターンが、前記第１及び第２サイド部と接触する、
積層型キャパシタ。

【請求項2】

前記第１内部電極の凹凸パターンと前記第２内部電極の凹凸パターンが、前記誘電体層が積層される方向に互いにずれて形成される、請求項１に記載の積層型キャパシタ。

【請求項3】

前記第１内部電極は、前記キャパシタ本体の第５及び第６面に垂直な方向における両側端に、前記第１及び第２サイド部とそれぞれ接触するように所定間隔を置いて形成される複数の第１及び第２突出部を含み、
前記第２内部電極は、前記キャパシタ本体の第５及び第６面に垂直な方向における両側端に、前記第１及び第２サイド部とそれぞれ接触するように所定間隔を置いて形成される複数の第３及び第４突出部を含む、請求項１又は２に記載の積層型キャパシタ。

【請求項4】

前記第１内部電極は、前記キャパシタ本体の第５及び第６面に垂直な方向における両側端に、前記キャパシタ本体の第５及び第６面からそれぞれ離隔するように所定間隔を置いて形成される複数の第１及び第２溝部を含み、
前記第２内部電極は、前記キャパシタ本体の第５及び第６面に垂直な方向における両側端に、前記キャパシタ本体の第５及び第６面からそれぞれ離隔するように所定間隔を置いて形成される複数の第３及び第４溝部を含む、請求項１～３のいずれか一項に記載の積層型キャパシタ。

【請求項5】

前記第１及び第２溝部に前記第１内部電極から離隔して配置される第１及び第２ダミーパターンと、
前記第３及び第４溝部に前記第２内部電極から離隔して配置される第３及び第４ダミーパターンと、をさらに含む、請求項４に記載の積層型キャパシタ。

【請求項6】

前記第１及び第２ダミーパターンが前記第１及び第２サイド部とそれぞれ接触し、
前記第３及び第４ダミーパターンが前記第１及び第２サイド部とそれぞれ接触する、請求項５に記載の積層型キャパシタ。

【請求項7】

前記第１溝部が、前記第１内部電極において前記キャパシタ本体の第３面と第５面を連結する部分に形成され、
前記第２溝部が、前記第１内部電極において前記キャパシタ本体の第３面と第６面を連結する部分に形成され、
前記第３溝部が、前記第２内部電極において前記キャパシタ本体の第４面と第５面を連結する部分に形成され、
前記第４溝部が、前記第２内部電極において前記キャパシタ本体の第４面と第６面を連結する部分に形成される、請求項４～６のいずれか一項に記載の積層型キャパシタ。

【請求項8】

前記第１内部電極は、前記キャパシタ本体の第４面と隣接した両コーナーに第１切開部が形成され、
前記第２内部電極は、前記キャパシタ本体の第３面と隣接した両コーナーに第２切開部が形成される、請求項１～７のいずれか一項に記載の積層型キャパシタ。

【請求項9】

前記キャパシタ本体は、第１及び第２内部電極が重なる活性領域と、前記活性領域の上下面にそれぞれ配置される上部及び下部カバー領域と、を含む、請求項１～８のいずれか一項に記載の積層型キャパシタ。

【請求項10】

前記第１及び第２外部電極は、
前記キャパシタ本体の第３及び第４面にそれぞれ配置され、前記第１及び第２内部電極とそれぞれ接続される第１及び第２接続部と、
前記第１及び第２接続部から前記キャパシタ本体の第１面の一部までそれぞれ延長される第１及び第２バンド部と、をそれぞれ含む、請求項１～９のいずれか一項に記載の積層型キャパシタ。

【請求項11】

前記第１内部電極の凹凸パターンと前記第２内部電極の凹凸パターンが、前記誘電体層が積層される方向に互いにずれて形成されており、
前記第１内部電極は、前記キャパシタ本体の第４面と隣接した両コーナーに第１切開部が形成され、
前記第２内部電極は、前記キャパシタ本体の第３面と隣接した両コーナーに第２切開部が形成される、請求項１～１０のいずれか一項に記載の積層型キャパシタ。

【請求項12】

前記第１内部電極の凹凸パターンと前記第２内部電極の凹凸パターンが、前記誘電体層が積層される方向に互いにずれて形成されており、
前記第１内部電極は、前記キャパシタ本体の第５及び第６面に垂直な方向における両側端に、前記第１及び第２サイド部とそれぞれ接触するように所定間隔を置いて形成される複数の第１及び第２突出部を含み、
前記第２内部電極は、前記キャパシタ本体の第５及び第６面に垂直な方向における両側端に、前記第１及び第２サイド部とそれぞれ接触するように所定間隔を置いて形成される複数の第３及び第４突出部を含む、請求項１～１１のいずれか一項に記載の積層型キャパシタ。

【請求項13】

前記第１内部電極は、前記キャパシタ本体の第５及び第６面に垂直な方向における両側端に、前記キャパシタ本体の第５及び第６面からそれぞれ離隔するように所定間隔を置いて形成される複数の第１及び第２溝部を含み、
前記第２内部電極は、前記キャパシタ本体の第５及び第６面に垂直な方向における両側端に、前記キャパシタ本体の第５及び第６面からそれぞれ離隔するように所定間隔を置いて形成される複数の第３及び第４溝部を含む、請求項１２に記載の積層型キャパシタ。

【請求項14】

前記第１内部電極は、前記キャパシタ本体の第４面と隣接した両コーナーに第１切開部が形成され、
前記第２内部電極は、前記キャパシタ本体の第３面と隣接した両コーナーに第２切開部が形成される、請求項１３に記載の積層型キャパシタ。

【請求項15】

前記第１内部電極は、前記キャパシタ本体の第４面と隣接した両コーナーに第１切開部が形成され、
前記第２内部電極は、前記キャパシタ本体の第３面と隣接した両コーナーに第２切開部が形成される、請求項１２～１４のいずれか一項に記載の積層型キャパシタ。

【請求項16】

一面に第１及び第２電極パッドを有する基板と、
前記第１及び第２電極パッド上に第１及び第２外部電極がそれぞれ接続されるように実装される請求項１から１５の何れか一項に記載の積層型キャパシタと、を含む、積層型キャパシタの実装基板。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層型キャパシタ及びその実装基板に関する。

【背景技術】

【0002】

積層型キャパシタは、小型でありながらも高容量が保障され、且つ実装が容易であるという利点を有するため、コンピューター、ＰＤＡ、及び携帯電話などのＩＴ部品として広く用いられており、高信頼性及び高強度特性を有するため、電装部品としても広く用いられている。

【0003】

近年、電子機器の小型化及び多機能化に伴い、積層型キャパシタにおいても、サイズが小さいながらも容量が大きい製品が求められている。そのために、内部電極がキャパシタ本体の幅方向に露出するようにした後、サイド部を付着することで、内部電極の幅方向の面積を極大化した構造の積層型キャパシタが製造されている。

【0004】

かかる構造の積層型キャパシタは、複数の誘電体層を積層して切断してキャパシタ本体を製作した後、焼成の前段階で、キャパシタ本体の幅方向の両面にサイド部を別に付着することで、内部電極の露出した部分をサイド部が覆うようにする方法により製造される。この場合、ＨＶＳ（Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｓｈｏｃｋ）不良やＩＲ（Ｉｎｓｕｌａｔｉｏｎ Ｒｅｓｉｓｔａｎｃｅ）不良を低減することができる。

【0005】

しかし、このような構造の積層型キャパシタは、積層体をキャパシタ本体毎に切断する過程で生じるバリ（Ｂｕｒｒ）により、層間ショート不良が増加するという問題がある。このような層間ショートは、ＨＶＳ不良の直接的な原因になり得る。

【先行技術文献】

【特許文献】

【0006】

【文献】韓国特許第１０－１１４１４５７号公報

【文献】韓国公開特許第２００９－００３７０９９号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明の目的は、内部電極の面積を拡張してキャパシタの容量を増加させるとともに、製造過程において積層体をキャパシタ本体毎に切断する時に生じるバリの発生を減らし、バリが発生しても、それに伴う層間ショート不良を防止できるようにした積層型キャパシタ、及びその実装基板を提供することにある。

【課題を解決するための手段】

【0008】

本発明の一側面は、誘電体層及び第１及び第２内部電極を含み、互いに対向する第１及び第２面、上記第１及び第２面と連結されて互いに対向する第３及び第４面、上記第１及び第２面と連結され、且つ上記第３及び第４面と連結されて互いに対向する第５及び第６面を有するキャパシタ本体と、上記キャパシタ本体の第５及び第６面にそれぞれ配置される第１及び第２サイド部と、上記キャパシタ本体の第３及び第４面にそれぞれ配置され、上記第１及び第２内部電極とそれぞれ接続される第１及び第２外部電極と、を含み、上記第１及び第２内部電極は、上記キャパシタ本体の第５及び第６面に垂直な方向に両側端が凹凸パターンを有する、積層型キャパシタを提供する。

【0009】

本発明の一実施形態において、上記第１及び第２内部電極の凹凸パターンは上記第１及び第２サイド部と接触することができる。

【0010】

本発明の一実施形態において、上記第１内部電極の凹凸パターンと上記第２内部電極の凹凸パターンは、上記誘電体層が積層される方向に互いにずれて形成されることができる。

【0011】

本発明の一実施形態において、上記第１内部電極は、上記キャパシタ本体の第５及び第６面に垂直な方向における両側端に、上記第１及び第２サイド部とそれぞれ接触するように所定間隔を置いて形成される複数の第１及び第２突出部を含むことができ、上記第２内部電極は、上記キャパシタ本体の第５及び第６面に垂直な方向における両側端に、上記第１及び第２サイド部とそれぞれ接触するように所定間隔を置いて形成される複数の第３及び第４突出部を含むことができる。

【0012】

本発明の一実施形態において、上記第１内部電極は、上記キャパシタ本体の第５及び第６面に垂直な方向における両側端に、上記キャパシタ本体の第５及び第６面からそれぞれ離隔するように所定間隔を置いて形成される複数の第１及び第２溝部を含むことができ、上記第２内部電極は、上記キャパシタ本体の第５及び第６面に垂直な方向における両側端に、上記キャパシタ本体の第５及び第６面からそれぞれ離隔するように所定間隔を置いて形成される複数の第３及び第４溝部を含むことができる。

【0013】

本発明の一実施形態において、上記積層型キャパシタは、上記第１及び第２溝部に上記第１内部電極から離隔して配置される第１及び第２ダミーパターンと、上記第３及び第４溝部に上記第２内部電極から離隔して配置される第３及び第４ダミーパターンと、をさらに含むことができる。

【0014】

本発明の一実施形態において、上記第１及び第２ダミーパターンは上記第１及び第２サイド部とそれぞれ接触することができ、上記第３及び第４ダミーパターンは上記第１及び第２サイド部とそれぞれ接触することができる。

【0015】

本発明の一実施形態において、上記第１溝部は、上記第１内部電極において上記キャパシタ本体の第３面と第５面を連結する部分に形成されることができ、上記第２溝部は、上記第１内部電極において上記キャパシタ本体の第３面と第６面を連結する部分に形成されることができ、上記第３溝部は、上記第２内部電極において上記キャパシタ本体の第４面と第５面を連結する部分に形成されることができ、上記第４溝部は、上記第２内部電極において上記キャパシタ本体の第４面と第６面を連結する部分に形成されることができる。

【0016】

本発明の一実施形態において、上記第１内部電極は、上記キャパシタの第４面と隣接した両コーナーに第１切開部が形成されることができ、上記第２内部電極は、上記キャパシタの第３面と隣接した両コーナーに第２切開部が形成されることができる。

【0017】

本発明の一実施形態において、上記キャパシタ本体は、第１及び第２内部電極が重なる活性領域と、上記活性領域の上下面にそれぞれ配置される上部及び下部カバー領域と、を含むことができる。

【0018】

上記第１及び第２外部電極は、上記キャパシタ本体の第３及び第４面にそれぞれ配置され、上記第１及び第２内部電極とそれぞれ接続される第１及び第２接続部と、上記第１及び第２接続部から上記本体の第１面の一部までそれぞれ延長される第１及び第２バンド部と、をそれぞれ含むことができる。

【0019】

本発明の他の側面は、一面に第１及び第２電極パッドを有する基板と、上記第１及び第２電極パッド上に第１及び第２外部電極がそれぞれ接続されるように実装される積層型キャパシタと、を含む、積層型キャパシタの実装基板を提供する。

【発明の効果】

【0020】

本発明の一実施形態によると、内部電極の面積が拡張されて積層型キャパシタの容量を増加させることができ、内部電極の両側端が凹凸形状を有するようにすることで、製造過程において積層体をキャパシタ本体毎に切断する時に生じるバリの発生を減少させるとともに、このようなバリによるショート不良を防止することができるという効果がある。

【図面の簡単な説明】

【0021】

【図1】本発明の一実施形態による積層型キャパシタを示す斜視図である。

【図2】図１のＩ－Ｉ'線に沿った断面図である。

【図3】同図（ａ）及び同図（ｂ）は図１の積層型キャパシタの第１及び第２内部電極を示した平面図である。

【図4】図１のＩＩ－ＩＩ'線に沿った断面図である。

【図5】図１のＩＩＩ－ＩＩI'線に沿った断面図である。

【図6】同図（ａ）及び同図（ｂ）は第１及び第２内部電極の他の実施形態を示した平面図である。

【図7】図６（ａ）の第１内部電極が適用された積層型キャパシタのＸ－Ｙ断面図である。

【図8】図６（ａ）及び図６（ｂ）の第１及び第２内部電極が適用された積層型キャパシタのＹ－Ｚ断面図である。

【図9】図１の積層型キャパシタが実装された基板を概略的に示した断面図である。

【発明を実施するための形態】

【0022】

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがある。また、類似の機能及び作用をする部分に対しては、図面の全体にわたって同一の符号を用いる。

【0023】

なお、明細書全体において、ある構成要素を「含む」というのは、特に異なる趣旨の説明がされていない限り、他の構成要素を除外する趣旨ではなく、他の構成要素をさらに含むことができるということを意味する。

【0024】

本発明の実施形態を明確に説明するために方向を定義すると、図面に表示されたＸ、Ｙ、及びＺは、それぞれ積層型キャパシタの長さ方向、幅方向、及び厚さ方向を示す。

【0025】

また、ここで、Ｚ方向は、本実施形態において、誘電体層が積層される積層方向と同一の概念で用いられることができる。

【0026】

図１は本発明の一実施形態による積層型キャパシタを示す斜視図であり、図２は図１のＩ－Ｉ'線に沿った断面図であり、図３（ａ）及び図３（ｂ）は図１の積層型キャパシタの第１及び第２内部電極を示した平面図であり、図４は図１のＩＩ－ＩＩ'線に沿った断面図であり、図５は図１のＩＩＩ－ＩＩI'線に沿った断面図である。

【0027】

以下、図１から図５を参照して、本実施形態の積層型キャパシタ１００について説明する。

【0028】

図１から図５を参照すると、本実施形態の積層型キャパシタ１００は、キャパシタ本体１１０と、第１及び第２サイド部１４１、１４２と、第１及び第２外部電極１３１、１３２と、を含む。

【0029】

キャパシタ本体１１０は、複数の誘電体層１１１をＺ方向に積層してから焼成したものであり、キャパシタ本体１１０の互いに隣接する誘電体層１１１間の境界は、走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いずには確認が困難なほど一体化することができる。

【0030】

また、キャパシタ本体１１０は、複数の誘電体層１１１と、上記誘電体層１１１を間に挟んでＺ方向に交互に配置され、互いに異なる極性を有する第１及び第２内部電極１２１、１２２と、を含む。

【0031】

また、キャパシタ本体１１０は、キャパシタの容量形成に寄与する部分として、誘電体層１１１を間に挟んで第１及び第２内部電極１２１、１２２がＺ方向に交互に配置されて重なる活性領域と、マージン部として、Ｚ方向に上記活性領域の上下面にそれぞれ備えられる上部及び下部カバー領域１１２、１１３と、を含むことができる。

【0032】

また、キャパシタ本体１１０は、その形状に特に制限はないが、六面体形状であることができ、Ｚ方向に互いに対向する第１及び第２面１、２と、第１及び第２面１、２と互いに連結されてＸ方向に互いに対向する第３及び第４面３、４と、第１及び第２面１、２と連結され、且つ第３及び第４面３、４と連結されて互いに対向する第５及び第６面５、６と、を含むことができる。この際、本実施形態では、第１面１が積層型キャパシタ１００の実装面になることができる。

【0033】

誘電体層１１１は、セラミック粉末、例えば、ＢａＴｉＯ_３系セラミック粉末などを含むことができる。

【0034】

また、上記ＢａＴｉＯ_３系セラミック粉末としては、ＢａＴｉＯ_３（ＢＴ）にＣａまたはＺｒなどが一部固溶した（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３、またはＢａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３などが挙げられるが、本発明がこれに限定されるものではない。

【0035】

また、誘電体層１１１には、上記セラミック粉末とともに、セラミック添加剤、有機溶剤、可塑剤、結合剤、及び分散剤などがさらに添加されることができる。

【0036】

上記セラミック添加剤は、例えば、遷移金属酸化物または遷移金属炭化物、希土類元素、マグネシウム（Ｍｇ）またはアルミニウム（Ａｌ）などが含まれることができる。

【0037】

第１及び第２内部電極１２１、１２２は、互いに異なる極性が印加される電極であって、それぞれの誘電体層１１１上に形成され、Ｚ方向に交互に積層されることができ、１つの誘電体層１１１を間に挟んでキャパシタ本体１１０の内部にＺ方向に沿って互いに対向するように交互に配置されることができる。

【0038】

この際、第１及び第２内部電極１２１、１２２は、中間に配置された誘電体層１１１によって互いに電気的に絶縁されることができる。

【0039】

また、第１内部電極１２１は、キャパシタ本体１１０の第３、第５、及び第６面３、５、６を介して露出することができる。

【0040】

この際、第１内部電極１２１でキャパシタ本体１１０の第５及び第６面５、６を介して露出するＹ方向の両側領域が凹凸パターンを有することができる。

【0041】

そのために、第１内部電極１２１は、キャパシタ本体１１０の第５及び第６面５、６に垂直なＹ方向における両側端に、所定間隔を置いて複数の第１及び第２突出部１２１ａ、１２１ｂがそれぞれ形成されることができる。

【0042】

第１突出部１２１ａは、キャパシタ本体１１０の第５面５を介して露出して第１サイド部１４１と接触し、第２突出部１２１ｂは、キャパシタ本体１１０の第６面６を介して露出して第２サイド部１４２と接触する。

【0043】

そして、第１内部電極１２１は、第１及び第２突出部１２１ａ、１２１ｂにより、キャパシタ本体１１０の第５及び第６面５、６に垂直なＹ方向における両側端に、所定間隔を置いて複数の第１及び第２溝部１２１ｃ、１２１ｄがそれぞれ形成されることができる。

【0044】

これにより、第１溝部１２１ｃにより、第１内部電極１２１の一側端の一部が、キャパシタ本体１１０の第５面５に露出せず、キャパシタ本体１１０の第５面５から離隔するようになり、第２溝部１２１ｄにより、第１内部電極１２１の他側端の一部が、キャパシタ本体１１０の第６面６に露出せず、キャパシタ本体１１０の第６面６から離隔することができる。

【0045】

この際、第１溝部１２１ｃは、第１内部電極１２１においてキャパシタ本体１１０の第３面３と第５面５を連結する部分にも形成されることができ、第２溝部１２１ｄは、第１内部電極１２１においてキャパシタ本体１１０の第３面３と第６面６を連結する部分にも形成されることができる。

【0046】

また、第１内部電極１２１は、キャパシタ本体１１０の第４面４と隣接した両コーナーに、第１切開部１２１ｅがそれぞれ形成されることができる。

【0047】

第２内部電極１２２は、キャパシタ本体１１０の第４、第５、及び第６面４、５、６を介して露出する。

【0048】

この際、第２内部電極１２２において、キャパシタ本体１１０の第５及び第６面５、６を介して露出するＹ方向における両側先端が凹凸パターンを有することができる。

【0049】

そのために、第２内部電極１２２は、キャパシタ本体１１０の第５及び第６面５、６に垂直なＹ方向における両側端に、所定間隔を置いて複数の第３及び第４突出部１２２ａ、１２２ｂがそれぞれ形成されることができる。

【0050】

第３突出部１２２ａは、キャパシタ本体１１０の第５面５を介して露出して第１サイド部１４１と接触し、第４突出部１２２ｂは、キャパシタ本体１１０の第６面６を介して露出して第２サイド部１４２と接触する。

【0051】

この際、第１内部電極１２１の凹凸パターンと第２内部電極１２２の凹凸パターンは、誘電体層１１１が積層されるＺ方向に互いにずれて形成されることができる。

【0052】

すなわち、第３突出部１２２ａは、Ｚ方向に第１内部電極１２１の第１溝部１２１ｃと対応する位置に形成され、第４突出部１２２ｂは、Ｚ方向に第１内部電極１２１の第２溝部１２１ｄと対応する位置に形成されることができる。

【0053】

そして、第２内部電極１２２は、第３及び第４突出部１２２ａ、１２２ｂにより、キャパシタ本体１１０の第５及び第６面５、６に垂直なＹ方向における両側端に、所定間隔を置いて複数の第３及び第４溝部１２２ｃ、１２２ｄがそれぞれ形成されることができる。

【0054】

これに伴い、第３溝部１２２ｃにより、第２内部電極１２２の一側端の一部がキャパシタ本体１１０の第５面５に露出せず、キャパシタ本体１１０の第５面５から離隔するようになり、第４溝部１２２ｄにより、第２内部電極１２２の他側端の一部がキャパシタ本体１１０の第６面６に露出せず、キャパシタ本体１１０の第６面６から離隔することができる。

【0055】

この際、第３溝部１２２ｃは、Ｚ方向に第１内部電極１２１の第１突出部１２１ａと対応する位置に形成され、第４溝部１２２ｄは、Ｚ方向に第１内部電極１２１の第２突出部１２１ｂと対応する位置に形成されることができる。

【0056】

この際、第３溝部１２２ｃは、第２内部電極１２２においてキャパシタ本体１１０の第４面４と第５面５を連結する部分にも形成されることができ、第４溝部１２２ｄは、第２内部電極１２２においてキャパシタ本体１１０の第４面４と第６面６を連結する部分にも形成されることができる。

【0057】

また、第２内部電極１２２は、キャパシタ本体１１０の第３面３と隣接した両コーナーに、第２切開部１２２ｅがそれぞれ形成されることができる。

【0058】

この際、キャパシタ本体１１０の第３及び第４面３、４を介して交互に露出する第１及び第２内部電極１２１、１２２の端部は、後述のキャパシタ本体１１０のＸ方向の両端部に配置される第１及び第２外部電極１３１、１３２とそれぞれ接続されて連結されることができる。

【0059】

上記のような構成により、第１及び第２外部電極１３１、１３２に所定の電圧を印加すると、第１内部電極１２１と第２内部電極１２２との間に電荷が蓄積される。

【0060】

この際、積層型キャパシタ１００の静電容量は、活性領域において、Ｚ方向に沿って互いに重なる第１及び第２内部電極１２１、１２２の重畳面積に比例する。

【0061】

本実施形態のように第１及び第２内部電極１２１、１２２を構成すると、第１及び第２内部電極１２１、１２２の基本面積が拡張されるだけでなく、上下に重なる面積も増加するため、積層型キャパシタ１００の容量を増加させることができる。

【0062】

すなわち、第１及び第２内部電極１２１、１２２の互いに重なる領域の面積が極大化される場合、同一のサイズのキャパシタであっても、静電容量が極大化されることができる。

【0063】

また、内部電極の積層による段差を減少させることで、絶縁抵抗の加速寿命を向上させることができるため、容量特性に優れながらも信頼性が向上した積層型キャパシタ１００を提供することができる。

【0064】

この際、第１及び第２内部電極１２１、１２２を形成する材料は特に制限されず、貴金属材料、またはニッケル（Ｎｉ）及び銅（Ｃｕ）のうち少なくとも１つ以上の物質からなる導電性ペーストを用いて形成されることができる。

【0065】

上記導電性ペーストの印刷方法としては、スクリーン印刷法またはグラビア印刷法などを用いることができ、本発明がこれに限定されるものではない。

【0066】

第１サイド部１４１はキャパシタ本体１１０の第５面５に配置され、第２サイド部１４２はキャパシタ本体１１０の第６面６に配置される。

【0067】

第１及び第２サイド部１４１、１４２は、第１及び第２内部電極１２１、１２２において、キャパシタ本体１１０の第５及び第６面５、６を介して露出する部分の先端をそれぞれ覆うように接するようになる。

【0068】

すなわち、本実施形態において、第１サイド部１４１は、第１内部電極１２１の第１突出部１２１ａ及び第２内部電極１２２の第３突出部１２２ａと接し、第２サイド部１４２は、第１内部電極１２１の第２突出部１２１ｂ及び第２内部電極１２２の第４突出部１２２ｂと接するようになる。

【0069】

かかる第１及び第２サイド部１４１、１４２は、キャパシタ本体１１０と第１及び第２内部電極１２１、１２２を外部衝撃などから保護し、キャパシタ本体１１０の周囲の絶縁性及び耐湿信頼性を確保する役割を果たすことができる。

【0070】

第１及び第２外部電極１３１、１３２は、互いに異なる極性の電圧が提供されるものであって、キャパシタ本体１１０のＸ方向の両端部に配置され、第１及び第２内部電極１２１、１２２においてキャパシタ本体１１０の第３及び第４面３、４を介して露出する部分とそれぞれ接続されて連結されることができる。

【0071】

第１外部電極１３１は、第１接続部１３１ａと第１バンド部１３１ｂを含むことができる。

【0072】

第１接続部１３１ａは、キャパシタ本体１１０の第３面３に配置され、第１内部電極１２１においてキャパシタ本体１１０の第３面３を介して外部に露出する端部と接触することで、第１内部電極１２１と第１外部電極１３１を互いに物理的及び電気的に連結する役割を果たす。

【0073】

第１バンド部１３１ｂは、第１接続部１３１ａからキャパシタ本体１１０の第１面１の一部まで延長される部分である。

【0074】

この際、第１バンド部１３１ｂは、必要に応じて、固着強度の向上などのために、キャパシタ本体１１０の第２、第５、及び第６面２、５、６に向かってさらに延長され、第１及び第２サイド部１４１、１４２の一端部を覆うように形成されることができる。

【0075】

第２外部電極１３２は、第２接続部１３２ａと第２バンド部１３２ｂを含むことができる。

【0076】

第２接続部１３２ａは、キャパシタ本体１１０の第４面４に配置され、第２内部電極１２２においてキャパシタ本体１１０の第４面４を介して外部に露出する端部と接触することで、第２内部電極１２２と第２外部電極１３２を互いに物理的及び電気的に連結する役割を果たす。

【0077】

第２バンド部１３２ｂは、第２接続部１３２ａからキャパシタ本体１１０の第１面１の一部まで延長される部分である。

【0078】

この際、第２バンド部１３２ｂは、必要に応じて、固着強度の向上などのために、キャパシタ本体１１０の第２、第５、及び第６面２、５、６に向かってさらに延長され、第１及び第２サイド部１４１、１４２の他端部を覆うように形成されることができる。

【0079】

また、第１及び第２外部電極１３１、１３２は、構造的信頼性、基板実装容易性、外部に対する耐久度、耐熱性、等価直列抵抗値（Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｒｅｓｉｓｔａｎｃｅ、ＥＳＲ）のうち少なくとも一部のために、めっき層をそれぞれ含むことができる。

【0080】

例えば、上記めっき層は、スパッタまたは電解めっき（Ｅｌｅｃｔｒｉｃ Ｄｅｐｏｓｉｔｉｏｎ）により形成されることができるが、これに限定されない。

【0081】

また、上記めっき層はニッケルを最も多く含むことができるが、これに限定されず、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、または鉛（Ｐｂ）などの単独、またはこれらのうち少なくとも１つ以上の合金で実現されることができる。

【0082】

通常、積層型キャパシタは、隣接するチップとチップの間にマージンをともに設計し、内部電極を印刷して積層した後、それぞれのチップに切断する順に製造する。

【0083】

これに対し、従来のマージンのない構造の積層型キャパシタは、マージンなしに内部電極を設計し、印刷して積層した後、内部電極が幅方向に露出するようにそれぞれのチップに切断してから、内部電極が露出する積層体の幅方向の両側面にサイド部を付着して製造する。

【0084】

上記のようなマージンのある通常の積層型キャパシタには、ＨＶＳ及びＩＲが低下するという問題があり、従来のマージンのない構造の積層型キャパシタには、マージンなしに内部電極を印刷して積層した後、ブレードを用いてそれぞれのチップに切断する過程で、積層体の露出した面にバリ（Ｂｕｒｒ）が発生するという問題がある。

【0085】

かかるバリは、上下に隣接した電極間の間隔を狭くし、これにより、ＨＶＳが低下したり、ショートが発生したりする問題が起こるようになる。

【0086】

本発明の一実施形態によると、第１及び第２内部電極１２１、１２２は、幅方向である両側端にそれぞれ凹凸パターンを有している。

【0087】

これにより、第１及び第２内部電極１２１、１２２のＹ方向の両側端の一部が、製造過程でキャパシタ本体１１０の第５及び第６面５、６を介して露出するようになるため、キャパシタ本体１１０の端部分の段差が減少する。

【0088】

したがって、積層型キャパシタ１００を製造する工程で、積層体の圧着時にキャパシタ本体１１０の端部分が伸びたり反ったりする現象を抑え、製品の信頼性を向上させることができる。

【0089】

また、第１内部電極１２１の凹凸パターンと第２内部電極１２２の凹凸パターンは、Ｚ方向に重なった際に、凸状部分と凹状部分が互いにずれるようにそれぞれ形成されることができる。

【0090】

ここで、凸状部分は、キャパシタの製造時にキャパシタ本体１１０の第５及び第６面５、６を介してそれぞれ露出する部分になり、凹状部分は、キャパシタ本体１１０の第５及び第６面５、６から離隔する部分になる。

【0091】

このような構成により、積層体の圧着後にブレードを用いてそれぞれのチップに切断する時に、従来のようなマージンのない構造の積層型キャパシタに比べてバリ（Ｂｕｒｒ）の発生が少ないだけでなく、バリが発生しても、上下に位置した第１及び第２内部電極１２１、１２２が互いに電気的に連結される現象が低減または防止されることができるため、積層型キャパシタ１００のショート不良を減少させることができ、ＨＶＳの低下も防止することができる。

【0092】

図６（ａ）及び図６（ｂ）は、本発明において、第１及び第２内部電極の他の実施形態を示した平面図であり、図７は図６（ａ）の第１内部電極が適用された積層型キャパシタのＸ－Ｙ断面図であり、図８は図６（ａ）及び図６（ｂ）の第１及び第２内部電極が適用された積層型キャパシタのＹ－Ｚ断面図である。

【0093】

図６（ａ）から図８を参照すると、第１内部電極１２１が形成された誘電体層１１１上において、第１溝部１２１ｃには、第１内部電極１２１の端から離隔するように第１ダミーパターン１２３が配置されることができ、第２溝部１２１ｄには、第１内部電極１２１の端から離隔するように第２ダミーパターン１２４が配置されることができる。

【0094】

この際、第１ダミーパターン１２３は、キャパシタ本体１１０の第５面５を介して露出して第１サイド部１４１と接触することができ、第２ダミーパターン１２４は、キャパシタ本体１１０の第６面６を介して露出して第２サイド部１４２と接触することができる。

【0095】

そして、第２内部電極１２２が形成された誘電体層１１１上において、第３溝部１２２ｃには、第２内部電極１２２の端から離隔するように第３ダミーパターン１２５が配置されることができ、第４溝部１２２ｄには、第２内部電極１２２の端から離隔するように第４ダミーパターン１２６が配置されることができる。

【0096】

この際、第３ダミーパターン１２５は、キャパシタ本体１１０の第５面５を介して露出して第１サイド部１４１と接触することができ、第４ダミーパターン１２６は、キャパシタ本体１１０の第６面６を介して露出して第２サイド部１４２と接触することができる。

【0097】

このような構造により、キャパシタ本体１１０の端部分における段差をさらに減少させることができ、積層型キャパシタ１００を製造する工程で、積層体の圧着時にキャパシタ本体１１０の端部分が伸びたり反ったりする現象をさらに抑えることができるため、製品の信頼性をさらに向上させることができる。

【0098】

また、第１及び第３ダミーパターン１２３、１２５がキャパシタ本体１１０の第５面５を介して露出し、第２及び第４ダミーパターン１２４、１２６がキャパシタ本体１１０の第６面６を介して露出すると、内部電極を積層してからそれぞれのキャパシタ本体に切断する時に、端に向かって内部電極が崩れる現象をさらに効果的に防止することができる。

【0099】

図９は図１の積層型キャパシタが実装された基板を概略的に示した断面図である。

【0100】

図９を参照すると、本実施形態による積層型キャパシタの実装基板は、一面に第１及び第２電極パッド２２１、２２２を有する基板２１０と、基板２１０の上面で第１及び第２外部電極１３１、１３２が第１及び第２電極パッド２２１、２２２上にそれぞれ接続されるように実装される積層型キャパシタ１００と、を含む。

【0101】

本実施形態において、積層型キャパシタ１００は、半田２３１、２３２により基板２１０に実装される様子を図示且つ説明しているが、必要に応じて、半田の代わりに導電性ペーストを用いてもよい。

【0102】

本発明は、上述の実施形態及び添付の図面により限定されるものではなく、添付の特許請求の範囲により限定される。よって、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で、当技術分野における通常の知識を有する者により多様な形態の置換、変形、及び変更が可能であり、これも本発明の範囲に属するといえる。

【符号の説明】

【0103】

１００ 積層型キャパシタ
１１０ キャパシタ本体
１１１ 誘電体層
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極
１３１ａ、１３２ａ 第１及び第２接続部
１３１ｂ、１３２ｂ 第１及び第２バンド部
１４１、１４２ 第１及び第２サイド部
２１０ 基板
２２１、２２２ 第１及び第２電極パッド
２３１、２３２ 半田

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】