特許 7666737 半導体装置および過電流保護装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-04-14

(45)【発行日】2025-04-22

(54)【発明の名称】半導体装置および過電流保護装置

(51)【国際特許分類】

   H03K 17/082 20060101AFI20250415BHJP

   H03K 17/00 20060101ALI20250415BHJP

   H03K 17/08 20060101ALI20250415BHJP

   H03K 17/16 20060101ALI20250415BHJP

   H02M 1/00 20070101ALI20250415BHJP

   H02M 1/08 20060101ALI20250415BHJP

【ＦＩ】

H03K17/082

H03K17/00 B

H03K17/08 Z

H03K17/16 Z

H02M1/00 H

H02M1/08 A

【請求項の数】 11

(21)【出願番号】P 2024514186

(86)(22)【出願日】2023-03-02

(86)【国際出願番号】 JP2023007712

(87)【国際公開番号】W WO2023195275

(87)【国際公開日】2023-10-12

【審査請求日】2024-04-01

(31)【優先権主張番号】P 2022063257

(32)【優先日】2022-04-06

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】110002918

【氏名又は名称】弁理士法人扶桑国際特許事務所

(72)【発明者】

【氏名】佐藤 茂樹

【審査官】柳下 勝幸

(56)【参考文献】

【文献】特開２０２０－０１４１０３（ＪＰ，Ａ）

【文献】特開平０６－０５３７９５（ＪＰ，Ａ）

【文献】実開平０５－０４８４３４（ＪＰ，Ｕ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｋ １７／００ － １７／７０

Ｈ０２Ｍ １／００

Ｈ０２Ｍ １／０８

(57)【特許請求の範囲】

【請求項1】

駆動信号にもとづきスイッチングして負荷を作動する出力素子と、
前記出力素子に流れる電流をモニタする電流モニタ素子と、
一端が前記出力素子のゲートに接続され、他端が前記電流モニタ素子のゲートに接続されるキャパシタと、
前記出力素子のゲート電圧を分圧して、分圧した電圧を前記電流モニタ素子のゲートに印加する第１の抵抗および第２の抵抗を含む分圧回路と、を有し、
前記出力素子のゲートは、前記キャパシタの一端および前記第１の抵抗の一端に接続され、
前記電流モニタ素子のゲートは、前記キャパシタの他端、前記第１の抵抗の他端および前記第２の抵抗の一端に接続され、
前記電流モニタ素子のセンスエミッタは、前記第２の抵抗の他端に接続される、
半導体装置。

【請求項2】

前記出力素子および前記電流モニタ素子は、パワー半導体素子であり、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＲＣ（Reverse Conducting）－ＩＧＢＴ、ＳｉＣ（Silicon carbide）デバイスのうちの１つである、
請求項１記載の半導体装置。

【請求項3】

前記電流モニタ素子から出力されるセンス電流が電圧に変換されたセンス電流検出信号を出力する電流検出用抵抗と、前記センス電流検出信号と基準電圧との比較により、前記出力素子の過電流状態を検出する過電流検出回路とをさらに有する、
請求項１記載の半導体装置。

【請求項4】

前記電流モニタ素子のセンスエミッタは、前記電流検出用抵抗の一端および前記過電流検出回路の入力端にさらに接続され、
前記出力素子のコレクタは、前記電流モニタ素子のコレクタおよび電源電圧に接続され、
前記出力素子のエミッタは、前記電流検出用抵抗の他端および前記負荷に接続される、
請求項３記載の半導体装置。

【請求項5】

駆動信号にもとづきスイッチングして負荷を作動する出力素子と、
前記出力素子に流れる電流をモニタする電流モニタ素子と、
前記出力素子のゲート電圧を分圧して、分圧した電圧を前記電流モニタ素子のゲートに印加する分圧回路と、
一端が前記電流モニタ素子のゲートに接続され、他端が前記電流モニタ素子のセンスエミッタに接続されるキャパシタと、を有し、
前記分圧回路は、第１の抵抗および第２の抵抗を含み、
前記出力素子のゲートは、前記第１の抵抗の一端に接続され、
前記電流モニタ素子のゲートは、前記キャパシタの一端、前記第１の抵抗の他端および前記第２の抵抗の一端に接続され、
前記電流モニタ素子のセンスエミッタは、前記キャパシタの他端および前記第２の抵抗の他端に接続される、
半導体装置。

【請求項6】

前記電流モニタ素子から出力されるセンス電流が電圧に変換されたセンス電流検出信号を出力する電流検出用抵抗と、前記センス電流検出信号と基準電圧との比較により、前記出力素子の過電流状態を検出する過電流検出回路とをさらに有する、
請求項５記載の半導体装置。

【請求項7】

前記電流モニタ素子のセンスエミッタは、前記電流検出用抵抗の一端および前記過電流検出回路の入力端にさらに接続され、
前記出力素子のコレクタは、前記電流モニタ素子のコレクタおよび電源電圧に接続され、
前記出力素子のエミッタは、前記電流検出用抵抗の他端および前記負荷に接続される、
請求項６記載の半導体装置。

【請求項8】

電源端子を介して電源電圧に接続し、出力端子を介して負荷に接続して、駆動信号にもとづきスイッチングして前記負荷を作動する出力素子と、
前記出力素子に流れる電流をモニタする電流モニタ素子と、
一端が前記出力素子のゲートに接続され、他端が前記電流モニタ素子のゲートに接続されるキャパシタと、
前記駆動信号を出力して前記出力素子のスイッチングを制御する制御回路と、
前記電流モニタ素子から出力されるセンス電流が電圧に変換されたセンス電流検出信号を出力する電流検出用抵抗と、
前記センス電流検出信号と基準電圧との比較により、前記出力素子の過電流状態を検出する過電流検出回路と、
前記出力素子のゲート電圧を分圧して、分圧した電圧を前記電流モニタ素子のゲートに印加する第１の抵抗および第２の抵抗を含む分圧回路と、を有し、
前記出力素子のゲートは、前記キャパシタの一端および前記第１の抵抗の一端に接続され、
前記電流モニタ素子のゲートは、前記キャパシタの他端、前記第１の抵抗の他端および前記第２の抵抗の一端に接続され、
前記電流モニタ素子のセンスエミッタは、前記第２の抵抗の他端に接続される、
過電流保護装置。

【請求項9】

前記電流モニタ素子のセンスエミッタは、前記電流検出用抵抗の一端および前記過電流検出回路の入力端にさらに接続され、
前記出力素子のコレクタは、前記電流モニタ素子のコレクタおよび前記電源電圧に接続され、
前記出力素子のエミッタは、前記電流検出用抵抗の他端および前記負荷に接続される、
請求項８記載の過電流保護装置。

【請求項10】

電源端子を介して電源電圧に接続し、出力端子を介して負荷に接続して、駆動信号にもとづきスイッチングして前記負荷を作動する出力素子と、
前記出力素子に流れる電流をモニタする電流モニタ素子と、
一端が前記電流モニタ素子のゲートに接続され、他端が前記電流モニタ素子のセンスエミッタに接続されるキャパシタと、
前記出力素子のゲート電圧を分圧して、分圧した電圧を前記電流モニタ素子のゲートに印加する分圧回路と、
前記駆動信号を出力して前記出力素子のスイッチングを制御する制御回路と、
前記電流モニタ素子から出力されるセンス電流が電圧に変換されたセンス電流検出信号を出力する電流検出用抵抗と、
前記センス電流検出信号と基準電圧との比較により、前記出力素子の過電流状態を検出する過電流検出回路と、を有し、
前記分圧回路は、第１の抵抗および第２の抵抗を含み、
前記出力素子のゲートは、前記第１の抵抗の一端に接続され、
前記電流モニタ素子のゲートは、前記キャパシタの一端、前記第１の抵抗の他端および前記第２の抵抗の一端に接続され、
前記電流モニタ素子のセンスエミッタは、前記キャパシタの他端および前記第２の抵抗の他端に接続される、
過電流保護装置。

【請求項11】

前記電流モニタ素子のセンスエミッタは、前記電流検出用抵抗の一端および前記過電流検出回路の入力端にさらに接続され、
前記出力素子のコレクタは、前記電流モニタ素子のコレクタおよび前記電源電圧に接続され、
前記出力素子のエミッタは、前記電流検出用抵抗の他端および前記負荷に接続される、
請求項１０記載の過電流保護装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置および過電流保護装置に関する。

【背景技術】

【0002】

近年、パワー半導体素子であるＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）の次世代技術として、シリコンカーバイド（ＳｉＣ：Silicon carbide）化合物半導体素子、窒化ガリウム化合物半導体（ＧａＮ）素子等の次世代半導体素子の開発が進められている。

【0003】

関連技術としては、例えば、半導体素子のターンオンに応じてセンス電流の検出信号の過渡センス期間を検出し、過渡センス期間におけるセンス電流の検出信号にもとづいて、半導体素子の制御を行う技術が提案されている（特許文献１）。

【先行技術文献】

【特許文献】

【0004】

【文献】国際公開第２０１８／２１１８４０号

【発明の概要】

【発明が解決しようとする課題】

【0005】

ＩＰＳ（Intelligent Power Switch）と呼ばれる半導体装置は、負荷作動用のパワー半導体素子であるメインＩＧＢＴと、メインＩＧＢＴを流れる電流に比例するセンス電流を流す電流モニタ用パワー半導体素子であるセンスＩＧＢＴとを備えている。また、ＩＰＳは、センス電流の検出信号（センス電流検出信号）により、メインＩＧＢＴの過電流検出を行う過電流検出回路を備えている。

【0006】

しかし、従来のＩＰＳの構成では、センス電流検出信号の過渡的な立上りから立下りまでの期間（過渡センス期間）において、センス電流検出信号にオーバーシュートを伴ったオシレーション（oscillation）が生じる。この場合、例えば、定格を超えるような電圧値のオシレーションが生じると、過電流検出回路の誤動作やＩＧＢＴ等のデバイスの破壊等を引き起こす可能性があり、装置動作の信頼性が低下するという問題がある。

【0007】

１つの側面では、本発明は、電流モニタ用パワー半導体素子から出力されるセンス電流の検出信号に生じるオシレーションの抑制を図った半導体装置および過電流保護装置を提供することを目的とする。

【課題を解決するための手段】

【0008】

上記課題を解決するために、半導体装置が提供される。半導体装置は、出力素子、電流モニタ素子およびキャパシタを有する。出力素子は、駆動信号にもとづきスイッチングして負荷を作動する。電流モニタ素子は、出力素子に流れる電流をモニタする。キャパシタは、一端が出力素子のゲートに接続され、他端が電流モニタ素子のゲートに接続される。また、半導体装置は、出力素子のゲート電圧を分圧して、分圧した電圧を電流モニタ素子のゲートに印加する第１の抵抗および第２の抵抗を含む分圧回路とを有し、出力素子のゲートは、キャパシタの一端および第１の抵抗の一端に接続され、電流モニタ素子のゲートは、キャパシタの他端、第１の抵抗の他端および第２の抵抗の一端に接続され、電流モニタ素子のセンスエミッタは、第２の抵抗の他端に接続される。

【0009】

また、上記課題を解決するために、半導体装置が提供される。半導体装置は、出力素子、電流モニタ素子、分圧回路およびキャパシタを有する。出力素子は、駆動信号にもとづきスイッチングして負荷を作動する。電流モニタ素子は、出力素子に流れる電流をモニタする。分圧回路は、出力素子のゲート電圧を分圧して、分圧した電圧を電流モニタ素子のゲートに印加する。キャパシタは、一端が電流モニタ素子のゲートに接続され、他端が電流モニタ素子のセンスエミッタに接続される。また、分圧回路は、第１の抵抗および第２の抵抗を含み、出力素子のゲートは、第１の抵抗の一端に接続され、電流モニタ素子のゲートは、キャパシタの一端、第１の抵抗の他端および第２の抵抗の一端に接続され、電流モニタ素子のセンスエミッタは、キャパシタの他端および第２の抵抗の他端に接続される。

【0010】

さらに、上記課題を解決するために、過電流保護装置が提供される。過電流保護装置は、出力素子、電流モニタ素子、キャパシタ、制御回路、電流検出用抵抗および過電流検出回路を有する。出力素子は、電源端子を介して電源電圧に接続し、出力端子を介して負荷に接続して、駆動信号にもとづきスイッチングして負荷を作動する。電流モニタ素子は、出力素子に流れる電流をモニタする。キャパシタは、一端が出力素子のゲートに接続され、他端が電流モニタ素子のゲートに接続される。制御回路は、駆動信号を出力して出力素子のスイッチングを制御する。電流検出用抵抗は、電流モニタ素子から出力されるセンス電流が電圧に変換されたセンス電流検出信号を出力する。過電流検出回路は、センス電流検出信号と基準電圧との比較により、出力素子の過電流状態を検出する。また、過電流保護装置は、出力素子のゲート電圧を分圧して、分圧した電圧を電流モニタ素子のゲートに印加する第１の抵抗および第２の抵抗を含む分圧回路と、を有し、出力素子のゲートは、キャパシタの一端および第１の抵抗の一端に接続され、電流モニタ素子のゲートは、キャパシタの他端、第１の抵抗の他端および第２の抵抗の一端に接続され、電流モニタ素子のセンスエミッタは、第２の抵抗の他端に接続される。

【0011】

さらにまた、上記課題を解決するために、過電流保護装置が提供される。過電流保護装置は、出力素子、電流モニタ素子、キャパシタ、分圧回路、制御回路、電流検出用抵抗および過電流検出回路を有する。出力素子は、電源端子を介して電源電圧に接続し、出力端子を介して負荷に接続して、駆動信号にもとづきスイッチングして負荷を作動する。電流モニタ素子は、出力素子に流れる電流をモニタする。キャパシタは、一端が電流モニタ素子のゲートに接続され、他端が電流モニタ素子のセンスエミッタに接続される。分圧回路は、出力素子のゲート電圧を分圧して、分圧した電圧を電流モニタ素子のゲートに印加する。制御回路は、駆動信号を出力して出力素子のスイッチングを制御する。電流検出用抵抗は、電流モニタ素子から出力されるセンス電流が電圧に変換されたセンス電流検出信号を出力する。過電流検出回路は、センス電流検出信号と基準電圧との比較により、出力素子の過電流状態を検出する。また、分圧回路は、第１の抵抗および第２の抵抗を含み、出力素子のゲートは、第１の抵抗の一端に接続され、電流モニタ素子のゲートは、キャパシタの一端、第１の抵抗の他端および第２の抵抗の一端に接続され、電流モニタ素子のセンスエミッタは、キャパシタの他端および第２の抵抗の他端に接続される。

【発明の効果】

【0012】

１側面によれば、電流モニタ用パワー半導体素子から出力されるセンス電流の検出信号に生じるオシレーションを抑制することが可能になる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。

【図面の簡単な説明】

【0013】

【図1】半導体装置の一例を説明するための図である。

【図2】過電流保護回路を含む半導体装置の構成の一例を示す図である。

【図3】センスＩＧＢＴのセルフチャージを説明するための図である。

【図4】シミュレーション波形の一例を示す図である。

【図5】半導体装置の変形例を示す図である。

【図6】過電流保護回路を含む半導体装置の構成の一例を示す図である。

【図7】半導体装置の変形例を示す図である。

【図8】過電流保護回路を含む半導体装置の構成の一例を示す図である。

【図9】過電流保護装置の構成の一例を示す図である。

【図10】過電流保護装置の構成の一例を示す図である。

【図11】過電流保護装置の構成の一例を示す図である。

【発明を実施するための形態】

【0014】

以下、本実施の形態について図面を参照して説明する。なお、本明細書および図面において実質的に同一の機能を有する要素については、同一の符号を付することにより重複説明を省略する場合がある。

【0015】

図１は半導体装置の一例を説明するための図である。半導体装置１は、出力素子１ａ、電流モニタ素子１ｂおよびキャパシタＣ０を備える。
出力素子１ａおよび電流モニタ素子１ｂは、例えば、ＩＧＢＴ、ＩＧＢＴとＦＷＤ（Free Wheeling Diode）を１チップ化したＲＣ（Reverse Conducting）－ＩＧＢＴである。または、ＳｉＣデバイスを使用してもよい。ＳｉＣデバイスには、ＳｉＣ－ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等がある。なお、以降の説明では、出力素子をメインＩＧＢＴ、電流モニタ素子をセンスＩＧＢＴと呼ぶ。

【0016】

メインＩＧＢＴ１ａのコレクタおよびセンスＩＧＢＴ１ｂのコレクタは、端子Ｃを介して電源電圧Ｖｃｃに接続される。メインＩＧＢＴ１ａのエミッタは、端子Ｅを介して負荷２に接続される。

【0017】

センスＩＧＢＴ１ｂのセンスエミッタは、端子ＳＥに接続される。メインＩＧＢＴ１ａのゲートは、キャパシタＣ０の一端および端子Ｇに接続され、キャパシタＣ０の他端は、センスＩＧＢＴ１ｂのゲートに接続される。

【0018】

ここで、メインＩＧＢＴ１ａは、駆動信号ｓ０にもとづきスイッチングして負荷２を作動する。この場合、駆動信号ｓ０によるメインＩＧＢＴ１ａのターンオンの指示があった場合、メインＩＧＢＴ１ａはターンオンして、メインＩＧＢＴ１ａは、コレクタからエミッタに向けて電流を流す。また、センスＩＧＢＴ１ｂは、メインＩＧＢＴ１ａの電流モニタを行う素子であり、駆動信号ｓ０によるメインＩＧＢＴ１ａのターンオンの指示があった場合、メインＩＧＢＴ１ａを流れる電流に比例するセンス電流をコレクタからセンスエミッタに向けて流す。

【0019】

図２は過電流保護回路を含む半導体装置の構成の一例を示す図である。半導体装置１－１は、メインＩＧＢＴ１ａ、センスＩＧＢＴ１ｂ、キャパシタＣ０および過電流保護回路１０を備える。過電流保護回路１０は、抵抗Ｒｓ（電流検出用抵抗）および過電流検出回路１１を含む。抵抗Ｒｓの一端は、センスＩＧＢＴ１ｂのセンスエミッタおよび過電流検出回路１１の入力端に接続され、抵抗Ｒｓの他端は、メインＩＧＢＴ１ａのエミッタおよび負荷２に接続される。

【0020】

抵抗Ｒｓの一端からは、センスＩＧＢＴ１ｂから出力されるセンス電流が電圧に変換されたセンス電流検出信号Ｖｓｅｎｓｅが出力される。また、過電流検出回路１１は、センス電流検出信号Ｖｓｅｎｓｅと基準電圧との比較により、メインＩＧＢＴ１ａの過電流状態を検出する。

【0021】

上記のような半導体装置１－１では、メインＩＧＢＴ１ａのゲートと、センスＩＧＢＴ１ｂのゲートとがキャパシタＣ０を介して接続される構成を有している。これにより、センス電流検出信号Ｖｓｅｎｓｅの過渡センス期間において、センス電流検出信号Ｖｓｅｎｓｅに生じるオシレーションを抑制することが可能になる。

【0022】

＜センスＩＧＢＴのセルフチャージ＞
図３はセンスＩＧＢＴのセルフチャージを説明するための図である。ＩＧＢＴのようなパワー半導体素子では、ＩＧＢＴのオン時にセルフチャージと呼ばれる現象が生じる。

【0023】

セルフチャージは、ＩＧＢＴのコレクタから注入されるホールがトレンチ部の周りにあるゲート酸化膜をチャージして、ゲート電圧を持ち上げるという現象である。
セルフチャージが発生すると、ゲートドライバから出力される駆動信号ｓ０の充電ｃｈｇ０によるゲート電圧の上昇だけでなく、セルフチャージの充電ｃｈｇ１によるゲート電圧の上昇も生じることになる。

【0024】

また、通常は、メインＩＧＢＴ１ａのチップ面積よりもセンスＩＧＢＴ１ｂのチップ面積の方が小さい。このように、メインＩＧＢＴ１ａのチップ面積とセンスＩＧＢＴ１ｂのチップ面積とには大小関係があるため、メインＩＧＢＴ１ａの寄生ＧＥ（ゲート－エミッタ）間容量と、センスＩＧＢＴ１ｂの寄生ＧＥ間容量とが異なる。

【0025】

このため、駆動信号ｓ０によるメインＩＧＢＴ１ａのターンオンの指示があった場合、センスＩＧＢＴ１ｂの方がメインＩＧＢＴ１ａよりも早く充電を完了してオンを開始するので、センスＩＧＢＴ１ｂの方がメインＩＧＢＴ１ａよりもオンする順番が先になる。これにより、センスＩＧＢＴ１ｂは、ＩＧＢＴ周辺の配線経路上の物理的な差異による起電力の影響をメインＩＧＢＴ１ａよりも第一番に受けてしまう。

【0026】

このように、センスＩＧＢＴ１ｂでは、セルフチャージの充電ｃｈｇ１によるゲート電圧の上昇が、メインＩＧＢＴ１ａのセルフチャージの充電ｃｈｇ１によるゲート電圧の上昇よりも先に現れることになる。このため、センスＩＧＢＴ１ｂのセンスエミッタから流れるセンス電流にもとづいて出力されるセンス電流検出信号Ｖｓｅｎｓｅには、過渡センス期間において、セルフチャージの充電ｃｈｇ１によって波形が持ち上がるオシレーションが生じることになる。

【0027】

また、オシレーションの電圧レベルが高く、オシレーションの発生期間が長いと、上述のように、過電流検出回路の誤動作やＩＧＢＴ等のデバイスの破壊等を引き起こす可能性がある。本発明では、このような点に鑑みて、センスＩＧＢＴのゲートにキャパシタを接続する構成にしてオシレーションの抑制を図るものである。

【0028】

＜シミュレーション波形＞
図４はシミュレーション波形の一例を示す図である。左縦軸はセンス電流検出信号Ｖｓｅｎｓｅの電圧（Ｖ）、右縦軸はコレクタ電流Ｉｃ（Ａ）および横軸は時間（ｓ）である。

【0029】

〔波形ｋ１〕メインＩＧＢＴ１ａのコレクタとセンスＩＧＢＴ１ｂのコレクタを流れるコレクタ電流Ｉｃである。メインＩＧＢＴ１ａとセンスＩＧＢＴ１ｂがオンした場合、時刻Ｔ１においてコレクタ電流Ｉｃが流れる。

【0030】

上述のように、駆動信号ｓ０によるゲート電圧の上昇に対して、セルフチャージによるゲート電圧の上昇も加わるので、コレクタ電流Ｉｃは、上昇してピークに達する。また、その後はセルフチャージによるゲート電圧の上昇は減少していくために、コレクタ電流Ｉｃも低下して一定値が維持される。

【0031】

〔波形ｋ２〕キャパシタＣ０を有していない半導体装置（従来装置）のセンス電流検出信号Ｖｓｅｎｓｅのオシレーション波形である。コレクタ電流Ｉｃの上昇に伴って、センス電流検出信号Ｖｓｅｎｓｅにオシレーションが生じている。

【0032】

〔波形ｋ３〕メインＩＧＢＴ１ａのゲートとセンスＩＧＢＴ１ｂのゲートとがキャパシタＣ０を介して接続される本発明の半導体装置１－１のセンス電流検出信号Ｖｓｅｎｓｅのオシレーション波形である。

【0033】

半導体装置１－１では、メインＩＧＢＴ１ａのゲートとセンスＩＧＢＴ１ｂのゲートとを、ローパスフィルタとして機能するキャパシタＣ０を介して接続する構成を有しているため、キャパシタＣ０によってセンスＩＧＢＴ１ｂのゲート電圧の充電を所定時間遅延させることができる。このため、コレクタ電流Ｉｃの上昇に伴うセンス電流検出信号Ｖｓｅｎｓｅのオシレーションが抑制されている。

【0034】

すなわち、波形ｋ３のセンス電流検出信号Ｖｓｅｎｓｅのオシレーション電圧は、波形ｋ２のセンス電流検出信号Ｖｓｅｎｓｅのオシレーション電圧よりも低減している（オシレーション電圧低減Ａ）。さらに、波形ｋ３のセンス電流検出信号Ｖｓｅｎｓｅのオシレーション期間は、波形ｋ２のセンス電流検出信号Ｖｓｅｎｓｅのオシレーション期間よりも短縮している（オシレーション期間短縮Ｂ）。

【0035】

このように、本発明の構成により、センス電流検出信号Ｖｓｅｎｓｅの過渡センス期間において、センス電流検出信号Ｖｓｅｎｓｅに生じるオシレーションを抑制することが可能になる。なお、キャパシタＣ０は、ＩＧＢＴのゲートとエミッタ間に存在する寄生容量ではなく、ＩＧＢＴの動作時の空乏層の広がりやゲート電圧によるチャネルの開閉とは無関係のものである。

【0036】

＜半導体装置の変形例＞
図５は半導体装置の変形例を示す図である。半導体装置１－２は、メインＩＧＢＴ１ａ、センスＩＧＢＴ１ｂ、キャパシタＣ０および分圧回路１ｃを備える。分圧回路１ｃは、抵抗Ｒ１（第１の抵抗）および抵抗Ｒ２（第２の抵抗）を含む。

【0037】

メインＩＧＢＴ１ａのコレクタおよびセンスＩＧＢＴ１ｂのコレクタは、端子Ｃを介して電源電圧Ｖｃｃに接続される。メインＩＧＢＴ１ａのエミッタは、端子Ｅを介して負荷２に接続される。

【0038】

メインＩＧＢＴ１ａのゲートは、端子Ｇ、キャパシタＣ０の一端および抵抗Ｒ１の一端に接続される。センスＩＧＢＴ１ｂのゲートは、キャパシタＣ０の他端、抵抗Ｒ１の他端および抵抗Ｒ２の一端に接続される。抵抗Ｒ２の他端は、センスＩＧＢＴ１ｂのセンスエミッタおよび端子ＳＥに接続される。

【0039】

図６は過電流保護回路を含む半導体装置の構成の一例を示す図である。半導体装置１－２ａは、メインＩＧＢＴ１ａ、センスＩＧＢＴ１ｂ、キャパシタＣ０、抵抗Ｒ１、Ｒ２および過電流保護回路１０を備える。

【0040】

過電流保護回路１０は、抵抗Ｒｓ（電流検出用抵抗）および過電流検出回路１１を含む。抵抗Ｒｓの一端は、センスＩＧＢＴ１ｂのセンスエミッタ、抵抗Ｒ２の他端および過電流検出回路１１の入力端に接続され、抵抗Ｒｓの他端は、メインＩＧＢＴ１ａのエミッタおよび負荷２に接続される。

【0041】

上記のような半導体装置１－２ａでは、メインＩＧＢＴ１ａのゲートと、センスＩＧＢＴ１ｂのゲートとがキャパシタＣ０を介して接続され、さらにメインＩＧＢＴ１ａのゲート電圧を分圧して、分圧した電圧をセンスＩＧＢＴ１ｂのゲートに印加する抵抗Ｒ１、Ｒ２を有している。

【0042】

これにより、センス電流検出信号Ｖｓｅｎｓｅの過渡センス期間において、センス電流検出信号Ｖｓｅｎｓｅに生じるオシレーションを抑制することが可能になる。また、分圧抵抗によってセンスＩＧＢＴ１ｂのゲート電圧を調整できるため、オシレーションの抑制制御として、さらに自由度の高い設計が可能になる。

【0043】

図７は半導体装置の変形例を示す図である。半導体装置１－３は、メインＩＧＢＴ１ａ、センスＩＧＢＴ１ｂ、キャパシタＣ１および分圧回路１ｃを備える。分圧回路１ｃは、抵抗Ｒ１および抵抗Ｒ２を含む。

【0044】

メインＩＧＢＴ１ａのコレクタおよびセンスＩＧＢＴ１ｂのコレクタは、端子Ｃを介して電源電圧Ｖｃｃに接続される。メインＩＧＢＴ１ａのエミッタは、端子Ｅを介して負荷２に接続される。

【0045】

メインＩＧＢＴ１ａのゲートは、端子Ｇおよび抵抗Ｒ１の一端に接続される。センスＩＧＢＴ１ｂのゲートは、キャパシタＣ１の一端、抵抗Ｒ１の他端および抵抗Ｒ２の一端に接続される。センスＩＧＢＴ１ｂのセンスエミッタは、キャパシタＣ１の他端および抵抗Ｒ２の他端に接続される。

【0046】

図８は過電流保護回路を含む半導体装置の構成の一例を示す図である。半導体装置１－３ａは、メインＩＧＢＴ１ａ、センスＩＧＢＴ１ｂ、キャパシタＣ１、抵抗Ｒ１、Ｒ２および過電流保護回路１０を備える。過電流保護回路１０は、抵抗Ｒｓ（電流検出用抵抗）および過電流検出回路１１を含む。抵抗Ｒｓの一端は、センスＩＧＢＴ１ｂのセンスエミッタ、抵抗Ｒ２の他端、キャパシタＣ１の他端および過電流検出回路１１の入力端に接続され、抵抗Ｒｓの他端は、メインＩＧＢＴ１ａのエミッタおよび負荷２に接続される。

【0047】

上記のような半導体装置１－３ａでは、センスＩＧＢＴ１ｂのゲートと、センスＩＧＢＴ１ｂのセンスエミッタとがキャパシタＣ１を介して接続され、さらにメインＩＧＢＴ１ａのゲート電圧を分圧して、分圧した電圧をセンスＩＧＢＴ１ｂのゲートに印加する抵抗Ｒ１、Ｒ２を有している。このような構成においても、センス電流検出信号Ｖｓｅｎｓｅの過渡センス期間において、センス電流検出信号Ｖｓｅｎｓｅに生じるオシレーションを抑制することが可能になる。

【0048】

＜キャパシタの容量＞
図１、図２、図５、図６に示した半導体装置のキャパシタＣ０の容量（Ｆ）において、オシレーションを効果的に抑制する範囲としては、例えば、１Ｅ－１２から１Ｅ－０７の範囲である。また、この範囲のうちではキャパシタＣ０の容量（Ｆ）は、１Ｅ－１０が好ましい。

【0049】

また、図７、図８に示した半導体装置のキャパシタＣ１の容量（Ｆ）において、オシレーションを効果的に抑制する範囲としては、例えば、１Ｅ－１１から１Ｅ－０４の範囲である。また、この範囲のうちではキャパシタＣ１の容量（Ｆ）は、１Ｅ－９、１Ｅ－８、１Ｅ－７が好ましい。

【0050】

なお、上記は一例であり、キャパシタ容量の有効性範囲は、オシレーションの周波数（過渡センス期間内のオーバシュート周波数）とＩＧＢＴの入力容量（Ｃｉｅｓ）とのマッチングによって決定される。

【0051】

＜過電流保護装置＞
以下、本発明の半導体装置が適用される過電流保護装置について説明する。図９は過電流保護装置の構成の一例を示す図である。過電流保護装置１０－１は、入力端子ＩＮ、出力端子ＯＵＴ、電源端子ＶＴおよび接地端子ＧＮＤを備える。

【0052】

入力端子ＩＮには、マイコン等から出力されるパルス状の制御信号が入力される。出力端子ＯＵＴには負荷２が接続される。電源端子ＶＴには電源電圧Ｖｃｃが接続され、接地端子ＧＮＤにはグランド（ＧＮＤ）が接続される。

【0053】

また、過電流保護装置１０－１は、メインＩＧＢＴ１ａ、センスＩＧＢＴ１ｂ、キャパシタＣ０、抵抗Ｒｓ、過電流検出回路１１および制御回路１２を備える。制御回路１２は、論理回路１２ａおよびゲートドライバ１２ｂを含む。

【0054】

論理回路１２ａは、入力端子ＩＮを通じて入力された制御信号を受信してメインＩＧＢＴ１ａをオンまたはオフさせる論理信号を生成する。ゲートドライバ１２ｂは、論理回路１２ａから出力された論理信号にもとづいて、メインＩＧＢＴ１ａをオンまたはオフする駆動信号ｓ０を生成してメインＩＧＢＴ１ａのゲートに印加する。

【0055】

抵抗Ｒｓは、センスＩＧＢＴ１ｂのセンスエミッタおよびメインＩＧＢＴ１ａのエミッタの間に接続され、センスエミッタから流れ出るセンス電流が抵抗Ｒｓを流れることで生じる電位を検出する。それにより、センス電流がセンス電流検出信号Ｖｓｅｎｓｅとして検出される。

【0056】

過電流検出回路１１は、センス電流検出信号Ｖｓｅｎｓｅと基準電圧との比較によりメインＩＧＢＴ１ａが過電流状態であるか否かを検出し、過電流状態を検出した場合には過電流検出信号ｓ１を出力する。論理回路１２ａは、過電流検出信号ｓ１を検出すると、メインＩＧＢＴ１ａをオフさせる。

【0057】

このように、図１の半導体装置１の構成を有する過電流保護装置１０－１は、センス電流検出信号Ｖｓｅｎｓｅのオシレーションを抑制することができるので、オシレーションによる過電流検出回路１１の誤動作を防止して高精度の過電流検出・保護を行うことが可能になる。

【0058】

図１０は過電流保護装置の構成の一例を示す図である。過電流保護装置１０－２は、メインＩＧＢＴ１ａ、センスＩＧＢＴ１ｂ、キャパシタＣ０、抵抗Ｒ１、Ｒ２、Ｒｓ、過電流検出回路１１および制御回路１２を備える。過電流保護装置１０－２は、図５の半導体装置１－２を適用したものである。過電流保護装置１０－２においても、センス電流検出信号Ｖｓｅｎｓｅのオシレーションを抑制することができ、オシレーションによる過電流検出回路１１の誤動作を防止して高精度の過電流検出・保護を行うことが可能になる。

【0059】

図１１は過電流保護装置の構成の一例を示す図である。過電流保護装置１０－３は、メインＩＧＢＴ１ａ、センスＩＧＢＴ１ｂ、キャパシタＣ１、抵抗Ｒ１、Ｒ２、Ｒｓ、過電流検出回路１１および制御回路１２を備える。過電流保護装置１０－３は、図７の半導体装置１－３を適用したものである。過電流保護装置１０－３においてもセンス電流検出信号Ｖｓｅｎｓｅのオシレーションを抑制することができ、オシレーションによる過電流検出回路１１の誤動作を防止して高精度の過電流検出・保護を行うことが可能になる。

【0060】

以上説明したように、本発明によれば、電流モニタ用パワー半導体素子から出力されるセンス電流検出信号に生じるオシレーションに対して、オシレーション電圧の低減およびオシレーション期間の短縮化を行うことができ、オシレーションを抑制することが可能になる。また、素子数の少ない受動部品によって効果的にオシレーションを抑制することができるので、オシレーションを検出制御するための複雑な回路が不要であり、回路規模の増大を抑制するという効果も奏する。

【0061】

以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。さらに、前述した実施の形態のうちの任意の２以上の構成（特徴）を組み合わせたものであってもよい。

【0062】

上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。

【符号の説明】

【0063】

１ 半導体装置
１ａ 出力素子（メインＩＧＢＴ）
１ｂ 電流モニタ素子（センスＩＧＢＴ）
２ 負荷
ｓ０ 駆動信号
Ｃ０ キャパシタ
Ｇ 出力素子のゲートに接続される端子
Ｃ 出力素子および電流モニタ素子のコレクタに接続される端子
Ｅ 出力素子のエミッタに接続される端子
ＳＥ 電流モニタ素子のセンスエミッタに接続される端子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】