特許 7666876 ３Ｄ集積電気デバイス用の低応力誘電体層、平坦化方法、及び低温処理

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-04-14

(45)【発行日】2025-04-22

(54)【発明の名称】３Ｄ集積電気デバイス用の低応力誘電体層、平坦化方法、及び低温処理

(51)【国際特許分類】

   H01L 25/07 20060101AFI20250415BHJP

   H01L 25/065 20230101ALI20250415BHJP

   H01L 25/18 20230101ALI20250415BHJP

   H01L 23/15 20060101ALI20250415BHJP

   H01L 23/13 20060101ALI20250415BHJP

   H10F 30/00 20250101ALI20250415BHJP

【ＦＩ】

H01L25/08 H

H01L23/14 C

H01L23/12 C

H10F30/00

【請求項の数】 20

(21)【出願番号】P 2023578902

(86)(22)【出願日】2022-04-28

(65)【公表番号】

(43)【公表日】2024-07-05

(86)【国際出願番号】 US2022026698

(87)【国際公開番号】W WO2023278003

(87)【国際公開日】2023-01-05

【審査請求日】2023-12-21

(31)【優先権主張番号】17/361,859

(32)【優先日】2021-06-29

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】503455363

【氏名又は名称】レイセオン カンパニー

【住所又は居所原語表記】１１００ Ｗｉｌｓｏｎ Ｂｌｖｄ Ａｒｌｉｎｇｔｏｎ， Ｖｉｒｇｉｎｉａ ２２２０９ Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎 修

(72)【発明者】

【氏名】ファルク，チャド

(72)【発明者】

【氏名】キルコイン，シーン ピー．

(72)【発明者】

【氏名】ファレル，スチュアート

(72)【発明者】

【氏名】ミラー，エリック

(72)【発明者】

【氏名】クラーク，アンドリュー

【審査官】清水 稔

(56)【参考文献】

【文献】中国特許出願公開第１０５８７００９７（ＣＮ，Ａ）

【文献】中国特許出願公開第１１１５５４７６１（ＣＮ，Ａ）

【文献】中国特許出願公開第１０１７２８４０３（ＣＮ，Ａ）

【文献】特表２０１９－５１２８９０（ＪＰ，Ａ）

【文献】米国特許第０５４０１９８６（ＵＳ，Ａ）

【文献】米国特許第０４７８３５９４（ＵＳ，Ａ）

【文献】山寺秀哉，薄膜の熱応力測定と制御，豊田中央研究所Ｒ＆Ｄレビュー，日本，Ｖｏl．３４ Ｎｏ．１，ｐ．１９－２４，https://www.tytlabs.co.jp/en/japanese/review/rev341pdf/341_019yamadera.pdf

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２５／０７

Ｈ０１Ｌ ２３／１５

Ｈ０１Ｌ ２３／１３

Ｈ１０Ｆ ３０／００

(57)【特許請求の範囲】

【請求項1】

電気デバイスであって、
基板と、
前記基板によって支持された、１．０ＭＰａ・ｍ ^１／２ 未満のＫ _ＩＣ 破壊靱性を有する脆弱な材料と、
前記脆弱な材料の上に堆積された誘電体層であって、ビアホールを有する誘電体層と、
前記ビアホール内に配置された導電性の垂直インターコネクトと、を含み、
前記誘電体層によって前記脆弱な材料に与えられる任意の応力は、前記脆弱な材料の破壊応力よりも小さく、
前記導電性の垂直インターコネクトは、１５０℃以下の温度において他の対向するインターコネクトに拡散接合可能であり、
前記導電性の垂直インターコネクトは、前記誘電体層の熱膨張係数よりも高い熱膨張係数を有する、
電気デバイス。

【請求項2】

前記誘電体層は、２５℃～１５０℃の範囲の温度において堆積可能である、請求項１に記載の電気デバイス。

【請求項3】

前記誘電体層は、当該電気デバイスの製造及び動作中に０．０ＭＰａ～３．５ＭＰａの範囲の固有の二軸応力を有する、請求項１に記載の電気デバイス。

【請求項4】

前記誘電体層は、前記垂直インターコネクトの軸方向範囲の大部分を囲む、請求項１に記載の電気デバイス。

【請求項5】

前記誘電体層は窒化アルミニウム（ＡｌＮ_ｘ）である、請求項１に記載の電気デバイス。

【請求項6】

前記誘電体層は窒化ケイ素（ＳｉＮ_ｘ）である、請求項１に記載の電気デバイス。

【請求項7】

前記垂直インターコネクトはインジウムで形成される、請求項１に記載の電気デバイス。

【請求項8】

前記脆弱な材料は、１００℃～２５０℃の範囲の熱劣化温度を有する、請求項１乃至７のいずれかに記載の電気デバイス。

【請求項9】

前記脆弱な材料は、１５０℃の熱劣化温度を有するＨｇ_１－ｘＣｄ_ｘＴｅである、請求項１乃至７のいずれかに記載の電気デバイス。

【請求項10】

前記脆弱な材料は、光伝導体層を構成する、請求項９に記載の電気デバイス。

【請求項11】

当該電気デバイスは光検出器である、請求項１０に記載の電気デバイス。

【請求項12】

請求項１１に記載の電気デバイスである第１の電気デバイスと、
読み出し集積回路である第２の電気デバイスと、を含み、
前記第１の電気デバイスは、前記第２の電気デバイスに接合され、電気的に集積されている、
３Ｄ集積電気デバイス。

【請求項13】

電気デバイスを製造する方法であって、
基板の少なくとも一部を覆う誘電体層を形成することと、
前記誘電体層内にビアホールを形成することと、
前記ビアホール内に導電性の垂直インターコネクトを形成することと、を含み、
前記誘電体層を前記形成するときに、前記電気デバイスは、１００℃～２００℃の範囲の熱劣化温度を有する温度センシティブ材料を含み、
前記誘電体層を前記形成することは、前記温度センシティブ材料の前記熱劣化温度以下の温度で行われる、
方法。

【請求項14】

前記温度センシティブ材料は、１．０ＭＰａ・ｍ^１／２未満のＫ_ＩＣ破壊靱性を有する脆弱な材料であり、
前記誘電体層は、前記脆弱な材料の破壊応力よりも小さい応力を前記脆弱な材料に与える、
請求項１３に記載の方法。

【請求項15】

前記導電性の垂直インターコネクトは、前記誘電体層の熱膨張係数よりも高い熱膨張係数を有する、請求項１３に記載の方法。

【請求項16】

前記導電性の垂直インターコネクトは、１５０℃以下の温度において同じ材料の他の対向するインターコネクトに拡散接合可能である、請求項１３に記載の方法。

【請求項17】

前記温度センシティブ材料はＨｇ_１－ｘＣｄ_ｘＴｅであり、
前記誘電体層は窒化アルミニウム（ＡｌＮ_ｘ）または窒化ケイ素（ＳｉＮ_ｘ）であり、
前記垂直インターコネクトはインジウムである、
請求項１３乃至１６のいずれかに記載の方法。

【請求項18】

前記誘電体層を前記形成することは、
誘電体材料を堆積させて前記電気デバイスの上面を平坦化して、前記温度センシティブ材料を有する光伝導性材料層における潜在的な全厚さばらつきを補償すること、
を含む、請求項１３に記載の方法。

【請求項19】

前記誘電体材料を前記堆積させることは、前記光伝導性材料層と電気的に連通した１つ以上の電気コンタクトパッドを覆う誘電体層を堆積させることを含む、請求項１８に記載の方法。

【請求項20】

前記誘電体材料は窒化アルミニウム（ＡｌＮ_ｘ）または窒化ケイ素（ＳｉＮ_ｘ）であり、
前記誘電体材料を前記堆積させることは１５０℃以下の温度で行われる、
請求項１８または１９に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は全般的に、半導体デバイスに関し、より詳細には、たとえば低温３Ｄ集積で使用するための、低応力誘電体層を備えた半導体デバイス、平坦化方法、及び／または低温処理条件に関する。

【背景技術】

【0002】

半導体集積回路（ＩＣ）または他の半導体デバイスなどの電気デバイスは通常、シリコンウェハなどの基板内及び／または基板上に作製されて、その結果、ＩＣ領域が得られ、そのサイズと密度は一般的に、ＩＣの複雑さが増すとともに増加する。最近のＩＣ製造における１つの傾向は、ＩＣを互いに垂直方向に積み重ねて垂直方向に相互接続することによって、ＩＣの数及び／または異なるタイプのＩＣを増加させることである。一般的に、垂直方向に積層されるＩＣのそれぞれは、異なるサイズであり、異なるサイズのウェハーに由来し、異なる機能を有し、異なる材料で形成されるなどであり得る。

【0003】

ＩＣを垂直方向に積み重ねて集積するアプローチを実現するための従来の方法には、直接接合またはハイブリッド接合プロセスによるものがある。一般的に、所望する数の個々のＩＣを垂直に積層させた後に、積層した電気デバイスアセンブリに、対向するＩＣの構造（複数可）間に拡散を引き起こす温度処理を施して、積層したＩＣにわたる電気接続を備えた３Ｄ集積電気デバイス構造が得られる。

【発明の概要】

【0004】

たとえば光検出器などの一部の半導体デバイスに関する問題の１つは、このようなデバイスを利用する際に、温度の影響を受けやすい（temperature-sensitive；温度センシティブ）材料が必要となり得ることであり、その結果、これらのデバイスは、３Ｄ集積につながる処理条件及び３Ｄ集積中の処理条件の影響を受けやすくなるということである。一例としては、赤外線を検知するための光検出器は、Ｈｇ_１－ｘＣｄ_ｘＴｅ（一般的に、「ＭＣＴ」と称される）などの温度センシティブな光伝導体材料を利用する場合がある。材料の特性が悪影響を受けるＭＣＴの熱劣化温度は、約１５０℃である。

【0005】

一部の電気デバイスに関する他の問題は、そのアーキテクチャ内に脆弱な材料、たとえば破壊靱性が低い材料が組み込まれている場合があり、脆弱な材料に張力が与えられると、損傷が引き起され、及び／または材料の適切な動作が妨げられることである。ＭＣＴは、比較的小さい量の引っ張り歪みを受けたときに、損傷（たとえば、欠陥、亀裂伝播、及び／または界面破壊）及び／または電気的遮断（たとえば、圧電応答）を受けやすい脆弱な材料の例である。

【0006】

このような電気デバイスの製造を容易にするために、低応力誘電体層を低温で適用して、電気デバイス内のＭＣＴなどの材料の劣化を防止することは有用であろう。

【0007】

たとえば、低応力誘電体層を電気デバイスに約１５０℃未満の温度で適用して、ＭＣＴの劣化を防止してもよい。

【0008】

低応力誘電体層を、デバイス内の脆弱な材料（複数可）に与える応力が皆無かそれに近く、その劣化を防止するように構成してもよい。

【0009】

たとえば、低応力誘電体層が与える応力は、存在しても、脆弱な材料の降伏強度、極限引張強度、または破壊強度より小さくなり得る。たとえば、ＭＣＴのＫ_ＩＣ破壊靱性は、ビッカース押し込み試験により約０．２０ＭＰａ・ｍ^１／２であり得る。したがって、ＭＣＴを電気デバイス内で使用する場合、たとえば、低応力誘電体層がＭＣＴ層に与える引張応力は、存在しても、ＭＣＴ引張強度より小さくなり得る。例示的な実施形態では、たとえば、低応力誘電体層は、たとえば０．０ＭＰａ～３．５ＭＰａの範囲の固有の面内二軸応力を有し得る。

【0010】

光検出器などの電気デバイスの製造に関するさらに別の問題は、ＭＣＴなどの材料の堆積が、潜在的な全厚さばらつきが生じることがあり、それを取り除くためのさらなる処理ステップが必要となったり、他の電気デバイスとの３Ｄ集積がより難しくなったりし得ることである。

【0011】

したがって、電気デバイスの製造中に、誘電体の平坦化をもたらすように低応力誘電体層を堆積させて、デバイスの下層における潜在的な全厚さばらつきを補償してもよい。

【0012】

電気デバイスの３Ｄ集積を可能にするために、１つ以上の導電性の垂直インターコネクト構造を、低応力誘電体層の個々のビアホール内に形成し得る。ＭＣＴなどの温度センシティブ材料の劣化を避けるべく低温での３Ｄ集積を容易にするために、垂直インターコネクト（複数可）を、低温において他の対向するインターコネクトに拡散接合可能であるように構成してもよい。加えて、垂直インターコネクト（複数可）を、低応力誘電体層と協働してインターコネクト構造間のこのような拡散接合を可能にするように構成してもよい。

【0013】

一態様によれば、電気デバイスは、基板と、基板によって支持された低応力誘電体層であって、少なくとも１つのビアホールを有する低応力誘電体層と、ビアホール内に配置された導電性の垂直インターコネクトと、を含み、導電性の垂直インターコネクトは、１５０℃以下の温度において他の対向するインターコネクトに拡散接合可能であり、導電性の垂直インターコネクトは、低応力誘電体層の熱膨張係数よりも高い熱膨張係数を有する。

【0014】

別の一態様によれば、電気デバイスを製造する方法は、基板の少なくとも一部を覆う誘電体層を形成することと、誘電体層内にビアホールを形成することと、ビアホール内に導電性の垂直インターコネクトを形成することと、を含み、誘電体層を形成するときに、電気デバイスは、１００℃～２００℃の範囲の熱劣化温度を有する温度センシティブ材料を含み、誘電体層を形成することは、温度センシティブ材料の熱劣化温度よりも低い温度で行われる。

【0015】

別の一態様によれば、電気デバイスを製造する方法は、基板の少なくとも一部を覆う光伝導性材料層を堆積させることと、誘電体材料を堆積させて電気デバイスの上面を平坦化して、光伝導性材料層における潜在的な全厚さばらつきを補償することと、を含む。

【0016】

以下の説明及び添付図面では、本発明の特定の例示的な実施形態について詳細に述べる。しかし、これらの実施形態は、本発明の原理を使用してもよい種々の方法のうちのほんの少しを示すものである。本発明の他の目的、利点、及び新規特徴は、本発明の以下の詳細な説明を図面とともに考慮すると明らかになる。

【図面の簡単な説明】

【0017】

添付図面は本発明の種々の態様を示す。

【0018】

【図1A】実施形態による例示的な電気デバイスを製造する例示的な方法の少なくとも一部を示すフローチャートである。

【図1B】図１Ａにおける本方法から続くフローチャートであり、電気デバイスを３Ｄ集積する例示的なステップも示す図である。

【図2A】実施形態による例示的な電気デバイスを形成する例示的なプロセスステップを図示する概略断面図である。

【図2B】実施形態による例示的な電気デバイスを形成する例示的なプロセスステップを図示する概略断面図である。

【図2C】実施形態による例示的な電気デバイスを形成する例示的なプロセスステップを図示する概略断面図である。

【図2D】実施形態による例示的な電気デバイスを形成する例示的なプロセスステップを図示する概略断面図である。

【図2E】実施形態による例示的な電気デバイスを形成する例示的なプロセスステップを図示する概略断面図である。

【図2F】実施形態による例示的な電気デバイスを形成する例示的なプロセスステップを図示する概略断面図である。

【図2G】実施形態による例示的な電気デバイスを形成する例示的なプロセスステップを図示する概略断面図である。

【図3A】図２Ｇにおける例示的な電気デバイスを他の例示的な電気デバイスに３Ｄ集積する例示的なプロセスを図示する概略断面図である。

【図3B】図２Ｇにおける例示的な電気デバイスを他の例示的な電気デバイスに３Ｄ集積する例示的なプロセスを図示する概略断面図である。

【発明を実施するための形態】

【0019】

本開示による原理及び態様は、集積回路（ＩＣ）デバイスなどの電気デバイス、より詳細には、垂直方向に集積された半導体集積回路（ＩＣ）デバイス（たとえば、特定用途向け集積回路（ＡＳＩＣ）、焦点面アレイ及びインテリジェントイメージセンサ、メモリチップ、モノリシックマイクロ波集積回路（ＭＭＩＣ）、赤外線電気デバイス（たとえば、赤外線検出器）、アンテナ回路、ストリップライン、配電網など）に特に適用され、主にこのような文脈において以下に説明する。しかし、本開示による原理及び態様は、力のバランスを取り、それによってこのようなデバイスにおける湾曲量を制御するために、窒化アルミニウム引張層を設けることが望ましい、他の電気デバイスまたは電気回路全般に適用してもよいことが理解される。このような電気デバイスの非限定的な例は、受動無線周波数（ＲＦ）回路（たとえば、フィルタまたはアンテナアレイ）などの非半導体デバイス、またはダイオード、フォトセル、トランジスタ、センサなどの他の半導体デバイスを含み得る。例示的な電気デバイスを形成する例示的な方法はまた、能動電気デバイス及び受動電気デバイスの両方を垂直方向に集積することに適用でき得る。

【0020】

前述したように、一部の従来の電気デバイスに関する問題は、デバイス内の温度センシティブ材料が、昇温での処理条件の影響を受けやすい場合があることである。一部の従来の電気デバイスに関する他の問題は、そのアーキテクチャ内に脆弱な材料が組み込まれている場合があり、脆弱な材料に過剰な力が与えられると、損傷が引き起こされ、及び／または材料の適切な動作が妨げられることである。一部の従来の電気デバイスに関連するさらに他の問題は、デバイス内の一部の材料の堆積が、潜在的な全厚さばらつきが生じることがあり、それを取り除くためのさらなるプロセスステップが必要となったり、他の電気デバイスとの３Ｄ集積がより難しくなったりし得ることである。

【0021】

前述の問題の１つ以上を経験する電気デバイスの特定のタイプの１つは、デバイス光伝導体層としてＭＣＴ（Ｈｇ_１－ｘＣｄ_ｘＴｅ）を用いる光検出器である。ＭＣＴは、温度センシティブ材料であり、熱劣化温度は約１５０℃である。ＭＣＴはまた、比較的小さい量の引っ張り歪みを受けたときに、損傷（たとえば、欠陥、亀裂伝播、及び／または界面破壊）及び／または電気的遮断（たとえば、圧電応答）を受けやすい脆弱な材料の例である。たとえば、ＭＣＴのＫ_ＩＣ破壊靱性は、ビッカース押し込み試験により約０．２０ＭＰａ・ｍ^１／２であり得る。加えて、堆積したＭＣＴは、たとえば、３Ｄ集積に対する適合性を得るために製造中に考慮する必要があり得る潜在的な全厚さばらつきの影響を受けやすい。

【0022】

したがって、従来の電気デバイス設計に関する前述の問題のうちの１つ以上を解決し、より詳細には、ＭＣＴを利用する光検出器に関連する１つ以上の問題を解決する例示的な電気デバイスを本明細書に記載する。例示的な実施形態では、デバイスの絶縁誘電体層を約１５０℃未満の温度で堆積させて、ＭＣＴなどの温度センシティブ材料の劣化を防止する。その代わりにまたはそれに加えて、例示的な実施形態では、誘電体材料が、ＭＣＴなどのデバイス内の脆弱な材料（複数可）に与える応力が皆無かそれに近い低応力層をもたらすために適用される。その代わりにまたはそれに加えて、例示的な実施形態では、製造中に、誘電体の平坦化をもたらすように誘電体層を適用し、ＭＣＴ光伝導体層などのデバイスの下層における潜在的な全厚さばらつきを補償する。

【0023】

本明細書に記載の例示的な電気デバイスは、たとえば、読み出し集積回路（ＲＯＩＣ）などの他の電気デバイスとの３Ｄ集積に特に好適であり得る。したがって、このような３Ｄ集積を可能にするために、例示的な電気デバイスは、例示的な誘電体層によって少なくとも部分的に囲まれた１つ以上の導電性の垂直インターコネクト構造を含む。例示的な実施形態では、ＭＣＴなどの温度センシティブ材料の劣化を避けるべく低温での３Ｄ集積を容易にするために、垂直インターコネクト（複数可）を、ＭＣＴの劣化温度よりも低い温度などの低温において他の対向インターコネクトに拡散接合可能であるように構成し得る。その代わりにまたはそれに加えて、例示的な実施形態では、垂直インターコネクト（複数可）は、低応力誘電体層と協働して、例示的な誘電体材料の熱膨張係数よりも大きいインターコネクト（複数可）の熱膨張係数をもたらすなどにより、インターコネクト構造間のこのような拡散接合を可能にするように構成される。

【0024】

図１Ａは、実施形態に従った、光検出器半導体デバイスなどの例示的な電気デバイスを形成するための例示的な方法１００を示している。図示したように、図１Ａは概して、電気デバイスの基板を用意するステップ（ステップ１１２）と、基板を少なくとも部分的に覆う誘電体層を形成するステップ（ステップ１１４）とを含む。形成ステップ１１４は、以下のうちの１つ以上を含み得る。（ｉ）電気デバイス内の１つ以上の温度センシティブ材料の劣化温度以下の温度などの低温で誘電体層を形成するステップ（ステップ１１４ａ）、（ｉｉ）低応力状態をもたらすように誘電体層を形成するステップ（ステップ１１４ｂ）、たとえば、応力をまったく与えないか、または電気デバイス内の１つ以上の脆弱な材料の破壊応力（たとえば、極限引張強度、破壊強度、降伏強度）よりも小さい応力をもたらすステップ、及び／または（ｉｉｉ）電気デバイスの平坦化をもたらすように誘電体層を形成するステップ（ステップ１１４ｃ）、たとえば、デバイスの誘電体層の下にある１つ以上の層における潜在的な全厚さばらつきを緩和または除去するステップ。

【0025】

図１Ｂは、実施形態による図１Ａに示す方法１００の続きである。図示したように、図１Ｂは概して、誘電体層のビアホール内に少なくとも１つの導電性の垂直インターコネクトを形成するステップ（ステップ１１６）を含む。形成ステップ１１６は、以下のうちの１つ以上を含み得る。（ｉ）誘電体層の熱膨張係数よりも大きい熱膨張係数を有する垂直インターコネクト（複数可）を形成するステップ（ステップ１１６ａ）、（ｉｉ）低温で他の対向インターコネクトと拡散接合可能である垂直インターコネクト（複数可）を形成するステップ（ステップ１１６ｂ）。図示したように、例示的な方法１００は、電気デバイス（第１の電気デバイス）を、他の電気デバイス（第２の電気デバイス）と３Ｄ集積するために準備することを続け得る。また図２に示すように、第１の例示的な電気デバイスを製造する方法に続いて、例示的な実施形態により、第１及び第２の電気デバイスを互いに接合して３Ｄ集積電気デバイスを提供するステップ２１０を含む方法２００を提供し得る。

【0026】

図２Ａ～２Ｇは、方法１００による例示的な電気デバイス１０を形成するための例示的なプロセスステップを図示する概略断面図である。例示した実施形態では、半導体デバイス１０は、概して、基板１２と、基板１２によって支持された光伝導体層１４と、基板１２の少なくとも一部（たとえば、主表面）を覆う例示的な低応力誘電体層１６と、低応力誘電体層１６の個々のビアホール内の１つ以上の導電性の垂直インターコネクト１８とを含む光検出器１０である。当然のことながら、光伝導体１０の描写は例示的なものであり、本明細書で開示した原理及び態様により、任意の好適な形態の電気デバイスを用いてもよい。

【0027】

図２Ａと図１Ａのステップ１１２とを参照して、基板１２を用意するステップは、特定の用途に対して要求され得る電気デバイス１０に対する任意の好適な基板を用意することを含む。例示した実施形態では、誘電体層１６とインターコネクト１８とを支持する基板１２は、その他の層を支持する下部基板層１３及び光伝導体層１４を含む。例示的な実施形態では、光伝導体層１４は、テルル化カドミウム水銀（Ｈｇ_１－ｘＣｄ_ｘＴｅ）（「ＭＣＴ」とも称する）で形成される。下部基板層１３は、たとえばシリコン基板などの、その他の層を支持するように構成された任意の好適な基板とし得る。

【0028】

誘電体層１６より下の層（組み合わせて、本明細書では全般的に単に基板１２と称する）は、電気デバイス及び製造方法のタイプに応じて追加の層（図示せず）を含んでいてもよい。たとえば、光伝導体層１４（たとえば、ＭＣＴ）と下部基板層１３（たとえば、シリコン）との間に、１つ以上のバッファ層を設けてもよい。バッファ層は、カドミウム及びテルルを含んでいてもよく、上記のＭＣＴ光伝導体層１４の界面接合を改善し得る。加えて、１つ以上のパッシベーション層を光伝導体層１４の上に形成してもよい。パッシベーション層は、カドミウム及びテルルを含んでいてもよく、ＭＣＴ光伝導体層１４と、隣接した誘電体層１６との間の界面接合を改善し得る。

【0029】

さらに図２Ａを参照して、光伝導体層１４を覆うキャップ層２０を形成し得る。例示的な実施形態では、キャップ層２０はＣｄＴｅで形成されるが、ＳｉＮ_ｘまたは他の好適なパッシベーション層とすることができる。図示したように、少なくともキャップ層１８を貫いて開口部２１を形成して、下方の光伝導体層１４を露出させる。その後、インプラント２２を光伝導体層１４内に形成する。インプラント２２は、光伝導体層１４とのｐｎ接合を提供して、光電効果を可能にする。たとえば、光伝導体層１４がｎ型材料である場合には、インプラント２２をｐ型材料で形成して、ｐｎ接合を形成する。代替的に、光伝導体層１４がｐ型半導体である場合には、インプラント２２はｎ型インプラントとなる。したがって、例示的な光検出器１０では、入射ＩＲ光子が、下部基板層１３を（たとえば、ウィンドウを介して）通り抜けて、光伝導体層１４内のｐｎ接合と相互作用して光電流を生成することができ、該光電流がインターコネクト１８を介して伝達される。

【0030】

図２Ｂを参照して、光伝導体層１４内のｐｎ接合部で生成された電子をインターコネクト１８に移すために、電気コンタクトパッド２４を開口部２１内のインプラント２２上方に形成する。コンタクトパッド２４は、堆積及びパターニングを含む任意の好適な技法を使って形成され得る。図示したように、導電パッド２４はキャップ層２０の上面の上方に突出するように形成され得る。コンタクトパッド２４は、導電性金属を含む任意の好適な導電性材料または材料の組み合わせによって形成され得る。例示的な実施形態では、コンタクトパッド２４は、金属層２４ａ（たとえば、アルミニウム）と、光伝導体層１４との相互拡散を防止するために金属層２４ａの下にあるバリア層２４ｂ（たとえば、ＴｉＷ）とを含み得る。

【0031】

図２Ｃと図１Ａのステップ１１４とを参照して、例示的な誘電体層１６が、基板１２の少なくとも一部を覆うように形成される。誘電体層１６は、用途に要求され得る任意の好適な技法を介して任意の好適な材料によって形成され得る。図示したように、誘電体層１６は、少なくとも、キャップ層２０の上方に突出する電気コンタクトパッド２４を覆うように付与される。例示した実施形態では、誘電体層１６は、光伝導体層１４の横方向の範囲全体を覆い、光伝導体層１４の周辺端部を囲む。より詳細には、誘電体層１６は、電気デバイス１０の周辺端部まで延び得る。誘電体層１６は、電気絶縁、剛性／支持などの所望の機能を提供する任意の好適な厚さであってもよい。例示した実施形態では、たとえば、誘電体層の厚さは、２マイクロメートル（ミクロン）～４ミクロンの範囲であってもよい。

【0032】

前述し、図１Ａのステップ１１４ａに示したように、誘電体層１６は、電気デバイス１０内に含まれる任意の温度センシティブ材料の熱劣化温度よりも低い低温プロセスを用いてデバイス１０上に形成され得る。たとえば、光伝導体層１４内の温度センシティブなＭＣＴ材料の熱劣化温度は約１５０℃であり、したがって、誘電体層１６は、約２５℃～約１５０℃の範囲などの１５０℃よりも低い温度で形成される（たとえば、２５℃、５０℃、７５℃、８５℃、９０℃、１００℃、１２５℃、１４０℃、または１５０℃、記載値間のすべての範囲及び部分範囲を含む）。誘電体層を形成するための低温プロセスは、物理気相成長法（たとえば、ＰＶＤ反応性スパッタリング）などの好適な堆積プロセスを含み得る。ＭＣＴの代わりにまたはそれに加えて、異なる熱劣化温度を有する他の温度センシティブ材料を、誘電体層１６を形成する前にデバイス１０内に含めてもよく、したがって、誘電体層１６のプロセス温度は、任意のこのような温度センシティブ材料の最も低い劣化温度未満に留まることが好ましい。

【0033】

また前述し、図１Ａのステップ１１４ｂに示したように、誘電体層１６は、低応力層としてデバイス１０上に形成され得る。詳細には、誘電体層１６は、その処理パラメータを介して、層１６の低い引張応力または圧縮応力などの低い固有応力を有する構造を提供するように適応させ得る。例示的な実施形態では、低応力層は、デバイス内の脆弱な材料（複数可）に与える応力が皆無かそれに近く、それに対する損傷を防止するように構成された固有の面内二軸応力（もし存在しても）を有する。たとえば、光伝導体層１４のＭＣＴ材料は、約０．２０ＭＰａ・ｍ^１／２Ｋ_ＩＣの低い破壊靱性を有する脆弱な材料であり、したがって、特に張力を受けると損傷しやすい。したがって、デバイス１０の製造または動作中のＭＣＴ材料への悪影響を軽減するために、誘電体層１６は、ＭＣＴ層の破壊応力値よりも小さい応力（力）を与える固有応力値を有するように構成され得る。

【0034】

ＭＣＴの代わりにまたはそれに加えて、他の脆弱な材料を製造または動作中にデバイス１０内に含めてもよく、したがって、脆弱な材料（複数可）に応力（力）を与える誘電体層１６の固有応力値は、任意のこのような材料の最も低い破壊応力値よりも低いことが好ましい。誘電体材料１６の最大の面内二軸応力値を決定する１つの方法は、転位が滑って最低の歪みエネルギーに再構成する貫通転位滑り力を面内応力が超えるときを決定することである。一例として、また限定することなく、室温（２５℃）で、６０°混合バーガースベクトル上の（１１１）配向材料が、約０．５ＭＰａ（圧縮または引張）で生じるであろう。貫通転位が生じると、滑りによってベースにミスフィットラインが残り、活性領域にある場合はノイズが増加する可能性がある。同じ配向及び欠陥タイプでの貫通転位の形成が、７μｍ厚の材料に対して約３ＭＰａで生じる。材料にすでに転位があった場合、面内応力が最低の応力エネルギー構成に緩和されると、次に転位が、さらなる３ＭＰａ面内応力の後に形成される。このような方法を一例として使用すると、当業者であれば、誘電体層１６の最大の面内二軸応力は、３．５ＭＰａを超えるべきではないと決定することができる。したがって、低応力誘電体層１６は、たとえば、０．０ＭＰａ～３．５ＭＰａの範囲内の固有の面内二軸応力を有し得る。

【0035】

さらに図２Ｃを参照し、また図１Ａのステップ１１４ｃも参照して、誘電体層１６は、誘電体層１６の下にあるデバイスの部分における潜在的な全厚さばらつきを補償する平坦化を提供するように電気デバイス１０に適用され得る。一般的に、このような平坦化には、電気デバイス１０の表面の平坦性または平面性を増加させることが含まれる。たとえば、下部基板１３（たとえば、シリコン基板）は比較的平坦または平面であり得るが、デバイス１０が種々の製造ステップを経るにつれて、異なる材料、形状、及び深さの層が、異なる成長または堆積技術によって堆積されて、デバイス表面の平坦性または平面性の低下につながる。たとえば、ＭＣＴは、比較的柔らかい材料（たとえば、モース硬度が約４．０）である。したがって、例示的な実施形態では、誘電体層１６を、その時点までのデバイス１０における潜在的な全厚さばらつきを減らすかまたはなくす平坦化を提供するように形成する。このような平坦化を容易にするために、誘電体層１６を、図２Ｃに示すステップで、その時点でのデバイス１０内のすべての構造を覆う好適な厚さで適用することができ、こうして平坦化されたかまたは平らな誘電体層１６の上面が提供され得る。

【0036】

前述した機能の（ｉ）低応力、（ｉｉ）低い処理温度、及び（ｉｉｉ）高められた平坦化のそれぞれを達成する、誘電体層１６用の材料の１つの例示的なタイプは、窒化アルミニウム（ＡｌＮ_ｘ、本明細書では単にＡｌＮとも称する）である。同じ機能のそれぞれを達成する誘電体層１６用の材料の他の例示的なタイプは、窒化ケイ素（ＳｉＮ_ｘ、本明細書では単にＳｉＮとも称する）である。当業者であれば分かるように、ＡｌＮまたはＳｉＮを形成するときの具体的な処理条件は、その微細構造、及び低い固有応力などの特徴的な特性に影響し得る。例示的な実施形態では、ＡｌＮまたはＳｉＮは、低温（たとえば、１５０℃未満）スパッタリングプロセス（反応性スパッタリングなど）中に形成され、その微細構造における多結晶度が増加した材料を形成することができる。当然のことながら、電気デバイスにおける所望の特性及びデバイス１０内の他の材料との協働に応じて、１つ以上の他の好適な技法によって形成される他の好適な誘電体材料（または材料の組み合わせ）を、誘電体層１６において利用してもよい。

【0037】

図２Ｄを参照して、誘電体層１６を形成した後に、コンタクトパッド２４の位置に対応するように、１つ以上のビアホール２６を誘電体層１６内に形成する。ビアホール２６の形成は、パターン形成及びエッチングなどの任意の好適な技法によって行われ得る。図示したように、ビアホール２６の形成後、誘電体層１６は依然として、コンタクトパッド２４の上面の上方の高さにある。

【0038】

図２Ｅに、ベース層２８の堆積を示す。例示した実施形態では、ベース層２８は、誘電体層１６のビアホールの上面及び個々の側面を覆い、電気コンタクトパッド２４の個々の上面を覆う。ベース層２８は、垂直インターコネクト１８（図２Ｆに示し、以下に説明する）を形成する材料の電気化学メッキを容易にする好適な金属で形成され得る。例示した実施形態では、たとえば、ベース層２８はスズ（Ｓｎ）で形成され、ＰＶＤプロセスによって堆積される。

【0039】

図２Ｆと図１Ｂのステップ１１６とを参照するに、垂直インターコネクト１８を形成する材料が電気デバイス１０に適用される。インターコネクト材料は、任意の好適な処理技術で形成された任意の好適な導電性材料で形成され得る。例示した実施形態では、インターコネクト材料は、デバイス１０の上面を覆うように電気化学メッキプロセスを介して堆積される伝導層３０として形成される。メッキプロセスによって、比較的低い温度で比較的短い時間に比較的厚い層が提供され得る。図示したように、伝導層３０の厚さは、ビアホール２６の残りの部分がインターコネクト材料によって充填され（３０ａに示す）、余分に積んだ領域３０ｂがビアホール２６の外側に形成されるようなものである。メッキは１つの好適な技法であり得るが、当然のことながら、インターコネクト１８を形成する方法は、蒸着、スパッタリング、または化学気相プロセス（たとえば、電子ビーム、ＰＶＤ、またはＣＶＤ）などの任意の好適な堆積プロセスとすることができる。このような代替的なプロセスでは、ベース層２８（たとえば、スズ層）は必要でない場合がある。一般的に、伝導層３０を形成するための処理ステップは、デバイス１０内の任意の温度センシティブ材料の熱劣化温度よりも低い温度で行われ得る。

【0040】

前述し、図１Ｂのステップ１１６ａに示したように、インターコネクト１８を形成する材料は、誘電体層１６の熱膨張係数（ＣＴＥ）より大きい熱膨張係数を有し得る。これにより、完全に形成されたインターコネクト構造１８（図２Ｇに示す）が、他の電気デバイス５０（図３Ａに示す）との３Ｄ集積を容易にすることが可能になり得る。これは、インターコネクト１８と周囲の誘電体層１６との間のＣＴＥ不一致に起因して、昇温接合ステップ中に、各デバイス１０、５０におけるインターコネクト１８、５２間の界面において圧縮応力を形成することによって行われる。

【0041】

また前述し、図１Ｂのステップ１１６ｂに示したように、電気デバイス１０のインターコネクト１８を形成する材料は、電気デバイス１０内の温度センシティブ材料の熱劣化温度よりも低い温度で、第２のデバイス５０の対向インターコネクト５２と拡散接合可能であるとし得る。前述したように、光伝導体層１４内の温度センシティブなＭＣＴ材料の熱劣化温度は約１５０℃であり、したがって、インターコネクト１８、５２は、約１５０℃以下の温度で拡散接合可能であるとし得る。ＭＣＴの代わりにまたはそれに加えて、異なる熱劣化温度を有する他の温度センシティブ材料をデバイス１０内に含めてもよく、したがって、インターコネクト材料の拡散接合温度は、任意のこのような温度センシティブ材料の最も低い劣化温度とほぼ同じ温度またはそれより低くされ得る。

【0042】

図２Ｆにおける伝導層３０として形成され、前述の機能の（ｉ）導電性であること、（ｉｉ）ＣＴＥが誘電体層１６のＣＴＥよりも大きいこと、（ｉｉ）ＭＣＴなどの温度センシティブ材料の劣化温度よりも低い温度で拡散接合可能であることのそれぞれを満たすインターコネクト１８用の材料の１つの例示的なタイプは、インジウム（Ｉｎ）である。しかし、所望の特性及びデバイス１０内の他の材料との協働に応じて、他の好適な材料を用いてもよいことが理解される。

【0043】

図２Ｇと図１Ｂのステップ１１８とを参照するに、他の電気デバイスとの３Ｄ集積用に電気デバイスを準備するステップが示されている。このプロセスは、以前のステップでの伝導層の余分に積んだ部分３０ｂを、該当する場合にはメッキベース層２８の余分に積んだ部分とともに除去する化学機械研磨（ＣＭＰ）を含み得る。図示したように、この結果、誘電体層１６のビアホール内に導電性材料（たとえば、インジウム）が配置され、個々の垂直インターコネクト構造１８が形成される。例示的な実施形態では、個々の垂直インターコネクト１８は、その軸方向範囲の大部分、より詳細には全体が、誘電体層１６によって囲まれている。また誘電体層１６は、電気コンタクトパッド２４の大部分も囲んでいる。またＣＭＰプロセスにより、電気デバイス１０の実質的に平坦な上面が得られ、個々のインターコネクト１８の上面は誘電体層１６の上面と同じ水平面上にあるが、ＣＭＰプロセスによってインターコネクト１８の多少のディッシングが存在し得る。

【0044】

例示的な実施形態では、３Ｄ集積用に電気デバイス１０を準備することは、誘電体層１６の上面に接合層を適用することも含んでいてよい。例示した実施形態では、接合層は位置３２に示す。接合層はコンフォーマル誘電体膜とし得る。接合層によって、第２の電気デバイス５０の対向する接合層（位置５４に示す）との界面接合が得られる。接合は、接合層間のファンデルワールス力による周囲室温接合を含んでいてもよく、これは、昇温での共有結合性フュージョン接合によってさらに促進され得る。接合層は、非金属材料、たとえば酸化物、より詳細には、酸化ケイ素（ＳｉＯ_ｘ）、たとえば、二酸化ケイ素（たとえば、溶融シリカまたはＳｉＯ_２）であってもよい。接合層は、方法１００中の任意の好適なステップにおいて、物理気相成長法、反応性物理気相成長法、化学気相成長法、プラズマ化学気相成長法、スパッタリング、またはスピンオンガラスプロセスを含む堆積プロセスなどの任意の好適な技法によって形成され得る。

【0045】

図３Ａと、図１Ｂの方法２００とに、第１の電気デバイス１０（たとえば、光検出器１０）と第２の電気デバイス５０との３Ｄ集積の開始を例示する。例示した実施形態では、第２の電気デバイス５０は、読み出し集積回路（ＲＯＩＣ）であり、これは、たとえば、基板５６、基板５６によって支持された誘電体層５８、及び第１の電気デバイス１０におけるインターコネクト１８に対応する１つ以上の導電性の垂直インターコネクト５２を含め、第１の電気デバイス１０と同じまたは類似のフィーチャのうちのいくつかを有し得る。基板５６は、ＲＯＩＣ回路と、インターコネクト構造１８、５２を介して光検出器１０から電子を受け取るための電気コンタクトとを含み得る。誘電体層５８は、低温での形成、低応力（低い固有応力値）を有すること、及び／またはＲＯＩＣ５０の処理中に平坦化を提供することを含めて、誘電体層１６と同じであってもよい。加えて、インターコネクト５２は、共に拡散接合するための適合性をもたらすためにインターコネクト１８と同じであってもよい。したがって、インターコネクト５２は、３Ｄ集積を容易にするために誘電体層５８より大きなＣＴＥを有することができ、インターコネクト５２の材料は低温でも拡散接合可能であることができる。前述したように、接合層（位置５４に示す）を第２の電気デバイス５０に適用してもよく、これは、互いに適合性のある接合をもたらすために第１の電気デバイス１０の接合層（位置３２に示す）と同じであってもよい。

【0046】

さらに図３Ａを参照して、３Ｄ集積プロセスは、第１の電気デバイス１０（たとえば、光検出器）を第２の電気デバイス５０（たとえば、ＲＯＩＣ）と接触させることを含んでおり、これは、標準周囲温度（すなわち、ＩＵＰＡＣ標準によれば２５℃）で行ってもよい。このステップの間に、接合層（たとえば、ＳｉＯ_ｘ）の露出した界面を互いに接触させてファンデルワールス結合を形成することによって、初期接合が生じ得る。このステップでは、それぞれのインターコネクト１８及び５２が、互いに位置合わせされ、互いに接触し得る。ＣＭＰプロセスによって、それぞれのインターコネクト１８、５２は、多少のディッシングを有する場合があり、したがって、インターコネクト１８とインターコネクト５２との間に小さいギャップ存在する場合がある。

【0047】

図３Ｂを参照し、図１Ｂのステップ２１０を参照するに、デバイス１０、５０を互いに昇温接合して３Ｄ集積電気デバイス７０を形成することによる第１のデバイス１０と第２のデバイス５０との３Ｄ集積が示されている。前述したように、インターコネクト１８、５２のそれらそれぞれの周囲の誘電体層１６、５８に対するＣＴＥ不一致によって、昇温プロセス中に、インターコネクト１８、５２は、それらの周囲の誘電体層１６、５８よりも大きく膨張して、それぞれのインターコネクト１８、５２の界面（破線８０で示す）において圧縮接触を行う。この圧縮接触は、ディッシングによって生じ得たインターコネクト１８、５２間のギャップを閉じることを可能にする。昇温プロセスでは、それぞれの接合層（たとえば、ＳｉＯ_ｘ）が共に共有結合し、インターコネクト１８、５２が共に融合して、一体化された接合層を貫いて延びるそれぞれの単一の一体化伝導性ポスト６０になる。

【0048】

前述したように、インターコネクト１８、５２は好ましくは、デバイス１０内の温度センシティブ材料（複数可）の熱劣化温度とほぼ等しいか、それよりも低い温度で拡散接合を可能にする材料で形成される。たとえば、ＭＣＴの熱劣化温度は約１５０℃であり、インジウムはそれ自体と約１５０℃で拡散接合可能である。たとえば、ＭＣＴを使用する例示的な実施形態では、インターコネクト構造１８、５２の拡散接合は、１４０℃から１５０℃未満までの範囲の温度で起こるが、ＡｌＮ層がＭＣＴのそのカプセル化によって堆積された後は、より昇温となり得る。しかし、熱劣化温度及び拡散接合温度には、温度センシティブ材料（たとえば、ＭＣＴ）またはインターコネクト（たとえば、Ｉｎ）のいずれの機能にも大きく影響しない多少のオーバーラップがあり得ることが理解される。たとえば、昇温接合は、ＭＣＴを著しく劣化させることなく、約１６０℃の温度で行われ得る。

【0049】

例示的な電気デバイス１０及び／または３Ｄ集積電気デバイス７０の例示的な形成について上記で説明してきたが、当然のことながら、本明細書に記載の原理及び態様により代替的な構成も使用することができる。

【0050】

たとえば、脆弱な材料として主にＭＣＴに言及しているが、当然のことながら、電気デバイス内の他の領域において他の脆弱な材料を使用してもよく、その場合、脆弱な材料（複数可）に与える応力が皆無かそれに近い低応力誘電体層１６を設けることが望ましいとし得る。一般的に、低応力層の固有の面内二軸応力レベルは、約－１０．０ＭＰａ～約＋１０．０ＭＰａの範囲であり得る。低応力誘電体層に対する応力の許容レベルは、誘電体層が脆弱な材料（複数可）に与える応力（力）の量に関連し得る。したがって、本明細書で使用する場合、用語「低応力」は、脆弱な材料の破壊応力値よりも小さい応力（力）を与える応力値を示すことを意味する。一般的に、「脆弱な材料」は、Ｋ_ＩＣ破壊靱性が１ＭＰａ・ｍ^１／２未満の材料である。「破壊応力値」は、本明細書で使用する場合、通常は材料の「強度」を言い、これには、材料の基礎をなす機能（たとえば、機械的及び／または電気的特性）がかなり劣化するかまたは機能しなくなる降伏強度、極限強度、破壊強度、破壊靱性などが含まれ得る。前述したように、誘電体材料１６の固有応力値を決定する少なくとも１つの方法は、材料の面内応力が貫通転位滑り力を超えるときを決定することである。

【0051】

また、温度センシティブ材料として主にＭＣＴに言及しているが、当然のことながら、電気デバイス内の他の領域において他の温度センシティブ材料を用いてもよく、その場合、低温で形成できる誘電体層１６を設けることが望ましいとし得る。一般的に、誘電体層１６の低温形成は、約７５℃～約１５０℃、より詳細には９０℃～１２５℃の範囲の温度、より詳細には約１００℃で行い得る。誘電体層１６を処理するための許容可能な温度は、温度センシティブ材料（複数可）の熱劣化温度に関連し得る。したがって、本明細書で使用する場合、用語「低温」は、温度センシティブ材料の熱劣化温度とほぼ等しいか、それよりも低い温度値を意味する。本明細書で使用する場合、用語「熱劣化温度」は、材料に対する熱の作用により、物理的、機械的、及び電気的特性などの特性の損失が生じる温度を意味する。熱劣化によるこのような特性の損失は、微細構造または組成の変化、時間依存性の変形及び結果としての損傷累積、環境攻撃及び昇温での環境との加速的な反応の効果などによって示され得る。たとえば、熱劣化温度には、物質が化学的に分解（化学結合が切断）して１つ以上の構成要素になる熱分解が起こる温度が含まれ得る。また熱分解温度には、そのような材料に対する融解温度、ガラス転移温度、共晶形成温度、沸騰／揮発温度などが含まれ得る。

【0052】

非限定的な例として、電気デバイス内で使用するいくつかの例示的な温度センシティブ材料及びその熱劣化温度には、以下が含まれる。共晶融解温度が１８３℃である鉛スズ（ＰｂＳｎ）、融解温度が約９５℃であるビスマス鉛スズ（ＢｉＰｂＳｎ）、共晶融解温度が約１３８℃であるビスマススズ（ＢｉＳｎ）、融解温度が約１１８℃であるインジウムスズ（５２％Ｉｎ：４８％Ｓｎ）、融点が約１５５℃であるインジウム（Ｉｎ）、融点が約２３０℃であるスズ（Ｓｎ）、融点が約４０℃であるルビジウム（Ｒｂ）、熱劣化温度が約１８０℃であるテルル化カドミウム（ＣｄＴｅ）またはテルル化カドミウム亜鉛（ＣｄＺｎＴｅ）、熱劣化温度が約１５０℃であるテルル化カドミウム水銀（Ｈｇ_１－ｘＣｄ_ｘＴｅ）。したがって、本開示による温度センシティブ材料の熱劣化温度は５０℃～２５０℃の範囲とし得る。前述したように、そのステップにおいて温度センシティブ材料を含む電気デバイスに対して行われる各処理ステップが、温度センシティブ材料の熱劣化温度とほぼ等しいか、それよりも低い値に保持される場合、有用であり得る。

【0053】

本明細書では、基板、基板によって支持された誘電体層、及び誘電体層を通って延びる導電性の垂直インターコネクトを含む例示的な電気デバイスについて説明している。誘電体層は、デバイス内の温度センシティブ材料の熱劣化温度よりも低い低温で形成され得る。誘電体層は、応力をまったく与えないか、またはデバイス内の脆弱な材料の破壊応力よりも小さい応力を与える低応力層とし得る。誘電体層は、処理ステップ中に、そのステップにおける電気デバイスを平坦化するように形成され得る。垂直インターコネクトは、デバイス内の温度センシティブ材料の熱劣化温度よりも低い低温で、他の対向インターコネクトと拡散接合可能とし得る。垂直インターコネクトは、３Ｄ集積を容易にするために誘電体層の熱膨張係数（ＣＴＥ）より高いＣＴＥを有し得る。

【0054】

より詳しい実施形態（複数可）によれば、電気デバイスは、光検出器であって、低応力で、低固定電荷であり、誘電体層を接合する前に堆積されるＭＣＴ層（またはその上のパッシベーション層）に十分に接着する低温誘電体層をもたらす光検出器である。そして、酸化物－酸化物接合を、ＲＯＩＣ接合層に適応させることができる。誘電体層は、低応力でありＭＣＴ及びＳｉＯ_ｘ接合層の両方に効果的に接合するＡｌＮまたはＳｉＮ誘電体であってもよい。電気デバイスのアーキテクチャは、平坦な表面トポロジーを有しており、光検出器アレイをＲＯＩＣに隣接して接合することができる。ＲＯＩＣ層内の金属貫通ビアインターコネクトが、複合構造を１５０℃未満の温度で加熱することによって光検出器と接合する。金属インターコネクトの熱膨張係数が周囲の誘電体と比べて高いため、金属は、対向する金属インターコネクト内まで延びて、シームレスな一体型の電気インターコネクト構造が形成される。

【0055】

当然のことながら、本明細書及び特許請求の範囲に開示されたすべての範囲及び比率の限界は、すべての値、記載値間の範囲及び部分範囲を含めて、任意の方法で組み合わせてもよい。用語「約」は、本明細書で使用する場合、記載値の±１０％までのばらつき、たとえば、記載値の±１０％、±９％、±８％、±７％、±６％、±５％、±４％、±３％、±２％、±１％、±０．０１％、または±０．０％、によって規定される範囲内にある任意の値、ならびにこのような記載値に介在する値を指す。

【0056】

本明細書で使用する場合、「上部」、「下部」、「頂部」、「底部」、「左」、「右」、「水平」、「垂直」などの位置または方向の用語は、たとえば、図２Ｈに示すように、水平位置で見たときの例示的な電気デバイスを参照してのものである。これは、これらのデバイスを、製造されるとき、他の電気デバイス内に実装されるとき、パッケージされるときなどに種々の他の位置に配向できることを認識して行われる。

【0057】

本明細書で使用する場合、用語「上に配置される（ｄｉｓｐｏｓｅｄ ｏｎ）」、「上に配置される（ｄｉｓｐｏｓｅｄ ｏｎｔｏ）」、「上に堆積される」、「の下にある」、「を覆う」などは、ある要素と他の要素との直接または間接的な接触を指し、一方で用語「上に直接（ｄｉｒｅｃｔｌｙ ｏｎ）」または「上に直接（ｄｉｒｅｃｔｌｙ ｏｎｔｏ）」は、ある要素と他の要素との直接接触を指すが、要素間の間接的な接触は指さない。

【0058】

当然のことながら、特に記載のない限り、「ａ」、「ａｎ」、及び／または「ｔｈｅ」への言及には、１つ以上が含まれていてもよく、単数形の項目への言及には複数形の項目が含まれていてもよい。語句「及び／または」は、そのように接合された要素の「いずれかまたは両方」、すなわち、ある場合には接続的に存在し、他の場合には離接的に存在する要素を意味すると理解すべきである。明らかにそれとは反対の指示がない限り、具体的に特定された要素と関連するか関連しないかにかかわらず、「及び／または」節によって具体的に特定される要素以外の他の要素が随意に存在し得る。したがって、非限定的な例として、「Ａ及び／またはＢ」への言及は、「含む（ｃｏｍｐｒｉｓｉｎｇ）」などのオープンエンド言語とともに使用される場合、一実施形態では、Ｂ抜きのＡ（随意にＢ以外の要素を含む）、別の実施形態では、Ａ抜きのＢ（随意にＡ以外の要素を含む）、さらに他の実施形態では、Ａ及びＢの両方（随意に他の要素を含む）などを指すことができる。

【0059】

用語「または」は、上記で規定した「及び／または」と同じ意味であると理解すべきである。たとえば、リスト内の項目を分離するとき、「または」または「及び／または」は包含的であると、すなわち、ある数またはリストの要素のうちの、少なくとも１つを含むが、２つ以上も含み、随意にさらなる非リストの項目も含むものと解釈されるものとする。「のうちの１つのみ」または「のうちの正確に１つ」などの、明らかに反対の指示をする用語のみ、ある数またはリストの要素のうちの厳密に１つの要素を含むことを指し得る。全般的に、用語「または」は、本明細書で使用する場合、「いずれか」、「のうちの１つ」、「のうちの１つのみ」、または「のうちの厳密に１つ」などの排他性の用語が先行するとき、排他的な選択肢（すなわち「一方または他方であるが両方ではない」）を示すものとしてのみ解釈されるものとする。

【0060】

「含む（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「運ぶ」、「有する」、「含む」、「伴う」、「保持する」、「で形成される」などの移行用語または語句は、オープンエンドであると、すなわち、特に明記しない限り、含むが限定されないことを意味すると理解すべきである。

【0061】

本発明を特定の好ましい実施形態または実施形態（複数）に関して図示し説明してきたが、本明細書及び添付図面を読んで理解すれば、同等な変更及び修正が当業者には想起されることが明らかである。詳細には、前述の要素（コンポーネント、アセンブリ、デバイス、組成物など）によって行われる種々の機能に関して、このような要素を説明するために使用される用語（「手段」への言及を含む）は、特に断りのない限り、本明細書で例示した本発明の例示的な実施形態または実施形態（複数）における機能を行う開示した構造と構造的に同等ではなくても、説明した要素の特定の機能を行う（すなわち、機能的に等価な）任意の要素に対応することが意図される。加えて、本発明の特定の特徴を、いくつかの例示した実施形態のうちの１つ以上に関してのみ上記で説明してきたが、このような特徴は、任意の所与または特定の用途に対して望ましい及び有利であり得るように、他の実施形態の１つ以上の他の特徴と組み合わせてもよい。

【図1A】

【図1B】

【図2A】

【図2B】

【図2C】

【図2D】

【図2E】

【図2F】

【図2G】

【図3A】

【図3B】