特許 7669413 増幅器のアーキテクチャ、フロントエンドモジュール及び無線デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-04-18

(45)【発行日】2025-04-28

(54)【発明の名称】増幅器のアーキテクチャ、フロントエンドモジュール及び無線デバイス

(51)【国際特許分類】

   H03F 1/56 20060101AFI20250421BHJP

   H03F 3/20 20060101ALI20250421BHJP

   H03G 3/30 20060101ALI20250421BHJP

【ＦＩ】

H03F1/56

H03F3/20

H03G3/30 Z

【請求項の数】 20

【外国語出願】

(21)【出願番号】P 2023075552

(22)【出願日】2023-05-01

(62)【分割の表示】P 2021174427の分割

【原出願日】2017-08-30

(65)【公開番号】P2023100806

(43)【公開日】2023-07-19

【審査請求日】2023-05-10

(31)【優先権主張番号】62/381,851

(32)【優先日】2016-08-31

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】503031330

【氏名又は名称】スカイワークス ソリューションズ，インコーポレイテッド

【氏名又は名称原語表記】ＳＫＹＷＯＲＫＳ ＳＯＬＵＴＩＯＮＳ，ＩＮＣ．

(74)【代理人】

【識別番号】100083806

【弁理士】

【氏名又は名称】三好 秀和

(74)【代理人】

【識別番号】100111235

【弁理士】

【氏名又は名称】原 裕子

(74)【代理人】

【識別番号】100195257

【弁理士】

【氏名又は名称】大渕 一志

(72)【発明者】

【氏名】ハゲラーツ、 ヨハネス ヤコブス エミール マリア

(72)【発明者】

【氏名】イ、 ジュンヒョン

(72)【発明者】

【氏名】チョ、 ジョシュア ヘソク

(72)【発明者】

【氏名】パディヤナ、 アラビンド クマル

(72)【発明者】

【氏名】アガーワル、 ビプル

【審査官】工藤 一光

(56)【参考文献】

【文献】特表２０１０－５２８５４５（ＪＰ，Ａ）

【文献】特開２００２－２１７６４８（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１５／０１３７８８４（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１３／０３１４１６４（ＵＳ，Ａ１）

【文献】特表２０１６－５０８７０２（ＪＰ，Ａ）

【文献】特開２０１６－１０３８１９（ＪＰ，Ａ）

【文献】特表２０１６－５００９６８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｆ１／００－３／７２

Ｈ０３Ｇ３／００－３／３４

Ｈ０４Ｂ１／１８

(57)【特許請求の範囲】

【請求項1】

増幅器のアーキテクチャであって、
複数の入力ノード及び一の出力ノードを有する信号増幅器と、
前記複数の入力ノードと前記一の出力ノードとの間に結合されたバイパスブロックと、
前記信号増幅器に結合されたデジェネレーションスイッチング回路と、
前記複数の入力ノードに結合されたシャットダウンスイッチブロックと
を含み、
前記信号増幅器は、複数の利得モードのうちの選択された利得モードに基づいて、前記複数の入力ノードの一つにおいて受信した入力信号を増幅し、増幅された出力信号を前記一の出力ノードに与えるように構成され、
前記デジェネレーションスイッチング回路は、可変インピーダンス段に動作可能に結合されて、前記選択された利得モードに基づいて前記可変インピーダンス段を基準電位ノードから選択的に分離するスイッチを含み、
前記複数の利得モードは、前記複数の入力ノードからの信号を、前記バイパスブロックを通るように向けることによって前記デジェネレーションスイッチング回路をバイパスする低利得モードを含み、
前記シャットダウンスイッチブロックは、前記低利得モードにおいて前記複数の入力ノードから分離されるように構成される、アーキテクチャ。

【請求項2】

前記可変インピーダンス段は、前記選択された利得モードに基づいてインピーダンスを与えるように構成される、請求項１のアーキテクチャ。

【請求項3】

前記可変インピーダンス段はさらに、複数のあつらえられたインピーダンスを与えるように構成される、請求項１のアーキテクチャ。

【請求項4】

前記複数のあつらえられたインピーダンスは、前記増幅された出力信号に、前記複数のあつらえられたインピーダンスを有する前記デジェネレーションスイッチング回路に結合されていない信号増幅器よりも線形性を増加させるように構成される、請求項３のアーキテクチャ。

【請求項5】

前記可変インピーダンス段は、前記複数の利得モードのうちの第１の利得モードのための第１のあつらえられたインピーダンスと、前記複数の利得モードのうちの第２の利得モードのための第２のあつらえられたインピーダンスとを与えるように構成される、請求項３のアーキテクチャ。

【請求項6】

前記第１のあつらえられたインピーダンスは前記第２のあつらえられたインピーダンスよりも大きく、
前記第２の利得モードは、前記第１の利得モードよりも大きな増幅を与える、請求項５のアーキテクチャ。

【請求項7】

前記信号増幅器は、前記複数の入力ノードにおいて複数の入力信号を受信するように構成され、
受信した個々の信号が、異なる信号周波数帯域内の周波数を有する、請求項１のアーキテクチャ。

【請求項8】

前記信号増幅器は、個々の入力ポートにおいて受信された信号を、他の受信された信号の増幅から独立して増幅するように構成される、請求項７のアーキテクチャ。

【請求項9】

前記シャットダウンスイッチブロックは前記一の出力ノードに結合されない、請求項１のアーキテクチャ。

【請求項10】

前記シャットダウンスイッチブロックは、前記複数の入力ノードのうちの一の入力ノードを、前記一の入力ノードが使用されていない間に前記基準電位ノードに選択的に結合するように構成される、請求項１のアーキテクチャ。

【請求項11】

前記デジェネレーションスイッチング回路の前記スイッチは、前記可変インピーダンス段の複数のインダクタの異なる組み合わせを前記信号増幅器に選択的に結合するように構成された複数のトランジスタを含む、請求項１のアーキテクチャ。

【請求項12】

前記複数のトランジスタはそれぞれが、前記可変インピーダンス段を前記基準電位ノードから分離するべく前記複数の利得モードのうちのバイパスモードにおいてオフにされるように構成される、請求項１１のアーキテクチャ。

【請求項13】

フロントエンドモジュールであって、
複数のコンポーネントを受容するように構成されたパッケージ基板と、
前記パッケージ基板に実装された可変利得増幅器アセンブリと、
前記パッケージ基板に実装されたフィルタアセンブリと、
前記パッケージ基板に実装された制御器と
を含み、
前記可変利得増幅器アセンブリは、
複数の入力ノード及び一の出力ノードを有する信号増幅器と、
前記信号増幅器の前記複数の入力ノードに結合されたシャットダウンスイッチブロックと
を含み、
前記信号増幅器は、複数の利得モードのうちの選択された利得モードに基づいて、前記複数の入力ノードの一つにおいて受信した入力信号を増幅し、増幅された出力信号を前記一の出力ノードに与えるように構成され、
前記可変利得増幅器アセンブリはまた、前記信号増幅器に結合されたデジェネレーションスイッチング回路、及び前記複数の入力ノードと前記一の出力ノードとの間に結合されたバイパスブロックも含み、
前記デジェネレーションスイッチング回路は、可変インピーダンス段に動作可能に結合されて、前記選択された利得モードに基づいて前記可変インピーダンス段を基準電位ノードから選択的に分離するスイッチを含み、
前記複数の利得モードは、前記複数の入力ノードからの信号を、前記バイパスブロックを通るように向けることによって前記デジェネレーションスイッチング回路をバイパスする低利得モードを含み、
前記フィルタアセンブリは、前記複数の入力ノードのうちの選択入力に周波数帯域を選択するべく前記可変利得増幅器アセンブリに結合され、
前記制御器が、前記可変利得増幅器アセンブリを制御して前記複数の利得モードを与えることにより、前記低利得モードにおいて前記デジェネレーションスイッチング回路の前記スイッチが、前記デジェネレーションスイッチング回路を前記基準電位ノードから分離し、
前記シャットダウンスイッチブロックは、前記低利得モードにおいて前記複数の入力ノードから分離されるように構成される、フロントエンドモジュール。

【請求項14】

前記可変インピーダンス段は、複数のあつらえられたインピーダンスを前記信号増幅器に与えるように構成される、請求項１３のフロントエンドモジュール。

【請求項15】

前記可変利得増幅器アセンブリはさらに、前記信号増幅器の前記複数の入力ノードに結合された中間利得モードフィードバックブロックをさらに含み、
前記中間利得モードフィードバックブロックは、前記複数の利得モードのうちのいくつかの利得モードのためのフィードバックを前記信号増幅器に与えるように構成される、請求項１３のフロントエンドモジュール。

【請求項16】

無線デバイスであって、
ダイバーシティアンテナと、
前記ダイバーシティアンテナに結合されて信号を受信し、周波数帯域を選択経路に沿うように選択するフィルタアセンブリと、
可変利得増幅器アセンブリと、
制御器と
を含み、
前記可変利得増幅器アセンブリは、
複数の入力ノード及び一の出力ノードを有する信号増幅器と、
前記信号増幅器の前記複数の入力ノードに結合されたシャットダウンスイッチブロックと
を含み、
前記信号増幅器は、複数の利得モードのうちの選択された利得モードに基づいて、前記複数の入力ノードの一つにおいて受信した入力信号を増幅し、増幅された出力信号を前記一の出力ノードに与えるように構成され、
前記可変利得増幅器アセンブリはまた、前記信号増幅器に結合されたデジェネレーションスイッチング回路、及び前記複数の入力ノードと前記一の出力ノードとの間に結合されたバイパスブロックも含み、
前記デジェネレーションスイッチング回路は、可変インピーダンス段に動作可能に結合されて、前記選択された利得モードに基づいて前記可変インピーダンス段を基準電位ノードから選択的に分離するスイッチを含み、
前記複数の利得モードは、前記複数の入力ノードからの信号を、前記バイパスブロックを通るように向けることによって前記デジェネレーションスイッチング回路をバイパスする低利得モードを含み、
前記制御器が、前記可変利得増幅器アセンブリを制御して前記複数の利得モードを与えることにより、前記低利得モードにおいて前記デジェネレーションスイッチング回路の前記スイッチが、前記デジェネレーションスイッチング回路を前記基準電位ノードから分離し、
前記シャットダウンスイッチブロックは、前記低利得モードにおいて前記複数の入力ノードから分離されるように構成される、無線デバイス。

【請求項17】

前記可変インピーダンス段は、複数のあつらえられたインピーダンスを前記信号増幅器に与えるように構成される、請求項１６の無線デバイス。

【請求項18】

前記バイパスブロックは、前記バイパスブロックを選択的に前記基準電位ノードに結合するシャントスイッチを含む、請求項１のアーキテクチャ。

【請求項19】

前記スイッチは、前記可変インピーダンス段と前記基準電位ノードとの間に直列に接続されている、請求項１のアーキテクチャ。

【請求項20】

前記可変インピーダンス段は、直列に接続された複数のインダクタを含む、請求項１９のアーキテクチャ。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、無線通信アプリケーション用の増幅器に関する。

【0002】

関連出願の相互参照
本願は、２０１６年８月３１日に出願された「デジェネレーションスイッチングブロッ
ク及び低損失バイパス機能を有するマルチ入力増幅器」との名称の米国仮出願第６２／３
８１，８５１号の優先権を主張する。その全体がすべての目的のために、参照として明示
的に組み入れられる。

【背景技術】

【0003】

無線通信デバイスは典型的に、受信した無線周波数（ＲＦ）信号を増幅するべく構成さ
れたフロントエンドモジュールにコンポーネントを含む。フロントエンドモジュールは、
異なるレベルの増幅を与える複数の利得モードを含み得る。

【先行技術文献】

【特許文献】

【0004】

【文献】米国特許出願公開第２０１０／０３２１１１３（Ａ１）号明細書

【文献】米国特許出願公開第２０１４／０２０３８７２（Ａ１）号明細書

【発明の概要】

【0005】

一定数の実装によれば、本開示は、入力信号を受信して増幅された出力信号を生成する
べく構成された可変利得段と、当該可変利得段に結合されて当該可変利得段の複数の利得
レベルを与えるべく構成されたデジェネレーションスイッチングブロックとを含む可変利
得信号増幅器に関する。

【0006】

いくつかの実施形態において、信号は無線周波数信号を含む。いくつかの実施形態にお
いて、増幅器は、可変利得段をバイパスするバイパス経路と可変利得段を通過する増幅経
路とを選択的に与えるように構成される。

【0007】

いくつかの実施形態において、デジェネレーションスイッチングブロックはさらに、あ
つらえられたインピーダンスを可変利得段に与えるように構成される。さらなる実施形態
において、あつらえられたインピーダンスは、当該あつらえられたインピーダンスを有す
るデジェネレーションスイッチングブロックに結合されない可変利得段と比べ、増幅され
た出力信号において改善された線形性を与えるように構成される。さらなる実施形態にお
いて、デジェネレーションスイッチングブロックは、複数の利得レベルの第１の利得レベ
ルに対して第１のあつらえられたインピーダンスを与え、複数の利得レベルの第２の利得
レベルに対して第２のあつらえられたインピーダンスを与えるように構成される。なおも
さらなる実施形態において、第１のあつらえられたインピーダンスは第２のあつらえられ
たインピーダンスよりも大きく、第１の利得レベルは第２の利得レベルよりも低い。

【0008】

いくつかの実施形態において、増幅器はまた、可変利得段及びデジェネレーションスイ
ッチング回路を制御する増幅制御信号を生成するように構成された制御回路も含む。さら
なる実施形態において、制御回路は、複数の利得レベルに対応する複数の増幅制御信号を
与えるように構成される。

【0009】

いくつかの実施形態において、増幅器はさらに、可変利得段の入力部に結合された中間
利得モードフィードバックブロックを含む。中間利得モードは、複数の利得レベルの部分
集合のためのフィードバックを可変利得段に与えるように構成される。さらなる実施形態
において、中間利得モードフィードバックブロック及びデジェネレーションスイッチング
ブロックは、中間利得フィードバックブロック及びデジェネレーションスイッチングブロ
ックが存在しない増幅器と比べ、増幅された出力信号に改善された線形性を与える。

【0010】

いくつかの実施形態において、増幅器はさらに、可変利得段の入力部に結合されたバイ
パスブロックを含む。バイパスブロックは、可変利得段を含まないバイパス経路を与える
べく、複数の利得レベルの低利得レベルにおいてアクティブにされるように構成される。
さらなる実施形態において、バイパス経路は、デジェネレーションスイッチングブロック
を含まない。

【0011】

いくつかの実施形態において、増幅器はさらに、可変利得段の出力部に結合されたカス
コードバッファを含む。いくつかの実施形態において、増幅器はさらに、可変利得段に結
合された複数の入力ノードを含む。さらなる実施形態において、増幅器は、複数の入力ノ
ードにおいて複数の入力信号を受信するように構成され、受信した個々の信号は、異なる
信号周波数帯域内の周波数を有する。なおもさらなる実施形態において、増幅器は、個々
の入力ポートにおいて受信した信号を、他の受信した信号の増幅から独立して増幅するよ
うに構成される。

【0012】

一定数の実装によれば、本開示は、様々な利得レベルを有して当該様々な利得レベルに
関連付けられた様々なインピーダンス値を与えるように構成された信号増幅器に結合され
た可変インピーダンス段と、当該可変インピーダンス段に動作可能に関連付けられて当該
可変インピーダンス段を基準電位ノードから選択的に分離するべく実装されたスイッチと
を含むデジェネレーションスイッチング回路に関する。

【0013】

いくつかの実施形態において、信号増幅器は、無線周波数信号を増幅するように構成さ
れる。いくつかの実施形態において、回路に与えられたバイパス経路が、可変インピーダ
ンス段をバイパスする。

【0014】

いくつかの実施形態において、様々なインピーダンス値は、当該様々な利得レベルに関
連付けられた様々なインピーダンス値を有するデジェネレーションスイッチング回路に結
合されない信号増幅器と比べ、信号増幅器の改善された線形性を与えるように構成される
。さらなる実施形態において、可変インピーダンス段は、様々な利得レベルの第１の利得
レベルに対して第１のあつらえられたインピーダンス値を与え、様々な利得レベルの第２
の利得レベルに対して第２のあつらえられたインピーダンス値を与えるように構成される
。

【0015】

いくつかの実施形態において、回路はさらに、可変インピーダンス段及びスイッチを制
御する増幅制御信号を生成するように構成された制御回路を含む。さらなる実施形態にお
いて、制御回路は、様々な利得レベルに対応する複数の増幅制御信号を与えるように構成
される。

【0016】

一定数の実装によれば、本開示は、可変利得信号増幅器を含むフロントエンドアーキテ
クチャに関する。可変利得信号増幅器は、入力信号を受信して増幅された出力信号を生成
するべく構成された可変利得段と、当該可変利得段に結合されて当該可変利得段の複数の
利得レベルを与えるように構成されたデジェネレーションスイッチングブロックとを含む
。フロントエンドアーキテクチャはまた、可変利得信号増幅器に結合されて当該可変利得
信号増幅器の選択入力に周波数帯域を向けるフィルタアセンブリも含む。フロントエンド
アーキテクチャはまた、複数の利得モードを与えるべく可変利得信号増幅器を制御するよ
うに実装された制御器も含む。低利得モードでは、可変利得信号増幅器は、可変利得段を
バイパスする経路に沿うように信号を向ける。

【0017】

いくつかの実施形態において、デジェネレーションスイッチングブロックはさらに、あ
つらえられたインピーダンスを可変利得段に与えるように構成される。さらなる実施形態
において、あつらえられたインピーダンスは、当該あつらえられたインピーダンスを有す
るデジェネレーションスイッチングブロックに結合されない可変利得段と比べ、増幅され
た出力信号において改善された線形性を与えるように構成される。さらなる実施形態にお
いて、デジェネレーションスイッチングブロックは、複数の利得レベルの第１の利得レベ
ルに対して第１のあつらえられたインピーダンスを与え、複数の利得レベルの第２の利得
レベルに対して第２のあつらえられたインピーダンスを与えるように構成される。

【0018】

一定数の実装によれば、本開示は、ダイバーシティアンテナと、信号を受信しかつ選択
経路に沿うように周波数帯域を向けるべく当該ダイバーシティアンテナに結合されたフィ
ルタアセンブリとを含む無線デバイスに関する。無線デバイスはまた、入力信号を受信し
て増幅された出力信号を生成するべく構成された可変利得段と、当該可変利得段に結合さ
れて当該可変利得段の複数の利得レベルを与えるべく構成されたデジェネレーションスイ
ッチングブロックとを含む可変利得信号増幅器も含む。無線デバイスはまた、複数の利得
モードを与えるべく可変利得信号増幅器を制御するように実装された制御器も含む。低利
得モードでは、可変利得信号増幅器は、可変利得段をバイパスする経路に沿うように信号
を向ける。

【0019】

いくつかの実施形態において、デジェネレーションスイッチングブロックはさらに、あ
つらえられたインピーダンスを可変利得段に向けるように構成される。さらなる実施形態
において、あつらえられたインピーダンスは、当該あつらえられたインピーダンスを有す
るデジェネレーションスイッチングブロックに結合されない可変利得段と比べ、増幅され
た出力信号において改善された線形性を与えるように構成される。さらなる実施形態にお
いて、デジェネレーションスイッチングブロックは、複数の利得レベルの第１の利得レベ
ルに対して第１のあつらえられたインピーダンスを与え、複数の利得レベルの第２の利得
レベルに対して第２のあつらえられたインピーダンスを与えるように構成される。

【0020】

本開示をまとめる目的で所定の側面、利点及び新規な特徴が、ここに記載されてきた。
かかる利点の必ずしもすべてが、いずれかの特定の実施形態において達成されるというわ
けではない。よって、本開示の実施形態は、ここに教示される一つの利点又は一群の利点
を、ここに教示又は示唆される他の利点を必ずしも達成することなしに、達成又は最適化
する態様で実行することができる。

【図面の簡単な説明】

【0021】

【図1】一次アンテナ及びダイバーシティアンテナを有する無線デバイスを例示する。

【図2】ＤＲｘフロントエンドモジュール（ＦＥＭ）を含むダイバーシティ受信器（ＤＲｘ）構成を例示する。

【図3A】多数入力を受信して受信信号を利得段により選択的に増幅するか又はバイパスブロックを介してバイパス経路を与えるように構成されたマルチ入力利得段を含む可変利得増幅器構成例を例示する。

【図3B】一定の素子の付加とともに図３Ａの可変利得増幅器と同じコンポーネントを含む他の可変利得増幅器例を例示する。

【図3C】バイパススイッチが除外された図３Ａの可変利得増幅器と同様の他の可変利得増幅器例を例示する。

【図3D】一定の素子の付加とともに、図３Ｃの可変利得増幅器と同じコンポーネントを含む他の可変利得増幅器例を例示する。

【図4】入力信号を受信して増幅された出力信号を生成するべく構成された可変利得段を含む可変利得信号増幅器を例示する。

【図5】様々な利得レベルを有する信号増幅器に結合された可変インピーダンス段を含むデジェネレーションスイッチング回路を例示する。

【図6】図３Ｂの可変利得増幅器と同様に構成された可変利得増幅器構成例を例示する。

【図7A】図６の可変利得信号増幅器構成の動作モードの例を例示する。

【図7B】図６の可変利得信号増幅器構成の動作モードの例を例示する。

【図7C】図６の可変利得信号増幅器構成の動作モードの例を例示する。

【図8】図６の可変利得信号増幅器構成と同様であるが、バイパススイッチが除外された可変利得信号増幅器を例示する。

【図9】図６の可変利得信号増幅器構成と同様であるが、中間利得モードフィードバックモジュールの代わりにシャットダウンスイッチブロックを有する可変利得信号増幅器を例示する。

【図10】図９の可変利得信号増幅器構成と同様であるが、バイパススイッチが除外された可変利得信号増幅器１０１０を例示する。

【図11】いくつかの実施形態において、ダイバーシティ受信器構成のいくつか又はすべてが、モジュール内に全体的に又は部分的に実装され得ることを示す。

【図12】いくつかの実施形態において、ダイバーシティ受信器構成のいくつか又はすべてが、アーキテクチャ内に全体的に又は部分的に実装され得ることを示す。

【図13】ここに記載される一つ以上の有利な特徴を有する無線デバイス例を例示する。

【発明を実施するための形態】

【0022】

ここに与えられる見出しは、あったとしても、単なる便宜上であり、特許請求の範囲に
係る発明の範囲又は意味に必ずしも影響を与えるわけではない。

【0023】

概要

【0024】

図１は、一次アンテナ１６０及びダイバーシティアンテナ１７０を有する無線デバイス
１００を例示する。無線デバイス１００は、制御器１０２により制御され得るＲＦモジュ
ール１０６及び送受信器１０４を含む。送受信器１０４は、アナログ信号（例えば無線周
波数（ＲＦ）信号）とデジタルデータ信号との間の変換を行うように構成される。それを
目的として、送受信器１０４は、デジタル・アナログ変換器、アナログ・デジタル変換器
、ベース帯域アナログ信号を搬送波周波数に又は搬送波周波数から変調又復調する局所発
振器、デジタルサンプルとデータビット（例えば音声又は他のタイプのデータ）との間の
変換を行うベース帯域プロセッサ、又は他のコンポーネントを含み得る。

【0025】

ＲＦモジュール１０６は、一次アンテナ１６０と送受信器１０４との間に結合される。
ケーブル損失ゆえの減衰を低減するべくＲＦモジュール１０６が一次アンテナ１６０に物
理的に近くなり得るので、ＲＦモジュール１０６はフロントエンドモジュール（ＦＥＭ）
と称することができる。ＲＦモジュール１０６は、送受信器１０４のために一次アンテナ
１６０から受信した、又は一次アンテナ１６０を介して送信するべく送受信器１０４から
受信したアナログ信号に処理を施すことができる。それを目的として、ＲＦモジュール１
０６は、フィルタ、電力増幅器、低雑音増幅器、帯域選択スイッチ、減衰器、整合回路、
及び他のコンポーネントを含み得る。

【0026】

信号が無線デバイス１００に送信されるとき、信号は、一次アンテナ１６０及びダイバ
ーシティアンテナ１７０の双方において受信され得る。一次アンテナ１６０及びダイバー
シティアンテナ１７０は物理的に離間されているので、一次アンテナ１６０及びダイバー
シティアンテナ１７０における信号は異なる特性を有するように受信される。例えば、一
実施形態において、一次アンテナ１６０及びダイバーシティアンテナ１７０は、異なる減
衰、雑音、周波数応答及び／又は位相シフトの信号を受信することができる。送受信器１
０４は、信号に対応するデータビットを決定するべく異なる特性の信号の双方を使用する
ことができる。いくつかの実装において、送受信器１０４は、一次アンテナ１６０とダイ
バーシティアンテナ１７０とから当該特性に基づいて選択することができる。例えば、最
高の信号対雑音比のアンテナを選択することができる。いくつかの実装において、送受信
器１０４は、一次アンテナ１６０及びダイバーシティアンテナ１７０からの信号を組み合
わせ、組み合わされた信号の信号対雑音比を増加させる。いくつかの実装において、送受
信器１０４は、マルチ入力／マルチ出力（ＭｉＭｏ）通信を行うように信号を処理する。

【0027】

いくつかの実施形態において、ダイバーシティアンテナ１７０は、多数のセルラー周波
数帯域及び／又は無線ローカルエリアネットワーク（ＷＬＡＮ）周波数帯域の中の信号を
受信するように構成される。かかる実施形態において、無線デバイス１００は、ダイバー
シティ信号を異なる周波数範囲に分割するべく構成されたダイバーシティアンテナ１７０
に結合されたマルチプレクサ、スイッチングネットワーク及び／又はフィルタアセンブリ
を含み得る。例えば、マルチプレクサは、低帯域セルラー周波数を含む周波数範囲を通過
させる低域通過フィルタと、低帯域ＷＬＡＮ信号並びに中間帯域及び高帯域セルラー信号
を含む周波数範囲を通過させる帯域通過フィルタと、高帯域ＷＬＡＮ信号を含む周波数範
囲を通過させる高域通過フィルタとを含むように構成することができる。本例は、単なる
例示目的にすぎない。他例として、マルチプレクサは、高域通過フィルタ及び低域通過フ
ィルタの機能を与えるダイプレクサのような様々な異なる構成を有し得る。

【0028】

ダイバーシティアンテナ１７０が一次アンテナ１６０から物理的に離間しているので、
ダイバーシティアンテナ１７０は、ケーブル又はプリント回路基板（ＰＣＢ）トレースの
ような送信線を介して送受信器１０４に結合され得る。いくつかの実装において、送信線
は損失性であり、ダイバーシティアンテナ１７０において受信する信号を、送受信器１０
４に到達する前に減衰させる。よって、いくつかの実装において、ダイバーシティアンテ
ナ１７０において受信する信号には利得が適用される。利得（及びフィルタリングのよう
な他のアナログ処理）は、ダイバーシティ受信器モジュール１０８によって適用すること
ができる。かかるダイバーシティ受信器モジュール１０８は、ダイバーシティアンテナ１
７０の物理的に近くに配置されるので、ダイバーシティ受信器フロントエンドモジュール
と称することができる。その例がここに詳細に説明される。

【0029】

ＲＦモジュール１０６及びダイバーシティ受信器モジュール１０８は、一次アンテナ１
６０及びダイバーシティアンテナ１７０それぞれからの信号を増幅する複数の利得モード
を与えるように構成された可変利得増幅器１１０ａ、１１０ｂを含む。可変利得増幅器１
１０ａ、１１０ｂはそれぞれが、利得段１２０と、可変利得増幅器１１０ａ、１１０ｂの
一の利得モードに少なくとも部分的に基づいてインダクタンスを変化させるデジェネレー
ションスイッチングブロック１３０とを含み得る。可変利得増幅器１１０ａ、１１０ｂに
おいて受信した信号は利得段１２０を使用して増幅することができ、又は信号には、ここ
で詳述されるように、利得段１２０をバイパスすることが許容され得る。デジェネレーシ
ョンスイッチングブロック１３０の選択されるインダクタンス、バイパス経路、及び／又
は可変利得増幅器１１０ａ、１１０ｂの利得モードは、制御器１０２によって制御するこ
とができる。デジェネレーションスイッチングブロック１３０は、インダクタンスを変更
するように構成することができるので、可変利得増幅器１１０ａ、１１０ｂの性能は固定
インダクタンスの増幅器と比べて増加し得る。例えば、線形性を増加させることにより、
及び／又は増幅中に導入される雑音を低減することにより、性能を増加させることができ
る。可変利得増幅器１１０ａ、１１０ｂは、多数の入力信号を受信し、単数の信号又は複
数の出力信号を出力することができる。一定の実装において、個々の入力は、入力ポート
間の入力分離性を改善するべく、対応する個々のデジェネレーションスイッチングブロッ
クを有し得る。

【0030】

有利なことに、可変利得増幅器１１０ａ、１１０ｂのアーキテクチャは、スイッチを使
用することなくマルチ入力処理を与えることができる。可変利得増幅器１１０ａ、１１０
ｂは、有利なことに、あつらえられたインダクタンスを有するスイッチング可能デジェネ
レーションブロックを使用することにより、目標とする又は改善された線形性を達成する
ことができる。可変利得増幅器１１０ａ、１１０ｂは、バイパス経路にシャントスイッチ
を使用することにより、目標とする又は改善された入力対出力分離性を与えることができ
る。可変利得増幅器１１０ａ、１１０ｂは、低利得モードのような特定の利得モードにお
いて低損失ダイレクトバイパスモードを与えることができる。

【0031】

制御器１０２は、制御信号を生成するように、及び／又は無線デバイス１００の他のコ
ンポーネントに送信するように、構成することができる。いくつかの実施形態において、
制御器１０２は、モバイル産業プロセッサインタフェイスアライアンス（ＭＩＰＩ（登録
商標）アライアンス）が与える仕様に少なくとも部分的に基づく信号を与える。制御器１
０２は、無線デバイス１００の他のコンポーネントから信号を受信し、他のコンポーネン
トに受信される制御信号を決定するべく処理するように構成することができる。いくつか
の実施形態において、制御器１０２は、信号又はデータを分析し、無線デバイス１００の
他のコンポーネントに送信される制御信号を決定するように構成することができる。制御
器１０２は、無線デバイス１００が与える利得モードに基づいて制御信号を生成するよう
に構成することができる。例えば、制御器１０２は、利得モードを制御する制御信号を可
変利得増幅器１１０ａ、１１０ｂに送信することができる。同様に、制御器１０２は、デ
ジェネレーションスイッチングブロック１３０のインダクタンスを選択する制御信号を生
成するように構成することができる。制御器は、バイパス経路を与えるべく可変利得増幅
器１１０ａ、１１０ｂを制御する制御信号を生成するように構成することができる。

【0032】

いくつかの実装において、制御器１０２は、入力部において受信した入力信号のサービ
ス品質メトリックに基づいて増幅器制御信号を生成する。いくつかの実装において、制御
器１０２は、通信制御器から受信した信号に基づいて、ひいては当該受信した信号のサー
ビス品質（ＱｏＳ）メトリックに基づいて、増幅器制御信号を生成する。受信した信号の
ＱｏＳメトリックは、少なくとも部分的に、ダイバーシティアンテナ１７０において受信
したダイバーシティ信号（例えば入力部において受信した入力信号）に基づき得る。受信
した信号のＱｏＳメトリックはさらに、一次アンテナ１６０において受信した信号に基づ
き得る。いくつかの実装において、制御器１０２は、通信制御器から信号を受信すること
なく、ダイバーシティ信号のＱｏＳメトリックに基づいて増幅器制御信号を生成する。い
くつかの実装において、ＱｏＳメトリックは信号強度を含む。他例として、ＱｏＳメトリ
ックは、ビット誤り率、データスループット、伝送遅延又は他の任意のＱｏＳメトリック
を含み得る。いくつかの実装において、制御器１０２は、可変利得増幅器１１０ａ、１１
０ｂにおける増幅器の利得（及び／又は電流）を制御する。いくつかの実装において、制
御器１０２は、無線デバイスの他のコンポーネントの利得を、増幅器制御信号に基づいて
制御する。

【0033】

いくつかの実装において、可変利得増幅器１１０ａ、１１０ｂは、受信した信号を、増
幅器制御信号が示した複数の設定量の一つの利得によって増幅するように構成されたステ
ップ可変利得増幅器を含み得る。いくつかの実装において、可変利得増幅器１１０ａ、１
１０ｂは、受信した信号を、増幅器制御信号に比例し又は示される利得によって増幅する
ように構成された連続可変利得増幅器を含み得る。いくつかの実装において、可変利得増
幅器１１０ａ、１１０ｂは、増幅器制御信号が示した複数の設定量の一つの電流を引き込
むことにより、受信した信号を増幅するように構成されたステップ可変電流増幅器を含み
得る。いくつかの実装において、可変利得増幅器１１０ａ、１１０ｂは、増幅器制御信号
に比例する電流を引き込むことにより、受信した信号を増幅するように構成された連続可
変電流増幅器を含み得る。

【0034】

図２は、ＤＲｘフロントエンドモジュール（ＦＥＭ）２０８を含むダイバーシティ受信
器（ＤＲｘ）構成２００を例示する。ＤＲｘ構成２００は、ダイバーシティ信号を受信し
、フィルタアセンブリ２７２を介して当該ダイバーシティ信号をＤＲｘ ＦＥＭ１５０に
与えるように構成されたダイバーシティアンテナ１７０を含む。フィルタアセンブリ２７
２は、例えば、目標とする周波数範囲内の信号を、デジェネレーションスイッチング回路
２３０に結合されたマルチ入力増幅器２２０への各経路に沿うように選択的に向けるべく
構成されたマルチプレクサを含み得る。信号は、例えば、セルラー信号（例えば低、中、
高及び／又は超高帯域のセルラー周波数）、ＷＬＡＮ信号、ＢＬＵＥＴＯＯＴＨ（登録商
標）信号、ＧＰＳ信号等を含むがこれらに限られない無線周波数（ＲＦ）信号としてよい
。

【0035】

ＤＲｘ ＦＥＭ２０８は、フィルタアセンブリ２７２から受信したダイバーシティ信号
に処理を施すように構成される。例えば、ＤＲｘ ＦＥＭ２０８は、ダイバーシティ信号
を、セルラー及び／又はＷＬＡＮ周波数帯域を含み得る一つ以上のアクティブ周波数帯域
へとフィルタリングするように構成することができる。制御器１０２は、目標とするフィ
ルタに信号を選択的に向けてフィルタリングを達成するべく、ＤＲｘ ＦＥＭ２０８を制
御するように構成することができる。他例として、ＤＲｘ ＦＥＭ２０８は、増幅器２２
０を使用して、フィルタリングされた信号の一つ以上を増幅するように構成され得る。そ
れを目的として、ＤＲｘ ＦＥＭ２０８は、フィルタ、低雑音増幅器、帯域選択スイッチ
、整合回路及び他のコンポーネントを含み得る。制御器１０２は、ＤＲｘ ＦＥＭ２０８
を通るダイバーシティ信号用の経路をインテリジェントに選択するべく、ＤＲｘ ＦＥＭ
２０８におけるコンポーネントと相互作用をするように構成することができる。

【0036】

ＤＲｘ ＦＥＭ２０８は、処理されたダイバーシティ信号の少なくとも一部分を送受信
器１０４に送信する。送受信器１０４は、制御器１０２によって制御することができる。
いくつかの実装において、制御器１０２は、送受信器１０４内に実装することができる。

【0037】

ＤＲｘ ＦＥＭ２０８は、複数の利得モードを与えるように構成することができる。複
数の利得モードに対し、デジェネレーションスイッチング回路２３０の可変インピーダン
ス段２３２により、異なるインダクタンスを与えることができる。一つ以上の利得モード
において、可変インピーダンス段２３２のスイッチ２３４を、増幅器２２０に結合された
インピーダンス（例えばインダクタンス）を選択するように構成することができる。これ
は、例えば、増幅プロセスの線形性を改善するように行うことができる。このような選択
可能インピーダンスは、マルチ入力増幅器アーキテクチャに埋め込むことができる。

【0038】

いくつかの実施形態において、増幅段に結合された選択可能インピーダンス、例えばＬ
ＮＡ、の利用により、線形性及び／又はＩＩＰ３を改善することができる。スイッチ２３
４を有する可変インピーダンス段２３２により、有益なことに、特定の利得モード及び／
又は信号振幅のために望ましい又は目標とするインピーダンスに、増幅器２２０を結合す
ることが可能となり得る。いくつかの実施形態において、ＤＲｘ構成２００は、低利得モ
ードで動作するときに増幅をバイパスし、他の利得モードで動作するときに増幅器２２０
で信号を増幅するように構成される。これにより、有利なことに、ＤＲｘ構成２００が、
特定の利得モードにおける線形性を改善することができる。

【0039】

いくつかの実施形態において、増幅器２２０は、複数の入力信号を受信して単数の出力
信号を与えるように構成される。一定の実施形態において、増幅器２２０は、複数の入力
信号を受信して対応する複数の出力信号を与えるように構成することができる。フィルタ
アセンブリ２７２は、特定の周波数帯域に対応する信号を、増幅器２２０への指定経路に
沿うように向けるべく構成することができる。一定の実装において、増幅器２２０は、受
信した信号に対し異なる利得モードを与えることができる。可変インピーダンス段２３２
は、増幅器２２０に結合されたスイッチ２３４を使用して、異なるインピーダンスを選択
することができる。選択されたインピーダンスは、少なくとも部分的に、増幅器２２０の
利得モードに基づく。一定の実装において、増幅器２２０は、バイパス構成においては信
号がバイパス経路を通過するように動作することができ、増幅構成においては信号が増幅
経路を通過するように動作することができる。選択されたインピーダンスは、可変インピ
ーダンス段２３２により与えられる。これにより、有利なことに、ＤＲｘ ＦＥＭ２０８
は、線形性（例えばＩＩＰ３）及び／又は雑音指数（ＮＦ）へのマイナスの影響を、バイ
パス経路及び／又は可変インピーダンスを選択的に与えることがない構成と比べて低減し
ている間に、可変利得及び／又は複数の利得モードを与えることができる。増幅器２２０
は、望ましい又は目標とする増幅を与えるように構成された任意の適切な増幅器回路を含
み得る。いくつかの実施形態において、増幅器２２０は低雑音増幅器（ＬＮＡ）回路を含
み、これは、複数の入力部又はマルチ入力ＬＮＡにおいて受信された複数の周波数帯域（
例えばセルラー周波数帯域及び／又はＷＬＡＮ周波数帯域）からの信号を増幅するべく構
成される。しかしながら、ここに記載される実施形態が、低雑音増幅器を利用する実装に
限られず、任意の様々な増幅器を使用する実装も含むことを理解すべきである。

【0040】

増幅器２２０は、複数の利得モードに少なくとも部分的に基づいて信号を増幅するよう
に構成することができる。例えば、増幅器２２０は、第１利得モードのために第１の増幅
又は利得を与え、第２利得モードのために第２の増幅又は利得を与え等のように構成する
ことができる。増幅器２２０は、増幅器２２０に与えられる利得を制御する制御器１０２
によって制御することができる。例えば、制御器１０２は、望ましい又は目標とする利得
を示す信号を増幅器２２０に与えることができ、増幅器２２０は目標とする利得を与える
ことができる。制御器１０２は、例えば、無線デバイスにおける他のコンポーネントから
、目標とする利得の指標を受信し、当該指標に少なくとも部分的に基づいて増幅器２２０
を制御することができる。同様に、デジェネレーションスイッチング回路２３０は、増幅
器２２０の利得モード及び／又は目標とする利得に少なくとも部分的に基づいて制御する
ことができる。

【0041】

制御器１０２は、あつらえられたインピーダンスを選択的に与えるべくＤＲｘ ＦＥＭ
２０８を制御するように構成することができる。例えば、制御器１０２及びＤＲｘ ＦＥ
Ｍ２０８は、利得モードに少なくとも部分的に基づいて目標とするインピーダンスを与え
るべく、可変インピーダンス段２３２を制御してスイッチ２３４を構成することができる
。他例として、制御器１０２及びＤＲｘ ＦＥＭ２０８は、少なくとも部分的に利得モー
ドに基づいてバイパス経路を与えるべく、増幅器を制御することができる。他例として、
制御器１０２及びＤＲｘ ＦＥＭ２０８は、増幅器２２０を使用して複数の利得モードを
与えることができる。

【0042】

可変利得増幅器のアーキテクチャ例

【0043】

フロントエンドモジュールは一般に、受信した信号を増幅するべく、低雑音増幅器（Ｌ
ＮＡ）のような増幅器を含む。様々な利得モードを与える無線デバイスにおいて、性能を
改善するべく、可変の又はあつらえられたインピーダンスを利得段に選択的に与えること
が有利となり得る。同様に、少なくとも一つの利得モードに対し、性能を改善する（例え
ば線形性を改善する）べく利得段をバイパスすることが有利となり得る。

【0044】

したがって、ここに与えられるのは、可変利得増幅器の利得モードに少なくとも部分的
に依存してデジェネレーションブロック及び／又はフィードバックブロックに可変の又は
あつらえられたインピーダンスを選択的に与える可変利得増幅器である。これにより、有
利なことに、一つ以上の利得モードにおいて性能ペナルティが低減又は排除される。さら
に、可変インピーダンスを、目標とする利得モードにおける増幅プロセスの線形性を改善
するように構成することができる。同様に、可変利得増幅器は、信号品質を改善するべく
、低利得モードにおいて低損失バイパスモードを与えるように構成することができる。

【0045】

図３Ａは、マルチ入力利得段３１２を含む可変利得増幅器構成例３１０ａを例示する。
マルチ入力利得段３１２は、多数の入力を受信して当該受信した信号を利得段３２０によ
って選択的に増幅するか又はバイパスブロック３４０を通るバイパス経路を与えるように
構成される。利得段３２０は、デジェネレーションスイッチングブロック３３０に結合さ
れる。デジェネレーションスイッチングブロック３３０は、可変利得増幅器構成３１０ａ
の利得モードに少なくとも部分的に基づいてあつらえられたインピーダンスを選択的に与
えるように構成される。一定の実装において、マルチ入力利得段３１２は、別個の入力ポ
ートにおいて多数の信号を受信するように構成される。別個の入力ポートはそれぞれが、
一つ以上の特定のセルラー周波数帯域にある信号を受信するように構成される。例えば、
第１帯域の信号が第１入力ポートで受信され、第２帯域の信号が第２入力ポートで受信さ
れ、第３帯域の信号が第３入力ポートで受信される。

【0046】

可変利得増幅器３１０ａは、スイッチングネットワークを使用することなくマルチ入力
処理を与えるように構成することができる。可変利得増幅器３１０ａは、デジェネレーシ
ョンスイッチングブロック３３０の使用を通じて相対的に高い線形性を達成するように構
成することができる。一定の実装において、バイパスブロック３４０はシャントスイッチ
を含む。シャントスイッチは、かかるスイッチを有する構成と比べて高い入力対出力分離
性を与えることができる。可変利得増幅器３１０ａは、入力部からの信号を、バイパスブ
ロック３４０を通るが利得段３２０を通らないように向けることによって低損失ダイレク
トバイパスモードを与えるように構成することができる。低損失ダイレクトバイパスモー
ドは、例えば低利得モードに実装することができる。

【0047】

可変利得増幅器３１０ａは、電圧を電流利得段３２０に与えるマルチ入力利得段３１２
を含む。マルチ入力利得段３１２は、入力間の分離性を与えるように構成することができ
る。いくつかの実施形態において、可変利得増幅器３１０ａは、各入力部に対するデジェ
ネレーションスイッチングブロック３３０を含んで入力部をさらに分離させることができ
る。

【0048】

デジェネレーションスイッチングブロック３３０は、インピーダンスを利得段３２０入
力部に与えるように構成される。このようにして、処理チェーンにおける前段と整合する
電力及び／又は雑音を与えることにより、性能を改善することができる。デジェネレーシ
ョンスイッチングブロック３３０は、フィードバックメカニズムを与えることにより、利
得段３２０の線形性を改善するように構成することができる。いくつかの実施形態におい
て、デジェネレーションスイッチングブロック３３０は、第１利得モードに対して第１イ
ンピーダンスを与え、第２利得モードに対して第２インピーダンスを与えるように構成さ
れる。デジェネレーションスイッチングブロック３３０が与える選択されたインピーダン
スはまた、利得段３２０の線形性も改善するように構成することができる。可変利得増幅
器３１０ａは、バイパスモードにおいてデジェネレーションスイッチングブロック３３０
をバイパスするように構成することができる。このようにして、利得段３２０を通過する
漏洩電流を低減又は最小化することにより、線形性能を改善することができる。

【0049】

バイパスブロック３４０は、多数の入力部からの信号を受信するべく、及び利得段３２
０又はデジェネレーションスイッチングブロック３３０を通過しない出力部への経路を与
えるべく、構成される。バイパスブロック３４０は、可変利得増幅器３１０ａが与える利
得モードの一つ以上において入力部と出力部とを分離する役割を果たすコンポーネントを
含み得る。

【0050】

中間利得モードフィードバックブロック３５０ａは、可変利得増幅器３１０ａが与える
利得モードの部分集合に対してアクティブにされるように構成される。中間利得モードフ
ィードバックブロック３５０ａは、目標とするインピーダンスを入力信号に与えるように
構成される。これは、増幅プロセスの線形性の改善に役立ち得る。中間利得モードフィー
ドバックブロック３５０ａは、可変利得増幅器３１０ａ内でのフィードバックを制御する
ように構成することもできる。中間利得モードフィードバックブロック３５０ａは、第２
のデジェネレーションブロックを回路に含むのと同様の機能性を与えるように構成するこ
とができる。

【0051】

バイパススイッチ３６０は、バイパスブロック３４０を介した入力部から出力部への経
路、又は利得段３２０を介した入力部から出力部への経路を選択的に与えるように構成さ
れる。バイパススイッチ３６０は、可変利得増幅器３１０ａの利得モードに少なくとも部
分的に基づいて、望ましい経路を分離及び／又は選択する一つ以上のスイッチング素子を
含み得る。

【0052】

一定の実施形態において、可変利得増幅器３１０ａは、複数の利得モード、例えば利得
モードＧ０、Ｇ１、…、ＧＮを与えるように構成することができる。Ｇ０は最高利得であ
り、ＧＮはバイパスモードである。利得モードＧＮで動作するとき、可変利得増幅器３１
０ａは、信号を入力部からバイパスブロック３４０へと向けるように構成することができ
る。利得モードＧ０～ＧＮ－１で動作するとき、可変利得増幅器３１０ａは、利得段３２
０を通るように信号を向けてデジェネレーションスイッチングブロック３３０をアクティ
ブにするように構成することができる。デジェネレーションスイッチングブロック３３０
は、個々の利得モードに対し又は複数群の利得モードに対し異なるインピーダンスレベル
を与えるように構成することができる。これらの利得モードであっても、バイパスブロッ
ク３４０は、入力部と出力部との分離性を与えるべくバイパスブロック３４０のシャント
スイッチをアクティブにすることにより、少なくとも部分的にアクティブになることがで
きる。可変利得増幅器３１０ａは、利得モードＧ０～ＧＮ－１の一つ以上に対して中間利
得モードフィードバックブロック３５０ａをアクティブにするように構成することができ
る。

【0053】

可変利得信号増幅器３１０ａは、本開示の中間利得モードフィードバックブロック３５
０ａ、バイパスブロック３４０、デジェネレーションスイッチングブロック３３０を有し
ない増幅器と比べ、相対的に低い雑音及び高い線形性（例えばより高いＩＩＰ３）を達成
するように構成することができる。可変利得信号増幅器３１０ａは、セルラー信号、ＷＬ
ＡＮ信号、ＢＬＵＥＴＯＯＴＨ（登録商標）信号、ＧＰＳ信号等のような無線周波数（Ｒ
Ｆ）信号を増幅するように構成することができる。可変利得信号増幅器３１０ａは、多数
の入力部において複数の周波数帯域にわたる信号を受信して当該信号を処理することによ
り、広帯域性能を与えるように構成することができる。可変利得信号増幅器３１０ａは、
それぞれの入力部における信号を独立して処理するように構成することができる。可変利
得信号増幅器３１０ａは、制御器（例えば図１及び図２を参照してここに記載される制御
器１０２）のような制御回路アセンブリが制御するように構成することができる。制御回
路アセンブリは、経路を増幅経路とバイパス経路との間でインテリジェントかつ選択的に
切り替えることができ、デジェネレーションスイッチングブロック３３０により選択的に
インピーダンスを与えることができる。

【0054】

３個の入力部が例示されるにもかかわらず、可変利得増幅器３１０ａが任意数の適切な
入力部を含み得ることを理解すべきである。例えば、限定なく、可変利得増幅器３１０ａ
は、少なくとも２個の入力部、少なくとも４個の入力部、少なくとも８個の入力部、少な
くとも１６個の入力部、少なくとも３２個の入力部、少なくとも６４個の入力部、又は記
載された範囲で少なくとも任意数の入力部を含んでよい。他例としてかつ限定なく、可変
利得増幅器３１０ａは、６４個以下の入力部、３２個以下の入力部、１６個以下の入力、
８個以下、４個以下の入力部、又は記載された範囲で任意数以下の入力部を含んでよい。

【0055】

図３Ｂは、一定の素子の付加とともに図３Ａの可変利得増幅器３１０ａと同じコンポー
ネントを含む他の可変利得増幅器例３１０ｂを例示する。例えば、可変利得増幅器３１０
ｂは整合ネットワーク３１３、３１８及び３４５を含む。入力整合ネットワーク３１３は
、入力部において受信した信号に対してインピーダンス整合を与えるように構成される。
出力整合ネットワーク３１８も同様に、出力負荷３１６と利得段３２０及びカスコードバ
ッファ３１４を含む増幅器とに対してインピーダンス整合を与えるように構成される。バ
イパス整合ネットワーク３４５も同様に、バイパスブロック３４０に対してインピーダン
ス整合を与える。整合ネットワーク３１３、３１８、３４５に対し、目標とするインピー
ダンスを与えるべく、インダクタ及びキャパシタの任意の適切な組み合わせを使用するこ
とができる。

【0056】

可変利得増幅器３１０ｂはまた、出力負荷３１６と、増幅チェーンの一部としてのカス
コードバッファ３１４とを含む。カスコードバッファ３１４は、電流バッファとして作用
するように構成することができる。カスコードバッファ３１４は、利得段３２０と出力部
との分離性を与えるように構成される。カスコードバッファ３１４はまた、可変利得増幅
器３１０ｂの利得を改善するように構成することもできる。出力負荷３１６は、出力電圧
振幅を生成するべく負荷を電流に与えるように構成される。出力負荷３１６は、入力部に
おいて受信した各帯域に対してチューニングされ又はチューニング可能となるように構成
することができる。出力負荷３１６は、出力負荷３１６の抵抗をあつらえることにより、
反射損失を改善し及び／又は帯域幅を増加させるように構成することができる。電圧ＶＤ
Ｄは、可変利得増幅器３１０ｂの利得モードを設定するように構成することができる。例
えば、電圧ＶＤＤは、出力負荷３１６を介して流れる電流が低くなることが、可変利得増
幅器３１０ｂの利得が低くなることに対応するように構成することができる。

【0057】

図３Ｃは、図３Ａの可変利得増幅器３１０ａと同様であるが、バイパススイッチ３６０
が除外された他の可変利得増幅器例３１０ｃを例示する。バイパススイッチ３６０が存在
しないので、バイパスブロック３４０の出力は、利得段３２０の出力部の出力に結合され
る。さらに、中間利得モードフィードバックブロックが、シャットダウンスイッチブロッ
ク３５０ｃに置換されているが、シャットダウンスイッチブロック３５０ｃは、図３Ａの
可変利得増幅器３１０ａにおけるように出力部に結合されているわけではない。その代わ
り、シャットダウンスイッチブロック３５０ｃは、増幅器３１０ｃにおける漏洩を低減す
るべく入力ノードを選択的に分離するように構成される。いくつかの実施形態において、
これは、入力部が使用されていないときに入力ノードと基準電位ノードとの間にあるスイ
ッチをアクティブにすることによってアクティブにすることができる。様々な実装におい
て、スイッチは、容量素子を介して入力ノードを基準電位ノードに結合することができる
。

【0058】

図３Ｄは、一定の素子の付加とともに、図３Ｃの可変利得増幅器３１０ｃと同じコンポ
ーネントを含む他の可変利得増幅器例３１０ｄを例示する。例えば、可変利得増幅器３１
０ｄは、整合ネットワーク３１３、３１８及び３４５を含む。入力整合ネットワーク３１
３は、入力部において受信した信号に対してインピーダンス整合を与えるように構成され
る。出力整合ネットワーク３１８も同様に、出力負荷３１６と利得段３２０及びカスコー
ドバッファ３１４を含む増幅器とに対してインピーダンス整合を与えるように構成される
。バイパス整合ネットワーク３４５も同様に、バイパスブロック３４０に対してインピー
ダンス整合を与える。整合ネットワーク３１３、３１８、３４５に対し、目標とするイン
ピーダンスを与えるべく、インダクタ及びキャパシタの任意の適切な組み合わせを使用す
ることができる。

【0059】

可変利得増幅器３１０ｄはまた、出力負荷３１６と、増幅チェーンの一部としてのカス
コードバッファ３１４とを含む。カスコードバッファ３１４は、電流バッファとして作用
するように構成することができる。カスコードバッファ３１４は、利得段３２０と出力部
との分離性を与えるように構成される。カスコードバッファ３１４はまた、可変利得増幅
器３１０ｄの利得を改善するように構成することもできる。出力負荷３１６は、出力電圧
振幅を生成するべく負荷を電流に与えるように構成される。出力負荷３１６は、入力部に
おいて受信した各帯域に対してチューニングされ又はチューニング可能となるように構成
することができる。出力負荷３１６は、出力負荷３１６の抵抗をあつらえることにより、
反射損失を改善し及び／又は帯域幅を増加させるように構成することができる。電圧ＶＤ
Ｄは、可変利得増幅器３１０ｄの利得モードを設定するように構成することができる。例
えば、電圧ＶＤＤは、出力負荷３１６を介して流れる電流が低くなることが、可変利得増
幅器３１０ｄの利得が低くなることに対応するように構成することができる。

【0060】

図４は、入力信号を受信して増幅された出力信号を生成するように構成された可変利得
段４２０を含む可変利得信号増幅器４１０を例示する。可変利得信号増幅器４１０はまた
、可変利得段４２０に結合されたデジェネレーションスイッチングブロック４３０も含む
。デジェネレーションスイッチングブロック４３０は、可変利得段４２０の複数の異なる
利得レベルを与えるべく構成することができる。

【0061】

図５は、様々な利得レベルを有する信号増幅器５２０に結合された可変インピーダンス
段５３２を含むデジェネレーションスイッチング回路５３０を例示する。可変インピーダ
ンス段５３２は、様々な利得レベルに関連付けられた様々なインピーダンス値を与えるよ
うに構成することができる。デジェネレーションスイッチング回路５３０は、可変インピ
ーダンス段５３２と動作可能に関連付けられたスイッチ５３４を含む。スイッチ５３４は
、可変インピーダンス段５３２を基準電位ノードから選択的に分離するように実装される
。

【0062】

図６は、図３Ｂを参照してここに記載される可変利得増幅器３１０ｂと同様に構成され
た可変利得増幅器構成例６１０を例示する。可変利得増幅器６１０は、増幅器の実装例を
実証する電気コンポーネント例を含む。しかしながら、これは実装例の単なる例示であり
、本開示の範囲が、同様のアーキテクチャを包含する付加的な実装まで拡張されることを
理解するべきである。

【0063】

可変利得増幅器構成６１０は、入力Ａ、Ｂ及びＣを受信して当該受信した信号を、トラ
ンジスタＱ１０を有するカスコードバッファ６１４と連動する対応トランジスタＱ３、Ｑ
４及びＱ５によって選択的に増幅するように構成されたマルチ入力利得段６１２を含む。
マルチ入力利得段６１２はまた、入力Ａ、Ｂ及びＣそれぞれに対してスイッチングトラン
ジスタＱ６、Ｑ７及びＱ８を含むバイパスブロック３４０を通るバイパス経路を与えるよ
うに構成される。

【0064】

マルチ入力利得段６１２は、デジェネレーションスイッチングブロック６３０に結合さ
れる。デジェネレーションスイッチングブロック６３０は、可変利得増幅器構成６１０の
利得モードに少なくとも部分的に基づいてあつらえられたインピーダンスを選択的に与え
るように構成される。一定の実装において、マルチ入力利得段６１２は、別個の入力ポー
トにおいて多数の信号を受信するように構成される。別個の入力ポートはそれぞれが、一
つ以上の特定のセルラー周波数帯域にある信号を受信するように構成される。例えば、入
力部Ａが第１帯域の信号を受信し、入力部Ｂが第２帯域の信号を受信し、入力部Ｃが第３
帯域の信号を受信する。いくつかの実施形態において、トランジスタＱ３、Ｑ４及びＱ５
はそれぞれが、入力ポート間の分離性を増加させるべく、専用のデジェネレーションスイ
ッチングブロック６３０に結合され得る。これらの入力部はそれぞれ、入力インピーダン
ス整合を与えるべくインダクタＬ４、Ｌ５及びＬ６に結合される。

【0065】

可変利得増幅器構成６１０は、スイッチングネットワークを使用することなくマルチ入
力処理を与えるように構成することができる。可変利得増幅器構成６１０は、デジェネレ
ーションスイッチングブロック６３０の使用を介して相対的に高に線形性を達成するよう
に構成することができる。一定の実装において、バイパスブロック６４０は、かかるスイ
ッチを有する構成と比べ高い入力対出力分離性を与えることができるシャントスイッチＱ
９を含む。可変利得増幅器構成６１０は、入力部からバイパスブロック６４０を通るよう
に信号を向けることにより、低損失ダイレクトバイパスモードを与えるように構成するこ
とができる。低損失ダイレクトバイパスモードは、例えば低利得モードに実装することが
できる。

【0066】

可変利得増幅器構成６１０は、トランジスタＱ３～Ｑ５を含む電流利得段に電圧を与えるマルチ入力利得段６１２を含む。マルチ入力利得段６１２は、電圧を電流利得段に与えるように構成される。さらに、マルチ入力利得段６１２は、それぞれの入力信号を、トランジスタＱ１０を含むカスコードバッファ６１４と連動して増幅するように構成され、カスコードバッファ６１４は、入力インピーダンスを低下させかつ出力インピーダンスを増加させる電流バッファとして作用するように構成される。

【0067】

デジェネレーションスイッチングブロック６３０は、マルチ入力利得段６１２の利得段
にインピーダンスを与えるように構成される。このようにして、処理チェーンにおける前
段と整合する電力及び／又は雑音を与えることにより、性能を改善することができる。デ
ジェネレーションスイッチングブロック６３０は、フィードバックメカニズムを与えるこ
とにより、利得段（例えばトランジスタＱ３～Ｑ５）の線形性を改善するように構成する
ことができる。デジェネレーションスイッチングブロック６３０は、トランジスタＱ２及
びトランジスタＱ１をそれぞれアクティブにすることにより、第１インピーダンスＬ１を
第１利得モードに与え、Ｌ１及びＬ２により得られる第２インピーダンスを第２利得モー
ドに与えるように構成することができる。デジェネレーションスイッチングブロック６３
０が与える選択されたインピーダンスはまた、利得段の線形性を改善するように構成する
こともできる。可変利得増幅器構成６１０は、バイパスモードにおいてデジェネレーショ
ンスイッチングブロック６３０をバイパスするように構成することができる。このように
して、利得段を通過する漏洩電流を低減又は最小化することにより、線形性能を改善する
ことができる。一定の実装において、デジェネレーションスイッチングブロック６３０は
、低いインダクタンスを高い利得モードに与えるように構成することができる。デジェネ
レーションスイッチングブロック６３０が与えるインダクタンスの量は、可変利得増幅器
構成６１０の利得モードの変化によって変更することができる。

【0068】

バイパスブロック６４０は、多数の入力部からの信号を受信するべく、及び利得段（例
えばトランジスタＱ３～Ｑ５）又はデジェネレーションスイッチングブロック６３０を通
過しない出力部への経路を与えるべく、構成される。バイパスブロック６４０は、トラン
ジスタＱ１１及びキャパシタＣ１を介した出力部への単数の経路を与えるように構成され
る。キャパシタＣ１は、直流（ＤＣ）電圧を出力供給からブロックするように構成するこ
とができる。バイパスブロック６４０はまた、入力部を出力部から分離する補助となるよ
うにバイパスブロック６４０を選択的に基準電位ノードに結合するトランジスタＱ９を介
したシャントスイッチを含む。バイパス整合ネットワーク６４５は、付加的なインピーダ
ンス整合柔軟性を与えることができる。

【0069】

中間利得モードフィードバックブロック６５０は、可変利得増幅器構成６１０が与える
利得モードの部分集合に対してアクティブにされるように構成される。中間利得モードフ
ィードバックブロック６５０は、目標とするインピーダンスを入力信号に与えるように構
成される。これは、増幅プロセスの線形性の改善に役立ち得る。システムにおけるフィー
ドバックの量を制御するべく、ＲＣ整合ネットワーク６５１を使用することができる。さ
らに、ＲＣ整合ネットワーク６５１は、ＤＣ電圧のためのブロックとして機能するように
構成することができる。ＲＣ整合ネットワーク６５１は、振幅及び位相のフィードバック
挙動を制御するように構成することができる。ＲＣ整合ネットワーク６５１は、キャパシ
タ、抵抗器、直列のキャパシタ及び抵抗器、又はキャパシタ、抵抗器及び他のコンポーネ
ントの任意の適切な組み合わせを含み得る。中間利得モードフィードバックブロック６５
０はまた、可変利得増幅器６１０内のフィードバックを制御するように構成することもで
きる。中間利得モードフィードバックブロック６５０は、第２のデジェネレーションブロ
ックを回路に含むのと同様の機能性を与えるように構成することができる。

【0070】

アクティブになると、入力部Ａ、Ｂ及びＣそれぞれからの信号が、ポイントＡ、Ｂ及び
Ｃにおいて中間利得フィードバックブロック６５０に入り、ポイントＤにおいて当該ブロ
ックから出る。このポイントＤは、出力整合ネットワーク６１８及びバイパススイッチ６
６０に先立って回路に結合される。言い換えると、中間利得モードフィードバックブロッ
ク６５０は、入力部Ａ、Ｂ及びＣそれぞれを、トランジスタＱ１４～Ｑ１６及びＱ１８を
介して出力部に結合することができる。付加的なトランジスタＱ１７は、バイパスブロッ
ク６４０と同様にシャントスイッチを基準電位ノードに与えるように構成することができ
る。ポイントＤは、出力整合ネットワーク６１８の先となるように、出力整合ネットワー
ク６１８内となるように、又は出力整合ネットワーク６１８の後となるように位置決めす
ることができる。中間利得モードフィードバックブロック６５０は、入力と出力との相殺
を生成するべく構成することができるので、ポイントＤは、性能を改善するべく可変利得
増幅器構成６１０内に位置決めすることができる。

【0071】

バイパススイッチ６６０は、入力部Ａ、Ｂ及びＣからバイパスブロック６４０を介して
出力部への経路、又は入力部Ａ、Ｂ及びＣから利得段素子及び増幅器素子（例えばカスコ
ードバッファ６１４及び出力整合ネットワーク６１８）を介して出力部への経路を選択的
に与えるように構成される。バイパススイッチ６６０は、増幅経路と出力部との接続を制
御するトランジスタＱ１２と、バイパス経路と出力部との接続を制御するトランジスタＱ
１３とを含む。バイパススイッチ６６０は、可変利得増幅器６１０の利得モードに少なく
とも部分的に基づいて制御することができる。

【0072】

整合ネットワーク６１８及び６４５は、目標とするインピーダンスを与えるべく使用す
ることができるインダクタ及びキャパシタの任意の適切な組み合わせを含み得る。出力整
合ネットワーク６１８は、出力負荷６１６と利得段（例えばトランジスタＱ３～Ｑ５）及
びカスコードバッファ６１４を含む増幅器とに対してインピーダンス整合を与えるように
構成される。バイパス整合ネットワーク６４５も同様に、バイパスブロック６４０のため
のインピーダンス整合を与える。

【0073】

可変利得増幅器６１０は、出力負荷６１６と、増幅経路の一部としてのカスコードバッ
ファ６１４とを含む。カスコードバッファ６１４は、電流バッファとして作用するべく構
成されたトランジスタＱ１０を含む。カスコードバッファ６１４は、利得段と出力部との
分離性を与えるように構成される。カスコードバッファ６１４はまた、可変利得増幅器６
１０の利得を改善するように構成することもできる。出力負荷６１６は、出力電圧振幅を
生成するべく付加を電流に与えるように構成される。出力負荷６１６は、入力部において
受信した各帯域に対してチューニングされ又はチューニング可能となるように構成するこ
とができる。例えば、出力負荷は、特定のセルラー周波数帯域に対してチューニング可能
な可変キャパシタＣ２を含む。出力負荷６１６はまた、出力負荷６１６の抵抗Ｒ１をあつ
らえることにより、反射損失を改善し及び／又は帯域幅を増加させるように構成すること
もできる。

【0074】

電圧ＶＤＤは、可変利得増幅器３１０ｂの利得モードを設定するように構成することが
できる。例えば、電圧ＶＤＤは、出力負荷３１６を介して流れる電流が低くなることが、
可変利得増幅器３１０ｂの利得が低くなることに対応するように構成することができる。

【0075】

図７Ａ～図７Ｃは、図６の可変利得信号増幅器構成６１０の動作モードの複数例を例示
する。図７Ａは、一つ以上の高利得モードにおける動作を例示する。これらの高利得モー
ドにおいて、バイパスブロック６４０は、シャントスイッチＱ９を除いてアクティブ解除
される。入力部Ａ、Ｂ及びＣにおいて受信した信号は、トランジスタＱ３～Ｑ５を含む利
得段を通るようにかつカスコードバッファ６１４を通るように向けられ、出力整合ネット
ワーク６１８及びバイパススイッチ６６０を通って出力部に至る。バイパススイッチは、
これらの高利得モードにおいてＱ１２をアクティブにし、Ｑ１３をアクティブ解除する。
さらに、これらの高利得モードにおいて、トランジスタＱ２がオンにされ、トランジスタ
Ｑ１はオフにされるので、デジェネレーションスイッチングブロック６３０を介して利得
段に与えられるインダクタンスはＬ１となる。これらの高利得モードにおいて、中間利得
モードフィードバックブロック６５０もアクティブ解除される。

【0076】

図７Ｂは、一つ以上の中間利得モードにおける動作を例示する。これらのモードはまた
、低利得高線形性モードと称することができる。これらの中間利得モードでの動作は、顕
著な差異を有する一つ以上の高利得モードの動作と同様である。第一に、デジェネレーシ
ョンブロック６３０において、トランジスタＱ２がオフにされ、トランジスタＱ１がオン
にされるので、デジェネレーションスイッチングブロック６３０を介して利得段に与えら
れるインダクタンスは、Ｌ１及びＬ２の双方により与えられる。よって、利得モードが低
くなると増加したインピーダンスが得られ、又は利得モードが高くなると減少したインピ
ーダンスが得られる。第二に、中間利得モードフィードバックブロック６５０がアクティ
ブにされる。これにより、第２のデジェネレーションブロックを加えたのと同様に、回路
への付加的なフィードバックが得られる。

【0077】

図７Ｃは、一つ以上の低利得モードにおける動作を例示する。これらの低利得モードで
は、バイパスブロック６４０がアクティブにされ、利得段トランジスタＱ３～Ｑ５がアク
ティブ解除される。入力部Ａ、Ｂ及びＣにおいて受信した信号は、バイパスブロック６４
０を介し、バイパス整合ネットワーク６４５及びバイパススイッチ６６０を介し、出力部
に向けられる。これらの低利得モードにおいて、バイパススイッチはＱ１３をアクティブ
にし、Ｑ１２をアクティブ解除する。さらに、デジェネレーションスイッチングブロック
６３０をアクティブ解除するべくトランジスタＱ１及びＱ２はオフにされ、利得段トラン
ジスタＱ３～Ｑ５を通る漏洩電流を低減又は最小化することにより、線形性能が改善され
る。中間利得モードフィードバックブロック６５０もまた、これらの低利得モードにおい
てアクティブ解除される。

【0078】

図８は、図６の可変利得信号増幅器構成６１０と同様であるが、バイパススイッチ６６
０が除外された可変利得信号増幅器８１０を例示する。バイパススイッチを除外すること
により、バイパス整合ネットワーク６４５の出力がその代わりに、出力整合ネットワーク
６１８の入力ノードに結合される。この構成では、増幅経路又はバイパス経路の選択を制
御するバイパススイッチが存在しない。むしろ、利得段の選択されたトランジスタ（例え
ばトランジスタＱ３～Ｑ５）、及びバイパスブロックの選択されたトランジスタ（例えば
トランジスタＱ６～Ｑ８）が、バイパス経路又は増幅経路を与えるべく選択的にアクティ
ブにされ及びアクティブ解除される。

【0079】

図９は、図６の可変利得信号増幅器構成６１０と同様であるが、中間利得モードフィー
ドバックモジュールの代わりにシャットダウンスイッチブロック９５０を有する可変利得
信号増幅器９１０を例示する。この構成では、出力整合ネットワーク６１８の出力ノード
においてシャットダウンスイッチブロック９５０が増幅経路に結合されないので、ポイン
トＤが除外される。その代わり、シャットダウンスイッチブロック９５０は、入力ノード
Ａ、Ｂ及びＣを選択的に分離するべく構成されたトランジスタＱ１４～Ｑ１６及びキャパ
シタＣ３～Ｃ５を含む。いくつかの実施形態において、シャットダウンスイッチブロック
９５０はキャパシタＣ３～Ｃ５を含まない。シャットダウンスイッチブロック９５０は、
対応する入力部が使用されていないときにスイッチをオンにする（例えばトランジスタを
アクティブにする）ように構成することができる。これは、増幅器構成における漏洩を低
減又は排除するべく、当該入力部をグランドに対してシャットオフするように行うことが
できる。

【0080】

図１０は、図９の可変利得信号増幅器構成９１０と同様であるが、バイパススイッチ６
６０が除外された可変利得信号増幅器１０１０を例示する。図８の可変利得信号増幅器８
１０と同様に、バイパススイッチが除外されることにより、バイパス整合ネットワーク６
４５の出力が出力整合ネットワーク６１８の入力ノードに結合される結果となる。この構
成では、増幅経路又はバイパス経路の選択を制御するバイパススイッチが存在しない。む
しろ、利得段の選択されたトランジスタ（例えばトランジスタＱ３～Ｑ５）、及びバイパ
スブロックの選択されたトランジスタ（例えばトランジスタＱ６～Ｑ８）が、バイパス経
路又は増幅経路を与えるべく選択的にアクティブにされ及びアクティブ解除される。

【0081】

製品及びアーキテクチャの例

【0082】

図１１は、いくつかの実施形態において、特徴（例えば図１～図１０）の組み合わせを
有するダイバーシティ受信器構成のいくつか又はすべてを含むダイバーシティ受信器構成
のいくつか又はすべてを、全体的又は部分的にモジュールに実装することができる。かか
るモジュールは、例えば、フロントエンドモジュール（ＦＥＭ）としてよい。かかるモジ
ュールは、例えば、ダイバーシティ受信器（ＤＲｘ）ＦＥＭとしてよい。かかるモジュー
ルは、例えば、マルチ入力・マルチ出力（ＭｉＭｏ）モジュールとしてよい。

【0083】

図１１の例において、モジュール１１０８はパッケージ基板１１０１を含み、かかるパ
ッケージ基板１１０１に一定数のコンポーネントが取り付けられる。例えば、（フロント
エンド電力管理集積回路［ＦＥ－ＰＩＭＣ］を含み得る）制御器１１０２、組み合わせア
センブリ１１０６、ここに記載される一つ以上の特徴を有する利得段１１２０及びデジェ
ネレーションスイッチングブロック１１３０を含む可変利得増幅器アセンブリ１１１０、
並びに（一つ以上の帯域通過フィルタを含み得る）フィルタバンク１１０８を、パッケー
ジ基板１１０１上に及び／又はパッケージ基板１１０１内に取り付け及び／又は実装する
ことができる。一定数のＳＭＴデバイス１１０５のような他のコンポーネントを、パッケ
ージ基板１１０１に取り付けることもできる。様々なコンポーネントのすべてがパッケー
ジ基板１１０１上にレイアウトされるように描かれているにもかかわらず、一定のコンポ
ーネントを他のコンポーネントの上に実装することもできることが理解される。

【0084】

図１２は、いくつかの実施形態において、特徴（例えば図１～図１０）の組み合わせを
有するダイバーシティ受信器構成のいくつか又はすべてを含むダイバーシティ受信器構成
のいくつか又はすべてを、全体的又は部分的にアーキテクチャに実装することができる。
かかるアーキテクチャは一つ以上のモジュールを含み、ダイバーシティ受信器（ＤＲｘ）
フロントエンド機能のようなフロントエンド機能を与えるように構成することができる。

【0085】

図１２の例において、アーキテクチャ１２０８は、（フロントエンド電力管理集積回路
［ＦＥ－ＰＩＭＣ］を含み得る）制御器１２０２、組み合わせアセンブリ１２０６、ここ
に記載される一つ以上の特徴を有する利得段１２２０及びデジェネレーションスイッチン
グブロック１２３０を含む可変利得増幅器アセンブリ１２１０、並びに（一つ以上の帯域
通過フィルタを含み得る）フィルタバンク１２０８を、パッケージ基板１２０１上に及び
／又はパッケージ基板１２０１内に取り付け及び／又は実装することができる。一定数の
ＳＭＴデバイス１２０５のような他のコンポーネントもまた、アーキテクチャ１２０８に
実装することができる。

【0086】

いくつかの実装において、ここに記載される一つ以上の特徴を有するデバイス及び／又
は回路は、無線デバイスのようなＲＦ電子デバイスに含めることができる。かかるデバイ
ス及び／又は回路は、無線デバイスに直接、ここに記載されるモジュラー形態で、又はこ
れらの一定の組み合わせで実装することができる。いくつかの実施形態において、かかる
無線デバイスは、例えば、携帯電話機、スマートフォン、電話機能あり又はなしのハンド
ヘルド無線デバイス、無線タブレット等を含み得る。

【0087】

図１３は、ここに記載される一つ以上の有利な特徴を有する無線デバイス例１３００を
描く。ここに記載される一つ以上の特徴を有する一つ以上のモジュールの文脈において、
かかるモジュールは一般に、（例えばフロントエンドモジュールとして実装可能な）破線
の囲い１３０６、及び（例えばフロントエンドモジュールとして実装可能な）ダイバーシ
ティ受信器（ＤＲｘ）モジュール１３０８によって描かれる。

【0088】

図１３を参照すると、複数の電力増幅器（ＰＡ）１３８２がそれぞれ、送受信器１３０
４からＲＦ信号を受信することができる。送受信器１３０４は、増幅及び送信対象のＲＦ
信号を生成するように、及び受信信号を処理するように、構成されて動作することができ
る。送受信器１３０４は、ユーザに適したデータ及び／又は音声信号と送受信器１３０４
に適したＲＦ信号との間の変換を与えるように構成されたベース帯域サブシステム１３０
５と相互作用をするように示される。送受信器１３０４はまた、無線デバイス１３００の
動作を目的として電力を管理するべく構成された電力管理コンポーネント１３０７と通信
することもできる。かかる電力管理はまた、ベース帯域サブシステム１３０５並びにモジ
ュール１３０６及び１３０８の動作も制御することができる。

【0089】

ベース帯域サブシステム１３０５は、ユーザに与えられ及びユーザから受信する音声及
び／又はデータの様々な入力及び出力を容易にするべくユーザインタフェイス１３０１に
接続されるように示される。ベース帯域サブシステム１３０５はまた、無線デバイスの動
作を容易にするべく及び／又はユーザのための情報格納を与えるべく構成されたメモリ１
３０３にも接続される。メモリ１３０３は、データ及び／又は命令を格納するように構成
される。

【0090】

無線デバイス例１３００において、ＰＡ１３８２の出力は、（各整合回路１３８４を介
して）整合されて各デュプレクサ１３８６へと引き回される。かかる増幅されかつフィル
タリングされた信号は、送信を目的としてスイッチングネットワーク１３０９を介して一
次アンテナ１３６０へと引き回すことができる。いくつかの実施形態において、デュプレ
クサ１３８６により、共通アンテナ（例えば一次アンテナ１３６０）を使用して送信動作
及び受信動作を同時に行うことが許容され得る。図１３において、受信信号は、ここに開
示の可変利得増幅器の特徴及び利益を与える可変利得増幅器アセンブリ１３１０ａへと引
き回されるように示される。ＤＲｘモジュール１３０８も、同様の可変利得増幅器アセン
ブリ１３１０ｂを含む。

【0091】

無線デバイス例１３００において、一次アンテナ１３６０において受信した信号は、フ
ロントエンドモジュール１３０６の可変利得増幅器１３１０ａに送信され得る。可変利得
増幅器１３１０ａは、利得段１３２０及びデジェネレーションスイッチングブロック１３
３０を含み得る。可変利得増幅器１３１０ａは、入力部１３１１において複数の信号を受
信し、出力部１３１９において複数の処理済み信号を出力するように構成される。可変利
得増幅器１３１０ａは、利得モードに少なくとも部分的に基づいて信号を増幅するべく、
及び利得モードに少なくとも部分的に基づいてデジェネレーションスイッチングブロック
３３０を介して目標とするインピーダンスを与えるべく、構成される。これは、本記載の
特徴の一つ以上を含むわけではない可変利得増幅器と比べ、信号の線形性を改善するよう
に行うことができる。少なくとも一つの低利得モードでは、利得段１３２０及びデジェネ
レーションスイッチングブロック１３３０はバイパスしてよい。少なくとも一つの非低利
得モードでは、ここに記載される中間利得モードフィードバックモジュールを介してのよ
うに、増幅プロセスの線形性を改善するべく可変利得増幅器１３１０ａにおいて付加的な
フィードバックを与えることができる。

【0092】

無線デバイスはまた、ダイバーシティアンテナ１３７０、及びダイバーシティアンテナ
１３７０から信号を受信するダイバーシティ受信器モジュール１３０８も含む。ダイバー
シティ受信モジュール１３０８は、フロントエンドモジュール１３０６における可変利得
増幅器１３１０ａと同様の可変利得増幅器１３１０ｂを含む。ダイバーシティ受信器モジ
ュール１３０８及び可変利得増幅器１３１０ｂは、受信した信号を処理し、処理した信号
を送受信器１３０４に送信する。いくつかの実施形態において、ダイプレクサ、トライプ
レクサ、又は他のマルチプレクサ若しくはフィルタアセンブリを、ここに記載されるよう
に、ダイバーシティアンテナ１３７０とダイバーシティ受信器モジュール１３７０との間
に含めることができる。

【0093】

本開示の一つ以上の特徴を、ここに記載される様々なセルラー周波数帯域とともに実装
することができる。かかる帯域の例を表１に挙げる。理解されることだが、当該帯域の少
なくともいくつかは、サブ帯域に分割することができる。本開示の一つ以上の特徴が、表
１の例のような指定を有しない周波数範囲とともに実装し得ることも理解される。無線周
波数（ＲＦ）及び無線周波数信号との用語が、少なくとも表１に挙げられる周波数を含む
信号を言及することが理解される。

【表1】

【0094】

本明細書及び特許請求の範囲全体にわたり、文脈上そうでないことが明らかでない限り
、「含む」、「備える」等の単語は、排他的又は網羅的な意味とは反対の包括的意味に、
すなわち「～を含むがこれらに限られない」との意味に解釈すべきである。ここで一般に
使用される単語「結合」は、直接接続されるか又は一つ以上の中間要素を介して接続され
るかのいずれかとなり得る２以上の要素を言及する。加えて、単語「ここ」、「上」、「
下」及び同様の趣旨の単語は、本アプリケーションにおいて使用される場合、本アプリケ
ーション全体を言及し、本アプリケーションの任意の特定部分を言及するわけではない。
文脈が許容する場合、単数又は複数を使用する所定実施形態の上記説明における単語はそ
れぞれ、複数又は単数をも含み得る。２以上の項目のリストを言及する単語「又は」及び
「若しくは」は、当該単語の以下の解釈のすべてをカバーする。すなわち、当該リストの
任意の項目、当該リストのすべての項目、及び当該リストの項目の任意の組み合わせであ
る。

【0095】

本発明の実施形態の上記詳細な説明は、排他的であることすなわち本発明を上記開示の
正確な形態に制限することを意図しない。本発明の及びその例の特定の実施形態が例示を
目的として上述されたが、当業者が認識するように、本発明の範囲において様々な均等の
修正も可能である。例えば、プロセス又はブロックが所与の順序で提示されるが、代替実
施形態は、異なる順序でステップを有するルーチンを行うこと又はブロックを有するシス
テムを用いることができ、いくつかのプロセス又はブロックは削除、移動、追加、細分化
、結合、及び／又は修正することができる。これらのプロセス又はブロックはそれぞれが
、様々な異なる態様で実装することができる。また、プロセス又はブロックが直列的に行
われるように示されることがあるが、これらのプロセス又はブロックは、その代わりに、
並列して行い又は異なる時に行うこともできる。

【0096】

ここに与えられた本発明の教示は、必ずしも上述のシステムに限られることがなく、他
のシステムにも適用することができる。上述の様々な実施形態要素及び行為は、さらなる
実施形態を与えるべく組み合わせることができる。

【0097】

本発明のいくつかの実施形態が記載されたが、これらの実施形態は、例のみとして提示
されており、本開示の範囲を制限することを意図しない。実際のところ、ここに記載され
る新規な方法及びシステムは、様々な他の形態で具体化することができる。さらに、ここ
に記載される方法及びシステムの形態における様々な省略、置換及び変更が、本開示の要
旨から逸脱することなくなし得る。添付の特許請求の範囲及びその均等物が、本開示の範
囲及び要旨に収まるかかる形態又は修正をカバーすることが意図される。

【図1】

【図2】

【図3A】

【図3B】

【図3C】

【図3D】

【図4】

【図5】

【図6】

【図7A】

【図7B】

【図7C】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】