特許 7669908 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-04-21

(45)【発行日】2025-04-30

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 23/48 20060101AFI20250422BHJP

   H01L 25/07 20060101ALI20250422BHJP

   H01L 25/18 20230101ALI20250422BHJP

【ＦＩ】

H01L23/48 P

H01L25/04 C

H01L23/48 G

【請求項の数】 8

(21)【出願番号】P 2021188330

(22)【出願日】2021-11-19

(65)【公開番号】P2023075428

(43)【公開日】2023-05-31

【審査請求日】2024-06-21

(73)【特許権者】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100136098

【弁理士】

【氏名又は名称】北野 修平

(74)【代理人】

【識別番号】100137246

【弁理士】

【氏名又は名称】田中 勝也

(74)【代理人】

【識別番号】100158861

【弁理士】

【氏名又は名称】南部 史

(74)【代理人】

【識別番号】100194674

【弁理士】

【氏名又は名称】青木 覚史

(74)【代理人】

【識別番号】100187908

【弁理士】

【氏名又は名称】山本 康平

(72)【発明者】

【氏名】谷山 昌喜

【審査官】ゆずりは 広行

(56)【参考文献】

【文献】国際公開第２０１５／１２１８９９（ＷＯ，Ａ１）

【文献】特開２００１－１０２５１９（ＪＰ，Ａ）

【文献】特開２０００－１３８３４１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２３／４８

Ｈ０１Ｌ ２５／０７

(57)【特許請求の範囲】

【請求項1】

第１回路板と、第１の方向において前記第１回路板と離隔して配置される第２回路板と、を含む回路パターンと、
前記回路パターン上に配置され、前記回路パターンと電気的に接続される半導体チップと、
前記第１回路板と電気的に接続される第１電極板と、
前記第２回路板と電気的に接続される第２電極板と、を備え、
前記第１電極板は、
前記第１回路板と接合される第１部分と、
前記第１の方向における前記第１部分の一方側の第１端部と連なって配置され、前記回路パターンの厚さ方向である第２の方向に延びる第２部分と、
前記第２の方向における前記第２部分の一方側の第２端部と連なり、前記第２の方向において前記第１部分と間隔をあけて配置される第３部分と、を含み、
前記第２電極板は、
前記第２回路板と接合される第４部分と、
前記第１の方向における前記第４部分の一方側の第３端部と連なって配置され、前記第２の方向に延びる第５部分と、
前記第２の方向における前記第５部分の一方側の第４端部と連なり、前記第２の方向において前記第４部分と間隔をあけて配置される第６部分と、を含み、
前記第２部分と前記第５部分とは、前記第１の方向において間隔をあけて配置されており、
前記第３部分と前記第６部分とは前記第２の方向において間隔をあけて平行に配置されており、
前記第３部分は、前記第１の方向において前記第２端部よりも前記第５部分側に突出する突出領域を含む、半導体装置。

【請求項2】

前記第１電極板は、Ｐ型バスバーであり、
前記第２電極板は、Ｎ型バスバーである、請求項１に記載の半導体装置。

【請求項3】

前記第１部分と前記第１回路板とは、超音波接合されており、
前記第４部分と前記第２回路板とは、超音波接合されている、請求項１または請求項２に記載の半導体装置。

【請求項4】

前記第１電極板は、板状の部材を折り曲げて形成される、請求項１から請求項３のいずれか１項に記載の半導体装置。

【請求項5】

前記第１の方向において前記第５部分に対向する前記突出領域の端面は、前記第１電極板の側面に相当する、請求項１から請求項４のいずれか１項に記載の半導体装置。

【請求項6】

前記突出領域の端面と第５部分との間隔は、１ｍｍ以下である、請求項１から請求項５のいずれか１項に記載の半導体装置。

【請求項7】

前記第１部分は、前記第２の方向に見て、前記第１の方向に直交する第３の方向に間隔をあけて対称となるよう一対設けられている、請求項１から請求項６のいずれか１項に記載の半導体装置。

【請求項8】

前記突出領域と前記第５部分との間隔は、前記第３部分と前記第６部分との間隔の８０％以下である、請求項１から請求項７のいずれか１項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置に関するものである。

【背景技術】

【0002】

２つの電極板が平行に配置された半導体モジュールが知られている（例えば、特許文献１参照）。特許文献１に開示の半導体モジュールには、正の電極パッドと、正の電極パッドと電気的に接続され、平板部を有する第１の電極板と、負の電極パッドと、負の電極パッドと電気的に接続され、平板部を有する第２の電極板とが設けられている。特許文献１によると、第１の電極板と第２の電極板とは、平行平板に配置されている。

【先行技術文献】

【特許文献】

【0003】

【文献】国際公開第２０２０／０３５９３１号

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１によると、電極板は、１枚の板状の部材を折り曲げて形成されている。そして、電極板の折り曲げられた一部が、回路基板上の電極パッドに取り付けられている。この時、インダクタンスの低減を図るべく、２枚の平行平板の距離を近づけて取り付けられる。

【0005】

ここで、２枚の電極板を近づけようとすると、電極板の間隔が小さくなりすぎて、電極板同士が接触してショートしてしまうおそれがある。このような半導体装置は、信頼性の向上を図ることができない。特に、板状の部材を折り曲げて電極板を形成する場合、折り曲げの精度が低いため、傾斜した部分が接触するおそれが高い。また、電極板を取り付ける際に、超音波接合を利用する場合がある。そうすると、超音波接合時において振動する方向が、電極板の厚さ方向と垂直になるため、電極板が傾斜して変形しやすい。そうすると、電極板同士が接触してショートするおそれがさらに高くなってしまう。

【0006】

そこで、インダクタンスの低減を図りながら、信頼性の向上を図ることができる半導体装置を提供することを目的の１つとする。

【課題を解決するための手段】

【0007】

本開示に従った半導体装置は、第１回路板と、第１の方向において第１回路板と離隔して配置される第２回路板と、を含む回路パターンと、回路パターン上に配置され、回路パターンと電気的に接続される半導体チップと、第１回路板と電気的に接続される第１電極板と、第２回路板と電気的に接続される第２電極板と、を備える。第１電極板は、第１回路板と接合される第１部分と、第１の方向における第１部分の一方側の第１端部と連なって配置され、回路パターンの厚さ方向である第２の方向に延びる第２部分と、第２の方向における第２部分の一方側の第２端部と連なり、第２の方向において第１部分と間隔をあけて配置される第３部分と、を含む。第２電極板は、第２回路板と接合される第４部分と、第１の方向における第４部分の一方側の第３端部と連なって配置され、第２の方向に延びる第５部分と、第２の方向における第５部分の一方側の第４端部と連なり、第２の方向において第４部分と間隔をあけて配置される第６部分と、を含む。第２部分と第５部分とは、第１の方向において間隔をあけて配置されている。第３部分と第６部分とは第２の方向において間隔をあけて平行に配置されている。第３部分は、第１の方向において第２端部よりも第５部分側に突出する突出領域を含む。

【発明の効果】

【0008】

上記半導体装置によれば、インダクタンスの低減を図りながら、信頼性の向上を図ることができる。

【図面の簡単な説明】

【0009】

【図1】図１は、実施の形態１における半導体装置の概略平面図である。

【図2】図２は、図１に示す半導体装置において、枠体の図示を省略した場合の概略側面図である。

【図3】図３は、図１に示す半導体装置において、第２電極板の図示を省略した場合の概略平面図である。

【図4】図４は、図１に示す半導体装置において、第１電極板、第２電極板および第３電極板の図示を省略した場合の概略平面図である。

【図5】図５は、図１に示す半導体装置に含まれる第１電極板の一部および第２電極板の一部を拡大して示す概略斜視図である。

【図6】図６は、第２電極板の概略平面図である。

【図7】図７は、第２電極板の概略側面図である。

【図8】図８は、第２電極板の概略側面図である。

【図9】図９は、折り曲げられる前の第２電極板の概略平面図である。

【図10】図１０は、第１電極板の概略平面図である。

【図11】図１１は、第１電極板の概略側面図である。

【図12】図１２は、第１電極板の概略側面図である。

【図13】図１３は、折り曲げられる前の第１電極板の概略平面図である。

【図14】図１４は、超音波接合前の半導体装置の一部を示す概略側面図である。

【図15】図１５は、超音波接合後の半導体装置の一部を示す概略側面図である。

【発明を実施するための形態】

【0010】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。本開示に係る半導体装置は、第１回路板と、第１の方向において第１回路板と離隔して配置される第２回路板と、を含む回路パターンと、回路パターン上に配置され、回路パターンと電気的に接続される半導体チップと、第１回路板と電気的に接続される第１電極板と、第２回路板と電気的に接続される第２電極板と、を備える。第１電極板は、第１回路板と接合される第１部分と、第１の方向における第１部分の一方側の第１端部と連なって配置され、回路パターンの厚さ方向である第２の方向に延びる第２部分と、第２の方向における第２部分の一方側の第２端部と連なり、第２の方向において第１部分と間隔をあけて配置される第３部分と、を含む。第２電極板は、第２回路板と接合される第４部分と、第１の方向における第４部分の一方側の第３端部と連なって配置され、第２の方向に延びる第５部分と、第２の方向における第５部分の一方側の第４端部と連なり、第２の方向において第４部分と間隔をあけて配置される第６部分と、を含む。第２部分と第５部分とは、第１の方向において間隔をあけて配置されている。第３部分と第６部分とは第２の方向において間隔をあけて平行に配置されている。第３部分は、第１の方向において第２端部よりも第５部分側に突出する突出領域を含む。

【0011】

第１電極板および第２電極板を含む半導体装置においては、インダクタンスの低減を図るため、半導体装置内において平行平板を構成するように配置される。ここで、第１電極板および第２電極板については、それぞれ板状の部材を折り曲げて形成される場合がある。この場合、回路パターンに接合される部分と、回路パターンの厚さ方向に立ち上がる部分と、枠体内において回路パターンと平行に配置され、平行平板を構成する部分とが形成される。ここで、インダクタンスの低減の効果をより効率よく得ようとすると、できるだけ平行平板を構成する領域を広く確保すると共に、間隔を小さくする必要がある。ここで、折り曲げられた部分が近接すると、回路パターンへの接合時に第１電極板と第２電極板とが接触し、ショートするおそれがある。特に、超音波接合により接合する場合に、超音波振動させる方向に起因して、ショートするおそれが高くなる。なお、ショートするおそれの低減を図るべく、接合する部分を第１の方向において引き離そうとすると、平行平板を構成する領域が小さくなってしまうため、インダクタンスの低減の効果が小さくなってしまう。

【0012】

本開示の半導体装置によると、第３部分が第２端部よりも第５部分側に突出する突出領域を含むため、平行平板を構成する領域を広く確保して、インダクタンスの低減の効果を大きくすることができる。この場合、第２端部よりも第５部分側に突出する突出領域を含むため、第２端部が第５部分に近接するおそれを低減することができる。したがって、第２端部を含む領域において、第２電極板と接触してショートするおそれを低減することができる。以上より、このような半導体装置によると、インダクタンスの低減を図りながら、信頼性の向上を図ることができる。

【0013】

上記半導体装置において、第１電極板は、Ｐ型バスバーであってもよい。第２電極板は、Ｎ型バスバーであってもよい。このような半導体装置は、第１電極板の第３部分を流れる電流の向きと、第２電極板の第６部分を流れる電流の向きを逆向きとして、大きなインダクタンスの低減を得ることができる。

【0014】

上記半導体装置において、第１部分と第１回路板とは、超音波接合されていてもよい。第４部分と第２回路板とは、超音波接合されていてもよい。このようにすることにより、接合材を用いることなく、第１部分と第１回路板および第４部分と第２回路板を接合することができる。この場合、突出領域の厚さ方向は、超音波接合時において振動する方向と垂直であるため、振動する方向には機械的に変形しづらい。このため、第１電極板と、第２電極板とを超音波接合しても、互いに接触してショートするおそれが低くなる。よって、信頼性の向上を図ることができる。

【0015】

上記半導体装置において、第１電極板は、板状の部材を折り曲げて形成されてもよい。このようにすることにより、所定の形状に素材となる板状の部材を打ち抜き、折り曲げて第１電極板を製造することができるため、生産性の向上を図ることができる。

【0016】

上記半導体装置において、第１の方向において第５部分に対向する突出領域の端面は、第１電極板の側面に相当してもよい。このようにすることにより、板状の部材を折り曲げて第１電極板を形成する際に折り曲げ部分に相当する第２端部が第２電極板に近接するおそれを低減することができる。したがって、折り曲げの精度が低かった場合でも、接合時における傾きに起因して接触してショートするおそれを低減することができる。

【0017】

上記半導体装置において、突出領域の端面と第５部分との間隔は、１ｍｍ以下であってもよい。このようにすることにより、平行平板を構成する領域を広く確保して、よりインダクタンスの低減を図ることができる。

【0018】

上記半導体装置において、第１部分は、第２の方向に見て、第１の方向に直交する第３の方向に間隔をあけて対称となるよう一対設けられていてもよい。このようにすることにより、第１部分から第２部分を通り第３部分へ効率的に電流を流すことができ、よりインダクタンスの低減を図ることができる。

【0019】

上記半導体装置において、突出領域と第５部分との間隔は、第３部分と第６部分との間隔の８０％以下であってもよい。このようにすることにより、平行平板を構成する領域を広く確保して、よりインダクタンスの低減を図ることができる。

【0020】

［本開示の実施形態の詳細］
次に、本開示の半導体装置の実施形態を、図面を参照しつつ説明する。以下の図面において同一または相当する部分には同一の参照符号を付しその説明は繰り返さない。

【0021】

（実施の形態１）
本開示の実施の形態１における半導体装置の構成について説明する。図１は、実施の形態１における半導体装置の概略平面図である。理解を容易にする観点から、図１以下に示す図面において、半導体装置に含まれる封止樹脂の図示を省略している。図２は、図１に示す半導体装置において、後述する枠体の図示を省略した場合の概略側面図である。図３は、図１に示す半導体装置において、後述する第２電極板の図示を省略した場合の概略平面図である。図４は、図１に示す半導体装置において、後述する第１電極板、第２電極板および第３電極板の図示を省略した場合の概略平面図である。図５は、図１に示す半導体装置に含まれる第１電極板の一部および第２電極板の一部を拡大して示す概略斜視図である。

【0022】

図１、図２、図３、図４および図５を参照して、実施の形態１における半導体装置１１は、ベース板１２と、枠体１３と、基板１４と、半導体チップ２１ａ，２１ｂ，２１ｃ，２１ｄ，２２ａ，２２ｂ，２２ｃ，２２ｄと、ワイヤ２３ａ，２３ｂ，２３ｃ，２３ｄ，２４ａ，２４ｂ，２４ｃ，２４ｄ，２５ａ，２５ｂ，２５ｃ，２５ｄ，２６ａ，２６ｂ，２６ｃ，２６ｄと、プレスフィットピン２７ａ，２７ｂ，２７ｃ，２７ｄと、第１電極板３１と、第２電極板３２と、第３電極板３３と、を備える。第１電極板３１は、Ｐ端子であり、Ｐ型バスバーとも呼ばれる。第２電極板３２は、Ｎ端子であり、Ｎ型バスバーとも呼ばれる。第３電極板３３は、Ｏ端子であり、Ｏ型バスバーとも呼ばれる。第１電極板３１、第２電極板３２および第３電極板３３はそれぞれ、導電性を有する部材、例えば銅板から構成されている。半導体装置１１の駆動時において、第１電極板３１内を流れる電流の向きと第２電極板３２内を流れる電流の向きとは、逆になる。

【0023】

ベース板１２は、厚さ方向に見て矩形状の板状である。本実施形態においては、ベース板１２の長手方向をＸ方向とし、ベース板１２の短手方向をＹ方向とし、ベース板１２の厚さ方向をＺ方向とする。また、本実施形態においては、Ｘ方向を第１の方向とし、Ｚ方向を第２の方向とし、Ｙ方向を第３の方向とする。ベース板１２は、厚さ方向の一方に位置する主面１２ａと、厚さ方向の他方に位置する主１２ｂ面と、を含む。ベース板１２の四つの角部領域には、厚さ方向に貫通する四つの貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆが形成されている。すなわち、貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆは、ベース板１２の一方の主面１２ａから他方の主面１２ｂに至っている。貫通孔１２ｃ，１２ｄ，１２ｅ，１２ｆは、半導体装置１１を所定の箇所に取り付ける際に利用される。

【0024】

枠体１３は、ベース板１２上に配置される。枠体１３は、ベース板１２上において、基板１４を取り囲むように配置される。枠体１３は、Ｙ方向において対向する第１壁部１３ａおよび第２壁部１３ｂと、Ｘ方向において対向する第３壁部１３ｃおよび第４壁部１３ｄと、を含む。ベース板１２および枠体１３によって取り囲まれた空間１９に、図示しない封止樹脂が充填される。封止樹脂の種類としては、たとえばエポキシ樹脂やシリコーンゲル、ウレタン樹脂が選択される。

【0025】

ベース板１２の一方の主面１２ａ上に基板１４が配置される。基板１４は、金属板１５と、絶縁板１６と、回路パターン１７と、を含む。絶縁板１６は、金属板１５と、回路パターン１７とによって挟まれている。基板１４は、金属板１５と、絶縁板１６と、回路パターン１７と、を積層した構造を有する。金属板１５が、ベース板１２の一方の主面１２ａに接合される。このようにして、基板１４は、ベース板１２に取り付けられる。

【0026】

回路パターン１７は、第１回路板１８ａ、第２回路板１８ｂ、第３回路板１８ｃ、第４回路板１８ｄ、第５回路板１８ｅ、第６回路板１８ｆおよび第７回路板１８ｇを含む。第１回路板１８ａ、第４回路板１８ｄ、第５回路板１８ｅ、第６回路板１８ｆおよび第７回路板１８ｇはそれぞれＹ方向に延びる帯状である。第４回路板１８ｄ、第５回路板１８ｅ、第６回路板１８ｆおよび第７回路板１８ｇのＸ方向の幅はそれぞれ等しい。第１回路板１８ａのＸ方向の幅は、第４回路板１８ｄのＸ方向の幅よりも広い。第３回路板１８ｃは、Ｙ方向に帯状に延びる領域を有する。Ｘ方向において、第３壁部１３ｃに近い順から第４回路板１８ｄ、第５回路板１８ｅ、第１回路板１８ａ、第２回路板１８ｂ、第６回路板１８ｆ、第７回路板１８ｇが配置される。第２回路板１８ｂは、Ｙ方向に間隔をあけて一対形成されている。一対の第２回路板１８ｂは、Ｙ方向において、第３回路板１８ｃのうちのＹ方向の幅が狭い領域において隣り合って配置されている。第４回路板１８ｄおよび第７回路板１８ｇはそれぞれ、いわゆる補助ソース配線パターンを構成する。第５回路板１８ｅおよび第６回路板１８ｆはそれぞれ、いわゆるゲート配線パターンを構成する。

【0027】

半導体チップ２１ａ，２１ｂ，２１ｃ，２１ｄ，２２ａ，２２ｂ，２２ｃ，２２ｄは、縦型、すなわち、厚さ方向に電流が流れる半導体チップである。半導体チップ２１ａ，２１ｂ，２１ｃ，２１ｄは、Ｙ方向に間隔をあけて第１回路板１８ａ上に配置される。半導体チップ２２ａ，２２ｂ，２２ｃ，２２ｄは、Ｙ方向に間隔をあけて第３回路板１８ｃの帯状に延びる領域上に配置される。半導体チップ２１ａ，２１ｂ，２１ｃ，２１ｄ，２２ａ，２２ｂ，２２ｃ，２２ｄは、ワイドバンドギャップ半導体チップである。ワイドバンドギャップ半導体チップとは、バンドギャップがシリコンよりも大きい材質から構成される半導体層を動作層として有する半導体チップをいう。ワイドバンドギャップ半導体チップは、たとえば、炭化ケイ素、窒化ガリウムまたは酸化ガリウムから構成される半導体層を動作層として有する。このようなワイドバンドギャップ半導体チップは、絶縁破壊電圧が高く、ドリフト層の抵抗を小さくできることからオン抵抗を小さくすることができる。半導体チップ２１ａ，２１ｂ，２１ｃ，２１ｄ，２２ａ，２２ｂ，２２ｃ，２２ｄは、例えば金属－酸化物－半導体電界効果型トランジスタ（ＭＯＳＦＥＴ）である。なお、半導体チップ２１ａ，２１ｂ，２１ｃ，２１ｄ，２２ａ，２２ｂ，２２ｃ，２２ｄについては、シリコンから構成される半導体層を動作層として有していてもよい。

【0028】

半導体チップ２１ａ，２１ｂ，２１ｃ，２１ｄのソースパッドと第４回路板１８ｄとは、ワイヤ２３ａ，２３ｂ，２３ｃ，２３ｄによりそれぞれ接続されている。半導体チップ２１ａ，２１ｂ，２１ｃ，２１ｄのゲートパッドと第５回路板１８ｅとは、ワイヤ２４ａ，２４ｂ，２４ｃ，２４ｄによりそれぞれ接続されている。半導体チップ２１ａ，２１ｂ，２１ｃ，２１ｄのソースパッドと第３回路板１８ｃとは、ワイヤ２５ａ，２５ｂ，２５ｃ，２５ｄ，２６ａ，２６ｂ，２６ｃ，２６ｄによりそれぞれ接続されている。半導体チップ２２ａ，２２ｂ，２２ｃ，２２ｄのソースパッドと第７回路板１８ｇとは、ワイヤ２３ｅ，２３ｆ，２３ｇ，２３ｈによりそれぞれ接続されている。半導体チップ２２ａ，２２ｂ，２２ｃ，２２ｄのゲートパッドと第６回路板１８ｆとは、ワイヤ２４ｅ，２４ｆ，２４ｇ，２４ｈによりそれぞれ接続されている。半導体チップ２２ａ，２２ｂのソースパッドと一方の第２回路板１８ｂとは、ワイヤ２５ｅ，２５ｆ，２６ｅ，２６ｆにより接続されている。半導体チップ２２ｃ，２２ｄのソースパッドと他方の第２回路板１８ｂとは、ワイヤ２５ｇ，２５ｈ，２６ｇ，２６ｈにより接続されている。

【0029】

プレスフィットピン２７ａ，２７ｂ，２７ｃ，２７ｄはそれぞれ、Ｚ方向に延びるように第４回路板１８ｄ、第５回路板１８ｅ、第６回路板１８ｆおよび第７回路板１８ｇ上に配置される。プレスフィットピン２７ａのＺ方向における一方の端部は、第４回路板１８ｄ上において第２壁部１３ｂ側の端部に接続されている。プレスフィットピン２７ｂのＺ方向における一方の端部は、第５回路板１８ｅ上において第２壁部１３ｂ側の端部に接続されている。プレスフィットピン２７ｃのＺ方向における一方の端部は、第６回路板１８ｆ上において第１壁部１３ａ側の端部に接続されている。プレスフィットピン２７ｄのＺ方向における一方の端部は、第７回路板１８ｇ上において第１壁部１３ａ側の端部に接続されている。プレスフィットピン２７ａ，２７ｂ，２７ｃ，２７ｄのＺ方向における他方の端部はそれぞれ、半導体装置１１の外部に突出している。プレスフィットピン２７ａ，２７ｂ，２７ｃ，２７ｄを通じて、半導体装置１１の外部と半導体チップ２１ａ，２１ｂ，２１ｃ，２１ｄ，２２ａ，２２ｂ，２２ｃ，２２ｄとの電気的な接続が確保される。

【0030】

次にまず、第３電極板３３の構成について説明する。Ｏ端子、すなわち、Ｏ型バスバーである第３電極板３３は、一枚の板状の部材を折り曲げて形成される。第３電極板３３は、第７部分４７ａ，４７ｂと、第８部分４８と、第９部分４９と、を含む。

【0031】

第７部分４７ａ，４７ｂは、回路パターン１７と電気的に接続される部分であり、Ｙ方向に間隔をあけて２つ形成されている。第７部分４７ａ，４７ｂはそれぞれ、ベース板１２の厚さ方向（Ｚ方向）に見て矩形状に形成されている。第７部分４７ａ，４７ｂはそれぞれ、Ｘ－Ｙ平面に平行である。第７部分４７ａ，４７ｂはそれぞれ、Ｚ方向に見て半導体チップ２２ａ，２２ｂ，２２ｃ，２２ｄを避けた位置において第３回路板１８ｃに接合されている。本実施形態においては、第７部分４７ａ，４７ｂは、超音波接合により第３回路板１８ｃに接合されている。

【0032】

第８部分４８は、第７部分４７ａ，４７ｂのそれぞれから連なって、第３回路板１８ｃから立ち上がるように形成されている。第８部分４８は、Ｘ方向に見て矩形状に形成されている。第８部分４８は、Ｙ－Ｚ平面に平行である。

【0033】

第９部分４９は、第８部分４８から連なって形成される。第９部分４９は、Ｘ－Ｙ平面に平行である。すなわち、第７部分４７ａ，４７ｂのそれぞれと第９部分４９とは、平行である。第９部分４９は、第４壁部１３ｄをＸ方向に貫通するようにして配置される。第９部分４９は、第８部分４８から連なり、厚さ方向（Ｚ方向）に見て矩形状の第７領域５７と、第７領域５７からＸ方向に突出するように形成される第８領域５８と、を含む。第８領域５８には、厚さ方向に貫通する貫通孔３６が形成されている。第３電極板３３は、第７領域５７および第８領域５８の一部が空間１９内に位置し、第８領域５８の残部および貫通孔３６が半導体装置１１外に位置するよう配置される。第３部分４３の第８領域５８および貫通孔３６を利用して、第３電極板３３における外部との電気的な接続が確保される。

【0034】

次に、第２電極板３２の構成について説明する。Ｎ端子、すなわち、Ｎ型バスバーである第２電極板３２は、一枚の板状の部材を折り曲げて形成される。図６は、第２電極板３２の概略平面図である。図７および図８は、第２電極板３２の概略側面図である。図７は、第２電極板３２をＹ方向に見た場合を示し、図８は、第２電極板３２をＸ方向に見た場合を示す。図９は、折り曲げられる前の第２電極板３２の概略平面図である。

【0035】

図６～図９を併せて参照して、第２電極板３２は、第４部分４４ａ，４４ｂと、第５部分４５ａ，４５ｂと、第６部分４６と、を含む。特に図９を参照して、第２電極板３２は、破線３７ａ，３７ｂ部分を９０度に折り曲げ、破線３８ａ，３８ｂ部分を９０度に折り曲げて、図６～図８に示す形状とすることにより形成される。

【0036】

第４部分４４ａ，４４ｂは、回路パターン１７と電気的に接続される部分であり、Ｙ方向に間隔をあけて２つ形成されている。具体的には、第４部分４４ａ，４４ｂは、第２の方向（Ｚ方向）に見て、第１の方向（Ｘ方向）に直交する第３の方向（Ｙ方向）に間隔をあけて対称となるよう一対設けられている。第４部分４４ａ，４４ｂはそれぞれ、ベース板１２の厚さ方向（Ｚ方向）に見て矩形状に形成されている。第４部分４４ａ，４４ｂはそれぞれ、Ｘ－Ｙ平面に平行である。第４部分４４ａは、一方の第２回路板１８ｂと接合されている。第４部分４４ｂは、他方の第２回路板１８ｂと接合されている。本実施形態においては、第４部分４４ａは、超音波接合により一方の第２回路板１８ｂに接合されている。また、第４部分４４ｂは、超音波接合により他方の第２回路板１８ｂに接合されている。

【0037】

第５部分４５ａ，４５ｂは、Ｙ方向に間隔をあけて２つ形成されている。第５部分４５ａ，４５ｂはそれぞれ、Ｘ方向に見て矩形状に形成されている。第５部分４５ａ，４５ｂは、第１の方向（Ｘ方向）における第４部分４４ａ，４４ｂの一方側の第３端部６３ａと連なって配置される。具体的には、第５部分４５ａは、第４部分４４ａから連なって、一方の第２回路板１８ｂから立ち上がるように形成されている。第５部分４５ｂは、第４部分４４ｂから連なって、他方の第２回路板１８ｂから立ち上がるように形成されている。第５部分４５ａ，４５ｂはそれぞれ、Ｙ－Ｚ平面に平行である。第５部分４５ａ，４５ｂは、第２の方向に延びる形状である。

【0038】

第６部分４６は、第５部分４５ａ，４５ｂのそれぞれから連なって形成される。具体的には、第６部分４６は、第２の方向（Ｚ方向）における第５部分４５ａ，４５ｂの一方側の第４端部６４ａと連なっている。第６部分４６は、第２の方向において第４部分４４ａ，４４ｂと間隔をあけて配置される。第６部分４６は、Ｘ－Ｙ平面に平行である。すなわち、第４部分４４ａ，４４ｂのそれぞれと第６部分４６とは、平行である。第６部分４６は、第３壁部１３ｃをＸ方向に貫通するようにして配置される。第６部分４６は、第５部分４５ａ，４５ｂから連なる第４領域５４と、厚さ方向（Ｚ方向）に見て矩形状の第５領域５５と、第５領域５５からＸ方向に突出するように形成される第６領域５６と、を含む。第４領域５４、第５領域５５および第６領域５６のそれぞれの境界を図６中の一点鎖線で示す。第６領域５６には、厚さ方向に貫通する貫通孔３５が形成されている。第２電極板３２は、第４領域５４、第５領域５５および第６領域５６の一部が空間１９内に位置し、第６領域５６の残部および貫通孔３５が半導体装置１１外に位置するよう配置される。第２電極板３２のうちの第６部分４６が主に、第１電極板３１との平行平板を構成する領域となる。第６部分４６の第６領域５６および貫通孔３５を利用して、第２電極板３２における外部との電気的な接続が確保される。

【0039】

次に、第１電極板３１の構成について説明する。Ｐ端子、すなわち、Ｐ型バスバーである第１電極板３１は、一枚の板状の部材を折り曲げて形成される。図１０は、第１電極板３１の概略平面図である。図１１および図１２は、第１電極板３１の概略側面図である。図１１は、第１電極板３１をＹ方向に見た場合を示し、図１２は、第１電極板３１をＸ方向に見た場合を示す。図１３は、折り曲げられる前の第１電極板３１の概略平面図である。

【0040】

図１０～図１３を併せて参照して、第１電極板３１は、第１部分４１ａ，４１ｂと、第２部分４２ａ，４２ｂと、第３部分４３と、を含む。特に図１３を参照して、第１電極板３１は、破線３９ａ，３９ｂ部分を９０度に折り曲げ、破線４０ａ，４０ｂ部分を９０度に折り曲げて、図１０～図１２に示す形状とすることにより形成される。

【0041】

第１部分４１ａ，４１ｂは、回路パターン１７と電気的に接続される部分であり、Ｙ方向に間隔をあけて２つ形成されている。具体的には、第１部分４１ａ，４１ｂは、第２の方向（Ｚ方向）に見て、第１の方向（Ｘ方向）に直交する第３の方向（Ｙ方向）に間隔をあけて対称となるよう一対設けられている。第１部分４１ａ，４１ｂはそれぞれ、ベース板１２の厚さ方向（Ｚ方向）に見て矩形状に形成されている。第１部分４１ａ，４１ｂはそれぞれ、Ｘ－Ｙ平面に平行である。第１部分４１ａ，４１ｂはそれぞれ、Ｚ方向に見て半導体チップ２１ａ，２１ｂ，２１ｃ，２１ｄを避けた位置において第１回路板１８ａと接合されている。本実施形態においては、第１部分４１ａ，４１ｂは、超音波接合により第１回路板１８ａに接合されている。これについては、後述する。

【0042】

第２部分４２ａ，４２ｂは、Ｙ方向に間隔をあけて２つ形成されている。第２部分４２ａ，４２ｂはそれぞれ、Ｘ方向に見て矩形状に形成されている。第２部分４２ａ，４２ｂは。第１の方向における第１部分４１ａ，４１ｂの一方側の第１端部６１ａと連なって配置される。具体的には、第２部分４２ａ，４２ｂは、第１部分４１ａ，４１ｂのそれぞれから連なって、第３回路板１８ｃから立ち上がるように形成されている。第２部分４２ａ，４２ｂはそれぞれ、Ｙ－Ｚ平面に平行である。第２部分４２ａ，４２ｂは、回路パターン１７の厚さ方向である第２の方向（Ｚ方向）に延びる形状である。

【0043】

第３部分４３は、第２部分４２ａ，４２ｂのそれぞれから連なって形成される。具体的には、第３部分４３は、第２の方向における第２部分４２ａ，４２ｂの一方側の第２端部６２ａと連なっている。第３部分４３は、第２の方向（Ｚ方向）において第１部分４１ａ，４１ｂと間隔をあけて配置される。第３部分４３は、Ｘ－Ｙ平面に平行である。すなわち、第１部分４１ａ，４１ｂのそれぞれと第３部分４３とは、平行である。第３部分４３は、第３壁部１３ｃをＸ方向に貫通するようにして配置される。第３部分４３は、第２部分４２ａ，４２ｂから連なる第１領域５１と、厚さ方向（Ｚ方向）に見て矩形状の第２領域５２と、第２領域５２からＸ方向に突出するように形成される第３領域５３と、を含む。第１領域５１、第２領域５２および第３領域５３のそれぞれの境界を図１０中の一点鎖線で示す。第３領域５３には、厚さ方向に貫通する貫通孔３４が形成されている。第１電極板３１は、第１領域５１、第２領域５２および第３領域５３の一部が空間１９内に位置し、第３領域５３の残部および貫通孔３４が半導体装置１１外に位置するよう配置される。なお、Ｚ方向において、第３部分４３は、第６部分４６よりも基板１４に近い位置に配置される。すなわち、Ｚ方向において、基板１４と第２電極板３２の第６部分４６との間に、第１電極板３１の第３部分４３がそれぞれと間隔をあけて配置される。第１電極板３１の第３部分４３が主に、第２電極板３２との平行平板を構成する領域となる。第３部分４３の第３領域５３および貫通孔３４を利用して、第１電極板３１における外部との電気的な接続が確保される。また、第３部分４３の第３領域５３と第６部分４６の第６領域５６とは、Ｙ方向の位置をずらして配置される。具体的には、第３領域５３は、Ｙ方向において、第１壁部１３ａに近い位置に配置され、第６領域５６は、Ｙ方向において、第２壁部１３ｂに近い位置に配置される。

【0044】

ここで、第３部分４３に含まれる第１領域５１は、第１の方向であるＸ方向において、第２端部６２ａよりも第５部分４５ａ，４５ｂ側に突出する突出領域である。すなわち、突出領域である第１領域５１においても、第６部分４６との間において、図２等における破線で囲う空間２９で示す領域において、平行平板を構成している。第１の方向において第５部分４５ａ，４５ｂに対向する突出領域である第１領域５１の端面６５は、第１電極板３１の側面に相当する。また、図２中の間隔Ｄ_１で示す突出領域である第１領域５１と第５部分４５ａ，４５ｂとの間隔は、図２中の間隔Ｄ_２で示す第３部分４３と第６部分４６との間隔の８０％以下である。

【0045】

次に、上記構成の半導体装置１１の製造方法の一例について簡単に説明する。まず、ベース板１２上に、基板１４を接合すると共に、半導体チップ２１ａ，２１ｂ，２１ｃ，２１ｄ，２２ａ，２２ｂ，２２ｃ，２２ｄを回路パターン１７に接合する。この時、例えば、はんだを用いたリフローはんだ付けにより接合する。そして、例えばステッチボンディングを利用して各部材をワイヤ２３ａ～２３ｈ，２４ａ～２４ｈ，２５ａ～２５ｈ，２６ａ～２６ｈにより接続する。また、第１電極板３１、第２電極板３２および第３電極板３３は、１枚の板状の部材を所定の形状に打ち抜いた後、折り曲げて形成しておく。そして、インサート成形により枠体１３と一体化させる。その後、第１電極板３１、第２電極板３２および第３電極板３３と一体化された枠体１３をベース板１２上に接着して取り付ける。

【0046】

その後、第１部分４１ａ，４１ｂ、第４部分４４ａ，４４ｂおよび第７部分４７ａ，４７ｂを超音波接合により回路パターン１７に接合する。図１４は、超音波接合前の半導体装置１１の一部を示す概略側面図である。図１５は、超音波接合後の半導体装置１１の一部を示す概略側面図である。なお、図１５においては、理解を容易にする観点から第２部分４２ａおよび第５部分４５ａを誇張して大きく傾斜させて図示している。

【0047】

図１４および図１５を参照して、折り曲げの精度が低く、第１部分４１ａと第２部分４２ａとのなす角度が９０度に至っていない場合、第２部分４２ａが近付いてしまう。しかし、折り曲げ部分である第２端部６２ａは、突出領域である第１領域５１よりも第５部分４５ａから遠い位置にあるため、接触してショートするおそれを低減することができる。このようにして、第１電極板３１および第２電極板３２を超音波接合により接合する。

【0048】

そして、空間１９内に封止樹脂を充填する。その後、図示しない蓋を取り付けて半導体装置１１を製造する。

【0049】

このような半導体装置１１によると、第３部分４３が第２端部６２ａよりも第５部分４５ａ側に突出する突出領域である第１領域５１を含むため、平行平板を構成する領域を広く確保して、インダクタンスの低減の効果を大きくすることができる。この場合、第２端部６２ａよりも第５部分４５ａ側に突出する突出領域である第１領域５１を含むため、第２端部６２ａが第５部分４５ａに近接するおそれを低減することができる。したがって、第２端部６２ａを含む領域において、第２電極板３２と接触してショートするおそれを低減することができる。以上より、このような半導体装置１１によると、インダクタンスの低減を図りながら、信頼性の向上を図ることができる。

【0050】

本実施形態においては、第１電極板３１は、Ｐ型バスバーであり、第２電極板３２は、Ｎ型バスバーである。このような半導体装置１１は、第１電極板３１の第３部分４３を流れる電流の向きと、第２電極板３２の第６部分４６を流れる電流の向きを逆向きとして、大きなインダクタンスの低減を得ることができる。

【0051】

本実施形態においては、第１部分４１ａ，４１ｂと第１回路板１８ａとは、超音波接合されており、第４部分４４ａ，４４ｂと第２回路板１８ｂとは、超音波接合されている。よって、接合材を用いることなく、第１部分４１ａ，４１ｂと第１回路板１８ａおよび第４部分４４ａ，４４ｂと第２回路板１８ｂを接合することができる。この場合、突出領域である第１領域５１の厚さ方向は、超音波接合時において振動する方向と垂直であるため、振動する方向には機械的に変形しづらい。このため、第１電極板３１と、第２電極板３２とを超音波接合しても、互いに接触してショートするおそれが低くなる。よって、信頼性の向上を図ることができる。

【0052】

本実施形態においては、第１電極板３１は、板状の部材を折り曲げて形成されている。よって、所定の形状に素材となる板状の部材を打ち抜き、折り曲げて第１電極板３１を製造することができるため、生産性の向上を図ることができる。

【0053】

本実施形態においては、第１の方向において第５部分４５ａ，４５ｂに対向する突出領域である第１領域５１の端面６５は、第１電極板３１の側面に相当する。このようにすることにより、板状の部材を折り曲げて第１電極板３１を形成する際に折り曲げ部分に相当する第２端部６２ａが第２電極板３２に近接するおそれを低減することができる。したがって、折り曲げの精度が低かった場合でも、接合時における傾きに起因して接触してショートするおそれを低減することができる。

【0054】

本実施形態においては、突出領域である第１領域５１の端面６５と第５部分４５ａ，４５ｂとの間隔は、１ｍｍ以下である。よって、平行平板を構成する領域を広く確保して、よりインダクタンスの低減を図ることができる。

【0055】

本実施形態においては、第１部分４１ａ，４１ｂは、第２の方向に見て、第１の方向に直交する第３の方向に間隔をあけて対称となるよう一対設けられている。よって、第１部分から第２部分を通り第３部分へ効率的に電流を流すことができ、よりインダクタンスの低減を図ることができる。

【0056】

本実施形態においては、突出領域である第１領域５１と第５部分４５ａ，４５ｂとの間隔は、第３部分４３と第６部分４６との間隔の８０％以下である。よって、平行平板を構成する領域を広く確保して、よりインダクタンスの低減を図ることができる。

【0057】

（他の実施の形態）
なお、上記の実施の形態においては、第１電極板は、１枚の板状の部材を折り曲げて形成することとしたが、これに限らず、第１電極板は、例えば、第１部分に対応する板状部材、第２部分に対応する板状部材および第３部分に対応する板状部材を繋ぎ合わせて形成する等、複数の板状部材を繋ぎ合わせて形成することにしてもよい。第２電極板および第３電極板についても同様である。

【0058】

また、上記の実施の形態においては、超音波接合により第１電極板が第１回路板に接合されることとしたが、これに限らず、第１電極板は、接合材、例えばはんだや導電性世着剤により第１回路板に接合されていてもよい。第２電極板および第３電極板についても同様である。

【0059】

なお、上記の実施の形態においては、半導体装置は、Ｐ型バスバーである第１電極板と、Ｎ型バスバーである第２電極板と、Ｏ型バスバーである第３電極板とを備える構成としたが、これに限らず、第３電極板を備えず２枚の電極板を備え、これらが平行平板を構成を半導体装置であってもよい。

【0060】

今回開示された実施の形態はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本発明の範囲は上記した説明ではなく、特許請求の範囲によって規定され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【産業上の利用可能性】

【0061】

本開示の半導体装置は、インダクタンスの低減および信頼性の向上が求められる場合に特に有利に適用され得る。

【符号の説明】

【0062】

１１ 半導体装置
１２ ベース板
１２ａ，１２ｂ 主面
１２ｃ，１２ｄ，１２ｅ，１２ｆ，３４，３５，３６ 貫通孔
１３ 枠体
１３ａ 第１壁部
１３ｂ 第２壁部
１３ｃ 第３壁部
１３ｄ 第４壁部
１４ 基板
１５ 金属板
１６ 絶縁板
１７ 回路パターン
１８ａ 第１回路板
１８ｂ 第２回路板
１８ｃ 第３回路板
１８ｄ 第４回路板
１８ｅ 第５回路板
１８ｆ 第６回路板
１８ｇ 第７回路板
１９ 空間
２１ａ，２１ｂ，２１ｃ，２１ｄ，２２ａ，２２ｂ，２２ｃ，２２ｄ 半導体チップ
２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅ，２３ｆ，２３ｇ，２３ｈ，２４ａ，２４ｂ，２４ｃ，２４ｄ，２４ｅ，２４ｆ，２４ｇ，２４ｈ，２５ａ，２５ｂ，２５ｃ，２５ｄ，２５ｅ，２５ｆ，２５ｇ，２５ｈ，２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２６ｆ，２６ｇ，２６ｈ ワイヤ
２７ａ，２７ｂ，２７ｃ，２７ｄ プレスフィットピン
３１ 第１電極板
３２ 第２電極板
３３ 第３電極板
３７ａ，３７ｂ，３８ａ，３８ｂ，３９ａ，３９ｂ，４０ａ，４０ｂ 破線
４１ａ，４１ｂ 第１部分
４２ａ，４２ｂ 第２部分
４３ 第３部分
４４ａ，４４ｂ 第４部分
４５ａ，４５ｂ 第５部分
４６ 第６部分
４７ａ，４７ｂ 第７部分
４８ 第８部分
４９ 第９部分
５１ 第１領域（突出領域）
５２ 第２領域
５３ 第３領域
５４ 第４領域
５５ 第５領域
５６ 第６領域
５７ 第７領域
５８ 第８領域
６１ａ 第１端部
６２ａ 第２端部
６３ａ 第３端部
６４ａ 第４端部
６５ 端面
６６
Ｄ_１，Ｄ_２ 間隔

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】