特許 7669912 制御装置、画像処理装置及び電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-04-21

(45)【発行日】2025-04-30

(54)【発明の名称】制御装置、画像処理装置及び電子機器

(51)【国際特許分類】

   G06F 1/3287 20190101AFI20250422BHJP

   G06F 1/3206 20190101ALI20250422BHJP

   G06F 3/00 20060101ALI20250422BHJP

   G06F 13/38 20060101ALI20250422BHJP

   B41J 29/38 20060101ALI20250422BHJP

   H04N 1/00 20060101ALI20250422BHJP

【ＦＩ】

G06F1/3287

G06F1/3206

G06F3/00 Q

G06F13/38 350

B41J29/38 104

H04N1/00 885

【請求項の数】 8

(21)【出願番号】P 2021191083

(22)【出願日】2021-11-25

(65)【公開番号】P2023077699

(43)【公開日】2023-06-06

【審査請求日】2024-10-15

(73)【特許権者】

【識別番号】000005496

【氏名又は名称】富士フイルムビジネスイノベーション株式会社

(74)【代理人】

【識別番号】110000752

【氏名又は名称】弁理士法人朝日特許事務所

(72)【発明者】

【氏名】鈴木 和哉

(72)【発明者】

【氏名】磯部 慧

(72)【発明者】

【氏名】川島 慎平

(72)【発明者】

【氏名】大野 貴大

【審査官】漆原 孝治

(56)【参考文献】

【文献】特開２０１２－１９０４４８（ＪＰ，Ａ）

【文献】特開２０１１－２８７２７（ＪＰ，Ａ）

【文献】特開２０１３－４５２６０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ １／３２８７

Ｇ０６Ｆ １／３２０６

Ｇ０６Ｆ ３／００

Ｇ０６Ｆ １３／３８

Ｂ４１Ｊ ２９／３８

Ｈ０４Ｎ １／００

(57)【特許請求の範囲】

【請求項1】

少なくとも第１プロセッサ及び第２プロセッサを含む２以上のプロセッサと、
前記２以上のプロセッサ間でお互いの存在を判別するための信号を授受する少なくとも２以上のインタフェースを含む通信コネクタと
を有し、
前記第１プロセッサは、
第１の消費電力モードから当該第１の消費電力モードよりも消費電力が大きい第２の消費電力モードへ切り替えるよう要求する要求信号を、前記２以上のインタフェースのうちの第１インタフェースを用いて、前記第２プロセッサに送信し、
前記第２プロセッサは、
前記要求信号を受信すると、前記第１の消費電力モードから前記第２の消費電力モードへ切り替えるよう指示する指示信号を、前記２以上のインタフェースのうち第２インタフェースを用いて電源装置に送信する制御装置。

【請求項2】

前記第１プロセッサには、
電力の供給対象に関する情報が入力され、
前記第２プロセッサは、前記第１プロセッサに入力された前記情報に応じた指示信号を、前記電源装置に送信する請求項１記載の制御装置。

【請求項3】

前記第１プロセッサには、電力の供給対象に関する情報がＯＲ回路を介して及び当該ＯＲ回路を介さずに入力され、
前記第１プロセッサは、前記ＯＲ回路を介して入力された前記情報と、前記ＯＲ回路を介さずに入力された前記情報との差分に関する情報を前記要求信号に含めて、前記第２プロセッサに送信する請求項１又は２記載の制御装置。

【請求項4】

前記通信コネクタは、ＰＣＩｅ（Peripheral Component Interconnect-Express）の規格に従う請求項１～３のいずれか１項に記載の制御装置。

【請求項5】

前記２以上のプロセッサ間でお互いの存在を判別するための信号を授受する少なくとも２以上のインタフェースは、
ＨｏｔＰｌｕｇを実現するためのインタフェースである請求項１～４のいずれか１項に記載の制御装置。

【請求項6】

前記第１プロセッサであるＣＰＵ（Central Processing Unit）を含む基板と、
前記第２プロセッサであるＡＳＩＣ（Application Specific Integrated Circuit）を含む基板と
が前記通信コネクタで接続されている請求項１～５のいずれか１項に記載の制御装置。

【請求項7】

請求項１～６のいずれか１項に記載の制御装置を備える画像処理装置。

【請求項8】

請求項１～６のいずれか１項に記載の制御装置を備える電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、制御装置、画像処理装置及び電子機器に関する。

【背景技術】

【0002】

特許文献１には、ＣＰＵ（Central Processing Unit）及びＡＳＩＣ（Application Specific Integrated Circuit）等の複数の基板間においてシリアル通信を行うとともに電源制御を行うことが記載されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０００－１０５７９６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明は、電源制御用のインタフェースを規格上で含まない通信コネクタによって接続されたプロセッサ間で、電源制御に関する処理を行うことを目的とする。

【課題を解決するための手段】

【0005】

本発明の請求項１に係る制御装置は、少なくとも第１プロセッサ及び第２プロセッサを含む２以上のプロセッサと、前記２以上のプロセッサ間でお互いの存在を判別するための信号を授受する少なくとも２以上のインタフェースを含む通信コネクタとを有し、前記第１プロセッサは、第１の消費電力モードから当該第１の消費電力モードよりも消費電力が大きい第２の消費電力モードへ切り替えるよう要求する要求信号を、前記２以上のインタフェースのうちの第１インタフェースを用いて、前記第２プロセッサに送信し、前記第２プロセッサは、前記要求信号を受信すると、前記第１の消費電力モードから前記第２の消費電力モードへ切り替えるよう指示する指示信号を、前記２以上のインタフェースのうち第２インタフェースを用いて電源装置に送信する。

【0006】

本発明の請求項２に係る制御装置は、請求項１記載の構成において、前記第１プロセッサには、電力の供給対象に関する情報が入力され、前記第２プロセッサは、前記第１プロセッサに入力された前記情報に応じた指示信号を、前記電源装置に送信する。

【0007】

本発明の請求項３に係る制御装置は、請求項１又は２記載の構成において、前記第１プロセッサには、電力の供給対象に関する情報がＯＲ回路を介して及び当該ＯＲ回路を介さずに入力され、前記第１プロセッサは、前記ＯＲ回路を介して入力された前記情報と、前記ＯＲ回路を介さずに入力された前記情報との差分に関する情報を前記要求信号に含めて、前記第２プロセッサに送信する。

【0008】

本発明の請求項４に係る制御装置は、請求項１～３のいずれか１項に記載の構成において、前記通信コネクタは、ＰＣＩｅ（Peripheral Component Interconnect-Express）の規格に従う。

【0009】

本発明の請求項５に係る制御装置は、請求項１～４のいずれか１項に記載の構成において、前記２以上のプロセッサ間でお互いの存在を判別するための信号を授受する少なくとも２以上のインタフェースは、ＨｏｔＰｌｕｇを実現するためのインタフェースである。

【0010】

本発明の請求項６に係る制御装置は、請求項１～５のいずれか１項に記載の構成において、前記第１プロセッサであるＣＰＵ（Central Processing Unit）を含む基板と、前記第２プロセッサであるＡＳＩＣ（Application Specific Integrated Circuit）を含む基板とが前記通信コネクタで接続されている。

【0011】

本発明の請求項７に係る画像処理装置は、請求項１～６のいずれか１項に記載の制御装置を備える。

【0012】

本発明の請求項８に係る電子機器は、請求項１～６のいずれか１項に記載の制御装置を備える。

【発明の効果】

【0013】

請求項１に係る制御装置によれば、電源制御用のインタフェースを規格上で含まない通信コネクタによって接続された第１プロセッサ及び第２プロセッサ間で、電源制御に関する処理が行われる。

【0014】

請求項２に係る制御装置によれば、第１の消費電力モードにおいて第１プロセッサに入力された電力の供給対象に関する情報と、第１の消費電力モードから第２の消費電力モードへ切り替えるときに第１プロセッサに入力された電力の供給対象に関する情報とを比較した結果に応じた指示信号が、電源制御装置に送信される。

【0015】

本発明の請求項３に係る制御装置によれば、ＯＲ回路を介して入力された情報と、ＯＲ回路を介さずに入力された情報との差分に関する情報とが要求信号に含めて第２プロセッサに送信される。

【0016】

本発明の請求項４に係る制御装置によれば、通信コネクタが、ＰＣＩｅの規格によって実現される。

【0017】

本発明の請求項５に係る制御装置によれば、２以上のプロセッサ間でお互いの存在を判別するための信号を授受する少なくとも２以上のインタフェースが、ＨｏｔＰｌｕｇを実現するためのインタフェースによって実現される。

【0018】

本発明の請求項６に係る制御装置によれば、第１プロセッサであるＣＰＵを含む基板と、第２プロセッサであるＡＳＩＣを含む基板とが通信コネクタで接続される。

【0019】

請求項７に係る画像処理装置によれば、電源制御用のインタフェースを規格上で含まない通信コネクタによって接続された第１プロセッサ及び第２プロセッサ間で、電源制御に関する処理が行われる。

【0020】

請求項８に係る電子機器によれば、電源制御用のインタフェースを規格上で含まない通信コネクタによって接続された第１プロセッサ及び第２プロセッサ間で、電源制御に関する処理が行われる。

【図面の簡単な説明】

【0021】

【図1】本発明の一実施形態に係る画像処理装置１０００の構成を例示する図である。

【図2】本実施形態において用いられるＰＣＩｅコネクタにおけるピンアサインの一例を説明する図である。

【図3】本実施形態に係る制御装置１００の動作を例示するフローチャートである。

【発明を実施するための形態】

【0022】

図１は、本発明の一実施形態に係る画像処理装置１０００の構成を例示する図である。画像処理装置１０００は、例えばプリントやコピー等の画像処理に関する複数の機能を備えた複合機と呼ばれる装置である。画像処理装置１０００は、制御装置１００と、画像読取装置２００と、画像形成装置３００と、各種のデバイス４００とを備える。制御装置１００は画像処理装置１０００の動作を制御する装置である。画像読取装置２００は紙等の媒体から画像を読み取る装置である。画像形成装置３００は紙等の媒体に画像を形成する装置である。各種のデバイス４００は、例えばユーザインタフェース装置やセンサ装置などである。

【0023】

制御装置１００は、本発明に係る制御装置の一例である。制御装置１００は、ＣＰＵ（Central Processing Unit）基板１と、エンジン制御基板２と、これらの基板１，２を接続するＰＣＩｅコネクタ３とを備える。

【0024】

ＣＰＵ基板１は、本発明に係る第２プロセッサの一例であるＣＰＵ１０と、ＣＰＵ基板１に電源を供給する電源装置１１と、画像処理装置１０００における電源制御に関する処理を行う電源制御装置１２とを備える。

【0025】

エンジン制御基板２は、本発明に係る第１プロセッサの一例であるＡＳＩＣ（Application Specific Integrated Circuit）２０と、エンジン制御基板２に電源を供給する電源装置２１と、ＯＲ回路２２とを備える。

【0026】

ＰＣＩｅ（Peripheral Component Interconnect-Express）コネクタ３は、高速データ通信を行うためのシリアル転送方式の通信インタフェース規格であるＰＣＩｅに従う通信コネクタである。画像処理装置１０００においては、一定レベル以上の高い処理性能を実現するべく、主に中枢的な制御を行うＣＰＵ１０と、主に画像処理を行うＡＳＩＣ２０とを別々に実装し、これらＣＰＵ１０及びＡＳＩＣ２０間をＰＣＩｅコネクタ３で接続している。

【0027】

このような構成の画像処理装置１０００においては、例えば低消費電力モードとか節電モードと呼ばれる第１の消費電力モードから、当該第１の消費電力モードよりも消費電力が大きい、通常消費電力モードとかスタンバイモードと呼ばれる第２の消費電力モードへ切り替えるため、電源制御に関する信号をＣＰＵ１０及びＡＳＩＣ２０間でやり取りする必要がある。

【0028】

しかし、ＰＣＩｅの通信インタフェース規格においては、このような電源制御用のインタフェースを含んでいない。そこで、本実施形態では、ＰＣＩｅの通信インタフェース規格において、２つ以上のプロセッサ間でお互いの存在を判別するための信号を授受する２つ以上のインタフェースを用いて、上記のような電源制御に関する信号をＣＰＵ１０及びＡＳＩＣ２０間でやり取りするようにしている。

【0029】

より具体的には、ＰＣＩｅの通信インタフェース規格においては、２つの基板間において互いの基板が存在するかどうかを判別するための信号をやり取りするための、ＨｏｔＰｌｕｇと呼ばれるインタフェースが２つ用意されている。本実施形態では、このＨｏｔＰｌｕｇと呼ばれるインタフェースを用いて、電源制御に関する信号をＣＰＵ１０及びＡＳＩＣ２０間でやり取りする。

【0030】

図２は、本実施形態において用いられるＰＣＩｅコネクタ３におけるピンアサインの一例を説明する図である。ＰＣＩｅは、通信が双方向となるように２本単位でまとめた転送方式を採用している。この２本単位でまとめられて双方向化された通信路は、レーンという単位で呼ばれる。図２は、このレーン数が１の場合におけるピンアサインを例示している。

【0031】

図２に示すように、Pin no.が「A1」でピン名が「PRSNT#1」のピンがＨｏｔＰｌｕｇに対応する１つめのピンである。本実施形態では、このピンに対応するインタフェースを、ＣＰＵ１０からエンジン制御基板２に対して第１の消費電力モードから第２の消費電力モードへ切り替えるよう指示する指示信号を送信するためのインタフェースとする。このインタフェースは、本発明における第２インタフェースの一例である。図１において、信号線ａ１は、このピンに対応するインタフェースの信号線であることを意味している。

【0032】

図２において、Pin no.が「B17」でピン名が「PRSNT#2」のピンがＨｏｔＰｌｕｇに対応する２つめのピンである。本実施形態では、このピンに対応するインタフェースを、ＡＳＩＣ２０からＣＰＵ１０に対して第１の消費電力モードから第２の消費電力モードへ切り替えるよう要求する要求信号を送信するためのインタフェースとする。このインタフェースは、本発明における第１インタフェースの一例である。図１において、信号線ａ２は、このピンに対応するインタフェースの信号線であることを意味している。

【0033】

つまり、ＡＳＩＣ２０は、第１の消費電力モードから第２の消費電力モードへ切り替えるよう要求する要求信号を、第１インタフェースを用いてＣＰＵ１０に送信する。ＣＰＵ１０は、この要求信号を受信すると、第１の消費電力モードから第２の消費電力モードへ切り替えるよう指示する指示信号を、第２インタフェースを用いて、電源制御装置１２を介して電源装置２１に送信する。なお、上記に説明した以外のピンアサインの例示は、従来通りＰＣＩｅに準拠しているものであるから、詳細な説明は省略する。

【0034】

図１の説明に戻り、ＯＲ回路２２について説明する。ＯＲ回路２２の一方の入力端子は、画像読取装置２００に接続されている。画像読取装置２００は、自装置に起因する理由によって第１の消費電力モードから第２の消費電力モードへ切り替えることを要求する場合、例えば信号値「１」の信号をＯＲ回路２２に入力する。このとき、画像読取装置２００は、信号値「１」の信号を、ＯＲ回路２２を介さずにＡＳＩＣ２０にも直接入力する。

【0035】

ＯＲ回路２２の他方の入力端子は、画像形成装置３００に接続されている。画像形成装置３００は、自装置に起因する理由によって第１の消費電力モードから第２の消費電力モードへ切り替えることを要求する場合、信号値「１」の信号をＯＲ回路２２に入力する。このとき、画像形成装置３００は、信号値「１」の信号を、ＯＲ回路２２を介さずにＡＳＩＣ２０にも直接入力する。

【0036】

ＯＲ回路２２の出力端子は、ＡＳＩＣ２０に接続されている。ＯＲ回路２２は、画像読取装置２００又は／及び画像形成装置３００から信号値「１」の信号が入力されたとき、信号値「１」の信号をＡＳＩＣ２０に入力する。

【0037】

ＡＳＩＣ２０は、画像読取装置２００から直接入力される信号値、画像形成装置３００から直接入力される信号値、及び、ＯＲ回路２２の出力端子から入力される信号値を内部メモリに保持しており、これらの信号値を含む要求信号を、第１インタフェースを用いてＣＰＵ１０に送信する。ＣＰＵ１０は、これらの信号値の組み合わせに基づいて、第１の消費電力モードから第２の消費電力モードへ切り替える理由を判断する。具体的には、画像読取装置２００から入力される信号値「１」及びＯＲ回路２２の出力端子から入力される信号値「１」という組み合わせである場合、ＣＰＵ１０は、画像読取装置２００に起因する理由によって第１の消費電力モードから第２の消費電力モードへ切り替えることが要求されたと判断する。一方、画像形成装置３００から入力される信号値「１」及びＯＲ回路２２の出力端子から入力される信号値「１」という組み合わせである場合、ＣＰＵ１０は、画像形成装置３００に起因する理由によって第１の消費電力モードから第２の消費電力モードへ切り替えることが要求されたと判断する。

【0038】

これにより、ＣＰＵ１０は、例えば画像読取装置２００に起因する理由によって第１の消費電力モードから第２の消費電力モードへ切り替えることが要求されたと判断した場合、画像読取装置２００についてのみ第１の消費電力モードから第２の消費電力モードへ切り替えることを指示することが可能となる。また、ＣＰＵ１０は、例えば画像形成装置３００に起因する理由によって第１の消費電力モードから第２の消費電力モードへ切り替えることが要求されたと判断した場合、画像形成装置３００についてのみ第１の消費電力モードから第２の消費電力モードへ切り替えることを指示することが可能となる。

【0039】

このように、ＡＳＩＣ２０には、複数の電力供給対象から、電力の供給対象に関する情報がＯＲ回路２２を介して及びＯＲ回路２２を介さずに入力される。そして、ＡＳＩＣ２０は、ＯＲ回路２２を介して入力された情報と、ＯＲ回路２２を介さずに入力された情報との差分に関する情報を要求信号に含めて、ＣＰＵ１０に送信する。ＣＰＵ１０は、上記の差分に関する情報に応じた指示信号を電源装置２１に送信する。これにより、電力が必要とされる電力供給対象に対してのみ電力が供給されることになる。

【0040】

図３は、本実施形態に係る制御装置１００の動作を例示するフローチャートである。画像処理装置１０００は、例えば画像処理装置１０００に対する電源投入後等において、第２の消費電力モードで稼働している（ステップＳ１１）。このとき、ＣＰＵ基板１、エンジン制御基板２、画像読取装置２００、画像形成装置３００及び各種のデバイス４００の全てに電力が供給されている。

【0041】

第２の消費電力モードで稼働したまま何らのイベントが発生せずにタイムアウトしたような場合には、ＣＰＵ１０は、第１の消費電力モードへ切り替えると判断し（ステップＳ１２：ＹＥＳ）、電源制御装置１２に指示して第１の消費電力モードに切り替える（ステップＳ１３）。これにより、電源制御装置１２による制御の下、ＣＰＵ基板１に対する電力供給は維持されたまま、エンジン制御基板２、画像読取装置２００、画像形成装置３００及び各種のデバイス４００に対する電力供給が減少又は停止させられる。

【0042】

ＣＰＵ１０は、ＣＰＵ基板１から、第１の消費電力モードから第２の消費電力モードへの切り替えが要求されたか否かを判断する（ステップＳ１４）。ここで、ＣＰＵ基板１から、第１の消費電力モードから第２の消費電力モードへの切り替えが要求される場合とは、例えばデバイスとしてのユーザインタフェース装置が操作された場合であるとか、例えばデバイスとしてのセンサ装置が消費電力モードへの切り替え理由となるような現象を検出した場合等である。

【0043】

ＣＰＵ基板１から、第１の消費電力モードから第２の消費電力モードへの切り替えが要求されたと判断された場合（ステップＳ１４：ＹＥＳ）、ＣＰＵ１０は、第１の消費電力モードから第２の消費電力モードへ切り替えるよう指示する指示信号を電源制御装置１２に送信する（ステップＳ１５）。この指示信号は、電源制御装置１２から電源装置１１に送信されるとともに、前述した第２インタフェースを用いて電源装置２１にも送信される。これにより、画像処理装置１０００は第２の消費電力モードに切り替えられ（ステップＳ１６）、ＣＰＵ基板１、エンジン制御基板２、画像読取装置２００、画像形成装置３００及び各種のデバイス４００の全てに電力が供給された状態で稼働する（ステップＳ１１）。

【0044】

ＣＰＵ基板１から、第１の消費電力モードから第２の消費電力モードへの切り替えが要求されたと判断されなかった場合（ステップＳ１４：ＮＯ）、ＡＳＩＣ２０は、画像読取装置２００又は画像形成装置３００から、第１の消費電力モードから第２の消費電力モードへの切り替えが要求されたか否かを判断する（ステップＳ１７）。ＡＳＩＣ２０は、ＯＲ回路２２からの入力により、画像読取装置２００又は画像形成装置３００から、第１の消費電力モードから第２の消費電力モードへの切り替えが要求されたと判断した場合（ステップＳ１７：ＹＥＳ）、第１の消費電力モードから第２の消費電力モードへ切り替えるよう要求する要求信号を、前述した第１インタフェースを用いてＣＰＵ１０に送信する（ステップＳ１８）。

【0045】

このとき、ＡＳＩＣ２０は、画像読取装置２００から直接入力される信号値、画像形成装置３００から直接入力される信号値、及び、ＯＲ回路２２の出力端子から入力される信号値を含む要求信号をＣＰＵ１０に送信する。

【0046】

ＣＰＵ１０は、この要求信号を受信すると、第１の消費電力モードから第２の消費電力モードへ切り替えるよう指示する指示信号を電源制御装置１２に送信する（ステップＳ１５）。この指示信号は、電源制御装置１２から電源装置１１に送信されるとともに、前述した第２インタフェースを用いて電源装置２１にも送信される。このとき、ＣＰＵ１０は、上記の信号値の組み合わせに基づいて、第１の消費電力モードから第２の消費電力モードへ切り替える理由を判断し、その理由に応じた指示信号を電源制御装置１２に送信する。これにより、電源制御装置１２による制御の下、電力が必要とされる電力供給対象に対してのみ電力が供給される（ステップＳ１６）。例えば、第１の消費電力モードから第２の消費電力モードへ切り替える理由が画像読取装置２００からの要求があったからという理由である場合、ＣＰＵ基板１、エンジン制御基板２、画像読取装置２００及び各種のデバイス４００に対する電力供給が行われる一方、画像形成装置３００に対する電力供給は減少又は停止させられたままとなる。

【0047】

以上説明した本実施形態によれば、既存のＰＣＩｅコネクタを用いて、エンジン制御基板２からＣＰＵ基板１に対する電源制御に関する要求と、ＣＰＵ基板１からエンジン制御基板２に対する電源制御に関する指示とが実現される。つまり、電源制御用のインタフェースを規格上で含まない通信コネクタによって接続されたプロセッサ間で、２以上のプロセッサ間でお互いの存在を判別するための信号を授受する少なくとも２以上のインタフェースを含む通信コネクタを用いて、電源制御に関する処理が行われる。

【0048】

上述した実施形態は、本発明の実施の一例に過ぎず、以下のように変形させてもよい。また、上述した実施形態及び以下に示す各変形例は、必要に応じて組み合わされて実施されてもよい。

【0049】

例えば実施形態においてＣＰＵ１０によって例示した第２プロセッサ及びＡＳＩＣ２０によって例示した第１プロセッサは、ＧＰＵ（Graphics Processing Unit）やＦＰＧＡ（Field-Programmable Gate Array）等の他のプロセッサであってもよい。

【0050】

実施形態で例示したＰＣＩｅに代えて、２以上のプロセッサ間でお互いの存在を判別するための信号を授受する少なくとも２以上のインタフェースを備える他のインタフェース規格を用いてもよい。また、２以上のプロセッサ間でお互いの存在を判別するための信号を授受する少なくとも２以上のインタフェースは、実施形態で例示したＨｏｔＰｌｕｇを実現するためのインタフェース以外のインタフェースであってもよい。

【0051】

本発明に係る制御装置は、実施形態で例示した画像処理装置に限らず、電子機器一般に実装可能である。

【0052】

上述の実施形態において、ＣＰＵ１０又はＡＳＩＣ２０により実行されるプログラムは、インターネットなどの通信回線を介して制御装置にダウンロードされてもよい。また、これらのプログラムは、磁気記録媒体（磁気テープ、磁気ディスクなど）、光記録媒体（光ディスクなど）、光磁気記録媒体、半導体メモリなどの、コンピュータが読取可能な記録媒体に記録した状態で提供されてもよい。

【符号の説明】

【0053】

１…ＣＰＵ基板、２…エンジン制御基板、３…ＰＣＩｅコネクタ、１０…ＣＰＵ、１１…電源装置、１２…電源制御装置、２０…ＡＳＩＣ、２１…電源装置、２２…ＯＲ回路、１００…制御装置、２００…画像読取装置、３００…画像形成装置、１０００…画像処理装置。

【図1】

【図2】

【図3】