知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2025-04-21
(45)【発行日】2025-04-30
(54)【発明の名称】センサアレイ
(51)【国際特許分類】
G01L 5/00 20060101AFI20250422BHJP
G01L 1/18 20060101ALI20250422BHJP
H10D 86/40 20250101ALI20250422BHJP
【ＦＩ】
G01L5/00 101Z
G01L1/18 Z
H10D86/40 101Z
【請求項の数】
5
(21)【出願番号】P 2022511141
(86)(22)【出願日】2021-04-01
(86)【国際出願番号】 JP2021014220
(87)【国際公開番号】W WO2021201247
(87)【国際公開日】2021-10-07
【審査請求日】2024-03-21
(31)【優先権主張番号】P 2020067750
(32)【優先日】2020-04-03
(33)【優先権主張国・地域又は機関】JP
(31)【優先権主張番号】P 2020186570
(32)【優先日】2020-11-09
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000003193
【氏名又は名称】ＴＯＰＰＡＮホールディングス株式会社
(74)【代理人】
【識別番号】110001276
【氏名又は名称】弁理士法人小笠原特許事務所
(72)【発明者】
【氏名】石▲崎▼ 守
【審査官】大森 努
(56)【参考文献】
【文献】特開２０１５－２２０３１６（ＪＰ，Ａ）
【文献】特開平０２－０５９６３３（ＪＰ，Ａ）
【文献】国際公開第２０１５／１１１６３３（ＷＯ，Ａ１）
【文献】特表平１０－５０８９４３（ＪＰ，Ａ）
【文献】米国特許出願公開第２００８／００４２８８７（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１３／０１７０５２５（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０２０／００２０２９６（ＵＳ，Ａ１）
【文献】特開平０５－２１５６２５（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１９／０２２０１２９（ＵＳ，Ａ１）
【文献】特開平１１－１１８６３５（ＪＰ，Ａ）
【文献】国際公開第２００８／００７４５８（ＷＯ，Ａ１）
【文献】国際公開第２０１８／０８４２８４（ＷＯ，Ａ１）
【文献】特開２００５－１５６４７４（ＪＰ，Ａ）
【文献】特表２０００－５１７４２２（ＪＰ，Ａ）
【文献】特開２０１５－２１２７０８（ＪＰ，Ａ）
【文献】特開２００１－０８８０７９（ＪＰ，Ａ）
【文献】特開２０１１－０５３８６４（ＪＰ，Ａ）
【文献】特開２０１３－１２７３６６（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０１Ｌ １／１４，１／１８，５／００
Ｇ０６Ｆ ３／０４１，３／０４４
Ｈ０３Ｍ １／００－１／８８
Ｈ１０Ｄ ３０／６７，８６／４０
(57)【特許請求の範囲】
【請求項1】
複数の信号配線と、信号配線と交差する複数の走査配線と、
前記信号配線に並行する複数のリファレンス信号配線と、
前記信号配線と前記走査配線の交点のそれぞれに対応して設けられ、画素電極と第１薄膜トランジスタと第２薄膜トランジスタと第４薄膜トランジスタと第５薄膜トランジスタを含む複数の画素部と、
前記第１薄膜トランジスタのドレイン電極に給電するためのドレイン配線と、
前記画素電極に接続されるセンサ部と、
前記センサ部に接続される共通電極と、
前記第４薄膜トランジスタのゲート電極に給電するための共通配線とを備え、
前記画素電極は前記第１薄膜トランジスタのゲート電極に接続され、
前記第１薄膜トランジスタのドレイン電極は前記ドレイン配線に接続され、
前記第１薄膜トランジスタのソース電極は前記第２薄膜トランジスタのドレイン電極に接続され、
前記第２薄膜トランジスタのゲート電極は前記走査配線に接続され、
前記第２薄膜トランジスタのソース電極は前記信号配線に接続され、
前記第４薄膜トランジスタのゲート電極は前記共通配線に接続され、
前記第４薄膜トランジスタのドレイン電極は前記ドレイン配線に接続され、
前記第４薄膜トランジスタのソース電極は前記第５薄膜トランジスタのドレイン電極に接続され、
前記第５薄膜トランジスタのゲート電極は前記走査配線に接続され、
前記第５薄膜トランジスタのソース電極は前記リファレンス信号配線に接続されている、センサアレイ。
【請求項2】
前記画素部はさらに第３薄膜トランジスタを含み、前記センサアレイは前記第３薄膜トランジスタのソース電極に給電するための共通配線と、前記第３薄膜トランジスタのゲート電極に給電するためのリセット配線とを有し、
前記第３薄膜トランジスタのドレイン電極は前記画素電極に接続され、前記第３薄膜トランジスタのソース電極は前記共通配線に接続され、前記第３薄膜トランジスタのゲート電極は前記リセット配線に接続されている、請求項１に記載のセンサアレイ。
【請求項3】
前記センサ部が有機圧電体である、請求項１または２に記載のセンサアレイ。
【請求項4】
前記第１～第５の薄膜トランジスタは絶縁基板上に設けられ、ゲート電極と、ゲート絶縁膜と、半導体と、ソース電極と、ドレイン電極とを有し、前記第１～第５の薄膜トランジスタ上に層間絶縁膜を有し、前記画素電極は少なくとも第１の薄膜トランジスタ上の前記層間絶縁膜の上に設けられ、前記絶縁基板と前記ゲート絶縁膜と前記層間絶縁膜は有機絶縁物が主成分である、請求項３に記載のセンサアレイ。
【請求項5】
前記画素電極は導電性粒子と有機バインダの混合体である、請求項４に記載のセンサアレイ。【発明の詳細な説明】
【技術分野】
【0001】
本開示は、信号検出回路、駆動検出回路、センサアレイおよびセンサシステムに関する。
【背景技術】
【0002】
近年、人々の健康への関心が高まり、ヘルスケア分野の進展が見込まれている。それに伴い、センサをアレイ状に配置して、圧力、温度等の外部刺激値の情報を２次元的に得ることが、人の体勢、動き、異常等を把握するために重要になっている。例えば、薄膜トランジスタアレイと感圧媒体を組み合わせた圧力センサアレイを用いて、面内の圧力分布を検出できる。感圧媒体としては、圧力によって抵抗が変化するものや（特許文献１）、圧力によって電位差が変化するものがある（特許文献２）。あるいは、薄膜トランジスタアレイと感温媒体を組み合わせた温度センサアレイを用いて、面内の温度分布を検出できる。
【0003】
センサアレイは通常、複数の走査配線と複数の信号配線の交点に対応する検知点（ここでは「画素」と呼ぶ）を有し、信号配線数が大きくなると、センサアレイからの信号を検出する回路も規模が大きくなる。最も容易に考えられる信号検出回路は、図２９のように信号配線１１５の数と同数の負荷抵抗１２２と電圧検出アンプ１２３およびＡＤコンバータ１２４を設けるものであるが、大きな面積とコストが必要である。
【0004】
そこで、信号検出回路の規模を小さくする方法として、図３０のように、切替回路１００を適用することによって下流側の回路の数を減らすことが提案されている。当該信号検出回路は、複数の信号配線１１５の出力を、電圧検出アンプ１２３を通した後で１個の切替回路１００に入力し、１個の切替回路１００の出力を１個のＡＤコンバータ１２４に入力している。例えば、特許文献３に記載の回路は、複数の電極からの出力を、オペアンプを通した後で１個のマルチプレクサに入力し、当該１個のマルチプレクサの出力を１個のＡ／Ｄ変換器に入力している。また、図３０のような信号検出回路を含む駆動回路の例を図３１に示す。図３１の駆動検出回路は、図３０の信号検出回路に、制御回路１２５と、駆動回路１２６を加えたものであり、走査配線１２７にオン電圧を印加することで、センサ点の信号を検出する。特許文献４では、多数の信号配線出力を、電圧検出アンプを通した後で少数の切替回路に入力し、切替回路と同数のＡＤコンバータに入力している。これらによれば、電圧検出アンプおよび負荷抵抗の数は減らないが、ＡＤコンバータの数を減らすことができる。
【先行技術文献】
【特許文献】
【0005】
【文献】特開２０１４－１１９３７５号公報
【文献】特許第２９４３４３７号公報
【文献】特許第４１６０２５１号公報
【文献】特許第３６６７０５８号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、これらの回路では、切替回路の下流側にあるＡＤコンバータの数を減らせるものの、切替回路の上流側にある電圧検出アンプおよび負荷抵抗を信号配線と同数だけ用意しなければならず、信号検出回路全体の規模をあまり小さくできないという問題があった。
【0007】
本開示は、係る従来技術の状況に鑑みてなされたもので、規模の小さい信号検出回路を提供することを課題とする。また、信号検出回路に駆動回路および制御回路を含めた駆動検出回路の時、規模が小さく、誤差の少ない駆動検出回路を提供することを課題とする。
【課題を解決するための手段】
【0009】
また、本開示の他の局面は、複数の信号配線と、信号配線と交差する複数の走査配線と、信号配線に並行する複数のリファレンス信号配線と、信号配線と走査配線の交点のそれぞれに対応して設けられ、画素電極と第１薄膜トランジスタと第２薄膜トランジスタと第４薄膜トランジスタと第５薄膜トランジスタを含む複数の画素部と、第１薄膜トランジスタのドレイン電極に給電するためのドレイン配線と、画素電極に接続されるセンサ部と、センサ部に接続される共通電極と、第４薄膜トランジスタのゲート電極に給電するための共通配線とを備え、画素電極は第１薄膜トランジスタのゲート電極に接続され、第１薄膜トランジスタのドレイン電極はドレイン配線に接続され、第１薄膜トランジスタのソース電極は第２薄膜トランジスタのドレイン電極に接続され、第２薄膜トランジスタのゲート電極は走査配線に接続され、第２薄膜トランジスタのソース電極は信号配線に接続され、第４薄膜トランジスタのゲート電極は共通配線に接続され、第４薄膜トランジスタのドレイン電極はドレイン配線に接続され、第４薄膜トランジスタのソース電極は第５薄膜トランジスタのドレイン電極に接続され、第５薄膜トランジスタのゲート電極は走査配線に接続され、第５薄膜トランジスタのソース電極はリファレンス信号配線に接続されているセンサアレイである。
【発明の効果】
【0011】
本開示によれば、規模の小さい信号検出回路を提供することができる。また、信号検出回路に駆動回路および制御回路を含めた駆動検出回路の時、規模が小さく、誤差の少ない駆動検出回路を提供することができる。
【図面の簡単な説明】
【0012】
【発明を実施するための形態】
【0013】
本開示の実施の形態について、以下に図面を使用して詳細に説明する。なお、以下に使用する図面では、説明を判り易くするために縮尺は正確には描かれていない。また、本開示の実施形態は、独自の単一の発明を元とする一群の実施形態である。また、本開示の各局面は、単一の発明を元とした一群の実施形態の局面である。本開示の各構成は、本開示の各局面を有しうる。本開示の各特徴は組み合わせ可能であり、各構成をなせる。したがって、本開示の各特徴、本開示の各構成、本開示の各局面、本開示の各実施形態は、組み合わせることが可能であり、その組み合わせは協同機能を発現し、相乗的な効果を発揮しうる。
【0014】
［第１の実施形態］
図１に本開示の第１の実施形態に係る信号検出回路の一例を示す回路図を示す。この信号検出回路を適用する対象のセンサアレイは、信号配線１５をＭ本有する。図１において、Ｍ本の信号配線１５は、Ｍ１本ずつＭ２個のブロック（図１の破線で囲まれた部分）に分けられる。各ブロックの信号配線１５を信号配線Ａ～Ｍ１と呼ぶとき、本実施形態の信号検出回路は、信号配線Ａ～Ｍ１が第１の切替回路１０１の入力に接続され、第１の切替回路１０１の出力が負荷抵抗２０および電圧検出アンプ５３に接続されるブロックを、Ｍ２個有する。第１の切替回路１０１の存在によって、必要な負荷抵抗２０と電圧検出アンプ５３の数はＭ個ではなく、Ｍ２個となり、信号配線１５の数より減らすことができる。
図１に本開示の第１の実施形態に係る信号検出回路の一例を示す回路図を示す。この信号検出回路を適用する対象のセンサアレイは、信号配線１５をＭ本有する。図１において、Ｍ本の信号配線１５は、Ｍ１本ずつＭ２個のブロック（図１の破線で囲まれた部分）に分けられる。各ブロックの信号配線１５を信号配線Ａ～Ｍ１と呼ぶとき、本実施形態の信号検出回路は、信号配線Ａ～Ｍ１が第１の切替回路１０１の入力に接続され、第１の切替回路１０１の出力が負荷抵抗２０および電圧検出アンプ５３に接続されるブロックを、Ｍ２個有する。第１の切替回路１０１の存在によって、必要な負荷抵抗２０と電圧検出アンプ５３の数はＭ個ではなく、Ｍ２個となり、信号配線１５の数より減らすことができる。
【0015】
さらに各ブロックの電圧検出アンプ５３の出力は第２の切替回路１０２の入力に接続され、第２の切替回路１０２の出力はＡＤコンバータ２５の入力に接続される。１つの第２の切替回路１０２の入力数をＬとすると、必要なＡＤコンバータ２５の数はＭ２個ではなく、（Ｍ２／Ｌ）個となり、電圧検出アンプ５３の数より減らすことができる。第２の切替回路１０２の入力数ＬがＭ２に等しい場合、必要なＡＤコンバータ２５の数は１個である。
【0016】
このように、第１の切替回路１０１と第２の切替回路１０２を組み合わせることで、負荷抵抗２０と電圧検出アンプ５３の数を信号配線１５の数より減らせ、かつＡＤコンバータ２５の数を電圧検出アンプ５３の数より減らせるので、信号検出回路の規模を小さくでき、設置面積や製造コストを抑えられる。
【0017】
なお、図１では電圧検出アンプ５３をボルテージフォロワとして記載しているが、これに限定されず、増幅率が１以外の回路や、反転増幅回路でもよい。また電圧検出アンプ５３は、既知の発振防止回路、位相補償回路、容量補正回路、保護回路を有してもよい。さらには、オペアンプを用いずにＦＥＴ（Ｆｉｅｌｄ ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）等で代用してもよい。また、図１では負荷抵抗２０を信号線とＧＮＤの間に設置するように記載しているが、電圧検出アンプ５３が反転増幅回路の場合は、信号線と電圧検出アンプ５３の出力との間に設置してもよい。
【0018】
また、第１の切替回路１０１は、アナログマルチプレクサであることが望ましい。アナログマルチプレクサを用いれば、アナログ信号の情報を失うことなく、高速で切り替えが可能である。ただし、信号電圧の範囲が大きくてアナログマルチプレクサで対応できない場合などでは、リレーを用いてもよい。
【0019】
第１の切替回路１０１の入力側でなく出力側に負荷抵抗２０があることにより、第１の切替回路１０１に電流が流れてインピーダンスが低くなり、ノイズの影響を受けにくい回路となる。また、第１の切替回路１０１に接続された信号配線１５のうち第１の切替回路１０１の出力に切り替えられた入力の信号線のみに、電流が流れるので、消費電力を抑えることができる。
【0020】
次に、図１の信号検出回路を含む駆動検出回路の一例を示す回路図を図２に示す。この駆動検出回路を適用する対象のセンサアレイは、信号配線１５をＭ本と、走査配線１２をＮ本有する。図２の駆動検出回路は、本実施形態に係る信号検出回路に、制御回路５と、駆動回路６を加えたものであり、第１の切替回路１０１と、第２の切替回路１０２と、ＡＤコンバータ２５と、駆動回路６とは、制御回路５によって制御される。第１の切替回路１０１を制御するには、入力数Ｍ１の切替回路を切り替えられるビット数ｎ（ただし２ｎ－１＜Ｍ１≦２ｎ）のデジタル配線４８が必要であり、例えば、各ブロックで必要なデジタル配線４８の本数は、Ｍ１＝４なら２本、Ｍ１＝８なら３本、Ｍ１＝１６なら４本となる。
【0021】
制御回路５のデジタル出力数が少ない場合、図３のように、カウンタ４９を用いて第１の切替回路１０１を制御するとよい。これにより、各ブロックの入力を切り替えるためのデジタル配線４８を、１本ずつにすることができる。
【0022】
図２や図３の駆動検出回路を適用する場合の、容易に考えられる信号検出方法を図４に示す。図４では、予め第２の切替回路１０２をブロック１に切り替えておく。走査配線１２の１行目にオン電圧を印加した後、ブロック１の第１の切替回路１０１を信号Ａにして、信号ＡのデータをＡＤコンバータ２５で読み込む。次に第１の切替回路１０１を信号Ｂにして、信号ＢのデータをＡＤコンバータ２５で読み込む。同様にして、信号Ｍ１までのデータを順にＡＤコンバータ２５で読み込んだ後、第２の切替回路１０２をブロック２に切り替えて、ブロック１と同様に、ブロック２の信号Ａ～Ｍ１を順に読み込む。そして、ブロック１、２と同様にして、ブロックＭ２までを読み込む。この場合、画素の配列順にデータを読み込むことができてわかりやすいが、以下の問題がある。
【0023】
第１の切替回路１０１を切り替えてすぐにそのデータをＡＤコンバータ２５で読み込むので、信号が安定しないうちに読み込むことになり、誤差が大きくなる。
【0024】
【0025】
その後、第２の切替回路１０２をブロック１に切り替えて、ブロック１の信号ＡのデータをＡＤコンバータ２５で読み込んでから、ブロック１の第１の切替回路１０１を信号Ｂにする。次に、第２の切替回路１０２をブロック２に切り替えて、ブロック２の信号ＡのデータをＡＤコンバータ２５で読み込んでから、ブロック２の第１の切替回路１０１を信号Ｂにする。以下、ブロック３、ブロック４、・・・についても同様に行い、ブロックＭ２についても同様、即ち、第２の切替回路１０２をブロックＭ２に切り替えて、ブロックＭ２の信号ＡのデータをＡＤコンバータ２５で読み込んでから、ブロックＭ２の第１の切替回路１０１を信号Ｂにする。（以上が、「信号Ａ読取・信号Ｂに切替工程」）
【0026】
その後、第２の切替回路１０２をブロック１に切り替えて、ブロック１の信号ＢのデータをＡＤコンバータ２５で読み込んでから、ブロック１の第１の切替回路１０１を信号Ｃにする。次に、第２の切替回路１０２をブロック２に切り替えて、ブロック２の信号ＢのデータをＡＤコンバータ２５で読み込んでから、ブロック２の第１の切替回路１０１を信号Ｃにする。以下、ブロック３、ブロック４、・・・についても同様に行い、ブロックＭ２についても同様、即ち、第２の切替回路１０２をブロックＭ２に切り替えて、ブロックＭ２の信号ＢのデータをＡＤコンバータ２５で読み込んでから、ブロックＭ２の第１の切替回路１０１を信号Ｃにする。（以上が、「信号Ｂ読取・信号Ｃに切替工程」）
【0027】
その後、「信号Ａ読取・信号Ｂに切替工程」および「信号Ｂ読取・信号Ｃに切替工程」と同様にして、「信号Ｃ読取・信号Ｄに切替工程」、「信号Ｄ読取・信号Ｅに切替工程」、・・・と続き、「信号Ｍ１読取・信号Ａに切替工程」を行う、即ち、第２の切替回路１０２をブロック１に切り替えて、ブロック１の信号Ｍ１のデータをＡＤコンバータ２５で読み込んでから、ブロック１の第１の切替回路１０１を信号Ａにする。次に、第２の切替回路１０２をブロック２に切り替えて、ブロック２の信号Ｍ１のデータをＡＤコンバータ２５で読み込んでから、ブロック２の第１の切替回路１０１を信号Ａにする。以下、ブロック３、ブロック４、・・・についても同様に行い、ブロックＭ２についても同様、即ち、第２の切替回路１０２をブロックＭ２に切り替えて、ブロックＭ２の信号Ｍ１のデータをＡＤコンバータ２５で読み込んでから、ブロックＭ２の第１の切替回路１０１を信号Ａにする。ただし、この記載は分かり易くするために具体的に記載したものであって、信号Ｍ１が信号Ｅより後であると限定するものではなく、即ちＭ１＞５と限定するものではなく、Ｍ１は２以上の整数であればよい。また、ブロックＭ２はブロック４より後であると限定するものではなく、即ちＭ２＞４と限定するものではなく、Ｍ２は２以上の整数であればよい。
【0028】
続いて、走査配線１２の１行目にオフ電圧を印加した後、走査配線１２の２行目にオン電圧を印加し、「一定時間」待つ。走査配線１２の１行目の時と同様に、「信号Ａ読取・信号Ｂに切替工程」～「信号Ｍ１読取・信号Ａに切替工程」を行う。
【0029】
以下同様の動作を、走査配線１２のＮ行目まで行い、走査配線１２のＮ行目にオフ電圧を印加する。ここまでで、１画面分のセンサ情報が得られる。さらに同じ動作を繰り返すことで、複数画面分のデータ、即ち、全画素の信号の時間依存データが得られる。（ただし、Ｎ＞２と限定するものではなく、Ｎは１以上の整数であればよい。）
【0030】
図５の信号検出方法の特徴を、より一般的に示すと、第１の切替回路１０１によって選択されている信号配線を異なる他の信号配線に切り替えた後、その信号の測定を行う前に、他のブロックの第１の切替回路によって選択されている信号配線の信号の測定を１回以上行うことである。これにより、第１の切替回路１０１を切り替えてから、信号が安定するまでの時間を稼ぐことができ、信号測定の精度を高めることができる。特にブロック数がＭ２個の場合、第１の切替回路１０１の信号の切り替えと、当該切り替えた信号の測定との間に、他の（Ｍ２－１）回の測定を行うことが容易にできる。
【0031】
また、図５の信号検出方法の特徴を、もう少し具体的に示す。制御回路５は、駆動回路６に、複数の走査配線１２から選択された１本の走査配線にオン電圧を印加させる第１の処理を行う。オン電圧の印加後、一定時間待機する。そして、第２の切替回路によって選択された１つのブロックにおいて、第１の切替回路によって選択されている１つの信号配線の信号をＡＤコンバータ２５を介して読み出し、第１の切替回路１０１によって１つの信号配線とは異なる他の信号線を選択した後、選択された他の信号配線１５の信号を読み出す前に、第２の切替回路１０２によって１つのブロックとは異なる他のブロックを選択する手順と、信号を読み出す手順と、他のブロックの第１の切替回路１０１を切替える手順と、の繰り返しと、第２の切替回路１０２によって１つのブロックを選択する手順を有し、これらのプロセスにより、選択された１本の走査配線１２に対応する１行分のセンサ部の信号を順に読み出す第２の処理を行う。さらに、駆動回路６に、第２の処理の終了後に選択された１本の走査配線１２にオフ電圧を印加させる第３の処理を行う。全ての走査配線１２について、第１の処理、待機、第２の処理及び第３の処理を繰り返すことにより、全てのセンサ部の信号を読み出す。
【0032】
ただし、１つのブロックにおいて第１の切替回路１０１によって１つの信号配線１５とは異なる他の信号線を選択する手順と、第２の切替回路１０２によって１つのブロックとは異なる他のブロックを選択する手順は、逆でもよい。即ち第２の処理は、第２の切替回路１０２によって選択された１つのブロックにおいて、第１の切替回路１０１によって選択されている１つの信号配線１５の信号をＡＤコンバータ２５を介して読み出した後、第２の切替回路１０２によって１つのブロックとは異なる他のブロックを選択し、１つのブロックの第１の切替回路１０１を１つの信号配線１５とは異なる他の信号線を選択した後、１つのブロックの他の信号配線１５の信号を読み出す前に、他のブロックの信号を読み出す手順と、第２の切替回路１０２を切替える手順と、他のブロックの第１の切替回路１０１を切替える手順と、の繰り返しを有し、これらのプロセスにより、選択された１本の走査配線１２に対応する１行分のセンサ部の信号を順に読み出すものでもよい。
【0033】
よって第２の処理は、１つのブロックの第１の切替回路１０１によって１つの信号配線１５とは異なる他の信号配線１５を選択した後、１つのブロックの他の信号配線１５の信号を読み出す前に、少なくとも、他のブロックの信号を読み出す手順と、第２の切替回路１０２を切替える手順と、他のブロックの第１の切替回路１０１を切替える手順と、の繰り返しを有する。
【0034】
また、Ｎ本の走査配線１２のうち１本にオン電圧を印加してから一定時間待つ、その「一定時間」は、ＡＤコンバータ２５の測定時間の（Ｍ２－１）倍以上が望ましい。そうすれば、１画面の最初の測定である、ブロック１の信号Ａについても、第１の切替回路１０１を信号Ａに切り替えた後、その信号Ａの測定を行うまでに、ＡＤコンバータ２５の測定時間×（Ｍ２－１）以上を挟むことができて、他の信号の測定と同様に信号が安定するまでの時間を稼ぐことができ、信号測定の精度を他の信号と同程度まで高めることができる。
【0035】
本実施の形態の信号検出回路、駆動検出回路、信号検出方法に適したセンサアレイの実例を説明する。図６は、第１の実施形態に適用するセンサアレイの一例を示す回路図である。センサアレイは、Ｎ本の走査配線１２と、Ｍ本の信号配線１５と、のマトリクスの交点に第１の薄膜トランジスタＴ１と第２の薄膜トランジスタＴ２による画素回路が組まれ、第１の薄膜トランジスタＴ１のゲート電極と、共通電極１０の間に、センサ部１０９として例えば感圧媒体９を有する。第１の薄膜トランジスタＴ１のドレインにはドレイン配線１４が接続され、第１の薄膜トランジスタＴ１のソースは第２の薄膜トランジスタＴ２のドレインに接続され、第２の薄膜トランジスタＴ２のゲートは走査配線１２に接続され、第２の薄膜トランジスタＴ２のソースは信号配線１５に接続されている。感圧媒体９には圧力に依存する電圧が発生する。走査配線１２のうち１本をオンにした時、その行の画素の刺激（圧力等）に依存する電流が、信号配線１５に流れる。センサ部１０９としては、感圧媒体９、例えばポリビニリデンジフロライド（ＰＶＤＦ）や、ポリ（ビニリデンジフロライド－トリフロロエチレン共重合体）が好適である。なお、図６は一例であり、この構造のセンサアレイに限定されるものではない。図２１は、第１の実施形態に適用するセンサアレイの一例を示す回路図である。センサアレイは、Ｎ本の走査配線１２と、Ｍ本の信号配線１５と、のマトリクスの交点に薄膜トランジスタ３８による画素回路が組まれ、薄膜トランジスタ３８のドレイン電極と、電源配線３６の間に、感圧媒体３９を有する。薄膜トランジスタ３８のゲートは走査配線１２に接続され、薄膜トランジスタ３８のソースは信号配線１５に接続されている。感圧媒体３９の抵抗値は圧力によって変化する。走査配線１２のうち１本をオンにした時、その行の画素の圧力に依存する電流が、信号配線１５に流れる。感圧媒体３９としては、導電粒子を分散させたゴム等が好適である。あるいは他のセンサ部１０９を採用して、他の種類の圧力センサや、変位センサ、温度センサ等に用いてもよい。また、電源配線３６は、第７の実施形態に後述する電流制限回路４０を有してもよい。
【0036】
以上のように、第１の実施形態に係る信号検出回路では、負荷抵抗２０および電圧検出アンプ５３の上流側に第１の切替回路１０１を設けることで、負荷抵抗２０および電圧検出アンプ５３の数を減らすことができ、さらに、電圧検出アンプ５３の下流側に第２の切替回路１０２を設けることで、ＡＤコンバータ２５の数も減らすことができ、信号検出回路の規模を小さくすることができる。また、当該信号検出回路を適用することで、駆動検出回路の規模も小さくすることができる。また、第１の切替回路１０１で信号を切り替えた後、その信号の測定を行う前に、他のブロックの切り替え済みかつ未測定の信号の測定を行うことで、切替信号が安定してから測定を行うことができる。
【0037】
［第２の実施形態］
図７を用いて本開示の第２の実施形態について説明する。図７は、本開示の第２の実施形態に係る信号検出回路の一例を示す説明図である。この信号検出回路を適用する対象のセンサアレイは、信号配線１５をＭ１本と、リファレンス信号配線１６をＭ１ 本有する。信号配線１５とリファレンス信号配線１６は、各Ｍ１本ずつＭ２個のブロックに分けられる。各ブロックの信号配線Ａ～Ｍ１は第１の切替回路１０１の入力に接続され、第１の切替回路１０１の出力は負荷抵抗２０および電圧検出アンプ５３に接続される。また、各ブロックのリファレンス信号配線Ａ～Ｍ１は第３の切替回路１０３の入力に接続され、第３の切替回路１０３の出力は負荷抵抗２１および電圧検出アンプ５４に接続される。よって、必要な負荷抵抗２０と電圧検出アンプ５３の数は信号配線１５とリファレンス信号配線１６との合計（Ｍ１×２）ではなく、ブロックの数の二倍（Ｍ２×２）となる。
図７を用いて本開示の第２の実施形態について説明する。図７は、本開示の第２の実施形態に係る信号検出回路の一例を示す説明図である。この信号検出回路を適用する対象のセンサアレイは、信号配線１５をＭ１本と、リファレンス信号配線１６をＭ１ 本有する。信号配線１５とリファレンス信号配線１６は、各Ｍ１本ずつＭ２個のブロックに分けられる。各ブロックの信号配線Ａ～Ｍ１は第１の切替回路１０１の入力に接続され、第１の切替回路１０１の出力は負荷抵抗２０および電圧検出アンプ５３に接続される。また、各ブロックのリファレンス信号配線Ａ～Ｍ１は第３の切替回路１０３の入力に接続され、第３の切替回路１０３の出力は負荷抵抗２１および電圧検出アンプ５４に接続される。よって、必要な負荷抵抗２０と電圧検出アンプ５３の数は信号配線１５とリファレンス信号配線１６との合計（Ｍ１×２）ではなく、ブロックの数の二倍（Ｍ２×２）となる。
【0038】
さらに信号の電圧検出アンプ５３の出力と、その信号に対応するリファレンス信号の電圧検出アンプ５４の出力は、差動増幅回路２４に入力される。必要な差動増幅回路２４の数はブロック数と同じＭ２個である。差動増幅回路２４の出力は第２の切替回路１０２の入力に接続され、第２の切替回路１０２の出力はＡＤコンバータ２５の入力に接続される。第２の切替回路１０２の入力数をＬとすると、必要なＡＤコンバータ２５の数はＭ２個ではなく、（Ｍ２／Ｌ）個となり、差動増幅回路２４の数より減らすことができる。第２の切替回路１０２の入力数ＬがＭ２に等しい場合、必要なＡＤコンバータ２５の数は１個である。
【0039】
このように、第１の切替回路１０１、第３の切替回路１０３と、第２の切替回路１０２を組み合わせることで、負荷抵抗２０と電圧検出アンプ５３の数を信号配線１５の数よりも減らせ、負荷抵抗２１と電圧検出アンプ５４の数をリファレンス信号配線１６の数よりも減らせ、かつＡＤコンバータ２５の数を差動増幅回路２４の数より減らせるので、信号検出回路の規模を小さくでき、設置面積やコストを抑えられる。
【0040】
なお、図７では電圧検出アンプ５３、５４をボルテージフォロワとして記載しているが、これに限定されず、増幅率が１以外の回路や、反転増幅回路でもよい。また電圧検出アンプ５３、５４は、既知の発振防止回路、位相補償回路、容量補正回路、保護回路を有してもよい。さらには、オペアンプを用いずにＦＥＴ等で代用してもよい。また、図７では負荷抵抗２０、２１を信号線とＧＮＤの間に設置するように記載しているが、電圧検出アンプ５３および５４が反転増幅回路の場合は、信号線と反転増幅回路の出力の間に設置してもよい。さらに、差動増幅回路２４は、増幅率が１の、信号とリファレンス信号の差を見る回路であってもよいが、増幅率が１以外であってもよい。また差動増幅回路２４は、ベース電圧Ｖｂａｓｅ分だけ出力電圧をシフトできる。差動増幅回路２４では、信号配線出力－リファレンス出力にＶｂａｓｅを加算することで、信号配線出力－リファレンス出力が小さい場合や負の場合でも、確実に検出できる。
【0041】
また、第１の切替回路１０１、第３の切替回路１０３は、アナログマルチプレクサであることが望ましい。アナログマルチプレクサなら、アナログ信号の情報を失うことなく、高速で切り替えが可能である。ただし、信号電圧の範囲が大きくてアナログマルチプレクサで対応できない場合などでは、リレーを用いてもよい。
【0042】
第１の切替回路１０１および第３の切替回路１０３の、入力側でなく出力側に負荷抵抗２０および２１があることにより、第１の切替回路１０１および第３の切替回路１０３に電流が流れてインピーダンスが低くなり、ノイズの影響を受けにくい回路となる。また、第１の切替回路１０１に接続された信号配線１５のうち第１の切替回路１０１の出力に切り替えられた入力の信号線のみと、第３の切替回路１０３に接続されたリファレンス信号配線１６のうち第３の切替回路１０３の出力に切り替えられた入力のリファレンス信号線のみに、電流が流れるので、消費電力を抑えることができる。
【0043】
次に、本実施形態に係る駆動検出回路について説明する。図８は、図５の信号検出回路を含む駆動検出回路の一例を示す説明図である。この駆動検出回路を適用する対象のセンサアレイは、信号配線１５をＭ本と、リファレンス信号配線１６をＭ本と、走査配線１２をＮ本有する。図８の駆動検出回路は、本実施形態に係る信号検出回路に、制御回路５と、駆動回路６を加えたものであり、第１の切替回路１０１と、第３の切替回路１０３と、第２の切替回路１０２と、ＡＤコンバータ２５と、駆動回路６と、は、制御回路５によって制御される。制御回路５のデジタル出力数が少ない場合、カウンタ４９を用いて第１の切替回路１０１および第３の切替回路１０３を制御する。カウンタ４９を用いれば、各ブロックの入力を切り替えるためのデジタル配線４８を、１本ずつにすることができる。
【0044】
【0045】
図９では、予め全ての第１の切替回路１０１を信号Ａに、第３の切替回路１０３をリファレンス信号Ａに、第２の切替回路１０２をブロック１に切り替えておく。走査配線１２の１行目にオン電圧を印加した後、「一定時間」待つ。
【0046】
その後、ブロック１の信号Ａとリファレンス信号Ａの差に対応するデータをＡＤコンバータ２５で読み込んでから、ブロック１の第１の切替回路１０１を信号Ｂに、ブロック１の第３の切替回路１０３をリファレンス信号Ｂにする。次に、第２の切替回路１０２をブロック２に切り替えて、ブロック２の信号Ａとリファレンス信号Ａの差に対応するデータをＡＤコンバータ２５で読み込んでから、ブロック２の第１の切替回路１０１を信号Ｂに、ブロック２の第３の切替回路１０３をリファレンス信号Ｂにする。以下、ブロック３、ブロック４、・・・についても同様に行い、ブロックＭ２についても同様、即ち、第２の切替回路１０２をブロックＭ２に切り替えて、ブロックＭ２の信号Ａとリファレンス信号Ａの差に対応するデータをＡＤコンバータ２５で読み込んでから、ブロックＭ２の第１の切替回路１０１を信号Ｂに、ブロックＭ２の第３の切替回路１０３をリファレンス信号Ｂにする。（以上が、「信号差Ａ読取・信号Ｂに切替工程」）
【0047】
その後、第２の切替回路１０２をブロック１に切り替えて、ブロック１の信号Ｂとリファレンス信号Ｂの差に対応するデータをＡＤコンバータ２５で読み込んでから、ブロック１の第１の切替回路１０１を信号Ｃに、ブロック１の第３の切替回路１０３をリファレンス信号Ｃにする。次に、第２の切替回路１０２をブロック２に切り替えて、ブロック２の信号Ｂとリファレンス信号Ｂの差に対応するデータをＡＤコンバータ２５で読み込んでから、ブロック２の第１の切替回路１０１を信号Ｃに、ブロック２の第３の切替回路１０３をリファレンス信号Ｃにする。以下、ブロック３、ブロック４、・・・についても同様に行い、ブロックＭ２についても同様、即ち、第２の切替回路１０２をブロックＭ２に切り替えて、ブロックＭ２の信号Ｂとリファレンス信号Ｂの差に対応するデータをＡＤコンバータ２５で読み込んでから、ブロックＭ２の第１の切替回路１０１を信号Ｃに、ブロックＭ２の第３の切替回路１０３をリファレンス信号Ｃにする。（以上が、「信号差Ｂ読取・信号Ｃに切替工程」）
【0048】
その後、「信号差Ａ読取・信号Ｂに切替工程」、「信号差Ｂ読取・信号Ｃに切替工程」
と同様にして、「信号差Ｃ読取・信号Ｄに切替工程」、「信号差Ｄ読取・信号Ｅに切替工程」、・・・と続き、「信号差Ｍ１読取・信号Ａに切替工程」を行う、即ち、第２の切替回路１０２をブロック１に切り替えて、ブロック１の信号Ｍ１とリファレンス信号Ｍ１の差に対応するデータをＡＤコンバータ２５で読み込んでから、ブロック１の第１の切替回路１０１を信号Ａに、ブロック１の第３の切替回路１０３をリファレンス信号Ａにする。次に、第２の切替回路１０２をブロック２に切り替えて、ブロック２の信号Ｍ１とリファレンス信号Ｍ１の差に対応するデータをＡＤコンバータ２５で読み込んでから、ブロック２の第１の切替回路１０１を信号Ａに、ブロック２の第３の切替回路１０３をリファレンス信号Ａにする。以下、ブロック３、ブロック４、・・・についても同様に行い、ブロックＭ２についても同様、即ち、第２の切替回路１０２をブロックＭ２に切り替えて、ブロックＭ２の信号Ｍ１とリファレンス信号Ｍ１の差に対応するデータをＡＤコンバータ２５で読み込んでから、ブロックＭ２の第１の切替回路１０１を信号Ａに、ブロックＭ２の第３の切替回路１０３をリファレンス信号Ａにする。ただし、この記載は分かり易くするために具体的に記載したものであって、信号Ｍ１が信号Ｅより後であると限定するものではなく、即ちＭ１＞５と限定するものではなく、Ｍ１は２以上の整数であればよい。また、ブロックＭ２はブロック４より後であると限定するものではなく、即ちＭ２＞４と限定するものではなく、Ｍ２は２以上の整数であればよい。
と同様にして、「信号差Ｃ読取・信号Ｄに切替工程」、「信号差Ｄ読取・信号Ｅに切替工程」、・・・と続き、「信号差Ｍ１読取・信号Ａに切替工程」を行う、即ち、第２の切替回路１０２をブロック１に切り替えて、ブロック１の信号Ｍ１とリファレンス信号Ｍ１の差に対応するデータをＡＤコンバータ２５で読み込んでから、ブロック１の第１の切替回路１０１を信号Ａに、ブロック１の第３の切替回路１０３をリファレンス信号Ａにする。次に、第２の切替回路１０２をブロック２に切り替えて、ブロック２の信号Ｍ１とリファレンス信号Ｍ１の差に対応するデータをＡＤコンバータ２５で読み込んでから、ブロック２の第１の切替回路１０１を信号Ａに、ブロック２の第３の切替回路１０３をリファレンス信号Ａにする。以下、ブロック３、ブロック４、・・・についても同様に行い、ブロックＭ２についても同様、即ち、第２の切替回路１０２をブロックＭ２に切り替えて、ブロックＭ２の信号Ｍ１とリファレンス信号Ｍ１の差に対応するデータをＡＤコンバータ２５で読み込んでから、ブロックＭ２の第１の切替回路１０１を信号Ａに、ブロックＭ２の第３の切替回路１０３をリファレンス信号Ａにする。ただし、この記載は分かり易くするために具体的に記載したものであって、信号Ｍ１が信号Ｅより後であると限定するものではなく、即ちＭ１＞５と限定するものではなく、Ｍ１は２以上の整数であればよい。また、ブロックＭ２はブロック４より後であると限定するものではなく、即ちＭ２＞４と限定するものではなく、Ｍ２は２以上の整数であればよい。
【0049】
続いて、走査配線１２の１行目にオフ電圧を印加した後、走査配線１２の２行目にオン電圧を印加し、「一定時間」待つ。走査配線１２の１行目の時と同様に、「信号差Ａ読取・信号Ｂに切替工程」～「信号差Ｍ１読取・信号Ａに切替工程」を行う。
【0050】
以下同様の動作を、走査配線１２のＮ行目まで行い、走査配線１２のＮ行目にオフ電圧を印加する。ここまでで、１画面分のセンサ情報が得られる。さらに同じ動作を繰り返すことで、複数画面分のデータ、即ち、全画素の信号差の時間依存データが得られる。（ただし、Ｎ＞２と限定するものではなく、Ｎは１以上の整数であればよい。）
【0051】
図９の信号検出方法の特徴は、第１の切替回路１０１で選択されている信号配線と、当該信号配線に対応するリファレンス信号に切り替えた後、それらの信号差の測定を行う前に、他のブロックの第１の切替回路１０１で選択されている信号配線の信号と当該信号配線に対応するリファレンス信号配線の信号との差の測定を１回以上行うことである。これにより、第１の切替回路１０１および第３の切替回路１０３を切り替えてから、信号が安定するまでの時間を稼ぐことができ、信号測定の精度を高めることができる。特にブロック数がＭ２個の場合、（Ｍ２－１）回の測定を挟むことが容易にできる。
【0052】
また、図９の信号検出方法の特徴を、もう少し具体的に示す。制御回路５は、駆動回路６に、複数の走査配線１２から選択された１本の走査配線１２にオン電圧を印加させる第１の処理を行う。オン電圧の印加後、一定時間待機する。そして、第２の切替回路１０２によって選択された１つのブロックにおいて、第１の切替回路１０１によって選択されている１つの信号配線１５と第３の切替回路１０３によって選択されている１つの信号配線１５に対応するリファレンス信号配線１６の信号差をＡＤコンバータ２５を介して読み出し、第１および第３の切替回路によって１つの信号配線１５およびリファレンス信号配線１６とは異なる他の信号線およびリファレンス信号配線１６を選択した後、選択された他の信号配線１５およびリファレンス信号配線１６の信号差を読み出す前に、第２の切替回路１０２によって１つのブロックとは異なる他のブロックを選択する手順と、信号差を読み出す手順と、他のブロックの第１および第３の切替回路を切替える手順と、の繰り返しと、第２の切替回路１０２によって１つのブロックを選択する手順を有し、これらのプロセスにより、選択された１本の走査配線１２に対応する１行分のセンサ部の信号差を順に読み出す第２の処理を行う。さらに、駆動回路６に、第２の処理の終了後に選択された１本の走査配線１２にオフ電圧を印加させる第３の処理を行う。全ての走査配線１２について、第１の処理、待機、第２の処理及び第３の処理を繰り返すことにより、全てのセンサ部の信号を読み出す。
【0053】
ただし、１つのブロックにおいて第１および第３の切替回路によって１つの信号配線１５およびリファレンス信号配線１６とは異なる他の信号配線１５およびリファレンス信号配線１６を選択する手順と、第２の切替回路１０２によって１つのブロックとは異なる他のブロックを選択する手順は、逆でもよい。即ち第２の処理は、第２の切替回路１０２によって選択された１つのブロックにおいて、第１および第３の切替回路によって選択されている１つの信号配線１５およびリファレンス信号配線１６の信号差をＡＤコンバータ２５を介して読み出した後、第２の切替回路１０２によって１つのブロックとは異なる他のブロックを選択し、１つのブロックの第１および第３の切替回路を１つの信号配線１５およびリファレンス信号配線１６とは異なる他の信号配線１５およびリファレンス信号配線１６を選択した後、１つのブロックの他の信号配線１５およびリファレンス信号配線１６の信号差を読み出す前に、他のブロックの信号差を読み出す手順と、第２の切替回路１０２を切替える手順と、他のブロックの第１および第３の切替回路を切替える手順と、の繰り返しを有し、これらのプロセスにより、選択された１本の走査配線１２に対応する１行分のセンサ部の信号を順に読み出すものでもよい。
【0054】
よって第２の処理は、１つのブロックの第１の切替回路１０１および第３の切替回路１０３によって１つの信号配線１５およびリファレンス信号配線１６とは異なる他の信号配線１５およびリファレンス配線１６を選択した後、１つのブロックの他の信号配線１５およびリファレンス信号配線１６の信号差を読み出す前に、少なくとも、他のブロックの信号差を読み出す手順と、第２の切替回路１０２を切替える手順と、他のブロックの第１の切替回路１０１および第３の切替回路１０３を切替える手順と、の繰り返しを有する。
【0055】
また、Ｎ本の走査配線１２のうち１本にオン電圧を印加してから一定時間待つ、その「一定時間」は、ＡＤコンバータ２５の測定時間の（Ｍ２－１）倍以上が望ましい。そうすれば、１画面の最初の測定である、ブロック１の信号Ａとリファレンス信号Ａの差についても、第１の切替回路１０１と第３の切替回路１０３を信号Ａに切り替えた後、その信号Ａとリファレンス信号Ａとの差の測定を行うまでに、ＡＤコンバータ２５の測定時間×（Ｍ２－１）以上を挟むことができて、他の信号差の測定と同様に信号とリファレンス信号が安定するまでの時間を稼ぐことができ、信号測定の精度を他の信号差と同程度まで高めることができる。また、信号とリファレンス信号が安定してから測定を行うので、信号が安定するまでの時定数と、リファレンス信号が安定するまでの時定数が、必ずしも一致していなくてもよい。
【0056】
本実施形態の信号検出回路、駆動検出回路、信号検出方法に適用できる好適なセンサアレイを説明する。図１０は、第２の実施形態に適用するセンサアレイの実例を示す回路図である。センサアレイは、Ｎ本の走査配線１２と、Ｍ本の信号配線１５と、のマトリクスの交点に第１の薄膜トランジスタＴ１と第２の薄膜トランジスタＴ２による画素回路が組まれ、第１の薄膜トランジスタＴ１のゲート電極と、共通電極１０の間に、センサ部１０９として例えば感圧媒体９を有する。また、Ｎ本の走査配線１２と、Ｍ本のリファレンス信号配線１６の交点に第３の薄膜トランジスタＴ３と第４の薄膜トランジスタＴ４によるリファレンス回路が組まれ、第３の薄膜トランジスタＴ３は第１の薄膜トランジスタＴ１に隣接する。第３の薄膜トランジスタＴ３のチャネル長／チャネル幅は、第１の薄膜トランジスタＴ１のチャネル長／チャネル幅に等しく、第４の薄膜トランジスタＴ４のチャネル長／チャネル幅は、第２の薄膜トランジスタＴ２のチャネル長／チャネル幅に等しいことが望ましい。第１の薄膜トランジスタＴ１のドレインにはドレイン配線１４が接続され、第１の薄膜トランジスタＴ１のソースは第２の薄膜トランジスタＴ２のドレインに接続され、第２の薄膜トランジスタＴ２のゲートは走査配線１２に接続され、第２の薄膜トランジスタＴ２のソースは信号配線１５に接続されている。センサ部１０９には刺激（圧力等）に依存する電圧が発生する。一方、第３の薄膜トランジスタＴ３のゲートには共通電極１０が接続され、第３の薄膜トランジスタＴ３のドレインにはドレイン配線１４が接続され、第３の薄膜トランジスタＴ３のソースは第４の薄膜トランジスタＴ４のドレインに接続され、第４の薄膜トランジスタＴ４のゲートは走査配線１２に接続され、第４の薄膜トランジスタＴ４のソースはリファレンス信号配線１６に接続されている。走査配線１２のうち１本をオンにした時、その行の画素の圧力に依存する電流が信号配線１５に流れ、その行の画素回路に特性が近く、かつ刺激（圧力等）に依存しない電流がリファレンス信号配線１６に流れる。センサ部１０９としては、感圧媒体９、例えばポリビニリデンジフロライド（ＰＶＤＦ）や、ポリ（ビニリデンジフロライド－トリフロロエチレン共重合体）が好適である。なお、本実施形態に適用できるセンサアレイは、図１０に示す構造のセンサアレイに限定されるものではない。例えば、圧力によって抵抗が変わる感圧媒体を用い、圧力がかかる素子の信号と、圧力がかからない素子のリファレンス信号を用いてもよい。あるいは他のセンサ部１０９を採用して、他の種類の圧力センサや、変位センサ、温度センサ等に用いてもよい。また、ドレイン配線１４は、第７の実施形態に後述する電流制限回路４０を有してもよい。
【0057】
信号配線１５からの検出電圧から、隣接するリファレンス信号配線１６での検出電圧を差し引くことで、隣接する薄膜トランジスタの特性が似ていることにより、薄膜トランジスタアレイの面内分布をキャンセルすることができる。また、隣接する薄膜トランジスタの温度が同等であることにより、薄膜トランジスタの温度依存性の大部分をキャンセルすることができる。
【0058】
以上のように、第２の実施形態に係る信号検出回路では、負荷抵抗２０および電圧検出アンプ５３の上流側に第１の切替回路１０１を、負荷抵抗２１および電圧検出アンプ５４の上流側に第３の切替回路１０３を設けることで、負荷抵抗２０、２１および電圧検出アンプ５３、５４の数を減らすことができ、さらに、差動増幅回路２４の下流側に第２の切替回路１０２を設けることで、ＡＤコンバータ２５の数も減らすことができ、信号検出回路の規模を小さくすることができる。また、当該信号検出回路を適用することで、駆動検出回路の規模も小さくすることができる。また、第１の切替回路１０１および第３の切替回路１０３で信号を切り替えた後、その信号差の測定を行う前に、他のブロックの切り替え済みかつ未測定の信号差の測定を行うことで、切替信号が安定してから測定を行うことができ、誤差の小さい信号検出方法を提供することができる。
【0059】
従来のセンサアレイにおいて、抵抗が変化する感圧媒体は、劣化しやすいという問題があった。そこで、特許文献２のように電位差が変化するタイプの感圧媒体を使うことが検討されている（図２８）。しかし、特許文献２のように画素内に負荷抵抗を有し電位を読み出す回路はノイズに弱いという問題があった。また、第１の薄膜トランジスタ４１をソース接地回路として使っているので、薄膜トランジスタの移動度やしきい値のばらつきの影響を受けやすいという問題があった。さらに、特許文献２の感圧媒体は無機物であり、機械的衝撃に弱いという問題があった。
【0060】
そのため、薄膜トランジスタの移動度やしきい値のばらつきの影響が小さく、ノイズに強いセンサアレイを第３～６の実施形態で説明する。
【0061】
［第３の実施形態］
従来の画素回路の一例を、図２７に示す。図２７で、センサ部である感圧媒体１３０は圧力によって抵抗が変化するタイプであり、一端が共通電極に、他端が薄膜トランジスタ３１のドレイン電極に接続されている。共通電極には電源が接続されている。走査配線３２のうち１本に薄膜トランジスタ３１がオンになるゲート電圧（オン電圧）を印加し、他の走査配線３２には薄膜トランジスタ３１がオフになるゲート電圧（オフ電圧）を印加する。オン電圧が印加された走査配線３２に属する薄膜トランジスタ３１を通して、該当する画素の感圧媒体１３０を流れる電流が信号配線３３に流れる。オンにする走査配線３２を順次１本ずつ変えることで、全行の圧力データを読み出す。
従来の画素回路の一例を、図２７に示す。図２７で、センサ部である感圧媒体１３０は圧力によって抵抗が変化するタイプであり、一端が共通電極に、他端が薄膜トランジスタ３１のドレイン電極に接続されている。共通電極には電源が接続されている。走査配線３２のうち１本に薄膜トランジスタ３１がオンになるゲート電圧（オン電圧）を印加し、他の走査配線３２には薄膜トランジスタ３１がオフになるゲート電圧（オフ電圧）を印加する。オン電圧が印加された走査配線３２に属する薄膜トランジスタ３１を通して、該当する画素の感圧媒体１３０を流れる電流が信号配線３３に流れる。オンにする走査配線３２を順次１本ずつ変えることで、全行の圧力データを読み出す。
【0062】
従来の画素回路の他の例を、図２８に示す。図２８で、センサ部である感圧媒体１４０は圧力によって電位差が変化するタイプである。感圧媒体１４０の一端が第１の薄膜トランジスタ４１のゲート電極に、他端が第１の薄膜トランジスタ４１のソース電極に接続され、第１の薄膜トランジスタ４１は画素内のドレイン抵抗４３を介して電源に接続され、第１の薄膜トランジスタ４１はソース接地回路になっている。走査配線４４のうち１本に第２の薄膜トランジスタ４２がオンになるゲート電圧（オン電圧）を印加し、他の走査配線４４には第２の薄膜トランジスタ４２がオフになるゲート電圧（オフ電圧）を印加する。そして、オン電圧が印加された走査配線４４に属する第２の薄膜トランジスタ４２を通して、該当する画素のドレイン電圧が信号配線４５に引き出される。オンにする走査配線４４を順次１本ずつ変えることで、全行の圧力データを読み出すことができる。
【0063】
しかし、電圧を読み出す回路は入力インピーダンスが高いので、信号配線４５が長いと信号にノイズが混入しやすい。また、この回路で、仮にノイズが混入しにくいように検出回路のインピーダンスを下げると、ドレイン抵抗４３に、第１の薄膜トランジスタ４１を流れる（圧力に依存した）電流以外に、検出回路を流れる（必ずしも圧力に依存しない）電流が流れ、検出回路を流れる電流によるドレイン抵抗４３の電圧降下分が誤差になってしまう。また、ソース接地回路は電圧・電流とも増幅するので感度は高いが、信号電圧は第１の薄膜トランジスタ４１の移動度やしきい値のばらつきの影響を受け易い。
【0064】
そこで、本開示の第３の実施形態の画素回路を図１１に示す。図１１で、センサ部１０９（例えば感圧媒体９）は刺激（圧力等）によって電位差が変化するタイプである。センサ部１０９の一端が共通電極１０に、他端が第１の薄膜トランジスタのゲート電極Ｇ１に接続され、第１の薄膜トランジスタのドレイン電極Ｄ１はドレイン配線１４を介して電源Ｖｄｄに接続され、第１の薄膜トランジスタのソース電極Ｓ１は第２の薄膜トランジスタのドレイン電極Ｄ２に接続され、第２の薄膜トランジスタのゲート電極Ｇ２は走査配線１２に接続され、第２の薄膜トランジスタのソース電極Ｓ２は信号配線１５に接続され、信号検出回路内の負荷抵抗２０を含めると、第１の薄膜トランジスタはドレイン接地回路（ソースフォロワ）になっている。走査配線１２のうち１本に第２の薄膜トランジスタがオンになるゲート電圧（オン電圧）を印加し、他の走査配線１２には第２の薄膜トランジスタがオフになるゲート電圧（オフ電圧）を印加する。すると、オン電圧が印加された走査配線１２に属する第２の薄膜トランジスタを通して、該当する画素のソース電極Ｓ１が信号配線１５に接続され、信号検出回路内の負荷抵抗２０に接続される。即ち、負荷抵抗２０がアレイ外にあるため、信号配線１５には電流が流れるので、インピーダンスが低く、信号にノイズが混入しにくい。また、ドレイン接地（ソースフォロワ）回路なので、電流のみが増幅され、ソース電位はゲート電位に近いので、信号電圧は第１の薄膜トランジスタの移動度のばらつきの影響を受けにくい。オンにする走査配線１２を順次１本ずつ変えることで、各行の圧力データを読み出すことができる。
【0065】
なお、共通電極１０の電位は、センサ部１０９の刺激（圧力等）に依存する電位差に加算されて、第１の薄膜トランジスタのゲート電極Ｇ１に印加されるので、共通電極１０の電位によって動作点を調整できる。
【0066】
第３の実施形態におけるセンサアレイの検出方法は、例えば、第１の実施形態に係る信号検出回路、駆動検出回路、信号検出方法を好適に用いることができる。このとき、センサアレイの走査配線１２はＮ本であり、信号配線１５はＭ本である。
【0067】
センサ部１０９としては、感圧媒体９（電位差が変化するタイプ）が好適である。ただし、センサ部１０９として他の感圧媒体や、感変位媒体、感温媒体等を用いることも可能である。
【0068】
なお、測定を行う直前にドレイン配線１４の電位を０→Ｖｄｄにする場合、第１の薄膜トランジスタのゲート・ドレイン電極間容量（ゲート電極Ｇ１に接続された画素電極８、ドレイン電極Ｄ１に接続されたドレイン配線１４を含む）をＣｇｄ１、画素電極８・共通電極１０間容量をＣｐとすると、画素電極８の電位はΔＶｐ＝Ｖｄｄ×Ｃｇｄ１／（Ｃｇｄ１＋Ｃｐ）だけずれる。このずれが、センサ部１０９の最大電位変化量に比べて充分に小さい必要があり、例えば最大電位変化量の１０％以内に抑える必要がある。上記ずれを最大電位変化量の１０％以内に抑えるには、｜Ｖｄｄ×Ｃｇｄ１／（Ｃｇｄ１＋Ｃｐ）｜≦最大電位変化量×０．１にすればよい。ここで、最大電位変化量とは、センサに刺激（圧力等）を印加していない状態から、センサに設定された検出範囲の最大値の刺激を印加した時への、画素電極電位変化量である。例えば最大電位変化量が４［Ｖ］の場合、｜Ｖｄｄ×Ｃｇｄ１／（Ｃｇｄ１＋Ｃｐ）｜≦０．４とする。
【0069】
図１１に示したセンサアレイの具体例を、図１２に示す。絶縁基板１上に、ゲート電極Ｇ１、Ｇ２を有し（Ｇ２は走査配線１２に接続され）、その上にゲート絶縁膜３を有し、その上に半導体ＳＣ１、ＳＣ２を有し、その上にソース電極Ｓ１、Ｓ２とドレイン電極Ｄ１、Ｄ２を有し（Ｓ１は接続配線１７を介してＤ２に接続され、Ｄ１はドレイン配線１４に接続され、Ｓ２は信号配線１５に接続され）、その上に層間絶縁膜７を有し、その上に画素電極８を有し（画素電極８は層間絶縁膜７の開口およびゲート絶縁膜３の開口に設けられたビア配線１８Ｕ、１８Ｌを介してゲート電極Ｇ１に接続され）ている。さらにセンサ部１０９および共通電極１０を有している。センサ部１０９は、画素電極８に接触または接合している。
【0070】
半導体ＳＣ１、ＳＣ２の上には絶縁性のエッチングストッパ層を有してもよいし、半導体ＳＣ１、ＳＣ２とソース電極Ｓ１、Ｓ２の界面および半導体ＳＣ１、ＳＣ２とドレイン電極Ｄ１、Ｄ２の界面には半導体４よりも抵抗が低いコンタクト層を有してもよい。
【0071】
また、画素電極８が厚い場合、画素電極８のない部分には隙間があいていてもよいし、絶縁物で埋められていてもよい。
【0072】
なお、図１２では、画素電極８が第１の薄膜トランジスタのバックゲート電極にもなっている。これにより、画素電極８が第１の薄膜トランジスタのチャネル部を覆わずにゲート電極Ｇ１に接続されているだけの場合よりも、安定した動作になる。また、図１２には記載していないが、第２の薄膜トランジスタにバックゲート電極を設け、そこに共通電極電位またはＧＮＤ電位または特定の一定電位を接続してもよい。これにより、第２の薄膜トランジスタの動作は、安定する。
【0073】
絶縁基板１は、ガラスでもよいが、有機物（例えばＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）、ＰＩ（ポリイミド）、ＰＣ（ポリカーボネート）等）が好適である。ゲート電極Ｇ１、Ｇ２は、金属（例えばＡｌ、Ｔｉ、Ｍｏ、Ｔａ等またはこれらを主成分とする合金）が好適である。ゲート絶縁膜３は、有機物（アクリル、エポキシ等）または無機物（ＳｉＯ２、ＳｉＮ等）またはそれらの積層または混合物が好適である。半導体ＳＣ１、ＳＣ２は、有機半導体、酸化物半導体、非晶質Ｓｉが好適である。ソース電極Ｓ１、Ｓ２、ドレイン電極Ｄ１、Ｄ２は金属（例えばＡｌ、Ｔｉ、Ｍｏ、Ｔａ等またはこれらを主成分とする合金）が好適である。層間絶縁膜７は有機物（アクリル、エポキシ等）または無機物（ＳｉＯ２、ＳｉＮ等）またはそれらの積層または混合物が好適である。画素電極８は、金属（例えばＡｌ、Ｔｉ、Ｍｏ、Ｔａ等またはこれらを主成分とする合金）または、金属粒子と樹脂の混合物（Ａｇペースト等）が好適である。センサ部１０９としては、感圧媒体９、特に有機圧電体（ポリフッ化ビニリデン、ポリフッ化ビニリデン・３フッ化エチレン共重合体、ポリ乳酸、多孔性エレクトレット型等）が好適であるが、感変位媒体や感温媒体でもよい。共通電極１０は、金属（例えばＡｌ、Ｔｉ、Ｍｏ、Ｔａ等またはこれらを主成分とする合金）が好適である。
【0074】
ただし、センサアレイはフレキシブル性が望まれる場合が多く、フレキシブル性を確保するために絶縁基板１・ゲート絶縁膜３・層間絶縁膜７・センサ部１０９（感圧媒体９等）は有機物が主成分であることが特に望ましい。
【0075】
また、画素電極８が金属ならば画素電極８を薄くすることが容易であり、画素電極８以外の部分の層間絶縁膜７とセンサ部１０９（感圧媒体９等）との隙間をなくすことができ、測定の均一性を向上できる。画素電極８が金属粒子と樹脂の混合物ならば画素電極８を厚くすることが容易であり、画素電極８以外の部分の層間絶縁膜７とセンサ部１０９（感圧媒体９等）との隙間を大きくすることができ、より小さい力で所定圧力が得られる、即ち感度を上げることができる。
【0076】
図１２はボトムゲート・トップコンタクトの場合を示すが、本開示はこれに限定されず、トップゲートやボトムコンタクトでもよい。
【0077】
［第４の実施形態］
本開示の第４の実施形態の画素回路を図１３に示す。図１３では、図１１の画素回路にさらに第３の薄膜トランジスタを有し、第３の薄膜トランジスタのドレイン電極Ｄ３は画素電極８に接続され、ソース電極Ｓ３は共通配線１１に接続され、ゲート電極Ｇ３はリセット配線１３に接続されている。
本開示の第４の実施形態の画素回路を図１３に示す。図１３では、図１１の画素回路にさらに第３の薄膜トランジスタを有し、第３の薄膜トランジスタのドレイン電極Ｄ３は画素電極８に接続され、ソース電極Ｓ３は共通配線１１に接続され、ゲート電極Ｇ３はリセット配線１３に接続されている。
【0078】
測定を行う前に、センサ部１０９に刺激（圧力等）が印加されていない状態で、リセット配線１３に第３の薄膜トランジスタがオンになる電圧（オン電圧）を印加する。すると画素電極８が第３の薄膜トランジスタを介して共通配線１１に接続され、画素電極８に蓄積されていた電荷を０にできる。ここで、共通配線１１は共通電極１０と同電位である。そして、リセット配線１３に第３の薄膜トランジスタがオフになる電圧（オフ電圧）を印加し、かつドレイン配線１４に電圧Ｖｄｄを印加する。
【0079】
圧電素子のように圧力によって電位差が変化するタイプのセンサ部１０９は、定常では刺激（圧力等）が０の時に電位差は０であるが、過去の履歴によっては、例えば使用する直前まで刺激（圧力等）がかかり続けていた場合等には、刺激（圧力等）が０であっても電位差が０でないといった、センサ部１０９の残留電荷に起因する誤差が生じる。本実施形態に係るセンサアレイは、測定の直前に、第３の薄膜トランジスタをオンにして画素電極８の電荷をリセットできるので、センサ部１０９の残留電荷に起因する誤差をなくすことができる。
【0080】
第１の薄膜トランジスタのゲート・ドレイン電極間容量（ゲート電極Ｇ１に接続された
画素電極８、ドレイン電極Ｄ１に接続されたドレイン配線１４を含む）をＣｇｄ１、第３の薄膜トランジスタのゲート・ドレイン間容量（ゲート電極Ｇ３に接続されたリセット配線１３、ドレイン電極Ｄ３に接続された画素電極８の容量を含む）をＣｇｄ３、画素電極８・共通電極１０間容量をＣｐとし、他の寄生容量は小さいので無視する。リセット配線１３にオフ電圧を印加して第３の薄膜トランジスタをオフにする時、画素電極８の電位はΔＶｐ＝－｛Ｖｒｅｓｅｔ（ｏｎ）－Ｖｒｅｓｅｔ（ｏｆｆ）｝×Ｃｇｄ３／（Ｃｇｄ３＋Ｃｐ＋Ｃｇｄ１）だけずれる。また、ドレイン配線１４の電位を０→Ｖｄｄにする時、画素電極８の電位はΔＶｐ＝Ｖｄｄ×Ｃｇｄ１／（Ｃｇｄ１＋Ｃｐ＋Ｃｇｄ３）だけずれる。ｎチャネルＴＦＴの場合、前者は負、後者は正であり、ｐチャネルＴＦＴの場合、前者は正、後者は負であり、いずれの場合も互いの電圧変化を打ち消す効果がある。また、この電圧変化が、感圧媒体９の最大電位変化量に比べて充分に小さい必要があり、例えば最大電位変化量の１０％以内に抑える必要がある。上記電圧変化を最大電位変化量の１０％以内に抑えるには、｜Ｖｄｄ×Ｃｇｄ１／（Ｃｇｄ１＋Ｃｐ＋Ｃｇｄ３）－｛Ｖｒｅｓｅｔ（ｏｎ）－Ｖｒｅｓｅｔ（ｏｆｆ）｝×Ｃｇｄ３／（Ｃｇｄ３＋Ｃｐ＋Ｃｇｄ１）｜≦最大電位変化量×０．１にすればよい。ここで、最大電位変化量とは、圧力センサに圧力を印加していない状態から、圧力センサに設定された圧力検出範囲の最大値の圧力を印加した時への、画素電極電位変化量である。例えば最大電位変化量が４［Ｖ］の場合、｜Ｖｄｄ×Ｃｇｄ１／（Ｃｇｄ１＋Ｃｐ＋Ｃｇｄ３）－｛Ｖｒｅｓｅｔ（ｏｎ）－Ｖｒｅｓｅｔ（ｏｆｆ）｝×Ｃｇｄ３／（Ｃｇｄ３＋Ｃｐ＋Ｃｇｄ１）｜≦０．４とする。
画素電極８、ドレイン電極Ｄ１に接続されたドレイン配線１４を含む）をＣｇｄ１、第３の薄膜トランジスタのゲート・ドレイン間容量（ゲート電極Ｇ３に接続されたリセット配線１３、ドレイン電極Ｄ３に接続された画素電極８の容量を含む）をＣｇｄ３、画素電極８・共通電極１０間容量をＣｐとし、他の寄生容量は小さいので無視する。リセット配線１３にオフ電圧を印加して第３の薄膜トランジスタをオフにする時、画素電極８の電位はΔＶｐ＝－｛Ｖｒｅｓｅｔ（ｏｎ）－Ｖｒｅｓｅｔ（ｏｆｆ）｝×Ｃｇｄ３／（Ｃｇｄ３＋Ｃｐ＋Ｃｇｄ１）だけずれる。また、ドレイン配線１４の電位を０→Ｖｄｄにする時、画素電極８の電位はΔＶｐ＝Ｖｄｄ×Ｃｇｄ１／（Ｃｇｄ１＋Ｃｐ＋Ｃｇｄ３）だけずれる。ｎチャネルＴＦＴの場合、前者は負、後者は正であり、ｐチャネルＴＦＴの場合、前者は正、後者は負であり、いずれの場合も互いの電圧変化を打ち消す効果がある。また、この電圧変化が、感圧媒体９の最大電位変化量に比べて充分に小さい必要があり、例えば最大電位変化量の１０％以内に抑える必要がある。上記電圧変化を最大電位変化量の１０％以内に抑えるには、｜Ｖｄｄ×Ｃｇｄ１／（Ｃｇｄ１＋Ｃｐ＋Ｃｇｄ３）－｛Ｖｒｅｓｅｔ（ｏｎ）－Ｖｒｅｓｅｔ（ｏｆｆ）｝×Ｃｇｄ３／（Ｃｇｄ３＋Ｃｐ＋Ｃｇｄ１）｜≦最大電位変化量×０．１にすればよい。ここで、最大電位変化量とは、圧力センサに圧力を印加していない状態から、圧力センサに設定された圧力検出範囲の最大値の圧力を印加した時への、画素電極電位変化量である。例えば最大電位変化量が４［Ｖ］の場合、｜Ｖｄｄ×Ｃｇｄ１／（Ｃｇｄ１＋Ｃｐ＋Ｃｇｄ３）－｛Ｖｒｅｓｅｔ（ｏｎ）－Ｖｒｅｓｅｔ（ｏｆｆ）｝×Ｃｇｄ３／（Ｃｇｄ３＋Ｃｐ＋Ｃｇｄ１）｜≦０．４とする。
【0081】
測定の方法は、第３の実施形態と同様であり、第３の実施形態におけるセンサアレイの検出方法は、例えば、第１の実施形態に係る信号検出回路、駆動検出回路、信号検出方法を好適に用いることができる。
【0082】
図１３の具体例を、図１４に示す。絶縁基板１上に、ゲート電極Ｇ１、Ｇ２、Ｇ３を有し（Ｇ２は走査配線１２に接続され、Ｇ３はリセット配線１３に接続され）、その上にゲート絶縁膜３を有し、その上に半導体ＳＣ１、ＳＣ２、ＳＣ３を有し、その上にソース電極Ｓ１、Ｓ２、Ｓ３とドレイン電極Ｄ１、Ｄ２、Ｄ３を有し（Ｓ１は接続配線１７を介してＤ２に接続され、Ｄ３はゲート絶縁膜３の開口に設けられたビア配線１８Ｌを介してゲート電極Ｇ１に接続され、Ｄ１はドレイン配線１４に接続され、Ｓ２は信号配線１５に接続され、Ｓ３は共通配線１１に接続され）、その上に層間絶縁膜７を有し、その上に画素電極８を有し（画素電極８は層間絶縁膜７の開口に設けられたビア配線１８Ｕを介してドレイン電極Ｄ３と接続され）ている。さらにセンサ部１０９（例えば感圧媒体９）および共通電極１０を有している。センサ部１０９は、画素電極８に接触または接合している。
【0083】
半導体ＳＣ１、ＳＣ２、ＳＣ３の上には絶縁性のエッチングストッパ層を有してもよいし、半導体ＳＣ１、ＳＣ２、ＳＣ３とソース電極Ｓ１、Ｓ２、Ｓ３の界面および半導体ＳＣ１、ＳＣ２、ＳＣ３とドレイン電極Ｄ１、Ｄ２、Ｄ３の界面には半導体ＳＣ１、ＳＣ２、ＳＣ３よりも抵抗が低いコンタクト層を有してもよい。
【0084】
また、画素電極８が厚い場合、画素電極８のない部分には隙間があいていてもよいし、絶縁物で埋められていてもよい。
【0085】
なお、図１４では、画素電極８が第１の薄膜トランジスタのバックゲート電極にもなっている。これにより、画素電極８が第１の薄膜トランジスタのチャネル部を覆わずにゲート電極Ｇ１に接続されているだけの場合よりも、安定した動作になる。また、図１４には記載していないが、第２の薄膜トランジスタにバックゲート電極を設け、そこに共通電極電位またはＧＮＤ電位または特定の一定電位を接続してもよい。これにより、第２の薄膜トランジスタの動作は、安定する。同様に、第３の薄膜トランジスタにバックゲート電極を設け、そこに画素電極電位または共通電極電位またはＧＮＤ電位または特定の一定電位を接続してもよい。これにより、第３の薄膜トランジスタの動作は、安定する。
【0086】
各構成要素の材質は、第３の実施形態と同様である。
【0087】
図１４はボトムゲート・トップコンタクトの場合を示すが、本開示はこれに限定されず、トップゲートやボトムコンタクトでもよい。
【0088】
［第５の実施形態］
本開示の第５の実施形態の画素回路を図１５に示す。図１５で、センサ部１０９（例えば感圧媒体９）は刺激（圧力等）によって電位差が変化するタイプである。センサ部１０９の一端が共通電極１０に、他端が第１の薄膜トランジスタのゲート電極Ｇ１に接続され、第１の薄膜トランジスタのドレイン電極Ｄ１はドレイン配線１４を介して電源Ｖｄｄに接続され、第１の薄膜トランジスタのソース電極Ｓ１は第２の薄膜トランジスタのドレイン電極Ｄ２に接続され、第２の薄膜トランジスタのゲート電極Ｇ２は走査配線１２に接続され、第２の薄膜トランジスタのソース電極Ｓ２は信号配線１５に接続され、後述する検出回路内の負荷抵抗２０を含めると、第１の薄膜トランジスタはドレイン接地回路（ソースフォロワ）になっている。負荷抵抗２０がアレイ外にあるため、信号配線１５には電流が流れるので、インピーダンスが低く、ノイズが混入しにくい。また、ドレイン接地（ソースフォロワ）回路なので電流のみが増幅され、電圧はほぼ不変なので、第１の薄膜トランジスタの移動度やしきい値のばらつきの影響を受けにくい。
本開示の第５の実施形態の画素回路を図１５に示す。図１５で、センサ部１０９（例えば感圧媒体９）は刺激（圧力等）によって電位差が変化するタイプである。センサ部１０９の一端が共通電極１０に、他端が第１の薄膜トランジスタのゲート電極Ｇ１に接続され、第１の薄膜トランジスタのドレイン電極Ｄ１はドレイン配線１４を介して電源Ｖｄｄに接続され、第１の薄膜トランジスタのソース電極Ｓ１は第２の薄膜トランジスタのドレイン電極Ｄ２に接続され、第２の薄膜トランジスタのゲート電極Ｇ２は走査配線１２に接続され、第２の薄膜トランジスタのソース電極Ｓ２は信号配線１５に接続され、後述する検出回路内の負荷抵抗２０を含めると、第１の薄膜トランジスタはドレイン接地回路（ソースフォロワ）になっている。負荷抵抗２０がアレイ外にあるため、信号配線１５には電流が流れるので、インピーダンスが低く、ノイズが混入しにくい。また、ドレイン接地（ソースフォロワ）回路なので電流のみが増幅され、電圧はほぼ不変なので、第１の薄膜トランジスタの移動度やしきい値のばらつきの影響を受けにくい。
【0089】
また、共通配線１１が第４の薄膜トランジスタのゲート電極Ｇ４に接続され、第４の薄膜トランジスタのドレイン電極Ｄ４はドレイン配線１４を介して電源Ｖｄｄに接続され、第４の薄膜トランジスタのソース電極Ｓ４は第５の薄膜トランジスタのドレイン電極Ｄ５に接続され、第５の薄膜トランジスタのゲート電極Ｇ５は走査配線１２に接続され、第５の薄膜トランジスタのソース電極Ｓ５はリファレンス信号配線１６に接続され、信号検出回路内の負荷抵抗２０を含めると、第４の薄膜トランジスタはドレイン接地回路（ソースフォロワ）になっている。
【0090】
センサ部１０９および第１～第２の薄膜トランジスタからなる信号回路と、第４～第５の薄膜トランジスタからなるリファレンス回路との差を見ることにより、第１の薄膜トランジスタの移動度ばらつきやしきい値変化を第４の薄膜トランジスタの移動度ばらつきやしきい値変化でキャンセルし、かつ第２の薄膜トランジスタの移動度ばらつきや移動度変化を第５の薄膜トランジスタの移動度ばらつきやしきい値変化でキャンセルすることができる。なぜなら、ばらつきや特性変化は面内分布の影響が大きいので、同一画素内に形成された薄膜トランジスタのばらつきや特性変化が似ているからである。特に、第１の薄膜トランジスタの形状（チャネル幅とチャネル長）と第４の薄膜トランジスタの形状（チャネル幅とチャネル長）を等しくし、第２の薄膜トランジスタの形状（チャネル幅とチャネル長）と第５の薄膜トランジスタの形状（チャネル幅とチャネル長）を等しくするとよい。
【0091】
第５の実施形態におけるセンサアレイの検出方法は、例えば、第２の実施形態に係る信号検出回路、駆動検出回路、信号検出方法を好適に用いることができる。このとき、センサアレイの走査配線１２はＮ本であり、信号配線１５はＭ本である。
【0092】
センサ部１０９としては、感圧媒体９（電位差が変化するタイプ）が好適である。ただし、センサ部１０９として他の感圧媒体や、感変位媒体、感温媒体等を用いることも可能である。
【0093】
なお、測定を行う直前にドレイン配線１４の電位を０→Ｖｄｄにする場合、画素電極８の電位ずれを｜Ｖｄｄ×Ｃｇｄ１／（Ｃｇｄ１＋Ｃｐ）｜≦最大電位変化量×０．１にすればよいことは、第３の実施形態と同様である。
【0094】
図１５の具体例を、図１６に示す。絶縁基板１上に、ゲート電極Ｇ１、Ｇ２、Ｇ４、Ｇ５を有し（Ｇ２とＧ５は走査配線１２に接続され）、その上にゲート絶縁膜３を有し、その上に半導体ＳＣ１、ＳＣ２、ＳＣ４、ＳＣ５を有し、その上にソース電極Ｓ１、Ｓ２、Ｓ４、Ｓ５とドレイン電極Ｄ１、Ｄ２、Ｄ４、Ｄ５を有し（Ｓ１は接続配線１７を介してＤ２に接続され、Ｓ４は接続配線１７を介してＤ５に接続され、Ｄ１とＤ４はドレイン配線１４に接続され、Ｓ２は信号配線１５に接続され、Ｓ５はリファレンス信号配線１６に接続され）、その上に層間絶縁膜７を有し、その上に画素電極８と共通配線１１を有し（画素電極８は層間絶縁膜７の開口およびゲート絶縁膜３の開口に設けられたビア配線１８Ｕ、１８Ｌを介してゲート電極Ｇ１に接続され、共通配線１１は層間絶縁膜７の開口およびゲート絶縁膜３の開口に設けられたビア配線１８Ｕ、１８Ｌを介してゲート電極Ｇ４に接続され）ている。さらにセンサ部１０９（例えば感圧媒体９）および共通電極１０を有している。センサ部１０９は、画素電極８に接触または接合している。
【0095】
半導体ＳＣ１、ＳＣ２、ＳＣ４、ＳＣ５の上には絶縁性のエッチングストッパ層を有してもよいし、半導体ＳＣ１、ＳＣ２、ＳＣ４、ＳＣ５とソース電極Ｓ１、Ｓ２、Ｓ４、Ｓ５の界面および半導体ＳＣ１、ＳＣ２、ＳＣ４、ＳＣ５とドレイン電極Ｄ１、Ｄ２、Ｄ４、Ｄ５の界面には半導体ＳＣ１、ＳＣ２、ＳＣ４、ＳＣ５よりも抵抗が低いコンタクト層を有してもよい。
【0096】
また、画素電極８が厚い場合、画素電極８のない部分には隙間があいていてもよいし、絶縁物で埋められていてもよい。共通配線１１はセンサ部１０９に接触していてもよいし、接触していなくてもよい。
【0097】
なお、図１６では、画素電極８が第１の薄膜トランジスタのバックゲート電極になっており、共通配線１１が第４の薄膜トランジスタのバックゲート電極になっている。これにより、画素電極８が第１の薄膜トランジスタのチャネル部を覆わずにゲート電極Ｇ１に接続されているだけの場合や、共通配線１１が第４の薄膜トランジスタのチャネル部を覆わずにゲート電極Ｇ４に接続されているだけの場合よりも、安定した動作になる。また、図１６には記載していないが、第２の薄膜トランジスタにバックゲート電極を設け、そこに画素電極電位または共通電極電位またはＧＮＤ電位または特定の一定電位を接続してもよい。これにより、第２の薄膜トランジスタの動作は、安定する。同様に、第５の薄膜トランジスタにバックゲート電極を設け、そこに共通電極電位またはＧＮＤ電位または特定の一定電位を接続してもよい。これにより、第５の薄膜トランジスタの動作は、安定する。
【0098】
各構成要素の材質は、第３の実施形態と同様である。
【0099】
図１６はボトムゲート・トップコンタクトの場合を示すが、本開示はこれに限定されず、トップゲートやボトムコンタクトでもよい。
【0100】
［第６の実施形態］
本開示の第６の実施形態の画素回路を図１７に示す。図１７では、図１５の画素回路にさらに第３の薄膜トランジスタを有し、第３の薄膜トランジスタのドレイン電極Ｄ３は画素電極８に接続され、ソース電極Ｓ３は共通配線１１に接続され、ゲート電極Ｇ３はリセット配線１３に接続されている。
本開示の第６の実施形態の画素回路を図１７に示す。図１７では、図１５の画素回路にさらに第３の薄膜トランジスタを有し、第３の薄膜トランジスタのドレイン電極Ｄ３は画素電極８に接続され、ソース電極Ｓ３は共通配線１１に接続され、ゲート電極Ｇ３はリセット配線１３に接続されている。
【0101】
圧力測定を行う前に、センサ部１０９に刺激（圧力等）が印加されていない状態で、リセット配線１３に第３の薄膜トランジスタがオンになる電圧（オン電圧）を印加する。すると画素電極８が第３の薄膜トランジスタを介して共通配線１１に接続され、画素電極８に蓄積されていた電荷を０にできる。そして、リセット配線１３に第３の薄膜トランジスタがオフになる電圧（オフ電圧）を印加し、かつドレイン配線１４に電源Ｖｄｄを印加する。
【0102】
なお、リセット配線１３にオフ電圧を印加して第３の薄膜トランジスタをオフにする時、画素電極８の電位はΔＶｐ＝（Ｖｒｅｓｅｔ（ｏｆｆ）－Ｖｒｅｓｅｔ（ｏｎ））×Ｃｇｄ３／（Ｃｇｄ３＋Ｃｐ＋Ｃｇｄ１）だけずれ、ドレイン配線１４の電位を０→Ｖｄｄにする時、画素電極８の電位はΔＶｐ＝Ｖｄｄ×Ｃｇｄ１／（Ｃｇｄ１＋Ｃｐ＋Ｃｇｄ３）だけずれ、両者が打ち消しあう効果があることは、第２の実施形態と同様である。第２の実施形態と同様に、｜Ｖｄｄ×Ｃｇｄ１／（Ｃｇｄ１＋Ｃｐ＋Ｃｇｄ３）－｛Ｖｒｅｓｅｔ（ｏｎ）－Ｖｒｅｓｅｔ（ｏｆｆ）｝×Ｃｇｄ３／（Ｃｇｄ３＋Ｃｐ＋Ｃｇｄ１）｜≦最大電位変化量×０．１であればよい。
【0103】
測定の方法は、第５の実施形態と同様であり、第６の実施形態におけるセンサアレイの検出方法は、例えば、第２の実施形態に係る信号検出回路、駆動検出回路、信号検出方法を好適に用いることができる。
【0104】
図１７の具体例を、図１８に示す。絶縁基板１上に、ゲート電極Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５を有し（Ｇ２とＧ５は走査配線１２に接続され、Ｇ３はリセット配線１３に接続され）、その上にゲート絶縁膜３を有し、その上に半導体ＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４、ＳＣ５を有し、その上にソース電極Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５とドレイン電極Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５を有し（Ｓ１は接続配線１７を介してＤ２に接続され、Ｄ３はゲート絶縁膜３の開口に設けられたビア配線１８Ｌを介してゲート電極Ｇ１に接続され、Ｓ４は接続配線１７を介してＤ５に接続され、Ｄ１とＤ４はドレイン配線１４に接続され、Ｓ２は信号配線１５に接続され、Ｓ５はリファレンス信号配線１６に接続され、Ｓ３は共通配線１１に接続され）、その上に層間絶縁膜７を有し、その上に画素電極８および共通配線１１を有し（画素電極８は層間絶縁膜７の開口に設けられたビア配線１８Ｕを介してドレイン電極Ｄ３に接続され、共通配線１１は層間絶縁膜７およびゲート絶縁膜３の開口に設けられたビア配線１８Ｕ、１８Ｌを介してゲート電極Ｇ４に接続され）ている。さらにセンサ部１０９（例えば感圧媒体９）および共通電極１０を有している。センサ部１０９は、画素電極８に接触または接合している。
【0105】
半導体ＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４、ＳＣ５の上には絶縁性のエッチングストッパ層を有してもよいし、半導体ＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４、ＳＣ５とソース電極Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５の界面および半導体ＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４、ＳＣ５とドレイン電極Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５の界面には半導体ＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４、ＳＣ５よりも抵抗が低いコンタクト層を有してもよい。
【0106】
また、画素電極８が厚い場合、画素電極８のない部分には隙間があいていてもよいし、絶縁物で埋められていてもよい。共通配線１１はセンサ部１０９に接触していてもよいし、接触していなくてもよい。
【0107】
各構成要素の材質は、第３の実施形態と同様である。
【0108】
なお、図１８では、画素電極８が第１の薄膜トランジスタのバックゲート電極になっており、共通配線１１が第４の薄膜トランジスタのバックゲート電極になっている。これにより、画素電極８が第１の薄膜トランジスタのチャネル部を覆わずにゲート電極Ｇ１に接続されているだけの場合や、共通配線１１が第４の薄膜トランジスタのチャネル部を覆わずにゲート電極Ｇ４に接続されているだけの場合よりも、安定した動作になる。また、図１２には記載していないが、第２の薄膜トランジスタにバックゲート電極を設け、そこに画素電極電位または共通電極電位またはＧＮＤ電位または特定の一定電位を接続してもよい。これにより、第２の薄膜トランジスタの動作は、安定する。同様に、第３の薄膜トランジスタにバックゲート電極を設け、そこに画素電極電位または共通電極電位またはＧＮＤ電位または特定の一定電位を接続してもよい。これにより、第３の薄膜トランジスタの動作は、安定する。同様に、第５の薄膜トランジスタにバックゲート電極を設け、そこに共通電極電位またはＧＮＤ電位または特定の一定電位を接続してもよい。これにより、第５の薄膜トランジスタの動作は、安定する。
【0109】
図１８はボトムゲート・トップコンタクトの場合を示すが、本開示はこれに限定されず、トップゲートやボトムコンタクトでもよい。
【0110】
また、センサ部１０９を、＋の刺激（加圧等）の時に画素電極８側の電位が上がる向きにした場合、刺激なし時の信号電圧を０～＋２［Ｖ］のどこかに調整するのがよい。そうすれば、信号検出において０～＋５Ｖ入力のＡＤコンバータを用いる場合に、５～３Ｖの検出範囲を使用できる。センサ部１０９を、＋の刺激（加圧等）の時に画素電極８側の電位が下がる向きにした場合、刺激なし時の信号電圧を＋３～＋５［Ｖ］のどこかに調整するのがよい。そうすれば、０～＋５Ｖ入力のＡＤコンバータを用いる場合に、３～５Ｖの検出範囲を使用できる。
【0111】
また、センサ部１０９を、＋の刺激（加圧等）の時に画素電極８側の電位が上がる向きにした場合、差動増幅回路２４で加算する電圧Ｖｂａｓｅを０～＋２［Ｖ］のどこかに調整するのがよい。そうすれば、０～＋５Ｖ入力のＡＤコンバータを用いる場合に、５～３Ｖの検出範囲を使用できる。センサ部１０９を、＋の刺激（加圧等）の時に画素電極８側の電位が下がる向きにした場合、差動増幅回路２４で加算する電圧Ｖｂａｓｅを＋３～＋５［Ｖ］のどこかに調整するのがよい。そうすれば、０～＋５Ｖ入力のＡＤコンバータを用いる場合に、３～５Ｖの検出範囲を使用できる。
【0112】
［第７の実施形態］
図１９に基づいて、第１の実施形態の信号検出回路または駆動検出回路、あるいは第２の実施形態の信号検出回路または駆動検出回路を用いた、健康状態推定システムを説明する。図１９は本開示の介護データ収集・判定システムの実例を示すブロック図である。介護データ収集・判定システムは、介護センサ装置とデータ収集・判定装置を備える。介護センサ装置は、第１または第２の実施形態の信号検出回路に通信回路を追加したものであり、信号検出回路、通信回路、感圧センサアレイ、マイクロコンピュータ、駆動回路を備える。介護センサ装置の通信回路は、外部回路とデータ通信する回路であり、有線通信と無線通信が可能であるが、特にブルートゥース（登録商標）、Ｗｉ－Ｆｉ（登録商標）等の無線通信が好適であり、さらにはインターネットに接続することが好適である。データ収集・判定装置は、通信回路とコンピュータとデータベースとを有し、（１）介護センサ装置で検出したデータをそのまま、あるいは加工して、データベースに保存する。その際、被介護者の病状もいっしょに保存することもできる。（２）人工知能を用いてデータベース内のビッグデータを機械学習等により解析し、体勢と病状との関係を明らかにする。（３）介護センサ装置で検出したデータをデータベースのデータと比較し、病状の判定を行う。という３つの動作を行うことができる。
図１９に基づいて、第１の実施形態の信号検出回路または駆動検出回路、あるいは第２の実施形態の信号検出回路または駆動検出回路を用いた、健康状態推定システムを説明する。図１９は本開示の介護データ収集・判定システムの実例を示すブロック図である。介護データ収集・判定システムは、介護センサ装置とデータ収集・判定装置を備える。介護センサ装置は、第１または第２の実施形態の信号検出回路に通信回路を追加したものであり、信号検出回路、通信回路、感圧センサアレイ、マイクロコンピュータ、駆動回路を備える。介護センサ装置の通信回路は、外部回路とデータ通信する回路であり、有線通信と無線通信が可能であるが、特にブルートゥース（登録商標）、Ｗｉ－Ｆｉ（登録商標）等の無線通信が好適であり、さらにはインターネットに接続することが好適である。データ収集・判定装置は、通信回路とコンピュータとデータベースとを有し、（１）介護センサ装置で検出したデータをそのまま、あるいは加工して、データベースに保存する。その際、被介護者の病状もいっしょに保存することもできる。（２）人工知能を用いてデータベース内のビッグデータを機械学習等により解析し、体勢と病状との関係を明らかにする。（３）介護センサ装置で検出したデータをデータベースのデータと比較し、病状の判定を行う。という３つの動作を行うことができる。
【0113】
１つのデータ収集・判定装置が１つの介護センサ装置とのみ接続してもよいし、１つのデータ収集・判定装置が複数の介護センサ装置と接続してもよい。１つの介護センサ装置とのみ接続する場合、データのやりとりが容易であるが、介護センサ装置の応答速度が速い必要がある。あるいはデータ収集・判定装置の速度はあまり速くなくてよい。複数の介護センサ装置と接続する場合、データのやりとりは複雑になるが、各々の介護センサ装置の動作速度は遅くてもよい。あるいはデータ収集・判定装置の速度は速い必要がある。
【0114】
また、図１９でコンピュータとデータベースは１つのデータ収集・判定装置内にあるが、コンピュータとデータベースとが通信回路を介して通信してもよい。
【0115】
介護センサ装置の実例を、図２０に示す。図２０ではベッド２０１上に介護センサ装置２００が見えるように記載しているが、実際にはこの上にシーツを乗せて、その上に被介護者に寝てもらう。図２０（ａ）と（ｂ）の介護センサ装置２００は、ベッド上に大型シート状のセンサアレイ２００Ａ（例えば圧力センサアレイ）を有する。２００Ｇが駆動回路、２００Ｓが信号検出回路、２００Ｃが制御・通信回路である。図２０（ａ）のように短辺を駆動側にしてもよいし、（ｂ）のように、長辺を駆動側にしてもよい。
【0116】
図２０（ｃ）の介護センサ装置２００は、帯状のセンサアレイ２００Ａを複数有し、信号検出回路２００Ｓに帯状のセンサアレイ２００Ａの短辺を全て接続し、帯状の長辺の隣同士を駆動配線間接続部品２００ＷＧで接続することで１つの駆動回路２００Ｇに全てのゲート配線を接続し、１つの制御・通信回路２００Ｃを有する。図２０（ｄ）の介護センサ装置２００は、小型シート状のセンサアレイ２００Ａを複数有し、小型シート状のセンサアレイ２００Ａの信号配線同士を信号配線間接続部品２００ＷＳで接続して信号検出回路２００Ｓに接続し、小型シート状のセンサアレイ２００Ａの駆動配線同士を駆動配線間接続部品２００ＷＧで接続して１つの駆動回路２００Ｇに接続し、１つの制御・通信回路２００Ｃを有する。図２０（ｃ）と図２０（ｄ）は、図２０（ａ）の大型シート状のセンサアレイを、複数の帯状のセンサアレイ、または複数の小型シート状のセンサアレイで代替したものである。図２０（ｂ）のように駆動側と信号側を入れ替えてもよい。これらは、１つの介護センサ装置２００として動作する。
【0117】
図２０（ｅ）の介護センサ装置２００は、帯状のセンサアレイ２００Ａを複数有し、信号検出回路２００Ｓに帯状のセンサアレイ２００Ａの短辺を接続し、複数の駆動回路２００Ｇに各々の帯状のセンサアレイ２００Ａの長辺を接続し、複数の制御・通信回路２００Ｃを有する。図２０（ｆ）の介護センサ装置２００は、小型シート状のセンサアレイ２００Ａを複数有し、小型シート状のセンサアレイ２００Ａの信号配線同士を信号配線間接続部品２００ＷＳで接続して帯状セットを形成して信号検出回路２００Ｓに接続し、複数の駆動回路２００Ｇに各々の帯状セットを接続し、複数の制御・通信回路２００Ｃを有する。図２０（ｅ）と図２０（ｆ）は、複数の介護センサ装置２００として動作する。
【0118】
また、センサアレイを体勢の判定に適用する場合、全ての画素の刺激値（圧力等）が正確に測定される場合でなくても判定は可能である。１画素の検知部に不具合が発生して異常データとなっても、周囲の画素のデータから補間して判定することができる。また複数の画素の検知部に不具合が発生して異常データとなっても、周囲の画素のデータから補間して判定することができる。この場合は、不具合が生じる画素が分散している場合であれば、密集している場合と比べて、データを補間がしやすい。しかし密集している場合でも、一定の補間は可能である。尚、センサアレイは圧力センサに限らない。具体的には、変位センサや温度センサをセンサアレイとできる。つまり、変位センサアレイや温度センサアレイにも適用可能である。さらには、例えば温度センサと圧力センサの両方を備えた、複合センサアレイにも適用できる。
【0119】
さらに図２２のように、ドレイン配線１４には電流制限回路４０を設けることが好適である。アレイ内でドレイン配線１４と他配線（走査配線１２、信号配線１５、リファレンス信号配線１６、共通電極３７等）との間に短絡が発生した場合に、過大電流が流れることを防止する。その際、図２２（ａ）のように電源が１つの電流制限回路４０を通ってから分岐して、全てのドレイン配線１４に接続されてもよいが、その場合には１か所の異常によって全てのドレイン配線１４の電圧が低下し、センサアレイ全体が異常値を示す。そこで図２２（ｂ）のように、電源を分岐して、分岐したそれぞれが電流制限回路４０を通ってから、個々のドレイン配線１４に接続されることが望ましい。通常は、ドレイン配線１４を列毎または行毎に設けるので、そのドレイン配線１４毎に１個ずつの電流制限回路４０を設けることが好適である。この場合、１か所の異常によって１本のドレイン配線１４の電圧が低下し、１列または１行のセンサが異常値を示すことになるが、１列や１行の異常は補間によって補正することができる。あるいは図２２（ｃ）のように、複数の電流制限回路４０のそれぞれに、複数の列配線または行配線を担当させることもできる。その際、図２２（ｄ）のように１個の電流制限回路４０が担当する列配線または行配線を隣接させず間に別の電流制限回路４０が担当する列配線または行配線を設けることにより、１か所の異常が複数列または複数行の連続した異常になることを回避でき、補間が可能になる。なお、電流制限回路４０は、図２２（ａ）に示す回路に限定されず、他の方式の電流制限回路でもよい。
【0120】
以上のように、第１の実施形態の信号検出回路または駆動検出回路、あるいは第２の実施形態の信号検出回路または駆動検出回路を適用することで、健康状態推定を行うことができる介護データ収集・判定システムを提供することができる。
【実施例】
【0121】
（実施例１）
図１の信号検出回路を作製した。第１の切替回路１０１は８入力１出力のアナログマルチプレクサ、負荷抵抗２０は１ＭΩの金属皮膜抵抗、電圧検出アンプ５３はオペアンプによるボルテージフォロワ、第２の切替回路１０２は８入力１出力のアナログマルチプレクサ、ＡＤコンバータ２５は０～＋５Ｖ入力で０～２５５レベル（８ｂｉｔ）出力とした。この回路はＭ１＝８、Ｍ２＝８、Ｌ＝８であり、Ｍ＝６４本の信号配線１５を有するセンサアレイに対応する。電圧検出アンプ５３には発振防止回路を組み込み、電圧検出アンプ５３の出力側にはＡＤコンバータ入力保護回路を設けた。
図１の信号検出回路を作製した。第１の切替回路１０１は８入力１出力のアナログマルチプレクサ、負荷抵抗２０は１ＭΩの金属皮膜抵抗、電圧検出アンプ５３はオペアンプによるボルテージフォロワ、第２の切替回路１０２は８入力１出力のアナログマルチプレクサ、ＡＤコンバータ２５は０～＋５Ｖ入力で０～２５５レベル（８ｂｉｔ）出力とした。この回路はＭ１＝８、Ｍ２＝８、Ｌ＝８であり、Ｍ＝６４本の信号配線１５を有するセンサアレイに対応する。電圧検出アンプ５３には発振防止回路を組み込み、電圧検出アンプ５３の出力側にはＡＤコンバータ入力保護回路を設けた。
【0122】
マイコンと３ｂｉｔカウンタを用いて第１の切替回路１０１を制御し、同マイコンで第２の切替回路１０２とＡＤコンバータ２５も制御し、１行６４列の圧力センサアレイの信号を検出した。ＡＤコンバータ２５の測定時間を（準備時間１０４μｓ＋実計測時間５２μｓ）＝１５６μｓとし、第２の切替回路１０２の出力の応答の時定数は３μｓ程度、第１の切替回路１０１の出力の応答の時定数は５００μｓ程度であった。第１の切替回路１０１の出力の応答の時定数が、（Ｍ２－１）×ＡＤコンバータ測定時間＝１０９２μｓに比べて小さいので、図５の信号検出方法によって、信号が安定してからの高精度の測定ができた。
【0123】
（実施例２）
実施例１の信号検出回路に、実施例１で用いたマイコンおよびカウンタを制御回路５とカウンタ４９として加え、さらに駆動回路６を追加して、図３の駆動検出回路を作製した。駆動回路は、オン電圧として＋１５Ｖを、またはオフ電圧として－１５Ｖを出力する。
実施例１の信号検出回路に、実施例１で用いたマイコンおよびカウンタを制御回路５とカウンタ４９として加え、さらに駆動回路６を追加して、図３の駆動検出回路を作製した。駆動回路は、オン電圧として＋１５Ｖを、またはオフ電圧として－１５Ｖを出力する。
【0124】
この駆動検出回路を用いて、図５の信号検出方法によって、８行６４列の圧力センサアレイの信号を検出した。ＡＤコンバータ２５の測定時間を（準備時間１０４μｓ＋実計測時間５２μｓ）＝１５６μｓとし、第２の切替回路１０２の出力の応答の時定数は３μｓ程度、第１の切替回路１０１の出力の応答の時定数は５００μｓ程度であった。第１の切替回路１０１の出力の応答の時定数が、（Ｍ２－１）×ＡＤコンバータ測定時間＝１０９２μｓに比べて小さいので、図５の信号検出方法によって、信号が安定してからの高精度の測定ができた。
【0125】
（実施例３）
図７の信号検出回路を作製した。第１の切替回路１０１および第３の切替回路１０３には（８入力１出力×２セット）のアナログマルチプレクサの各セットを用い、負荷抵抗２０、２１は１ＭΩの金属皮膜抵抗、電圧検出アンプ５３、５４はオペアンプによる非反転増幅回路、差動増幅回路２４はオペアンプによる回路、第２の切替回路１０２は８入力１出力のアナログマルチプレクサ、ＡＤコンバータ２５は０～＋５Ｖ入力で０～２５５レベル（８ｂｉｔ）出力とした。この回路はＭ１＝８、Ｍ２＝８、Ｌ＝８であり、Ｍ＝６４本の信号配線と６４本のリファレンス信号配線を有するセンサアレイに対応する。電圧検出アンプ５３、５４には発振防止回路を組み込み、電圧検出アンプ５３、５４の出力側にはＡＤコンバータ入力保護回路を設けた。
図７の信号検出回路を作製した。第１の切替回路１０１および第３の切替回路１０３には（８入力１出力×２セット）のアナログマルチプレクサの各セットを用い、負荷抵抗２０、２１は１ＭΩの金属皮膜抵抗、電圧検出アンプ５３、５４はオペアンプによる非反転増幅回路、差動増幅回路２４はオペアンプによる回路、第２の切替回路１０２は８入力１出力のアナログマルチプレクサ、ＡＤコンバータ２５は０～＋５Ｖ入力で０～２５５レベル（８ｂｉｔ）出力とした。この回路はＭ１＝８、Ｍ２＝８、Ｌ＝８であり、Ｍ＝６４本の信号配線と６４本のリファレンス信号配線を有するセンサアレイに対応する。電圧検出アンプ５３、５４には発振防止回路を組み込み、電圧検出アンプ５３、５４の出力側にはＡＤコンバータ入力保護回路を設けた。
【0126】
マイコンおよび３ｂｉｔカウンタを用いて第１の切替回路１０１および第３の切替回路１０３を制御し、同マイコンで第２の切替回路１０２とＡＤコンバータ２５も制御し、１行６４列の圧力センサアレイの信号を検出した。ＡＤコンバータ２５の測定時間を（準備時間１０４μｓ＋実計測時間５２μｓ）＝１５６μｓとし、第２の切替回路１０２の出力の応答の時定数は３μｓ程度、第１の切替回路１０１の出力の応答の時定数は５００μｓ程度であった。第１の切替回路１０１の出力の応答の時定数が、（Ｍ２－１）×ＡＤコンバータ測定時間＝１０９２μｓに比べて小さいので、図９の信号検出方法によって、信号が安定してからの高精度の測定ができた。
【0127】
（実施例４）
実施例３の信号検出回路に、実施例３で用いたマイコンおよびカウンタを加え、さらに駆動回路６を追加して、図８の駆動検出回路を作製した。駆動回路６は、オン電圧として＋１５Ｖを、またはオフ電圧として－１５Ｖを出力する。
実施例３の信号検出回路に、実施例３で用いたマイコンおよびカウンタを加え、さらに駆動回路６を追加して、図８の駆動検出回路を作製した。駆動回路６は、オン電圧として＋１５Ｖを、またはオフ電圧として－１５Ｖを出力する。
【0128】
この駆動検出回路を用いて、図９の信号検出方法によって、８行６４列の圧力センサアレイの信号を検出した。ＡＤコンバータ２５の測定時間を（準備時間１０４μｓ＋実計測時間５２μｓ）＝１５６μｓとし、第２の切替回路１０２の出力の応答の時定数は３μｓ程度、第１の切替回路１０１および第３の切替回路１０３の出力の応答の時定数は５００μｓ程度であった。第１の切替回路１０１および第３の切替回路１０３の出力の応答の時定数が、（Ｍ２－１）×ＡＤコンバータ測定時間＝１０９２μｓに比べて小さいので、図９の信号検出方法によって、信号が安定してからの高精度の測定ができた。
【0129】
（実施例５）
図１２のセンサアレイを作製した。絶縁基板１としてガラス基板上のＰＥＴ膜を用い、Ｍｏを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、ゲート電極Ｇ１、Ｇ２と走査配線１２を形成した。次に、感光性アクリルを成膜・パターン露光・現像して、開口付きのゲート絶縁膜３を形成した。また、非晶質ＩｎＧａＺｎＯを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、半導体パターンＳＣ１、ＳＣ２を形成した。そして、半導体パターンＳＣ１、ＳＣ２の、チャネルとなる部分の上にエッチングストッパ層としてＳｉＯ２パターンを形成した（図示せず）。
図１２のセンサアレイを作製した。絶縁基板１としてガラス基板上のＰＥＴ膜を用い、Ｍｏを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、ゲート電極Ｇ１、Ｇ２と走査配線１２を形成した。次に、感光性アクリルを成膜・パターン露光・現像して、開口付きのゲート絶縁膜３を形成した。また、非晶質ＩｎＧａＺｎＯを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、半導体パターンＳＣ１、ＳＣ２を形成した。そして、半導体パターンＳＣ１、ＳＣ２の、チャネルとなる部分の上にエッチングストッパ層としてＳｉＯ２パターンを形成した（図示せず）。
【0130】
さらに、Ｍｏを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、ソース電極Ｓ１、Ｓ２、ドレイン電極Ｄ１、Ｄ２、接続配線１７（Ｓ１－Ｄ２間）、信号配線１５、ドレイン配線１４、ビア配線１８Ｌ（画素電極－Ｇ１間の下半分）を形成した。
【0131】
そして、感光性アクリルを成膜・パターン露光・現像して、開口付きの層間絶縁膜７を形成した。次に、Ｍｏを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、画素電極８およびビア配線１８Ｕ（画素電極８－Ｇ１間の上半分）を形成し
た。この時、画素電極８はビア配線１８Ｕ、１８Ｌによってゲート電極Ｇ１に接続された。
た。この時、画素電極８はビア配線１８Ｕ、１８Ｌによってゲート電極Ｇ１に接続された。
【0132】
さらに、片側全面にＭｏが付いた感圧媒体（ポリフッ化ビニリデン３フッ化エチレン共重合体、分極処理済）を、感圧媒体側が画素電極８に接触するように設置して、センサ部１０９（感圧媒体９）および共通電極１０とした。そして、絶縁基板１であるＰＥＴ膜から、ガラス基板を剥離した。画素電極８が薄いので、センサ部１０９（感圧媒体９）は画素電極８以外の部分では層間絶縁膜７に接触しており、隙間はほとんどない。
【0133】
ここで、第１の薄膜トランジスタのゲート・ドレイン間容量（画素電極・ドレイン配線間容量を含む）Ｃｇｄ１＝１．５３ｐＦ、画素電極８・共通電極１０間容量Ｃｐ＝６３．１ｐＦであった。
【0134】
図２３の検出回路を用い、共通電極１０に＋１Ｖ、ドレイン配線１４に＋１０Ｖ、走査配線１２のうち１本にオン電圧＋１５Ｖ、他にオフ電圧－１５Ｖを印加して、１画素分の圧力依存信号を得た。アナログスイッチ２２を切り替えることで、１行分の圧力依存信号を得た。走査配線１２のオン電圧位置を変えて同様の操作を行い、全画素の圧力依存信号を得た。圧力依存信号から、各画素の圧力がわかる。また、Ｖｄｄ印加時の画素電極８の電位変化は０．２４Ｖであり、感圧媒体９の最大電位変化量（圧力８００ｋＰａ時）が４Ｖなので、Ｖｄｄ印加時の画素電極８の電位変化による誤差は最大電位変化量の６％と充分に小さい。
【0135】
（実施例６）
図１４のセンサアレイを作製した。絶縁基板１としてガラス基板上のポリイミド膜を用い、Ｍｏを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、ゲート電極Ｇ１、Ｇ２、Ｇ３、走査配線１２、リセット配線１３を形成した。次に、感光性アクリルを成膜・パターン露光・現像して、開口付きのゲート絶縁膜３を形成した。また、非晶質ＩｎＧａＺｎＯを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、半導体パターンＳＣ１、ＳＣ２、ＳＣ３を形成した。そして、半導体パターンＳＣ１、ＳＣ２、ＳＣ３の、チャネルとなる部分の上にエッチングストッパ層としてＳｉＯ２パターンを形成した（図示せず）。
図１４のセンサアレイを作製した。絶縁基板１としてガラス基板上のポリイミド膜を用い、Ｍｏを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、ゲート電極Ｇ１、Ｇ２、Ｇ３、走査配線１２、リセット配線１３を形成した。次に、感光性アクリルを成膜・パターン露光・現像して、開口付きのゲート絶縁膜３を形成した。また、非晶質ＩｎＧａＺｎＯを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、半導体パターンＳＣ１、ＳＣ２、ＳＣ３を形成した。そして、半導体パターンＳＣ１、ＳＣ２、ＳＣ３の、チャネルとなる部分の上にエッチングストッパ層としてＳｉＯ２パターンを形成した（図示せず）。
【0136】
さらに、Ｍｏを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、ソース電極Ｓ１、Ｓ２、Ｓ３、ドレイン電極Ｄ１、Ｄ２、Ｄ３、接続配線１７（Ｓ１－Ｄ２間）、ビア配線１８Ｌ（Ｄ３－Ｇ１間）、信号配線１５、ドレイン配線１４を形成した。
【0137】
そして、感光性アクリルを成膜・パターン露光・現像して、開口付きの層間絶縁膜７を形成した。次に、Ａｇペーストをスクリーン印刷して、画素電極８とビア配線１８Ｕ（画素電極８－Ｄ３間）を形成した。この時、画素電極８はビア配線１８Ｕ、１８Ｌによってドレイン電極Ｄ３およびゲート電極Ｇ１に接続された。
【0138】
さらに、片側全面にＭｏが付いた感圧媒体（ポリフッ化ビニリデン３フッ化エチレン共重合体、分極処理済）を、感圧媒体側が画素電極８に接合するように設置して、センサ部１０９（感圧媒体９）および共通電極１０とした。また、絶縁基板１であるポリイミド膜から、ガラス基板を剥離した。画素電極８が厚いので、センサ部１０９（感圧媒体９）は層間絶縁膜７に接触しておらず、画素電極８がない部分には隙間がある。
【0139】
ここで、第１の薄膜トランジスタのゲート・ドレイン間容量（画素電極・ドレイン配線間容量を含む）Ｃｇｄ１＝１．５３ｐＦ、第３の薄膜トランジスタのゲート・ドレイン間
容量（画素電極・ドレイン配線間容量を含む）Ｃｇｄ３＝０．６９ｐＦ、画素電極８・共通電極１０間容量Ｃｐ＝６３．１ｐＦであった。
容量（画素電極・ドレイン配線間容量を含む）Ｃｇｄ３＝０．６９ｐＦ、画素電極８・共通電極１０間容量Ｃｐ＝６３．１ｐＦであった。
【0140】
図２４の検出回路を用い、最初に、共通電極１０に＋１Ｖ、ドレイン配線１４に０Ｖの状態で、リセット配線１３にオン電圧＋１５Ｖを印加した。次に、リセット配線１３の電位をオフ電圧－１５Ｖに、ドレイン配線１４の電位を＋１５Ｖにした。
【0141】
走査配線１２のうち１本にオン電圧＋１５Ｖ、他にオフ電圧－１５Ｖを印加して、１画素分の圧力依存信号を得た。アナログスイッチ２２を切り替えることで、１行分の圧力依存信号を得た。走査配線１２のオン電圧位置を変えて同様の操作を行い、全画素の圧力依存信号を得た。圧力依存信号から、各画素の圧力がわかる。また、ＶｒｅｓｅｔオフかつＶｄｄ印加時の画素電極８の電位変化は０．０２７Ｖであり、感圧媒体９の最大電位変化量（圧力８００ｋＰａ時）が４Ｖなので、ＶｒｅｓｅｔオフかつＶｄｄ印加時の画素電極８の電位変化による誤差は最大電位変化量の０．７％と充分に小さい。
【0142】
（実施例７）
図１６のセンサアレイを作製した。絶縁基板１としてガラス基板上のＰＥＴ膜を用い、Ｍｏを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、ゲート電極Ｇ１、Ｇ２、Ｇ４、Ｇ５、走査配線１２を形成した。次に、感光性アクリルを成膜・パターン露光・現像して、開口付きのゲート絶縁膜３を形成した。また、非晶質ＩｎＧａＺｎＯを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、半導体パターンＳＣ１、ＳＣ２、ＳＣ４、ＳＣ５を形成した。そして、半導体パターンＳＣ１、ＳＣ２、ＳＣ４、ＳＣ５の、チャネルとなる部分の上にエッチングストッパ層としてＳｉＯ２パターンを形成した（図示せず）。
図１６のセンサアレイを作製した。絶縁基板１としてガラス基板上のＰＥＴ膜を用い、Ｍｏを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、ゲート電極Ｇ１、Ｇ２、Ｇ４、Ｇ５、走査配線１２を形成した。次に、感光性アクリルを成膜・パターン露光・現像して、開口付きのゲート絶縁膜３を形成した。また、非晶質ＩｎＧａＺｎＯを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、半導体パターンＳＣ１、ＳＣ２、ＳＣ４、ＳＣ５を形成した。そして、半導体パターンＳＣ１、ＳＣ２、ＳＣ４、ＳＣ５の、チャネルとなる部分の上にエッチングストッパ層としてＳｉＯ２パターンを形成した（図示せず）。
【0143】
さらに、Ｍｏを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、ソース電極Ｓ１、Ｓ２、Ｓ４、Ｓ５、ドレイン電極Ｄ１、Ｄ２、Ｄ４、Ｄ５、接続配線１７（Ｓ１－Ｄ２間）、接続配線１７（Ｓ４－Ｄ５間）、信号配線１５、リファレンス信号配線１６、ドレイン配線１４、共通配線１１、ビア配線１８Ｌ（画素電極８－Ｇ１間の下半分）、ビア配線１８Ｌ（共通配線１１－Ｇ４間の下半分）を形成した。
【0144】
そして、感光性アクリルを成膜・パターン露光・現像して、開口付きの層間絶縁膜７を形成した。次に、Ａｇペーストをスクリーン印刷して、画素電極８、共通配線１１、ビア配線１８Ｕ（画素電極８－Ｇ１間の上半分）、ビア配線１８Ｕ（共通配線１１－Ｇ４間の上半分）を形成した。この時、画素電極８はゲート電極Ｇ１に接続され、共通配線１１はゲート電極Ｇ４に接続された。
【0145】
さらに、片側全面にＭｏが付いた感圧媒体（ポリフッ化ビニリデン３フッ化エチレン共重合体、分極処理済）を、感圧媒体側が画素電極８に接合するように設置して、センサ部１０９（感圧媒体９）および共通電極１０とした。また、絶縁基板１であるＰＥＴ膜から、ガラス基板を剥離した。
【0146】
ここで、第１の薄膜トランジスタのゲート・ドレイン間容量（画素電極・ドレイン配線間容量を含む）Ｃｇｄ１＝１．５３ｐＦ、画素電極８・共通電極１０間容量Ｃｐ＝６３．１ｐＦであった。
【0147】
図２５の検出回路を用い、共通電極１０に＋１Ｖ、ドレイン配線１４に＋１０Ｖ、走査配線１２のうち１本にオン電圧＋１５Ｖ、他にオフ電圧－１５Ｖを印加して、１画素分の圧力依存信号を得た。アナログスイッチ２２を切り替えることで、１行分の圧力依存信号を得た。走査配線１２のオン電圧位置を変えて同様の操作を行い、全画素の圧力依存信号を得た。圧力依存信号から、各画素の圧力がわかる。また、Ｖｄｄ印加時の画素電極８の電位変化は０．２４Ｖであり、感圧媒体９の最大電位変化量（圧力８００ｋＰａ時）が４Ｖなので、Ｖｄｄ印加時の画素電極８の電位変化による誤差は最大電位変化量の６％と充分に小さい。なお、検出回路のＶｂａｓｅ＝０．５［Ｖ］とした。
【0148】
（実施例８）
図１８のセンサアレイを作製した。絶縁基板１としてガラス基板上のポリイミド膜を用い、Ｍｏを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、ゲート電極Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、走査配線１２、リセット配線１３を形成した。次に、感光性アクリルを成膜・パターン露光・現像して、開口付きのゲート絶縁膜３を形成した。また、非晶質ＩｎＧａＺｎＯを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、半導体パターンＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４、ＳＣ５を形成した。そして、半導体パターンＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４、ＳＣ５の、チャネルとなる部分の上にエッチングストッパ層としてＳｉＯ２パターンを形成した（図示せず）。
図１８のセンサアレイを作製した。絶縁基板１としてガラス基板上のポリイミド膜を用い、Ｍｏを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、ゲート電極Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、走査配線１２、リセット配線１３を形成した。次に、感光性アクリルを成膜・パターン露光・現像して、開口付きのゲート絶縁膜３を形成した。また、非晶質ＩｎＧａＺｎＯを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、半導体パターンＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４、ＳＣ５を形成した。そして、半導体パターンＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４、ＳＣ５の、チャネルとなる部分の上にエッチングストッパ層としてＳｉＯ２パターンを形成した（図示せず）。
【0149】
さらに、Ｍｏを成膜・レジスト成膜・パターン露光・現像・エッチング・レジスト除去して、ソース電極Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、ドレイン電極Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、接続配線１７（Ｓ１－Ｄ２間）、ビア配線１８Ｌ（Ｄ３－Ｇ１間）、接続配線１７（Ｓ４－Ｄ５間）、信号配線１５、ドレイン配線１４、ビア配線１８Ｌ（共通配線１１－Ｇ４間配線の下半分）を形成した。
【0150】
そして、感光性アクリルを成膜・パターン露光・現像して、開口付きの層間絶縁膜７を形成した。次に、Ａｇペーストをスクリーン印刷して、画素電極８、ビア配線１８Ｕ（画素電極８－Ｄ１間）、共通配線１１、ビア配線１８Ｕ（共通配線１１－Ｇ４間の上半分）を形成した。この時、画素電極８はドレイン電極Ｄ３およびゲート電極Ｇ１に接続され、共通配線１１はゲート電極Ｇ４に接続された。
【0151】
さらに、片側全面にＭｏが付いた感圧媒体（ポリフッ化ビニリデン３フッ化エチレン共重合体、分極処理済）を、感圧媒体側が画素電極８に接合するように設置して、センサ部１０９（感圧媒体９）および共通電極１０とした。また、絶縁基板１であるポリイミド膜から、ガラス基板を剥離した。
【0152】
ここで、第１の薄膜トランジスタのゲート・ドレイン間容量（画素電極・ドレイン配線間容量を含む）Ｃｇｄ１＝１．５３ｐＦ、第３の薄膜トランジスタのゲート・ドレイン間容量（画素電極・ドレイン配線間容量を含む）Ｃｇｄ３＝０．６９ｐＦ、画素電極８・共通電極１０間容量Ｃｐ＝６３．１ｐＦであった。
【0153】
図２６の検出回路を用い、最初に、共通電極１０に＋１Ｖ、ドレイン配線１４に０Ｖの状態で、リセット配線１３にオン電圧＋１５Ｖを印加した。次に、リセット配線１３の電位をオフ電圧－１５Ｖに、ドレイン配線１４の電位を＋１５Ｖにした。
【0154】
走査配線１２のうち１本にオン電圧＋１５Ｖ、他にオフ電圧－１５Ｖを印加して、１画素のうち感圧側の信号を得た。アナログスイッチ２２を切り替えることで、非感圧側の信号を得た。さらにアナログスイッチ２２を切り替えることで、１行分の感圧側および非感圧側の信号を得た。走査配線１２のオン電圧位置を変えて同様の操作を行い、全画素の感圧側および非感圧側の信号を得た。感圧側信号から非感圧側信号を引いた値から、各画素の圧力がわかる。また、ＶｒｅｓｅｔオフかつＶｄｄ印加時の画素電極８の電位変化は０．０２７Ｖであり、感圧媒体９の最大電位変化量（圧力８００ｋＰａ時）が４Ｖなので、ＶｒｅｓｅｔオフかつＶｄｄ印加時の画素電極８の電位変化による誤差は最大電位変化量
の０．７％と充分に小さい。なお、検出回路のＶｂａｓｅ＝１．０［Ｖ］とした。
の０．７％と充分に小さい。なお、検出回路のＶｂａｓｅ＝１．０［Ｖ］とした。
【0155】
（比較例１）
図３０の信号検出回路を作製した。切替回路１００は８入力１出力のアナログマルチプレクサを８個用い、負荷抵抗１２２は１ＭΩの金属皮膜抵抗、電圧検出アンプ１２３はオペアンプによるボルテージフォロワ、ＡＤコンバータ１２４は０～＋５Ｖ入力で０～２５５レベル（８ｂｉｔ）出力とした。この回路には、負荷抵抗１２２と電圧検出アンプ１２３を６４個用いた。この回路は、６４本の信号配線１５を有するセンサアレイに対応する。
図３０の信号検出回路を作製した。切替回路１００は８入力１出力のアナログマルチプレクサを８個用い、負荷抵抗１２２は１ＭΩの金属皮膜抵抗、電圧検出アンプ１２３はオペアンプによるボルテージフォロワ、ＡＤコンバータ１２４は０～＋５Ｖ入力で０～２５５レベル（８ｂｉｔ）出力とした。この回路には、負荷抵抗１２２と電圧検出アンプ１２３を６４個用いた。この回路は、６４本の信号配線１５を有するセンサアレイに対応する。
【0156】
マイコンを用いて切替回路１００を制御し、同マイコンでＡＤコンバータ１２４も制御し、１行６４列の圧力センサアレイの信号を検出した。ＡＤコンバータ１２４の測定時間を（準備時間１０４μｓ＋実計測時間５２μｓ）＝１５６μｓとし、切替回路１００の出力の応答の時定数は５００μｓ程度であった。切替回路１００の出力の応答の時定数が、ＡＤコンバータ測定時間＝１５６μｓに比べて大きいので、信号が安定せず測定精度が悪かった。
【0157】
（比較例２）
実施例２の信号検出回路を用いて、図４の信号検出方法によって、８行６４列の圧力センサアレイの信号を検出した。ＡＤコンバータ２５の測定時間を（準備時間１０４μｓ＋実計測時間５２μｓ）＝１５６μｓとし、第２の切替回路１０２の出力の応答の時定数は３μｓ程度、第１の切替回路１０１の出力の応答の時定数は５００μｓ程度であった。第１の切替回路１０１の出力の応答の時定数が、ＡＤコンバータ測定時間＝１５６μｓに比べて大きいので、図４の信号検出方法によって、信号が安定せず測定精度が悪かった。
実施例２の信号検出回路を用いて、図４の信号検出方法によって、８行６４列の圧力センサアレイの信号を検出した。ＡＤコンバータ２５の測定時間を（準備時間１０４μｓ＋実計測時間５２μｓ）＝１５６μｓとし、第２の切替回路１０２の出力の応答の時定数は３μｓ程度、第１の切替回路１０１の出力の応答の時定数は５００μｓ程度であった。第１の切替回路１０１の出力の応答の時定数が、ＡＤコンバータ測定時間＝１５６μｓに比べて大きいので、図４の信号検出方法によって、信号が安定せず測定精度が悪かった。
【産業上の利用可能性】
【0158】
本開示は、各種センサアレイ用の信号検出回路や駆動検出回路として利用できる。また、電位差が変化するタイプのセンサ部を用いた各種センサアレイに利用できる。さらには、健康状態推定システムを含むセンサシステムに利用できる。
【符号の説明】
【0159】
１ … 絶縁基板
Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５ … ゲート電極
３ … ゲート絶縁膜
ＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４、ＳＣ５ … 半導体パターン
Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５ … ソース電極
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５ … ドレイン電極
５ … 制御回路
６ … 駆動回路
７ … 層間絶縁膜
８ … 画素電極
９ … 感圧媒体（電位差が変化するタイプ）
１０ … 共通電極
１１ … 共通配線
１２ … 走査配線
１３ … リセット配線
１４ … ドレイン配線
１５ … 信号配線
１６ … リファレンス信号配線
１７（Ｓ１－Ｄ２、Ｓ４－Ｄ５） … 接続配線
１８Ｌ、１８Ｕ … ビア配線
２０、２１ … 負荷抵抗
２２ … アナログスイッチ
２４ … 差動増幅回路
２５ … アナログ－デジタル変換回路（ＡＤコンバータ）
３１ … 薄膜トランジスタ
３２ … 走査配線
３３ … 信号配線
３６ … 電源配線
３８ … ＴＦＴ
３９ … 感圧媒体（抵抗が変化するタイプ）
４０ … 電流制限回路
４１ … 第１の薄膜トランジスタ
４２ … 第２の薄膜トランジスタ
４３ … ドレイン抵抗
４４ … 走査配線
４５ … 信号配線
４８ … 制御信号（デジタル配線）
４９ … カウンタ
５３、５４ …電圧検出アンプ
１００ … 切替回路
１０１ … 第１の切替回路
１０２ … 第２の切替回路
１０３ … 第３の切替回路
１０９ … センサ部
１１５ … 信号配線
１２２ … 負荷抵抗
１２３ … 電圧検出アンプ
１２４ … ＡＤコンバータ
１２５ … 制御回路
１２６ … 駆動回路
１２７ … 走査配線
１３０ … 感圧媒体（抵抗が変化するタイプ）
１４０ … 無機感圧媒体（電位差が変化するタイプ）
２００ … 介護センサ装置
２００Ａ … 圧力センサアレイ
２００Ｇ … 駆動回路
２００Ｓ … 信号検出回路
２００Ｃ … 制御・通信回路
２００ＷＧ … 駆動配線間接続部品
２００ＷＳ … 信号配線間接続部品
２０１ … ベッド
Ｔ１ … ＴＦＴ１
Ｔ２ … ＴＦＴ２
Ｔ３ … ＴＦＴ３
Ｔ４ … ＴＦＴ４
Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５ … ゲート電極
３ … ゲート絶縁膜
ＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４、ＳＣ５ … 半導体パターン
Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５ … ソース電極
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５ … ドレイン電極
５ … 制御回路
６ … 駆動回路
７ … 層間絶縁膜
８ … 画素電極
９ … 感圧媒体（電位差が変化するタイプ）
１０ … 共通電極
１１ … 共通配線
１２ … 走査配線
１３ … リセット配線
１４ … ドレイン配線
１５ … 信号配線
１６ … リファレンス信号配線
１７（Ｓ１－Ｄ２、Ｓ４－Ｄ５） … 接続配線
１８Ｌ、１８Ｕ … ビア配線
２０、２１ … 負荷抵抗
２２ … アナログスイッチ
２４ … 差動増幅回路
２５ … アナログ－デジタル変換回路（ＡＤコンバータ）
３１ … 薄膜トランジスタ
３２ … 走査配線
３３ … 信号配線
３６ … 電源配線
３８ … ＴＦＴ
３９ … 感圧媒体（抵抗が変化するタイプ）
４０ … 電流制限回路
４１ … 第１の薄膜トランジスタ
４２ … 第２の薄膜トランジスタ
４３ … ドレイン抵抗
４４ … 走査配線
４５ … 信号配線
４８ … 制御信号（デジタル配線）
４９ … カウンタ
５３、５４ …電圧検出アンプ
１００ … 切替回路
１０１ … 第１の切替回路
１０２ … 第２の切替回路
１０３ … 第３の切替回路
１０９ … センサ部
１１５ … 信号配線
１２２ … 負荷抵抗
１２３ … 電圧検出アンプ
１２４ … ＡＤコンバータ
１２５ … 制御回路
１２６ … 駆動回路
１２７ … 走査配線
１３０ … 感圧媒体（抵抗が変化するタイプ）
１４０ … 無機感圧媒体（電位差が変化するタイプ）
２００ … 介護センサ装置
２００Ａ … 圧力センサアレイ
２００Ｇ … 駆動回路
２００Ｓ … 信号検出回路
２００Ｃ … 制御・通信回路
２００ＷＧ … 駆動配線間接続部品
２００ＷＳ … 信号配線間接続部品
２０１ … ベッド
Ｔ１ … ＴＦＴ１
Ｔ２ … ＴＦＴ２
Ｔ３ … ＴＦＴ３
Ｔ４ … ＴＦＴ４
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】