知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2025-05-01
(45)【発行日】2025-05-13
(54)【発明の名称】パワー半導体装置およびパワー半導体装置の製造方法
(51)【国際特許分類】
H10D 12/00 20250101AFI20250502BHJP
H10D 8/50 20250101ALI20250502BHJP
H10D 30/66 20250101ALI20250502BHJP
H10D 8/01 20250101ALI20250502BHJP
H10D 62/10 20250101ALI20250502BHJP
H10D 64/20 20250101ALI20250502BHJP
H10D 30/01 20250101ALI20250502BHJP
H10D 84/80 20250101ALI20250502BHJP
【ＦＩ】
H10D12/00 101G
H10D12/00 103
H10D8/50 L
H10D12/00 101R
H10D30/66 103B
H10D8/01 B
H10D62/10 101F
H10D62/10 101G
H10D62/10 101V
H10D64/20 F
H10D30/01 301F
H10D30/01 301A
H10D30/66 201A
H10D30/66 101H
H10D84/80 203D
H10D12/00 101P
H10D30/66 102G
【請求項の数】
17
(21)【出願番号】P 2022026290
(22)【出願日】2022-02-24
(65)【公開番号】P2023122664
(43)【公開日】2023-09-05
【審査請求日】2024-02-21
(73)【特許権者】
【識別番号】000006013
【氏名又は名称】三菱電機株式会社
(74)【代理人】
【識別番号】100088672
【弁理士】
【氏名又は名称】吉竹 英俊
(74)【代理人】
【識別番号】100088845
【弁理士】
【氏名又は名称】有田 貴弘
(72)【発明者】
【氏名】中村 勝光
(72)【発明者】
【氏名】武田 直幸
(72)【発明者】
【氏名】鈴木 幹人
(72)【発明者】
【氏名】田中 香次
【審査官】杉山 芳弘
(56)【参考文献】
【文献】国際公開第２０２１／０７５３３０（ＷＯ，Ａ１）
【文献】特開２０１９－００９１４８（ＪＰ，Ａ）
【文献】特開昭５０－１１６２７４（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ１０Ｄ １２／００
Ｈ１０Ｄ ８／５０
Ｈ１０Ｄ ３０／６６
Ｈ１０Ｄ ８／０１
Ｈ１０Ｄ ６２／１０
Ｈ１０Ｄ ６４／２０
Ｈ１０Ｄ ３０／０１
Ｈ１０Ｄ ８４／８０
(57)【特許請求の範囲】
【請求項1】
互いに対向する第１主面および第２主面を有する半導体基板と、前記半導体基板の前記第１主面上に設けられた第１金属層と、
前記半導体基板の前記第２主面上に設けられた第２金属層と、を備え、
前記半導体基板は、
第１導電型のドリフト層と、
前記ドリフト層と前記第２主面との間に設けられた第１導電型のバッファ層と、
前記バッファ層と前記第２金属層との間に両者に接して設けられた拡散層と、を備え、
平面視において一部の領域がダイオードとして動作するダイオード領域であり、
前記拡散層は前記ダイオード領域の少なくとも一部において前記バッファ層および前記第２金属層に接して設けられた第１導電型のカソード層を備え、
前記第１導電型のカソード層は、
１つの不純物濃度ピーク点を有し前記第２金属層に接する第１カソード層と、
１つの不純物濃度ピーク点を有し前記第１カソード層と前記バッファ層との間に前記バッファ層に接して設けられる第２カソード層と、を備え、
前記第１カソード層における複合欠陥ＣｉＣｓならびに格子間Ｓｉ対からなる結晶欠陥の密度は、他の前記拡散層の前記結晶欠陥の密度より高く、
前記結晶欠陥は、フォトルミネッセンス法で検出され、複合欠陥ＣｉＣｓである第１格子欠陥と、格子間Ｓｉ対である第２格子欠陥とを含み、
前記第１格子欠陥のフォトンエネルギーは０．９６９ｅＶであり、
前記第２格子欠陥のフォトンエネルギーは１．０１８ｅＶである、
パワー半導体装置。
【請求項2】
前記第１カソード層のドーズ量は前記第２カソード層のドーズ量の０．３倍以上である、請求項１に記載のパワー半導体装置。
【請求項3】
トランジスタとして動作するトランジスタ領域が平面視において前記ダイオード領域と交互に配置され、前記拡散層は前記トランジスタ領域において前記バッファ層および前記第２金属層に接して設けられた第２導電型の拡散層を備える、
請求項１または請求項２に記載のパワー半導体装置。
【請求項4】
前記第２導電型の拡散層は、１つの不純物濃度ピーク点を有し前記第２金属層に接する第１拡散層と、
１つの不純物濃度ピーク点を有し前記第１拡散層と前記バッファ層との間に前記バッファ層に接して設けられる第２拡散層と、を備える、
請求項３に記載のパワー半導体装置。
【請求項5】
前記第２カソード層のドーズ量は前記第２拡散層のドーズ量の２倍以上である、請求項４に記載のパワー半導体装置。
【請求項6】
前記第２導電型の拡散層は１つの不純物濃度ピーク点を有する、請求項３に記載のパワー半導体装置。
【請求項7】
前記バッファ層は、１つの不純物濃度ピーク点を有し前記拡散層に接する第１バッファ層と、
１つの不純物濃度ピーク点を有し前記ドリフト層に接する第２バッファ層とを備え、
前記第２バッファ層中の結晶欠陥は、フォトルミネッセンス法で検出される第２格子欠陥および第３格子欠陥である、
請求項４または請求項５に記載のパワー半導体装置。
【請求項8】
前記第２格子欠陥のフォトンエネルギーは１．０１８ｅＶであり、前記第３格子欠陥のフォトンエネルギーは１．０３９ｅＶであり、
前記第２バッファ層において、前記第２格子欠陥のフォトルミネッセンス強度は前記第３格子欠陥のフォトルミネッセンス強度より高い、
請求項７に記載のパワー半導体装置。
【請求項9】
前記第２バッファ層のピーク不純物濃度は、前記第１バッファ層のピーク不純物濃度の０．０１倍以下である、請求項７または請求項８に記載のパワー半導体装置。
【請求項10】
前記ドリフト層と前記第１主面との間に設けられた第２導電型のアノード層を備える、請求項１または請求項２に記載のパワー半導体装置。
【請求項11】
前記ダイオード領域および前記トランジスタ領域において、前記ドリフト層と前記第１主面との間に設けられた第２導電型のベース層を備える、請求項３から請求項９のいずれか１項に記載のパワー半導体装置。
【請求項12】
前記第２導電型の拡散層は、前記ダイオード領域の一部においても、前記バッファ層および前記第２金属層に接して設けられる、請求項１１に記載のパワー半導体装置。
【請求項13】
前記ベース層は前記第１金属層に接する、請求項１１または請求項１２に記載のパワー半導体装置。
【請求項14】
互いに対向する第１主面および第２主面を有する半導体基板と、前記半導体基板の前記第１主面上に設けられた第１金属層と、
前記半導体基板の前記第２主面上に設けられた第２金属層と、を備え、
前記半導体基板は、
第１導電型のドリフト層と、
前記ドリフト層と前記第２主面との間に設けられた第１導電型のバッファ層と、
前記バッファ層と前記第２主面との間に設けられた第２導電型のコレクタ層とを備え、
前記バッファ層は、
前記コレクタ層に接する第１バッファ層と、
前記ドリフト層に接する第２バッファ層とを備え、
前記第２バッファ層中の結晶欠陥は、フォトルミネッセンス法で検出される第２格子欠陥および第３格子欠陥であり、
前記第２格子欠陥および前記第３格子欠陥は格子間Ｓｉ対である、
パワー半導体装置。
【請求項15】
第１導電型のドリフト層を有する半導体基板の第１主面に第１金属層および表面保護膜を形成し、前記表面保護膜の形成後、前記半導体基板の厚みを所望の厚みに制御し、
前記半導体基板の厚み制御後、前記半導体基板の前記第２主面に第１導電型のバッファ層を形成するための第１イオン注入と第１アニールを行い、
前記第１アニールの後、前記半導体基板の前記第２主面に第２導電型の第２拡散層を形成するための第２イオン注入を行い、
前記第２イオン注入の後、前記半導体基板の前記第２主面に第２導電型の第１拡散層を形成するための第３イオン注入を、前記第２イオン注入より小さい加速エネルギーで行い、
前記第３イオン注入の後、前記半導体基板の前記第２主面に第１導電型の第２カソード層を形成するための第４イオン注入を行い、
前記第４イオン注入の後、前記半導体基板の前記第２主面に第１導電型の第１カソード層を形成するための第５イオン注入を、前記第４イオン注入より小さい加速エネルギーで行い、
前記第５イオン注入の後、前記第２、第３、第４、第５イオン注入で注入されたイオンを活性化させる第２アニールを行うことにより、前記第２拡散層、前記第１拡散層、前記第２カソード層および前記第１カソード層を形成し、
前記第２アニールの後に前記半導体基板の前記第２主面に第２金属層を形成し、
前記第２金属層の形成後、窒素雰囲気にて３５０℃で第３アニールを行う、
請求項４に記載のパワー半導体装置の製造方法。
【請求項16】
第１導電型のドリフト層を有する半導体基板の第１主面に第１金属層および表面保護膜を形成し、前記表面保護膜の形成後、前記半導体基板の厚みを所望の厚みに制御し、
前記半導体基板の厚み制御後、前記半導体基板の前記第２主面に第１導電型の第１バッファ層を形成するための第１イオン注入と第１アニールを行い、
前記第１アニールの後、前記半導体基板の前記第２主面に第１導電型の第２バッファ層を形成するための第２イオン注入を行い、
前記第２イオン注入の後、前記半導体基板の前記第２主面に第２導電型の第２拡散層を形成するための第３イオン注入を行い、
前記第３イオン注入の後、前記半導体基板の前記第２主面に第２導電型の第１拡散層を形成するための第４イオン注入を、前記第３イオン注入より小さい加速エネルギーで行い、
前記第４イオン注入の後、前記半導体基板の前記第２主面に第１導電型の第２カソード層を形成するための第５イオン注入を行い、
前記第５イオン注入の後、前記半導体基板の前記第２主面に第１導電型の第１カソード層を形成するための第６イオン注入を、前記第５イオン注入より小さい加速エネルギーで行い、
前記第６イオン注入の後、前記第２、第３、第４、第５、第６イオン注入で注入されたイオンを活性化させる第２アニールを行うことにより、第２バッファ層、前記第２拡散層、前記第１拡散層、前記第２カソード層および前記第１カソード層を形成し、
窒素雰囲気において第４アニールを行い、
前記第４アニールの後に前記半導体基板の前記第２主面に第２金属層を形成し、
前記第２金属層の形成後、窒素雰囲気にて３５０℃で第３アニールを行う、
請求項７から請求項９のいずれか１項に記載のパワー半導体装置の製造方法。
【請求項17】
前記第３アニールの温度は３５０℃以上３７０℃以下である、請求項１６に記載のパワー半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、パワー半導体装置に関する。
【背景技術】
【0002】
特許文献１には、２層のｎバッファ層を有するパワーダイオードが開示されている。２層のｎバッファ層のうち、カソード側の高濃度ｎ＋層と接するｎバッファ層の中に低キャリアライフタイム制御層が設けられている。これにより、パワーダイオードのリカバリー動作、すなわち逆回復スイッチング動作時にテール電流を抑制され、結果としてリカバリーロスが低減する。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１７－２０１６４４号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１のパワーダイオードは、キャリアライフタイムが異なる２層のｎバッファ層を基本構成とする。そのため、特許文献１のパワーダイオードは、キャリアライフタイム制御手法を用いなくても、パワー半導体装置の性能指標であるオン電圧とスイッチングロスとのトレードオフ特性を高速側へシフトすることが可能である。ここで、キャリアライフタイム制御手法とは、例えば、電子線、プロトンまたはヘリウムなどの荷電粒子系、もしくは白金などの重金属系を用いた制御である。
【0005】
しかし、ｎバッファ層の作用である主接合へ逆バイアス印加された際の電圧保持能力が悪化し、電圧保持時のリーク電流低減によるオフロス低減というパワー半導体の基本性能である電圧遮断能力が悪化するという問題があった。
【0006】
また、電圧保持時のリーク電流が増加することにより、パワー半導体装置におけるトレンドである高温動作の実現が難しいという問題があった。
【0007】
本開示は、上記の問題点を解決するためになされたものであり、パワー半導体装置において、キャリアライフタイム制御手法によらずオン電圧とスイッチングロスとのトレードオフ特性を高速側へシフトすると共に、低オフロスおよび高温動作を実現することを目的とする。
【課題を解決するための手段】
【0008】
本開示のパワー半導体装置は、互いに対向する第１主面および第２主面を有する半導体基板と、半導体基板の第１主面上に設けられた第１金属層と、半導体基板の第２主面上に設けられた第２金属層と、を備える。半導体基板は、第１導電型のドリフト層と、ドリフト層と第２主面との間に設けられた第１導電型のバッファ層と、バッファ層と第２金属層との間に両者に接して設けられた拡散層と、を備えるパワー半導体装置であって、平面視において一部の領域がダイオードとして動作するダイオード領域であり、拡散層はダイオード領域の少なくとも一部においてバッファ層および第２金属層に接して設けられた第１導電型のカソード層を備え、第１導電型のカソード層は、１つの不純物濃度ピーク点を有し第２金属層に接する第１カソード層と、１つの不純物濃度ピーク点を有し第１カソード層とバッファ層との間にバッファ層に接して設けられる第２カソード層と、を備え、第１カソード層における複合欠陥ＣｉＣｓならびに格子間Ｓｉ対からなる結晶欠陥密度は、他の拡散層の結晶欠陥密度より高く、結晶欠陥は、フォトルミネッセンス法で検出され、複合欠陥ＣｉＣｓである第１格子欠陥と、格子間Ｓｉ対である第２格子欠陥とを含み、第１格子欠陥のフォトンエネルギーは０．９６９ｅＶであり、第２格子欠陥のフォトンエネルギーは１．０１８ｅＶである。
【発明の効果】
【0009】
本開示のパワー半導体装置において、第１カソード層の結晶欠陥密度は他の拡散層の結晶欠陥密度より高い。従って、キャリアライフタイム制御手法によらずオン電圧とスイッチングロスとのトレードオフ特性を高速側へシフトすると共に、低オフロスおよび高温動作を実現することが可能である。
【図面の簡単な説明】
【0010】
【図1】パワー半導体装置の平面図である。
【図5】従来および実施の形態１に係るＲＦＣダイオードのカソード構造におけるＰＬスペクトルを示す図である。
【図6】従来および実施の形態１に係るＲＦＣダイオードについてオン電圧とスイッチングロスとのトレードオフ特性を示す図である。
【図7】実施の形態１に係るＲＦＣダイオードの出力特性を、第２ｎ＋カソード層と第２ｐカソード層とのドーズ量の関係をパラメータとして示す図である。
【図8】従来および実施の形態１に係るＲＦＣダイオードの出力特性を示す図である。
【図9】従来および実施の形態１に係るＲＦＣダイオードについてオン電圧のオペレーション温度依存性を示す図である。
【図10】従来および実施の形態１に係るＲＦＣダイオードについて、主接合に逆バイアスを印加したときのリーク特性を示す図である。
【図11】従来および実施の形態１に係るＲＦＣダイオードについて小電流モードにおけるリカバリー動作時の波形を示す図である。
【図12】従来および実施の形態１に係るＲＦＣダイオードについてリカバリー動作時のスナップオフ電圧と電源電圧との関係を示す図である。
【図13】従来および実施の形態１に係るＲＦＣダイオードについて連続通電試験時のオン電圧の変化を示す図である。
【図16】実施の形態１，２のＲＦＣダイオードについて小電流モードにおけるリカバリー動作時のスナップオフ電圧と電源電圧との関係を示す図である。
【図19】実施の形態３に係るＲＦＣダイオードの第１ｎバッファ層および第２ｎバッファ層におけるＰＬスペクトルを示す図である。
【図20】第２ｎバッファ層中のトラップＢ，ＣにおけるＰＬ強度とアニール温度との関係を示す図である。
【図21】従来および実施の形態３に係るＲＦＣダイオードについてオン電圧とスイッチングロスとのトレードオフ特性を示す図である。
【図22】実施の形態１に係るＲＦＣダイオードの製造方法を示す断面図である。
【図23】実施の形態１に係るＲＦＣダイオードの製造方法を示す断面図である。
【図24】実施の形態１に係るＲＦＣダイオードの製造方法を示す断面図である。
【図25】実施の形態１に係るＲＦＣダイオードの製造方法を示す断面図である。
【図26】実施の形態１に係るＲＦＣダイオードの製造方法を示す断面図である。
【図27】実施の形態１に係るＲＦＣダイオードの製造方法を示す断面図である。
【図28】実施の形態１に係るＲＦＣダイオードの製造方法を示す断面図である。
【図29】実施の形態１に係るＲＦＣダイオードの製造方法を示す断面図である。
【図30】実施の形態１に係るＲＦＣダイオードの製造方法を示す断面図である。
【図31】実施の形態１に係るＲＦＣダイオードの製造方法について表面保護膜の形成処理以降の工程を示すフローチャートである。
【図32】実施の形態３に係るＲＦＣダイオードの製造方法について表面保護膜の形成処理以降の工程を示すフローチャートである。
【図36】従来のｐｉｎダイオードと実施の形態６およびその変形例にかかるｐｉｎダイオードについて、オン電圧とスイッチングロスのトレードオフ特性を示す図である。
【図37】実施の形態６のｐｉｎダイオードの製造方法のうち表面保護膜の形成工程以降のプロセスを示したフローチャートである。
【発明を実施するための形態】
【0011】
以下、添付の図面を参照しながら実施の形態について説明する。なお、図面は模式的に示されたものであり、異なる図面にそれぞれ示されている画像のサイズおよび位置の相互関係は、必ずしも正確に記載されたものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称および機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
【0012】
また、以下の説明では、「上」、「下」、「側」、「底」、「表」または「裏」などの特定の位置および方向を意味する用語が用いられる場合があるが、これらの用語は、実施の形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向を限定するものではない。
【0013】
また、以下の説明では半導体の導電型について、第１導電型をｎ型、第２導電型をｐ型とするが、その逆であってもよい。
【0014】
また、半導体の導電型について、ｎ－はｎよりｎ型不純物濃度が小さく、ｎ＋はｎよりｎ型不純物濃度が大きいことを表す。同様に、ｐ－はｐよりｐ型不純物濃度が小さく、ｐ＋はｐよりｐ型不純物濃度が大きいことを表す。
【0015】
＜Ａ．実施の形態１＞
＜Ａ－１．構成＞
図１は縦型のパワー半導体装置の平面構造を模式的に示したものである。同図に示されるように、中央部に複数の活性セル領域Ｒ１が形成され、２つの活性セル領域Ｒ１の間に表面ゲート配線部Ｒ１２が設けられ、さらに、一部の領域にゲートパッド部Ｒ１１が設けられる。
＜Ａ－１．構成＞
図１は縦型のパワー半導体装置の平面構造を模式的に示したものである。同図に示されるように、中央部に複数の活性セル領域Ｒ１が形成され、２つの活性セル領域Ｒ１の間に表面ゲート配線部Ｒ１２が設けられ、さらに、一部の領域にゲートパッド部Ｒ１１が設けられる。
【0016】
活性セル領域Ｒ１、ゲートパッド部Ｒ１１および表面ゲート配線部Ｒ１２の周辺を囲って中間領域Ｒ２が形成され、中間領域Ｒ２の周辺をさらに囲んで終端領域Ｒ３が設けられる。
【0017】
上述した活性セル領域Ｒ１は、パワー半導体装置の基本性能を保障する素子形成領域である。そして、中間領域Ｒ２および終端領域Ｒ３からなる周辺領域は、信頼性面を含めた耐圧保持用に設けられる。そのうち、中間領域Ｒ２は、活性セル領域Ｒ１と終端領域Ｒ３とがジョイントする領域でパワー半導体のダイナミック動作時の破壊耐量を保障し活性セル領域Ｒ１における半導体素子の本来の性能をサポートする領域である。また、終端領域Ｒ３は、静的（static）な状態での耐圧保持、耐圧特性の安定性および信頼性面の保障、ならびにダイナミック動作時の破壊耐量の不良を抑制し、活性セル領域Ｒ１の本来の性能をサポートする。
【0018】
但し、パワー半導体装置がダイオードである場合、表面ゲート配線部Ｒ１２およびゲートパッド部Ｒ１１はなくても良い。
【0019】
図２および図３は、パワー半導体装置の一例であるＲＦＣ（Relaxed Field of Cathode）ダイオードの、図１のＡ１－Ａ１´線に沿った断面構成を示している。図２は従来のＲＦＣダイオード１０００の断面図であり、図３は実施の形態１に係るＲＦＣダイオード１００１の断面図である。図において、従来のＲＦＣダイオード１０００をCon. RFC diodeと表記し、実施の形態１に係るＲＦＣダイオード１００１をNew RFC diode 1と表記することがある。
【0020】
まず、従来のＲＦＣダイオード１０００について説明する。ＲＦＣダイオード１０００は、半導体基板２０、第１金属層５および第２金属層１１を備えて構成される。半導体基板２０は、図２および図３における上側の主面である第１主面２１と、第１主面２１に対向する第２主面２２とを備える。第１金属層５は半導体基板２０の第１主面２１上に設けられ、第２金属層１１は半導体基板２０の第２主面２２上に設けられる。
【0021】
半導体基板２０は、ｐアノード層６、ｎ－ドリフト層７、ｎバッファ層８、ｎ＋カソード層９およびｐカソード層１０を備えて構成される。ｐアノード層６はｎ－ドリフト層７と第１主面２１との間に設けられる。ｐアノード層６の表面は半導体基板２０の第１主面２１を構成する。ｎ－ドリフト層７と第２主面２２との間にはｎバッファ層８が設けられる。ｎバッファ層８と第２主面２２との間にはｎ＋カソード層９およびｐカソード層１０が設けられる。ｎ＋カソード層９およびｐカソード層１０の表面は半導体基板２０の第２主面２２を構成し、第２金属層１１と接する。
【0022】
ｎ＋カソード層９を含む縦方向の領域、すなわちｎ＋カソード層９とその上方のｎバッファ層８、ｎ－ドリフト層７およびｐアノード層６とにより、ｐｉｎダイオード領域３１が構成される。また、ｐカソード層１０を含む縦方向の領域、すなわちｐカソード層１０とその上方のｎバッファ層８、ｎ－ドリフト層７およびｐアノード層６とにより、ｐｎｐトランジスタ領域３２が形成される。このように、ＲＦＣダイオード１０００は平面視においてｐｉｎダイオード領域３１とｐｎｐトランジスタ領域３２とが交互に配置された構成である。
【0023】
ｎ－ドリフト層７は、不純物濃度Ｃｎ－が１．０×１０１２ａｔｏｍｓ／ｃｍ３以上１．０×１０１５ａｔｏｍｓ／ｃｍ３以下のＳｉウエハを用いて形成される。すなわち、半導体基板２０はＳｉ基板である。半導体基板２０の厚みであるデバイス厚みｔｄｅｖｉｃｅは４０μｍ以上７００μｍ以下である。
【0024】
ｐアノード層６は、第１金属層５と接触する表面、すなわち第１主面２１における不純物濃度が１．０×１０１６ａｔｏｍｓ／ｃｍ３以上であり、ピーク不純物濃度が２．０×１０１６ａｔｏｍｓ／ｃｍ３以上１．０×１０１８ａｔｏｍｓ／ｃｍ３以下であり、深さが２．０μｍ以上１０．０μｍ以下である。
【0025】
ｎバッファ層８は、ピーク不純物濃度Ｃｎｂ，ｐが１．０×１０１５ａｔｏｍｓ／ｃｍ３以上５．０×１０１６ａｔｏｍｓ／ｃｍ３以下であり、深さＸｊ，ｎｂが１．２μｍ以上５０μｍ以下である。
【0026】
次に、実施の形態１に係るＲＦＣダイオード１００１について説明する。ＲＦＣダイオード１００１は、ｎ＋カソード層９に代えてｎ＋カソード層９０を備え、ｐカソード層１０に代えてｐカソード層１００を備える点で、従来のＲＦＣダイオード１０００と異なる。ＲＦＣダイオード１００１において、ｎ＋カソード層９０は第１ｎ＋カソード層９１および第２ｎ＋カソード層９２からなる２層構造であり、ｐカソード層１００は第１ｐカソード層１０１および第２ｐカソード層１０２からなる２層構造である。なお、第１ｐカソード層１０１を第１拡散層とも称し、第２ｐカソード層１０２を第２拡散層とも称する。
【0027】
以下、第１ｎ＋カソード層９１を第１カソード層と称し、その導電型を図においてｎ＋１と表記することがある。また、第２ｎ＋カソード層９２を第２カソード層と称し、その導電型を図においてｎ＋２と表記することがある。また、第１ｐカソード層１０１の導電型をｐ１と表記することがある。また、第２ｐカソード層１０２の導電型をｐ２と表記することがある。
【0028】
第１ｎ＋カソード層９１および第１ｐカソード層１０１は第２金属層１１と接触する。第２ｎ＋カソード層９２および第２ｐカソード層１０２はｎバッファ層８と接触する。第１ｎ＋カソード層９１および第１ｐカソード層１０１の図３における下面が半導体基板２０の第２主面２２を構成する。
【0029】
第１ｎ＋カソード層９１は、第２金属層１１と接触する表面、すなわち第２主面２２における不純物濃度が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０２０ａｔｏｍｓ／ｃｍ３以下であり、深さが０．１μｍ以上０．２μｍ以下である。
【0030】
第２ｎ＋カソード層９２は、ピーク不純物濃度が１．０×１０１７ａｔｏｍｓ／ｃｍ３以上１．０×１０１９ａｔｏｍｓ／ｃｍ３以下であり、深さが０．３μｍ以上０．５μｍ以下である。
【0031】
第１ｐカソード層１０１は、第２金属層１１と接触する表面、すなわち第２主面２２における不純物濃度が１．０×１０１７ａｔｏｍｓ／ｃｍ３以上１．０×１０１９ａｔｏｍｓ／ｃｍ３以下であり、深さが０．１μｍ以上０．２μｍ以下である。
【0032】
第２ｐカソード層１０２は、ピーク不純物濃度が１．０×１０１６ａｔｏｍｓ／ｃｍ３以上１．０×１０１８ａｔｏｍｓ／ｃｍ３以下であり、深さが０．３μｍ以上０．５μｍ以下である。
【0033】
本実施の形態では、ｎ＋カソード層９０が第１ｎ＋カソード層９１と第２ｎ＋カソード層９２の２層で構成され、ｐカソード層１００が第１ｐカソード層１０１と第２ｐカソード層１０２の２層で構成される。各層の目的は以下のとおりである。
【0034】
第１ｎ＋カソード層９１および第１ｐカソード層１０１は、第２金属層１１とのコンタクト性向上のための拡散層である。第１ｎ＋カソード層９１の結晶欠陥密度は、第２ｎ＋カソード層９２、第１ｐカソード層１０１，１０２、およびｎバッファ層８の結晶欠陥密度よりも高い。第２ｎ＋カソード層９２および第２ｐカソード層１０２は、ＲＦＣダイオード１００１の性能を制御し、かつ正常なオン動作を保証するための拡散層である。
【0035】
拡散層の不純物プロファイルと深さは、拡散層形成時のアニーリング技術の特徴から、イオン注入時の飛程（ＲＰ）により決定され得る。ここで、飛程は、第２主面２２から各拡散層のピーク濃度の位置までの深さとして定義される。従って、第１ｎ＋カソード層９１、第２ｎ＋カソード層９２、第１ｐカソード層１０１および第２ｐカソード層１０２を形成する際のイオン注入時の飛程は、各層が互いに干渉しないように以下の式（１）で定められる。
【0036】
Ｒｎ＋２／Ｒｎ＋１＝５．０、ＲＰ２／ＲＰ１＝５．０…（１）
ここで、Ｒｎ＋１，Ｒｎ＋２，Ｒｐ１，Ｒｐ２は、それぞれ第１ｎ＋カソード層９１、第２ｎ＋カソード層９２、第１ｐカソード層１０１および第２ｐカソード層１０２の飛程（ｍ）を表している。
ここで、Ｒｎ＋１，Ｒｎ＋２，Ｒｐ１，Ｒｐ２は、それぞれ第１ｎ＋カソード層９１、第２ｎ＋カソード層９２、第１ｐカソード層１０１および第２ｐカソード層１０２の飛程（ｍ）を表している。
【0037】
図４は、図３のＢ－Ｂ´線およびＣ－Ｃ´線に沿ったＲＦＣダイオード１００１の拡散層における不純物濃度を示している。図４の横軸は半導体基板２０の第２主面２２からの深さ（μｍ）を示し、縦軸は不純物濃度（ａｔｏｍｓ／ｃｍ３）を示している。図４において実線はＢ－Ｂ´線における不純物濃度を示し、破線はＣ－Ｃ´線における不純物濃度を示している。
【0038】
＜Ａ－２．性能＞
以下、実施の形態１に係るＲＦＣダイオード１００１の性能を示す。図５は、従来のＲＦＣダイオード１０００におけるｎ＋カソード層９およびｐカソード層１０と、実施の形態１に係るＲＦＣダイオード１００１における第１ｎ＋カソード層９１、第２ｎ＋カソード層９２、第１ｐカソード層１０１および第２ｐカソード層１０２とを、Ｐｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ（ＰＬ）法で解析した際のＰＬスペクトルを示している。ＰＬ法とは、半導体へ光を照射し、欠陥準位を経由して電子とホールが再結合する際に放出される光を観測する解析手法である。図５の横軸はフォトンエネルギー（ｅＶ）を示し、図５の縦軸はバンド端の強度にて規格化されたＰＬ強度を示している。
以下、実施の形態１に係るＲＦＣダイオード１００１の性能を示す。図５は、従来のＲＦＣダイオード１０００におけるｎ＋カソード層９およびｐカソード層１０と、実施の形態１に係るＲＦＣダイオード１００１における第１ｎ＋カソード層９１、第２ｎ＋カソード層９２、第１ｐカソード層１０１および第２ｐカソード層１０２とを、Ｐｈｏｔｏｌｕｍｉｎｅｓｃｅｎｃｅ（ＰＬ）法で解析した際のＰＬスペクトルを示している。ＰＬ法とは、半導体へ光を照射し、欠陥準位を経由して電子とホールが再結合する際に放出される光を観測する解析手法である。図５の横軸はフォトンエネルギー（ｅＶ）を示し、図５の縦軸はバンド端の強度にて規格化されたＰＬ強度を示している。
【0039】
ＰＬ法の解析条件は以下の通りである。波長６３３ｎｍのＨｅ－Ｎｅレーザーを用いる。温度は３０Ｋとする。サンプル表面に照射されるレーザー光の出力は４．５ｍＷとする。レーザー光の直径は１．３μｍである。サンプル表面におけるレーザー光の強度は０．３３９ＭＷ／ｃｍ２である。
【0040】
図５から、第１ｎ＋カソード層９１中のＰＬ強度に２つのピークが存在することが分かる。１つ目のピークはフォトンエネルギー０．９６９ｅＶのトラップＡによるものであり、２つ目のピークはフォトンエネルギー：１．０１８ｅＶのトラップＢによるものである。トラップＡおよびトラップＢは、それぞれＣｉＣｓ（Ｇ－ｃｅｎｔｅｒ）およびＷ－ｃｅｎｔｅｒに由来するエネルギー準位である。トラップＡを第１格子欠陥、トラップＢを第２格子欠陥とも称する。
【0041】
このように、第１ｎ＋カソード層９１には２つのトラップが存在する。第２ｎ＋カソード層９２は、後述する実施の形態４で説明されるプロセスによって形成される。第１ｎ＋カソード層９１における結晶欠陥であるトラップＡ，Ｂは、下記のステップにより酸素、炭素または水素などのＳｉ中の不純物と反応して形成される。
【0042】
ステップＡ：半導体基板２０の第２主面２２にイオン注入が行われることにより、空孔（Ｖ）および格子間Ｓｉ対（Ｉｓｉ）などの格子欠陥が形成される。
【0043】
ステップＢ：ステップＡで形成された格子欠陥が拡散して自己凝集が起き、Ｖ２と格子間Ｓｉ対（Ｉｓｉ：Ｗ－ｃｅｎｔｅｒ）が形成される。
【0044】
ステップＣ：ステップＢと同時に格子位置に存在する炭素原子（Ｃｓ）と格子間Ｓｉ対（Ｉｓｉ）の置換反応が起き、格子間炭素が形成される（Ｃｉ）。
【0045】
ステップＤ：格子間炭素（Ｃｉ）と格子欠陥（空孔（Ｖ））とが拡散し、格子位置置換炭素（Ｃｓ）および格子間Ｓｉ対（Ｉｓｉ）とＳｉ中の不純物（酸素、炭素、水素）との反応が室温にて起き、不純物欠陥（複合欠陥：ＣｉＣｓ）が生成される。
【0046】
ステップＥ：アニーリング処理によって結晶性が回復するが、一部の格子間Ｓｉ対（Ｉｓｉ：Ｗ－ｃｅｎｔｅｒ）および不純物欠陥（複合欠陥：ＣｉＣｓ）が残留する。
【0047】
ここで、添え字のｉは格子間（ｉｎｔｅｒｓｔｉｔｉａｌ）を表し、添え字のｓは格子位置置換（ｓｕｂｓｔｉｔｕｔｉｏｎａｌ）を表している。
【0048】
上記のとおり、第１ｎ＋カソード層９１中には結晶欠陥が存在する。この結晶欠陥により、ＲＦＣダイオード１００１のダイオード性能が向上し、かつ熱的な安定性能が得られることを、以下に１２００Ｖクラスのダイオード性能によって示す。
【0049】
図６は、従来のＲＦＣダイオード１０００と実施の形態１に係るＲＦＣダイオード１００１のそれぞれについて、オン電圧ＶＦとスイッチングロスＥＲＥＣとのトレードオフ特性を示している。ＲＦＣダイオード１００１のトレードオフ特性では、第１ｎ＋カソード層９１のドーズ量と第２ｎ＋カソード層９２のドーズ量との関係がパラメータとして示されている。ＲＦＣダイオード１０００のトレードオフ特性は、荷電粒子である電子線によるライフタイム制御により制御した結果である。図中のCon. RFC diode 1は、電子線照射によるライフタイム制御無しのＲＦＣダイオード１０００である。Con. RFC diode 2とCon. RFC diode 3はいずれも電子線照射によるライフタイム制御を行ったＲＦＣダイオード１０００であるが、Con. RFC diode 3の方がCon. RFC diode 2より電子線照射時の照射量が多い。
【0050】
ＲＦＣダイオード１００１では、第１ｎ＋カソード層９１と第２ｎ＋カソード層９２のドーズ量の関係が下記の式（２）を満足するように、各層が実施の形態４で説明するプロセスによって形成されることで、第１ｎ＋カソード層９１と第２金属層１１とのコンタクト性が向上し、ＲＦＣダイオード１００１がオン状態になる際に第１ｎ＋カソード層９１，９２から安定した電子注入が実現する。
【0051】
Ｄｎ＋１≧０．３×Ｄｎ＋２ ・・・（２）
ここで、Ｄｎ＋１は第１ｎ＋カソード層９１の単位面積あたりのアトム数（ａｔｏｍｓ／ｃｍ２）を表し、Ｄｎ＋２は第２ｎ＋カソード層９２の単位面積あたりのアトム数（ａｔｏｍｓ／ｃｍ２）を表している。単位面積あたりのアトム数（ａｔｏｍｓ／ｃｍ２）は、単位体積あたりのアトム数（ａｔｏｍｓ／ｃｍ３）を拡散層の領域において深さ方向に積分した値である。単位体積あたりのアトム数（ａｔｏｍｓ／ｃｍ３）は、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ（ＳＩＭＳ））による分析値である。
ここで、Ｄｎ＋１は第１ｎ＋カソード層９１の単位面積あたりのアトム数（ａｔｏｍｓ／ｃｍ２）を表し、Ｄｎ＋２は第２ｎ＋カソード層９２の単位面積あたりのアトム数（ａｔｏｍｓ／ｃｍ２）を表している。単位面積あたりのアトム数（ａｔｏｍｓ／ｃｍ２）は、単位体積あたりのアトム数（ａｔｏｍｓ／ｃｍ３）を拡散層の領域において深さ方向に積分した値である。単位体積あたりのアトム数（ａｔｏｍｓ／ｃｍ３）は、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ（ＳＩＭＳ））による分析値である。
【0052】
また、ＲＦＣダイオード１００１が正常なオン動作を行うために、第１ｎ＋カソード層９１と第２ｐカソード層１０２とはドーズ量について以下の式（３）を満足する必要がある。図６に示されるＲＦＣダイオード１００１のトレードオフ特性は、式（３）を満足したカソード構造における結果である。以上により、ＲＦＣダイオード１００１によれば、従来のＲＦＣダイオード１０００が電子線によるライフタイム制御により実現していたトレードオフ特性のカーブの高速側をライフタイム制御によらず実現可能である。
【0053】
図７は、ＲＦＣダイオード１００１の２９８Ｋでの出力特性を示す。ＲＦＣダイオード１００１では、図３に示される特徴的なカソード構造と実施の形態４に示すプロセスフローの関係から、第１ｐカソード層１０１および第２ｐカソード層１０２をｎ層に反転して第１ｎ＋カソード層９１および第２ｎ＋カソード層９２を形成する必要がある。そのため、ＲＦＣダイオード１００１が正常にオン動作をするためには、第１ｎ＋カソード層９１と第２ｐカソード層１０２とがドーズ量について以下の式（３）を満足する必要がある。これにより、図７に示されるように、ｓｎａｐ－ｂａｃｋ特性を発生せずに正常なオン動作が保障される。
【0054】
Ｄｎ＋２≧２．０×Ｄｐ２ ・・・（３）
ここで、Ｄｎ＋２は第２ｎ＋カソード層９２の単位面積あたりのアトム数（ａｔｏｍｓ／ｃｍ２）を表し、Ｄｐ２は第２ｐカソード層１０２の単位面積あたりのアトム数（ａｔｏｍｓ／ｃｍ２）を表している。
ここで、Ｄｎ＋２は第２ｎ＋カソード層９２の単位面積あたりのアトム数（ａｔｏｍｓ／ｃｍ２）を表し、Ｄｐ２は第２ｐカソード層１０２の単位面積あたりのアトム数（ａｔｏｍｓ／ｃｍ２）を表している。
【0055】
次に、式（２）および式（３）を満足するＲＦＣダイオード１００１のダイオード性能を示す。
【0056】
図８は、従来のＲＦＣダイオード１０００および実施の形態１に係るＲＦＣダイオード１００１の出力特性を示している。図８および以下の図において、電子線によるライフタイム制御なしのＲＦＣダイオード１０００はCon. RFC diode 1と表記され、電子線によるライフタイム制御ありのＲＦＣダイオード１０００はCon. RFC diode 2またはCon. RFC diode 3と表記されている。
【0057】
図８から、ＲＦＣダイオード１００１は従来のＲＦＣダイオード１０００に比べて、２９８Ｋでの出力特性と４２３Ｋでの出力特性がクロスするｃｒｏｓｓ－ｐｏｉｎｔの電流密度が低いことが分かる。
【0058】
図９は、従来のＲＦＣダイオード１０００と実施の形態１に係るＲＦＣダイオード１００１とについて、オン電圧ＶＦのオペレーション温度依存性を示している。ＲＦＣダイオード１００１は、従来のＲＦＣダイオード１０００に比べてオン電圧ＶＦのオペレーション温度依存性が正である。電子線によるライフタイム制御無しの従来のＲＦＣダイオード１０００は、図９においてCon. RFC diode 1と表記されている。電子線によるライフタイム制御無しの従来のＲＦＣダイオード１０００において、オン電圧ＶＦのオペレーション温度依存性は負である。Con. RFC diode 3に示されるように、従来のＲＦＣダイオード１０００に電子線によるライフタイム制御を行うと、オン電圧ＶＦのオペレーション温度依存性は変化するが、電子線により生成される不純物欠陥の温度依存性に律速した挙動を示す。ここで、電子線により生成される主要な不純物欠陥とは、複合欠陥ＣｉＯｉまたはフォトンエネルギー０．７８９ｅＶのＣ－ｃｅｎｔｅｒである。
【0059】
ＲＦＣダイオードなどのパワー半導体装置は、最終的にパワーモジュールに搭載されてインバータシステムに組み込まれるため、並列動作が保証される必要がある。多数のチップが並列動作を行う上で、オン動作する際のチップ間の温度差を最小化するためには、ｃｒｏｓｓ－ｐｏｉｎｔの電流密度が低く、かつオン電圧ＶＦのオペレーション温度依存性が正であることが望まれる。多数のチップの並列動作時にオン電圧ＶＦのオペレーション温度依存性が負であると、特定のチップでの電流集中による破壊する現象を誘発しやすくなる。しかし、ＲＦＣダイオード１００１のようにオン電圧ＶＦのオペレーション温度依存性が正であると、特定のチップでの電流集中による破壊が抑制され、正常な並列動作が保証可能になる。つまり、図８および図９に示されるＲＦＣダイオード１００１の特性はパワーモジュールの正常な動作面から有効である。
【0060】
図１０は、従来のＲＦＣダイオード１０００および実施の形態１に係るＲＦＣダイオード１００１の主接合に逆バイアスを印加したときのリーク特性を示している。図１０において横軸は逆電圧ＶＲ（Ｖ）を示し、縦軸はリーク電流密度ＪＲ（Ａ／ｃｍ２）を示している。
【0061】
従来のＲＦＣダイオード１０００では、図６のトレードオフカーブ上の高速側へ性能を制御するために、電子線によるライフタイム制御が行われる。その際、電子線により不純物欠陥（複合欠陥）がデバイス内部に形成されるため、この欠陥に起因するリーク電流が増加する。その結果、デバイスが電圧を保持する際のロス（オフロス：ＪＲ×ＶＲ）が増加し、パワーモジュールの熱設計面に問題が生じたり、高温動作に問題が生じたりする。
【0062】
一方、実施の形態１に係るＲＦＣダイオード１００１は、トレードオフカーブ上の高速側へ性能を制御するために結晶欠陥密度の高い第１ｎ＋カソード層９１を有するものの、主接合に逆バイアスを印加した際に電圧保持のために主接合から空乏層が伸びるｎ－ドリフト層７内とｎバッファ層８内に、電子線に起因する不純物欠陥（複合欠陥）が存在しない。従って、図１０に示されるように、ＲＦＣダイオード１００１のリーク電流は、電子線によるライフタイム制御が行われない従来のＲＦＣダイオード１０００のリーク電流と同等となる。すなわち、実施の形態１に係るＲＦＣダイオード１００１は、高速動作を実現しながらも従来のＲＦＣダイオード１０００に比べてリーク電流が小さく、高温動作および熱的安定性の点で有効である。
【0063】
図１１は、従来のＲＦＣダイオード１０００および実施の形態１に係るＲＦＣダイオード１００１の小電流モードにおけるリカバリー動作時の波形を示している。
【0064】
図１２は、従来および実施の形態１に係るＲＦＣダイオード１０００，１００１についてスナップオフ電圧Ｖｓｎａｐ－ｏｆｆと電源電圧ＶＣＣとの関係を示す図である。スナップオフ電圧Ｖｓｎａｐ－ｏｆｆとはリカバリー動作時のアノード－カソード電圧ＶＡＫの最大値である。ダイオードのリカバリー動作は、スナップオフ電圧Ｖｓｎａｐ－ｏｆｆが小さくかつスナップオフ電圧Ｖｓｎａｐ－ｏｆｆの電源電圧ＶＣＣ依存性が鈍感である方が、ダイオードの破壊耐量の面から優れている。さらに、スナップオフ電圧Ｖｓｎａｐ－ｏｆｆは定格の耐圧以下にすることで、定格の耐圧以下にスナップオフ電圧Ｖｓｎａｐ－ｏｆｆを制御でき、リカバリー動作時に瞬時に定格耐圧以上に電圧が上昇することに起因するダイオード破壊を抑制できる。本実施の形態ではＲＦＣダイオード１００１の定格は１２００Ｖである。
【0065】
この性能は、電子線によるライフタイム制御が無いサンプルにおいて顕著に表れるため、図１１および図１２で比較した従来のＲＦＣダイオード１０００は、電子線によるライフタイム制御が無いものである。これらの図から、ＲＦＣダイオード１００１は従来のＲＦＣダイオード１０００に比べて破壊耐量面で優れていることが分かる。
【0066】
図１３は、従来のＲＦＣダイオード１０００および実施の形態１に係るＲＦＣダイオード１００１について連続通電試験時のオン電圧ＶＦの変化を示している。電子線によるライフタイム制御が行われた従来のＲＦＣダイオード１０００（Con. RFC diode 3）では、電子線により生成される不純物欠陥（複合欠陥）がダイオードの通電中の自己発熱で回復するため、オン電圧ＶＦが連続通電試験中に低下する。一方、実施の形態１に係るＲＦＣダイオード１００１では、電子線によるライフタイム制御が行われないことに加え、第１ｎ＋カソード層９１における結晶欠陥であるトラップＡ，Ｂが熱的に安定なトラップであってダイオードの通電中の自己発熱では変化しないため、連続通電試験中にオン電圧ＶＦは低下せず、ダイオード性能が経時変化しない。
【0067】
以上、実施の形態１に係るＲＦＣダイオード１００１は、第１ｎ＋カソード層９１における結晶欠陥であるトラップＡ，Ｂを活用してオン電圧ＶＦとスイッチングロスＥＲＥＣのトレードオフ特性を従来のライフタイム制御手法によらず高速側へ制御すると共に、低オフロス化、破壊耐量向上および熱的安定性を実現する。
【0068】
上記のＲＦＣダイオード１００１の性能は、半導体基板２０にＦＺ（Ｆｌｏａｔｉｎｇ Ｚｏｎｅ）法で製造されるＳｉウエハを用いた場合だけでなく、よりＳｉ材料中の酸素濃度および炭素濃度が高いＭＣＺ（Ｍａｇｎｅｔｉｃ ａｐｐｌｉｅｄ Ｃｚｏｃｈｒａｌｓｋｉ）法で製造されるＳｉウエハを用いた場合でも実現可能である。ＭＣＺ法で製造されるＳｉウエハは、酸素濃度が１．０×１０１７ａｔｏｍｓ／ｃｍ３以上７．０×１０１７ａｔｏｍｓ／ｃｍ３以下程度であり、炭素濃度が１．０×１０１４ａｔｏｍｓ／ｃｍ３以上５．０×１０１５ａｔｏｍｓ／ｃｍ３以下程度である。なぜならば、ＲＦＣダイオード１００１においてダイオード性能を制御するメインの結晶欠陥は不純物欠陥ではなく、Ｓｉ中の残留酸素および残留炭素との反応で形成されない格子間Ｓｉ対であるためである。
【0069】
＜Ａ－３．効果＞
実施の形態１に係るパワー半導体装置であるＲＦＣダイオード１００１は、互いに対向する第１主面２１および第２主面２２を有する半導体基板２０と、半導体基板２０の第１主面２１上に設けられた第１金属層５と、半導体基板２０の第２主面２２上に設けられた第２金属層１１と、を備える。半導体基板２０は、第１導電型のドリフト層であるｎ－ドリフト層７と、ｎ－ドリフト層７と第２主面２２との間に設けられたｎバッファ層８と、ｎバッファ層８と第２金属層１１との間に両者に接して設けられた拡散層と、を備える。ＲＦＣダイオード１００１は、平面視において一部の領域がダイオードとして動作するｐｉｎダイオード領域３１である。ＲＦＣダイオード１００１において、拡散層はｐｉｎダイオード領域３１の少なくとも一部においてｎバッファ層８および第２金属層１１に接して設けられたｎ＋カソード層９０を備える。ｎ＋カソード層９０は、１つの不純物濃度ピーク点を有し第２金属層１１に接する第１カソード層である第１ｎ＋カソード層９１と、１つの不純物濃度ピーク点を有し第１ｎ＋カソード層９１とｎバッファ層８との間にｎバッファ層８に接して設けられる第２ｎ＋カソード層９２と、を備える。第１ｎ＋カソード層９１の結晶欠陥密度は他の拡散層の結晶欠陥密度より高い。従って、ＲＦＣダイオード１００１によれば、オン電圧ＶＦとスイッチングロスＥＲＥＣのトレードオフ特性を従来のライフタイム制御手法によらず高速側へ制御すると共に、低オフロス化、破壊耐量向上および熱的安定性を実現する。
実施の形態１に係るパワー半導体装置であるＲＦＣダイオード１００１は、互いに対向する第１主面２１および第２主面２２を有する半導体基板２０と、半導体基板２０の第１主面２１上に設けられた第１金属層５と、半導体基板２０の第２主面２２上に設けられた第２金属層１１と、を備える。半導体基板２０は、第１導電型のドリフト層であるｎ－ドリフト層７と、ｎ－ドリフト層７と第２主面２２との間に設けられたｎバッファ層８と、ｎバッファ層８と第２金属層１１との間に両者に接して設けられた拡散層と、を備える。ＲＦＣダイオード１００１は、平面視において一部の領域がダイオードとして動作するｐｉｎダイオード領域３１である。ＲＦＣダイオード１００１において、拡散層はｐｉｎダイオード領域３１の少なくとも一部においてｎバッファ層８および第２金属層１１に接して設けられたｎ＋カソード層９０を備える。ｎ＋カソード層９０は、１つの不純物濃度ピーク点を有し第２金属層１１に接する第１カソード層である第１ｎ＋カソード層９１と、１つの不純物濃度ピーク点を有し第１ｎ＋カソード層９１とｎバッファ層８との間にｎバッファ層８に接して設けられる第２ｎ＋カソード層９２と、を備える。第１ｎ＋カソード層９１の結晶欠陥密度は他の拡散層の結晶欠陥密度より高い。従って、ＲＦＣダイオード１００１によれば、オン電圧ＶＦとスイッチングロスＥＲＥＣのトレードオフ特性を従来のライフタイム制御手法によらず高速側へ制御すると共に、低オフロス化、破壊耐量向上および熱的安定性を実現する。
【0070】
＜Ｂ．実施の形態２＞
＜Ｂ－１．構成＞
図１４は、実施の形態２に係るＲＦＣダイオード１００２の、図１のＡ１－Ａ１´線に沿った断面構成を示している。以下の図において、実施の形態２に係るＲＦＣダイオード１００２をNew RFC diode 2と表記することがある。ＲＦＣダイオード１００２は、実施の形態１に係るＲＦＣダイオード１００１から第１ｐカソード層１０１を削除した構造である。言い換えれば、ＲＦＣダイオード１００２においてｐカソード層１００は第２ｐカソード層１０２である。以下で特に言及しないＲＦＣダイオード１００２の構造は、実施の形態１に係るＲＦＣダイオード１００１と同様である。
＜Ｂ－１．構成＞
図１４は、実施の形態２に係るＲＦＣダイオード１００２の、図１のＡ１－Ａ１´線に沿った断面構成を示している。以下の図において、実施の形態２に係るＲＦＣダイオード１００２をNew RFC diode 2と表記することがある。ＲＦＣダイオード１００２は、実施の形態１に係るＲＦＣダイオード１００１から第１ｐカソード層１０１を削除した構造である。言い換えれば、ＲＦＣダイオード１００２においてｐカソード層１００は第２ｐカソード層１０２である。以下で特に言及しないＲＦＣダイオード１００２の構造は、実施の形態１に係るＲＦＣダイオード１００１と同様である。
【0071】
ＲＦＣダイオード１００２におけるｎ－ドリフト層７は、不純物濃度Ｃｎ－が１．０×１０１２ａｔｏｍｓ／ｃｍ３以上１．０×１０１５ａｔｏｍｓ／ｃｍ３以下のＳｉウエハを用いて形成される。
【0072】
図１５は、図１４のＢ－Ｂ´線およびＣ－Ｃ´線に沿ったＲＦＣダイオード１００２の拡散層における不純物濃度を示している。図１５の横軸は半導体基板２０の第２主面２２からの深さ（μｍ）を示し、縦軸は不純物濃度（ａｔｏｍｓ／ｃｍ３）を示している。図１５において実線はＢ－Ｂ´線における不純物濃度を示し、破線はＣ－Ｃ´線における不純物濃度を示している。
【0073】
ＲＦＣダイオード１００２を構成する各拡散層のパラメータは、以下のとおりである。
【0074】
ｐアノード層６、ｎバッファ層８、第１ｎ＋カソード層９１、および第２ｎ＋カソード層９２は実施の形態１と同様である。
【0075】
第２ｐカソード層１０２は、第２金属層１１と接触する表面、すなわち第２主面２２における不純物濃度が１．０×１０１７ａｔｏｍｓ／ｃｍ３以上１．０×１０１９ａｔｏｍｓ／ｃｍ３以下であり、深さが０．３μｍ以上０．５μｍ以下である。
【0076】
第１ｎ＋カソード層９１と第２ｎ＋カソード層９２のドーズ量の関係は式（２）を満足する。
【0077】
＜Ｂ－２．性能＞
図１６は、実施の形態１に係るＲＦＣダイオード１００１および実施の形態２のＲＦＣダイオード１００２の小電流モードにおけるリカバリー動作時のＶｓｎａｐ－ｏｆｆと電源電圧ＶＣＣとの関係を示している。
図１６は、実施の形態１に係るＲＦＣダイオード１００１および実施の形態２のＲＦＣダイオード１００２の小電流モードにおけるリカバリー動作時のＶｓｎａｐ－ｏｆｆと電源電圧ＶＣＣとの関係を示している。
【0078】
図１６から、ＲＦＣダイオード１００２においても実施の形態１に係るＲＦＣダイオード１００１と同様に、破壊耐量面の性能が保障されることが分かる。
【0079】
また、ＲＦＣダイオード１００２は実施の形態１に係るＲＦＣダイオード１００１と同じｎ＋カソード層９０を備えているため、ＲＦＣダイオード１００１と同様に、オン電圧ＶＦとスイッチングロスＥＲＥＣのトレードオフ特性を従来のライフタイム制御手法によらず高速側へ制御すると共に、低オフロス化および熱的安定性を実現する。
【0080】
＜Ｂ－３．効果＞
実施の形態２に係るＲＦＣダイオード１００２においてｐカソード層１００は第２ｐカソード層１０２である。すなわち、ＲＦＣダイオード１００２において、第２導電型の拡散層であるｐカソード層１００は１つの不純物濃度ピーク点を有する。このような構成であっても、ＲＦＣダイオード１００２は特徴的な第１ｎ＋カソード層９１により、オン電圧ＶＦとスイッチングロスＥＲＥＣのトレードオフ特性を従来のライフタイム制御手法によらず高速側へ制御すると共に、低オフロス化、破壊耐量向上および熱的安定性を実現する。
実施の形態２に係るＲＦＣダイオード１００２においてｐカソード層１００は第２ｐカソード層１０２である。すなわち、ＲＦＣダイオード１００２において、第２導電型の拡散層であるｐカソード層１００は１つの不純物濃度ピーク点を有する。このような構成であっても、ＲＦＣダイオード１００２は特徴的な第１ｎ＋カソード層９１により、オン電圧ＶＦとスイッチングロスＥＲＥＣのトレードオフ特性を従来のライフタイム制御手法によらず高速側へ制御すると共に、低オフロス化、破壊耐量向上および熱的安定性を実現する。
【0081】
＜Ｃ．実施の形態３＞
＜Ｃ－１．構成＞
図１７は、実施の形態３に係るＲＦＣダイオード１００３の、図１のＡ１－Ａ１´線に沿った断面構成を示している。以下の図において、実施の形態３に係るＲＦＣダイオード１００３をNew RFC diode 3と表記することがある。ＲＦＣダイオード１００３は、ｎバッファ層８に代えてｎバッファ層８０を備える点で実施の形態１に係るＲＦＣダイオード１００１と異なる。ｎバッファ層８０は、第１ｎバッファ層８１と第２ｎバッファ層８２とを備える２層構造である。以下で特に言及しないＲＦＣダイオード１００３の構造は、実施の形態１に係るＲＦＣダイオード１００１と同様である。
＜Ｃ－１．構成＞
図１７は、実施の形態３に係るＲＦＣダイオード１００３の、図１のＡ１－Ａ１´線に沿った断面構成を示している。以下の図において、実施の形態３に係るＲＦＣダイオード１００３をNew RFC diode 3と表記することがある。ＲＦＣダイオード１００３は、ｎバッファ層８に代えてｎバッファ層８０を備える点で実施の形態１に係るＲＦＣダイオード１００１と異なる。ｎバッファ層８０は、第１ｎバッファ層８１と第２ｎバッファ層８２とを備える２層構造である。以下で特に言及しないＲＦＣダイオード１００３の構造は、実施の形態１に係るＲＦＣダイオード１００１と同様である。
【0082】
ＲＦＣダイオード１００３において、ｎ－ドリフト層７は、不純物濃度Ｃｎ－が１．０×１０１２ａｔｏｍｓ／ｃｍ３以上１．０×１０１５ａｔｏｍｓ／ｃｍ３以下のＳｉウエハを用いて形成される。
【0083】
図１８は、図１７のＢ－Ｂ´線およびＣ－Ｃ´線に沿ったＲＦＣダイオード１００３の拡散層における不純物濃度を示している。図１８の横軸は半導体基板２０の第２主面２２からの深さ（μｍ）を示し、縦軸は不純物濃度（ａｔｏｍｓ／ｃｍ３）を示している。図１８において実線はＢ－Ｂ´線における不純物濃度を示し、破線はＣ－Ｃ´線における不純物濃度を示している。
【0084】
ｐアノード層６は実施の形態１と同様である。
【0085】
第１ｎバッファ層８１は、ピーク不純物濃度Ｃｎｂ１，ｐが１．０×１０１５以上５．０×１０１６ａｔｏｍｓ／ｃｍ３以下であり、深さＸｊ，ｎｂ１が１．２μｍ以上５０μｍ以下である。
【0086】
第２ｎバッファ層８２は、深さＸｊ，ｎｂ２がＸｊ，ｎｂ１＋２０μｍである。また、第２ｎバッファ層８２のピーク不純物濃度Ｃｎｂ２，ｐは、第１ｎバッファ層８１のピーク不純物濃度Ｃｎｂ１，ｐの０．０１倍以下である。これにより、図７に示すようなオン状態におけるｓｎａｐ－ｂａｃｋ特性の発生が抑制され、正常なダイオードのオン動作が保証される。
【0087】
＜Ｃ－２．性能＞
図１９は、ＲＦＣダイオード１００３の第１ｎバッファ層８１および第２ｎバッファ層８２をＰＬ法で解析した際のＰＬスペクトルを示している。図１９の横軸はフォトンエネルギー（ｅＶ）を示し、図１９の縦軸はバンド端の強度にて規格化されたＰＬ強度を示している。
図１９は、ＲＦＣダイオード１００３の第１ｎバッファ層８１および第２ｎバッファ層８２をＰＬ法で解析した際のＰＬスペクトルを示している。図１９の横軸はフォトンエネルギー（ｅＶ）を示し、図１９の縦軸はバンド端の強度にて規格化されたＰＬ強度を示している。
【0088】
図１９におけるＰＬ法の解析条件は図５におけるＰＬ法の解析条件と同様である。図１９から、第２ｎバッファ層８２中のＰＬ強度に２つのピークが存在することが分かる。１つ目のピークはフォトンエネルギー１．０１８ｅＶのトラップＢによるものであり、２つ目のピークはフォトンエネルギー１．０３９ｅＶのトラップＣによるものである。トラップＢおよびトラップＣは、それぞれ格子間Ｓｉ対であるＷ－ｃｅｎｔｅｒとＸ－ｃｅｎｔｅｒに由来するエネルギー準位である。
【0089】
図２０は、第２ｎバッファ層８２中のトラップＢ，ＣにおけるＰＬ強度とアニール温度との関係を示している。アニールは窒素雰囲気において１２０分行われる。本実施の形態の技術は、トラップＢによるパワーダイオードのデバイス性能制御を柱とする。図２０から、第２ｎバッファ層においてトラップＢが主なトラップとなるためのアニール温度は３７０℃以下であることが分かる。
【0090】
図２１は、従来のＲＦＣダイオード１０００と、実施の形態３に係るＲＦＣダイオード１００３のそれぞれについて、オン電圧ＶＦとスイッチングロスＥＲＥＣとのトレードオフ特性を示している。図２１に特性が示されるＲＦＣダイオードの耐圧は４．５ｋＶである。
【0091】
第２ｎバッファ層８２のピーク不純物濃度Ｃｎｂ２，ｐが、第１ｎバッファ層８１のピーク不純物濃度Ｃｎｂ１，ｐとの間でＣｎｂ２，ｐ≦０．０１×Ｃｎｂ１，ｐを満たすように、第２ｎバッファ層８２を形成する際のイオン注入時の条件を制御することによって、ダイオードの他のデバイス性能への悪影響なく、従来のＲＦＣダイオード１０００が電子線によるライフタイム制御により実現していたトレードオフ特性のカーブの高速側を実現可能である。
【0092】
また、実施の形態３に係るＲＦＣダイオード１００３は、ライフタイム制御無しで格子間Ｓｉ対を活用してパワーダイオード性能を制御するため、実施の形態１と同様に、低オフロス化、破壊耐量向上および熱的安定性を実現する。
【0093】
＜Ｃ－３．効果＞
実施の形態３に係るＲＦＣダイオード１００３において、ｎバッファ層８０は、１つの不純物濃度ピーク点を有し拡散層に接する第１バッファ層である第１ｎバッファ層８１と、１つの不純物濃度ピーク点を有しｎ－ドリフト層７に接する第２バッファ層である第２ｎバッファ層８２とを備える。そして、第２ｎバッファ層８２中の結晶欠陥は、フォトルミネッセンス法で検出される第２格子欠陥であるトラップＢおよび第３格子欠陥であるトラップＣである。従って、ＲＦＣダイオード１００３によれば、オン電圧ＶＦとスイッチングロスＥＲＥＣのトレードオフ特性を従来のライフタイム制御手法によらず高速側へ制御すると共に、低オフロス化、破壊耐量向上および熱的安定性を実現する。
実施の形態３に係るＲＦＣダイオード１００３において、ｎバッファ層８０は、１つの不純物濃度ピーク点を有し拡散層に接する第１バッファ層である第１ｎバッファ層８１と、１つの不純物濃度ピーク点を有しｎ－ドリフト層７に接する第２バッファ層である第２ｎバッファ層８２とを備える。そして、第２ｎバッファ層８２中の結晶欠陥は、フォトルミネッセンス法で検出される第２格子欠陥であるトラップＢおよび第３格子欠陥であるトラップＣである。従って、ＲＦＣダイオード１００３によれば、オン電圧ＶＦとスイッチングロスＥＲＥＣのトレードオフ特性を従来のライフタイム制御手法によらず高速側へ制御すると共に、低オフロス化、破壊耐量向上および熱的安定性を実現する。
【0094】
＜Ｄ．実施の形態４＞
＜Ｄ－１．製造方法＞
本実施の形態では、実施の形態１に係るＲＦＣダイオード１００１の製造方法を説明する。図２２から図３０は、ＲＦＣダイオード１００１の製造方法を示す断面図である。図２９および図３０には、ＲＦＣダイオード１００１の裏面側構造を形成するための詳細なプロセスフローが示される。
＜Ｄ－１．製造方法＞
本実施の形態では、実施の形態１に係るＲＦＣダイオード１００１の製造方法を説明する。図２２から図３０は、ＲＦＣダイオード１００１の製造方法を示す断面図である。図２９および図３０には、ＲＦＣダイオード１００１の裏面側構造を形成するための詳細なプロセスフローが示される。
【0095】
ＲＦＣダイオード１００１の製造方法の特徴は以下である。まず、第１ｐカソード層１０１および第２ｐカソード層１０２を形成するためのイオン注入の後に、第１ｎ＋カソード層９１および第２ｎ＋カソード層９２を形成するためのイオン注入と、アニールが存在する。また、ライフタイム制御工程が存在しない。また、第２金属層１１が２層の拡散層構造のためのものである。
【0096】
以下、図２２から図３０に沿ってＲＦＣダイオード１００１の製造方法を説明する。図２２には、活性セル領域Ｒ１と、活性セル領域Ｒ１を囲むように形成された中間領域Ｒ２および終端領域Ｒ３が示されている。まず、ｎ－ドリフト層７のみが形成された半導体基板２０を準備する。そして、中間領域Ｒ２および終端領域Ｒ３におけるｎ－ドリフト層７の表面にｐ層５２を複数個、選択的に形成する。ｐ層５２は、あらかじめ形成した酸化膜６２をマスクにしてイオン注入し、その後半導体基板２０にアニール処理を施すことで形成される。なお、半導体基板２０の第２主面２２にも酸化膜６２形成時の酸化膜６８が形成されている。
【0097】
次に、図２３に示すように、活性セル領域Ｒ１におけるｎ－ドリフト層７の表面にイオン注入およびアニール処理を施してｐアノード層６を形成する。
【0098】
続いて、図２４に示すように、半導体基板２０の第１主面２１側の終端領域Ｒ３の端部にｎ＋層５６を形成する。次に、半導体基体の上面にＴＥＯＳ層６３を形成する。その後、酸化膜６８を除去して半導体基板２０の第２主面２２を露出する処理を行う。そして、不純物をドープしたドープドポリシリコン層６５を、半導体基板２０の第２主面２２に露出したｎ－ドリフト層７と接するように形成する。ドープドポリシリコン層６５の不純物は、例えばリン、ヒ素またはアンチモンなどのＳｉ中に拡散しｎ＋層を形成可能な原子である。ドープドポリシリコン層６５は、１×１０１９ａｔｏｍｓ／ｃｍ３以上の高濃度不純物をドーピングしている膜で、その膜厚は５００ｎｍ以上である。このとき半導体基板２０の第１主面２１にもドープドポリシリコン層６４が形成される。
【0099】
次に、半導体基板２０を９００℃以上１０００℃以下、かつ窒素雰囲気で熱アニーリングする。さらに、窒素雰囲気のまま加熱温度を任意の降温スピードで６００℃以上７００℃以下とし、低温の熱アニーリングを行うことにより、図２５に示すように、ドープドポリシリコン層６５の不純物をｎ－ドリフト層７の第２主面２２側へ拡散させ、ｎ－ドリフト層７の第２主面２２側に結晶欠陥と不純物を有するゲッタリング層５５を形成する。その後、アニール工程を実施してｎ－ドリフト層７の金属不純物、汚染原子、およびダメージをゲッタリング層５５で捕獲する。これにより、それまでのウェハプロセス中に低下したｎ－ドリフト層７のキャリアライフタイムが回復し、式（４）で定められるτｔ以上の値を実現する。本プロセスは、ＲＦＣダイオードの他、ＩＧＢＴまたはＲＣ（Ｒｅｖｅｒｅｓｅ Ｃｏｎｄｕｃｔｉｖｉｔｙ）－ＩＧＢＴにも採用可能である。
【0100】
τｔ＝１．５×１０－５ｅｘｐ（５．４×１０３ｔＮ－）・・・（４）
ここで、ｔＮ－はｎ－ドリフト層７の厚み（ｍ）を表す。τｔは、オン電圧へのキャリアライフタイムの影響が無くなるｎ－ドリフト層７中のキャリアライフタイム（ｓｅｃ）を表す。
ここで、ｔＮ－はｎ－ドリフト層７の厚み（ｍ）を表す。τｔは、オン電圧へのキャリアライフタイムの影響が無くなるｎ－ドリフト層７中のキャリアライフタイム（ｓｅｃ）を表す。
【0101】
ＲＦＣダイオード１００１のオン電圧は、ｎ－ドリフト層７のキャリアライフタイムに対して依存性がある。式（４）は、ｎ－ドリフト層７のキャリアライフタイムに対するＲＦＣダイオード１００１のオン電圧の依存性を最小限化するキャリアライフタイムτｔ（ｓ）を表している。式（４）で表されるキャリアライフタイムτｔを実現できれば、キャリアライフタイムのスイッチングロスへの影響を最小限化でき、低オフロス化または熱暴走抑制に効果的である。
【0102】
その後、図２６に示すように、半導体基板２０の第１主面２１側に形成されたドープドポリシリコン層６４を、フッ酸または混酸(例えば、フッ酸/硝酸/酢酸の混合液)の液を用いて選択的に除去する。
【0103】
次に、図２７に示すように、半導体基板２０の第１主面２１にｐ層５２、ｐアノード層６、およびｎ＋層５６を露出させるコンタクトホールを形成する。つまり、ＴＥＯＳ層６３を図２７に示されるように加工する。その後、Ｓｉを１％以上３％以下程度に添加したアルミ配線５Ａをスパッタリング法で形成する。アルミ配線５Ａは図３の第１金属層５に相当する。
【0104】
続いて、図２８に示すように、半導体基板２０の第１主面２１側にパッシベーション膜４６，４７を形成する。
【0105】
その後、図２９に示すように、半導体基板２０の第１主面２１側に表面保護膜２３を形成する。そして、半導体基板２０の第２主面２２に形成されていたゲッタリング層５５とドープドポリシリコン層６５とを、研磨またはエッチングにより除去する。この除去工程により、半導体基板２０の厚みｔＤが半導体装置の耐圧クラスに対応したものとなる。
【0106】
そして、図３０に示すように、ｎ－ドリフト層７の下面側にｎバッファ層８を形成する。その後、ｎバッファ層８の下面に第１ｐカソード層１０１および第２ｐカソード層１０２を形成する。続いて、活性セル領域Ｒ１において、第１ｐカソード層１０１および第２ｐカソード層１０２の一部の導電型を反転させて第１ｎ＋カソード層９１および第２ｎ＋カソード層９２を形成する。ｎバッファ層８、第１ｐカソード層１０１、第２ｐカソード層１０２、第１ｎ＋カソード層９１および第２ｎ＋カソード層９２は、イオン注入とアニール処理により形成される拡散層である。
【0107】
なお、拡散層の形成時に半導体基板２０の第１主面２１側にはアルミ配線５Ａおよびパッシベーション膜４６，４７が存在する。そのため、拡散層を形成するためのアニールは、半導体基板２０の第１主面２１側がアルミ配線５Ａに用いられるアルミの融点６６０℃より低い温度になるよう、デバイス深さ方向に温度勾配を有し、第１主面２１側に熱が伝達しないような波長のレーザーを用いて行われる。
【0108】
【0109】
まず、ステップＳ１０１において、半導体基板２０の第１主面２１側に表面保護膜２３が形成される。次に、ステップＳ１０２およびステップＳ１０３において、半導体基板２０の第２主面２２に形成されていたゲッタリング層５５とドープドポリシリコン層６５とが、研磨およびエッチングにより除去される。この除去工程により、半導体基板２０の厚みｔＤが半導体装置の耐圧クラスに対応したものとなる。
【0110】
次に、ステップＳ１０４において、ｎバッファ層８を形成するためのイオン注入が行われる。このイオン注入を第１イオン注入とも称する。次に、ステップＳ１０５において、ステップＳ１０４で注入したイオンを活性化させるためのアニールが行われる。ステップＳ１０５のアニールを第１アニールとも称する。
【0111】
その後、ステップＳ１０６において、第２ｐカソード層１０２を形成するためのイオン注入が行われる。このイオン注入を第２イオン注入とも称する。
【0112】
次に、ステップＳ１０７において、第１ｐカソード層１０１を形成するためのイオン注入が行われる。このイオン注入を第３イオン注入とも称する。第２イオン注入および第３イオン注入における加速エネルギーは、飛程が式（１）を満たすよう定められる。これにより、第１ｐカソード層１０１および第２ｐカソード層１０２がお互いに干渉しないよう形成される。
【0113】
次に、ステップＳ１０８において、写真製版工程により活性セル領域Ｒ１に部分的に第１ｎ＋カソード層９１および第２ｎ＋カソード層９２を形成するためのマスクを形成する。
【0114】
その後、ステップＳ１０９において、第２ｎ＋カソード層９２を形成するためのイオン注入を行う。このイオン注入を第４イオン注入とも称する。
【0115】
続いて、ステップＳ１１０において、第１ｎ＋カソード層９１を形成するためのイオン注入を行う。このイオン注入を第５イオン注入とも称する。第４イオン注入および第５イオン注入における加速エネルギーは、飛程が式（１）を満たすよう定められる。これにより、第１ｎ＋カソード層９１と第２ｎ＋カソード層９２がお互いに干渉しないよう形成される。
【0116】
次に、ステップＳ１１１において写真製版用のレジストを除去する。
【0117】
その後、ステップＳ１１２において、ステップＳ１０６，Ｓ１０７，Ｓ１０９，Ｓ１１０において注入されたイオンを活性化させるためのアニールが行われる。このアニールにより、第１ｐカソード層１０１、第２ｐカソード層１０２、第１ｎ＋カソード層９１および第２ｎ＋カソード層９２が形成される。ステップＳ１１２のアニールを第２アニールとも称する。第１アニールおよび第２アニールは、レーザーアニールまたは第１金属層５の金属融点以下の低温で拡散炉において行われる。ここで採用されるアニールの特徴は、イオン注入時の不純物プロファイルをアニール後の活性化後も再現することである。
【0118】
その後、ステップＳ１１３において表面保護膜２３を除去する。次に、ステップＳ１１４において第２主面２２をライトエッチングする。
【0119】
その後、ステップＳ１１５において第２主面２２に第２金属層１１をスパッタリング法にて成膜する。第２金属層１１は、複数の金属膜から構成される積層膜であり、例えばＳｉと接する金属、Ｔｉ、Ｎｉ、およびＡｕの積層膜である。Ｓｉと接する金属層として、Ｓｉを１％以上３％以下程度添加したＡｌＳｉまたはＮＩＳｉなどのモノシリサイド層を用いることにより、ＲＦＣダイオード１００１に特徴的なカソード層の効果が保証される。
【0120】
次に、ステップＳ１１６において３５０℃のアニールを行い、第１ｐカソード層１０１および第１ｎ＋カソード層９１と第２金属層１１との界面に合金層またはシリサイド層を形成する。ステップＳ１１６のアニーリングを第３アニールとも称する。
【0121】
＜Ｄ－２．効果＞
実施の形態４で説明された、ＲＦＣダイオード１００１の製造方法によれば、ｎ－ドリフト層７を有する半導体基板２０の第１主面２１に第１金属層５および表面保護膜２３を形成し、表面保護膜２３の形成後、半導体基板２０の厚みを所望の厚みに制御し、半導体基板２０の厚み制御後、半導体基板２０の第２主面２２にｎバッファ層８を形成するための第１イオン注入と第１アニールを行い、第１アニールの後、半導体基板２０の第２主面２２に第２導電型の第２拡散層である第２ｐカソード層１０２を形成するための第２イオン注入を行い、第２イオン注入の後、半導体基板２０の第２主面に第２導電型の第１拡散層である第１ｐカソード層１０１を形成するための第３イオン注入を、第２イオン注入より小さい加速エネルギーで行い、第３イオン注入の後、半導体基板２０の第２主面２２に第１導電型の第２カソード層である第２ｎ＋カソード層９２を形成するための第４イオン注入を行い、第４イオン注入の後、半導体基板２０の第２主面２２に第１導電型の第１カソード層である第１ｎ＋カソード層９１を形成するための第５イオン注入を、第４イオン注入より小さい加速エネルギーで行い、第５イオン注入の後、第２、第３、第４、第５イオン注入で注入されたイオンを活性化させる第２アニールを行うことにより、第２ｐカソード層１０２、第１ｐカソード層１０１、第２ｎ＋カソード層９２、第１ｎ＋カソード層９１を形成し、第２アニールの後に半導体基板２０の第２主面２２に第２金属層１１を形成し、第２金属層１１の形成後、窒素雰囲気にて３５０℃で第３アニールを行う。これにより、役割の異なる第１ｐカソード層１０１と第２ｐカソード層１０２、ならびに第１ｎ＋カソード層９１と第１ｎ＋カソード層９２を式（１）、（２）、（３）の関係を満たすように形成することができ、オン電圧ＶＦとスイッチングロスＥＲＥＣのトレードオフ特性を従来のライフタイム制御手法によらず高速側へ制御すると共に、低オフロス化、破壊耐量向上、熱的安定性を実現する。
実施の形態４で説明された、ＲＦＣダイオード１００１の製造方法によれば、ｎ－ドリフト層７を有する半導体基板２０の第１主面２１に第１金属層５および表面保護膜２３を形成し、表面保護膜２３の形成後、半導体基板２０の厚みを所望の厚みに制御し、半導体基板２０の厚み制御後、半導体基板２０の第２主面２２にｎバッファ層８を形成するための第１イオン注入と第１アニールを行い、第１アニールの後、半導体基板２０の第２主面２２に第２導電型の第２拡散層である第２ｐカソード層１０２を形成するための第２イオン注入を行い、第２イオン注入の後、半導体基板２０の第２主面に第２導電型の第１拡散層である第１ｐカソード層１０１を形成するための第３イオン注入を、第２イオン注入より小さい加速エネルギーで行い、第３イオン注入の後、半導体基板２０の第２主面２２に第１導電型の第２カソード層である第２ｎ＋カソード層９２を形成するための第４イオン注入を行い、第４イオン注入の後、半導体基板２０の第２主面２２に第１導電型の第１カソード層である第１ｎ＋カソード層９１を形成するための第５イオン注入を、第４イオン注入より小さい加速エネルギーで行い、第５イオン注入の後、第２、第３、第４、第５イオン注入で注入されたイオンを活性化させる第２アニールを行うことにより、第２ｐカソード層１０２、第１ｐカソード層１０１、第２ｎ＋カソード層９２、第１ｎ＋カソード層９１を形成し、第２アニールの後に半導体基板２０の第２主面２２に第２金属層１１を形成し、第２金属層１１の形成後、窒素雰囲気にて３５０℃で第３アニールを行う。これにより、役割の異なる第１ｐカソード層１０１と第２ｐカソード層１０２、ならびに第１ｎ＋カソード層９１と第１ｎ＋カソード層９２を式（１）、（２）、（３）の関係を満たすように形成することができ、オン電圧ＶＦとスイッチングロスＥＲＥＣのトレードオフ特性を従来のライフタイム制御手法によらず高速側へ制御すると共に、低オフロス化、破壊耐量向上、熱的安定性を実現する。
【0122】
＜Ｅ．実施の形態５＞
＜Ｅ－１．製造方法＞
実施の形態５では、実施の形態３に係るＲＦＣダイオード１００３の製造方法について説明する。図３２は、ＲＦＣダイオード１００３の製造方法について、表面保護膜２３の形成工程以降のプロセスを示したフローチャートである。
＜Ｅ－１．製造方法＞
実施の形態５では、実施の形態３に係るＲＦＣダイオード１００３の製造方法について説明する。図３２は、ＲＦＣダイオード１００３の製造方法について、表面保護膜２３の形成工程以降のプロセスを示したフローチャートである。
【0123】
【0124】
ステップＳ１０４Ａの後、ステップＳ１０５ＡにおいてステップＳ１０４Ａで注入されたイオンを活性化させるためのアニールを行う。このアニールを第１アニールとも称する。第１アニールにより第１ｎバッファ層８１が形成される。第１ｎバッファ層８１を形成するための第１アニールは、後述する第２ｎバッファ層８２を形成するための第４アニールより高温である必要がある。
【0125】
ステップＳ１０５Ａの後、ステップＳ１０５Ｂにおいて第２ｎバッファ層８２を形成するためのイオン注入を行う。このイオン注入を第２イオン注入とも称する。
【0126】
ステップＳ１０５Ｂの後のステップＳ１０６－１１３は図３１と同様である。なお、ステップＳ１０６における第２ｐカソード層１０２を形成するためのイオン注入を第３イオン注入と称する。また、ステップＳ１０７における第１ｐカソード層１０１を形成するためのイオン注入を第４イオン注入と称する。また、ステップＳ１０９における第２ｎ＋カソード層９２を形成するためのイオン注入を第５イオン注入と称する。また、ステップＳ１１０における第１ｎ＋カソード層９１を形成するためのイオン注入を第６イオン注入と称する。
【0127】
ステップＳ１１２の第２アニールにより、第２ｎバッファ層８２、第２ｐカソード層１０２、第１ｐカソード層１０１、第２ｎ＋カソード層９２および第１ｎ＋カソード層９１が形成される。本プロセスでは、第１ｎバッファ層８１と第２ｎバッファ層８２の形成順番が重要である。また、第２ｎバッファ層８２を形成するためのイオン注入において、加速エネルギーの設定が重要である。
【0128】
ステップＳ１１３の後、ステップＳ１１３Ａにおいて第４アニールを行う。図２０によれば、トラップＢを主なトラップとするための第４アニール工程のアニール温度は、第３アニール温度より高温かつ３７０℃以下である。第４アニールにより、第２ｎバッファ層８２において、格子間Ｓｉ対であるトラップＢが主なトラップとなるように制御される。
【0129】
ステップＳ１１３Ａの後のステップＳ１１４－１１６は図３１と同様である。これにより、実施の形態３に係るＲＦＣダイオード１００３が製造される。
【0130】
第１ｎバッファ層８１を形成するためのイオン種には、リン、ヒ素、セレン、硫黄またはプロトン（Ｈ＋）が用いられる。第２ｎバッファ層８２を形成するためのイオン種にはプロトンまたはヘリウムが用いられる。プロトンまたはヘリウムは、イオン注入以外にもサイクロトロンを利用した照射技術でＳｉ中へ導入可能である。
【0131】
第１ｎバッファ層８１を形成するためのイオン種にプロトンを用いる場合、プロトンがＳｉへ導入されると、導入時に生じる空孔（ｖ）とＳｉ中の不純物とが反応し、複合欠陥が形成される。この複合欠陥は水素を含むため電子供給源となる。アニールによる複合欠陥密度の増加によりドナー濃度は増加し、イオン注入／照射プロセス起因のサーマルドナー化現象を促進したメカニズムにてドナー濃度は増加する。この結果、ｎ－ドリフト層７よりも高不純物濃度のドナー化したｎ層が第１ｎバッファ層８１として形成され、デバイスの動作に寄与する。
【0132】
一方で、プロトンをＳｉへ導入する際に形成される複合欠陥には、キャリアのライフタイムを低下させるライフタイムキラーとなる欠陥も存在する。第１ｎバッファ層８１を形成するためのイオン種にプロトンを用いる場合、ライフタイムキラーとなる欠陥の除去と、第１ｎバッファ層８１におけるプロファイルの安定性とを考慮して、第１ｎバッファ層８１を形成するための第１アニールは、第２ｎバッファ層８２を形成するための第４アニールよりも高温（３７５℃以上４２５℃以下、窒素雰囲気、９０分以上）で行われる必要がある。
【0133】
＜Ｅ－２．効果＞
実施の形態５で説明したＲＦＣダイオード１００３の製造方法によれば、ｎ－ドリフト層７を有する半導体基板２０の第１主面２１に第１金属層５および表面保護膜２３を形成し、表面保護膜２３の形成後、半導体基板２０の厚みを所望の厚みに制御し、半導体基板２０の厚み制御後、半導体基板２０の第２主面２２に第１ｎバッファ層８１を形成するための第１イオン注入と第１アニールを行い、第１アニールの後、半導体基板２０の第２主面２２に第２ｎバッファ層８２を形成するための第２イオン注入を行い、第２イオン注入の後、半導体基板２０の第２主面２２に第２ｐカソード層１０２を形成するための第３イオン注入を行い、第３イオン注入の後、半導体基板２０の第２主面２２に第１ｐカソード層１０１を形成するための第４イオン注入を、第３イオン注入より小さい加速エネルギーで行い、第４イオン注入の後、半導体基板２０の第２主面２２に第２ｎ＋カソード層９２を形成するための第５イオン注入を行い、第５イオン注入の後、半導体基板２０の第２主面２２に第１ｎ＋カソード層９１を形成するための第６イオン注入を、第５イオン注入より小さい加速エネルギーで行い、第６イオン注入の後、第２、第３、第４、第５、第６イオン注入で注入されたイオンを活性化させる第２アニールを行うことにより、第２ｎバッファ層８２、第２ｐカソード層１０２、第１ｐカソード層１０１、第２ｎ＋カソード層９２および第１ｎ＋カソード層９１を形成し、窒素雰囲気において第３アニールを行い、第３アニールの後に半導体基板２０の第２主面２２に第２金属層１１を形成し、第２金属層１１の形成後、窒素雰囲気にて３５０℃で第４アニールを行う。これにより、第１ｎバッファ層８１および格子間Ｓｉ対のトラップＢが主なトラップ成分となる第２ｎバッファ層８２が形成されるため、オン電圧ＶＦとスイッチングロスＥＲＥＣのトレードオフ特性を従来のライフタイム制御手法によらず高速側へ制御すると共に、低オフロス化、破壊耐量向上および熱的安定性を実現する。
実施の形態５で説明したＲＦＣダイオード１００３の製造方法によれば、ｎ－ドリフト層７を有する半導体基板２０の第１主面２１に第１金属層５および表面保護膜２３を形成し、表面保護膜２３の形成後、半導体基板２０の厚みを所望の厚みに制御し、半導体基板２０の厚み制御後、半導体基板２０の第２主面２２に第１ｎバッファ層８１を形成するための第１イオン注入と第１アニールを行い、第１アニールの後、半導体基板２０の第２主面２２に第２ｎバッファ層８２を形成するための第２イオン注入を行い、第２イオン注入の後、半導体基板２０の第２主面２２に第２ｐカソード層１０２を形成するための第３イオン注入を行い、第３イオン注入の後、半導体基板２０の第２主面２２に第１ｐカソード層１０１を形成するための第４イオン注入を、第３イオン注入より小さい加速エネルギーで行い、第４イオン注入の後、半導体基板２０の第２主面２２に第２ｎ＋カソード層９２を形成するための第５イオン注入を行い、第５イオン注入の後、半導体基板２０の第２主面２２に第１ｎ＋カソード層９１を形成するための第６イオン注入を、第５イオン注入より小さい加速エネルギーで行い、第６イオン注入の後、第２、第３、第４、第５、第６イオン注入で注入されたイオンを活性化させる第２アニールを行うことにより、第２ｎバッファ層８２、第２ｐカソード層１０２、第１ｐカソード層１０１、第２ｎ＋カソード層９２および第１ｎ＋カソード層９１を形成し、窒素雰囲気において第３アニールを行い、第３アニールの後に半導体基板２０の第２主面２２に第２金属層１１を形成し、第２金属層１１の形成後、窒素雰囲気にて３５０℃で第４アニールを行う。これにより、第１ｎバッファ層８１および格子間Ｓｉ対のトラップＢが主なトラップ成分となる第２ｎバッファ層８２が形成されるため、オン電圧ＶＦとスイッチングロスＥＲＥＣのトレードオフ特性を従来のライフタイム制御手法によらず高速側へ制御すると共に、低オフロス化、破壊耐量向上および熱的安定性を実現する。
【0134】
＜Ｆ．実施の形態６＞
＜Ｆ－１．構成＞
図３３および図３４は、パワー半導体装置の一例であるｐｉｎダイオードの、図１のＡ１－Ａ１´線に沿った断面構成を示したものである。図３３は従来のｐｉｎダイオード１０１０の断面図であり、図３４は実施の形態６に係るｐｉｎダイオード１０１１の断面図である。図面において、従来のｐｉｎダイオード１０１０をCon. pin diodeと表記し、実施の形態６に係るｐｉｎダイオード１０１１をNew pin diode 1と表記することがある。
＜Ｆ－１．構成＞
図３３および図３４は、パワー半導体装置の一例であるｐｉｎダイオードの、図１のＡ１－Ａ１´線に沿った断面構成を示したものである。図３３は従来のｐｉｎダイオード１０１０の断面図であり、図３４は実施の形態６に係るｐｉｎダイオード１０１１の断面図である。図面において、従来のｐｉｎダイオード１０１０をCon. pin diodeと表記し、実施の形態６に係るｐｉｎダイオード１０１１をNew pin diode 1と表記することがある。
【0135】
図３３に示す従来のｐｉｎダイオード１０１０は、図２に示す従来のＲＦＣダイオード１０００のｐｉｎダイオード領域３１を含む左半分の構成と同様である。図３４に示す実施の形態６のｐｉｎダイオード１０１１は、図３に示す実施の形態１に係るＲＦＣダイオード１００１のｐｉｎダイオード領域３１を含む左半分の構成と同様である。以下で特に言及しないｐｉｎダイオード１０１０，１０１１の各層のパラメータは、ＲＦＣダイオード１０００，１００１におけるものと同様である。
【0136】
ｎ－ドリフト層７は、不純物濃度Ｃｎ－が１．０×１０１２ａｔｏｍｓ／ｃｍ３以上１．０×１０１５ａｔｏｍｓ／ｃｍ３以下のＳｉウエハを用いて形成される。
【0137】
ｐアノード層６、ｎバッファ層８、第１ｎ＋カソード層９１、第２ｎ＋カソード層９２は実施の形態１と同様である。
【0138】
図３５は、実施の形態６の変形例に係るｐｉｎダイオード１０１２の、図１のＡ１－Ａ１´線に沿った断面図である。ｐｉｎダイオード１０１２はｐｉｎダイオード１０１１と比較すると第１ｎ＋カソード層９１の代わりに第３ｎ＋カソード層９３を備えたものである。第３ｎ＋カソード層９３には、図５で説明したＰＬ法で検出可能なトラップＡ，Ｂが存在する。
【0139】
図３６は、従来のｐｉｎダイオード１０１０と実施の形態６およびその変形例に係るｐｉｎダイオード１０１１，１０１２について、オン電圧ＶＦとスイッチングロスＥＲＥＣとのトレードオフ特性を示している。従来のｐｉｎダイオード１０１０については、電子線で制御されたトレードオフ特性が示されている。
【0140】
図３６から、実施の形態６およびその変形例にかかるｐｉｎダイオード１０１１，１０１２は、電子線で制御された従来のｐｉｎダイオード１０１０と同様のトレードオフ特性の高速側を実現していることが分かる。これは、実施の形態６およびその変形例にかかるｐｉｎダイオード１０１１，１０１２が、実施の形態１に係るＲＦＣダイオード１００１と同様にトラップＢを有する第１ｎ＋カソード層９１または第３ｎ＋カソード層９３を備えているためである。
【0141】
＜Ｆ－２．製造方法＞
以下、ｐｉｎダイオード１０１１の製造方法について、実施の形態１に係るＲＦＣダイオード１００１の製造方法と異なる部分を示す。図３７は、ｐｉｎダイオード１０１１の製造方法のうち表面保護膜２３の形成工程以降のプロセスを示したフローチャートである。図３７のフローチャートは、図３１に示されたＲＦＣダイオード１００１の製造方法に関するフローチャートのうち、第１ｐカソード層１０１および第２ｐカソード層１０２の形成ならびに写真製版に関するステップＳ１０６からＳ１０８およびステップＳ１１１を削除したものである。
以下、ｐｉｎダイオード１０１１の製造方法について、実施の形態１に係るＲＦＣダイオード１００１の製造方法と異なる部分を示す。図３７は、ｐｉｎダイオード１０１１の製造方法のうち表面保護膜２３の形成工程以降のプロセスを示したフローチャートである。図３７のフローチャートは、図３１に示されたＲＦＣダイオード１００１の製造方法に関するフローチャートのうち、第１ｐカソード層１０１および第２ｐカソード層１０２の形成ならびに写真製版に関するステップＳ１０６からＳ１０８およびステップＳ１１１を削除したものである。
【0142】
＜Ｆ－３．効果＞
実施の形態６に係るｐｉｎダイオード１０１１は、実施の形態１に係るＲＦＣダイオード１００１と同様の第１ｎ＋カソード層９１および第２ｎ＋カソード層９２を備えるため、オン電圧ＶＦとスイッチングロスＥＲＥＣのトレードオフ特性を従来のライフタイム制御手法によらず高速側へ制御すると共に、低オフロス化、破壊耐量向上および熱的安定性を実現する。
実施の形態６に係るｐｉｎダイオード１０１１は、実施の形態１に係るＲＦＣダイオード１００１と同様の第１ｎ＋カソード層９１および第２ｎ＋カソード層９２を備えるため、オン電圧ＶＦとスイッチングロスＥＲＥＣのトレードオフ特性を従来のライフタイム制御手法によらず高速側へ制御すると共に、低オフロス化、破壊耐量向上および熱的安定性を実現する。
【0143】
実施の形態６の変形例に係るｐｉｎダイオード１０１２も、第２ｎ＋カソード層９２に代えて第２ｎ＋カソード層９２と同様にトラップＡ，Ｂを有する第３ｎ＋カソード層９３を備えるため、ｐｉｎダイオード１０１１と同様の効果を奏する。
【0144】
このように、ｐｉｎダイオードであっても、Ｓｉ材料による不純物欠陥の影響を抑制することが可能である。
【0145】
＜Ｇ．実施の形態７＞
＜Ｇ－１．構成＞
図３８は、実施の形態７に係るパワー半導体装置であるＲＣ－ＩＧＢＴ１０２１の、図１のＡ－Ａ´線に沿った断面図である。ＲＣ－ＩＧＢＴ１０２１は、実施の形態１に係るＲＣ－ＩＧＢＴ１００１と同様のカソード構造を備えている。
＜Ｇ－１．構成＞
図３８は、実施の形態７に係るパワー半導体装置であるＲＣ－ＩＧＢＴ１０２１の、図１のＡ－Ａ´線に沿った断面図である。ＲＣ－ＩＧＢＴ１０２１は、実施の形態１に係るＲＣ－ＩＧＢＴ１００１と同様のカソード構造を備えている。
【0146】
図３８に示されるように、ＲＣ－ＩＧＢＴ１０２１は、半導体基板２０、第１金属層５および第２金属層１１を備えて構成される。半導体基板２０は互いに対向する第１主面２１および第２主面２２を有する。第１金属層５は半導体基板２０の第１主面２１上に形成され、第２金属層１１は半導体基板２０の第２主面２２上に形成される。
【0147】
また、ＲＣ－ＩＧＢＴ１０２１は平面視においてＩＧＢＴとして動作するＩＧＢＴ領域３３と、ダイオードとして動作するダイオード領域３４とに区分される。
【0148】
半導体基板２０は、ｎ－ドリフト層７、ｎ層２６、ｐベース層６Ａ、ｎ＋エミッタ層２４、およびｐ＋層２５を備える。ｎ層２６はｎ－ドリフト層７の第１主面２１側に形成される。ｐベース層６Ａはｎ層２６の第１主面２１側に形成される。ｎ＋エミッタ層２４はＩＧＢＴ領域３３においてｐベース層６Ａの第１主面２１側に形成される。ｐ＋層２５はダイオード領域３４においてｐベース層６Ａの第１主面２１側に形成される。
【0149】
ＩＧＢＴ領域３３において、半導体基板２０の第１主面２１からｎ＋エミッタ層２４、ｐベース層６Ａおよびｎ層２６を貫通するトレンチ４１が形成される。トレンチ４１内にゲート絶縁膜４２を介してゲート電極４３が埋め込まれる。ゲート電極４３上には、ゲート電極４３を第１金属層５と絶縁するための層間絶縁膜２９が形成される。
【0150】
ダイオード領域３４において、半導体基板２０の第１主面２１からｐ＋層２５、ｐベース層６Ａおよびｎ層２６を貫通するトレンチ４４が形成される。トレンチ４４には、ゲート絶縁膜４２を介してダミーゲート電極４５が埋め込まれる。トレンチ４１と異なりトレンチ４４の内部電極がダミーゲート電極４５となるのは、エミッタ電極５と接し同電位となるためである。
【0151】
さらに、半導体基板２０は、ｎバッファ層８、ｎ＋カソード層９０、およびｐコレクタ層１００Ａを備える。ｎバッファ層８はｎ－ドリフト層７の第２主面２２側に形成される。
【0152】
ｎ＋カソード層９０はダイオード領域３４に形成され、第１ｎ＋カソード層９１および第２ｎ＋カソード層９２からなる２層構造である。第２ｎ＋カソード層９２はｎバッファ層８と第２主面２２との間に、ｎバッファ層８に接して形成される。第１ｎ＋カソード層９１は第２ｎ＋カソード層９２と第２金属層１１との間に、両者に接して形成される。第１ｎ＋カソード層９１の下面が半導体基板２０の第２主面を構成する。
【0153】
ｐコレクタ層１００ＡはＩＧＢＴ領域３３に形成され、第１ｐコレクタ層１０１Ａおよび第２ｐコレクタ層１０２Ａからなる２層構造である。第２ｐコレクタ層１０２Ａはｎバッファ層８と第２主面２２との間に、ｎバッファ層８に接して形成される。第１ｐコレクタ層１０１Ａは第２ｐコレクタ層１０２Ａと第２金属層１１との間に、両者に接して形成される。第１ｐコレクタ層１０１Ａの下面が半導体基板２０の第２主面を構成する。
【0154】
以下で特に言及しないＲＣ－ＩＧＢＴ１０２１の各層のパラメータは、実施の形態１において対応する各層のパラメータと同様である。ｎ－ドリフト層７、ｎバッファ層８、第１ｎ＋カソード層９１、および第２ｎ＋カソード層９２は、実施の形態１と同様である。
【0155】
ｐベース層６Ａのピーク不純物濃度は、１．０×１０１６ａｔｏｍｓ／ｃｍ３以上１．０×１０１８ａｔｏｍｓ／ｃｍ３以下である。ｐベース層６Ａの接合深さは、ｎ＋エミッタ層２４より深く、ｎ層２６より浅くする。
【0156】
ｎ層２６のピーク不純物濃度は、１．０×１０１５ａｔｏｍｓ／ｃｍ３以上１．０×１０１７ａｔｏｍｓ／ｃｍ３以下である。ｎ層２６の接合深さは、ｐベース層６Ａより０．５μｍ以上１．０μｍ以下程度深くなるようにする。
【0157】
ｎ＋エミッタ層２４のピーク不純物濃度は、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０２１ａｔｏｍｓ／ｃｍ３以下である。ｎ＋エミッタ層２４の接合深さは、０．２μｍ以上１．０μｍ以下とする。
【0158】
ｐ＋層２５の第１金属層５と接触する表面、すなわち第１主面２１における不純物濃度は、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上１．０×１０２１ａｔｏｍｓ／ｃｍ３以下である。ｐ＋層２５の接合深さは、ｎ＋エミッタ層２４の接合深さと同じまたはそれ以上とする。
【0159】
トレンチ４１，４４の深さ、すなわちトレンチ深さＤｔｒｅｎｃｈは、ｎ層２６より深くする。
【0160】
第１ｐコレクタ層１０１Ａは、第２金属層１１と接触する表面、すなわち第２主面２２における不純物濃度が１．０×１０１７ａｔｏｍｓ／ｃｍ３以上１．０×１０１８ａｔｏｍｓ／ｃｍ３以下であり、深さが０．１μｍ以上０．２μｍ以下である。
【0161】
第２ｐコレクタ層１０２Ａは、ピーク不純物濃度が１．０×１０１６ａｔｏｍｓ／ｃｍ３以上１．０×１０２０ａｔｏｍｓ／ｃｍ３以下であり、深さが０．３μｍ以上０．５μｍ以下である。
【0162】
ここで、第１ｎ＋カソード層９１と第２ｎ＋カソード層９２、および第１ｐコレクタ層１０１Ａと第２ｐコレクタ層１０２Ａは、式（１）、（２）、（３）の関係を満足する。但し、式（１）において、Ｒｐ１を第１ｐコレクタ層１０１Ａの飛程（ｍ）と読み替え、Ｒｐ２を第２ｐコレクタ層１０２Ａの飛程（ｍ）と読み替えるものとする。また、式（３）において、Ｄｐ２を第２ｐコレクタ層１０２Ａの単位面積あたりのアトム数（ａｔｏｍｓ／ｃｍ２）と読み替えるものとする。
【0163】
＜Ｇ－２．変形例１＞
図３９は、実施の形態７の変形例１に係るパワー半導体装置であるＲＣ－ＩＧＢＴ１０２２の、図１のＡ－Ａ´線に沿った断面図である。ＲＣ－ＩＧＢＴ１０２２は、ダイオード領域３４の一部にｐカソード層１００が設けられる点でのみ、実施の形態７のＲＣ－ＩＧＢＴ１０２１と異なる。すなわち、ＲＣ－ＩＧＢＴ１０２２において、第２導電型の拡散層であるｐカソード層１００は、ダイオード領域３４の一部においても、ｎバッファ層８および第２金属層１１に接して設けられる。ＲＣ－ＩＧＢＴ１０２２において、ｐカソード層１００は第１ｐカソード層１０１および第２ｐカソード層１０２からなる２層構造である。
図３９は、実施の形態７の変形例１に係るパワー半導体装置であるＲＣ－ＩＧＢＴ１０２２の、図１のＡ－Ａ´線に沿った断面図である。ＲＣ－ＩＧＢＴ１０２２は、ダイオード領域３４の一部にｐカソード層１００が設けられる点でのみ、実施の形態７のＲＣ－ＩＧＢＴ１０２１と異なる。すなわち、ＲＣ－ＩＧＢＴ１０２２において、第２導電型の拡散層であるｐカソード層１００は、ダイオード領域３４の一部においても、ｎバッファ層８および第２金属層１１に接して設けられる。ＲＣ－ＩＧＢＴ１０２２において、ｐカソード層１００は第１ｐカソード層１０１および第２ｐカソード層１０２からなる２層構造である。
【0164】
第２ｐカソード層１０２はｎバッファ層８と第２主面２２との間に、ｎバッファ層８に接して形成される。第１ｐカソード層１０１は第２ｐカソード層１０２と第２金属層１１との間に、両者に接して形成される。第１ｐカソード層１０１の下面が半導体基板２０の第２主面を構成する。
【0165】
ダイオード領域３４における第１ｐカソード層１０１および第２ｐカソード層１０２の不純物濃度および深さなどのパラメータは、ＩＧＢＴ領域３３における第１ｐコレクタ層１０１Ａおよび第２ｐコレクタ層１０２Ａと同様である。
【0166】
＜Ｇ－３．変形例２＞
図４０は、実施の形態７の変形例２に係るパワー半導体装置であるＲＣ－ＩＧＢＴ１０２３の、図１のＡ－Ａ´線に沿った断面図である。ＲＣ－ＩＧＢＴ１０２３は、ＩＧＢＴ領域３３においてｐコレクタ層１００Ａが第２ｐコレクタ層１０２Ａの１層で構成され、ダイオード領域３４においてｐカソード層１００が第２ｐカソード層１０２の１層で構成される点でのみ、実施の形態７の変形例１に係るＲＣ－ＩＧＢＴ１０２２と異なる。
図４０は、実施の形態７の変形例２に係るパワー半導体装置であるＲＣ－ＩＧＢＴ１０２３の、図１のＡ－Ａ´線に沿った断面図である。ＲＣ－ＩＧＢＴ１０２３は、ＩＧＢＴ領域３３においてｐコレクタ層１００Ａが第２ｐコレクタ層１０２Ａの１層で構成され、ダイオード領域３４においてｐカソード層１００が第２ｐカソード層１０２の１層で構成される点でのみ、実施の形態７の変形例１に係るＲＣ－ＩＧＢＴ１０２２と異なる。
【0167】
ＲＣ－ＩＧＢＴ１０２３における第２ｐコレクタ層１０２Ａおよび第２ｐカソード層１０２は、第２主面２２における不純物濃度が１．０×１０１７ａｔｏｍｓ／ｃｍ３以上１．０×１０１９ａｔｏｍｓ／ｃｍ３以下であり、深さが０．３μｍ以上０．５μｍ以下である。
【0168】
＜Ｇ－４．効果＞
実施の形態７およびその変形例１，２に係るＲＣ－ＩＧＢＴ１０２１，１０２２，１０２３は、実施の形態４で説明したＲＦＣダイオード１００１の製造方法と同様にして、ＩＧＢＴ領域３３におけるコレクタ構造およびダイオード領域３４におけるカソード構造が式（１）、（２）、（３）の関係を満足するように構成される。従って、ＲＣ－ＩＧＢＴ１０２１，１０２２，１０２３においても、オン電圧ＶＦとスイッチングロスＥＲＥＣのトレードオフ特性を従来のライフタイム制御手法によらず高速側へ制御すると共に、低オフロス化、破壊耐量向上および熱的安定性が実現される。
実施の形態７およびその変形例１，２に係るＲＣ－ＩＧＢＴ１０２１，１０２２，１０２３は、実施の形態４で説明したＲＦＣダイオード１００１の製造方法と同様にして、ＩＧＢＴ領域３３におけるコレクタ構造およびダイオード領域３４におけるカソード構造が式（１）、（２）、（３）の関係を満足するように構成される。従って、ＲＣ－ＩＧＢＴ１０２１，１０２２，１０２３においても、オン電圧ＶＦとスイッチングロスＥＲＥＣのトレードオフ特性を従来のライフタイム制御手法によらず高速側へ制御すると共に、低オフロス化、破壊耐量向上および熱的安定性が実現される。
【0169】
＜Ｈ．実施の形態８＞
＜Ｈ－１．構成＞
図４１は、実施の形態８に係るパワー半導体装置であるＲＣ－ＩＧＢＴ１０２４の、図１のＡ－Ａ´線に沿った断面図である。ＲＣ－ＩＧＢＴ１０２４は、ダイオード領域３４においてｐ＋層２５がない点でのみ実施の形態７に係るＲＣ－ＩＧＢＴ１０２１と異なる。すなわち、ＲＣ－ＩＧＢＴ１０２４ではダイオード領域３４においてｐベース層６Ａが第１金属層５と接する。
＜Ｈ－１．構成＞
図４１は、実施の形態８に係るパワー半導体装置であるＲＣ－ＩＧＢＴ１０２４の、図１のＡ－Ａ´線に沿った断面図である。ＲＣ－ＩＧＢＴ１０２４は、ダイオード領域３４においてｐ＋層２５がない点でのみ実施の形態７に係るＲＣ－ＩＧＢＴ１０２１と異なる。すなわち、ＲＣ－ＩＧＢＴ１０２４ではダイオード領域３４においてｐベース層６Ａが第１金属層５と接する。
【0170】
ＲＣ－ＩＧＢＴ１０２４の各拡散層およびトレンチは、以下のパラメータになるように設定する。
【0171】
ＩＧＢＴ領域３３におけるｐベース層６Ａについて、パラメータは以下の通りである。ピーク不純物濃度は１．０×１０１６ａｔｏｍｓ／ｃｍ３以上１．０×１０１８ａｔｏｍｓ／ｃｍ３以下とする。接合深さは、ｎ＋エミッタ層２４より深く、ｎ層２６より浅くする。
【0172】
ダイオード領域３４におけるｐベース層６Ａについて、パラメータは以下の通りである。ｐベース層６Ａの第１金属層５と接触する表面、すなわち第１主面２１における不純物濃度は、１．０×１０１６ａｔｏｍｓ／ｃｍ３以上とする。ピーク不純物濃度は２．０×１０１６ａｔｏｍｓ／ｃｍ３以上１．０×１０１８ａｔｏｍｓ／ｃｍ３以下とする。接合深さは、ｎ＋エミッタ層２４より深く、ｎ層２６より浅くする。
【0173】
その他、ｎ層２６、ｎ＋エミッタ層２４、トレンチ深さ、ｎバッファ層８、第１ｎ＋カソード層９１、第２ｎ＋カソード層９２、第１ｐコレクタ層１０１Ａ、および第２ｐコレクタ層１０２Ａに関するパラメータは実施の形態７と同様である。
【0174】
＜Ｈ－２．変形例１＞
図４２は、実施の形態８の変形例１に係るパワー半導体装置であるＲＣ－ＩＧＢＴ１０２５の、図１のＡ－Ａ´線に沿った断面図である。ＲＣ－ＩＧＢＴ１０２５は、ダイオード領域３４の一部にｐカソード層１００が設けられる点でのみ、実施の形態７のＲＣ－ＩＧＢＴ１０２１と異なる。ＲＣ－ＩＧＢＴ１０２２において、ｐカソード層１００は第１ｐカソード層１０１および第２ｐカソード層１０２からなる２層構造である。
図４２は、実施の形態８の変形例１に係るパワー半導体装置であるＲＣ－ＩＧＢＴ１０２５の、図１のＡ－Ａ´線に沿った断面図である。ＲＣ－ＩＧＢＴ１０２５は、ダイオード領域３４の一部にｐカソード層１００が設けられる点でのみ、実施の形態７のＲＣ－ＩＧＢＴ１０２１と異なる。ＲＣ－ＩＧＢＴ１０２２において、ｐカソード層１００は第１ｐカソード層１０１および第２ｐカソード層１０２からなる２層構造である。
【0175】
第２ｐカソード層１０２はｎバッファ層８と第２主面２２との間に、ｎバッファ層８に接して形成される。第１ｐカソード層１０１は第２ｐカソード層１０２と第２金属層１１との間に、両者に接して形成される。第１ｐカソード層１０１の下面が半導体基板２０の第２主面を構成する。
【0176】
ダイオード領域３４における第１ｐカソード層１０１および第２ｐカソード層１０２の不純物濃度および深さなどのパラメータは、ＩＧＢＴ領域３３における第１ｐコレクタ層１０１Ａおよび第２ｐコレクタ層１０２Ａと同様である。
【0177】
＜Ｈ－３．変形例２＞
図４３は、実施の形態８の変形例２に係るパワー半導体装置であるＲＣ－ＩＧＢＴ１０２６の、図１のＡ－Ａ´線に沿った断面図である。ＲＣ－ＩＧＢＴ１０２６は、ＩＧＢＴ領域３３においてｐコレクタ層１００Ａが第２ｐコレクタ層１０２Ａの１層で構成され、ダイオード領域３４においてｐカソード層１００が第２ｐカソード層１０２の１層で構成される点でのみ、実施の形態８の変形例１に係るＲＣ－ＩＧＢＴ１０２５と異なる。
図４３は、実施の形態８の変形例２に係るパワー半導体装置であるＲＣ－ＩＧＢＴ１０２６の、図１のＡ－Ａ´線に沿った断面図である。ＲＣ－ＩＧＢＴ１０２６は、ＩＧＢＴ領域３３においてｐコレクタ層１００Ａが第２ｐコレクタ層１０２Ａの１層で構成され、ダイオード領域３４においてｐカソード層１００が第２ｐカソード層１０２の１層で構成される点でのみ、実施の形態８の変形例１に係るＲＣ－ＩＧＢＴ１０２５と異なる。
【0178】
ＲＣ－ＩＧＢＴ１０２６における第２ｐコレクタ層１０２Ａおよび第２ｐカソード層１０２は、第２主面２２における表面不純物濃度が１．０×１０１７ａｔｏｍｓ／ｃｍ３以上１．０×１０１９ａｔｏｍｓ／ｃｍ３以下であり、深さが０．３μｍ以上０．５μｍ以下である。
【0179】
＜Ｈ－４．効果＞
実施の形態８およびその変形例１，２に係るＲＣ－ＩＧＢＴ１０２４，１０２５，１０２６は、実施の形態４で説明したＲＦＣダイオード１００１の製造方法と同様にして、ＩＧＢＴ領域３３におけるコレクタ構造およびダイオード領域３４におけるカソード構造が式（１）、（２）、（３）の関係を満足するように構成される。従って、ＲＣ－ＩＧＢＴ１０２４，１０２５，１０２６においても、オン電圧ＶＦとスイッチングロスＥＲＥＣのトレードオフ特性を従来のライフタイム制御手法によらず高速側へ制御すると共に、低オフロス化、破壊耐量向上および熱的安定性を実現することが可能である。
実施の形態８およびその変形例１，２に係るＲＣ－ＩＧＢＴ１０２４，１０２５，１０２６は、実施の形態４で説明したＲＦＣダイオード１００１の製造方法と同様にして、ＩＧＢＴ領域３３におけるコレクタ構造およびダイオード領域３４におけるカソード構造が式（１）、（２）、（３）の関係を満足するように構成される。従って、ＲＣ－ＩＧＢＴ１０２４，１０２５，１０２６においても、オン電圧ＶＦとスイッチングロスＥＲＥＣのトレードオフ特性を従来のライフタイム制御手法によらず高速側へ制御すると共に、低オフロス化、破壊耐量向上および熱的安定性を実現することが可能である。
【0180】
また、ｐ＋層２５がないことにより、ＲＣ－ＩＧＢＴ１０２４，１０２５，１０２６のダイオード領域３４は、図３に示される実施の形態１に係るＲＦＣダイオード１００１のｐｉｎダイオード領域３１、および図３４に示される実施の形態６に係るｐｉｎダイオード１０１１と同じ性能を実現することができる。
【0181】
＜Ｉ．実施の形態９＞
＜Ｉ－１．構成＞
図４４は、実施の形態９に係るパワー半導体装置であるＲＣ－ＩＧＢＴ１０２７の、図１のＡ－Ａ´線に沿った断面図である。ＲＣ－ＩＧＢＴ１０２７は、ｎバッファ層８０が実施の形態３に係るＲＦＣダイオード１００３と同様に第１ｎバッファ層８１と第２ｎバッファ層８２の２層構造で構成される点でのみ、実施の形態７のＲＣ－ＩＧＢＴ１０２１と異なる。
＜Ｉ－１．構成＞
図４４は、実施の形態９に係るパワー半導体装置であるＲＣ－ＩＧＢＴ１０２７の、図１のＡ－Ａ´線に沿った断面図である。ＲＣ－ＩＧＢＴ１０２７は、ｎバッファ層８０が実施の形態３に係るＲＦＣダイオード１００３と同様に第１ｎバッファ層８１と第２ｎバッファ層８２の２層構造で構成される点でのみ、実施の形態７のＲＣ－ＩＧＢＴ１０２１と異なる。
【0182】
第１ｎバッファ層８１と第２ｎバッファ層８２のパラメータは、実施の形態３に係るＲＦＣダイオード１００３におけるものと同様である。
【0183】
＜Ｉ－２．変形例１＞
図４５は、実施の形態９の変形例１に係るパワー半導体装置であるＲＣ－ＩＧＢＴ１０２８の、図１のＡ－Ａ´線に沿った断面図である。ＲＣ－ＩＧＢＴ１０２８は、ダイオード領域３４の一部にｐカソード層１００が設けられる点でのみ、実施の形態９のＲＣ－ＩＧＢＴ１０２７と異なる。ＲＣ－ＩＧＢＴ１０２８において、ｐカソード層１００は第１ｐカソード層１０１および第２ｐカソード層１０２からなる２層構造である。
図４５は、実施の形態９の変形例１に係るパワー半導体装置であるＲＣ－ＩＧＢＴ１０２８の、図１のＡ－Ａ´線に沿った断面図である。ＲＣ－ＩＧＢＴ１０２８は、ダイオード領域３４の一部にｐカソード層１００が設けられる点でのみ、実施の形態９のＲＣ－ＩＧＢＴ１０２７と異なる。ＲＣ－ＩＧＢＴ１０２８において、ｐカソード層１００は第１ｐカソード層１０１および第２ｐカソード層１０２からなる２層構造である。
【0184】
第２ｐカソード層１０２はｎバッファ層８と第２主面２２との間に、ｎバッファ層８に接して形成される。第１ｐカソード層１０１は第２ｐカソード層１０２と第２金属層１１との間に、両者に接して形成される。第１ｐカソード層１０１の下面が半導体基板２０の第２主面を構成する。
【0185】
ダイオード領域３４における第１ｐカソード層１０１および第２ｐカソード層１０２の不純物濃度および深さなどのパラメータは、ＩＧＢＴ領域３３における第１ｐコレクタ層１０１Ａおよび第２ｐコレクタ層１０２Ａと同様である。
【0186】
＜Ｉ－３．変形例２＞
図４６は、実施の形態９の変形例２に係るパワー半導体装置であるＲＣ－ＩＧＢＴ１０２９の、図１のＡ－Ａ´線に沿った断面図である。ＲＣ－ＩＧＢＴ１０２９は、ＩＧＢＴ領域３３においてｐコレクタ層１００Ａが第２ｐコレクタ層１０２Ａの１層で構成され、ダイオード領域３４においてｐカソード層１００が第２ｐカソード層１０２の１層で構成される点でのみ、実施の形態９の変形例１に係るＲＣ－ＩＧＢＴ１０２８と異なる。
図４６は、実施の形態９の変形例２に係るパワー半導体装置であるＲＣ－ＩＧＢＴ１０２９の、図１のＡ－Ａ´線に沿った断面図である。ＲＣ－ＩＧＢＴ１０２９は、ＩＧＢＴ領域３３においてｐコレクタ層１００Ａが第２ｐコレクタ層１０２Ａの１層で構成され、ダイオード領域３４においてｐカソード層１００が第２ｐカソード層１０２の１層で構成される点でのみ、実施の形態９の変形例１に係るＲＣ－ＩＧＢＴ１０２８と異なる。
【0187】
ＲＣ－ＩＧＢＴ１０２９における第２ｐコレクタ層１０２Ａおよび第２ｐカソード層１０２は、第２主面２２における表面不純物濃度が１．０×１０１７ａｔｏｍｓ／ｃｍ３以上１．０×１０１９ａｔｏｍｓ／ｃｍ３以下であり、深さが０．３μｍ以上０．５μｍ以下である。
【0188】
＜Ｉ－４．効果＞
実施の形態９およびその変形例１，２に係るＲＣ－ＩＧＢＴ１０２７，１０２８，１０２９は、実施の形態３に係るＲＦＣダイオード１００３と同様の第１ｎバッファ層８１および第２ｎバッファ層８２を備える。第２ｎバッファ層８２では、格子間Ｓｉ対によるトラップＢが主なトラップ成分となる。従って、ＲＣ－ＩＧＢＴ１０２７，１０２８，１０２９によれば、ＲＦＣダイオード１００３と同様に、オン電圧ＶＦとスイッチングロスＥＲＥＣのトレードオフ特性を従来のライフタイム制御手法によらず高速側へ制御すると共に、低オフロス化、破壊耐量向上および熱的安定性を実現する。
実施の形態９およびその変形例１，２に係るＲＣ－ＩＧＢＴ１０２７，１０２８，１０２９は、実施の形態３に係るＲＦＣダイオード１００３と同様の第１ｎバッファ層８１および第２ｎバッファ層８２を備える。第２ｎバッファ層８２では、格子間Ｓｉ対によるトラップＢが主なトラップ成分となる。従って、ＲＣ－ＩＧＢＴ１０２７，１０２８，１０２９によれば、ＲＦＣダイオード１００３と同様に、オン電圧ＶＦとスイッチングロスＥＲＥＣのトレードオフ特性を従来のライフタイム制御手法によらず高速側へ制御すると共に、低オフロス化、破壊耐量向上および熱的安定性を実現する。
【0189】
＜Ｊ．実施の形態１０＞
＜Ｊ－１．構成＞
図４７は、実施の形態１０に係るパワー半導体装置であるＲＣ－ＩＧＢＴ１０３０の、図１のＡ－Ａ´線に沿った断面図である。ＲＣ－ＩＧＢＴ１０３０は、ダイオード領域３４においてｐ＋層２５がない点でのみ実施の形態９に係るＲＣ－ＩＧＢＴ１０２７と異なる。すなわち、ＲＣ－ＩＧＢＴ１０３０ではダイオード領域３４においてｐベース層６Ａが第１金属層５と接する。
＜Ｊ－１．構成＞
図４７は、実施の形態１０に係るパワー半導体装置であるＲＣ－ＩＧＢＴ１０３０の、図１のＡ－Ａ´線に沿った断面図である。ＲＣ－ＩＧＢＴ１０３０は、ダイオード領域３４においてｐ＋層２５がない点でのみ実施の形態９に係るＲＣ－ＩＧＢＴ１０２７と異なる。すなわち、ＲＣ－ＩＧＢＴ１０３０ではダイオード領域３４においてｐベース層６Ａが第１金属層５と接する。
【0190】
ＲＣ－ＩＧＢＴ１０３０の各拡散層およびトレンチに関するパラメータは以下の通りである。ＩＧＢＴ領域３３およびダイオード領域３４におけるｐベース層６Ａは、実施の形態８と同様である。ｎ層２６、ｎ＋エミッタ層２４、トレンチ深さＤｔｒｅｎｃｈ、第１ｎバッファ層８１、第２ｎバッファ層８２、第１ｎ＋カソード層９１、第２ｎ＋カソード層９２、第１ｐコレクタ層１０１Ａおよび第２ｐコレクタ層１０２Ａは実施の形態９と同様である。
【0191】
＜Ｊ－２．変形例１＞
図４８は、実施の形態１０の変形例１に係るパワー半導体装置であるＲＣ－ＩＧＢＴ１０３１の、図１のＡ－Ａ´線に沿った断面図である。ＲＣ－ＩＧＢＴ１０３１は、ダイオード領域３４の一部にｐカソード層１００が設けられる点でのみ、実施の形態１０のＲＣ－ＩＧＢＴ１０３０と異なる。ＲＣ－ＩＧＢＴ１０３０において、ｐカソード層１００は第１ｐカソード層１０１および第２ｐカソード層１０２からなる２層構造である。
図４８は、実施の形態１０の変形例１に係るパワー半導体装置であるＲＣ－ＩＧＢＴ１０３１の、図１のＡ－Ａ´線に沿った断面図である。ＲＣ－ＩＧＢＴ１０３１は、ダイオード領域３４の一部にｐカソード層１００が設けられる点でのみ、実施の形態１０のＲＣ－ＩＧＢＴ１０３０と異なる。ＲＣ－ＩＧＢＴ１０３０において、ｐカソード層１００は第１ｐカソード層１０１および第２ｐカソード層１０２からなる２層構造である。
【0192】
第２ｐカソード層１０２はｎバッファ層８と第２主面２２との間に、ｎバッファ層８に接して形成される。第１ｐカソード層１０１は第２ｐカソード層１０２と第２金属層１１との間に、両者に接して形成される。第１ｐカソード層１０１の下面が半導体基板２０の第２主面を構成する。
【0193】
ダイオード領域３４における第１ｐカソード層１０１および第２ｐカソード層１０２の不純物濃度および深さなどのパラメータは、ＩＧＢＴ領域３３における第１ｐコレクタ層１０１Ａおよび第２ｐコレクタ層１０２Ａと同様である。
【0194】
＜Ｊ－３．変形例２＞
図４９は、実施の形態１０の変形例２に係るパワー半導体装置であるＲＣ－ＩＧＢＴ１０３２の、図１のＡ－Ａ´線に沿った断面図である。ＲＣ－ＩＧＢＴ１０３２は、ＩＧＢＴ領域３３においてｐコレクタ層１００Ａが第２ｐコレクタ層１０２Ａの１層で構成され、ダイオード領域３４においてｐカソード層１００が第２ｐカソード層１０２の１層で構成される点でのみ、実施の形態１０の変形例１に係るＲＣ－ＩＧＢＴ１０３１と異なる。
図４９は、実施の形態１０の変形例２に係るパワー半導体装置であるＲＣ－ＩＧＢＴ１０３２の、図１のＡ－Ａ´線に沿った断面図である。ＲＣ－ＩＧＢＴ１０３２は、ＩＧＢＴ領域３３においてｐコレクタ層１００Ａが第２ｐコレクタ層１０２Ａの１層で構成され、ダイオード領域３４においてｐカソード層１００が第２ｐカソード層１０２の１層で構成される点でのみ、実施の形態１０の変形例１に係るＲＣ－ＩＧＢＴ１０３１と異なる。
【0195】
ＲＣ－ＩＧＢＴ１０３１における第２ｐコレクタ層１０２Ａおよび第２ｐカソード層１０２は、第２主面２２における不純物濃度が１．０×１０１７ａｔｏｍｓ／ｃｍ３以上１．０×１０１９ａｔｏｍｓ／ｃｍ３以下であり、深さが０．３μｍ以上０．５μｍ以下である。
【0196】
＜Ｊ－４．効果＞
実施の形態１０およびその変形例１，２に係るＲＣ－ＩＧＢＴ１０３０，１０３１，１０３２は、実施の形態３に係るＲＦＣダイオード１００３と同様の第１ｎバッファ層８１および第２ｎバッファ層８２を備える。第２ｎバッファ層８２では、格子間Ｓｉ対によるトラップＢが主なトラップ成分となる。従って、ＲＣ－ＩＧＢＴ１０２７，１０２８，１０２９によれば、ＲＦＣダイオード１００３と同様に、オン電圧ＶＦとスイッチングロスＥＲＥＣのトレードオフ特性を従来のライフタイム制御手法によらず高速側へ制御すると共に、低オフロス化、破壊耐量向上および熱的安定性を実現する。
実施の形態１０およびその変形例１，２に係るＲＣ－ＩＧＢＴ１０３０，１０３１，１０３２は、実施の形態３に係るＲＦＣダイオード１００３と同様の第１ｎバッファ層８１および第２ｎバッファ層８２を備える。第２ｎバッファ層８２では、格子間Ｓｉ対によるトラップＢが主なトラップ成分となる。従って、ＲＣ－ＩＧＢＴ１０２７，１０２８，１０２９によれば、ＲＦＣダイオード１００３と同様に、オン電圧ＶＦとスイッチングロスＥＲＥＣのトレードオフ特性を従来のライフタイム制御手法によらず高速側へ制御すると共に、低オフロス化、破壊耐量向上および熱的安定性を実現する。
【0197】
また、ｐ＋層２５がないことにより、ＲＣ－ＩＧＢＴ１０３０，１０３１，１０３２のダイオード領域３４は、図３に示される実施の形態１に係るＲＦＣダイオード１００１のｐｉｎダイオード領域３１、および図３４に示される実施の形態６に係るｐｉｎダイオード１０１１と同じ性能を実現することができる。
【0198】
【0199】
ＩＧＢＴ１０３３は、実施の形態９に係るＲＣ－ＩＧＢＴ１０２７のＩＧＢＴ領域３３における構成と類似している。
【0200】
ＩＧＢＴ１０３３におけるｎ－ドリフト層７は、実施の形態９に係るＲＣ－ＩＧＢＴ１０２７におけるｎ－ドリフト層７と同様である。
【0201】
ＩＧＢＴ１０３３において、トレンチ４１内のゲート電極４３の一部がエミッタ電位である第１金属層５と同電位である。これにより、ＩＧＢＴの飽和電流密度が抑制される。また、容量特性を制御することにり、無負荷短絡状態での発振が抑制される。その結果、短絡耐量が向上する他、エミッタ側のキャリア濃度向上による低ＯＮ電圧化が実現する。
【0202】
ＩＧＢＴ１０３３におけるｐベース層６Ａ、ｎ層２６、ｎ＋エミッタ層２４、ｐ＋層２５、第１ｎバッファ層８１、第２ｎバッファ層８２、第１ｐコレクタ層１０１Ａ、第２ｐコレクタ層１０２Ａ、およびトレンチ深さＤｔｒｅｎｃｈは、実施の形態９に係るＲＣ－ＩＧＢＴ１０２７におけるそれらと同様である。
【0203】
＜Ｋ－２．効果＞
実施の形態１１に係るパワー半導体装置であるＩＧＢＴ１０３３は、互いに対向する第１主面２１および第２主面２２を有する半導体基板２０と、半導体基板２０の第１主面２１上に設けられた第１金属層５と、半導体基板２０の第２主面２２上に設けられた第２金属層１１と、を備える。半導体基板２０は、第１導電型のドリフト層であるｎ－ドリフト層７と、ｎ－ドリフト層７と第２主面２２との間に設けられた第１導電型のバッファ層であるｎバッファ層８と、ｎバッファ層８と第２主面２２との間に設けられた第２導電型のコレクタ層であるｐコレクタ層１００Ａとを備える。ｎバッファ層８は、第２金属層１１に接する第１バッファ層である第１ｎバッファ層８１と、ｎ－ドリフト層７に接する第２バッファ層である第２ｎバッファ層８２とを備える。第２ｎバッファ層８２中の結晶欠陥は、フォトルミネッセンス法で検出される第２格子欠陥であるトラップＢおよび第３格子欠陥であるトラップＣである。
実施の形態１１に係るパワー半導体装置であるＩＧＢＴ１０３３は、互いに対向する第１主面２１および第２主面２２を有する半導体基板２０と、半導体基板２０の第１主面２１上に設けられた第１金属層５と、半導体基板２０の第２主面２２上に設けられた第２金属層１１と、を備える。半導体基板２０は、第１導電型のドリフト層であるｎ－ドリフト層７と、ｎ－ドリフト層７と第２主面２２との間に設けられた第１導電型のバッファ層であるｎバッファ層８と、ｎバッファ層８と第２主面２２との間に設けられた第２導電型のコレクタ層であるｐコレクタ層１００Ａとを備える。ｎバッファ層８は、第２金属層１１に接する第１バッファ層である第１ｎバッファ層８１と、ｎ－ドリフト層７に接する第２バッファ層である第２ｎバッファ層８２とを備える。第２ｎバッファ層８２中の結晶欠陥は、フォトルミネッセンス法で検出される第２格子欠陥であるトラップＢおよび第３格子欠陥であるトラップＣである。
【0204】
このように、ＩＧＢＴ１０３３は、実施の形態３に係るＲＦＣダイオード１００３と同様の第１ｎバッファ層８１および第２ｎバッファ層８２を備える。第２ｎバッファ層８２では、格子間Ｓｉ対によるトラップＢが主なトラップ成分となる。従って、ＩＧＢＴ１０３３によれば、ＲＦＣダイオード１００３と同様に、オン電圧ＶＦとスイッチングロスＥＲＥＣのトレードオフ特性を従来のライフタイム制御手法によらず高速側へ制御すると共に、低オフロス化、破壊耐量向上および熱的安定性を実現する。
【0205】
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【符号の説明】
【0206】
５ 第１金属層、５Ａ アルミ配線、６ ｐアノード層、６Ａ ｐベース層、７ ｎ－ドリフト層、８，８０ ｎバッファ層、９，９０ ｎ＋カソード層、１０，１００ ｐカソード層、１１ 第２金属層、２０ 半導体基板、２１ 第１主面、２２ 第２主面、２３ 表面保護膜、２４ ｎ＋エミッタ層、２５ ｐ＋層、２６ ｎ層、２９ 層間絶縁膜、３１ ｐｉｎダイオード領域、３２ ｐｎｐトランジスタ領域、３３ ＩＧＢＴ領域、３４ ダイオード領域、４１ トレンチ、４２ ゲート絶縁膜、４３ ゲート電極、４４ トレンチ、４５ ダミーゲート電極、４６，４７ パッシベーション膜、５２ ｐ層、５５ ゲッタリング層、５６ ｎ＋層、６２，６８ 酸化膜、６３ ＴＥＯＳ層、６４,６５ ドープドポリシリコン層、８１ 第１ｎバッファ層、８２ 第２ｎバッファ層、９１ 第１ｎ＋カソード層、９２ 第２ｎ＋カソード層、９３ 第３ｎ＋カソード層、１００Ａ ｐコレクタ層、１０１ 第１ｐカソード層、１０１Ａ 第１ｐコレクタ層、１０２ 第２ｐカソード層、１０２Ａ 第２ｐコレクタ層、１０００，１００１，１００２，１００３ ＲＦＣダイオード、１０１０，１０１１，１０１２ ｐｉｎダイオード、１０２１－１０３２ ＲＣ－ＩＧＢＴ、１０３３ ＩＧＢＴ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】