特許 7677444 半導体装置の製造方法および半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-05-07

(45)【発行日】2025-05-15

(54)【発明の名称】半導体装置の製造方法および半導体装置

(51)【国際特許分類】

   H10D 30/01 20250101AFI20250508BHJP

   H10D 84/80 20250101ALI20250508BHJP

   H10D 30/66 20250101ALI20250508BHJP

   H10D 12/00 20250101ALI20250508BHJP

   H10D 8/50 20250101ALI20250508BHJP

   H10D 64/60 20250101ALI20250508BHJP

   H10D 64/23 20250101ALI20250508BHJP

   H01L 21/322 20060101ALI20250508BHJP

【ＦＩ】

H10D30/01 301F

H10D84/80 203D

H10D30/66 103Q

H10D12/00 103S

H10D30/66 101T

H10D8/50 F

H10D8/50 C

H10D8/50 J

H10D30/66 201A

H10D30/01 301H

H10D30/66 102S

H10D64/60

H10D64/23 M

H01L21/322 L

【請求項の数】 21

(21)【出願番号】P 2023559465

(86)(22)【出願日】2022-09-30

(86)【国際出願番号】 JP2022036682

(87)【国際公開番号】W WO2023084939

(87)【国際公開日】2023-05-19

【審査請求日】2023-10-31

(31)【優先権主張番号】P 2021183645

(32)【優先日】2021-11-10

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】吉村 尚

(72)【発明者】

【氏名】下沢 慎

(72)【発明者】

【氏名】窪内 源宜

(72)【発明者】

【氏名】内田 美佐稀

【審査官】杉山 芳弘

(56)【参考文献】

【文献】特開２０１５－１４４２３２（ＪＰ，Ａ）

【文献】特開２０１３－１０５７６０（ＪＰ，Ａ）

【文献】特開２０２０－０３５６９２（ＪＰ，Ａ）

【文献】特開２０１７－０７９２３９（ＪＰ，Ａ）

【文献】中村浩樹、伏見公久，ＴｉＮ０．４合金ターゲットにより形成したスパッタＴｉＮ膜の評価とそのコンタクトへの適用，電子情報通信学会論文誌，日本，電子情報通信学会，1995年05月25日，J78-C-II, No.5，Page.251-258

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ１０Ｄ ３０／０１

Ｈ１０Ｄ ８４／８０

Ｈ１０Ｄ ３０／６６

Ｈ１０Ｄ １２／００

Ｈ１０Ｄ ８／５０

Ｈ１０Ｄ ６４／６０

Ｈ１０Ｄ ６４／２３

Ｈ０１Ｌ ２１／３２２

(57)【特許請求の範囲】

【請求項1】

半導体基板のおもて面側からライフタイム制御領域を形成する段階と、
前記半導体基板のおもて面上に配置された層間絶縁膜を貫通して設けられたコンタクトホールの底面にＴｉをイオン注入する段階と、
アニールで前記コンタクトホールの底面にＴｉシリサイド層を形成する段階と
を備え、
前記コンタクトホールの側壁に、イオン注入されたＴｉが窒化した第１ＴｉＮ層が形成され、
前記第１ＴｉＮ層の厚みは、前記Ｔｉシリサイド層の厚みの１／２未満である
半導体装置の製造方法。

【請求項2】

前記イオン注入する段階において、Ｔｉのドーズ量は１Ｅ１５／ｃｍ^２以上、５Ｅ１７／ｃｍ^２以下である
請求項１に記載の半導体装置の製造方法。

【請求項3】

前記イオン注入する段階において、Ｔｉのドーズ量は１Ｅ１７／ｃｍ^２以下である
請求項１に記載の半導体装置の製造方法。

【請求項4】

前記イオン注入する段階において、Ｔｉの注入加速電圧は１ｋｅＶ以上、１００ｋｅＶ以下である
請求項１に記載の半導体装置の製造方法。

【請求項5】

前記イオン注入する段階において、Ｔｉの注入加速電圧は１５ｋｅＶ以上、３０ｋｅＶ以下である
請求項４に記載の半導体装置の製造方法。

【請求項6】

前記第１ＴｉＮ層の厚みは、前記Ｔｉシリサイド層の厚みの１／５未満である
請求項１に記載の半導体装置の製造方法。

【請求項7】

前記Ｔｉシリサイド層を形成する段階の後に、前記コンタクトホールにＴｉＮをスパッタリングし、アニールで前記第１ＴｉＮ層および前記Ｔｉシリサイド層上に第２ＴｉＮ層を形成する段階をさらに備える
請求項６に記載の半導体装置の製造方法。

【請求項8】

前記第２ＴｉＮ層を形成する段階の後に、前記コンタクトホールに導電性材料を埋め込む段階をさらに備える
請求項７に記載の半導体装置の製造方法。

【請求項9】

レジストマスクを形成する段階と、
前記レジストマスクを介して、前記コンタクトホールの底面にＴｉをイオン注入する段階と、
前記レジストマスクを除去することで、残存するＴｉを除去する段階と
を備える
請求項１に記載の半導体装置の製造方法。

【請求項10】

前記半導体装置は、トランジスタ部およびダイオード部が前記半導体基板に設けられたＲＣ－ＩＧＢＴである
請求項１に記載の半導体装置の製造方法。

【請求項11】

トランジスタ部およびダイオード部を有する半導体基板と、
前記半導体基板のおもて面上に配置され、コンタクトホールが貫通して設けられた層間絶縁膜と
を備え、
前記半導体基板は、前記ダイオード部から前記トランジスタ部の少なくとも一部にわたって、前記半導体基板のおもて面から形成されたライフタイム制御領域を有し、
前記コンタクトホールの底面にＴｉシリサイド層が設けられ、
前記コンタクトホールの側壁には、ＴｉＮ層が前記層間絶縁膜と接して設けられ、
前記ＴｉＮ層は、前記コンタクトホールの側壁に接して設けられた第１ＴｉＮ層と、前記コンタクトホールの側壁において前記第１ＴｉＮ層を覆って設けられた、前記第１ＴｉＮ層と異なる第２ＴｉＮ層とを有する
半導体装置。

【請求項12】

前記第１ＴｉＮ層は、Ｔｉイオンが窒化したＴｉＮの層であり、前記第２ＴｉＮ層は、スパッタリングされたＴｉＮの層である
請求項１１に記載の半導体装置。

【請求項13】

前記第２ＴｉＮ層は、前記Ｔｉシリサイド層の上面に設けられている
請求項１１に記載の半導体装置。

【請求項14】

前記ＴｉＮ層は、前記コンタクトホールの側壁全面を覆う
請求項１１に記載の半導体装置。

【請求項15】

前記ＴｉＮ層は、前記Ｔｉシリサイド層の上面にさらに設けられている
請求項１１または１４に記載の半導体装置。

【請求項16】

前記Ｔｉシリサイド層の厚みは１０ｎｍ以上、１００ｎｍ以下である
請求項１１に記載の半導体装置。

【請求項17】

前記Ｔｉシリサイド層の厚みは２０ｎｍ以上、３０ｎｍ以下である
請求項１６に記載の半導体装置。

【請求項18】

前記コンタクトホールのテーパ角は８０度以上、９０度未満である
請求項１１に記載の半導体装置。

【請求項19】

前記コンタクトホールは、前記半導体基板のおもて面側の第１部分と、前記第１部分上に位置し、前記第１部分とテーパ角が異なる第２部分とを有する
請求項１１に記載の半導体装置。

【請求項20】

前記層間絶縁膜は、前記第１部分に対応する第１層上に、前記第２部分に対応し、前記第１層と異なる材料の第２層が積層された積層構造である
請求項１９に記載の半導体装置。

【請求項21】

前記第１層は、ＨＴＯ膜である
請求項２０に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置の製造方法および半導体装置に関する。

【背景技術】

【0002】

従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のトランジスタ部と、ダイオード部とを同一基板に形成した半導体装置において、ヘリウムイオン等の粒子線を半導体基板の所定深さ位置に照射し、ライフタイムキラーを含むライフタイム制御領域を設ける技術が知られている（例えば、特許文献１参照）。
［先行技術文献］
［特許文献］
［特許文献１］ 特開２０１７－１３５３３９号公報

【解決しようとする課題】

【0003】

このような半導体装置では、トランジスタ部のダイオード部と隣接する境界部において、閾値電圧が低下するという問題がある。

【一般的開示】

【0004】

本発明の第１の態様においては、半導体装置の製造方法を提供する。半導体装置の製造方法は、半導体基板のおもて面側からライフタイム制御領域を形成する段階と、半導体基板のおもて面上に配置された層間絶縁膜を貫通して設けられたコンタクトホールの底面にＴｉをイオン注入する段階と、アニールでコンタクトホールの底面にＴｉシリサイド層を形成する段階とを備える。

【0005】

イオン注入する段階において、Ｔｉのドーズ量は１Ｅ１５／ｃｍ^２以上、５Ｅ１７／ｃｍ^２以下であってよい。

【0006】

イオン注入する段階において、Ｔｉのドーズ量は１Ｅ１７／ｃｍ^２以下であってよい。

【0007】

イオン注入する段階において、Ｔｉの注入加速電圧は１ｋｅＶ以上、１００ｋｅＶ以下であってよい。

【0008】

イオン注入する段階において、Ｔｉの注入加速電圧は１５ｋｅＶ以上、３０ｋｅＶ以下であってよい。

【0009】

コンタクトホールの側壁に、イオン注入されたＴｉが窒化した第１ＴｉＮ層が形成され、第１ＴｉＮ層の厚みは、Ｔｉシリサイド層の厚みの１／２未満であってよい。

【0010】

第１ＴｉＮ層の厚みは、Ｔｉシリサイド層の厚みの１／５未満であってよい。

【0011】

半導体装置の製造方法は、Ｔｉシリサイド層を形成する段階の後に、コンタクトホールにＴｉＮをスパッタリングし、アニールで第１ＴｉＮ層およびＴｉシリサイド層上に第２ＴｉＮ層を形成する段階をさらに備えてよい。

【0012】

半導体装置の製造方法は、第２ＴｉＮ層を形成する段階の後に、コンタクトホールに導電性材料を埋め込む段階をさらに備えてよい。

【0013】

半導体装置の製造方法は、レジストマスクを形成する段階と、レジストマスクを介して、コンタクトホールの底面にＴｉをイオン注入する段階と、レジストマスクを除去することで、残存するＴｉを除去する段階とを備えてよい。

【0014】

半導体装置は、トランジスタ部およびダイオード部が半導体基板に設けられたＲＣ－ＩＧＢＴであってよい。

【0015】

本発明の第２の態様においては、半導体装置を提供する。半導体装置は、トランジスタ部およびダイオード部を有する半導体基板と、半導体基板のおもて面上に配置され、コンタクトホールが貫通して設けられた層間絶縁膜とを備え、半導体基板は、ダイオード部からトランジスタ部の少なくとも一部にわたって、半導体基板のおもて面から形成されたライフタイム制御領域を有し、コンタクトホールの底面にＴｉシリサイド層が設けられ、コンタクトホールの側壁には、ＴｉＮ層が層間絶縁膜と接して設けられている。

【0016】

ＴｉＮ層は、コンタクトホールの側壁全面を覆っていてよい。

【0017】

ＴｉＮ層は、Ｔｉシリサイド層の上面にさらに設けられていてよい。

【0018】

Ｔｉシリサイド層の厚みは１０ｎｍ以上、１００ｎｍ以下であってよい。

【0019】

Ｔｉシリサイド層の厚みは２０ｎｍ以上、３０ｎｍ以下であってよい。

【0020】

コンタクトホールのテーパ角は８０度以上、９０度未満であってよい。

【0021】

コンタクトホールは、半導体基板のおもて面側の第１部分と、第１部分上に位置し、第１部分とテーパ角が異なる第２部分とを有してよい。

【0022】

層間絶縁膜は、第１部分に対応する第１層上に、第２部分に対応し、第１層と異なる材料の第２層が積層された積層構造であってよい。

【0023】

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

【図面の簡単な説明】

【0024】

【図1】実施例に係る半導体装置１００の上面図の一例を示す。

【図2】図１における領域Ａの拡大図の一例を示す。

【図3】図２におけるａ－ａ'断面の一例を示す図である。

【図4A】比較例に係る半導体装置２００の拡大断面図を示す。

【図4B】実施例に係る半導体装置１００の拡大断面図の一例を示す。

【図5A】実施例に係る半導体装置１００の製造方法の一例を示す図である。

【図5B】実施例に係る半導体装置１００の製造方法の一例を示す図である。

【図5C】実施例に係る半導体装置１００の製造方法の他の例を示す図である。

【図6】Ｔｉイオンの注入加速電圧と注入深さとの関係を示す図である。

【図7】実施例に係る半導体装置１００の拡大断面図の一例を示す。

【発明を実施するための形態】

【0025】

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

【0026】

本明細書においては、半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」、「おもて」、「裏」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。

【0027】

本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板のおもて面と平行な面をＸＹ面とし、半導体基板の深さ方向をＺ軸とする。なお、本明細書において、Ｚ軸方向に半導体基板を視た場合について平面視と称する。

【0028】

各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。

【0029】

本明細書では、ＮまたはＰを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ＮやＰに付す＋および－は、それぞれ、それが付されていない層や領域よりも高ドーピング濃度および低ドーピング濃度であることを意味し、＋＋は＋よりも高ドーピング濃度、－－は－よりも低ドーピング濃度であることを意味する。

【0030】

本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化したドーパントの濃度を指す。したがって、その単位は、／ｃｍ^３である。本明細書において、ドナーおよびアクセプタの濃度差（すなわちネットドーピング濃度）をドーピング濃度とする場合がある。この場合、ドーピング濃度はＳＲ法で測定できる。また、ドナーおよびアクセプタの化学濃度をドーピング濃度としてもよい。この場合、ドーピング濃度はＳＩＭＳ法で測定できる。特に限定していなければ、ドーピング濃度として、上記のいずれを用いてもよい。特に限定していなければ、ドーピング領域におけるドーピング濃度分布のピーク値を、当該ドーピング領域におけるドーピング濃度としてよい。

【0031】

また、本明細書においてドーズ量とは、イオン注入を行う際に、ウェーハに注入される単位面積あたりのイオンの個数をいう。したがって、その単位は、／ｃｍ^２である。なお、半導体領域のドーズ量は、その半導体領域の深さ方向にわたってドーピング濃度を積分した積分濃度とすることができる。その積分濃度の単位は、／ｃｍ^２である。したがって、ドーズ量と積分濃度とを同じものとして扱ってよい。積分濃度は、半値幅までの積分値としてもよく、他の半導体領域のスペクトルと重なる場合には、他の半導体領域の影響を除いて導出してよい。

【0032】

よって、本明細書では、ドーピング濃度の高低をドーズ量の高低として読み替えることができる。即ち、一の領域のドーピング濃度が他の領域のドーピング濃度よりも高い場合、当該一の領域のドーズ量が他の領域のドーズ量よりも高いものと理解することができる。

【0033】

図１は、実施例に係る半導体装置１００の上面図の一例を示す。図１においては、各部材を半導体基板１０のおもて面に投影した位置を示している。図１においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。

【0034】

半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、上面視において端辺１０２を有する。本明細書で単に上面視と称した場合、半導体基板１０のおもて面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１０２を有する。図１においては、Ｘ軸およびＹ軸は、何れかの端辺１０２と平行である。またＺ軸は、半導体基板１０のおもて面と垂直である。

【0035】

半導体基板１０には活性領域１６０が設けられている。活性領域１６０は、半導体装置１００が動作した場合に半導体基板１０のおもて面と裏面との間で、深さ方向に主電流が流れる領域である。活性領域１６０の上方にはエミッタ電極が設けられているが、図１では省略している。

【0036】

活性領域１６０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０と、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０とが設けられている。例えば、半導体装置１００は、逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ：Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ）である。なお、半導体装置１００は、ＩＧＢＴであっても、ＭＯＳトランジスタであってもよい。

【0037】

図１の例では、トランジスタ部７０およびダイオード部８０は、半導体基板１０のおもて面における所定の配列方向（本例ではＸ軸方向）に沿って、交互に配置されている。他の例では、活性領域１６０には、トランジスタ部７０だけが設けられていてもよい。

【0038】

図１においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図１ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。

【0039】

図１では、トランジスタ部７０のＹ軸方向の端部は、ダイオード部８０のＹ軸方向の端部よりも端辺１０２側に位置している。また、トランジスタ部７０のＸ軸方向の幅は、ダイオード部８０のＸ軸方向の幅よりも広くなっている。

【0040】

ダイオード部８０は、半導体基板１０の裏面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の裏面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。

【0041】

トランジスタ部７０は、半導体基板１０の裏面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０のおもて面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲートトレンチ部が周期的に配置されている。

【0042】

半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。一例として、半導体装置１００は、ゲートパッド、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺１０２の近傍に配置されている。端辺１０２の近傍とは、上面視における端辺１０２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。

【0043】

ゲート金属層５０は、上面視において活性領域１６０と半導体基板１０の端辺１０２との間に配置されている。ゲート金属層５０は、ゲートトレンチ部とゲートパッドとを接続する。本例のゲート金属層５０は、上面視において活性領域１６０を囲んでいる。上面視においてゲート金属層５０に囲まれた領域を活性領域１６０としてもよい。

【0044】

本例の半導体装置１００は、活性領域１６０と端辺１０２との間に、エッジ終端構造部１６２を備える。本例のエッジ終端構造部１６２は、ゲート金属層５０と端辺１０２との間に配置されている。エッジ終端構造部１６２は、半導体基板１０のおもて面側の電界集中を緩和する。エッジ終端構造部１６２は、複数のガードリングを有してよい。ガードリングは、半導体基板１０のおもて面と接するＰ型の領域である。複数のガードリングを設けることで、活性領域１６０の上面側における空乏層を外側に伸ばすことができ、半導体装置１００の耐圧を向上できる。エッジ終端構造部１６２は、活性領域１６０を囲んで環状に設けられたフィールドプレートおよびリサーフのうちの少なくとも一つをさらに備えていてもよい。

【0045】

図２は、図１における領域Ａの一例を示す拡大図である。領域Ａは、上面視において、半導体装置１００のＹ軸方向負側のエッジ側における、トランジスタ部７０およびダイオード部８０の境界周辺である。

【0046】

トランジスタ部７０は、半導体基板１０の裏面側に設けられたコレクタ領域２２を半導体基板１０のおもて面に投影した領域である。本例のコレクタ領域２２は、一例としてＰ＋型である。トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。トランジスタ部７０は、トランジスタ部７０とダイオード部８０の境界に位置する境界部９０を含む。境界部９０は、トランジスタ部７０内のダイオード部８０と隣接するメサ部に設けられた、トランジスタとして動作しない領域である。

【0047】

ダイオード部８０は、半導体基板１０の裏面側に設けられたカソード領域８２を半導体基板１０のおもて面に投影した領域である。本例のカソード領域８２は、一例としてＮ＋型である。ダイオード部８０は、半導体基板１０のおもて面においてトランジスタ部７０と隣接して設けられた還流ダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含む。

【0048】

半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０は、シリコン基板である。

【0049】

本例の半導体装置１００は、半導体基板１０のおもて面において、ゲートトレンチ部４０と、ダミートレンチ部３０と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５と、ウェル領域１７とを備える。また、本例の半導体装置１００は、半導体基板１０のおもて面の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。

【0050】

エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、エミッタ領域１２、ベース領域１４、コンタクト領域１５およびウェル領域１７の上方に設けられている。また、ゲート金属層５０は、ゲートトレンチ部４０およびウェル領域１７の上方に設けられている。

【0051】

エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。エミッタ電極５２の少なくとも一部の領域は、アルミニウム、アルミニウム－シリコン合金、またはアルミニウム－シリコン－銅合金で形成されてよい。ゲート金属層５０の少なくとも一部の領域は、アルミニウム、アルミニウム‐シリコン合金、またはアルミニウム‐シリコン－銅合金で形成されてよい。エミッタ電極５２およびゲート金属層５０は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよい。エミッタ電極５２およびゲート金属層５０は、互いに分離して設けられる。

【0052】

エミッタ電極５２およびゲート金属層５０は、層間絶縁膜３８を挟んで、半導体基板１０の上方に設けられる。層間絶縁膜３８は、図２では省略されている。層間絶縁膜３８には、コンタクトホール５４、コンタクトホール５５およびコンタクトホール５６が貫通して設けられている。

【0053】

コンタクトホール５５は、トランジスタ部７０のゲートトレンチ部４０内のゲート導電部とゲート金属層５０とを接続する。コンタクトホール５５の内部には、タングステン等で形成されたプラグが設けられていてもよい。

【0054】

コンタクトホール５６は、トランジスタ部７０およびダイオード部８０に設けられるダミートレンチ部３０内のダミー導電部とエミッタ電極５２とを接続する。コンタクトホール５６の内部には、タングステン等で形成されたプラグが設けられていてもよい。

【0055】

接続部２５は、エミッタ電極５２またはゲート金属層５０等のおもて面側電極と、半導体基板１０とを電気的に接続する。一例において、接続部２５は、ゲート金属層５０とゲート導電部との間の、コンタクトホール５５内を含む領域に設けられる。接続部２５は、エミッタ電極５２とダミー導電部との間の、コンタクトホール５６内を含む領域にも設けられている。接続部２５は、タングステンなどの金属や不純物がドープされたポリシリコン等の、導電性を有する材料である。また接続部２５は、窒化チタンなどのバリアメタルを有していてもよい。ここでは、接続部２５は、Ｎ型の不純物がドープされたポリシリコン（Ｎ＋）である。接続部２５は、酸化膜等の絶縁膜等を介して、半導体基板１０のおもて面の上方に設けられる。

【0056】

ゲートトレンチ部４０は、予め定められた配列方向（本例ではＸ軸方向）に沿って予め定められた間隔で配列される。本例のゲートトレンチ部４０は、半導体基板１０のおもて面に平行であって配列方向と垂直な延伸方向（本例ではＹ軸方向）に沿って延伸する２つの延伸部分４１と、２つの延伸部分４１を接続する接続部分４３を有してよい。

【0057】

接続部分４３は、少なくとも一部が曲線状に形成されることが好ましい。ゲートトレンチ部４０の２つの延伸部分４１の端部を接続することで、延伸部分４１の端部における電界集中を緩和できる。ゲートトレンチ部４０の接続部分４３において、ゲート金属層５０がゲート導電部と接続されてよい。

【0058】

ダミートレンチ部３０は、その内部に設けられるダミー導電部がエミッタ電極５２と電気的に接続されたトレンチ部である。ダミートレンチ部３０は、ゲートトレンチ部４０と同様に、予め定められた配列方向（本例ではＸ軸方向）に沿って予め定められた間隔で配列される。本例のダミートレンチ部３０は、ゲートトレンチ部４０と同様に、半導体基板１０のおもて面においてＵ字形状を有してよい。即ち、ダミートレンチ部３０は、延伸方向に沿って延伸する２つの延伸部分３１と、２つの延伸部分３１を接続する接続部分３３を有してよい。

【0059】

本例のトランジスタ部７０は、１つのゲートトレンチ部４０と１つのダミートレンチ部３０とを繰り返し配列させた構造を有する。即ち、本例のトランジスタ部７０は、１：１の比率でゲートトレンチ部４０とダミートレンチ部３０を有している。例えば、トランジスタ部７０は、２本の延伸部分４１の間に１本の延伸部分３１を有する。また、トランジスタ部７０は、ゲートトレンチ部４０と隣接して、２本の延伸部分３１を有している。

【0060】

但し、ゲートトレンチ部４０とダミートレンチ部３０の比率は本例に限定されない。ゲートトレンチ部４０とダミートレンチ部３０の比率は、２：３であってもよく、２：４であってもよい。また、トランジスタ部７０においてダミートレンチ部３０を設けず、全てゲートトレンチ部４０としたいわゆるフルゲート構造としてもよい。

【0061】

ウェル領域１７は、後述するドリフト領域１８よりも半導体基板１０のおもて面側に設けられる。ウェル領域１７は、半導体装置１００のエッジ側に設けられるウェル領域の一例である。ウェル領域１７は、一例としてＰ＋型である。ウェル領域１７は、ゲート金属層５０が設けられる側の活性領域の端部から、予め定められた範囲で形成される。ウェル領域１７の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート金属層５０側の一部の領域は、ウェル領域１７に形成される。ゲートトレンチ部４０およびダミートレンチ部３０の延伸方向の端の底は、ウェル領域１７に覆われてよい。

【0062】

コンタクトホール５４は、トランジスタ部７０において、エミッタ領域１２およびコンタクト領域１５の各領域の上方に形成される。コンタクトホール５４は、ダイオード部８０において、ベース領域１４の上方に設けられる。いずれのコンタクトホール５４も、Ｙ軸方向両端に設けられたウェル領域１７の上方には設けられていない。このように、層間絶縁膜には、１または複数のコンタクトホール５４が形成されている。１または複数のコンタクトホール５４は、延伸方向に延伸して設けられてよい。コンタクトホール５４の内部には、後述するプラグ６０が設けられている。

【0063】

境界部９０は、トランジスタ部７０において、ダイオード部８０と隣接する領域である。つまり、境界部９０は、トランジスタ部７０の一部であり、トランジスタ部７０の他の領域と同様の素子構造を有する。境界部９０は、後述するように、半導体基板１０のおもて面側からの粒子線照射により形成されたライフタイム制御領域８５が設けられた領域である。

【0064】

メサ部７１およびメサ部８１およびメサ部９１は、半導体基板１０のおもて面と平行な面内において、トレンチ部に隣接して設けられたメサ部である。メサ部とは、隣り合う２つのトレンチ部に挟まれた半導体基板１０の部分であって、半導体基板１０のおもて面から、各トレンチ部の最も深い底部の深さまでの部分であってよい。各トレンチ部の延伸部分を１つのトレンチ部としてよい。即ち、２つの延伸部分に挟まれる領域をメサ部としてよい。

【0065】

メサ部７１は、トランジスタ部７０において、ダミートレンチ部３０またはゲートトレンチ部４０の少なくとも１つに隣接して設けられる。メサ部７１は、半導体基板１０のおもて面において、ウェル領域１７と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５とを有する。メサ部７１では、エミッタ領域１２およびコンタクト領域１５が延伸方向において交互に設けられている。

【0066】

メサ部８１は、ダイオード部８０において、隣り合うダミートレンチ部３０に挟まれた領域に設けられる。本例のメサ部８１は、半導体基板１０のおもて面において、ベース領域１４を有し、Ｙ軸方向の負側においてウェル領域１７を有する。メサ部８１には、ベース領域１４のおもて面にコンタクト領域１５が設けられていてもよい。

【0067】

ベース領域１４は、トランジスタ部７０およびダイオード部８０において、半導体基板１０のおもて面側に設けられた領域である。ベース領域１４は、一例としてＰ－型である。ベース領域１４は、半導体基板１０のおもて面において、メサ部７１のＹ軸方向における両端部に設けられてよい。なお、図２は、当該ベース領域１４のＹ軸方向の負側の端部のみを示している。

【0068】

エミッタ領域１２は、ドリフト領域１８と同じ導電型で、ドリフト領域１８よりもドーピング濃度の高い領域である。本例のエミッタ領域１２は、一例としてＮ＋型である。エミッタ領域１２のドーパントの一例はヒ素（Ａｓ）である。エミッタ領域１２は、メサ部７１のおもて面において、ゲートトレンチ部４０と接して設けられる。エミッタ領域１２は、メサ部７１を挟んだ２本のトレンチ部の一方から他方まで、Ｘ軸方向に延伸して設けられてよい。エミッタ領域１２は、コンタクトホール５４の下方にも設けられている。

【0069】

また、エミッタ領域１２は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。本例のエミッタ領域１２は、ダミートレンチ部３０と接している。エミッタ領域１２は、メサ部８１には設けられなくてよい。

【0070】

コンタクト領域１５は、ベース領域１４と同じ導電型で、ベース領域１４よりもドーピング濃度の高い領域である。本例のコンタクト領域１５は、一例としてＰ＋型である。本例のコンタクト領域１５は、メサ部７１のおもて面に設けられている。コンタクト領域１５は、メサ部７１を挟んだ２本のトレンチ部の一方から他方まで、Ｘ軸方向に延伸して設けられてよい。

【0071】

コンタクト領域１５は、ゲートトレンチ部４０と接してもよいし、接しなくてもよい。また、コンタクト領域１５は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。本例においては、コンタクト領域１５が、ダミートレンチ部３０およびゲートトレンチ部４０と接する。コンタクト領域１５は、コンタクトホール５４の下方にも設けられている。

【0072】

図３は、図２におけるａ－ａ'断面の一例を示す図である。ａ－ａ'断面は、トランジスタ部７０において、コンタクト領域１５を通過するＸＺ面である。本例の半導体装置１００は、ａ－ａ'断面において、半導体基板１０、層間絶縁膜３８、コンタクト領域１５およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上方に形成される。

【0073】

ドリフト領域１８は、半導体基板１０に設けられた領域である。本例のドリフト領域１８は、一例としてＮ－型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が形成されずに残存した領域であってよい。即ち、ドリフト領域１８のドーピング濃度は半導体基板１０のドーピング濃度であってよい。

【0074】

バッファ領域２０は、ドリフト領域１８の下方に設けられた領域である。本例のバッファ領域２０は、ドリフト領域１８と同じ導電型であり、一例としてＮ型である。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層がコレクタ領域２２およびカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。

【0075】

コレクタ領域２２は、トランジスタ部７０においてバッファ領域２０の下方に設けられる、ドリフト領域１８と異なる導電型の領域である。カソード領域８２は、ダイオード部８０においてバッファ領域２０の下方に設けられる、ドリフト領域１８と同じ導電型の領域である。コレクタ領域２２とカソード領域８２との境界は、トランジスタ部７０とダイオード部８０との境界である。

【0076】

コレクタ電極２４は、半導体基板１０の裏面２３に形成される。コレクタ電極２４は、金属等の導電材料で形成される。

【0077】

ベース領域１４は、メサ部７１およびメサ部８１においてドリフト領域１８の上方に設けられる、ドリフト領域１８と異なる導電型の領域である。本例のベース領域１４は、一例としてＰ－型である。ベース領域１４は、ゲートトレンチ部４０に接して設けられる。ベース領域１４は、ダミートレンチ部３０に接して設けられてよい。

【0078】

コンタクト領域１５は、ベース領域１４とおもて面２１との間に設けられる。他の断面において、コンタクト領域１５は、メサ部７１のおもて面２１に設けられてよい。本例のコンタクト領域１５は、メサ部８１には設けられていない。コンタクト領域１５は、ゲートトレンチ部４０と接して設けられる。コンタクト領域１５は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。

【0079】

蓄積領域１６は、ドリフト領域１８よりも半導体基板１０のおもて面２１側に設けられる領域である。本例の蓄積領域１６はドリフト領域１８と同じ導電型であり、一例としてＮ＋型である。蓄積領域１６は、トランジスタ部７０およびダイオード部８０に設けられる。但し、蓄積領域１６が設けられなくてもよい。

【0080】

また、蓄積領域１６は、ゲートトレンチ部４０に接して設けられる。蓄積領域１６は、ダミートレンチ部３０に接してもよいし、接しなくてもよい。蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。蓄積領域１６のイオン注入のドーズ量は、１Ｅ１２ｃｍ^－２以上、１Ｅ１３ｃｍ^－２以下であってよい。また、蓄積領域１６のイオン注入ドーズ量は、３Ｅ１２ｃｍ^－２以上、６Ｅ１２ｃｍ^－２以下であってもよい。蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、トランジスタ部７０のオン電圧を低減できる。なお、Ｅは１０のべき乗を意味し、例えば１Ｅ１２ｃｍ^－２は１×１０^１２ｃｍ^－２を意味する。

【0081】

１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、おもて面２１に設けられる。各トレンチ部は、おもて面２１からドリフト領域１８まで設けられる。エミッタ領域１２、ベース領域１４、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられる領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達する。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。

【0082】

ゲートトレンチ部４０は、おもて面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。ゲートトレンチ部４０は、おもて面２１において層間絶縁膜３８により覆われる。

【0083】

ゲート導電部４４は、半導体基板１０の深さ方向において、ゲート絶縁膜４２を挟んでメサ部７１側で隣接するベース領域１４と対向する領域を含む。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に、電子の反転層によるチャネルが形成される。

【0084】

ダミートレンチ部３０は、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、おもて面２１側に形成されたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミートレンチ部３０は、おもて面２１において層間絶縁膜３８により覆われる。

【0085】

層間絶縁膜３８は、おもて面２１に設けられている。層間絶縁膜３８の上方には、エミッタ電極５２が設けられている。層間絶縁膜３８には、エミッタ電極５２と半導体基板１０とを電気的に接続するための１または複数のコンタクトホール５４が設けられている。コンタクトホール５５およびコンタクトホール５６も同様に、層間絶縁膜３８を貫通して設けられてよい。

【0086】

ドリフト領域１８において、ライフタイムキラーを含むライフタイム制御領域８５が局所的に設けられている。ライフタイムキラーは、例えば、ヘリウムイオン、水素イオン（プロトン）、重水素イオン等を注入することで、半導体基板１０の所定の深さ位置に形成される結晶欠陥である。ライフタイム制御領域８５は、ダイオード部８０のターンオフ時にベース領域１４で発生する正孔とカソード領域８２から注入される電子との再結合を促進し、逆回復時のピーク電流を抑制する。

【0087】

本例のライフタイム制御領域８５は、マスクを用いて、半導体基板１０のおもて面２１からプロトン又はヘリウムを照射することにより形成される。一例として、プロトン又はヘリウムは、ライフタイム制御領域８５を形成しない領域をマスクで遮蔽した状態で、マスクの開口部を通して照射される。プロトン又はヘリウムは、マスクで遮蔽された領域には照射されない。あるいは、ライフタイム制御領域８５は、マスクを用いずに、半導体基板１０のおもて面２１からプロトン又はヘリウムを全面に照射することにより形成されてもよい。

【0088】

図３において、ライフタイムキラーの濃度分布のＺ軸方向におけるピーク位置が「×」の記号で示される。ライフタイム制御領域８５は、Ｚ軸方向にライフタイムキラーの濃度分布のピークを複数持つように設けられていてもよい。

【0089】

本例のライフタイム制御領域８５は、ダイオード部８０からトランジスタ部７０の少なくとも一部にわたって連続的に設けられている。トランジスタ部７０において、ライフタイム制御領域８５が設けられた領域が境界部９０に相当する。ダイオード部の導通時には、ダイオード部８０のベース領域１４のみならず、トランジスタ部７０のベース領域１４からカソード領域８２に向かう正孔電流が発生する。トランジスタ部７０において、ライフタイム制御領域８５が境界部９０に設けられていることにより、キャリア消滅を促進し、ターンオフ時の逆回復損失を低減する。

【0090】

ただし、境界部９０のゲートトレンチ部４０では、ヘリウム又はプロトンが半導体基板１０のおもて面２１から照射された際にゲート絶縁膜４２にダメージが入り、界面準位が変化する。照射されたゲート絶縁膜４２にゲート電圧が印加されると、照射されていないゲート絶縁膜４２よりも、隣接するベース領域１４に反転層が形成されやすい。そのため、境界部９０では、トランジスタ部７０の境界部９０以外の領域と比べて閾値電圧が低下する。

【0091】

図４Ａは、比較例に係る半導体装置２００の拡大断面図を示す。ここでは主に、メサ部の上方に設けられたコンタクトホールについて説明する。ここで説明するコンタクトホール２５４は図２～図３で説明した半導体装置１００のコンタクトホール５４に対応しており、半導体装置２００は、コンタクトホール２５４の構造を除いて半導体装置１００と同様の構造を有する。そのため図４Ａでは、半導体装置１００と共通する要素には同じ符号を付し、説明を省略する。

【0092】

なお、図４Ａは、一例として、ゲートトレンチ部４０とダミートレンチ部３０との間のメサ部７１の上方に設けられたコンタクトホール２５４を示しているが、他のコンタクトホール２５４も同様の構造を有する。また、図４Ａは、コンタクト領域１５を通るＸＺ断面におけるコンタクトホール２５４の構造を示しているが、エミッタ領域１２等を通るＸＺ断面においても同様の構造であってよい。

【0093】

コンタクトホール２５４は、底面５７および側壁５８を有する。コンタクトホール２５４は、側壁５８が傾斜したテーパ形状を有する。但し、コンタクトホール２５４の側壁５８は、半導体基板１０のおもて面２１に対して、略垂直に設けられていてもよい。底面５７は、図４Ａに示すように半導体基板１０のおもて面２１上の平坦な面であってもよく、中心に向かって凹状に窪んでいてもよい。

【0094】

コンタクトホール２５４の底面５７および側壁５８はＴｉ層６８で覆われ、Ｔｉ層６８上には積層されたＴｉＮ層６２が設けられている。Ｔｉ層６８およびＴｉＮ層６２は、バリアメタルとして機能する。Ｔｉ層６８およびＴｉＮ層６２は、コンタクトホール２５４の内部にスパッタリングされたＴｉ／ＴｉＮから形成される。

【0095】

コンタクトホール２５４の内部には、Ｔｉ層６８およびＴｉＮ層６２を介して、導電性材料のプラグ６０が設けられている。一例として、プラグ６０は、ＷＦ６ガス等を用いたＣＶＤ法で形成されるタングステン膜である。

【0096】

半導体基板１０は、コンタクトホール２５４の底面５７に接するＴｉシリサイド層６５を有する。つまり、Ｔｉ層６８は、側壁５８において層間絶縁膜３８と接し、底面５７においてＴｉシリサイド層６５と接する。Ｔｉシリサイド層６５は、コンタクトホール２５４の内部にスパッタリングされたＴｉが半導体基板１０のシリコンと結合して形成される。Ｔｉシリサイド層６５は、バリアメタルと半導体基板１０とのオーミックコンタクトを形成する。

【0097】

上述したように、半導体装置２００は、ライフタイム制御領域８５を有する。ライフタイム制御領域８５は半導体基板１０のおもて面２１側からの粒子線照射により形成されるので、境界部９０では、ゲート絶縁膜４２がダメージを受けることにより閾値電圧が低下する。

【0098】

このようなゲート絶縁膜４２のダメージは、水素アニールによりダングリングボンドを終端し回復することができる。しかしながら、Ｔｉの水素吸蔵能力により、層間絶縁膜３８を通る水素の多くはＴｉ層６８に吸蔵される。その結果、ゲート絶縁膜４２のダメージ回復が阻害されてしまう。

【0099】

図４Ｂは、実施例に係る半導体装置１００の拡大断面図の一例を示す。ここでは、図４Ａと同様に、メサ部７１の上方に設けられたコンタクトホール５４について説明するので、図４Ａと共通する要素には同じ符号を付し、説明を省略する。

【0100】

本例のコンタクトホール５４は、側壁５８が傾斜したテーパ形状を有する。コンタクトホール５４のテーパ角αは、８０度以上、９０度未満である。ここで、テーパ角αは、側壁５８と半導体基板１０のおもて面２１とがなす角をいう。テーパ角αをこのような範囲にすることにより、側壁５８におけるＴｉ層の形成を抑制する。

【0101】

コンタクトホール５４の側壁５８は第１ＴｉＮ層６４で覆われ、第１ＴｉＮ層６４上には第２ＴｉＮ層６６が積層されている。第１ＴｉＮ層６４および第２ＴｉＮ層６６は、単独でまたは集合的に、図４Ａに示すようなＴｉＮ層６２を構成し、バリアメタルとして機能する。

【0102】

第１ＴｉＮ層６４は、コンタクトホール５４の側壁５８の全面を覆い、側壁５８において層間絶縁膜３８と接する。一方で、第１ＴｉＮ層６４は、コンタクトホール５４の底面５７には設けられていない。コンタクトホール５４の底面５７には、第２ＴｉＮ層６６が設けられている。つまり、第２ＴｉＮ層６６は、コンタクトホール５４の側壁５８において第１ＴｉＮ層６４を覆い、コンタクトホール５４の底面５７において、半導体基板１０のＴｉシリサイド層６５の上面に設けられる。

【0103】

第１ＴｉＮ層６４は、コンタクトホール５４の底面５７に注入されたＴｉイオンのうち、側壁５８に堆積したＴｉイオンが窒化して形成される。一方で、コンタクトホール５４の底面５７に堆積したＴｉイオンは、半導体基板１０のシリコンと結合してＴｉシリサイド層６５を形成する。第２ＴｉＮ層６６は、第１ＴｉＮ層６４およびＴｉシリサイド層６５が形成された後、コンタクトホール５４の内部にスパッタリングされたＴｉＮから形成される。

【0104】

Ｔｉシリサイド層６５の厚みは１０ｎｍ以上、１００ｎｍ以下であってよく、２０ｎｍ以上、３０ｎｍ以下であってよい。このような範囲でＴｉシリサイド層６５を設けることにより、コンタクトを形成しつつ、生産効率を維持することができる。第１ＴｉＮ層６４の厚みは、Ｔｉシリサイド層６５の厚みの１／２未満であってよく、１／５未満であってよい。

【0105】

図５Ａ～図５Ｂは、実施例に係る半導体装置１００の製造方法の一例を示す図である。ここでは、おもて面２１に素子構造が形成され、層間絶縁膜３８が設けられた半導体基板１０に、コンタクトホール５４、第１ＴｉＮ層６４、Ｔｉシリサイド層６５、第２ＴｉＮ層６６およびプラグ６０を順に形成するプロセスを説明する。

【0106】

ステップＳ１０２において、層間絶縁膜３８上にレジストマスク９５を形成する。次に、ステップＳ１０４において、レジストマスク９５を介して、層間絶縁膜３８を上面から半導体基板１０のおもて面２１までエッチングすることにより、コンタクトホール５４を形成する。ここで、コンタクトホール５４のテーパ角αが８０度以上、９０度未満となるようにエッチングされる。このような範囲のテーパ角αでコンタクトホール５４を形成することにより、後続のイオン注入プロセスにおいて、Ｔｉイオンが側壁５８に堆積することを抑制する。コンタクトホール５４の形成後、コンタクトホール５４の底面５７および側壁５８は、表面に形成された自然酸化膜を除去するために、ＢＨＦ水溶液でウェットエッチングされてよい。

【0107】

ステップＳ１０６において、レジストマスク９５を介して、コンタクトホール５４の底面にＴｉをイオン注入する。ここで、Ｔｉイオンのドーズ量は１Ｅ１５／ｃｍ^２以上、５Ｅ１７／ｃｍ^２以下であってよく、１Ｅ１７／ｃｍ^２以下であってよい。Ｔｉイオンのドーズ量は、Ｔｉシリサイド層６５の厚みを決定するパラメータの一つである。このようなドーズ量でＴｉイオンを注入することにより、後続のプロセスにおいて、コンタクトを形成するために十分な厚みを有するＴｉシリサイド層６５を形成しつつ、シリサイド化されない余剰のＴｉがコンタクトホール５４の底面５７または側壁５８に残存することを防止する。

【0108】

Ｔｉイオンの注入加速電圧は１ｋｅＶ以上、１００ｋｅＶ以下であってよく、１５ｋｅＶ以上、３０ｋｅＶ以下であってよい。Ｔｉイオンの注入加速電圧も、Ｔｉシリサイド層６５の厚みを決定するパラメータの一つである。このような注入加速電圧でＴｉイオンを注入することにより、十分な厚みを有するＴｉシリサイド層６５を形成しつつ、Ｔｉシリサイド層６５が半導体基板１０のおもて面２１よりも深い位置に形成され、半導体基板１０のシリコンがコンタクトホール５４の底面５７に接することを防止する。

【0109】

また、イオン注入はスパッタリングと比較して指向性を保ちやすいので、Ｔｉをコンタクトホール５４の底面５７に選択的に堆積させ、側壁５８への堆積を抑制することができる。さらに、スパッタリングはレジストの耐熱温度より高温での処理のためレジストマスクを使用することができないが、イオン注入ではレジストマスクを使用することができる。

【0110】

Ｔｉのイオン注入後、レジストマスク９５を除去する。このとき、レジストマスク９５上に残存する不要なＴｉおよびその化合物等を、レジストマスク９５と一緒に除去することができる。

【0111】

ステップＳ１０８において、アニールでコンタクトホール５４の底面５７にＴｉシリサイド層６５を形成する。アニールは、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）であってよい。Ｔｉシリサイド層６５の厚みは１０ｎｍ以上、１００ｎｍ以下であってよく、２０ｎｍ以上、３０ｎｍ以下であってよい。このような範囲でＴｉシリサイド層６５を設けることにより、コンタクトを形成しつつ、生産効率を維持することができる。

【0112】

また、前のステップＳ１０６でイオン注入されたＴｉは、僅かにコンタクトホール５４の側壁５８にも堆積する。ステップＳ１０８において、コンタクトホール５４の側壁５８に堆積したＴｉイオンがアニールにより窒化し、第１ＴｉＮ層６４が形成される。つまり、コンタクトホール５４の底面５７に堆積したＴｉイオンはシリコンと結合してＴｉシリサイド層６５を形成し、側壁５８に堆積したＴｉイオンは窒素と結合して第１ＴｉＮ層６４を形成するので、Ｔｉ層が形成されない。第１ＴｉＮ層６４の厚みは、Ｔｉシリサイド層６５の厚みの１／２未満であってよく、１／５未満であってよい。

【0113】

ステップＳ１１０において、コンタクトホール５４にＴｉＮをスパッタリングする。次に、ステップＳ１１２において、アニールで第１ＴｉＮ層６４およびＴｉシリサイド層６５上に第２ＴｉＮ層６６を形成する。この後、ステップＳ１１４において、コンタクトホール５４に導電性材料を埋め込み、プラグ６０を形成する。一例として、第２ＴｉＮ層６６上にタングステンをＣＶＤ成長させることによって、プラグ６０が形成される。この後、層間絶縁膜３８上にエミッタ電極５２が形成される。

【0114】

この後、ステップＳ１１６において、半導体基板１０のおもて面２１側からライフタイム制御領域８５を形成する。ここで、プロトンまたはヘリウムがエミッタ電極５２の上方から照射される。プロトンまたはヘリウムは、ライフタイム制御領域８５を形成しない領域（トランジスタ部７０の境界部９０以外の領域）をマスクで遮蔽した状態で、マスクの開口部を通して照射されてよい。あるいは、マスクを用いずに、半導体基板１０の全面にプロトンまたはヘリウムを照射してライフタイム制御領域８５を形成してもよい。

【0115】

図５Ｃは、実施例に係る半導体装置１００の製造方法の他の例を示す図である。ここでは、図５Ａに示す製造方法との相違点を中心に説明する。本例では、ステップＳ１０４においてコンタクトホール５４を形成した後、レジストマスク９５が除去される。次に、ステップＳ１０７において、半導体基板１０のおもて面２１側から全面にＴｉがイオン注入される。

【0116】

つまり、本例では、レジストマスク９５を介さずにＴｉがイオン注入されるので、コンタクトホール５４の底面５７および側壁５８だけでなく、層間絶縁膜３８上にもＴｉが堆積する。層間絶縁膜３８上に堆積したＴｉは、エッチングにより除去されてよい。

【0117】

Ｔｉイオンのドーズ量は、図５ＡのステップＳ１０６に関して説明したとおりであってよい。次に、ステップＳ１０８が行われるが、これ以降の工程は図５Ａ～図５Ｂと共通するので、説明を省略する。

【0118】

図６は、Ｔｉイオンの注入加速電圧と注入深さとの関係を示す図である。図６は、Ｔｉイオンの注入加速電圧（ｋｅＶ）を横軸、注入深さ（ｎｍ）を縦軸とするグラフを示す。ここで、Ｔｉイオンの注入深さは、注入されたＴｉイオンのピーク深さをいう。

【0119】

一例として、Ｔｉイオンの注入加速電圧を１５ｋｅＶ～３０ｋｅＶにすれば、注入深さが２０ｎｍ～３０ｎｍとなり、厚み２０ｎｍ～３０ｎｍのＴｉシリサイド層６５が得られる。また、Ｔｉイオンの注入加速電圧を１ｋｅＶ～５０ｋｅＶにすれば、注入深さが１０ｎｍ～５０ｎｍとなり、厚み１０ｎｍ～５０ｎｍのＴｉシリサイド層６５が得られる。

【0120】

図７は、実施例に係る半導体装置１００の拡大断面図の一例を示す。図７に示すように、コンタクトホール５４は、半導体基板１０のおもて面２１側の第１部分５４－１と、第１部分５４－１上に位置し、第１部分５４－１とテーパ角が異なる第２部分５４－２とを有してよい。層間絶縁膜３８は、第１部分５４－１に対応する第１層３８－１上に、第２部分５４－２に対応し、第１層３８－１と異なる材料の第２層３８－２が積層された積層構造であってよい。本例では、第１層３８－１はＨＴＯ膜であり、第２層３８－２はＢＰＳＧ膜である。

【0121】

本例では、第１部分５４－１のテーパ角α１は第２部分５４－２のテーパ角α２より大きい。コンタクトホール５４の底面５７および側壁５８は、バリアメタル形成プロセスの前にＢＨＦ水溶液でウェットエッチングされるが、第２層３８－２のＢＨＦ水溶液に対するエッチングレートは第１層３８－１より大きい。そこで本例のコンタクトホール５４は、層間絶縁膜３８の第１層３８－１および第２層３８－２に対応して、第２部分５４－２の深さ方向断面が第１部分５４－１の深さ方向断面よりも大きい階段状の構造を有する。

【0122】

このように、本例によれば、Ｔｉがコンタクトホール５４の底面５７にイオン注入される。イオン注入はスパッタリングと比較して指向性を保ちやすいので、コンタクトホール５４の底面５７にＴｉを選択的に堆積させることができ、側壁５８にＴｉが堆積することを抑制することができる。そのため、水素がコンタクトホール５４のＴｉ層で吸蔵されることなく、境界部９０のゲート絶縁膜４２のダメージを回復し、閾値電圧の低下を防止することができる。

【0123】

また、このように閾値電圧の低下が防止されるので、プロトンまたはヘリウムを半導体基板１０のおもて面２１から照射することによりライフタイム制御領域８５を形成することができる。そのため、プロトンまたはヘリウムを半導体基板１０の裏面２３から照射する場合と比較して注入深さが小さくてよいので、ライフタイムキラーの製造装置を小型化することができる。

【0124】

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

【0125】

請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

【符号の説明】

【0126】

１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・ウェル領域、１８・・・ドリフト領域、２１・・・おもて面、２２・・・コレクタ領域、２３・・・裏面、２４・・・コレクタ電極、２５・・・接続部、３０・・・ダミートレンチ部、３１・・・延伸部分、３２・・・ダミー絶縁膜、３３・・・接続部分、３４・・・ダミー導電部、３８・・・層間絶縁膜、４０・・・ゲートトレンチ部、４１・・・延伸部分、４２・・・ゲート絶縁膜、４３・・・接続部分、４４・・・ゲート導電部、５０・・・ゲート金属層、５２・・・エミッタ電極、５４・・・コンタクトホール、５５・・・コンタクトホール、５６・・・コンタクトホール、５７・・・底面、５８・・・側壁、６０・・・プラグ、６２・・・ＴｉＮ層、６４・・・第１ＴｉＮ層、６５・・・Ｔｉシリサイド層、６６・・・第２ＴｉＮ層、６８・・・Ｔｉ層、７０・・・トランジスタ部、７１・・・メサ部、８０・・・ダイオード部、８１・・・メサ部、８２・・・カソード領域、８５・・・ライフタイム制御領域、９０・・・境界部、９１・・・メサ部、９５・・・レジストマスク、１００・・・半導体装置、１０２・・・端辺、１６０・・・活性領域、１６２・・・エッジ終端構造部、２００・・・半導体装置、２５４・・・コンタクトホール

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図5A】

【図5B】

【図5C】

【図6】

【図7】