知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2025-05-07
(45)【発行日】2025-05-15
(54)【発明の名称】配線基板の製造方法
(51)【国際特許分類】
H05K 1/16 20060101AFI20250508BHJP
H01G 4/30 20060101ALI20250508BHJP
【ＦＩ】
H05K1/16 D
H01G4/30 541
H01G4/30 547
【請求項の数】
7
(21)【出願番号】P 2023561537
(86)(22)【出願日】2022-11-08
(86)【国際出願番号】 JP2022041489
(87)【国際公開番号】W WO2023090197
(87)【国際公開日】2023-05-25
【審査請求日】2024-01-22
(31)【優先権主張番号】P 2021188035
(32)【優先日】2021-11-18
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000003193
【氏名又は名称】ＴＯＰＰＡＮホールディングス株式会社
(74)【代理人】
【識別番号】110000062
【氏名又は名称】弁理士法人第一国際特許事務所
(72)【発明者】
【氏名】石井 智之
(72)【発明者】
【氏名】高田 健央
(72)【発明者】
【氏名】梅村 優樹
【審査官】鹿野 博司
(56)【参考文献】
【文献】特開２００９－１８８４０１（ＪＰ，Ａ）
【文献】特開２０１８－１９１００３（ＪＰ，Ａ）
【文献】特開２０２１－１００００７（ＪＰ，Ａ）
【文献】国際公開第２０１９／２４４３８２（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０５Ｋ １／１６
Ｈ０１Ｇ ４／３０
(57)【特許請求の範囲】
【請求項1】
ガラス基板と、以下の（１）から（５）の層を含む配線基板において、
（１）前記ガラス基板上に配置される第１シード層
（２）前記第１シード層の上方に配置され、少なくとも１の方向において前記第１シード層よりも幅の小さな領域を備える第１導電層
（３）前記第１導電層の上方に配置される第１絶縁層
（４）前記第１絶縁層の上方に配置される第２シード層
（５）前記第２シード層の上方に配置される第２導電層
前記ガラス基板の上方に前記第１シード層を形成する工程と、
前記第１シード層の上方に、セミアディティブ法を用いて前記第１導電層を形成する工程と、
前記第１導電層の上方及び側面側に前記第１絶縁層を形成する工程と、
前記第１絶縁層の上方及び側面側に前記第２シード層を形成する工程と、
前記第２シード層の上方に、少なくとも１の方向において前記第１導電層が形成された領域よりも内側に開口領域を有する第１のレジストパターンを形成する工程と、
セミアディティブ法を用いて前記第２導電層のパターンを形成する工程と、
前記第２導電層のパターンに、少なくとも１の方向において前記第２導電層のパターンより外側、かつ前記第１導電層の内側の領域に第２のレジストパターンによるエッチングマスクを形成して、前記第２シード層及び前記第１絶縁層をエッチングする工程と、
少なくとも１の方向において前記第１導電層よりも幅の大きな第３のレジストパターンを形成する工程と、
前記第３のレジストパターンをエッチングマスクとして前記第１シード層をエッチングする工程と、
を備える配線基板の製造方法。
【請求項2】
請求項１に記載の配線基板の製造方法において、
前記第２導電層のパターンを形成する工程の後に、前記第２導電層のパターンをエッチングマスクとして前記第２シード層をエッチング除去する工程を備え、
その後、前記第２導電層のパターンに、少なくとも１の方向において前記第２導電層のパターンより外側、かつ前記第１導電層の内側の領域に第２のレジストパターンによるエッチングマスクを形成して、前記第１絶縁層をエッチングする工程と、
少なくとも１の方向において前記第１導電層よりも幅の大きな第３のレジストパターンを形成する工程と、
前記第３のレジストパターンをエッチングマスクとして前記第１シード層をエッチングする工程と、
を備える配線基板の製造方法。
【請求項3】
ガラス基板と、以下の（１）から（５）の層を含む配線基板において、
（１）前記ガラス基板上に配置される第１シード層
（２）前記第１シード層の上方に配置され、少なくとも１の方向において前記第１シード層よりも幅の小さな領域を備える第１導電層
（３）前記第１導電層の上方に配置される第１絶縁層
（４）前記第１絶縁層の上方に配置される第２シード層
（５）前記第２シード層の上方に配置される第２導電層
前記ガラス基板の上方に前記第１シード層を形成する工程と、
前記第１シード層の上方に、セミアディティブ法を用いて前記第１導電層を形成する工程と、
少なくとも１の方向において前記第１導電層が形成された領域よりも外側に開口領域を有する第４のレジストパターンを形成する工程と、
前記第４のレジストパターンをエッチングマスクとして第１シード層をエッチングする工程と、
前記第１導電層の上方及び側面側に前記第１絶縁層を形成する工程と、
前記第１絶縁層の上方及び側面側に前記第２シード層を形成する工程と、
前記第２シード層の上方に、少なくとも１の方向において前記第１導電層が形成された領域よりも内側に開口領域を有する第５のレジストパターンを形成する工程と、
セミアディティブ法を用いて前記第２導電層のパターンを形成する工程と、
前記第２導電層のパターンに、少なくとも１の方向において前記第２導電層のパターンより外側、かつ前記第１導電層の内側の領域に第６のレジストパターンによるエッチングマスクを形成して、前記第２シード層及び前記第１絶縁層をエッチングする工程と、
を備える配線基板の製造方法。
【請求項4】
請求項３に記載の配線基板の製造方法において、
前記第２導電層のパターンを形成する工程の後に、前記第２導電層のパターンをエッチングマスクとして前記第２シード層をエッチング除去する工程を備え、
その後、前記第２導電層のパターンに、少なくとも１の方向において前記第２導電層のパターンより外側、かつ前記第１導電層の内側の領域に第６のレジストパターンによるエッチングマスクを形成して、前記第１絶縁層をエッチングする工程と、
を備える配線基板の製造方法。
【請求項5】
請求項１または２に記載の配線基板の製造方法において、前記（１）から（５）の層はＭＩＭキャパシタを構成しており、
前記第１シード層をエッチングする工程は、少なくとも１の方向において前記ＭＩＭキャパシタにおける前記第１導電層よりも幅の大きな前記ＭＩＭキャパシタにおける第１シード層の幅に相当するエッチングマスクを用いてエッチングが行われる
配線基板の製造方法。
【請求項6】
請求項５に記載の配線基板の製造方法において、前記ＭＩＭキャパシタにおける第１導電層よりも幅の大きな前記ＭＩＭキャパシタにおける前記第１シード層の水平方向の幅をｂとし、前記第１導電層の水平方向における幅をａとした場合に、
ａ及びｂは、以下の式（２）を満たす
配線基板の製造方法。
［数２］
５０ｎｍ≦（ｂ－ａ）／２≦５０μｍ・・・・・・・（２）
【請求項7】
請求項６に記載の配線基板の製造方法において、前記第１シード層の厚さ（前記第１シード層の下方に下部密着層を備える場合には、前記第１シード層及び前記下部密着層の合計の厚さ)をｃとした場合に、ａ、ｂ及びｃは、以下の式（４）を満たす
配線基板の製造方法。
［数４］
０．０１≦（（ｂ－ａ）／２）／ｃ≦１０００・・・（４）
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、配線基板及びその製造方法に関する。
【背景技術】
【0002】
ガラス材料をコア基板として用いた多層配線基板（以下、「ガラス回路基板」等と称する。）がインターポーザとして多用されている。これらの多層配線基板においては、受動回路の一部として、基板内部に、誘電体を下部電極層と上部電極層で挟持するＭＩＭ構造（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）を有する薄膜キャパシタが形成されていることがある。
【0003】
特許文献１においては、「絶縁表面を有する基板と、前記基板上に配置された第１導電層であって、第１厚さを有する第１部分および当該第１厚さよりも薄い第２厚さを有し当該第１部分に隣接する第２部分を含む第１導電層と、前記第２部分から離隔して前記第１部分上に配置された第１絶縁層と、前記第１絶縁層に対して前記第１部分とは反対側に配置された第２導電層と、を備える、配線基板」が開示されている。
【先行技術文献】
【特許文献】
【0004】
【文献】国際公開第２０１９／２４４３８２号
【発明の概要】
【発明が解決しようとする課題】
【0005】
絶縁基板上にＭＩＭキャパシタを形成する際には、まず、第１シード層を設け、第１シード層を用いてめっき等により第１導電層を設けて、これをキャパシタの下部電極としている。そして、当該下部電極の上方に絶縁層を設け、更に、絶縁層の上方に第２シード層と第２シード層を用いてめっきにより第２導電層をさらに設けて上部電極としている。
このような第１導電層－絶縁層－第２導電層のキャパシタにおいては、一般に導電層と誘電体層では熱膨張係数に違いがあるため、キャパシタに応力ひずみが発生することがある。
このため、特許文献１では、ＭＩＭの第１導電層における応力を緩和するために、第１導電層と第１絶縁層との境界付近に段差を設けることを開示している。
このような第１導電層－絶縁層－第２導電層のキャパシタにおいては、一般に導電層と誘電体層では熱膨張係数に違いがあるため、キャパシタに応力ひずみが発生することがある。
このため、特許文献１では、ＭＩＭの第１導電層における応力を緩和するために、第１導電層と第１絶縁層との境界付近に段差を設けることを開示している。
【0006】
しかし、シード層を用いて下部電極や上部電極を形成するキャパシタにおいては、シード層の膜厚が薄いことから、サイドエッチングが発生しやすい。そして、サイドエッチングが発生した箇所に第２シード層をスパッタリングなどの手法を用いて形成すると第２シード層が不完全に形成される可能性が高い。
そこで、本発明では、シード層にサイドエッチングが発生しないような配線基板及びその製造技術を提供することを目的とする。
そこで、本発明では、シード層にサイドエッチングが発生しないような配線基板及びその製造技術を提供することを目的とする。
【課題を解決するための手段】
【0007】
上記の課題を解決するために、代表的な本発明の配線基板の製造方法の一つは、表面が絶縁性を有する基板と、前記基板上に配置される第１シード層と、前記シード層の上方に配置される第１導電層と、前記第１導電層の上方に配置される第１絶縁層と、前記第１絶縁層の上方に配置される第２シード層と、前記第２シード層の上方に配置される第２導電層と、を有する配線基板において、
前記第１シード層をエッチングによってパターン化する工程が、少なくとも１の方向において前記第１導電層よりも幅の大きなエッチングマスクを用いてエッチングを行なうものである。
前記第１シード層をエッチングによってパターン化する工程が、少なくとも１の方向において前記第１導電層よりも幅の大きなエッチングマスクを用いてエッチングを行なうものである。
【0008】
また、上記の課題を解決するために、代表的な本発明の配線基板の一つは、
表面が絶縁性を有する基板と、
以下の（１）から（５）の層を含む配線基板において、
（１）前記基板上に配置される第１シード層
（２）前記第１シード層の上方に配置される第１導電層
（３）前記第１導電層の上方に配置される第１絶縁層
（４）前記第１絶縁層の上方に配置される第２シード層
（５）前記第２シード層の上方に配置される第２導電層
前記（１）から（５）の層はＭＩＭキャパシタを構成しており、
前記ＭＩＭキャパシタにおける第１導電層よりも幅の大きな前記ＭＩＭキャパシタにおける前記第１シード層の水平方向の幅をｂとし、前記第１導電層の水平方向における幅をａとした場合に、
ａ及びｂは、以下の式（２）を満たす。
５０ｎｍ≦（ｂ－ａ）／２≦５０μｍ・・・・・・・（２）
表面が絶縁性を有する基板と、
以下の（１）から（５）の層を含む配線基板において、
（１）前記基板上に配置される第１シード層
（２）前記第１シード層の上方に配置される第１導電層
（３）前記第１導電層の上方に配置される第１絶縁層
（４）前記第１絶縁層の上方に配置される第２シード層
（５）前記第２シード層の上方に配置される第２導電層
前記（１）から（５）の層はＭＩＭキャパシタを構成しており、
前記ＭＩＭキャパシタにおける第１導電層よりも幅の大きな前記ＭＩＭキャパシタにおける前記第１シード層の水平方向の幅をｂとし、前記第１導電層の水平方向における幅をａとした場合に、
ａ及びｂは、以下の式（２）を満たす。
５０ｎｍ≦（ｂ－ａ）／２≦５０μｍ・・・・・・・（２）
【発明の効果】
【0009】
本発明によれば、シード層にサイドエッチングが発生しないような配線基板及びその製造方法を提供することができる。
上記した以外の課題、構成および効果は、以下の実施をするための形態における説明により明らかにされる。
上記した以外の課題、構成および効果は、以下の実施をするための形態における説明により明らかにされる。
【図面の簡単な説明】
【0010】
【発明を実施するための形態】
【0011】
以下、図面を参照して、本発明の対象とする基本構造、従来例による製造方法、本発明の第１の実施形態、第２の実施形態等について説明する。なお、これらの開示により本発明が限定されるものではない。また、図面の記載において、同一部分には同一の符号を付して示している。
同一あるいは同様の機能を有する構成要素が複数ある場合には、同一の符号に異なる添字を付して説明する場合がある。また、これらの複数の構成要素を区別する必要がない場合には、添字を省略して説明する場合がある。
図面において示す各構成要素の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面に開示された位置、大きさ、形状、範囲などに限定されない。
同一あるいは同様の機能を有する構成要素が複数ある場合には、同一の符号に異なる添字を付して説明する場合がある。また、これらの複数の構成要素を区別する必要がない場合には、添字を省略して説明する場合がある。
図面において示す各構成要素の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面に開示された位置、大きさ、形状、範囲などに限定されない。
【0012】
なお、本開示において、「面」とは、板状部材の面のみならず、板状部材に含まれる層について、板状部材の面と略平行な層の界面も指すことがある。また、「上面」、「下面」とは、板状部材や板状部材に含まれる層を図示した場合の、図面上の上方又は下方に示される面を意味する。なお、「上面」、「下面」については、「第１面」、「第２面」と称することもある。
【0013】
また、「側面」とは、板状部材や板状部材に含まれる層における面や層の厚みの部分を意味する。さらに、面の一部及び側面を合わせて「端部」ということがある。
また、「上方」とは、板状部材又は層を水平に載置した場合の垂直上方の方向を意味する。さらに、「上方」及びこれと反対の「下方」については、これらを「Ｚ軸プラス方向」、「Ｚ軸マイナス方向」ということがあり、水平方向については、「Ｘ軸方向」、「Ｙ軸方向」ということがある。
また、「上方」とは、板状部材又は層を水平に載置した場合の垂直上方の方向を意味する。さらに、「上方」及びこれと反対の「下方」については、これらを「Ｚ軸プラス方向」、「Ｚ軸マイナス方向」ということがあり、水平方向については、「Ｘ軸方向」、「Ｙ軸方向」ということがある。
【0014】
また、「平面形状」、「平面視」とは、上方からつまりｚ軸の正方向から負方向に向かって面又は層を視認した場合の形状を意味する。さらに、「断面形状」、「断面視」とは、板状部材又は層を特定の方向で切断した場合の水平方向から視認した場合の形状を意味する。
さらに、「中心部」とは、面又は層の周辺部ではない中心部を意味する。そして、「中心方向」とは、面又は層の周辺部から面又は層の平面形状における中心に向かう方向を意味する。
さらに、「中心部」とは、面又は層の周辺部ではない中心部を意味する。そして、「中心方向」とは、面又は層の周辺部から面又は層の平面形状における中心に向かう方向を意味する。
【0015】
［基本構造］
まず、図１を参照して、本発明の製造方法の前提とするＭＩＭキャパシタを有する配線基板の基本構造について説明する。
図１は、表面が絶縁性を有する基板１と、前記基板１上に配置される第１シード層３と、前記第１シード層３の上方に配置される第１導電層４と、前記第１導電層４の上方に配置される第１絶縁層６と、前記第１絶縁層６の上方に配置される第２シード層８と、前記第２シード層８の上方に配置される第２導電層９とを有する配線基板の断面図である。
図１の配線基板において、第１導電層４は、ＭＩＭの下部電極となり、第１絶縁層６はＭＩＭの誘電体層、第２導電層９は、ＭＩＭの上部電極となって、基板１上にＭＩＭキャパシタを構成する。
まず、図１を参照して、本発明の製造方法の前提とするＭＩＭキャパシタを有する配線基板の基本構造について説明する。
図１は、表面が絶縁性を有する基板１と、前記基板１上に配置される第１シード層３と、前記第１シード層３の上方に配置される第１導電層４と、前記第１導電層４の上方に配置される第１絶縁層６と、前記第１絶縁層６の上方に配置される第２シード層８と、前記第２シード層８の上方に配置される第２導電層９とを有する配線基板の断面図である。
図１の配線基板において、第１導電層４は、ＭＩＭの下部電極となり、第１絶縁層６はＭＩＭの誘電体層、第２導電層９は、ＭＩＭの上部電極となって、基板１上にＭＩＭキャパシタを構成する。
【0016】
＜各要素の説明＞
以下では本発明の製造方法の前提とするＭＩＭキャパシタの各要素の材質、形状等について詳細に説明する。
（基板）
基板１は、光透過性を有する透明のガラスを材料としたものが望ましい。ガラスの成分またはガラスに含有される各成分の配合比率、更にガラスの製造方法は特に限定されない。
例えば、ガラスとしては、無アルカリガラス、アルカリガラス、ホウ珪酸ガラス、石英ガラス、サファイアガラス、感光性ガラス等が挙げられるが、ケイ酸塩を主成分とするいずれのガラス材料を用いてもよい。
さらに、その他のいわゆるガラス材料を用いても良い。ただし、本開示の基板１に半導体を実装して用いる場合は、無アルカリガラスを用いるのが望ましい。
また、ガラス基板の厚さは１ｍｍ以下が好ましいが、ガラスの貫通孔形成プロセスの容易性や製造時のハンドリング性を考慮して、より好ましくは０．１ｍｍ以上、０．８ｍｍ以下である。
以下では本発明の製造方法の前提とするＭＩＭキャパシタの各要素の材質、形状等について詳細に説明する。
（基板）
基板１は、光透過性を有する透明のガラスを材料としたものが望ましい。ガラスの成分またはガラスに含有される各成分の配合比率、更にガラスの製造方法は特に限定されない。
例えば、ガラスとしては、無アルカリガラス、アルカリガラス、ホウ珪酸ガラス、石英ガラス、サファイアガラス、感光性ガラス等が挙げられるが、ケイ酸塩を主成分とするいずれのガラス材料を用いてもよい。
さらに、その他のいわゆるガラス材料を用いても良い。ただし、本開示の基板１に半導体を実装して用いる場合は、無アルカリガラスを用いるのが望ましい。
また、ガラス基板の厚さは１ｍｍ以下が好ましいが、ガラスの貫通孔形成プロセスの容易性や製造時のハンドリング性を考慮して、より好ましくは０．１ｍｍ以上、０．８ｍｍ以下である。
【0017】
ガラス基板の製造方法としては、フロート法、ダウンドロー法、フュージョン法、アップドロー法、ロールアウト法等が挙げられるが、いずれの方法によって作製されたガラス材料を用いてもよく、本実施形態のものに限定されない。ガラスの線膨張係数は－１ｐｐｍ／Ｋ以上１５．０ｐｐｍ／Ｋ以下であることが望ましい。
その理由として、－１ｐｐｍ／Ｋ以下である場合、ガラス材料自体を選定することが困難となり安価に作成できない。一方、１５．０ｐｐｍ／Ｋ以上である場合、他層との熱膨張係数の差異が大きく信頼性が低下する。また、基板１にシリコンチップを実装する場合は、シリコンチップとの接続信頼性が低下する。
なお、ガラスの線膨張係数は、より好ましくは０．５ｐｐｍ／Ｋ以上、８．０ｐｐｍ／Ｋ以下、更に好ましくは１．０ｐｐｍ／Ｋ以上、４．０ｐｐｍ／Ｋ以下であることが望ましい。
ガラス基板には予め反射防止膜またはＩＲカットフィルタ等の機能膜が形成されていてもよい。また、強度付与、帯電防止付与、着色、テクスチャー制御等の機能が付与されても良い。これら機能膜の例として、強度付与にはハードコート膜、帯電防止付与については、帯電防止膜、着色については、光学フィルタ膜、テクスチャー制御においては、アンチグレア、光散乱膜等が挙げられるが、この限りではない。これら機能膜の形成方法としては、蒸着、スパッタリング法、ウエット方式等の成膜技術が用いられる。
その理由として、－１ｐｐｍ／Ｋ以下である場合、ガラス材料自体を選定することが困難となり安価に作成できない。一方、１５．０ｐｐｍ／Ｋ以上である場合、他層との熱膨張係数の差異が大きく信頼性が低下する。また、基板１にシリコンチップを実装する場合は、シリコンチップとの接続信頼性が低下する。
なお、ガラスの線膨張係数は、より好ましくは０．５ｐｐｍ／Ｋ以上、８．０ｐｐｍ／Ｋ以下、更に好ましくは１．０ｐｐｍ／Ｋ以上、４．０ｐｐｍ／Ｋ以下であることが望ましい。
ガラス基板には予め反射防止膜またはＩＲカットフィルタ等の機能膜が形成されていてもよい。また、強度付与、帯電防止付与、着色、テクスチャー制御等の機能が付与されても良い。これら機能膜の例として、強度付与にはハードコート膜、帯電防止付与については、帯電防止膜、着色については、光学フィルタ膜、テクスチャー制御においては、アンチグレア、光散乱膜等が挙げられるが、この限りではない。これら機能膜の形成方法としては、蒸着、スパッタリング法、ウエット方式等の成膜技術が用いられる。
【0018】
（第１シード層）
第１シード層３を構成する金属層はセミアディティブ工法における配線形成用において、電解めっきの給電層として作用する。
基板１の直上及び基板１に形成された貫通孔内壁に設けられるシード金属層は、例えば、スパッタ法、またはＣＶＤ法によって形成され、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＺｎＯ、ＰＺＴ、ＴｉＮ、Ｃｕ３Ｎ４、Ｃｕ合金単体もしくは複数組み合わせたものが用いられている。
本開示の第１シード層３の上方に無電解めっき層（無電解銅めっき、無電解ニッケルめっき等）が形成されてもよい。
第１シード層３を構成する金属層はセミアディティブ工法における配線形成用において、電解めっきの給電層として作用する。
基板１の直上及び基板１に形成された貫通孔内壁に設けられるシード金属層は、例えば、スパッタ法、またはＣＶＤ法によって形成され、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＺｎＯ、ＰＺＴ、ＴｉＮ、Ｃｕ３Ｎ４、Ｃｕ合金単体もしくは複数組み合わせたものが用いられている。
本開示の第１シード層３の上方に無電解めっき層（無電解銅めっき、無電解ニッケルめっき等）が形成されてもよい。
【0019】
（密着層）
本開示の実施形態では、基板１や第１絶縁層６の上方にシード層を形成する前に、基板１や第１絶縁層６の上面に、電気特性、製造の容易性の観点及びコスト面を考慮して、スパッタリング法によって被着されたチタンを密着層２として形成することが望ましい。
キャパシタにおいて、下部密着層５は、下部電極である第１導電層と誘電体層との密着性を向上させる機能を有し、上部密着層７は、誘電体層とシード金属層との密着性を向上させる機能を有している。下部密着層及び上部密着層の材質は、例えばＴｉである。この他、例えばＣｕ、Ｎｉ、Ａｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、Ｃｕ合金単体もしくは複数組み合わせたものを用いてもよい。Ｔｉは、密着性、電気伝導性、製造の容易性の観点及びコスト面から優れている。
本開示の実施形態では、基板１や第１絶縁層６の上方にシード層を形成する前に、基板１や第１絶縁層６の上面に、電気特性、製造の容易性の観点及びコスト面を考慮して、スパッタリング法によって被着されたチタンを密着層２として形成することが望ましい。
キャパシタにおいて、下部密着層５は、下部電極である第１導電層と誘電体層との密着性を向上させる機能を有し、上部密着層７は、誘電体層とシード金属層との密着性を向上させる機能を有している。下部密着層及び上部密着層の材質は、例えばＴｉである。この他、例えばＣｕ、Ｎｉ、Ａｌ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、Ｃｕ合金単体もしくは複数組み合わせたものを用いてもよい。Ｔｉは、密着性、電気伝導性、製造の容易性の観点及びコスト面から優れている。
【0020】
下部密着層及び上部密着層の厚さは例えば、１０ｎｍ以上１μｍ以下であることが望ましい。１０ｎｍ未満である場合、密着強度が不十分となる虞がある。１μｍを超える場合、後述する製造工程において、成膜時間がかかりすぎて量産性に欠けるばかりでなく、不要部分を除去する工程でさらに時間がかかる虞がある。下部密着層及び上部密着層の厚さは、より好ましくは１０ｎｍ以上、５００ｎｍ以下であることが望ましい。
下部密着層及び上部密着層はそれぞれ厚さが異なってもよいが、構造上単純になるため同厚であることが望ましい。また、下部電極と誘電体層との密着が十分である場合は、下部密着層はなくてもかまわない。誘電体層とシード金属層との密着が十分である場合は、上部密着層はなくてもかまわない。
下部密着層及び上部密着層はそれぞれ厚さが異なってもよいが、構造上単純になるため同厚であることが望ましい。また、下部電極と誘電体層との密着が十分である場合は、下部密着層はなくてもかまわない。誘電体層とシード金属層との密着が十分である場合は、上部密着層はなくてもかまわない。
【0021】
（配線）
基板１上に形成される密着層２、第１シード層３及び第１導電層４は、ＭＩＭキャパシタが形成される以外の基板１上の領域では、回路形成のための配線として用いることができる。回路として用いるためには、チタンと銅層の合計の膜厚は、セミアディティブ法による微細な配線形成に有利なことから５μｍ以下とするのが望ましい。５μｍより厚い場合ピッチ３０μｍ以下の微細配線形成が困難である。
第１導電層の形成方法としては、回路としても用いることを考慮すれば、電解銅めっきであることが簡便かつ安価であり、電気伝導性が良好であることから望ましい。しかし、電解銅めっきの他、電解ニッケルめっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等であっても良い。
基板１上に形成される密着層２、第１シード層３及び第１導電層４は、ＭＩＭキャパシタが形成される以外の基板１上の領域では、回路形成のための配線として用いることができる。回路として用いるためには、チタンと銅層の合計の膜厚は、セミアディティブ法による微細な配線形成に有利なことから５μｍ以下とするのが望ましい。５μｍより厚い場合ピッチ３０μｍ以下の微細配線形成が困難である。
第１導電層の形成方法としては、回路としても用いることを考慮すれば、電解銅めっきであることが簡便かつ安価であり、電気伝導性が良好であることから望ましい。しかし、電解銅めっきの他、電解ニッケルめっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等であっても良い。
【0022】
（第１絶縁層）
第１絶縁層６である誘電体層は、絶縁性、比誘電率の観点からアルミナ、シリカ、シリコンナイトライド、タンタルオキサイド、酸化チタン、チタン酸カルシウム、チタン酸バリウム、チタン酸ストロンチウムから選択することができる。
誘電体層の厚さは、１０ｎｍ以上５μｍ以下であることが望ましい。誘電体層の厚さが、１０ｎｍ以下である場合、絶縁性を保つことができずにキャパシタとしての機能が発現しない。誘電体層の厚さが、５μｍ以上の場合、成膜時間がかかりすぎて量産性に欠けるばかりでなく、不要部分を除去する工程でさらに時間がかかってしまう。より好ましくは５０ｎｍ以上、１μｍ以下であることが望ましい。
第１絶縁層６である誘電体層は、絶縁性、比誘電率の観点からアルミナ、シリカ、シリコンナイトライド、タンタルオキサイド、酸化チタン、チタン酸カルシウム、チタン酸バリウム、チタン酸ストロンチウムから選択することができる。
誘電体層の厚さは、１０ｎｍ以上５μｍ以下であることが望ましい。誘電体層の厚さが、１０ｎｍ以下である場合、絶縁性を保つことができずにキャパシタとしての機能が発現しない。誘電体層の厚さが、５μｍ以上の場合、成膜時間がかかりすぎて量産性に欠けるばかりでなく、不要部分を除去する工程でさらに時間がかかってしまう。より好ましくは５０ｎｍ以上、１μｍ以下であることが望ましい。
【0023】
（第２シード層）
第２シード層８はキャパシタの第２導電層である上部電極をセミアディティブ法で形成するための給電層である。第２シード層８は例えばＣｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、Ｃｕ合金単体もしくは複数組み合わせたものを適用することができる。後のエッチング除去が簡便となるためは、銅であることが望ましい。
シード金属層の厚さは、５０ｎｍ以上、５μｍ以下であることが望ましい。シード金属層の厚さが、５０ｎｍ未満である場合、続く電解めっき工程において通電不良が発生する可能性がある。シード金属層の厚さが、５μｍを超えると、エッチング除去に時間がかかってしまう。シード金属層の厚さが、より好ましくは１００ｎｍ以上５００ｎｍ以下が望ましい。
第２シード層８はキャパシタの第２導電層である上部電極をセミアディティブ法で形成するための給電層である。第２シード層８は例えばＣｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、Ｃｕ合金単体もしくは複数組み合わせたものを適用することができる。後のエッチング除去が簡便となるためは、銅であることが望ましい。
シード金属層の厚さは、５０ｎｍ以上、５μｍ以下であることが望ましい。シード金属層の厚さが、５０ｎｍ未満である場合、続く電解めっき工程において通電不良が発生する可能性がある。シード金属層の厚さが、５μｍを超えると、エッチング除去に時間がかかってしまう。シード金属層の厚さが、より好ましくは１００ｎｍ以上５００ｎｍ以下が望ましい。
【0024】
（第２導電層）
第２導電層９である上部電極は、電解めっき層である。電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。しかし、電解銅めっきの他、電解ニッケルめっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等であっても良い。
上部電極の厚さ（電解銅めっきの厚さ）は３μｍ以上、３０μｍ以下であることが望ましい。３μｍ未満の場合、上部電極を形成した後のエッチング処理によっては回路が消失してしまう虞がある。さらに回路の接続信頼性、電気伝導性が低下する危険性がある。電解銅めっき厚が３０μｍを超えると、３０μｍ厚以上のレジスト層を形成する必要があり、製造コストがかかる。さらにはレジスト解像性が低下することから、ピッチ３０μｍ以下の微細な配線形成が困難となってしまう。より好ましくは５μｍ以上、２５μｍ以下であることが望ましい。さらに望ましくは１０μｍ以上、２０μｍ以下であることが望ましい。
第２導電層９である上部電極は、電解めっき層である。電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。しかし、電解銅めっきの他、電解ニッケルめっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等であっても良い。
上部電極の厚さ（電解銅めっきの厚さ）は３μｍ以上、３０μｍ以下であることが望ましい。３μｍ未満の場合、上部電極を形成した後のエッチング処理によっては回路が消失してしまう虞がある。さらに回路の接続信頼性、電気伝導性が低下する危険性がある。電解銅めっき厚が３０μｍを超えると、３０μｍ厚以上のレジスト層を形成する必要があり、製造コストがかかる。さらにはレジスト解像性が低下することから、ピッチ３０μｍ以下の微細な配線形成が困難となってしまう。より好ましくは５μｍ以上、２５μｍ以下であることが望ましい。さらに望ましくは１０μｍ以上、２０μｍ以下であることが望ましい。
【0025】
［従来例における製造方法］
次に、図２から６を参照して、図１に示したような構造のＭＩＭキャパシタを有する配線基板を製造する場合の従来例について説明する。
まず図２に示すように、表面が絶縁性を有する基板１の上方に、密着層２及び第１シード層３を形成し、その上にレジスト１１のパターンを形成する。
次に、図３に示すように、第１シード層３を給電層として、電解めっきにより第１導電層４を形成する。
次に、図４に示すように、レジスト１１を除去し、図５に示すように、第１導電層４をエッチングマスクとして、密着層２及び第１シード層３の不要な部分を除去する。
しかし、上述の製造方法を採用すると、図６のＸに示すように、第１導電層４の端部周辺の領域において、密着層２及び第１シード層３のサイドエッチングが発生することがある。密着層２及び第１シード層３は、膜厚が小さいため、ｘ方向のエッチングの進行速度が速く、サイドエッチングを防止することは極めて難しい。
次に、図２から６を参照して、図１に示したような構造のＭＩＭキャパシタを有する配線基板を製造する場合の従来例について説明する。
まず図２に示すように、表面が絶縁性を有する基板１の上方に、密着層２及び第１シード層３を形成し、その上にレジスト１１のパターンを形成する。
次に、図３に示すように、第１シード層３を給電層として、電解めっきにより第１導電層４を形成する。
次に、図４に示すように、レジスト１１を除去し、図５に示すように、第１導電層４をエッチングマスクとして、密着層２及び第１シード層３の不要な部分を除去する。
しかし、上述の製造方法を採用すると、図６のＸに示すように、第１導電層４の端部周辺の領域において、密着層２及び第１シード層３のサイドエッチングが発生することがある。密着層２及び第１シード層３は、膜厚が小さいため、ｘ方向のエッチングの進行速度が速く、サイドエッチングを防止することは極めて難しい。
【0026】
ＭＩＭ構造の製造工程において、下部電極である第１導電層４の作製後には、誘電体層となる第１絶縁層６を形成し、第１絶縁層６の上方に上部密着層７及び第２シード層８を形成した後に、第２シード層に給電して、上部電極となる第２導電層９を作成する。
この際、上部密着層７及び第２シード層８をスパッタリング法にて形成する場合には、下部電極層である第１導電層４の側壁へのスパッタ皮膜の付きまわりは第１導電層４の端部の形状に大きく依存する。
このため、図６に示したように、密着層２及び第１シード層３のサイドエッチングが発生すると、スパッタリングによる皮膜の付きまわりが不十分となり、第２シード層８が不連続に形成されることとなる。この結果、電解めっきによる第２導電層９の形成時に給電がされず、めっき皮膜が形成されない不具合が発生する。
この際、上部密着層７及び第２シード層８をスパッタリング法にて形成する場合には、下部電極層である第１導電層４の側壁へのスパッタ皮膜の付きまわりは第１導電層４の端部の形状に大きく依存する。
このため、図６に示したように、密着層２及び第１シード層３のサイドエッチングが発生すると、スパッタリングによる皮膜の付きまわりが不十分となり、第２シード層８が不連続に形成されることとなる。この結果、電解めっきによる第２導電層９の形成時に給電がされず、めっき皮膜が形成されない不具合が発生する。
【0027】
さらに、図６に示すような第１導電層４をエッチングマスクとして密着層２及び第１シード層３のエッチングを行うと、第１導電層４の上側表面の平滑性が損なわれることとなり、ＭＩＭキャパシタの精度や歩留まり等に悪影響を及ぼすこととなる。この点、本開示の実施態様によれば、下部電極と誘電体界面の平滑性を維持でき、表面荒れに起因するキャパシタのショートや、電極表面積のバラつきに起因する容量のバラつきを低減できる。このため、キャパシタの歩留まりを向上することが可能であり、安定的に作製することができる。
【0028】
［第１の実施形態］
上記のような従来の製造方法の課題を解決するため、本発明の第１の実施形態については、以下に記述する製造方法を採用する。
以下、図２～図４及び図７～図１１を参照して第１の実施形態について説明する。
上記のような従来の製造方法の課題を解決するため、本発明の第１の実施形態については、以下に記述する製造方法を採用する。
以下、図２～図４及び図７～図１１を参照して第１の実施形態について説明する。
【0029】
（工程１）
第１の実施形態における工程１～工程６については、従来例と同一であるため、図２～図４を参照して説明する。
まず、基板１は、図２～図１１、図１３～１７は図示されていないが、基板１の上側表面から下側表面に貫通する貫通孔を有することができる。貫通孔の断面形状や径は、例えば貫通孔のトップ径とボトム径よりも中央部の径が狭くなるような形状でもよく、また、トップ径に対しボトム径が小さい形状等でもよい。更に、貫通孔のトップ径とボトム径よりも中央部の径が広くなるような形状でもよい。
第１の実施形態における工程１～工程６については、従来例と同一であるため、図２～図４を参照して説明する。
まず、基板１は、図２～図１１、図１３～１７は図示されていないが、基板１の上側表面から下側表面に貫通する貫通孔を有することができる。貫通孔の断面形状や径は、例えば貫通孔のトップ径とボトム径よりも中央部の径が狭くなるような形状でもよく、また、トップ径に対しボトム径が小さい形状等でもよい。更に、貫通孔のトップ径とボトム径よりも中央部の径が広くなるような形状でもよい。
【0030】
（工程２）
次に、図２に示されているように、基板１の表面及び貫通孔が形成されている場合には、貫通孔内にも密着層２及び第１シード層３を形成する。これら密着層２及び第１シード層３は、セミアディティブ工法における配線形成工程において、電解めっきの給電層として作用する。
密着層２及び第１シード層３の形成工程は、基板１に密着層２としてチタンをスパッタリング法により形成し、その後に、第１シード層３として、銅層をスパッタリング法により形成し、更にその後に、無電解めっきにより、金属層を付加形成するのが望ましい。チタン、銅層をスパッタリング法のみで形成すると、貫通孔の内壁に金属皮膜が均一に形成することができない場合がある。このため、無電解めっき法によって金属層を増強することが望ましい。無電解めっき層は無電解銅めっき、無電解ニッケルめっきが挙げられるが、ガラスあるいはチタン、銅層との密着性がよいことから無電解ニッケルめっきが望ましい。
ニッケルめっき層が厚過ぎると、微細な配線形成が困難となる場合がある。また、膜応力増加によって、密着性が低下する場合もある。そのため、無電解ニッケルめっき厚は１μｍ以下が望ましい。また、より好ましくは、０．５μｍ以下であり、さらに好ましくは０．３μｍ以下である。
また、無電解ニッケルめっき皮膜には還元剤に由来する共析物であるリンや、無電解ニッケルめっき液中に含まれる硫黄や鉛やビスマス等が含まれていてもよい。以上の工程を経て、貫通孔が形成されたガラス基板上にシード金属層が形成された基板が得られる。
次に、図２に示されているように、基板１の表面及び貫通孔が形成されている場合には、貫通孔内にも密着層２及び第１シード層３を形成する。これら密着層２及び第１シード層３は、セミアディティブ工法における配線形成工程において、電解めっきの給電層として作用する。
密着層２及び第１シード層３の形成工程は、基板１に密着層２としてチタンをスパッタリング法により形成し、その後に、第１シード層３として、銅層をスパッタリング法により形成し、更にその後に、無電解めっきにより、金属層を付加形成するのが望ましい。チタン、銅層をスパッタリング法のみで形成すると、貫通孔の内壁に金属皮膜が均一に形成することができない場合がある。このため、無電解めっき法によって金属層を増強することが望ましい。無電解めっき層は無電解銅めっき、無電解ニッケルめっきが挙げられるが、ガラスあるいはチタン、銅層との密着性がよいことから無電解ニッケルめっきが望ましい。
ニッケルめっき層が厚過ぎると、微細な配線形成が困難となる場合がある。また、膜応力増加によって、密着性が低下する場合もある。そのため、無電解ニッケルめっき厚は１μｍ以下が望ましい。また、より好ましくは、０．５μｍ以下であり、さらに好ましくは０．３μｍ以下である。
また、無電解ニッケルめっき皮膜には還元剤に由来する共析物であるリンや、無電解ニッケルめっき液中に含まれる硫黄や鉛やビスマス等が含まれていてもよい。以上の工程を経て、貫通孔が形成されたガラス基板上にシード金属層が形成された基板が得られる。
【0031】
（工程３）
続いて、図２に示されるように、第１シード層の上方にレジスト１１によるパターンを形成する。レジスト１１によるパターンの形成方法は、まず、第１シード層上の全面にレジスト１１の層を形成する。採用するレジストは、ネガ型ドライフィルムレジスト、ネガ型液状レジスト、ポジ型液状レジストが挙げられるが、レジスト層の形成が簡便でかつ安価であるためネガ型フォトレジストであることが望ましい。
続いて、図２に示されるように、第１シード層の上方にレジスト１１によるパターンを形成する。レジスト１１によるパターンの形成方法は、まず、第１シード層上の全面にレジスト１１の層を形成する。採用するレジストは、ネガ型ドライフィルムレジスト、ネガ型液状レジスト、ポジ型液状レジストが挙げられるが、レジスト層の形成が簡便でかつ安価であるためネガ型フォトレジストであることが望ましい。
【0032】
（工程４）
続いて、フォトレジスト層に所望の導体回路層を形成するためのパターンを公知のフォトリソグラフィー法によって形成する。すなわち、レジスト１１のパターンは後の導体回路層が形成される部分が露出するように位置あわせを行い、露光、現像処理することによってパターニングを実現する。レジスト層の厚みは、導体回路層の厚みにも依存するが、好ましくは５μｍ以上、２５μｍ以下であることが望ましい。５μｍより薄い場合、導体回路層となる電解めっき層を５μｍ以上に増膜できなくなり、回路の接続信頼性が低下する可能性がある。２５μｍより厚くなる場合、ピッチ３０μｍ以下の微細配線を形成することが困難となる。これによって、フォトレジストパターンが形成された基板を得る。
続いて、フォトレジスト層に所望の導体回路層を形成するためのパターンを公知のフォトリソグラフィー法によって形成する。すなわち、レジスト１１のパターンは後の導体回路層が形成される部分が露出するように位置あわせを行い、露光、現像処理することによってパターニングを実現する。レジスト層の厚みは、導体回路層の厚みにも依存するが、好ましくは５μｍ以上、２５μｍ以下であることが望ましい。５μｍより薄い場合、導体回路層となる電解めっき層を５μｍ以上に増膜できなくなり、回路の接続信頼性が低下する可能性がある。２５μｍより厚くなる場合、ピッチ３０μｍ以下の微細配線を形成することが困難となる。これによって、フォトレジストパターンが形成された基板を得る。
【0033】
（工程５）
続いて、第１シード層に給電し、メッキ液に浸漬することによって、フォトレジストパターンが形成されていない第1シード層の上面に、後に導体回路層となる第1導電層である電解めっき層を形成する。
続いて、第１シード層に給電し、メッキ液に浸漬することによって、フォトレジストパターンが形成されていない第1シード層の上面に、後に導体回路層となる第1導電層である電解めっき層を形成する。
【0034】
（工程６）
続いて、不要となったフォトレジストパターンを除去し、図４に示すように、第１導電層と第１シード層３を露出させる。なお、レジスト１１の除去方法は、何ら特定の方法に限定されるものではないが、例えば、アルカリ水溶液によって剥離除去することができる。
続いて、不要となったフォトレジストパターンを除去し、図４に示すように、第１導電層と第１シード層３を露出させる。なお、レジスト１１の除去方法は、何ら特定の方法に限定されるものではないが、例えば、アルカリ水溶液によって剥離除去することができる。
【0035】
（工程７）
続いて、図７に示すように、第１導電層４である下部電極上の全面に渡り、下部密着層５、第１絶縁層６、上部密着層７、及び、第２シード層８を順次堆積形成する。上記層の成膜方法としては、真空蒸着法、スパッタリング法、イオンプレーティング法、ＭＢＥ法、レーザブレーション法、ＣＶＤ法が挙げられるが、本実施形態により限定されない。
第１絶縁層６の下層にある下部密着層５は、第１絶縁層６と第１導電層４の密着性を向上させる機能を有する。しかし、第１絶縁層６と第１導電層４の密着性が十分である場合は、下部密着層５は無くても構わない。
本実施形態においては、第１導電層形成後に、第１シード層をエッチングすることなく、第１絶縁層及び第２シード層などを形成している。このため、第２シード層を形成する際に、第２シード層の付きまわり性の異常を抑制することができる。その結果、第２導電層についても安定して形成することができる。
なお、第２シード層はキャパシタの上部電極をセミアディティブ法で形成するための給電層として機能する。
続いて、図７に示すように、第１導電層４である下部電極上の全面に渡り、下部密着層５、第１絶縁層６、上部密着層７、及び、第２シード層８を順次堆積形成する。上記層の成膜方法としては、真空蒸着法、スパッタリング法、イオンプレーティング法、ＭＢＥ法、レーザブレーション法、ＣＶＤ法が挙げられるが、本実施形態により限定されない。
第１絶縁層６の下層にある下部密着層５は、第１絶縁層６と第１導電層４の密着性を向上させる機能を有する。しかし、第１絶縁層６と第１導電層４の密着性が十分である場合は、下部密着層５は無くても構わない。
本実施形態においては、第１導電層形成後に、第１シード層をエッチングすることなく、第１絶縁層及び第２シード層などを形成している。このため、第２シード層を形成する際に、第２シード層の付きまわり性の異常を抑制することができる。その結果、第２導電層についても安定して形成することができる。
なお、第２シード層はキャパシタの上部電極をセミアディティブ法で形成するための給電層として機能する。
【0036】
（工程８）
続いて、図8に示すように、第２シード層８の上面にレジスト１１のパターンを第２導電層９を形成する以外の領域に形成する。レジスト１１のパターンの形成は、前述したフォトレジストパターンと同じ方法で行うことができる。この場合、レジスト１１のパターンの開口領域は第１導電層４（下部電極）より内側となるように形成し、積層方向における平面視においても、ＭＩＭキャパシタの外部への接続線の部分を除いては、第１導電層４（下部電極）内側になるように形成する。
続いて、図8に示すように、第２シード層８の上面にレジスト１１のパターンを第２導電層９を形成する以外の領域に形成する。レジスト１１のパターンの形成は、前述したフォトレジストパターンと同じ方法で行うことができる。この場合、レジスト１１のパターンの開口領域は第１導電層４（下部電極）より内側となるように形成し、積層方向における平面視においても、ＭＩＭキャパシタの外部への接続線の部分を除いては、第１導電層４（下部電極）内側になるように形成する。
【0037】
（工程９）
続いて、第２シード層に給電して電解めっき法によって第2導電層９（上部電極）を形成する。
続いて、第２シード層に給電して電解めっき法によって第2導電層９（上部電極）を形成する。
【0038】
（工程１０）
続いて、レジスト１１のパターンを除去する。フォトレジストパターンの除去は公知方法のアルカリ水溶液で除去剥離処理を行うことができる。
続いて、レジスト１１のパターンを除去する。フォトレジストパターンの除去は公知方法のアルカリ水溶液で除去剥離処理を行うことができる。
【0039】
（工程１１）
続いて、図９に示すように、第２導電層９（上部電極）を囲むようにレジスト１１のパターンを形成する。レジスト１１のパターンの形成は、前述したフォトレジストパターンと同じ方法で行うことができる。この場合、フォトレジストパターンの非開口領域は上部電極より外側、かつ第１導体層（下部電極）の内側となるように形成し、積層方向における平面視においても、ＭＩＭキャパシタの外部への接続線の部分を除いては、第１導電層４（下部電極）内側になるように形成する。
これによって、第２シード層８、上部密着層７、第１絶縁層６、下部密着層５の端面がそれぞれ第２導電層の外側、かつ第１導電層の内側になるようにエッチングを行い、ＭＩＭキャパシタ構造を形成する。
続いて、図９に示すように、第２導電層９（上部電極）を囲むようにレジスト１１のパターンを形成する。レジスト１１のパターンの形成は、前述したフォトレジストパターンと同じ方法で行うことができる。この場合、フォトレジストパターンの非開口領域は上部電極より外側、かつ第１導体層（下部電極）の内側となるように形成し、積層方向における平面視においても、ＭＩＭキャパシタの外部への接続線の部分を除いては、第１導電層４（下部電極）内側になるように形成する。
これによって、第２シード層８、上部密着層７、第１絶縁層６、下部密着層５の端面がそれぞれ第２導電層の外側、かつ第１導電層の内側になるようにエッチングを行い、ＭＩＭキャパシタ構造を形成する。
【0040】
（工程１２）
なお、第２シード層８および上部密着層７の不要部分の除去は本工程で実施することに限定されず、例えば工程１１の前に上部電極をマスクとして、第２シード層８および上部密着層７の不要部分が除去されても良い。このようにすると、ＭＩＭキャパシタデバイスの外表面における第１絶縁層６の面積が大きくなり、上部電極および下部電極間の側面からの電流のリークなどを抑制することができる。
なお、第２シード層８および上部密着層７の不要部分の除去は本工程で実施することに限定されず、例えば工程１１の前に上部電極をマスクとして、第２シード層８および上部密着層７の不要部分が除去されても良い。このようにすると、ＭＩＭキャパシタデバイスの外表面における第１絶縁層６の面積が大きくなり、上部電極および下部電極間の側面からの電流のリークなどを抑制することができる。
【0041】
（工程１３）
続いて、レジスト１１のパターンを除去する。フォトレジストパターンの除去は公知方法のアルカリ水溶液で除去剥離処理を行うことができる。
続いて、レジスト１１のパターンを除去する。フォトレジストパターンの除去は公知方法のアルカリ水溶液で除去剥離処理を行うことができる。
【0042】
（工程１４）
続いて、図１０に示されるように、再度、レジスト１１のパターンを第１導電層４も取り囲むように形成する。つまり、レジスト１１のパターンが、少なくとも１の幅方向（ｚ軸に直行するｘｙ平面における方向）において、前記第１導電層よりも幅の大きなエッチングマスクとなるようにレジスト１１のパターンを形成する。
すなわち、前記第１導電層よりも幅の大きなエッチングマスクの幅は、ＭＩＭキャパシタにおける第１シード層３の幅に相当する幅となる。この場合、フォトレジストパターンの非開口領域は下部電極より外側となるように形成し、積層方向における平面視においても、ＭＩＭキャパシタの外部への接続線の部分を除いては、第１導電層４（下部電極）の外側になるように形成される。
続いて、図１０に示されるように、再度、レジスト１１のパターンを第１導電層４も取り囲むように形成する。つまり、レジスト１１のパターンが、少なくとも１の幅方向（ｚ軸に直行するｘｙ平面における方向）において、前記第１導電層よりも幅の大きなエッチングマスクとなるようにレジスト１１のパターンを形成する。
すなわち、前記第１導電層よりも幅の大きなエッチングマスクの幅は、ＭＩＭキャパシタにおける第１シード層３の幅に相当する幅となる。この場合、フォトレジストパターンの非開口領域は下部電極より外側となるように形成し、積層方向における平面視においても、ＭＩＭキャパシタの外部への接続線の部分を除いては、第１導電層４（下部電極）の外側になるように形成される。
【0043】
より具体的には、少なくとも一方向におけるレジスト１１のｘｙ平面（水平方向）における幅ｂと、同方向における第１導電層(下部電極）のｘｙ平面における幅ａとの関係は、当然に以下の式（１）を満たすこととなる。
［数１］
ａ＜ｂ・・・・・・・・・・・・・・・・・・・・・（１）
さらに、ａ、ｂは以下の式（２）を満たすことが望ましい。
［数２］
５０ｎｍ≦（ｂ－ａ）／２≦５０μｍ・・・・・・・（２）
なお、数式（２）において、「（ｂ－ａ）／２」は、第１導電層(下部電極）４とレジスト１１の片側における幅の差を示している。この片側における幅の差の上限を５０μｍとしているのは、これよりも大きいとパターンの設計に制約が生じるためである。
さらに、密着層２と第１シード層３のｚ軸方向の高さ（２層の厚さの合計）をｃは、以下の式（３）を満たすことが望ましい。
［数３］
５０ｎｍ≦ｃ≦５μｍ・・・・・・・・・・・・・・（３）
なお、数式（３）においてｃの下限を５０ｎｍとしているのは、密着層２及び第１シード層３が給電層として機能を果たす最低値として５０ｎｍが必要なためである。また、ｃの上限を５μｍとしているのは、シード層エッチング時に、形成できる配線幅に制約を受けるためである。
さらに、ａ，ｂ，ｃは以下の式（４）を満たすことが望ましい。
［数４］
０．０１≦（（ｂ－ａ）／２）／ｃ≦１０００・・・（４）
式（４）を満たす形状であれば、第１導電層(下部電極）の下方にまでサイドエッチングが発生せず、その後の工程において、第２シード層を断線不良がない、十分に安定した状態で形成することが可能となる。
なお、レジストパターンの形成方法は、前述したフォトレジストパターンと同じ方法で行うことができる。
［数１］
ａ＜ｂ・・・・・・・・・・・・・・・・・・・・・（１）
さらに、ａ、ｂは以下の式（２）を満たすことが望ましい。
［数２］
５０ｎｍ≦（ｂ－ａ）／２≦５０μｍ・・・・・・・（２）
なお、数式（２）において、「（ｂ－ａ）／２」は、第１導電層(下部電極）４とレジスト１１の片側における幅の差を示している。この片側における幅の差の上限を５０μｍとしているのは、これよりも大きいとパターンの設計に制約が生じるためである。
さらに、密着層２と第１シード層３のｚ軸方向の高さ（２層の厚さの合計）をｃは、以下の式（３）を満たすことが望ましい。
［数３］
５０ｎｍ≦ｃ≦５μｍ・・・・・・・・・・・・・・（３）
なお、数式（３）においてｃの下限を５０ｎｍとしているのは、密着層２及び第１シード層３が給電層として機能を果たす最低値として５０ｎｍが必要なためである。また、ｃの上限を５μｍとしているのは、シード層エッチング時に、形成できる配線幅に制約を受けるためである。
さらに、ａ，ｂ，ｃは以下の式（４）を満たすことが望ましい。
［数４］
０．０１≦（（ｂ－ａ）／２）／ｃ≦１０００・・・（４）
式（４）を満たす形状であれば、第１導電層(下部電極）の下方にまでサイドエッチングが発生せず、その後の工程において、第２シード層を断線不良がない、十分に安定した状態で形成することが可能となる。
なお、レジストパターンの形成方法は、前述したフォトレジストパターンと同じ方法で行うことができる。
【0044】
（工程１５）
続いて、第１シード層の露出した部分を除去する。
なお、無電解Ｎｉ層、銅層、チタン層は、順次化学エッチングにより除去する方法を用いることができる。エッチング液の種類は除去する金属種により適宜選択され、除去方法は、本開示に記載された方法に限定されない。
続いて、第１シード層の露出した部分を除去する。
なお、無電解Ｎｉ層、銅層、チタン層は、順次化学エッチングにより除去する方法を用いることができる。エッチング液の種類は除去する金属種により適宜選択され、除去方法は、本開示に記載された方法に限定されない。
【0045】
（工程１６）
続いて、レジスト１１のパターンを除去すると。図１１に示すようにＭＩＭキャパシタが形成された配線基板を形成することができる。フォトレジストパターンの除去は公知方法のアルカリ水溶液で除去剥離処理を行うことができる。以上の工程によりキャパシタが形成される。
続いて、レジスト１１のパターンを除去すると。図１１に示すようにＭＩＭキャパシタが形成された配線基板を形成することができる。フォトレジストパターンの除去は公知方法のアルカリ水溶液で除去剥離処理を行うことができる。以上の工程によりキャパシタが形成される。
【0046】
（工程１７）
その後、図１２に示すように、配線基板上に絶縁樹脂層１２、ビアホール１３を形成する。その後、積層導体回路層と絶縁樹脂層を繰り返して形成することによって多層配線基板が形成される。
なお、配線基板上の導体回路や積層構造は公知のセミアディティブ法あるいはサブトラクティブ法を用いて形成することができる。
さらに多層配線基板を形成した後に外部接続端子を形成することも可能であるし、さらに、外部接続端子にはんだボールを形成することも可能である。
本開示による配線基板は片面に積層導体回路層、外部接続端子、はんだボールがあってもよく、変形例として両面にあっても良い。さらに半導体チップ、チップ部品を搭載してもよい。
その後、図１２に示すように、配線基板上に絶縁樹脂層１２、ビアホール１３を形成する。その後、積層導体回路層と絶縁樹脂層を繰り返して形成することによって多層配線基板が形成される。
なお、配線基板上の導体回路や積層構造は公知のセミアディティブ法あるいはサブトラクティブ法を用いて形成することができる。
さらに多層配線基板を形成した後に外部接続端子を形成することも可能であるし、さらに、外部接続端子にはんだボールを形成することも可能である。
本開示による配線基板は片面に積層導体回路層、外部接続端子、はんだボールがあってもよく、変形例として両面にあっても良い。さらに半導体チップ、チップ部品を搭載してもよい。
【0047】
[第２の実施形態]
次に、以下では、図２～図４及び図１３～図１７を参照して第２の実施形態について説明する。
第２の実施形態においては、工程１から工程６は第１の実施形態と同一であるため、工程１から工程６については、説明を省略する。
第２の実施形態においては、図４に示した第１の実施形態の工程６の後に、以下に説明する工程２０を継続する。
次に、以下では、図２～図４及び図１３～図１７を参照して第２の実施形態について説明する。
第２の実施形態においては、工程１から工程６は第１の実施形態と同一であるため、工程１から工程６については、説明を省略する。
第２の実施形態においては、図４に示した第１の実施形態の工程６の後に、以下に説明する工程２０を継続する。
【0048】
（工程２０）
第１の実施形態の工程６の後、図１３に示すように、第１導電層を取り囲むようにレジスト１１のパターンを形成する。レジストパターンの形成は、前述したレジストパターンと同じ方法で行うことができる。この場合、レジストパターンの開口領域は下部電極より外側となるように形成し、積層方向における平面視においても、ＭＩＭキャパシタの外部への接続線の部分を除いては、第１導電層４（下部電極）の外側になるように形成する。
第１の実施形態の工程６の後、図１３に示すように、第１導電層を取り囲むようにレジスト１１のパターンを形成する。レジストパターンの形成は、前述したレジストパターンと同じ方法で行うことができる。この場合、レジストパターンの開口領域は下部電極より外側となるように形成し、積層方向における平面視においても、ＭＩＭキャパシタの外部への接続線の部分を除いては、第１導電層４（下部電極）の外側になるように形成する。
【0049】
そして、この場合のレジスト１１のｘｙ平面における長さｂと、同方向における第１導電層(下部電極）のｘｙ平面における長さａ、密着層２と第１シード層３のｚ軸方向の高さ（２層の厚さの合計）をｃの望ましい関係は、第１の実施形態における工程１４で記述したものと同様である。
【0050】
(工程２１）
続いて、レジスト１１のパターンをエッチングマスクとして第１シード層３、密着層２を除去する。
なお、第１シード層３、密着層２の除去は、無電解Ｎｉ層、銅層、チタン層を順次化学エッチングにより除去する方法を用いることができる。エッチング液の種類は除去する金属種により適宜選択され、何ら限定されるものではない。
続いて、レジスト１１のパターンをエッチングマスクとして第１シード層３、密着層２を除去する。
なお、第１シード層３、密着層２の除去は、無電解Ｎｉ層、銅層、チタン層を順次化学エッチングにより除去する方法を用いることができる。エッチング液の種類は除去する金属種により適宜選択され、何ら限定されるものではない。
【0051】
【0052】
（工程２３）
続いて、図１５に示すように、第１の実施態様の工程７と同様に、第１導電層４である下部電極上の全面に渡り、下部密着層５、第１絶縁層６、上部密着層７、及び、第２シード層８を順次堆積形成する。上記層の成膜方法としては、真空蒸着法、スパッタリング法、イオンプレーティング法、ＭＢＥ法、レーザブレーション法、ＣＶＤ法が挙げられるが、本実施形態により限定されない。
第１絶縁層６の下層にある下部密着層５は、第１絶縁層６と第１導電層４の密着性を向上させる機能を有する。しかし、第１絶縁層６と第１導電層４の密着性が十分である場合は、下部密着層５は無くても構わない。
なお、第２シード層はキャパシタの上部電極をセミアディティブ法で形成するための給電層として機能する。
続いて、図１５に示すように、第１の実施態様の工程７と同様に、第１導電層４である下部電極上の全面に渡り、下部密着層５、第１絶縁層６、上部密着層７、及び、第２シード層８を順次堆積形成する。上記層の成膜方法としては、真空蒸着法、スパッタリング法、イオンプレーティング法、ＭＢＥ法、レーザブレーション法、ＣＶＤ法が挙げられるが、本実施形態により限定されない。
第１絶縁層６の下層にある下部密着層５は、第１絶縁層６と第１導電層４の密着性を向上させる機能を有する。しかし、第１絶縁層６と第１導電層４の密着性が十分である場合は、下部密着層５は無くても構わない。
なお、第２シード層はキャパシタの上部電極をセミアディティブ法で形成するための給電層として機能する。
【0053】
(工程２４）
続いて、図１６に示すようにレジスト１１のパターンを第２導電層９を形成する以外の領域に形成する。レジスト１１のパターンの形成は、前述したフォトレジストパターンと同じ方法で行うことができる。この場合、レジスト１１のパターンの開口領域は第１導電層４（下部電極）より内側となるように形成し、積層方向における平面視においても、ＭＩＭキャパシタの外部への接続線の部分を除いては、第１導電層４（下部電極）内側になるように形成する。
続いて、図１６に示すようにレジスト１１のパターンを第２導電層９を形成する以外の領域に形成する。レジスト１１のパターンの形成は、前述したフォトレジストパターンと同じ方法で行うことができる。この場合、レジスト１１のパターンの開口領域は第１導電層４（下部電極）より内側となるように形成し、積層方向における平面視においても、ＭＩＭキャパシタの外部への接続線の部分を除いては、第１導電層４（下部電極）内側になるように形成する。
【0054】
（工程２５）
続いて、第２シード層に給電して電解めっき法によって第2導電層９（上部電極）を形成する。
続いて、第２シード層に給電して電解めっき法によって第2導電層９（上部電極）を形成する。
【0055】
（工程２６）
続いて、レジスト１１のパターンを除去する。フォトレジストパターンの除去は公知方法のアルカリ水溶液で除去剥離処理を行うことができる。
続いて、レジスト１１のパターンを除去する。フォトレジストパターンの除去は公知方法のアルカリ水溶液で除去剥離処理を行うことができる。
【0056】
（工程２７）
続いて、図１７に示すように、第２導電層９（上部電極）を囲むようにレジスト１１のパターンを形成する。レジスト１１のパターンの形成は、前述したフォトレジストパターンと同じ方法で行うことができる。この場合、フォトレジストパターンの非開口領域は上部電極より外側、かつ第１導体層（下部電極）の内側となるように形成し、積層方向における平面視においても、ＭＩＭキャパシタの外部への接続線の部分を除いては、第１導電層４（下部電極）内側になるように形成する。それぞれ外側、かつ内側になるように形成するのが望ましい。
続いて、図１７に示すように、第２導電層９（上部電極）を囲むようにレジスト１１のパターンを形成する。レジスト１１のパターンの形成は、前述したフォトレジストパターンと同じ方法で行うことができる。この場合、フォトレジストパターンの非開口領域は上部電極より外側、かつ第１導体層（下部電極）の内側となるように形成し、積層方向における平面視においても、ＭＩＭキャパシタの外部への接続線の部分を除いては、第１導電層４（下部電極）内側になるように形成する。それぞれ外側、かつ内側になるように形成するのが望ましい。
【0057】
(工程２８）
続いて、工程１２と同様に、レジスト１１のパターンをマスクとして、第２シード層８、上部密着層７、第１絶縁層６、及び、下部密着層５の不要部分を除去する。第２シード層８、上部密着層７、第１絶縁層、及び、下部密着層５の除去は、化学エッチング法、ドライエッチング法、いずれも公知方法を用いることが実施できる。各層毎で異なった除去方法を採用してもよいし、また、全ての層で同じ方法除去を行ってもよい。
上述したように、レジスト１１のパターンは第１導電層４（下部電極）の内側に形成にされているため、レジスト１１のパターンをマスクとして不要部分を除去しても、第１絶縁層は第１導電層（下部電極）の内側にのみに残存して形成される。
続いて、工程１２と同様に、レジスト１１のパターンをマスクとして、第２シード層８、上部密着層７、第１絶縁層６、及び、下部密着層５の不要部分を除去する。第２シード層８、上部密着層７、第１絶縁層、及び、下部密着層５の除去は、化学エッチング法、ドライエッチング法、いずれも公知方法を用いることが実施できる。各層毎で異なった除去方法を採用してもよいし、また、全ての層で同じ方法除去を行ってもよい。
上述したように、レジスト１１のパターンは第１導電層４（下部電極）の内側に形成にされているため、レジスト１１のパターンをマスクとして不要部分を除去しても、第１絶縁層は第１導電層（下部電極）の内側にのみに残存して形成される。
【0058】
なお、第２シード層および上部密着層７の不要部分の除去は、工程２８で除去しなくとも、例えば工程２７の直後に、第２導電層９（上部電極）をマスクとして、エッチング除去しても良い。このようにすると、ＭＩＭキャパシタデバイスの外表面における第１絶縁層の面積が大きくなり、上部電極および下部電極間の側面からの電流のリークなどを抑制することができる。
【0059】
(工程２９）
続いて、レジスト１１のパターンを除去すると。第１の実施形態と同様に、図１１に示すようにＭＩＭキャパシタが形成された配線基板を形成することができる。レジストパターンの除去は公知方法のアルカリ水溶液で除去剥離処理を行うことができる。以上の工程によりキャパシタが形成される。
続いて、レジスト１１のパターンを除去すると。第１の実施形態と同様に、図１１に示すようにＭＩＭキャパシタが形成された配線基板を形成することができる。レジストパターンの除去は公知方法のアルカリ水溶液で除去剥離処理を行うことができる。以上の工程によりキャパシタが形成される。
【0060】
第２の実施形態における工程２９以降の工程は、第１の実施形態と同様であるので、説明は省略する。
【0061】
＜効果＞
従来例の製造方法によってＭＩＭキャパシタを製造した場合には、第1導電層４(下部電極）の下方にサイドエッチングが発生し、第２導電層９(上部電極）が正常に形成されない割合が５０％であったが、本開示の第１の実施形態及び第２の実施形態による製造方法を採用すれば、１００％の割合で第２導電層９(上部電極）が正常に形成することができ。顕著な改善を見ることができた。
従来例の製造方法によってＭＩＭキャパシタを製造した場合には、第1導電層４(下部電極）の下方にサイドエッチングが発生し、第２導電層９(上部電極）が正常に形成されない割合が５０％であったが、本開示の第１の実施形態及び第２の実施形態による製造方法を採用すれば、１００％の割合で第２導電層９(上部電極）が正常に形成することができ。顕著な改善を見ることができた。
【0062】
以上、本発明の実施の形態について説明したが、本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【0063】
１：基板、２：密着層、３：第１シード層、４：第１導電層、５：下部密着層、６：第１絶縁層、７：上部密着層、８：第２シード層、９：第２導電層、１１：レジスト、１２：絶縁樹脂層、１３：ビアホール
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】