知財求人 - 知財ポータルサイト「IP Force」
▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2025-05-09
(45)【発行日】2025-05-19
(54)【発明の名称】ナノワイヤ・コアを有する強誘電体電界効果トランジスタ
(51)【国際特許分類】
H10D 30/67 20250101AFI20250512BHJP
H10D 86/40 20250101ALI20250512BHJP
H10B 51/30 20230101ALI20250512BHJP
H10D 30/60 20250101ALI20250512BHJP
H10D 30/01 20250101ALI20250512BHJP
【ＦＩ】
H10D30/67 206Z
H10D86/40 101B
H10B51/30
H10D30/60 X
H10D30/01 101Z
H10D30/60 G
【請求項の数】
20
(21)【出願番号】P 2023521296
(86)(22)【出願日】2021-11-15
(65)【公表番号】
(43)【公表日】2023-12-01
(86)【国際出願番号】 EP2021081629
(87)【国際公開番号】W WO2022106329
(87)【国際公開日】2022-05-27
【審査請求日】2024-04-11
(31)【優先権主張番号】16/953,505
(32)【優先日】2020-11-20
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100120710
【弁理士】
【氏名又は名称】片岡 忠彦
(72)【発明者】
【氏名】ゴング、ナンボ
(72)【発明者】
【氏名】安藤 崇志
(72)【発明者】
【氏名】コーエン、ガイ
【審査官】田内 幸治
(56)【参考文献】
【文献】台湾特許出願公開第２０１８２４５６３（ＴＷ，Ａ）
【文献】特開２０１１－１４２１３６（ＪＰ，Ａ）
【文献】特表２０１６－５０４７６１（ＪＰ，Ａ）
【文献】特開２００３－２５８３３６（ＪＰ，Ａ）
【文献】国際公開第２０１４／０８８６５３（ＷＯ，Ａ１）
【文献】米国特許第０８６０９４８１（ＵＳ，Ｂ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ１０Ｄ ３０／６７
Ｈ１０Ｄ ８６／４０
Ｈ１０Ｂ ５１／３０
Ｈ１０Ｄ ３０／６０
Ｈ１０Ｄ ３０／０１
(57)【特許請求の範囲】
【請求項1】
強誘電体電界効果トランジスタ（ＦｅＦＥＴ）であって、埋め込み酸化物（ＢＯＸ）層と、
前記ＦｅＦＥＴのソース及びドレイン領域において前記ＢＯＸ層の上に形成されたパッドと、
前記パッドの間において前記ＢＯＸ層に形成された凹部の上に延びるナノワイヤ・コアと
を含む、ナノワイヤ層と、
前記ナノワイヤ・コアを覆い、前記パッドの１つまで延びる金属電極と、
前記金属電極を覆う強誘電体層と、
前記強誘電体層を覆う界面層と、
前記ＦｅＦＥＴのチャネル領域の上に形成され、前記界面層を覆うポリシリコン層と
を備えるＦｅＦＥＴ。
【請求項2】
前記ナノワイヤ・コアの断面形状は円形である、請求項１に記載のＦｅＦＥＴ。
【請求項3】
前記ＦｅＦＥＴの前記ソース及びドレイン領域に形成され、前記ＦｅＦＥＴの活性領域を分離するように構成された、絶縁体酸化物層をさらに備え、前記ポリシリコン層は、前記絶縁体酸化物層の少なくとも一部分の上にも形成される、
請求項１又は請求項２に記載のＦｅＦＥＴ。
【請求項4】
前記絶縁体酸化物層は、二酸化シリコン（ＳｉＯ２）、酸窒化シリコン（ＳｉＯＮ）、酸化ハフニウム（ＨｆＯ２）、及び任意の他の適切な高κ誘電体材料からなる群から選択される少なくとも１つを含む、請求項３に記載のＦｅＦＥＴ。
【請求項5】
前記ナノワイヤ層は、Ｓｉ又はシリサイドの少なくとも１つを含む、請求項１～請求項４のいずれか１項に記載のＦｅＦＥＴ。
【請求項6】
前記強誘電体層は、ＨｆＯ２ベースの強誘電体を含む、請求項１～請求項５のいずれか１項に記載のＦｅＦＥＴ。
【請求項7】
前記強誘電体層は、１ｎｍ～３０ｎｍの範囲の厚さを有する、請求項１～請求項６のいずれか１項に記載のＦｅＦＥＴ。
【請求項8】
前記界面層は、ＳｉＯ２、ＳｉＯＮ及びＳｉＮからなる群から選択される少なくとも１つを含む、請求項１～請求項７のいずれか１項に記載のＦｅＦＥＴ。
【請求項9】
前記界面層は、円筒シェル形状を有する、請求項１～請求項８のいずれか１項に記載のＦｅＦＥＴ。
【請求項10】
前記界面層は、１ｎｍ～５ｎｍの範囲の厚さを有する、請求項１～請求項９のいずれか１項に記載のＦｅＦＥＴ。
【請求項11】
強誘電体電界効果トランジスタ（ＦｅＦＥＴ）を製造する方法であって、埋め込み酸化物（ＢＯＸ）層を形成することと、
前記ＦｅＦＥＴのソース及びドレイン領域において前記ＢＯＸ層の上に形成されたパッドと、
前記パッドの間に延びるナノワイヤ・コアと
を含むナノワイヤ層を、前記ＢＯＸ層の上に形成することと、
前記ナノワイヤ・コアを前記ＢＯＸ層から離すように、前記ナノワイヤ・コアの下の前記ＢＯＸ層をアンダーカットすることと、
前記ナノワイヤ・コアの周囲を覆い、前記パッドの１つまで延びる金属電極を形成することと、
前記金属電極の周囲に強誘電体層を形成することと、
前記強誘電体層の周囲に界面層を形成することと、
前記ＦｅＦＥＴのチャネル領域の上にポリシリコン層を形成することであって、前記ポリシリコン層は前記界面層を覆う、形成することと
を含む、ＦｅＦＥＴを製造する方法。
【請求項12】
前記ナノワイヤ・コアの形状を円筒形状に変化させるために、前記ナノワイヤ・コアに、アニーリング・プロセス及び酸化プロセスの少なくとも一方を施すことをさらに含む、請求項１１に記載のＦｅＦＥＴを製造する方法。
【請求項13】
前記ＦｅＦＥＴの前記ソース及びドレイン領域に形成され、前記ＦｅＦＥＴの活性領域を分離するように構成された、絶縁体酸化物層を形成することをさらに含み、前記ポリシリコン層は、前記絶縁体酸化物層の少なくとも一部分の上にも形成される、
請求項１１又は請求項１２に記載のＦｅＦＥＴを製造する方法。
【請求項14】
前記絶縁体酸化物層は、二酸化シリコン（ＳｉＯ２）、酸窒化シリコン（ＳｉＯＮ）、酸化ハフニウム（ＨｆＯ２）、及び任意の他の適切な高κ誘電体材料からなる群から選択される少なくとも１つを含む、請求項１３に記載のＦｅＦＥＴを製造する方法。
【請求項15】
前記ナノワイヤ層は、Ｓｉ又はシリサイドの少なくとも１つを含む、請求項１１～請求項１４のいずれか１項に記載のＦｅＦＥＴを製造する方法。
【請求項16】
前記強誘電体層は、ＨｆＯ２ベースの強誘電体を含む、請求項１１～請求項１５のいずれか１項に記載のＦｅＦＥＴを製造する方法。
【請求項17】
前記強誘電体層は、１ｎｍ～３０ｎｍの範囲の厚さを有する、請求項１１～請求項１６のいずれか１項に記載のＦｅＦＥＴを製造する方法。
【請求項18】
前記界面層は、ＳｉＯ２、ＳｉＯＮ及びＳｉＮからなる群から選択される少なくとも１つを含む、請求項１１～請求項１７のいずれか１項に記載のＦｅＦＥＴを製造する方法。
【請求項19】
前記界面層は、円筒シェル形状を有する、請求項１１～請求項１８のいずれか１項に記載のＦｅＦＥＴを製造する方法。
【請求項20】
前記界面層は、１ｎｍ～５ｎｍの範囲の厚さを有する、請求項１１～請求項１９のいずれか１項に記載のＦｅＦＥＴを製造する方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、一般に半導体ベースの電子デバイス、及び、半導体ベースの電子デバイスの製造方法に関する。より具体的には、本出願は、ナノワイヤ・チャネルを含む強誘電体ゲート電界効果トランジスタ（ＦｅＦＥＴ）デバイス、及びその製造方法に関する。
【背景技術】
【0002】
ＦｅＦＥＴデバイスの耐久特性は、強誘電体層の強誘電体酸化物の分極が切り替わるときの界面層（ＩＬ）内の大きな電場の関数となり得る。ＦｅＦＥＴデバイスの強誘電体層の性能を改善することが望ましいであろう。
【発明の概要】
【0003】
本開示の実施形態は、強誘電体電界効果トランジスタ（ＦｅＦＥＴ）に関する。このＦｅＦＥＴは、埋め込み酸化膜層（ＢＯＸ）層と、ＦｅＦＥＴのソース及びドレイン領域においてＢＯＸ層の上に形成されたパッド及びパッドの間においてＢＯＸ層に形成された凹部の上に延びるナノワイヤ・コアを含むナノワイヤ層と、ナノワイヤ・コアを覆う金属電極と、金属電極を覆う強誘電体層と、強誘電体層を覆う界面層と、ＦｅＦＥＴのチャネル領域の上に形成され、界面層を覆うポリシリコン層とを含む。
【0004】
本開示の他の実施形態は、強誘電体電界効果トランジスタ（ＦｅＦＥＴ）を製造する方法に関する。本方法は、埋め込み酸化膜（ＢＯＸ）層を形成することを含む。本方法は、ＦｅＦＥＴのソース及びドレイン領域においてＢＯＸ層の上に形成されたパッドと、パッドの間を延びるナノワイヤ・コアとを含むナノワイヤ層を、ＢＯＸ層の上に形成することを含む。本方法はさらに、ナノワイヤ・コアをＢＯＸ層から離すように、ナノワイヤ・コアの下のＢＯＸ層をアンダーカットすることと、ナノワイヤ・コアの周囲に金属電極を形成することと、金属電極の周囲に強誘電体層を形成することと、強誘電体層の周囲に界面層を形成することと、ＦｅＦＥＴのチャネル領域の上に、界面層を覆うポリシリコン層を形成することとを含む。
【0005】
上記の概要は、本開示の各々の例証的実施形態又はあらゆる実施形態を説明することを意図したものではない。
【図面の簡単な説明】
【0006】
本出願に含まれる図面は、本明細書に組み込まれ、その一部を形成する。それらは、本開示の実施形態を示し、本記述と共に、本開示の原理を説明する。図面はある特定の実施形態の例示に過ぎず、本開示を限定するものではない。
【0007】
【図1A】実施形態による、製造プロセスの中間段階におけるＦｅＦＥＴデバイスの上面図を示す。
【図1B】実施形態による、製造プロセスの中間段階におけるＦｅＦＥＴデバイスの断面図を示す。
【図9】実施形態による、ＦｅＦＥＴデバイスを製造する方法を示す。
【0008】
図中の要素は、単純化及び明確化のために示されていることを認識されたい。商業的に実施可能な実施形態において有用又は必要となり得る良く知られた要素は、単純化のために及び例示的な実施形態の理解を助けるために、示されていない場合がある。
【発明を実施するための形態】
【0009】
本開示は、半導体構造体、及び半導体構造体を製造する方法を説明する。より具体的には、本出願は、強誘電体ゲート電界効果トランジスタ（ＦｅＦＥＴ）、及びＦｅＦＥＴデバイスを製造する方法に関する。一般に、ＦｅＦＥＴは、デバイスのゲート電極とソース－ドレイン導電領域との間に挟まれた強誘電体材料を含むタイプの電界効果トランジスタである。強誘電体材料の永久的な電場分極があるため、このタイプのデバイスは、電気的バイアスが存在しなくてもトランジスタの状態（オン又はオフ）を保持する。ＦｅＦＥＴトランジスタは、単一トランジスタの不揮発性メモリの一種であるＦｅＦＥＴメモリ・デバイスに用いることができる。
【0010】
本開示の様々な実施形態が、関連する図面を参照しながら、本明細書において説明される。本開示の範囲から逸脱せずに、代替的実施形態を考案することができる。以下の説明及び図面中で、要素の間の様々な接続及び位置関係（例えば、上、下、隣接など）が明らかにされることに留意されたい。これらの接続若しくは位置関係又はその両方は、別に指示されない限り、直接的であっても間接的であってもよく、本開示はこの点で限定することを意図したものではない。従って、エンティティの結合は、直接的又は間接的結合のいずれをも示すことができ、エンティティの間の位置関係は直接的又は間接的位置関係とすることができる。間接的位置関係の一例として、本説明において、層「Ａ」を層「Ｂ」の上に形成するという言及は、層「Ａ」及び層「Ｂ」の関連する特性又は機能性が中間層（単数又は複数）によって実質的に変化しない限り、１つ又は複数の中間層（例えば、層「Ｃ」）が層「Ａ」と層「Ｂ」との間に存在する状況を含む。
【0011】
以下の定義及び略語が、特許請求の範囲及び本明細書の解釈のために使用される。本明細書で使用される場合、用語「備える（ｃｏｍｐｒｉｓｅｓ）」、「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「有する（ｈａｓ）」、「有する（ｈａｖｉｎｇ）」、「含む（ｃｏｎｔａｉｎｓ）」若しくは「含む（ｃｏｎｔａｉｎｉｎｇ）」、又は、それらの何れかの他の変化形は、非排他的な包含を含むことが意図されている。例えば、要素のリストを含む、構成物、混合物、プロセス、方法、物品、又は装置は、必ずしもそれらの要素に限定されず、それらの構成物、混合物、プロセス、方法、物品、又は装置に対して明確に挙げられていない又は内在しない他の要素を含むことができる。
【0012】
以下の説明のために、用語「上方（ｕｐｐｅｒ）」、「下方（ｌｏｗｅｒ）」、「右（ｒｉｇｈｔ）」、「左（ｌｅｆｔ）」、「垂直（ｖｅｒｔｉｃａｌ）」、「水平（ｈｏｒｉｚｏｎｔａｌ）」、「上部（ｔｏｐ）」、「低部（ｂｏｔｔｏｍ）」及びそれらの派生語は、説明される構造体及び方法に、図面中に適応するように関連するものとする。用語「重ねる（ｏｖｅｒｌｙｉｎｇ）」、「上に（ａｔｏｐ）」、「上に（ｏｎ ｔｏｐ）」、「の上に配置される（ｐｏｓｉｔｉｏｎｅｄ ｏｎ）」又は「頂上に配置される（ｐｏｓｉｔｉｏｎｅｄ ａｔｏｐ）」は、第１の要素、例えば第１の構造体が、第２の要素、例えば第２の構造体の上に存在することを意味し、ここで、介在する要素、例えば界面構造体が、第１の要素と第２の要素との間に存在することができる。用語「直接接触」は、第１の要素、例えば第１の構造体と、第２の要素、例えば第２の構造体とが、２つの要素の界面に中間の導電体、絶縁体又は半導体層が何もなく接続されていることを意味する。用語「に対して選択的に（ｓｅｌｅｃｔｉｖｅ ｔｏ）」、例えば「第１の要素を第２の要素に対して選択的に（ａ ｆｉｒｓｔ ｅｌｅｍｅｎｔ ｓｅｌｅｃｔｉｖｅ ｔｏ ａ ｓｅｃｏｎｄ ｅｌｅｍｅｎｔ）」は、第１の要素をエッチングすることができ、第２の要素がエッチング停止として機能することができることを意味することに、留意されたい。
【0013】
簡潔にするために、半導体デバイス及び集積回路（ＩＣ）製造に関連する従来技術は、本明細書においては、詳細に説明される場合もされない場合もある。さらに、本明細書で説明される様々なタスク及びプロセス・ステップは、本明細書では詳細には説明されない付加的なステップ又は機能性を有するより包括的な手続き又はプロセスに組み込むことができる。具体的には、半導体デバイス及び半導体ベースのＩＣの製造における様々なステップは周知であり、簡潔にするために、多くの従来のステップは、本明細書においては簡単に言及するのみであるか、又は周知のプロセスの詳細を提供することなく完全に省略される。
【0014】
一般に、ＩＣにパッケージされることになるマイクロ・チップを形成するために使用される様々なプロセスは、４つの一般的なカテゴリ、すなわち、膜堆積、除去／エッチング、半導体ドーピング、及びパターン形成／リソグラフィに分類される。
【0015】
堆積は、ウェハ上に材料を、成長させる、コーティングする、又は別に転写する、任意のプロセスである。利用可能な技術には、物理気相堆積（ＰＶＤ）、化学気相堆積（ＣＶＤ）、電気化学堆積（ＥＣＤ）、分子線エピタキシ（ＭＢＥ）、及び、より最近では、特に原子層堆積（ＡＬＤ）が含まれる。別の堆積技術は、プラズマ強化化学気相堆積（ＰＥＣＶＤ）であり、これは、プラズマ中のエネルギーを利用して、従来のＣＶＤでは高温を必要とするウェハ表面の反応を誘起するプロセスである。ＰＥＣＶＤ堆積の際の高エネルギー・イオンの衝突は、膜の電気的及び機械的特性を向上させる可能性もある。
【0016】
除去／エッチングは、ウェハから材料を除去する任意のプロセスである。例としては、エッチング・プロセス（湿式又は乾式）、化学機械平坦化（ＣＭＰ）などが挙げられる。除去プロセスの１つの例は、イオン・ビーム・エッチング（ＩＢＥ）である。一般に、ＩＢＥ（又はミリング）は、遠隔幅広ビームのイオン／プラズマ・ソースを利用して、物理的不活性ガス若しくは化学反応性ガス又はその両方の手段によって基板材料を除去する乾式プラズマ・エッチング方法を指す。他の乾式プラズマ・エッチング技術と同様に、ＩＢＥは、エッチング速度、異方性、選択性、均一性、アスペクト比、及び基板損傷の最小化などの利点を有する。乾式除去プロセスの別の例は、反応性イオン・エッチング（ＲＩＥ）である。一般に、ＲＩＥは、ウェハ上に堆積された材料を除去するために、化学的反応性プラズマを用いる。ＲＩＥにより、プラズマは、電磁場によって低圧（真空）下で生成される。ＲＩＥプラズマからの高エネルギー・イオンが基板表面を攻撃し、それと反応して材料を除去する。
【0017】
半導体ドーピングは、例えばトランジスタのソース及びドレインに、一般に拡散若しくはイオン注入又はその両方によってドーピングすることにより、電気的特性を変更することである。これらのドーピング・プロセスに続いて、炉アニーリング又は急速熱アニーリング（「ＲＴＡ」）が行われる。アニーリングは、注入されたドーパントを活性化するように機能する。ＦｅＦＥＴデバイスについて、デバイスの強誘電体層は、「０」又は「１」のような情報を格納するために使用することができ、ＲＴＡプロセスは、強誘電体膜を作成するために使用することができる。導電体（例えば、ポリシリコン、アルミニウム、銅など）及び絶縁体（例えば、二酸化シリコン、窒化シリコンなどの様々な形態）は、トランジスタ及びそれらの構成要素を接続及び分離するために使用される。半導体基板の様々な領域の選択的ドーピングは、基板の導電率が電圧の印加によって変化することを可能にする。これらの様々な構成要素の構造体を作成することにより、何百万ものトランジスタを構築することができ、互いに配線して、近年のマイクロ電子デバイスの複雑な回路を形成することができる。
【0018】
半導体リソグラフィは、基板へのパターンのその後の転写のために、半導体基板上に３次元のレリーフ像又はパターンを形成することである。半導体リソグラフィにおいて、パターンは、フォトレジストと呼ばれる感光性ポリマによって形成される。トランジスタを構成する複雑な構造体、及び回路の何百万ものトランジスタを接続する多数のワイヤを構築するために、リソグラフィ及びエッチング・パターン転写ステップが多数回繰り返される。ウェハ上にプリントされる各々のパターンは、以前に形成されたパターンに位置合わせされ、徐々に、導電体、絶縁体、及び選択的にドープされた領域が構築されて最終的なデバイスを形成する。
【0019】
簡単に上述したように、ＦｅＦＥＴデバイスの耐久特性は、強誘電体層の強誘電体酸化物材料における分極状態が切り替わるときの界面層（ＩＬ）における大きな電場の関数となり得る。この大きな電場のために、ＩＬの劣化が、分極の疲労より早く起こる可能性があり、このことがＦｅＦＥＴデバイスの耐久疲労の原因となる可能性がある。本実施形態により、デバイスの幾何学的構造に基づいて、ＩＬの高電場を調節する（又は低減する）ことにより、ＦｅＦＥＴデバイスがより堅牢な性能特性を達成することを可能にすることができる（例えば、デバイスは、耐久疲労の前に、より多くの書き出し／読み込みサイクルを達成することができる）。特定の実施形態において、高電場は、デバイスの幾何学的設計を変更すること、及び、電場があまり強くない位置に界面層を配置することによって、低減することができる。
【0020】
一般に、導電性円筒構造体（円筒シェル）の電場は、円筒の半径の関数である。具体的には、均一な線形電荷密度を有する無限円筒導電体の電場は、ガウスの法則を適用することによって得ることができる。半径ｒ＞Ｒにおける円筒型のガウス面を考えると、電場は円筒のあらゆる点において同じ大きさを有し、外側へ向く。従って、電束は、電場と円筒の面積とを掛け合わせたものとなる。さらに、円筒構造体の電場が半径の関数であることを考慮すると、その外側部分の電場はより小さいことになる。本実施形態によるＦｅＦＥＴデバイスの構造体の幾何学的形状を、強誘電体層の外側に界面層を配置することによって調節することにより、内側の強誘電体層は、比較的大きな電場を受けることになる。さらに、界面層（ＩＬ）が強誘電体層の外側に形成されるので、ＩＬは比較的小さい電場を受けることになる。本明細書で記述したように、ＩＬの劣化がＦｅＦＥＴの耐久疲労に関わり、高電場がＩＬの劣化を引き起こす可能性があるので、より小さい電場を受けることになる強誘電体層の外側にＩＬを配置することが、ＩＬの劣化を最小にすることができ、ＦｅＦＥＴデバイスの寿命を延ばすのに役立つ。
【0021】
本技術は、ゲート・オール・アラウンド（ＧＡＡ）ナノワイヤ強誘電体電界効果トランジスタ（ＦｅＦＦＴ）並びにその製造方法を提供する。本方法は、シリコン（Ｓｉ）ナノワイヤ及びＳｉ加工を用いて説明される。しかし、本技術は、他の半導体材料、例えば、ゲルマニウム（Ｇｅ）又はＩＩＩ－Ｖ半導体などを用いて実施することもできる。非Ｓｉ含有半導体を用いるときは、本教示の加工ステップは、成長温度及び加えられるドーパント種が、使用される特定の半導体に適合されることを除いて、一般的に同じである。Ｓｉ含有半導体材料、例えば、Ｓｉ、シリコン・ゲルマニウム（ＳｉＧｅ）、Ｓｉ／ＳｉＧｅ、シリコン・カーバイド（ＳｉＣ）又はシリコン・ゲルマニウム・カーバイド（ＳｉＧｅＣ）などを使用することができる。
【0022】
次に、同様の数字が同一又は同様の要素を表す図面を参照し、初めに図１Ａ及び図１Ｂを参照すると、実施形態による、基板１０２及び埋め込み酸化物（ＢＯＸ）層１０４を含むＦｅＦＥＴデバイス１００が示されている。特定の実施例において、基板１０２は、Ｓｉ基板とすることができるが、他の適切な材料を使用することもできる。図１Ｂの断面図に示されるように、埋め込み酸化物層１０４は、下にある基板１０２の上に形成される。図１Ｂに示されるように、ナノワイヤ１０６が、埋め込み酸化物層１０４の凹部分１０３を横断する。特定の実施形態において、ナノワイヤ１０６は、Ｓｉ若しくはシリサイド、又は任意の他の適切な材料を含むことができる。図１Ａの上面図に示されるように、ナノワイヤ１０６は、ＢＯＸ層１０４の凹部分１０３の両側（例えば、左側のソース側、及び右側のドレイン側）に正方形のパッド部分１０７を含むことができる。パターン形成されたナノワイヤ１０６の幅寸法は、例えば、約１０ｎｍから約３０ｎｍまでの範囲とすることができる。特定の実施例において、ナノワイヤ１０６のパターン形成は、通常のリソグラフィ（例えば、光又はｅビーム）とそれに続く反応性イオンエッチング（ＲＩＥ）によって行うことができる。すなわち、ＢＯＸ層１０４をエッチングし、ナノワイヤ１０６の下のＢＯＸ層１０４を凹ませて凹部分１０３を形成することによって、ナノワイヤ１０６を吊るす（ＢＯＸ層１０４から離す）ことができる。従って、ナノワイヤ１０６は、ＢＯＸ層１０４の異なる側の間に吊り橋を形成する。ＢＯＸ層１０４を凹ませることは、例えば、希薄フッ化水素（ＤＨＦ）エッチングによって達成することができる。ＤＨＦエッチングは等方性エッチングである。従って、エッチングの横方向成分が、狭いナノワイヤ１０６の下のＢＯＸ層１０４をアンダーカットする。
【0023】
特定の実施形態において、吊るされたナノワイヤ１０６はさらに、ナノワイヤ１０６の断面輪郭を、概ね正方形（又は矩形）の形状から概ね円形断面の形状（図６Ｃも参照されたい）に変化させるように加工される。特定の実施形態において、一般的なゲート・オール・アラウンド（ＧＡＡ）ＭＯＳＦＥＴ構造体のナノワイヤ１０６の吊るされた部分の直径は、約１０ｎｍ又はそれより小さい。特定の実施形態において、高度に均一で滑らかな１０ｎｍ以下の範囲のシリコン・ナノワイヤを確実に得るプロセスは、連続的な水素アニーリング及びそれに続く高温酸化の製造技術（通常のＣＭＯＳプロセスを使用する際の）を含むことができる。ナノワイヤ１０６を製造する例示的なプロセスにおいて、初めにナノワイヤ１０６が、標準的なリソグラフィ技術を用いてパターン形成される。次に、ナノワイヤ１０６の無マスク細線化／平滑化を、Ｈ２アニーリング・プロセスによって達成することができる。このアニーリング・プロセスが、ナノワイヤ１０６の吊るされた部分の断面形状を、概ね正方形（又は矩形）の形状から概ね円形断面の形状（図６Ｃも参照されたい）に変化させることができる。特定の実施形態において、ナノワイヤ１０６の直径は、酸化プロセスによってサイズをさらに小さくすることができる。酸化プロセスは、測定できるほどのライン・エッジ粗さ（ＬＥＲ）の劣化なしに、ナノワイヤ寸法をさらに減らすことができる。
【0024】
次に図２Ａ及び図２Ｂを参照すると、それぞれ、図１Ａ及び図１ＢのＦｅＦＥＴデバイス１００の、製造プロセスの次の段階における上面図及び断面図が示されている。図２Ａ及び図２Ｂに示されるように、金属電極１０８（例えば、ＴｉＮ、Ｉｒ、ＴａＮなど）が、吊るされたナノワイヤ１０６の円筒部分を覆うように堆積され、さらに、ナノワイヤ１０６のコンタクト・パッド１０７の右側の１つまで延びるように形成される。図２Ｂに示されるように、ナノワイヤ１０６の吊るされた部分を覆う金属電極１０８の厚さは、ＢＯＸ層１０４の凹部分１０３がまだ存在する量となるように選択される。ナノワイヤ１０６の吊るされた部分の概ね円筒断面形状に従って、金属電極１０８の吊るされた部分も、円筒断面形状を有する（図６Ｃも参照されたい）。
【0025】
次に図３Ａ及び図３Ｂを参照すると、それぞれ、図２Ａ及び図２ＢのＦｅＦＥＴデバイス１００の、製造プロセスの次の段階における上面図及び断面図が示されている。図３Ａ及び図３Ｂに示されるように、絶縁体酸化物層１１０が、ＦｅＦＥＴデバイス１００の右側及び左側（すなわち、ソース側及びドレイン側）の上に形成される。絶縁体酸化物層１１０は、二酸化シリコン（ＳｉＯ２）、酸窒化シリコン（ＳｉＯＮ）、酸化ハフニウム（ＨＦＯ２）又は任意の他の適切な高κ誘電体（単数又は複数）を含むことができ、物理気相堆積（ＰＶＤ）、化学気相堆積（ＣＶＤ）、原子層堆積（ＡＬＤ）、又は、ＳｉＯ２及びＳｉＯＮの場合には酸化炉を用いて、パッド１０７の上に堆積することができる。絶縁体酸化物層１１０は、ＦｅＦＥＴデバイス１００の活性領域の分離を可能にする一種のスペーサと考えることができる。
【0026】
次に図４Ａ及び図４Ｂを参照すると、それぞれ、図３Ａ及び図３ＢのＦｅＦＥＴデバイス１００の、製造プロセスの次の段階における上面図及び断面図が示されている。図４Ａ及び図４Ｂに示されるように、絶縁体酸化物層１１０の形成後に、強誘電体酸化物層１１２が、金属電極１０８の周囲に形成される。ナノワイヤ１０６の吊るされた部分及び金属電極１０８の概ね円筒形の断面形状に従って、強誘電体酸化物層１１２も、概ね円筒形の断面形状を有する（図６Ｃも参照されたい）。特定の実施形態において、強誘電体酸化物層１１２は、例えば、ＨｆＯ２を含むことができる。ＨｆＯ２は、アンドープ又はドープすることができる。ＨｆＯ２のためのドーパントは、例えば、Ｓｉ、Ａｌ、Ｚｒ、Ｌａ、Ｎなどを含むことができる。強誘電体酸化物層１１２は、原子層堆積（ＡＬＤ）又は任意の他の適切な材料堆積技術によって形成することができる。ある特定の実施形態において、強誘電体酸化物層１１２は、斜方晶層にあり、例えば、１ｎｍ～３０ｎｍの範囲の厚さを有することができる。
【0027】
次に図５Ａ及び図５Ｂを参照すると、それぞれ、図４Ａ及び図４ＢのＦｅＦＥＴデバイス１００の、製造プロセスの次の段階における上面図及び断面図が示されている。図５Ａ及び図５Ｂに示されるように、強誘電体酸化物層１１２の形成後に、界面層１１４が、強誘電体酸化物層１１２の周囲に形成される。ナノワイヤ１０６の吊るされた部分、金属電極１０８及び強誘電体酸化物層１１２の概ね円筒形の断面形状に従って、ここで形成される界面層１１４も、概ね円筒形の断面形状を有する（図６Ｃも参照されたい）。界面層１１４は、原子層堆積（ＡＬＤ）又は任意の他の適切な材料堆積技術によって形成することができる。前述のように、界面層１１４は、通常は高レベルの電場が印加されるためにＦｅＦＥＴデバイス１００の劣化の源となり得る。しかし、本実施形態においては、界面層１１４が金属層１０８及び強誘電体酸化物層１１２の両方の外側にあるので、ナノワイヤ１０６の中心軸からより大きな距離（すなわち、より大きな半径に）に配置される。従って、界面層１１４は、比較的小さい電場を受けることになり、電場劣化を受けにくくなり得る。したがって、ＦｅＦＥＴデバイス１００の耐久特性を向上させることができる。特定の実施形態において、界面層１１４は、例えば、１ｎｍ～５ｎｍの範囲の厚さを有することができる。界面層１１４は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮなどのうちの１つ又は複数から構成することができる。
【0028】
次に図６Ａ、図６Ｂ及び図６Ｃを参照すると、それぞれ、図５Ａ及び図５ＢのＦｅＦＥＴデバイス１００の、製造プロセスの次の段階における上面図、断面図及び横断面図が示されている。図６Ａ及び図６Ｂに示されるように、ポリシリコン層１１６が、ナノワイヤ１０６のパッド部分１０７の上と、界面層１１４の吊るされた円筒形部分の周囲とに、堆積される。従って、ポリシリコン層は、図６Ｂに示されるように、ソース領域Ｓとドレイン領域との間にある、ＦｅＦＥＴデバイス１００のチャネル領域Ｃを覆うように堆積される。図６Ｃは、図６Ｂの線Ａ―Ａに沿って描かれた横断面図であり、ナノワイヤ１０６、金属電極１０８、強誘電体酸化物層１１２、界面層１１４及びポリシリコン層１１６の同心円状の積層を示す。特定の実施形態において、ポリシリコン層１１６の形成後に、ＦｅＦＥＴデバイス１００にＣＭＰプロセスを行うことができ、これが、ポリシリコン層１１６の特定の上部を平坦にすることができる（すなわち、図６Ｃに示されるポリシリコン層１１６の完全に円形の断面描写とは対照的に）。
【0029】
次に図７を参照すると、図６ＢのＦｅＦＥＴデバイス１００の、製造プロセスの次の段階における断面図が示されている。図７に示されるように、ソース領域７１０及びドレイン領域７１２がポリシリコン層１１６に形成される。ソース領域７１０及びドレイン領域７１２は、ポリシリコン層１１６が高濃度にドープされた領域である。ドーピングは、イオン注入及びそれに続くアニーリング、又はドーピング・ソースからのドーパントの拡散などの方法によって提供することができる。ドープされたポリシリコンはさらに、様々な堆積方法によって選択的にソース領域７１０及びドレイン領域７１２に加えることができる。
【0030】
次に、新たに図８を参照すると、図７のＦｅＦＥＴデバイス１００の、製造プロセスの次の段階における断面図が示されている。図８に示されるように、誘電体膜８１０が、ソース領域７１０、ポリシリコン層１１６及びドレイン領域７１２の上に堆積される。次いで、誘電体膜８１０の中に、ソース領域７１０、ドレイン領域７１２及びゲート（すなわち、金属電極１０８）に達するビアが開口される。次に、例えば、タングステンなどの金属を用いて、ソース・コンタクト８１４、ドレイン・コンタクト８１６及びゲート・コンタクト８１８を形成する。
【0031】
次に図９を参照すると、この図は、実施形態によるＦｅＦＥＴデバイスを製造する方法９００を示す。図９に示されるように、操作９０２において基板が準備される。前述のように、基板は、シリコン基板とすることができ、又は任意の他の適切な材料（単数又は複数）で構成することができる。操作９０４において、埋め込み酸化物（ＢＯＸ）層が基板上に形成される。操作９０６において、ナノワイヤ層が形成される。このナノワイヤ層は、ＦｅＦＥＴデバイスのソース領域側及びドレイン領域側の上のパッドと、パッドを接続するナノワイヤ・コアとを含む。従って、少なくとも初めは、ナノワイヤは、一般的なバーベル形状を有する。製造プロセスのこの段階では、ナノワイヤ・コアは、概ね正方形又は矩形の断面区域を有することを認識されたい。さらに、この段階において、ナノワイヤ・コアは、下のＢＯＸ層によって支持され、まだ吊るされていない。さらに、操作９０６において、ナノワイヤ・コアは、ＢＯＸ層から離され（すなわち、ナノワイヤ・コアの下のＢＯＸ層に凹部が形成される）、その結果、ナノワイヤ・コアは、ＦｅＦＥＴデバイスのソース領域とドレイン領域との間の中空に吊るされる。特定の実施形態において、前述のように、ナノワイヤ・コアがＢＯＸ層から離された後、ナノワイヤ・コアはさらに、アニーリング若しくは酸化又はその両方（或いは、任意の他の適切な材料除去プロセス）を用いて、正方形形状から円形（又は、概ね円形）形状に加工することができる。操作９０８において、金属電極が、ナノワイヤ・コアを覆うように形成される。操作９１０において、絶縁体酸化物層が、ＦｅＦＥＴのソース及びドレイン領域におけるナノワイヤ層のパッドの少なくとも一部分の上に形成される。操作９１２において、強誘電体酸化物層が、金属電極を覆うように形成される。操作９１４において、界面層が、強誘電体酸化物層を覆うように形成される。従って、界面層は、一般的な円筒シェルの形状に形成され、前述の他の層よりもナノワイヤ・コアの中心軸から大きな距離に形成される。従って、界面層に加わる電場の大きさは、この層の半径が大きいため、他の層に比べて小さくなり得る（前述のガウスの法則の議論を参照されたい）。操作９１６において、ソース及びドレイン電極が形成される。他の実施形態において、これらの操作は、図９に関して前述したものと同じ順序である必要はなく、若しくは付加的な中間操作を含めることもでき、又はその両方とすることができることを認識されたい。
【0032】
様々な実施形態の説明が例示の目的で提示されたが、網羅的であること又は開示された実施形態に限定することを意図したものではない。当業者であれば、説明された実施形態の範囲及び趣旨から逸脱しない、多くの修正形及び変化形が明らかであろう。本明細書で用いられた用語法は、実施形態の原理、実際的用途、又は市場に見られる技術を超える技術的改善を最も良く説明するため、或いは他の当業者が本明細書で開示された実施形態を理解することができるように、選択されたものである。
【図1A】
【図1B】
【図2A】
【図2B】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A】
【図5B】
【図6A】
【図6B】
【図6C】
【図7】
【図8】
【図9】