特許 7679743 光検出器、及び光集積素子

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-05-12

(45)【発行日】2025-05-20

(54)【発明の名称】光検出器、及び光集積素子

(51)【国際特許分類】

   H10F 30/223 20250101AFI20250513BHJP

   H10F 77/1226 20250101ALI20250513BHJP

   H10F 77/50 20250101ALI20250513BHJP

【ＦＩ】

H10F30/223

H10F77/1226

H10F77/50

【請求項の数】 9

(21)【出願番号】P 2021151528

(22)【出願日】2021-09-16

(65)【公開番号】P2023043745

(43)【公開日】2023-03-29

【審査請求日】2024-05-29

(73)【特許権者】

【識別番号】309015134

【氏名又は名称】富士通オプティカルコンポーネンツ株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】下山 峰史

【審査官】佐竹 政彦

(56)【参考文献】

【文献】特開２０２０－１７０８１９（ＪＰ，Ａ）

【文献】特開２０１４－１８３１９５（ＪＰ，Ａ）

【文献】特開２０１３－２０７２３１（ＪＰ，Ａ）

【文献】Stefan Lischke et al.，"High bandwidth, high responsivity waveguide-coupled germanium p-i-n photodiode"，OPTICS EXPRESS，2015年，Vol. 23, No. 21，pp.27213-27220 ，<DOI:10.1364/OE.23.027213>

【文献】K. -C. Lin, H. Kumar and G. -E. Chang，"Germanium-Tin Lateral p-i-n Waveguide Photodetectors for Mid-Infrared Silicon Photonics"，2021 Conference on Lasers and Electro-Optics (CLEO), San Jose, CA, USA，2021年05月14日，pp. 1-2

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ１０Ｆ ３０／００－３０／２９８、７７／００－７７／９０

ＪＳＴＰｌｕｓ／ＪＳＴ７５８０（ＪＤｒｅａｍＩＩＩ）

ＩＥＥＥ Ｘｐｌｏｒｅ

(57)【特許請求の範囲】

【請求項1】

基板の上に第１半導体で形成され、使用波長の光に対して透明な光入力層と、
前記光入力層の上に、前記第１半導体よりもバンドギャップが小さい第２半導体で形成された光吸収層と、
を有し、
前記光吸収層は、第１導電型の不純物がドープされた第１極性領域と、前記第１導電型と異なる第２導電型の不純物がドープされた第２極性領域と、前記第１極性領域と前記第２極性領域に挟まれたアンドープの領域を、前記基板と水平な方向に有し、前記第１極性領域と前記第２極性領域の間に、有効屈折率が前記光吸収層の他の部分よりも高い領域を有し、
前記光吸収層は、前記第１極性領域と前記第２極性領域の間に、部分的に膜厚が大きい領域を有し、前記膜厚が大きい領域の幅は、前記アンドープの領域の幅より狭く、前記膜厚が大きい領域の厚さと前記第１極性領域及び前記第２極性領域の最大厚との差は前記使用波長の１／１０以上である、光検出器。

【請求項2】

前記光入力層は、前記光吸収層の前記膜厚が大きい領域に対応する位置に、リセスを有する、請求項１に記載の光検出器。

【請求項3】

前記光吸収層は、前記膜厚が大きい領域に突起を有する、
請求項１または２に記載の光検出器。

【請求項4】

基板の上に第１半導体で形成され、使用波長の光に対して透明な光入力層と、
前記光入力層の上に、前記第１半導体よりもバンドギャップが小さい第２半導体で形成された光吸収層と、
を有し、
前記光吸収層は、第１導電型の不純物がドープされた第１極性領域と、前記第１導電型と異なる第２導電型の不純物がドープされた第２極性領域と、前記第１極性領域と前記第２極性領域に挟まれたアンドープの領域を、前記基板と水平な方向に有し、前記第１極性領域と前記第２極性領域の間に、有効屈折率が前記光吸収層の他の部分よりも高い領域を有し、
前記光吸収層は、前記第１極性領域と前記第２極性領域の間に、部分的に膜厚が大きい領域を有し、
前記光入力層は、前記光吸収層の前記膜厚が大きい領域に対応する位置に、リセスを有する、光検出器。

【請求項5】

基板の上に第１半導体で形成され、使用波長の光に対して透明な光入力層と、
前記光入力層の上に、前記第１半導体よりもバンドギャップが小さい第２半導体で形成された光吸収層と、
前記光吸収層を覆う誘電体層と、
を有し、
前記光吸収層は、第１導電型の不純物がドープされた第１極性領域と、前記第１導電型と異なる第２導電型の不純物がドープされた第２極性領域と、前記第１極性領域と前記第２極性領域に挟まれたアンドープの領域を、前記基板と水平な方向に有し、前記第１極性領域と前記第２極性領域の間に、有効屈折率が前記光吸収層の他の部分よりも高い領域を有し、
前記誘電体層は、前記光吸収層の前記第１極性領域と前記第２極性領域の間を覆う領域で、部分的に膜厚が大きくなっており、前記膜厚が大きくなっている領域の幅は、前記アンドープの領域の幅より狭い、
光検出器。

【請求項6】

前記第１極性領域と前記第２極性領域は、前記光吸収層の表面から、前記光吸収層の平均厚さの１／２以上の深さに達する、
請求項１から５のいずれか１項に記載の光検出器。

【請求項7】

前記第１半導体はＳｉ、前記第２半導体はＧｅ、ＳｉＧｅ、またはＧｅＳｎである、
請求項１から６のいずれか１項に記載の光検出器。

【請求項8】

前記第１極性領域と電気的に接続される第１電極と、前記第２極性領域と電気的に接続される第２電極、
を有し、前記第１極性領域と前記第２極性領域に逆バイアスが印加される、
請求項１から７のいずれか１項に記載の光検出器。

【請求項9】

請求項１から８のいずれか１項に記載の光検出器と、
前記光検出器に光学的に接続される光回路と、
を有する光集積素子。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、光検出器、及び光集積素子に関する。

【背景技術】

【0002】

通信容量の増大に対応するため、シリコンフォトニクスと呼ばれる分野の研究・開発が注目されている。シリコン（Ｓｉ）基板、またはＳＯＩ（Silicon-on-Insulator）基板上に光回路を形成することで、同じ基板に形成された電子回路との集積が可能になる。光集積回路により、電気信号と光信号の間の変換効率の向上と、小型で大容量、低消費電力の光トランシーバの実現が期待される。

【0003】

光集積回路のうち、光の合分波、変調などの導波部分は、過剰損失を抑制するために光を吸収しない性質が求められる。一方、光を電気に変換する光検出器には、光を吸収する性質が必要である。これらの要求を満たす組み合わせとして、光検出器にゲルマニウム（Ｇｅ）を用い、それ以外の導波部分にＳｉを用い、波長１．２μｍから１．６μｍの近赤外光を用いる構成が有力である。この波長帯域の光はＳｉに対して透明であり、Ｇｅに吸収される。

【0004】

Ｓｉ導波路に接続されるＧｅ光検出器からフォトキャリアを引き出す場合、図１の構成をとり得る。Ｇｅ光検出器（Ｇｅ－ＰＤ）に接合されるＳｉ導波路（Ｓｉ－ＷＧ）にｐ型不純物をドープし、Ｇｅ－ＰＤの上部にｎ型不純物をドープすることで整流作用が働く。ｐ型に対してｎ型が高電位となる逆バイアスを印加すると、Ｇｅ内の光吸収で生じたフォトキャリアのうち、電子がｎ電極に、ホールがｐ電極に引き抜かれる。この構成はＳｉとＧｅのヘテロ界面を有し、基板と垂直な方向にＰＩＮ構造が形成されるため、ヘテロ接合縦型ＰＩＮ構造と呼ばれている。

【0005】

ＳＯＩ（Silicon-on-Insulator）基板のＳｉアイランド上に形成されたストライプ型のＧｅ光検出器が知られている（たとえば、特許文献１参照）。このＧｅ光検出器は、高濃度のｐ型不純物領域とｎ型不純物領域が、基板と水平な方向に配置されたヘテロ接合を含む。

【先行技術文献】

【特許文献】

【0006】

【文献】米国特許第９０３５４０９号

【発明の概要】

【発明が解決しようとする課題】

【0007】

ＰＩＮ構造が基板と垂直か、水平かにかかわらず、フォトキャリアの移動経路にヘテロ接合を含む構成では、フォトキャリアはエネルギーバンドが不連続なヘテロ界面を通過する。図１の構成では、ホールがＳｉ／Ｇｅヘテロ界面を通過する際に、価電子帯に生じた障壁により、ホールの一部が界面に溜り込む。界面に溜まったホールは、外部からの印加電圧を遮蔽し、空乏層の電界強度の低下を引き起こす。その結果、光検出器の応答特性が劣化し、高速動作が妨げられる。

【0008】

本開示は、受光感度と高速動作を両立させた光検出器を提供することを目的とする。

【課題を解決するための手段】

【0009】

一実施形態では、光検出器は、
基板の上に第１半導体で形成され、使用波長の光に対して透明な光入力層と、
前記光入力層の上に、前記第１半導体よりもバンドギャップが小さい第２半導体で形成された光吸収層と、を有し、
前記光吸収層は、第１導電型の不純物がドープされた第１極性領域と、前記第１導電型と異なる第２導電型の不純物がドープされた第２極性領域と、前記第１極性領域と前記第２極性領域に挟まれたアンドープの領域を、前記基板と水平な方向に有し、前記第１極性領域と前記第２極性領域の間に、有効屈折率が前記光吸収層の他の部分よりも高い領域を有する。

【発明の効果】

【0010】

受光感度と高速動作を両立させた光検出器が実現される。

【図面の簡単な説明】

【0011】

【図1】ヘテロ接合縦型ＰＩＮ構造の光検出器の模式図である。

【図2】Ｓｉ／Ｇｅヘテロ界面でのホールの溜り込みを示す図である。

【図3】実際に作製したヘテロ接合型光検出器の応答特性の評価結果を示す図である。

【図4A】ホモ接合型光検出器の技術課題を示す図である。

【図4B】ホモ接合型光検出器の技術課題を示す図である。

【図4C】ホモ接合型光検出器の技術課題を示す図である。

【図4D】ホモ接合型光検出器の技術課題を示す図である。

【図5】第１実施形態の光検出器の上面模式図と断面模式図である。

【図6A】図５の構成の効果を示す図である。

【図6B】図５の構成の効果を示す図である。

【図7A】図５の光検出器の製造工程図である。

【図7B】図５の光検出器の製造工程図である。

【図7C】図５の光検出器の製造工程図である。

【図7D】図５の光検出器の製造工程図である。

【図7E】図５の光検出器の製造工程図である。

【図7F】図５の光検出器の製造工程図である。

【図8】第２実施形態の光検出器の断面模式図である。

【図9】第３実施形態の光検出器の断面模式図である。

【図10】第４実施形態の光検出器の断面模式図である。

【図11】実施形態の光検出器を用いたトランシーバ用の光集積素子の平面模式図である。

【発明を実施するための形態】

【0012】

実施形態の光検出器の具体的な構成を説明する前に、ヘテロ接合型の光検出器に生じる技術課題をより詳しく説明し、次いで、ホモ接合型の光検出器に生じる課題を説明する。

【0013】

図２は、Ｓｉ／Ｇｅヘテロ界面でのホールの溜り込みを示す図である。ＳｉとＧｅの界面で、価電子帯ＥｖのエネルギーレベルがＳｉ側で落ち込み、Ｇｅ側で高くなる。このエネルギーバンドの不連続は、Ｇｅ内の光吸収で生じたホールにとってポテンシャル障壁となる。

【0014】

ホールは、量子トンネル効果により、ある確率でこの障壁を超えることができるが、一部は界面に溜り込む。溜まり込んだホールは外部からの印加電圧を遮蔽し、空乏層の電界強度が低下する。定常状態において、空乏層内でのフォトキャリアの輸送速度は、電界強度に対してほぼ比例関係にある。空乏層の電界強度の低下により、キャリア輸送速度が低下する。キャリアの溜まり込みが多いほど遮蔽効果が大きくなり、輸送速度の低下の割合が大きくなる。最終的にキャリア輸送速度の低下は、光入力に対する電気信号への変換レート、すなわち光検出器の応答特性の劣化につながる。

【0015】

光検出器の応答速度の劣化の程度はフォトキャリアの量に依存するため、入射光の強度が大きいほど、応答速度が劣化する。コヒーレント伝送用の光レシーバでは、信号光と同時に局発光を受信フロントエンド回路に導入して、ヘテロダインもしくはホモダイン検波を行う。受信感度を上げるために局発光の強度を高くする傾向にあり、光強度が強いときの帯域劣化は特に問題となる。

【0016】

図３は、実際に作製した図１のヘテロ接合型光検出器の応答特性の評価結果である。横軸を周波数（ＧＨｚ）、縦軸を相対的な応答強度（ｄＢ）とし、複数のバイアス電圧で応答特性を評価する。低周波（０ＧＨｚ近傍）の信号に対する応答強度から３ｄＢ低下するときの周波数を、光検出器の応答帯域と呼ぶ。図中で、３ｄＢ低下ラインを横軸と水平な破線で示している。図３の（ａ）は、光入力強度が弱い場合の評価結果、図３の（ｂ）は光入力強度が強い場合の評価結果である。

【0017】

光入力強度が強い場合に、応答帯域が狭くなりやすく、応答速度が低下することがわかる。また、バイアス電圧の絶対値を大きくすることで、応答特性の劣化が緩和されることがわかる。バイアス電圧の絶対値を大きくすると、電界ポテンシャルによってＳｉ／Ｇｅ界面のエネルギー障壁を超えることのできるエネルギーを持つフォトキャリアの割合が増えるからである。印加電圧を高くすることで、フォトキャリアの溜まり込みを緩和し得るが、実際に光集積回路に光検出器を実装して受信器として用いる際には、光検出器に印加可能なバイアス電圧に制限がある。現実的には、応答劣化を防ぐだけの高電圧を印加することは困難である。

【0018】

これらの課題を緩和する方策として、ホモ接合型のＰＩＮ－ＰＤを用いることが考えられる。ホモ接合であれば、フォトキャリアの移動経路にエネルギーバンド不連続にともなうポテンシャル障壁がないので、フォトキャリアの局所的な溜まり込みは生じない。空乏層の電界強度の低下がほとんどないので、光入射強度が高くなっても帯域劣化が生じにくい。ただし、ホモ接合に特有の課題がある。

【0019】

図４Ａから図４Ｄは、ホモ接合型の光検出器に生じ得る課題を示す。使用波長に対して透明なＳｉ－ＷＧに、使用波長の光を吸収するＧｅ－ＰＤが接続されている。ホモ接合型のＧｅ－ＰＤでは、光吸収層の内部に、互いに逆極性の高濃度不純物領域が基板と水平な方向または横方向に設けられる。Ｇｅ－ＰＤは、アンドープのＧｅ層を間に挟んで、高濃度のｎ型不純物領域（図中で「ｎ＋」と表記）とｐ型不純物領域（図中で「ｐ＋」と表記）を有する。本明細書中では、光吸収層におけるこれらの高濃度の不純物領域を「極性領域」と呼ぶ。ｎ型の極性領域はｎ電極（ｎ‐ＥＬＣ）に接続され、ｐ型の極性領域はｐ電極（ｐ－ＥＬＣ）に接続されている。

【0020】

極性領域に光が入射すると、フリーキャリア吸収と呼ばれる現象が発生するので、理想的には、光がアンドープのＧｅ層だけで吸収されることが望ましい。フリーキャリア吸収は、新たにフォトキャリアを生成するバンド間吸収ではなく、既に存在しているキャリアに光子のエネルギーを与える光吸収である。フリーキャリア吸収は光電流の増加に寄与しないので、いわゆる「無効吸収」となる。

【0021】

光検出器の重要な性能指標のひとつである受光感度は、入射光強度に対する出力電流の比で与えられる。受光感度を高めるには、無効吸収を抑制することが一つの方策である。ホモ接合型では、無効吸収を最小にするために光の強度分布と極性領域との関係が問題となる。

【0022】

Ｓｉ－ＷＧからＧｅ－ＰＤのアンドープの光吸収領域に光が入射した直後は、図４Ａのようにｎ型の極性領域とｐ型の極性領域の間に光Ｂ１が分布している。しかし、図４Ｂに示すように、一定距離を伝搬した光Ｂ２はＧｅ層全体に広がり、極性領域内に入り込む。図４Ｃのように、電界強度を高めるために極性領域を深く形成する場合は、特に光Ｂ３と極性領域の重なりが大きくなり、極性領域における無効吸収が起きやすくなる。結果として、受光感度が低下する。

【0023】

図４Ｂ、及び図４Ｃで生じる無効吸収を避けるため、図４Ｄのように、極性領域を光吸収層の浅い領域にとどめることが考えられる。図４の構成で無効吸収は抑制されるが、光Ｂ４の強度分布が極性領域から離れる。逆極性の極性領域の間の電位差によって生じる電界強度（図中、模式的に破線の矢印で表示）が、光Ｂ４が導波する領域で弱くなり、応答速度が低下する。電界強度の低下はキャリア輸送速度の低下を引き起こすため、図４Ａから図４Ｄに示すホモ接合型の構造では、高速動作と高い受光感度を両立させることが難しい。

【0024】

＜第１実施形態＞
図５は、第１実施形態の光検出器１０の模式図である。図５の（ａ）は上面図、図５の（ｂ）はＸ－Ｘ'断面図である。座標軸として、積層方向または膜厚方向をＺ方向、Ｚ方向と直交する面内をＸ－Ｙ面とする。実施形態では、効率的な電界印加を維持しつつ、極性領域での無効吸収を抑制した光検出器の構成を提供する。

【0025】

光検出器１０は、基板１００上の誘電体層１０１の上に設けられ、光入力層１０２と、光吸収層１０４を有する。光入力層１０２は光導波路１２０の延長として形成され、伝搬光を光吸収層１０４へと導く。光閉じ込めのために、光導波路１２０と光検出器１０の全体は、誘電体層１０１及び１１６に取り囲まれている。誘電体層１０１と１１６が同じ材料で形成される場合、最終的には一体的な層となるが、光入力層１０２と光吸収層１０４に対する層構造の観点から、光吸収層１０４の上面を覆う部分の誘電体層を「誘電体層１１６」とする。

【0026】

光通信に用いられる波長１．２μｍ～１．６μｍ（近赤外域）の光を前提とすると、光導波路１２０と光入力層１０２は、上記の波長の光に対して透明な第１半導体で形成される。光吸収層１０４は、上記の波長の光を吸収する第２半導体で形成される。第１半導体は、例えば、上記波長の光を吸収しないバンドギャップを有するＳｉである。第２半導体は、Ｓｉよりもバンドギャップが狭く、上記波長の光を吸収するＧｅ、ＳｉＧｅ、ＧｅＳｎなどである。

【0027】

ＧｅとＳｎは、Ｓｉと同じＩＶ族材料であり、III-V族混晶を用いる場合と比較して、製造工程にける汚染の影響が少ないという利点はあるが、光吸収層１０４の材料は、これらの材料に限定されない。波長１．２μｍ～１．６μｍの光を吸収できるのであれば、適切にバンドギャップが設計されたその他の半導体材料を用いてもよい。

【0028】

Ｓｉの光導波路１２０と光入力層１０２は、シリコンフォトニクスの技術を利用して、光集積回路の一部として作製され得る。誘電体層１０１、１１６は、第１半導体と第２半導体に対して屈折率差の大きい材料、たとえば二酸化ケイ素（ＳｉＯ２）の層である。ＳＯＩ基板を用いる場合は、基板１００はＳｉ基板、誘電体層１０１はＳＯＩ基板のＢＯＸ（Buried Oxide）層であってもよい。この場合、ＢＯＸ層上のＳｉ層（いわゆるＳＯＩ層）をパターニングして、光導波路１２０と光入力層１０２が形成される。

【0029】

光導波路１２０は、一定幅の光導波路１２１と、光入力層１０２に向かって連続的に幅が広がるテーパ導波路１２２を含んでいてもよい。光導波路１２０から光入力層１０２に入射した光は、エバネッセント型光結合により光吸収層１０４に結合する。ＧｅはＳｉよりも屈折率が高いため、Ｓｉの光導波路１２０を導光してきた光は、そのエバネッセント場によりＧｅ内へ結合し、Ｇｅ内で吸収される。

【0030】

光吸収層１０４は、内部に第１導電型の極性領域１０５と、第２導電型の極性領域１０６を有する。極性領域１０５は、たとえばｎ型不純物が高濃度にドープされており、極性領域１０６は、ｐ型不純物が高濃度にドープされている。互いに逆極性の極性領域１０５と１０６の間は、アンドープの光吸収層１０４である。これにより横型のＰＩＮ構造が形成される。光の進行方向をＹ方向とすると、ＰＩＮ構造は、Ｙ方向と直交するＸ－Ｚ面で基板１００と水平な方向に配置されている。ＰＩＮ構造がＧｅの光吸収層１０４の内部にあり、電流経路にヘテロ界面をもたないので、ホモ接合型のＰＩＮ構造となる。

【0031】

実施形態では、極性領域１０５と１０６での無効吸収を最小限にし、かつ、光電流を効率よく取り出す。これを実現するために、光吸収層１０４に入射した光を極性領域１０５と１０６の間に効率よく閉じ込め、極性領域１０５と１０６への光の広がりを抑制する。具体的には、極性領域１０５と１０６の間の領域で、光入力層１０２と、光吸収層１０４と、誘電体層１１６の少なくともひとつの膜厚を、部分的に変化させる。

【0032】

第１実施形態では、光入力層１０２にリセス１０３を形成して、光吸収層１０４の膜厚を部分的に大きくする。光吸収層１０４の上面が平坦な場合、光入力層１０２の膜厚がリセス１０３で薄くなった分、リセス１０３に対応する領域での光吸収層１０４の膜厚が増える。極性領域１０５と１０６の間で部分的に厚くなった光吸収層１０４に光が閉じ込められ、極性領域１０５、１０６での無効吸収が抑制される。極性領域１０５と１０６の間に閉じ込められた光は、十分な電界強度を受け、光吸収により生成されたフォトキャリアが効率よく取り出される。これにより、受光感度と応答速度を両立させることができる。

【0033】

図６Ａと図６Ｂは、図５の構成の効果を示す図である。リセス１０３内で膜厚が増大した光吸収層１０４の上下を逆にすると、光吸収層１０４はいわゆるリブ型導波路になり、光は膜厚の大きいリブ部分に閉じ込められる。

【0034】

図６Ａで、光入力層１０２から光吸収層１０４に光が結合した直後の状態では、リセス１０３により光吸収層１０４が厚くなった空間に、光１３０Ａが存在する。ここで、光入力層１０２、光吸収層１０４、及び誘電体層１１６の３層の有効屈折率を考える。有効屈折率は、媒質が占める空間割合（空間占有率）に比例する。

【0035】

基板１００と垂直な方向で、Ｇｅの光吸収層１０４の屈折率は、Ｓｉの光入力層１０２の屈折率よりも大きく、かつＳｉＯ２の誘電体層１１６の屈折率よりも大きいので、光１３０Ａは光吸収層１０４に閉じ込められる。水平方向では、光吸収層１０４の膜厚が厚くなっている部分の有効屈折率は、リセス１０３の両側で膜厚が相対的に小さくなっている領域の有効屈折率よりも高くなり、光１３０Ａは膜厚の大きい領域に閉じ込められる。光１３０Ａは、有効屈折率が低い領域に形成された極性領域１０５、１０６に拡がりにくくなる。

【0036】

光１３０Ａを効率よく閉じ込めるためには、膜厚変化による有効屈折率の変化が十分に大きいことが望ましい。たとえば、光１３０Ａの波長の１／１０以上の割合で膜厚を変化させることが望ましい。光１３０Ａの波長が１５００ｎｍの場合、リセス１０３内で増加する光吸収層１０４の膜厚の変化は、１５０ｎｍ以上であることが望ましい。膜厚変化が光１３０Ａの波長の１／１０未満だと、有効屈折率の差が不十分になって、横方向の光の閉じ込めが不十分になるおそれがあるからである。

【0037】

上記の構成により、図６Ｂのように光１３０Ｂが光吸収層１０４内を一定距離伝搬した後でも、光１３０Ｂが光吸収層１０４の全体に広がることが抑制される。光１３０Ｂは、光の進行方向と直交する面内で、光吸収層１０４の中央部、すなわち極性領域１０５と１０６の間の領域に支配的な強度分布をもつ。極性領域１０５、１０６と、光１３０Ｂの分布を分離できるので、フリーキャリア吸収による無効吸収を抑制して、受光感度を高く保つことができる。

【0038】

図５に戻って、光吸収層１０４で生成されたフォトキャリアを光電流として取り出すために、電極１１１と１１２から光吸収層１０４に電界が印加される。電極１１１は、誘電体層１１６に形成されたプラグ電極１０７を介して、ｎ型の極性領域１０５に電気的に接続されている。電極１１２は、誘電体層１１６に形成されたプラグ電極１０８を介して、ｐ型の極性領域１０６に接続されている。

【0039】

電極１１１に正のバイアス電圧を印加し、電極１１２に負のバイアス電圧を印加することで、極性領域１０５と１０６の間に電位差が生じ、かつ、極性領域１０５が逆バイアス状態となる。光吸収層１０４で生成された電子は電極１１１から引き出され、ホールは電極１１２から引き出される。極性領域１０５と１０６における無効吸収が最小限に抑制されているので、電極１１１と１１２から光入射量に応じた光電流が取り出され、高い受光感度が実現される。また、フォトキャリアに十分な強度の電界がかかり、応答速度が高く維持される。

【0040】

光１３０Ａ、及び１３０Ｂ（以下、「光１３０」と総称することがある）が極性領域１０５、１０６と分離されているので、極性領域１０５と１０６を光吸収層１０４の深い位置まで配置することができる。これにより、光分布が支配的な領域に効率よく電界が印加され、キャリア輸送速度の向上と、受光感度を両立させることができる。

【0041】

光吸収層１０４に十分な電界を印加する観点から、極性領域１０５と１０６の深さは、光吸収層１０４の平均膜厚の１／２以上の深さに達していることが望ましい。電界強度の強い領域に光１３０を閉じ込めることで、フォトキャリア生成領域と電界強度が強い領域が一致する。キャリア輸送時間が短縮されて、高速動作が実現される。

【0042】

極性領域１０５、１０６と光１３０の分布を分離する観点からは、光吸収層１０４の膜厚が厚くなっている領域の幅、すなわちリセス１０３の幅は、極性領域１０５と１０６の間のアンドープの領域の幅よりも狭いことが望ましい。リセス１０３の幅とは、膜厚（Ｚ）方向と光進行（Ｙ）方向の両方に直交する（Ｘ）方向の寸法である（図５参照）。適切な幅で膜厚を制御して有効屈折率分布を調整することで、光１３０の広がりを抑制し、極性領域１０５、１０６でのフリーキャリア吸収に起因する受光感度の劣化を抑制する。

【0043】

＜光検出器の作製工程＞
図７Ａから図７Ｆは、実施形態の光検出器の作製工程図である。図７Ａから図７Ｆのそれぞれで、上面図（ａ）とＸ－Ｘ'断面図（ｂ）を並列で示す。以下の説明で、各構成部分の材料、サイズ、形成方法などは一例であって、本開示を限定するものではない。

【0044】

図７Ａで、基板１００上の誘電体層１０１の上に、光入力層１０２と、この光入力層１０２に接続される光導波路１２０をＳｉで形成する。ＳＯＩ基板を用いる場合、一例として、基板１００となるＳｉ基板の厚さは７５０μｍ、誘電体層１０１として用いられるＳｉＯ２層の厚さは２μｍ、ＳｉＯ２層上のＳｉ層（いわゆるＳＯＩ層）の厚さは２５０ｎｍである。光導波路１２０と光入力層１０２は、たとえば、電子線ビーム（ＥＢ）リソグラフィーと誘電結合方式のプラズマ（ＩＣＰ：Inductively Coupled Plasma）エッチングにより、ＳＯＩ層をパターニングして形成される。

【0045】

光導波路１２０は、光導波路１２１と、テーパ導波路１２２を含んでいてもよい。光導波路１２１は、光集積回路の他の光素子（９０°ハイブリッド光ミキサ、波長フィルタ等）に接続されていてもよい。テーパ導波路１２２は、光導波路１２１から光入力層１０２に向かって連続的に幅が広がっている。光導波路１２１の幅は、たとえば５００ｎｍである。テーパ導波路１２２で、幅は１μｍまで広げられてもよい。光入力層１０２の光伝搬方向（Ｙ方向）のサイズはたとえば３５μｍ、幅方向（Ｘ方向）のサイズはたとえば１０μｍである。

【0046】

図７Ｂで、フォトリソグラフィにより光入力層１０２の一部領域だけを露出するレジストマスク１２４を形成する。レジストマスク１２４の開口１２５の幅は１μｍである。開口１２５から、ドライエッチングにより、光入力層１０２のＳｉを１００ｎｍの深さまで除去して、リセス１０３を形成する。

【0047】

図７Ｃで、レジストマスク１２４を除去し、全面にＳｉＯ２膜１１４を２０ｎｍの厚みで成膜する。ＳｉＯ２膜は透明であるが、製造工程の理解を容易にするために、上面図（ａ）では、ＳｉＯ２舞う１１４に覆われた光入力層１０２と光導波路１２０を、点線で示している。ＳｉＯ２膜１１４上にフォトリソグラフィによりレジストマスクを形成し、レジストマスクを用いてＳｉＯ２膜１１４をドライエッチングでパターニングしてＧｅ成長用のマスクを形成する。ＳｉＯ２膜１１４のマスクに形成された開口１１５により、Ｓｉの光入力層１０２の一部領域が露出する。その後、レジストマスクを除去する。

【0048】

図７Ｄで、ＳｉＯ２膜１１４で覆われていない領域（開口１１５内）に、減圧化学気相成長（ＬＰ－ＣＶＤ：Low Pressure Chemical Vapor Deposition）法により、Ｇｅ層をエピタキシャル成長して、光吸収層１０４を形成する。Ｇｅ層の厚さは５００ｎｍとする。光吸収層１０４のサイズは、光伝搬方向（Ｙ方向）に３０μｍ、幅方向（Ｘ方向）に８μｍである。

【0049】

図７Ｅで、フォトリソグラフィによりレジストマスクを形成して、光吸収層１０４の一部を露出させ、ボロン（Ｂ）をイオン注入してｎ型の極性領域１０５を形成する。不純物濃度は、たとえば１Ｅ２０［ｃｍ-3］とする。その後、レジストマスクを除去し、再度、フォトリソグラフィによりレジストマスクを形成して、光吸収層１０４の異なる領域を露出させる。リン（Ｐ）をイオン注入してｐ型の極性領域１０６を形成する。その後、レジストマスクを除去する。

【0050】

図７Ｆで、ＣＶＤ法により全面に誘電体層１１６として、ＳｉＯ２膜を１μｍの厚さに成膜し、アニールにより、注入した不純物を活性化する。たとえば、６００℃の雰囲気中での１０秒程度のアニールでＧｅ層内の不純物が活性化される。その後、フォトリソグラフィとドライエッチングにより、誘電体層１１６に極性領域１０５と１０６に達するコンタクトホールを形成する。続いて、スパッタリングにより全面にアルミニウム（Ａｌ）膜を成膜し、フォトリソグラフィとドライエッチングにより、Ａｌ膜を加工する。これにより、極性領域１０５、１０６に接続される電極１１１と１１２が形成される。コンタクトホール内を埋め込むＡｌ膜は、プラグ電極１０７、１０８となる。

【0051】

上記のプロセスで、部分的に光吸収層１０４の膜厚が厚くなった光検出器１０Ａが完成する。光検出器１０Ａは、ＳＯＩ基板上で光集積回路の他の光導波路や光デバイスと同時に作製されるが、ここでは、その他の光デバイスの形成手順については省略する。

【0052】

＜第２実施形態＞
図８は、第２実施形態の光検出器２０の断面模式図である。第２実施形態では、光入力層にリセスを設けずに、光吸収層の上面で膜厚を部分的に厚くする。

【0053】

光検出器２０は、基板２００上の誘電体層２０１の上に設けられ、光吸収層２０４と、光吸収層２０４へ光を導く光入力層２０２を有する。光検出器２０の全体は、誘電体層１０１及び２１６に取り囲まれている。光入力層２０２は、使用波長の光に対して透明な第１半導体で形成され、光吸収層２０４は、使用波長の光を吸収する第２半導体で形成されている。一例として、第１半導体をＳｉ、第２半導体をＧｅとする。

【0054】

光吸収層２０４は、内部に第１導電型の極性領域２０５と、第２導電型の極性領域２０６を有する。極性領域２０５は、たとえばｎ型不純物が高濃度にドープされており、極性領域２０６は、ｐ型不純物が高濃度にドープされている。互いに逆極性の極性領域２０５と２０６の間は、アンドープの光吸収層２０４である。光検出器２０は、電流経路にヘテロ界面をもたないホモ接合型のＰＩＮ構造を有する。

【0055】

光吸収層は、極性領域２０５と２０６の間に突起２１５を有する。この突起２１５により、光吸収層２０４の厚さが部分的に厚くなり、リブ型の導波路が形成される。突起２１５により膜厚が増大した領域での有効屈折率は、両側の極性領域１０５、１０６が形成される領域の有効屈折率よりも高い。光入力層２０２から光吸収層２０４に結合した光は、極性領域２０５と２０６の間に効率よく閉じ込められる。極性領域２０５と２０６への光の広がりが抑制され、無効吸収が抑制される。

【0056】

電極２１１とプラグ電極２０７を介して極性領域２０５に正バイアスが印加され、電極２１２とプラグ電極２０８を介して極性領域２０６に負バイアスが印加される。光吸収層２０４で生成されたフォトキャリアは、極性領域２０５と２０６の間で十分な電界強度を受けて、対応する電極２１１、２１２に引き出される。

【0057】

光吸収層２０４の突起２１５は、第１実施形態のリセス１０３を形成せずに、図７Ｄでエピタキシャル成長したＧｅ層をドライエッチングすることで形成される。一例として、エピタキシャル成長したＧｅ層のＹ方向に沿った両側の領域を１００ｎｍエッチングすることで、Ｇｅ層の上面に高さ１００ｎｍの突起２１５を形成できる。第２実施形態の構成でも、受光感度と応答速度を両立させることができる。

【0058】

＜第３実施形態＞
図９は、第３実施形態の光検出器３０の断面模式図である。第３実施形態では、光検出器を覆う誘電体層の膜厚を部分的に変化させる。

【0059】

光検出器３０は、基板３００上の誘電体層３０１の上に設けられ、光吸収層３０４と、光吸収層３０４へ光を導く光入力層３０２を有する。光検出器３０の全体は、誘電体層３０１及び３１６に取り囲まれている。光入力層３０２は、使用波長の光に対して透明な第１半導体で形成され、光吸収層３０４は、使用波長の光を吸収する第２半導体で形成されている。一例として、第１半導体をＳｉ、第２半導体をＧｅとする。

【0060】

光吸収層３０４は、内部に第１導電型の極性領域３０５と、第２導電型の極性領域３０６を有する。極性領域３０５は、たとえばｎ型不純物が高濃度にドープされており、極性領域３０６は、ｐ型不純物が高濃度にドープされている。互いに逆極性の極性領域３０５と３０６の間は、アンドープの光吸収層３０４である。光検出器３０は、電流経路にヘテロ界面をもたないホモ接合型のＰＩＮ構造を有する。

【0061】

光吸収層３０４を覆う誘電体層３１６は、光吸収層３０４の極性領域３０５と３０６の間のアンドープの領域に対応する部分に、突起３１５を有する。ここでは、光入力層３０２、光吸収層３０４、誘電体層３１６、及び空気層の４層スラブを考える。空気層と比較して誘電体層３１６が厚くなっている領域のトータルの有効屈折率は、誘電体層３１６が薄い領域のトータルの有効屈折率よりも高い。したがって、光入力層３０２から光吸収層３０４に結合した光は、極性領域３０５と３０６の間の有効屈折率の高い領域に閉じ込められる。極性領域３０５と３０６への光の広がりが抑制され、無効吸収が抑制される。

【0062】

電極３１１とプラグ電極３０７を介して極性領域３０５に正バイアスが印加され、電極３１２とプラグ電極３０８を介して極性領域３０６に負バイアスが印加される。光吸収層３０４で生成されたフォトキャリアは、極性領域３０５と３０６の間で十分な電界強度を受けて、対応する電極３１１、３１２に引き出される。

【0063】

誘電体層３１６の突起３１５は、第１実施形態のリセス１０３を形成せずに、図７Ｅの後に全面を覆う誘電体層３１６を形成し、この誘電体層３１６をドライエッチングすることで形成される。たとえば、誘電体層３１６として全面にＳｉＯ２層を形成し、ドライエッチングによりＳｉＯ２層を５００ｎｍエッチングすることで、高さ５００ｎｍの突起を形成してもよい。第３実施形態の構成でも、受光感度と応答速度を両立させることができる。

【0064】

＜第４実施形態＞
図１０は、第４実施形態の光検出器４０の断面模式図である。第４実施形態では、第１実施形態と第２実施形態を組み合わせることで、光吸収層の厚さを部分的に厚くする。

【0065】

光検出器４０は、基板４００上の誘電体層４０１の上に設けられ、光吸収層４０４と、光吸収層４０４へ光を導く光入力層４０２を有する。光検出器４０の全体は、誘電体層４０１及び４１６に取り囲まれている。光入力層４０２は、使用波長の光に対して透明な第１半導体で形成され、光吸収層４０４は、使用波長の光を吸収する第２半導体で形成されている。一例として、第１半導体をＳｉ、第２半導体をＧｅとする。

【0066】

光吸収層４０４は、内部に第１導電型の極性領域４０５と、第２導電型の極性領域４０６を有する。極性領域４０５は、たとえばｎ型不純物が高濃度にドープされており、極性領域４０６は、ｐ型不純物が高濃度にドープされている。互いに逆極性の極性領域４０５と４０６の間は、アンドープの光吸収層４０４である。光検出器４０は、電流経路にヘテロ界面をもたないホモ接合型のＰＩＮ構造を有する。

【0067】

光入力層４０２はリセス４０３を有し、光吸収層４０４は、極性領域４０５と４０６の間の領域に突起４１５を有する。光吸収層４０４において、極性領域４０５と４０６のアンドープの領域の膜厚が大きくなっているので、この部分の有効屈折率は、両側の有効屈折率と比較して大きい。光入力層４０２から光吸収層４０４に結合した光は、極性領域４０５と４０６の間の有効屈折率の高い領域に閉じ込められる。極性領域４０５と４０６への光の広がりが抑制され、無効吸収が抑制される。

【0068】

電極４１１とプラグ電極４０７を介して極性領域４０５に正バイアスが印加され、電極４１２とプラグ電極４０８を介して極性領域４０６に負バイアスが印加される。光吸収層４０４で生成されたフォトキャリアは、極性領域４０５と４０６の間で十分な電界強度を受けて、対応する電極４１１、４１２に引き出される。第４実施形態の構成でも、受光感度と応答速度を両立させることができる。

【0069】

図１１は、実施形態の光検出器を用いたトランシーバ用の光集積素子５０の模式図である。光集積素子５０は、光送信器ＴＸと光受信器ＲＸを含む。光集積素子５０は、コヒーレント伝送用トランシーバ用途であり、ポートＰ２から入力される局発光が、光送信器ＴＸと光受信器ＲＸに供給される。

【0070】

光受信器ＲＸにおいて、ポートＰ１で受信される信号光は、偏光ビームスプリッタＰＢＳにより、互いに直交する２つの偏波に分離される。一方の偏波は、９０°ハイブリッド光ミキサ５１ａに入力される。他方の偏波は、偏波ローテータＰＲによって偏光軸が９０度回転されて、９０°ハイブリッド光ミキサ５１ｂに入力される。

【0071】

９０°ハイブリッド光ミキサ５１ａは、入力された信号光（偏波）を局発光で検波し、９０°ずつ位相のずれた４つの光を出力する。４つの光は光検出器１０－１～１０－４で検出される。９０°ハイブリッド光ミキサ５１ｂは、入力された信号光（偏波）を局発光で検波し、９０°ずつ位相のずれた４つの光を出力する。４つの光は光検出器１０－５～１０－８で検出される。

【0072】

光検出器１０－１と１０－２、及び、光検出器１０－３と１０－４で、それぞれバランスドフォトダイオードが形成されてもよい。この場合、光検出器１０－１と１０－２の出力の差分が第１偏波の同相（Ｉ）成分として取り出され、光検出器１０－３と１０－４の出力の差分が第１偏波の直交位相（Ｑ）成分として取り出される。

【0073】

同様に、光検出器１０－５と１０－６、及び、光検出器１０－７と１０－８で、それぞれバランスドフォトダイオードが形成されてもよい。この場合、光検出器１０－５と１０－６の出力の差分が第２偏波の同相（Ｉ）成分として取り出され、光検出器１０－７と１０－８の出力の差分が第２偏波の直交位相（Ｑ）成分として取り出される。

【0074】

偏光ビームスプリッタＰＢＳ、偏波ローテータＰＲ、９０°ハイブリッド光ミキサ５１ａ、５１ｂは、光検出器１０－１～１０－８に接続される光回路に含まれる。光検出器１０－１～１０－８の各々で、無効吸収が抑制され、かつ電界印加効率が向上しており、受光感度が高く、高速動作可能である。光検出器１０－１～１０－８から出力される光電流はトランスインピーダンスアンプを含む電気回路で増幅されて、後段のデジタル信号プロセッサ（ＤＳＰ）に入力される。

【0075】

光送信器ＴＸは、光変調器５３ａと５３ｂを有する。光変調器５３ａと５３ｂは、この例ではマッハツェンダ干渉計型のＩＱ変調器である。ＤＳＰから光変調器５３ａと５３ｂの各々に入力されるデータ信号により、搬送波となる局発光を変調する。光変調器５３ｂの出力光は偏波ローテータＰＲで回転された後に、偏波ビームコンバイナＰＢＣにより、光変調器５３ａの出力と合波される。合波された光は、偏波多重方式の信号光としてポートＰ３から出力される。

【0076】

光集積素子５０は偏波多重方式のトランシーバ用途に限定されず、ＱＰＳＫ方式、多値ＱＡＭ方式の光トランシーバ用途であってもよい。複数の光検出器１０は、一次元アレイだけではなく、二次元アレイとして配列されてもよい。いずれの場合も、高い受光感度と動作速度により、高速、高感度の光検出動作が可能になる。

【0077】

光検出器１０に替えて、光検出器２０、３０、または４０を用いても同様の効果が得られることはいうまでもない。また、Ｇｅ光検出器に替えて、ＳｉＧｅ光検出器、ＧｅＳｎ光検出器を用いる場合も、同様の光閉じ込め構成により、無効吸収の抑制と、効率的な電界印加が可能である。

【符号の説明】

【0078】

１０、１０Ａ、２０、３０、４０ 光検出器
５０ 光集積素子
１００、２００、３００、４００ 基板
１０１、１１６、２０１、２１６、３０１、３１６、４０１、４１６ 誘電体層
１０２、２０２、３０２、４０２ 光入力層
１０３、４０３ リセス
１０４、２０４、３０４、４０４ 光吸収層
１０５、１０６、２０５、２０６、３０５、３０６、４０５、４０６ 極性領域
１２０ 光導波路
１３０、１３０Ａ、１３０Ｂ 光
２１５、３１５、４１５ 突起

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図4C】

【図4D】

【図5】

【図6A】

【図6B】

【図7A】

【図7B】

【図7C】

【図7D】

【図7E】

【図7F】

【図8】

【図9】

【図10】

【図11】