特許 7679838 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-05-12

(45)【発行日】2025-05-20

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 25/07 20060101AFI20250513BHJP

   H01L 25/18 20230101ALI20250513BHJP

【ＦＩ】

H01L25/04 C

【請求項の数】 18

(21)【出願番号】P 2022550341

(86)(22)【出願日】2021-04-28

(86)【国際出願番号】 JP2021017069

(87)【国際公開番号】W WO2022059250

(87)【国際公開日】2022-03-24

【審査請求日】2023-12-21

(73)【特許権者】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】金田 達志

【審査官】正山 旭

(56)【参考文献】

【文献】国際公開第２０１５／１３６６０３（ＷＯ，Ａ１）

【文献】国際公開第２０１３／００２２４９（ＷＯ，Ａ１）

【文献】国際公開第２０１３／１７１９９６（ＷＯ，Ａ１）

【文献】特開２０１３－１１８３３６（ＪＰ，Ａ）

【文献】中国特許出願公開第１０８８０７３３６（ＣＮ，Ａ）

【文献】特許第６８７５５８８（ＪＰ，Ｂ２）

【文献】特開２０１０－２３２５７６（ＪＰ，Ａ）

【文献】特開２０２２－１４３１８１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２５／０７

(57)【特許請求の範囲】

【請求項1】

互いに電気的に並列に接続され、それぞれが第１電極を有する複数のトランジスタと、
前記複数のトランジスタに電気的に並列に接続され、アノード電極を有するダイオードと、
第１導電パターンと、
前記第１導電パターンに電気的に接続された第２導電パターンと、
それぞれが前記複数のトランジスタの前記第１電極と前記第１導電パターンとを直接的に接続する複数の第１接続部材と、
前記アノード電極と前記第２導電パターンとを接続する第２接続部材と、
前記複数のトランジスタが実装され、前記複数のトランジスタの第２電極が接合された第３導電パターンと、
前記第３導電パターンに電気的に接続され、前記ダイオードが実装され、前記ダイオードのカソードが接合された第４導電パターンと、
を有し、
前記第１電極はソース電極またはエミッタ電極であり、
前記複数のトランジスタが、互いに隣り合って配置され、
前記複数の第１接続部材および前記第２接続部材は、互いに平行に第１方向に延び、
前記第１導電パターンを流れる電流および前記第２導電パターンを流れる電流の向きは、前記第１方向に垂直な第２方向に平行である半導体装置。

【請求項2】

前記第２導電パターンは前記第２方向に沿って前記第１導電パターンから離れている請求項１に記載の半導体装置。

【請求項3】

前記複数のトランジスタが実装され、前記複数のトランジスタの第２電極が接合された第３導電パターンと、
前記第３導電パターンに電気的に接続され、前記ダイオードが実装され、前記ダイオードのカソードが接合された第４導電パターンと、
を有し、
前記第４導電パターンは前記第２方向に沿って前記第２導電パターンから離れている請求項１または請求項２に記載の半導体装置。

【請求項4】

前記第１導電パターンに電気的に接続された外部端子を有し、
前記第１導電パターンは、前記第２導電パターンと前記外部端子との間に接続されている請求項１から請求項３のいずれか１項に記載の半導体装置。

【請求項5】

前記第２導電パターンは前記第２方向に沿って前記第１導電パターンから離れている請求項１から請求項４のいずれか１項に記載の半導体装置。

【請求項6】

前記第１導電パターンおよび前記第２導電パターンを続けて電流が流れる電流経路を有する請求項１から請求項５のいずれか１項に記載の半導体装置。

【請求項7】

互いに電気的に並列に接続され、それぞれが第１電極を有する複数のトランジスタと、
前記複数のトランジスタに電気的に並列に接続され、アノード電極を有するダイオードと、
第５導電パターンと、
それぞれが前記複数のトランジスタの前記第１電極と前記第５導電パターンとを直接的に接続する複数の第１接続部材と、
前記アノード電極と前記第５導電パターンとを接続する第２接続部材と、
を有し、
前記第１電極はソース電極またはエミッタ電極であり、
前記複数のトランジスタが、互いに隣り合って配置され、
前記複数の第１接続部材および前記第２接続部材は、互いに平行に第１方向に延び、
前記第５導電パターンを流れる電流の向きは、前記第１方向に垂直な第２方向に平行であり、
前記第１方向および前記第２方向に垂直な平面視で、複数の前記第１接続部材は互いに重なり合わない半導体装置。

【請求項8】

前記ダイオードは前記第２方向に沿って前記複数のトランジスタから離れている請求項７に記載の半導体装置。

【請求項9】

前記複数のトランジスタおよび前記ダイオードが実装され、前記複数のトランジスタの第２電極および前記ダイオードのカソードが接合された第６導電パターンを有する請求項７または請求項８に記載の半導体装置。

【請求項10】

前記第５導電パターンに電気的に接続された第１外部端子を有し、
前記第１接続部材は、前記第２接続部材と前記第１外部端子との間で前記第５導電パターンに接続されている請求項７から請求項９のいずれか１項に記載の半導体装置。

【請求項11】

前記第５導電パターンに電気的に接続された第１外部端子を有し、
前記第５導電パターンの前記第１外部端子が電気的に接続された第１領域と、前記第５導電パターンの前記第２接続部材が接続された第２領域との間で、前記第１接続部材が前記第５導電パターンに接続されている請求項７から請求項９のいずれか１項に記載の半導体装置。

【請求項12】

前記複数のトランジスタは、矩形状の第１領域内に集約されている請求項１から請求項１１のいずれか１項に記載の半導体装置。

【請求項13】

前記複数のトランジスタは、前記第２方向に並んで配置されている請求項１から請求項１２のいずれか１項に記載の半導体装置。

【請求項14】

前記第２接続部材は、前記複数の第１接続部材から独立している請求項１から請求項１３のいずれか１項に記載の半導体装置。

【請求項15】

前記複数のトランジスタのうちで互いに隣り合うトランジスタの間に前記ダイオードが配置されていない請求項１から請求項１４のいずれか１項に記載の半導体装置。

【請求項16】

前記トランジスタは、炭化珪素を用いて構成された電界効果トランジスタである請求項１から請求項１５のいずれか１項に記載の半導体装置。

【請求項17】

前記ダイオードは、炭化珪素を用いて構成されたショットキーバリアダイオードである請求項１から請求項１６のいずれか１項に記載の半導体装置。

【請求項18】

前記複数のトランジスタおよび前記ダイオードを収容するケースと、
前記複数のトランジスタの制御電極に接続され、前記ケースに取り付けられた制御端子と、
を有し、
前記ケースは、
互いに対向する一対の側壁部と、
前記側壁部の両端をつなぐ一対の端壁部と、
を有し、
前記制御端子は、前記側壁部および前記端壁部のうちで最も前記複数のトランジスタに近く位置するものに設けられている請求項１から請求項１７のいずれか１項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置に関する。

【0002】

本出願は、２０２０年９月１８日出願の日本出願第２０２０－１５７４４４号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。

【背景技術】

【0003】

パワーモジュールに使用される半導体装置として、トランジスタのソース電極又はエミッタ電極とダイオードのアノード電極とが互いに接続された半導体装置が提案されている。

【先行技術文献】

【特許文献】

【0004】

【文献】日本国特開２０１５－１５４０７９号公報

【文献】日本国特開２０１９－７１４９０号公報

【文献】米国特許出願公開第２０１７／０１２５３２２号明細書

【発明の概要】

【0005】

本開示の半導体装置は、互いに電気的に並列に接続され、それぞれが第１電極を有する複数のトランジスタと、前記複数のトランジスタに電気的に並列に接続され、アノード電極を有するダイオードと、第１導電パターンと、前記第１導電パターンに電気的に接続された第２導電パターンと、それぞれが前記複数のトランジスタの前記第１電極と前記第１導電パターンとを直接的に接続する複数の第１接続部材と、前記アノード電極と前記第２導電パターンとを接続する第２接続部材と、を有し、前記第１電極はソース電極又はエミッタ電極であり、前記複数のトランジスタが、互いに隣り合って配置されている。

【図面の簡単な説明】

【0006】

【図1】図１は、第１実施形態に係る半導体装置を示す斜視図である。

【図2】図２は、第１実施形態に係る半導体装置を示す上面図である。

【図3】図３は、第１実施形態に係る半導体装置における放熱板と、第１絶縁基板と、第２絶縁基板との関係を示す断面図である。

【図4】図４は、第１トランジスタを示す断面図である。

【図5】図５は、第１ダイオードを示す断面図である。

【図6】図６は、第２トランジスタを示す断面図である。

【図7】図７は、第２ダイオードを示す断面図である。

【図8】図８は、第１実施形態に係る半導体装置を示す回路図である。

【図9】図９は、第１実施形態に係る半導体装置の動作を示す模式図（その１）である。

【図10】図１０は、第１実施形態に係る半導体装置の動作を示す模式図（その２）である。

【図11】図１１は、第１実施形態に係る半導体装置の動作を示す模式図（その３）である。

【図12】図１２は、第１実施形態に係る半導体装置の動作を示す模式図（その４）である。

【図13】図１３は、放熱板の変形例を示す断面図である。

【図14】図１４は、第２実施形態に係る半導体装置における第１絶縁基板及び第２絶縁基板の構成を示す模式図である。

【図15】図１５は、第３実施形態に係る半導体装置を示す上面図である。

【図16】図１６は、第３実施形態に係る半導体装置における放熱板と、絶縁基板との関係を示す断面図である。

【図17】図１７は、第３実施形態の変形例における放熱板と導電層との関係を示す断面図である。

【発明を実施するための形態】

【0007】

［本開示が解決しようとする課題］
並列に接続された複数のトランジスタのより安定した動作の実現が望まれている。

【0008】

本開示は、並列に接続された複数のトランジスタのより安定した動作を実現できる半導体装置を提供することを目的とする。

【0009】

［本開示の効果］
本開示によれば、並列に接続された複数のトランジスタのより安定した動作を実現できる。

【0010】

実施するための形態について、以下に説明する。

【0011】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。

【0012】

〔１〕 本開示の一態様に係る半導体装置は、互いに電気的に並列に接続され、それぞれが第１電極を有する複数のトランジスタと、前記複数のトランジスタに電気的に並列に接続され、アノード電極を有するダイオードと、第１導電パターンと、前記第１導電パターンに電気的に接続された第２導電パターンと、それぞれが前記複数のトランジスタの前記第１電極と前記第１導電パターンとを直接的に接続する複数の第１接続部材と、前記アノード電極と前記第２導電パターンとを接続する第２接続部材と、を有し、前記第１電極はソース電極又はエミッタ電極であり、前記複数のトランジスタが、互いに隣り合って配置されている。

【0013】

複数のトランジスタが互いに隣り合って配置されている。第１電極（ソース電極又はエミッタ電極）と第１導電パターンとが第１接続部材によって直接的に接続され、アノード電極と第２導電パターンとが第２接続部材によって接続され、第１導電パターンと第２導電パターンとが電気的に接続されている。このため、複数のトランジスタの個々のパワーループのインダクタンスを低減でき、複数のトランジスタの間でパワーループのインダクタンスのばらつきを抑制できる。従って、並列に接続された複数のトランジスタのより安定した動作を実現できる。

【0014】

〔２〕 本開示の他の一態様に係る半導体装置は、互いに電気的に並列に接続され、それぞれが第１電極を有する複数のトランジスタと、前記複数のトランジスタに電気的に並列に接続され、アノード電極を有するダイオードと、第３導電パターンと、それぞれが前記複数のトランジスタの前記第１電極と前記第３導電パターンとを直接的に接続する複数の第１接続部材と、前記アノード電極と前記第３導電パターンとを接続する第２接続部材と、を有し、前記第１電極はソース電極又はエミッタ電極であり、前記複数のトランジスタが、互いに隣り合って配置されている。

【0015】

複数のトランジスタが互いに隣り合って配置されている。第１電極（ソース電極又はエミッタ電極）と第３導電パターンとが第１接続部材によって直接的に接続され、アノード電極と第３導電パターンとが第２接続部材によって接続されている。このため、複数のトランジスタの個々のパワーループのインダクタンスを低減でき、複数のトランジスタの間でパワーループのインダクタンスのばらつきを抑制できる。従って、並列に接続された複数のトランジスタのより安定した動作を実現できる。

【0016】

〔３〕 〔１〕又は〔２〕において、前記複数のトランジスタは、矩形状の第１領域内に集約されていてもよい。この場合、パワーループのインダクタンスのばらつきを抑制しやすい。

【0017】

〔４〕 〔１〕～〔３〕において、前記複数のトランジスタは、第１方向に並んで配置されていてもよい。この場合、複数のトランジスタを集約してパワーループのインダクタンスのばらつきを抑制しやすい。

【0018】

〔５〕 〔１〕～〔４〕において、前記第２接続部材は、前記複数の第１接続部材から独立していてもよい。この場合、パワーループのインダクタンスのばらつきを抑制しやすい。

【0019】

〔６〕 〔１〕～〔５〕において、前記複数のトランジスタのうちで互いに隣り合うトランジスタの間に前記ダイオードが配置されていなくてもよい。この場合、パワーループのインダクタンスのばらつきを抑制しやすい。

【0020】

〔７〕 〔１〕～〔６〕において、前記トランジスタは、炭化珪素を用いて構成された電界効果トランジスタであってもよい。この場合、トランジスタに優れた耐圧が得られる。

【0021】

〔８〕 〔１〕～〔７〕において、前記ダイオードは、炭化珪素を用いて構成されたショットキーバリアダイオードであってもよい。この場合、ダイオードに優れた耐圧が得られる。

【0022】

〔９〕 〔１〕～〔８〕において、前記複数のトランジスタ及び前記ダイオードを収容するケースと、前記複数のトランジスタの制御電極に接続され、前記ケースに取り付けられた制御端子と、を有し、前記ケースは、互いに対向する一対の側壁部と、前記側壁部の両端をつなぐ一対の端壁部と、を有し、前記制御端子は、前記側壁部及び前記端壁部のうちで最も前記複数のトランジスタに近く位置するものに設けられていてもよい。この場合、複数のトランジスタを制御端子の近傍に集約することができる。従って、複数のトランジスタの間でのゲートループのインダクタンスの相違を低減しやすい。このため、並列に接続された複数のトランジスタのより安定した動作を実現しやすい。

【0023】

［本開示の実施形態の詳細］
以下、本開示の実施形態について詳細に説明するが、本実施形態はこれらに限定されるものではない。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。

【0024】

（第１実施形態）
まず、第１実施形態について説明する。図１は、第１実施形態に係る半導体装置を示す斜視図である。図２は、第１実施形態に係る半導体装置を示す上面図である。ただし、図２では、ケースを透視している。図３は、第１実施形態に係る半導体装置における放熱板と、第１絶縁基板と、第２絶縁基板との関係を示す断面図である。図３は、図２中のIII-III線に沿った断面図に相当する。

【0025】

第１実施形態に係る半導体装置１は、主として、放熱板２と、ケース９と、Ｐ端子３と、Ｎ端子４と、第１Ｏ端子５と、第２Ｏ端子６とを有する。Ｐ端子３は正極側の電源端子であり、Ｎ端子４は負極側の電源端子であり、第１Ｏ端子５及び第２Ｏ端子６は出力端子である。Ｐ端子３、Ｎ端子４、第１Ｏ端子５及び第２Ｏ端子６はケース９に組み付けられている。ケース９には、更に、第１ゲート端子１３１と、第１センスソース端子１３２と、センスドレイン端子１３３と、第２ゲート端子２３１と、第２センスソース端子２３２と、第１サーミスタ端子３３１と、第２サーミスタ端子３３２とが組み付けられている。

【0026】

本開示において、Ｘ１－Ｘ２方向、Ｙ１－Ｙ２方向、Ｚ１－Ｚ２方向を相互に直交する方向とする。Ｘ１－Ｘ２方向及びＹ１－Ｙ２方向を含む面をＸＹ面とし、Ｙ１－Ｙ２方向及びＺ１－Ｚ２方向を含む面をＹＺ面とし、Ｚ１－Ｚ２方向及びＸ１－Ｘ２方向を含む面をＺＸ面とする。便宜上、Ｚ１方向を上方向、Ｚ２方向を下方向とする。また、本開示において平面視とは、Ｚ１側から対象物を視ることをいう。Ｘ１－Ｘ２方向は平面視で矩形状の放熱板２及びケース９の長辺に沿う方向であり、Ｙ１－Ｙ２方向は放熱板２及びケース９の短辺に沿う方向であり、Ｚ１－Ｚ２方向は放熱板２及びケース９の法線に沿う方向である。

【0027】

放熱板２は、例えば平面視で矩形状の厚さが一様の板状体である。放熱板２は、第１主面２Ａと、第１主面２Ａとは反対側の第２主面２Ｂとを備える。放熱板２の材料は、熱伝導率の高い素材である金属、例えば銅（Ｃｕ）、銅合金、アルミニウム（Ａｌ）等である。放熱板２は、熱界面材料（thermal interface material：ＴＩＭ）等を用いて冷却器等に固定される。

【0028】

ケース９は、例えば平面視において枠状に形成されており、ケース９の外形は放熱板２の外形と同等である。ケース９の材料は樹脂等の絶縁体である。ケース９は、互いに対向する一対の側壁部９１及び９２と、側壁部９１及び９２の両端をつなぐ一対の端壁部９３及び９４とを有する。側壁部９１及び９２はＺＸ平面に平行に配置され、端壁部９３及び９４はＹＺ平面に平行に配置されている。側壁部９２は側壁部９１のＹ２側に配置され、端壁部９４は端壁部９３のＸ２側に配置されている。ケース９は、端壁部９３からＸ１方向に突出する端子台９５と、端壁部９４からＸ２方向に突出する端子台９６とを有する。

【0029】

端子台９５の上面（Ｚ１側の表面）にＰ端子３及びＮ端子４が配置され、端子台９６の上面（Ｚ１側の表面）に第１Ｏ端子５及び第２Ｏ端子６が配置されている。例えば、Ｎ端子４がＰ端子３のＹ２側に配置され、第２Ｏ端子６が第１Ｏ端子５のＹ２側に配置されている。Ｐ端子３、Ｎ端子４、第１Ｏ端子５及び第２Ｏ端子６は金属板から構成されている。Ｐ端子３及びＮ端子４のそれぞれの一方の端部が端壁部９３のＸ２側に露出し、それぞれの他方の端部が端子台９５の上面に引き出されている。第１Ｏ端子５及び第２Ｏ端子６のそれぞれの一方の端部が端壁部９４のＸ１側に露出し、それぞれの他方の端部が端子台９６の上面に引き出されている。

【0030】

側壁部９１に、第１ゲート端子１３１、第１センスソース端子１３２、センスドレイン端子１３３、第１サーミスタ端子３３１及び第２サーミスタ端子３３２が取り付けられている。第１ゲート端子１３１、第１センスソース端子１３２、センスドレイン端子１３３、第１サーミスタ端子３３１及び第２サーミスタ端子３３２のそれぞれの一方の端部が側壁部９１のＹ２側に露出し、それぞれの他方の端部が側壁部９１の上面（Ｚ１側の表面）からケース９の外方（Ｚ１側）に突出している。センスドレイン端子１３３は、側壁部９１のＸ２側の端部近傍に配置されている。第１サーミスタ端子３３１及び第２サーミスタ端子３３２は、側壁部９１のＸ１側の端部近傍に配置されている。例えば、第２サーミスタ端子３３２は第１サーミスタ端子３３１のＸ１側に配置されている。第１ゲート端子１３１及び第１センスソース端子１３２は、側壁部９１のＸ１－Ｘ２方向の中心の近傍で、かつＸ１－Ｘ２方向の中心よりもＸ２側に配置されている。例えば、第１センスソース端子１３２は第１ゲート端子１３１のＸ２側に配置されている。

【0031】

側壁部９２に、第２ゲート端子２３１及び第２センスソース端子２３２が取り付けられている。第２ゲート端子２３１及び第２センスソース端子２３２のそれぞれの一方の端部が側壁部９２のＹ１側に露出し、それぞれの他方の端部が側壁部９２の上面（Ｚ１側の表面）からケース９の外方（Ｚ１側）に突出している。第２ゲート端子２３１及び第２センスソース端子２３２は、側壁部９２のＸ１－Ｘ２方向の中心の近傍で、かつＸ１－Ｘ２方向の中心よりもＸ１側に配置されている。例えば、第２センスソース端子２３２は第２ゲート端子２３１のＸ１側に配置されている。

【0032】

放熱板２のＺ１側に、第１絶縁基板１０と、第２絶縁基板２０とが配置されている。つまり、放熱板２の第１主面２Ａに第１絶縁基板１０と、第２絶縁基板２０とが配置されている。例えば、第２絶縁基板２０は第１絶縁基板１０のＸ１側に配置されている。

【0033】

第１絶縁基板１０は、Ｚ１側の面に導電層１１、１２、１３、１４及び１８を有し、Ｚ２側の面に導電層１９を有する。導電層１９が、はんだ等の接合材７により放熱板２に接合されている。導電層１３の上に複数個、例えば４個の第１トランジスタ１１０が実装されている。４個の第１トランジスタ１１０はＸ１－Ｘ２方向に並んでいる。４個の第１トランジスタ１１０から第１トランジスタ群１１０Ａが構成される。導電層１２の上に複数個、例えば８個の第２ダイオード２２０が実装されている。８個の第２ダイオード２２０は、２列になってＸ１－Ｘ２方向に４個ずつ並んでいる。８個の第２ダイオード２２０から第２ダイオード群２２０Ａが構成される。

【0034】

４個の第１トランジスタ１１０は平面視で矩形状の第１トランジスタ集約領域１１０Ｒ内に互いに隣り合って配置されている。つまり、４個の第１トランジスタ１１０は第１トランジスタ集約領域１１０Ｒ内に集約されている。８個の第２ダイオード２２０は平面視で矩形状の第２ダイオード集約領域２２０Ｒ内に互いに隣り合って配置されている。つまり、８個の第２ダイオード２２０は第２ダイオード集約領域２２０Ｒ内に集約されている。第１トランジスタ集約領域１１０Ｒは第１領域の一例である。Ｘ１－Ｘ２方向は第１方向の一例である。

【0035】

第２絶縁基板２０は、Ｚ１側の面に導電層２１、２２、２３、２４、２５、２６、２７及び２８を有し、Ｚ２側の面に導電層２９を有する。導電層２９が、はんだ等の接合材８により放熱板２に接合されている。導電層２３の上に複数個、例えば４個の第２トランジスタ２１０が実装されている。４個の第２トランジスタ２１０はＸ１－Ｘ２方向に並んでいる。４個の第２トランジスタ２１０から第２トランジスタ群２１０Ａが構成される。導電層２５の上に複数個、例えば８個の第１ダイオード１２０が実装されている。８個の第１ダイオード１２０は、２列になってＸ１－Ｘ２方向に４個ずつ並んでいる。８個の第１ダイオード１２０から第１ダイオード群１２０Ａが構成される。

【0036】

４個の第２トランジスタ２１０は平面視で矩形状の第２トランジスタ集約領域２１０Ｒ内に互いに隣り合って配置されている。つまり、４個の第２トランジスタ２１０は第２トランジスタ集約領域２１０Ｒ内に集約されている。８個の第１ダイオード１２０は平面視で矩形状の第１ダイオード集約領域１２０Ｒ内に互いに隣り合って配置されている。つまり、８個の第１ダイオード１２０は第１ダイオード集約領域１２０Ｒ内に集約されている。第２トランジスタ集約領域２１０Ｒは第１領域の他の一例である。

【0037】

平面視で、第１ダイオード集約領域１２０Ｒは第１トランジスタ集約領域１１０Ｒから離れており、第１トランジスタ集約領域１１０Ｒ及び第１ダイオード集約領域１２０Ｒは互いに重なる領域を有しない。互いに隣り合う第１トランジスタ１１０の間には、第１ダイオード１２０が配置されていない。平面視で、第２トランジスタ集約領域２１０Ｒは第２ダイオード集約領域２２０Ｒから離れており、第２トランジスタ集約領域２１０Ｒ及び第２ダイオード集約領域２２０Ｒは互いに重なる領域を有しない。互いに隣り合う第２トランジスタ２１０の間には、第２ダイオード２２０が配置されていない。

【0038】

導電層１２と、導電層２４と、ワイヤ５２と、ワイヤ７４，７５との組み合わせは、第１導電パターンと、第２導電パターンと、第１接続部材と、第２接続部材との組み合わせの一例である。導電層２２と、導電層１４と、ワイヤ７２と、ワイヤ５４，５５との組み合わせは、第１導電パターンと、第２導電パターンと、第１接続部材と、第２接続部材との組み合わせの他の一例である。

【0039】

ここで、第１トランジスタ１１０、第１ダイオード１２０、第２トランジスタ２１０及び第２ダイオード２２０について説明する。図４は、第１トランジスタを示す断面図である。図５は、第１ダイオードを示す断面図である。図６は、第２トランジスタを示す断面図である。図７は、第２ダイオードを示す断面図である。

【0040】

図４に示すように、第１トランジスタ１１０は、第１ゲート電極１１１と、第１ソース電極１１２と、第１ドレイン電極１１３とを有する。第１ゲート電極１１１及び第１ソース電極１１２は第１トランジスタ１１０のＺ１側の主面に配置され、第１ドレイン電極１１３は第１トランジスタ１１０のＺ２側の主面に配置されている。第１ドレイン電極１１３がはんだ等の接合材（図示せず）により導電層１３に接合されている。第１ソース電極１１２は第１電極の一例である。

【0041】

図５に示すように、第１ダイオード１２０は、第１アノード電極１２１と、第１カソード電極１２２とを有する。第１アノード電極１２１は第１ダイオード１２０のＺ１側の主面に配置され、第１カソード電極１２２は第１ダイオード１２０のＺ２側の主面に配置されている。第１カソード電極１２２がはんだ等の接合材（図示せず）により導電層２５に接合されている。

【0042】

図６に示すように、第２トランジスタ２１０は、第２ゲート電極２１１と、第２ソース電極２１２と、第２ドレイン電極２１３とを有する。第２ゲート電極２１１及び第２ソース電極２１２は第２トランジスタ２１０のＺ１側の主面に配置され、第２ドレイン電極２１３は第２トランジスタ２１０のＺ２側の主面に配置されている。第２ドレイン電極２１３がはんだ等の接合材（図示せず）により導電層２３に接合されている。第２ソース電極２１２は第１電極の他の一例である。

【0043】

図７に示すように、第２ダイオード２２０は、第２アノード電極２２１と、第２カソード電極２２２とを有する。第２アノード電極２２１は第２ダイオード２２０のＺ１側の主面に配置され、第２カソード電極２２２は第２ダイオード２２０のＺ２側の主面に配置されている。第２カソード電極２２２がはんだ等の接合材（図示せず）により導電層１２に接合されている。

【0044】

半導体装置１は、複数本のワイヤ３１と、複数本のワイヤ３２と、複数本のワイヤ４１と、複数本のワイヤ４２とを有する。ワイヤ３１は、第１絶縁基板１０に設けられた導電層１３と第２絶縁基板２０に設けられた導電層２５とを接続する。ワイヤ３２は、第１絶縁基板１０に設けられた導電層１２と第２絶縁基板２０に設けられた導電層２４とを接続する。ワイヤ４１は、第１絶縁基板１０に設けられた導電層１２と第２絶縁基板２０に設けられた導電層２３とを接続する。ワイヤ４２は、第１絶縁基板１０に設けられた導電層１４と第２絶縁基板２０に設けられた導電層２２とを接続する。

【0045】

半導体装置１は、複数本のワイヤ５１と、複数本のワイヤ５２と、複数本のワイヤ５３と、複数本のワイヤ５４と、複数本のワイヤ５５とを有する。ワイヤ５１は、４個の第１トランジスタ１１０にそれぞれ設けられた第１ゲート電極１１１と第１絶縁基板１０に設けられた導電層１１とを接続する。ワイヤ５２は、４個の第１トランジスタ１１０にそれぞれ設けられた第１ソース電極１１２と第１絶縁基板１０に設けられた導電層１２とを接続する。ワイヤ５３は、４個の第１トランジスタ１１０にそれぞれ設けられた第１センスソース電極（図示せず）と第１絶縁基板１０に設けられた導電層１８とを接続する。ワイヤ５４は、８個の第２ダイオード２２０のうちＹ１側に配置された４個の第２ダイオード２２０にそれぞれ設けられた第２アノード電極２２１と第１絶縁基板１０に設けられた導電層１４とを接続する。ワイヤ５５は、８個の第２ダイオード２２０のうちＹ１側に配置された４個の第２ダイオード２２０にそれぞれ設けられた第２アノード電極２２１とＹ２側に配置された４個の第２ダイオード２２０にそれぞれ設けられた第２アノード電極２２１とを接続する。

【0046】

半導体装置１は、ワイヤ６１と、複数本のワイヤ６２と、複数本のワイヤ６３と、ワイヤ６４と、ワイヤ６５とを有する。ワイヤ６１は、第１絶縁基板１０に設けられた導電層１１と第１ゲート端子１３１とを接続する。ワイヤ６２は、第１絶縁基板１０に設けられた導電層１２と第１Ｏ端子５とを接続する。ワイヤ６３は、第１絶縁基板１０に設けられた導電層１２と第２Ｏ端子６とを接続する。ワイヤ６４は、第１絶縁基板１０に設けられた導電層１３とセンスドレイン端子１３３とを接続する。ワイヤ６５は、第１絶縁基板１０に設けられた導電層１８と第１センスソース端子１３２とを接続する。

【0047】

半導体装置１は、複数本のワイヤ７１と、複数本のワイヤ７２と、複数本のワイヤ７３と、複数本のワイヤ７４と、複数本のワイヤ７５とを有する。ワイヤ７１は、４個の第２トランジスタ２１０にそれぞれ設けられた第２ゲート電極２１１と第２絶縁基板２０に設けられた導電層２１とを接続する。ワイヤ７２は、４個の第２トランジスタ２１０にそれぞれ設けられた第２ソース電極２１２と第２絶縁基板２０に設けられた導電層２２とを接続する。ワイヤ７３は、４個の第２トランジスタ２１０にそれぞれ設けられた第２センスソース電極（図示せず）と第２絶縁基板２０に設けられた導電層２８とを接続する。ワイヤ７４は、８個の第１ダイオード１２０のうちＹ２側に配置された４個の第１ダイオード１２０にそれぞれ設けられた第１アノード電極１２１と第２絶縁基板２０に設けられた導電層２４とを接続する。ワイヤ７５は、８個の第１ダイオード１２０のうちＹ２側に配置された４個の第１ダイオード１２０にそれぞれ設けられた第１アノード電極１２１とＹ１側に配置された４個の第１ダイオード１２０にそれぞれ設けられた第１アノード電極１２１とを接続する。

【0048】

半導体装置１は、ワイヤ８１と、複数本のワイヤ８２と、複数本のワイヤ８３と、ワイヤ８５と、ワイヤ８６と、ワイヤ８７とを有する。ワイヤ８１は、第２絶縁基板２０に設けられた導電層２１と第２ゲート端子２３１とを接続する。ワイヤ８２は、第２絶縁基板２０に設けられた導電層２２とＮ端子４とを接続する。ワイヤ８３は、第２絶縁基板２０に設けられた導電層２５とＰ端子３とを接続する。ワイヤ８５は、第２絶縁基板２０に設けられた導電層２８と第２センスソース端子２３２とを接続する。ワイヤ８６は、第２絶縁基板２０に設けられた導電層２６と第１サーミスタ端子３３１とを接続する。ワイヤ８７は、第２絶縁基板２０に設けられた導電層２７と第２サーミスタ端子３３２とを接続する。半導体装置１は、導電層２６及び導電層２７に接続されたサーミスタ３３０を有する。

【0049】

ここで、第１実施形態に係る半導体装置１の回路構成について説明する。図８は、第１実施形態に係る半導体装置を示す回路図である。

【0050】

Ｐ端子３に、ワイヤ８３と、導電層２５とを介して第１ダイオード１２０の第１カソード電極１２２が接続される。また、Ｐ端子３に、ワイヤ８３と、導電層２５と、ワイヤ３１と、導電層１３とを介して第１トランジスタ１１０の第１ドレイン電極１１３が接続される。導電層１２が、ワイヤ６２を介して第１Ｏ端子５に接続され、ワイヤ６３を介して第２Ｏ端子６に接続される。導電層１２に、ワイヤ５２を介して第１トランジスタ１１０の第１ソース電極１１２が接続される。また、導電層１２に、ワイヤ３２と、導電層２４と、ワイヤ７４及び７５とを介して第１ダイオードの第１アノード電極１２１が接続される。

【0051】

第１ゲート端子１３１に、ワイヤ６１と、導電層１１と、ワイヤ５１とを介して第１トランジスタ１１０の第１ゲート電極１１１が接続される。第１センスソース端子１３２に、ワイヤ６５と、導電層１８と、ワイヤ５３とを介して第１トランジスタ１１０の第１センスソース電極が接続される。センスドレイン端子１３３に、ワイヤ６４と、導電層１３とを介して第１トランジスタ１１０の第１ドレイン電極１１３が接続される。第１ゲート電極１１１は制御電極の一例であり、第１ゲート端子１３１は制御端子の一例である。

【0052】

Ｎ端子４に、ワイヤ８２と、導電層２２と、ワイヤ７２とを介して第２トランジスタ２１０の第２ソース電極２１２が接続される。また、Ｎ端子４に、ワイヤ８２と、導電層２２と、ワイヤ４２と、ワイヤ５４及び５５とを介して第２ダイオード２２０の第２アノード電極２２１が接続される。導電層１２に第２ダイオード２２０の第２カソード電極２２２が接続される。また、導電層１２に、ワイヤ４１と、導電層２３とを介して第２トランジスタ２１０の第２ドレイン電極２１３が接続される。

【0053】

第２ゲート端子２３１に、ワイヤ８１と、導電層２１と、ワイヤ７１とを介して第２トランジスタ２１０の第２ゲート電極２１１が接続される。第２センスソース端子２３２に、ワイヤ８５と、導電層２８と、ワイヤ７３とを介して第２トランジスタ２１０の第２センスソース電極が接続される。第１サーミスタ端子３３１に、ワイヤ８６と、導電層２６とを介してサーミスタ３３０の一方の電極が接続される。第２サーミスタ端子３３２に、ワイヤ８７と、導電層２７とを介してサーミスタ３３０の他方の電極が接続される。第２ゲート電極２１１は制御電極の他の一例であり、第２ゲート端子２３１は制御端子の他の一例である。

【0054】

図８に示すように、第１トランジスタ１１０の第１ドレイン電極１１３と第１ダイオード１２０の第１カソード電極１２２とがＰ端子３に共通に接続され、第１ソース電極１１２と第１アノード電極１２１とが第１Ｏ端子５及び第２Ｏ端子６に共通に接続されている。つまり、第１トランジスタ１１０と第１ダイオード１２０とが、Ｐ端子３と、第１Ｏ端子５及び第２Ｏ端子６との間に並列に接続されている。また、第２トランジスタ２１０の第２ドレイン電極２１３と第２ダイオード２２０の第２カソード電極２２２とが第１Ｏ端子５及び第２Ｏ端子６に共通に接続され、第２ソース電極２１２と第２アノード電極２２１とがＮ端子４に共通に接続されている。つまり、第２トランジスタ２１０と第２ダイオード２２０とが、Ｎ端子４と、第１Ｏ端子５及び第２Ｏ端子６との間に並列に接続されている。上アーム１００は、第１トランジスタ１１０（第１トランジスタ群１１０Ａ）と、第１ダイオード１２０（第１ダイオード群１２０Ａ）とを含む。下アーム２００は、第２トランジスタ２１０（第２トランジスタ群２１０Ａ）と、第２ダイオード２２０（第２ダイオード群２２０Ａ）とを含む。Ｐ端子３とＮ端子４との間に上アーム１００と下アーム２００とが直列に接続されている。上アーム１００は第１アームの一例であり、下アーム２００は第２アームの一例である。

【0055】

上アーム１００に含まれる複数の第１トランジスタ１１０が第１絶縁基板１０のみに設けられ、上アーム１００に含まれる複数の第１ダイオード１２０が第２絶縁基板２０のみに設けられてもよい。また、下アーム２００に含まれる複数の第２トランジスタ２１０が第２絶縁基板２０のみに設けられ、下アーム２００に含まれる複数の第２ダイオード２２０が第１絶縁基板１０のみに設けられてもよい。

【0056】

次に、第１実施形態に係る半導体装置１の動作について説明する。図９～図１２は、第１実施形態に係る半導体装置の動作を示す模式図である。

【0057】

図９は、Ｐ端子３から第１Ｏ端子５及び第２Ｏ端子６に流れる電流Ｉ１の経路を示す。図９に示すように、電流Ｉ１は、Ｐ端子３から、ワイヤ８３と、導電層２５と、ワイヤ３１と、導電層１３と、第１トランジスタ群１１０Ａと、ワイヤ５２と、導電層１２と、ワイヤ６２及び６３とを介して、第１Ｏ端子５及び第２Ｏ端子６に流れる。

【0058】

図１０は、第１Ｏ端子５及び第２Ｏ端子６からＰ端子３に流れる電流Ｉ２の経路を示す。図１０に示すように、電流Ｉ２は、第１Ｏ端子５及び第２Ｏ端子６から、ワイヤ６２及び６３と、導電層１２と、ワイヤ３２と、導電層２４と、ワイヤ７４及び７５と、第１ダイオード群１２０Ａと、導電層２５と、ワイヤ８３とを介して、Ｐ端子３に流れる。

【0059】

このように、Ｐ端子３から第１Ｏ端子５及び第２Ｏ端子６に流れる電流Ｉ１は、ワイヤ３１を流れるが、ワイヤ３２を流れない。一方、第１Ｏ端子５及び第２Ｏ端子６からＰ端子３に流れる電流Ｉ２は、ワイヤ３２を流れるが、ワイヤ３１を流れない。

【0060】

図１１は、Ｎ端子４から第１Ｏ端子５及び第２Ｏ端子６に流れる電流Ｉ３の経路を示す。図１１に示すように、電流Ｉ３は、Ｎ端子４から、ワイヤ８２と、導電層２２と、ワイヤ７２と、第２トランジスタ群２１０Ａと、導電層２３と、ワイヤ４１と、導電層１２と、ワイヤ６２及び６３とを介して、第１Ｏ端子５及び第２Ｏ端子６に流れる。

【0061】

図１２は、第１Ｏ端子５及び第２Ｏ端子６からＮ端子４に流れる電流Ｉ４の経路を示す。図１２に示すように、電流Ｉ４は、第１Ｏ端子５及び第２Ｏ端子６から、ワイヤ６２及び６３と、導電層１２と、第２ダイオード群２２０Ａと、ワイヤ５４及び５５と、導電層１４と、ワイヤ４２と、導電層２２と、ワイヤ８２とを介して、Ｎ端子４に流れる。

【0062】

このように、Ｎ端子４から第１Ｏ端子５及び第２Ｏ端子６に流れる電流Ｉ３は、ワイヤ４１を流れるが、ワイヤ４２を流れない。一方、第１Ｏ端子５及び第２Ｏ端子６からＮ端子４に流れる電流Ｉ４は、ワイヤ４２を流れるが、ワイヤ４１を流れない。

【0063】

第１実施形態に係る半導体装置１では、上アーム１００に第１トランジスタ１１０及び第１ダイオード１２０が含まれ、第１トランジスタ１１０は第１絶縁基板１０に設けられ、第１ダイオード１２０は第２絶縁基板２０に設けられている。このため、Ｐ端子３から第１Ｏ端子５及び第２Ｏ端子６に流れる電流Ｉ１と、第１Ｏ端子５及び第２Ｏ端子６からＰ端子３に流れる電流Ｉ２との間で、経由するワイヤ３１、３２が相違する。従って、第１絶縁基板１０と第２絶縁基板２０との間を流れる電流が同一の接続部材を経由する場合と比較して、ワイヤ３１及び３２における発熱量を低減できる。

【0064】

同様に、下アーム２００に第２トランジスタ２１０及び第２ダイオード２２０が含まれ、第２トランジスタ２１０は第２絶縁基板２０に設けられ、第２ダイオード２２０は第１絶縁基板１０に設けられている。このため、Ｎ端子４から第１Ｏ端子５及び第２Ｏ端子６に流れる電流Ｉ３と、第１Ｏ端子５及び第２Ｏ端子６からＮ端子４に流れる電流Ｉ４との間で、経由するワイヤ４１、４２が相違する。従って、第１絶縁基板１０と第２絶縁基板２０との間を流れる電流が同一の接続部材を経由する場合と比較して、ワイヤ４１及び４２における発熱量を低減できる。

【0065】

このように発熱量を低減することによって、接続部材、ワイヤの発熱量が過大となるおそれを抑制し、ワイヤが溶断に至るおそれを低減することが可能となる。

【0066】

第１絶縁基板１０と第２絶縁基板２０との間の接続にワイヤ３１、３２、４１及び４２が用いられているため、第１絶縁基板１０と第２絶縁基板２０とを接続しやすい。すなわち、導電層１３と導電層２５とを接続しやすく、導電層１２と導電層２４とを接続しやすく、導電層１４と導電層２２とを接続しやすく、導電層１２と導電層２３とを接続しやすい。ワイヤ３１、３２、４１及び４２のそれぞれに代えて、バスバー等の金属板が用いられてもよい。この場合、より大きな電流を流しやすい。

【0067】

第１ソース電極１１２と導電層１２との接続にワイヤ５２が用いられ、第１アノード電極１２１と導電層２４との接続にワイヤ７４が用いられるため、第１ソース電極１１２と導電層１２とを接続しやすく、第１アノード電極１２１と導電層２４と接続しやすい。また、第２ソース電極２１２と導電層２２との接続にワイヤ７２が用いられ、第２アノード電極２２１と導電層１４との接続にワイヤ５４が用いられるため、第２ソース電極２１２と導電層２２とを接続しやすく、第２アノード電極２２１と導電層１４と接続しやすい。

【0068】

複数の第１トランジスタ１１０が互いに隣り合って配置されている。第１ソース電極１１２と導電層１２とがワイヤ５２によって直接的に接続され、第１アノード電極１２１と導電層２４とがワイヤ７４，７５によって接続され、導電層１２と導電層２４とがワイヤ３１によって電気的に接続されている。このため、複数の第１トランジスタ１１０の個々のパワーループのインダクタンスを低減でき、複数の第１トランジスタ１１０の間でパワーループのインダクタンスのばらつきを抑制できる。従って、複数の第１トランジスタ１１０のより安定した動作を実現できる。

【0069】

複数の第２トランジスタ２１０が互いに隣り合って配置されている。第２ソース電極２１２と導電層２２とがワイヤ７２によって直接的に接続され、第２アノード電極２２１と導電層１４とがワイヤ５４，５５によって接続され、導電層２２と導電層１４とがワイヤ４２によって電気的に接続されている。このため、複数の第２トランジスタ２１０の個々のパワーループのインダクタンスを低減でき、複数の第２トランジスタ２１０の間でパワーループのインダクタンスのばらつきを抑制できる。従って、複数の第２トランジスタ２１０のより安定した動作を実現できる。

【0070】

平面視で、第１ゲート端子１３１と第２ダイオード２２０との間に第１トランジスタ１１０が配置されている。すなわち、上アーム１００の第１トランジスタ１１０は下アーム２００の第２ダイオード２２０よりも第１ゲート端子１３１に近く配置されている。また、複数の第１トランジスタ１１０を導電層１１の近傍に配置できる。このため、第１トランジスタ１１０のゲートループのインダクタンスを低減しやすい。また、平面視で、第２ゲート端子２３１と第１ダイオード１２０との間に第２トランジスタ２１０が配置されている。すなわち、下アーム２００の第２トランジスタ２１０は上アーム１００の第１ダイオード１２０よりも第２ゲート端子２３１に近く配置されている。また、複数の第２トランジスタ２１０を導電層２１の近傍に配置できる。このため、第２トランジスタ２１０のゲートループのインダクタンスを低減しやすい。

【0071】

更に、第１ゲート端子１３１に複数の第１トランジスタ１１０の第１ゲート電極１１１が接続され、これら複数の第１トランジスタ１１０が第１ゲート端子１３１と第２ダイオード２２０との間に配置されている。このため、複数の第１トランジスタ１１０の間でのゲートループのインダクタンスの相違を低減しやすい。また、第２ゲート端子２３１に複数の第２トランジスタ２１０の第２ゲート電極２１１が接続され、これら複数の第２トランジスタ２１０が第２ゲート端子２３１と第１ダイオード１２０との間に配置されている。このため、複数の第２トランジスタ２１０の間でのゲートループのインダクタンスの相違を低減しやすい。

【0072】

第１トランジスタ１１０及び第２トランジスタ２１０は、炭化珪素を用いて構成されたＭＯＳ（metal-oxide-semiconductor）電界効果トランジスタ（field effect transistor）等の電界効果トランジスタであってもよい。第１ダイオード１２０及び第２ダイオード２２０は、炭化珪素を用いて構成されたショットキーバリアダイオードあってもよい。炭化珪素を用いることにより、優れた耐圧が得られる。

【0073】

なお、図１３に示すように、放熱板２の第２主面２Ｂが凸状に湾曲していることが好ましい。ＴＩＭ等を用いて放熱板２を冷却器等に密着させ、良好な伝熱効率を得やすいためである。

【0074】

（第２実施形態）
次に、第２実施形態について説明する。図１４は、第２実施形態に係る半導体装置における第１絶縁基板及び第２絶縁基板の構成を示す模式図である。

【0075】

第２実施形態に係る半導体装置では、図１４に示すように、第１絶縁基板１０が、第３絶縁基板１０Ａと、第４絶縁基板１０Ｂとを有し、第２絶縁基板２０が、第５絶縁基板２０Ａと、第６絶縁基板２０Ｂとを有する。第４絶縁基板１０Ｂが第３絶縁基板１０ＡのＸ１側に配置され、第６絶縁基板２０Ｂが第５絶縁基板２０ＡのＸ２側に配置されている。

【0076】

第３絶縁基板１０Ａは、Ｚ１側の面に導電層１１Ａ、１２Ａ、１３Ａ、１４Ａ及び１８Ａを有し、Ｚ２側の面に導電層（図示せず）を有する。Ｚ２側の面に設けられた導電層が、導電層１９と同様に、はんだ等の接合材７により放熱板２に接合されている。導電層１３Ａの上に複数個、例えば２個の第１トランジスタ１１０が実装されている。２個の第１トランジスタ１１０はＸ１－Ｘ２方向に並んでいる。導電層１２Ａの上に複数個、例えば４個の第２ダイオード２２０が実装されている。４個の第２ダイオード２２０は、２列になってＸ１－Ｘ２方向に２個ずつ並んでいる。

【0077】

第４絶縁基板１０Ｂは、Ｚ１側の面に導電層１１Ｂ、１２Ｂ、１２Ｃ、１３Ｂ、１４Ｂ及び１８Ｂを有し、Ｚ２側の面に導電層（図示せず）を有する。Ｚ２側の面に設けられた導電層が、導電層１９と同様に、はんだ等の接合材７により放熱板２に接合されている。導電層１３Ｂの上に複数個、例えば２個の第１トランジスタ１１０が実装されている。２個の第１トランジスタ１１０はＸ１－Ｘ２方向に並んでいる。導電層１２Ｃの上に複数個、例えば４個の第２ダイオード２２０が実装されている。４個の第２ダイオード２２０は、２列になってＸ１－Ｘ２方向に２個ずつ並んでいる。

【0078】

ワイヤ４１１と、ワイヤ４１２と、ワイヤ４１３と、ワイヤ４１４と、ワイヤ４１５と、ワイヤ４１８とが設けられている。ワイヤ４１１は、導電層１１Ａと導電層１１Ｂとを接続する。ワイヤ４１２は、導電層１２Ａと導電層１２Ｂとを接続する。ワイヤ４１３は、導電層１３Ａと導電層１３Ｂとを接続する。ワイヤ４１４は、導電層１４Ａと導電層１４Ｂとを接続する。ワイヤ４１５は、導電層１２Ａと導電層１２Ｃとを接続する。ワイヤ４１８は、導電層１８Ａと導電層１８Ｂとを接続する。

【0079】

導電層１１Ａ及び１１Ｂは導電層１１の一部である。導電層１２Ａ、１２Ｂ及び１２Ｃは導電層１２の一部である。導電層１３Ａ及び１３Ｂは導電層１３の一部である。導電層１４Ａ及び１４Ｂは導電層１４の一部である。導電層１８Ａ及び１８Ｂは導電層１８の一部である。

【0080】

第５絶縁基板２０Ａは、Ｚ１側の面に導電層２１Ａ、２２Ａ、２３Ａ、２４Ａ、２５Ａ及び２８Ａを有し、Ｚ２側の面に導電層（図示せず）を有する。Ｚ２側の面に設けられた導電層が、導電層２９と同様に、はんだ等の接合材８により放熱板２に接合されている。導電層２３Ａの上に複数個、例えば２個の第２トランジスタ２１０が実装されている。２個の第２トランジスタ２１０はＸ１－Ｘ２方向に並んでいる。導電層２５Ａの上に複数個、例えば４個の第１ダイオード１２０が実装されている。４個の第１ダイオード１２０は、２列になってＸ１－Ｘ２方向に２個ずつ並んでいる。

【0081】

第６絶縁基板２０Ｂは、Ｚ１側の面に導電層２１Ｂ、２２Ｂ、２３Ｂ、２４Ｂ、２５Ｂ及び２８Ｂを有し、Ｚ２側の面に導電層（図示せず）を有する。Ｚ２側の面に設けられた導電層が、導電層２９と同様に、はんだ等の接合材８により放熱板２に接合されている。導電層２３Ｂの上に複数個、例えば２個の第２トランジスタ２１０が実装されている。２個の第２トランジスタ２１０はＸ１－Ｘ２方向に並んでいる。導電層２５Ｂの上に複数個、例えば４個の第１ダイオード１２０が実装されている。４個の第１ダイオード１２０は、２列になってＸ１－Ｘ２方向に２個ずつ並んでいる。

【0082】

ワイヤ４２１と、ワイヤ４２２と、ワイヤ４２３と、ワイヤ４２４と、ワイヤ４２５と、ワイヤ４２８とが設けられている。ワイヤ４２１は、導電層２１Ａと導電層２１Ｂとを接続する。ワイヤ４２２は、導電層２２Ａと導電層２２Ｂとを接続する。ワイヤ４２３は、導電層２３Ａと導電層２３Ｂとを接続する。ワイヤ４２４は、導電層２４Ａと導電層２４Ｂとを接続する。ワイヤ４２５は、導電層２５Ａと導電層２５Ｂとを接続する。ワイヤ４２８は、導電層２８Ａと導電層２８Ｂとを接続する。

【0083】

導電層２１Ａ及び２１Ｂは導電層２１の一部である。導電層２２Ａ及び２２Ｂは導電層２２の一部である。導電層２３Ａ及び２３Ｂは導電層２３の一部である。導電層２４Ａ及び２４Ｂは導電層２４の一部である。導電層２５Ａ及び２５Ｂは導電層２５の一部である。導電層１８Ａ及び１８Ｂは導電層１８の一部である。

【0084】

他の構成は第１実施形態と同様である。

【0085】

第２実施形態によっても第１実施形態と同様の効果が得られる。また、第２実施形態では、第１絶縁基板１０が第３絶縁基板１０Ａ及び第４絶縁基板１０Ｂを含むため、第３絶縁基板１０Ａ及び第４絶縁基板１０Ｂを放熱板２の第１主面２Ａにより密着させやすい。同様に、第２絶縁基板２０が第５絶縁基板２０Ａ及び第６絶縁基板２０Ｂを含むため、第５絶縁基板２０Ａ及び第６絶縁基板２０Ｂを放熱板２の第１主面２Ａにより密着させやすい。

【0086】

（第３実施形態）
次に、第３実施形態について説明する。図１５は、第３実施形態に係る半導体装置を示す上面図である。ただし、図２と同様に、図１５では、ケースを透視している。図１６は、第３実施形態に係る半導体装置における放熱板と、絶縁基板との関係を示す断面図である。図１６は、図１５中のXVI-XVI線に沿った断面図に相当する。

【0087】

第３実施形態に係る半導体装置では、図１５及び図１６に示すように、放熱板２のＺ１側に、第１絶縁基板１０及び第２絶縁基板２０に代えて、絶縁基板５１０が配置されている。つまり、放熱板２の第１主面２Ａに絶縁基板５１０が配置されている。

【0088】

絶縁基板５１０は、Ｚ１側の面に導電層１１、５１２、５１３、５１４、１８、２１、２６、２７及び２８を有し、Ｚ２側の面に導電層５１９を有する。導電層５１９が、はんだ等の接合材５０７により放熱板２に接合されている。

【0089】

導電層５１２は、第１実施形態における導電層１２に相当する領域１２Ｘと、導電層２３に相当する領域２３Ｘと、導電層２４に相当する領域２４Ｘと、領域１２Ｘと領域２３Ｘとをつなぐ領域５１２Ｘと、領域１２Ｘと領域２４Ｘとをつなぐ領域５１２Ｙとを含む。導電層５１２の上に複数個、例えば８個の第２ダイオード２２０が実装され、領域２３Ｘの上に複数個、例えば４個の第２トランジスタ２１０が実装されている。

【0090】

導電層５１３は、第１実施形態における導電層１３に相当する領域１３Ｘと、導電層２５に相当する領域２５Ｘと、領域１３Ｘと領域２５Ｘとをつなぐ領域５１３Ｘとを含む。領域１３Ｘの上に複数個、例えば４個の第１トランジスタ１１０が実装され、領域２５Ｘの上に複数個、例えば８個の第１ダイオード１２０が実装されている。

【0091】

導電層５１４は、第１実施形態における導電層１４に相当する領域１４Ｘと、導電層２２に相当する領域２２Ｘと、領域１４Ｘと領域２２Ｘとをつなぐ領域５１４Ｘとを含む。

【0092】

第３実施形態に係る半導体装置は、ワイヤ３１、ワイヤ３２、ワイヤ４１及びワイヤ４２を有しない。

【0093】

導電層５１２と、ワイヤ５２と、ワイヤ７４，７５との組み合わせは、第３導電パターンと、第１接続部材と、第２接続部材との組み合わせの一例である。導電層５１４と、ワイヤ７２と、ワイヤ５４，５５との組み合わせは、第３導電パターンと、第１接続部材と、第２接続部材との組み合わせの他の一例である。

【0094】

他の構成は第１実施形態と同様である。

【0095】

第３実施形態によっても第１実施形態と同様の効果が得られる。

【0096】

例えば、複数の第１トランジスタ１１０が互いに隣り合って配置されている。第１ソース電極１１２と導電層５１２とがワイヤ５２によって直接的に接続され、第１アノード電極１２１と導電層５１２とがワイヤ７４，７５によって接続されている。このため、複数の第１トランジスタ１１０の個々のパワーループのインダクタンスを低減でき、複数の第１トランジスタ１１０の間でパワーループのインダクタンスのばらつきを抑制できる。従って、複数の第１トランジスタ１１０のより安定した動作を実現できる。

【0097】

また、複数の第２トランジスタ２１０が互いに隣り合って配置されている。第２ソース電極２１２と導電層５１４とがワイヤ７２によって直接的に接続され、第２アノード電極２２１と導電層５１４とがワイヤ５４，５５によって接続されている。このため、複数の第２トランジスタ２１０の個々のパワーループのインダクタンスを低減でき、複数の第２トランジスタ２１０の間でパワーループのインダクタンスのばらつきを抑制できる。従って、複数の第２トランジスタ２１０のより安定した動作を実現できる。

【0098】

なお、第３実施形態において絶縁基板５１０が用いられなくてもよい。図１７は、第３実施形態の変形例における放熱板と導電層との関係を示す断面図である。図１７は、図１５中のXVI-XVI線に沿った断面図に相当する。例えば、図１７に示すように、放熱板２の上に樹脂等の絶縁層２Ｘが設けられ、絶縁層２Ｘの上に、導電層１１、５１２、５１３、５１４、１８、２１、２６、２７及び２８が設けられていてもよい。

【0099】

本開示において、トランジスタはＭＯＳ型ＦＥＴに限定されず、トランジスタが絶縁ゲート型バイポーラトランジスタ（insulated gate bipolar transistor：ＩＧＢＴ）であってもよい。トランジスタがＩＧＢＴの場合、エミッタ電極が第１電極の一例である。

【0100】

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

【符号の説明】

【0101】

１：半導体装置
２：放熱板
２Ａ：第１主面
２Ｂ：第２主面
３：Ｐ端子
４：Ｎ端子
５：第１Ｏ端子
６：第２Ｏ端子
７、８：接合材
９：ケース
１０：第１絶縁基板
１０Ａ：第３絶縁基板
１０Ｂ：第４絶縁基板
１１、１１Ａ、１１Ｂ、１２Ａ、１２Ｂ、１２Ｃ、１３、１３Ａ、１３Ｂ、１４Ａ、１４Ｂ、１８、１８Ａ、１８Ｂ、１９：導電層
１２：導電層（第１導電パターン）
１２Ｘ、１３Ｘ、１４Ｘ：領域
１４：導電層（第２導電パターン）
２０：第２絶縁基板
２０Ａ：第５絶縁基板
２０Ｂ：第６絶縁基板
２１、２１Ａ、２１Ｂ、２２Ａ、２２Ｂ、２３、２３Ａ、２３Ｂ、２４Ａ、２４Ｂ、２５、２５Ａ、２５Ｂ、２６、２７、２８、２８Ａ、２８Ｂ、２９：導電層
２２Ｘ、２３Ｘ、２４Ｘ、２５Ｘ：領域
２２：導電層（第１導電パターン）
２４：導電層（第２導電パターン）
３１、３２：ワイヤ
４１、４２：ワイヤ
５１、５３：ワイヤ
５２：ワイヤ（第１接続部材）
５４、５５：ワイヤ（第２接続部材）
６１、６２、６３、６４、６５：ワイヤ
７１、７３：ワイヤ
７２：ワイヤ（第１接続部材）
７４、７５：ワイヤ（第２接続部材）
８１、８２、８３、８５、８６、８７：ワイヤ
９１、９２：側壁部
９３、９４：端壁部
９５、９６：端子台
１００：上アーム
１１０：第１トランジスタ
１１０Ａ：第１トランジスタ群
１１０Ｒ：第１トランジスタ集約領域
１１１：第１ゲート電極
１１２：第１ソース電極
１１３：第１ドレイン電極
１２０：第１ダイオード
１２０Ａ：第１ダイオード群
１２０Ｒ：第１ダイオード集約領域
１２１：第１アノード電極
１２２：第１カソード電極
１３１：第１ゲート端子
１３２：第１センスソース端子
１３３：センスドレイン端子
２００：下アーム
２１０：第２トランジスタ
２１０Ａ：第２トランジスタ群
２１０Ｒ：第２トランジスタ集約領域
２１１：第２ゲート電極
２１２：第２ソース電極
２１３：第２ドレイン電極
２２０：第２ダイオード
２２０Ａ：第２ダイオード群
２２０Ｒ：第２ダイオード集約領域
２２１：第２アノード電極
２２２：第２カソード電極
２３１：第２ゲート端子
２３２：第２センスソース端子
３３０：サーミスタ
３３１：第１サーミスタ端子
３３２：第２サーミスタ端子
４１１、４１２、４１３、４１４、４１５、４１８：ワイヤ
４２１、４２２、４２３、４２４、４２５、４２８：ワイヤ
５０７：接合材
５１０：絶縁基板
５１２：導電層（第３導電パターン）
５１４：導電層（第３導電パターン）
５１３、５１９：導電層
５１２Ｘ、５１２Ｙ、５１３Ｘ、５１４Ｘ：領域
Ｉ１、Ｉ２、Ｉ３、Ｉ４：電流

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】