特許 7682418 スタック基板及びスタック基板の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】

(24)【登録日】2025-05-15

(45)【発行日】2025-05-23

(54)【発明の名称】スタック基板及びスタック基板の製造方法

(51)【国際特許分類】

   H05K 1/14 20060101AFI20250516BHJP

   H05K 1/02 20060101ALI20250516BHJP

   H05K 3/36 20060101ALI20250516BHJP

   H05K 9/00 20060101ALI20250516BHJP

【ＦＩ】

H05K1/14 A

H05K1/02 P

H05K3/36 A

H05K9/00 R

H05K9/00 M

【請求項の数】 9

(21)【出願番号】P 2025502985

(86)(22)【出願日】2024-11-07

(86)【国際出願番号】 JP2024039575

【審査請求日】2025-01-20

(31)【優先権主張番号】P 2023204545

(32)【優先日】2023-12-04

(33)【優先権主張国・地域又は機関】JP

【早期審査対象出願】

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】坂本 竜也

(72)【発明者】

【氏名】新井 等

(72)【発明者】

【氏名】後藤 広志

(72)【発明者】

【氏名】中村 圭佑

【審査官】内田 勝久

(56)【参考文献】

【文献】特開２００６－２３７２７６（ＪＰ，Ａ）

【文献】特開２００５－２５１８８９（ＪＰ，Ａ）

【文献】特開２００１－２６７７１０（ＪＰ，Ａ）

【文献】特開２００９－２２４６５８（ＪＰ，Ａ）

【文献】特開２００１－７４７１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｋ １／０２

Ｈ０５Ｋ １／１４

Ｈ０５Ｋ ３／３６

Ｈ０５Ｋ ３／４６

Ｈ０５Ｋ ９／００

(57)【特許請求の範囲】

【請求項1】

第１基板と、
第２基板と、
電子部品とを備え、
前記第１基板は、第１基材と、前記第１基材の第１主面の上に導電性の材料で形成された第１配線層とを有し、
前記第２基板は、第２基材と、前記第２基材の第２主面の上に導電性の材料で形成された第２配線層とを有し、
前記第１主面には、凹部が形成され、
前記第２主面は、前記凹部と向かい合い、前記電子部品が配置される部品配置領域を有し、
前記電子部品は、前記凹部及び前記部品配置領域で画されている空間内において前記第２配線層に接続されており、
前記第１配線層及び前記第２配線層の一方は、突出部を有し、
前記第１配線層及び前記第２配線層の他方には、溝が形成されており、
前記突出部及び前記溝は、平面視において前記部品配置領域を取り囲んでおり、
前記第１基材及び前記第２基材は、前記溝と前記突出部とが嵌合されて前記第１主面及び前記第２主面が互いに向かい合うように重ねられている、
スタック基板。

【請求項2】

接合材をさらに備え、
前記突出部及び前記溝は、前記接合材を介在させて嵌合されている、
請求項１に記載のスタック基板。

【請求項3】

前記電子部品と前記凹部にある前記第１配線層との間に介在されている充填材をさらに備える、
請求項１又は請求項２に記載のスタック基板。

【請求項4】

前記充填材は、伝熱材又は電波吸収材である、
請求項３に記載のスタック基板。

【請求項5】

前記第１配線層は、第１下地層と、前記第１下地層上に配置されている第１めっき層とを有し、
前記第２配線層は、第２下地層と、前記第２下地層上に配置されている第２めっき層とを有し、
前記第１めっき層及び前記第２めっき層の一方は、前記突出部をなしており、
前記第１めっき層及び前記第２めっき層の他方には、前記溝が形成されている、
請求項１又は請求項２に記載のスタック基板。

【請求項6】

前記第１配線層は、第１下地層と、前記第１下地層上に配置されている第１めっき層とを有し、
前記第２配線層は、第２下地層を有し、
前記第１めっき層は、前記突出部をなしており、
前記第２下地層には、前記溝が形成されている、
請求項１又は請求項２に記載のスタック基板。

【請求項7】

前記第１基板を貫通する第１貫通穴、前記第１貫通穴の内壁面上に設けられた前記第１下地層、前記第１下地層が設けられた前記第１貫通穴を充填する第１埋め込み材とで構成されている第１ビアホール部と、
前記第２基板を貫通する第２貫通穴、前記第２貫通穴の内壁面上に設けられた前記第２下地層、前記第２下地層が設けられた前記第２貫通穴を充填する第２埋め込み材とで構成されている第２ビアホール部とを備え、
前記第１主面の前記第１埋め込み材を含む前記第１ビアホール部に前記第１めっき層が形成され、前記第２主面の前記第２埋め込み材を含む前記第２ビアホール部に前記第２めっき層が形成され、
前記第１めっき層及び前記第２めっき層の一方は、前記突出部をなしており、
前記第１めっき層及び前記第２めっき層の他方には、前記溝が形成され、
前記溝と前記突出部とが嵌合されて、前記第１主面の前記第１ビアホール部と前記第２主面の前記第２ビアホール部とが互いに向かい合うように重ねられている、
請求項５に記載のスタック基板。

【請求項8】

第１基板と、第２基板と、電子部品とを準備する工程と、
前記第１基板を構成する第１基材の第１主面に凹部を形成する工程と、
前記第１主面の上に導電性の材料で構成された第１配線層を形成する工程と、
前記第２基板を構成する第２基材の第２主面の上に導電性の材料で構成された第２配線層を形成する工程と、
前記第２主面において前記凹部と向かい合い前記電子部品が配置される部品配置領域を平面視に見たとき、前記第１配線層及び前記第２配線層の一方に前記部品配置領域を取り囲む突出部を形成し、前記第１配線層及び前記第２配線層の他方に前記部品配置領域を取り囲む溝を形成する工程と、
前記凹部及び前記部品配置領域で画されている空間内において、前記電子部品を前記第２配線層に接続する工程と、
前記溝と前記突出部とが嵌合されて、前記第１基材及び前記第２基材が前記第１主面及び前記第２主面が互いに向かい合うように重ねられる工程とを備える、
スタック基板の製造方法。

【請求項9】

前記第１配線層は、第１下地層及び前記第１下地層上に配置されている第１めっき層の積層膜であり、
前記第２配線層は、第２下地層及び前記第２下地層上に配置されている第２めっき層の積層膜であり、
前記第１基板を貫通する第１貫通穴を形成し、前記第１貫通穴の内壁面上に前記第１下地層を形成し、前記第１下地層が設けられた前記第１貫通穴を第１埋め込み材で充填して第１ビアホール部を形成する工程と、
前記第２基板を貫通する第２貫通穴を形成し、前記第２貫通穴の内壁面上に前記第２下地層を形成し、前記第２下地層が設けられた前記第２貫通穴を第２埋め込み材で充填して第２ビアホール部を形成する工程と、
前記第１主面の前記第１埋め込み材を含む前記第１ビアホール部に前記第１めっき層が形成され、前記第２主面の前記第２埋め込み材を含む前記第２ビアホール部に前記第２めっき層が形成される工程とを備え、
前記第１めっき層及び前記第２めっき層の一方は、前記突出部をなし、
前記第１めっき層及び前記第２めっき層の他方には、前記溝が形成される工程と、
前記溝と前記突出部とが嵌合されて、前記第１主面の前記第１ビアホール部と前記第２主面の前記第２ビアホール部とが互いに向かい合うように重ねられる工程とをさらに備える、請求項８に記載のスタック基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、スタック基板及びスタック基板の製造方法に関する。

【背景技術】

【0002】

特開２０１７－１１２０１５号公報（特許文献１）には、スタック基板が記載されている。特許文献１に記載のスタック基板は、第１基板と、第２基板とを有している。第１基板は、第１主面を有している。第２基板は、第２主面を有している。第１基板及び第２基板は、第１主面及び第２主面が互いに向かい合うように重ねて配置されている。第１主面には、凹形嵌合部が形成されている。第２主面には、凸形嵌合部が形成されている。第１基板及び第２基板が重ねられている状態で、凹形嵌合部及び凸形嵌合部は、互いに嵌合されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１７－１１２０１５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１に記載のスタック基板では、凹形嵌合部及び凸形嵌合部が金属で形成されているわけではなく、凹形嵌合部及び凸形嵌合部に電磁シールド機能がない。本開示は、上記のような従来技術の問題点に鑑みてなされたものである。より具体的には、本開示は、回路ブロックを電磁的にシールドすることが可能なスタック基板を提供するものである。

【課題を解決するための手段】

【0005】

本開示のスタック基板は、第１基板と、第２基板と、電子部品とを備えている。第１基板は、第１基材と、第１基材の第１主面の上に導電性の材料で形成された第１配線層とを有する。第２基板は、第２基材と、第２基材の第２主面の上に導電性の材料で形成された第２配線層とを有する。第１主面には、凹部が形成されている。第２主面は、凹部と向かい合い、電子部品が配置される部品配置領域を有する。電子部品は、凹部及び部品配置領域で画されている空間内において第２配線層に接続されている。第１配線層及び第２配線層の一方は、突出部を有する。第１配線層及び第２配線層の他方には、溝が形成されている。突出部及び溝は、平面視において部品配置領域を取り囲んでいる。第１基材及び第２基材は、溝と突出部とが嵌合されて第１主面及び第２主面が互いに向かい合うように重ねられている。

【発明の効果】

【0006】

本開示のスタック基板によると、回路ブロックを電磁的にシールドすることができる。

【図面の簡単な説明】

【0007】

【図1】スタック基板１００の断面図である。

【図2】スタック基板１００の製造工程図である。

【図3】準備工程Ｓ１１を説明する断面図である。

【図4】基材加工工程Ｓ１２を説明する断面図である。

【図5】第１めっき工程Ｓ１３を説明する断面図である。

【図6】配線層パターンニング工程Ｓ１４を説明する断面図である。

【図7】第２めっき工程Ｓ１５を説明する断面図である。

【図8】準備工程Ｓ２１を説明する断面図である。

【図9】基材加工工程Ｓ２２を説明する断面図である。

【図10】第１めっき工程Ｓ２３を説明する断面図である。

【図11】配線層パターンニング工程Ｓ２４を説明する断面図である。

【図12】第２めっき工程Ｓ２５を説明する断面図である。

【図13】電子部品実装工程Ｓ４を説明する断面図である。

【図14】変形例１に係るスタック基板１００における基板２０の斜視図である。

【図15】変形例２に係るスタック基板１００の断面図である。

【図16】変形例３に係るスタック基板１００の断面図である。

【図17】スタック基板２００の断面図である。

【発明を実施するための形態】

【0008】

実施の形態１．
実施の形態１に係るスタック基板を説明する。実施の形態１に係るスタック基板を、スタック基板１００とする。

【0009】

（スタック基板１００の構成）
以下に、スタック基板１００の構成を説明する。

【0010】

図１は、スタック基板１００の断面図である。図１に示されているように、スタック基板１００は、基板１０と、基板２０と、基板３０と、電子部品４０と、電子部品４１とを有している。

【0011】

基板１０は、基材１１と、配線層１２と、配線層１３とを有している。基材１１は、主面１１ａと、主面１１ｂとを有している。主面１１ａ及び主面１１ｂは、基材１１の厚さ方向における端面である。主面１１ｂは、主面１１ａの反対面である。基材１１には、貫通穴１１ｃが形成されている。貫通穴１１ｃは、基材１１を厚さ方向に貫通している。基材１１は、ガラスクロス及びガラスクロスに含浸されている樹脂材料で構成されている。

【0012】

主面１１ａには、凹部１１ｄが形成されている。主面１１ａは、凹部１１ｄにおいて、主面１１ｂ側に凹んでいる。主面１１ｂには、凹部１１ｅが形成されている。主面１１ｂは、凹部１１ｅにおいて、主面１１ａ側に凹んでいる。

【0013】

配線層１２は、主面１１ａ上に配置されている。配線層１３は、主面１１ｂ上に配置されている。配線層１２及び配線層１３の各々は、下地層１４と、めっき層１５とを有している。下地層１４は、第１層１４ａと、第２層１４ｂとを有している。下地層１４の構成材料及びめっき層１５の構成材料は、例えば、銅、ニッケル、金等である。

【0014】

配線層１２の一部をなしている第１層１４ａは、主面１１ａ上に配置されている。配線層１３の一部をなしている第１層１４ａは、主面１１ｂ上に配置されている。第２層１４ｂは、第１層１４ａ上に配置されている。第２層１４ｂは、貫通穴１１ｃの内壁面上にも配置されている。貫通穴１１ｃの内壁面上に配置されている第２層１４ｂにより、配線層１２及び配線層１３は、互いに電気的に接続されている。第２層１４ｂは、凹部１１ｄの底面上及び側面上並びに凹部１１ｅの底面上及び側面上にも配置されている。なお、凹部１１ｄの底面上及び側面上並びに凹部１１ｅの底面上及び側面上では、下地層１４は、第２層１４ｂのみで構成されている。

【0015】

めっき層１５は、下地層１４上に配置されている。但し、めっき層１５は、凹部１１ｄの底面上及び側面上並びに凹部１１ｅの底面上及び側面上にある下地層１４（第２層１４ｂ）上には配置されていない。貫通穴１１ｃには埋め込み材１６が充填されている。埋め込み材１６の構成材料は、例えば、銅、金属粉及び樹脂をコンパウンドした導電性樹脂、穴埋め樹脂等である。

【0016】

基板２０は、基材２１と、配線層２２と、配線層２３とを有している。基材２１は、主面２１ａと、主面２１ｂとを有している。主面２１ａ及び主面２１ｂは、基材２１の厚さ方向における端面である。主面２１ｂは、主面２１ａの反対面である。基材２１には、貫通穴２１ｃが形成されている。貫通穴２１ｃは、基材２１を厚さ方向に貫通している。基材２１は、ガラスクロス及びガラスクロスに含浸されている樹脂材料で構成されている。主面２１ａは、部品配置領域２１ｄを有している。

【0017】

配線層２２は、主面２１ａ上に配置されている。配線層２３は、主面２１ｂ上に配置されている。配線層２２及び配線層２３の各々は、下地層２４と、めっき層２５とを有している。下地層２４は、第１層２４ａと、第２層２４ｂとを有している。下地層２４の構成材料及びめっき層２５の構成材料は、例えば、銅、ニッケル、金等である。

【0018】

配線層２２の一部をなしている第１層２４ａは、主面２１ａ上に配置されている。配線層２３の一部をなしている第１層２４ａは、主面２１ｂ上に配置されている。第２層２４ｂは、第１層２４ａ上に配置されている。第２層２４ｂは、貫通穴２１ｃの内壁面上にも配置されている。貫通穴２１ｃの内壁面上に配置されている第２層２４ｂにより、配線層２２及び配線層２３は、互いに電気的に接続されている。めっき層２５は、下地層２４上に配置されている。貫通穴２１ｃには、埋め込み材２６が充填されている。埋め込み材２６の構成材料は、例えば、銅、金属粉及び樹脂をコンパウンドした導電性樹脂、穴埋め樹脂等である。

【0019】

基板３０は、基材３１と、配線層３２と、配線層３３とを有している。基材３１は、主面３１ａと、主面３１ｂとを有している。主面３１ａ及び主面３１ｂは、基材３１の厚さ方向における端面である。主面３１ｂは、主面３１ａの反対面である。基材３１には、貫通穴３１ｃが形成されている。貫通穴３１ｃは、基材３１を厚さ方向に貫通している。基材３１は、ガラスクロス及びガラスクロスに含浸されている樹脂材料で構成されている。主面３１ａは、部品配置領域３１ｄを有している。

【0020】

配線層３２は、主面３１ａ上に配置されている。配線層３３は、主面３１ｂ上に配置されている。配線層３２及び配線層３３の各々は、下地層３４と、めっき層３５とを有している。下地層３４は、第１層３４ａと、第２層３４ｂとを有している。下地層３４の構成材料及びめっき層３５の構成材料は、例えば、銅、ニッケル、金等である。

【0021】

配線層３２の一部をなしている第１層３４ａは、主面３１ａ上に配置されている。配線層３３の一部をなしている第１層３４ａは、主面３１ｂ上に配置されている。第２層３４ｂは、第１層３４ａ上に配置されている。第２層３４ｂは、貫通穴３１ｃの内壁面上にも配置されている。貫通穴３１ｃの内壁面上に配置されている第２層３４ｂにより、配線層３２及び配線層３３は、互いに電気的に接続されている。めっき層３５は、下地層３４上に配置されている。貫通穴３１ｃには、埋め込み材３６が充填されている。埋め込み材３６の構成材料は、例えば、銅、金属粉及び樹脂をコンパウンドした導電性樹脂、穴埋め樹脂等である。

【0022】

基板１０、基板２０及び基板３０は、重ねられている。基板１０、基板２０及び基板３０が重ねられている状態で、主面１１ａ及び主面２１ａは互いに向かい合っており、主面１１ｂ及び主面３１ａは互いに向かい合っている。基板１０、基板２０及び基板３０が重ねられている状態で、凹部１１ｄは部品配置領域２１ｄと向かい合っており、凹部１１ｅは部品配置領域３１ｄと向かい合っている。

【0023】

配線層１２には、溝１２ａが形成されている。配線層１３には、溝１３ａが形成されている。溝１２ａは、配線層１２の一部をなしているめっき層１５に形成されている。溝１３ａは、配線層１３の一部をなしているめっき層１５に形成されている。配線層２２は、突出部２２ａを有している。突出部２２ａは、配線層２２の一部をなしているめっき層２５で構成されている。配線層３２は、突出部３２ａを有している。突出部３２ａは、配線層３２の一部をなしているめっき層３５で構成されている。

【0024】

突出部２２ａは、平面視において部品配置領域２１ｄを取り囲んでいる。突出部３２ａは、平面視において部品配置領域３１ｄを取り囲んでいる。突出部２２ａは平面視において部品配置領域２１ｄの周囲を複数周にわたって周回していてもよく、突出部３２ａは平面視において部品配置領域２１ｄの周囲を複数周にわたって周回していてもよい。

【0025】

溝１２ａは、平面視において部品配置領域２１ｄを取り囲んでいる。溝１３ａは、平面視において、部品配置領域３１ｄを取り囲んでいる。溝１２ａは平面視において複数周にわたって部品配置領域２１ｄの周囲を周回していてもよく、溝１３ａは平面視において部品配置領域３１ｄの周囲を複数周にわたって周回していてもよい。

【0026】

突出部２２ａ及び突出部３２ａは、それぞれ、溝１２ａ及び溝１３ａと向かい合っている。基板１０、基板２０及び基板３０は、突出部２２ａ及び突出部３２ａがそれぞれ溝１２ａ及び溝１３ａに嵌合されることにより、重ねられた状態で保持される。なお、図示されていないが、基板１０、基板２０及び基板３０は、突出部２２ａ及び突出部３２ａがそれぞれ溝１２ａ及び溝１３ａに嵌合された上で、ねじ締め等で互いに固定されてもよい。

【0027】

突出部２２ａ及び突出部３２ａは、それぞれ第２層２４ｂが形成されて埋め込み材２６が充填された貫通穴２１ｃの上、第２層３４ｂが形成されて埋め込み材３６が充填された貫通穴３１ｃの上に形成されていてもよい。この突出部２２ａに向かい合う溝１２ａ及びこの突出部３２ａに向かい合う溝１３ａは、第２層１４ｂが形成されて埋め込み材１６が充填された貫通穴１１ｃの上に形成されていてもよい。これにより、貫通穴１１ｃ、貫通穴２１ｃ、貫通穴３１ｃの直上で突出部２２ａ、突出部３２ａが溝１２ａ、溝１３ａと嵌合され、基板１０と基板２０及び基板３０との間の熱伝導性が向上する。

【0028】

すなわち、スタック基板１００は、第１ビアホール部と第２ビアホール部とを有している。第１ビアホール部は、基板１０を貫通する貫通穴１１ｃと、貫通穴１１ｃの内壁面上に設けられた下地層１４の第２層１４ｂと、第２層１４ｂが設けられた貫通穴１１ｃを充填する埋め込み材１６とで構成されている。第２ビアホール部は、基板２０を貫通する貫通穴２１ｃと、貫通穴２１ｃの内壁面上に設けられた下地層２４の第２層２４ｂと、第２層２４ｂが設けられた貫通穴２１ｃを充填する埋め込み材２６とで構成されている。

【0029】

主面１１ａの埋め込み材１６を含む第１ビアホール部にめっき層１５が形成され、主面２１ａの埋め込み材２６を含む第２ビアホール部にめっき層２５が形成されている。第２ビアホール上のめっき層２５には、突出部２２ａが形成されている。第１ビアホール上のめっき層１５に、溝１２ａが形成されている。溝１２ａと突出部２２ａとが嵌合されて、主面１１ａの第１ビアホール部と、主面２１ａの第２ビアホール部とが互いに向かい合うように基板１０と基板２０とが重ねられている。なお、第２ビアホール上のめっき層２５に溝が形成され、第１ビアホール上のめっき層１５に突出部が形成されて、この溝と突出部とが嵌合されて、主面１１ａの第１ビアホール部と、主面２１ａの第２ビアホール部とが互いに向かい合うように基板１０と基板２０とが重ねられていてもよい。

【0030】

また、スタック基板１００は、第３ビアホール部を有している。第３ビアホール部は、基板３０を貫通する貫通穴３１ｃと、貫通穴３１ｃの内壁面上に設けられた下地層３４の第２層３４ｂと、第２層３４ｂが設けられた貫通穴３１ｃを充填する埋め込み材３６とで構成されている。

【0031】

主面３１ａの埋め込み材３６を含む第３ビアホール部には、めっき層３５が形成されている。第３ビアホール上のめっき層３５に、突出部３２ａが形成されている。基板１０の主面１１ｂ側の第１ビアホール上のめっき層１５には、溝１３ａが形成されている。溝１３ａと突出部３２ａとが嵌合され、主面１１ｂの第１ビアホール部と主面３１ａの第３ビアホール部とが互いに向かい合うように基板１０と基板３０とが重ねられている。なお、第３ビアホール上のめっき層３５に溝が形成され、第１ビアホール上のめっき層１５に突出部が形成されて、この溝と突出部とが嵌合されて、主面１１ｂの第１ビアホール部と、主面３１ａの第２ビアホール部とが互いに向かい合うように基板１０と基板３０とが重ねられていてもよい。

【0032】

電子部品４０は、凹部１１ｄと部品配置領域２１ｄとで画されている空間内で、配線層２２に接続されている。部品配置領域２１ｄにある電子部品４０は、１つの回路ブロックをなしている。電子部品４１は、凹部１１ｅと部品配置領域３１ｄとで画されている空間内で、配線層３２に接続されている。部品配置領域３１ｄにある電子部品４１は、１つの回路ブロックをなしている。電子部品４０と配線層２２との接続及び電子部品４１と配線層３２との接続は、例えば、はんだ付けにより行われる。

【0033】

（スタック基板１００の製造方法）
以下に、スタック基板１００の製造方法を説明する。

【0034】

図２は、スタック基板１００の製造工程図である。図２に示されているように、スタック基板１００の製造方法は、第１基板形成工程Ｓ１と、第２基板形成工程Ｓ２と、第３基板形成工程Ｓ３と、電子部品実装工程Ｓ４と、基板組み立て工程Ｓ５とを有している。

【0035】

第１基板形成工程Ｓ１は、準備工程Ｓ１１と、基材加工工程Ｓ１２と、第１めっき工程Ｓ１３と、配線層パターンニング工程Ｓ１４と、第２めっき工程Ｓ１５とを有している。

【0036】

図３は、準備工程Ｓ１１を説明する断面図である。図３に示されているように、準備工程Ｓ１１では、基材１１が準備される。準備工程Ｓ１１において準備される基材１１は、主面１１ａ上及び主面１１ｂ上に第１層１４ａが配置されている。

【0037】

図４は、基材加工工程Ｓ１２を説明する断面図である。図４に示されているように、基材加工工程Ｓ１２では、基材１１に対して穴開け加工が行われる。これにより、基材１１に貫通穴１１ｃが形成される。また、基材加工工程Ｓ１２では、基材１１に対して座ぐり加工が行われる。これにより、凹部１１ｄ及び凹部１１ｅが形成される。

【0038】

図５は、第１めっき工程Ｓ１３を説明する断面図である。図５に示されているように、第１めっき工程Ｓ１３では、無電解めっき、硫酸銅めっき等が行われることにより、第１層１４ａ上に第２層１４ｂが形成される。この際、貫通穴１１ｃの内壁面上、凹部１１ｄの側面上及び底面上並びに凹部１１ｅの側面上及び底面上にも、第２層１４ｂが形成される。第２層１４ｂが形成された後、貫通穴１１ｃには、埋め込み材１６が充填される。

【0039】

図６は、配線層パターンニング工程Ｓ１４を説明する断面図である。図６に示されているように、配線層パターンニング工程Ｓ１４では、下地層１４上に形成されたレジストパターンをマスクとするエッチングにより、下地層１４がパターンニングされる。

【0040】

図７は、第２めっき工程Ｓ１５を説明する断面図である。図７に示されているように、第２めっき工程Ｓ１５では、めっき層１５が形成される。第２めっき工程Ｓ１５では、第１に、下地層１４上にレジストパターンが形成される。レジストパターンの開口からは、下地層１４が露出している。第２に、例えば電解めっきが行われることにより、レジストパターンの開口部から露出している下地層１４上に、めっき層１５が成長される。すなわち、第２めっき工程Ｓ１５では、例えばセミアディティブ法により、めっき層１５が形成される。なお、第２めっき工程Ｓ１５が行われた後、外形加工、ソルダレジスト塗布、表面処理等が後工程として行われる。

【0041】

第２基板形成工程Ｓ２は、準備工程Ｓ２１と、基材加工工程Ｓ２２と、第１めっき工程Ｓ２３と、配線層パターンニング工程Ｓ２４と、第２めっき工程Ｓ２５とを有している。

【0042】

図８は、準備工程Ｓ２１を説明する断面図である。図３に示されているように、準備工程Ｓ２１では、基材２１が準備される。準備工程Ｓ２１において準備される基材２１は、主面２１ａ上及び主面２１ｂ上に第１層２４ａが配置されている。

【0043】

図９は、基材加工工程Ｓ２２を説明する断面図である。基材加工工程Ｓ２２では、図９に示されているように、基材２１に対して穴開け加工が行われることにより、基材２１に貫通穴２１ｃが形成される。図１０は、第１めっき工程Ｓ２３を説明する断面図である。図１０に示されているように、第１めっき工程Ｓ２３では、無電解めっき、硫酸銅めっき等が行われることにより、第１層２４ａ上に第２層２４ｂが形成される。この際、貫通穴２１ｃの内壁面上にも第２層２４ｂが形成される。なお、第２層２４ｂが形成された後、貫通穴２１ｃには、埋め込み材２６が充填される。

【0044】

図１１は、配線層パターンニング工程Ｓ２４を説明する断面図である。図１１に示されているように、配線層パターンニング工程Ｓ２４では、下地層２４上に形成されたレジストパターンをマスクとするエッチングにより、下地層２４がパターンニングされる。図１２は、第２めっき工程Ｓ２５を説明する断面図である。図１２に示されているように、第２めっき工程Ｓ２５では、めっき層２５が形成される。第２めっき工程Ｓ２５では、第１に、下地層２４上にレジストパターンが形成される。レジストパターンの開口からは、下地層２４が露出している。第２に、例えば電解めっきが行われることにより、レジストパターンの開口部から露出している下地層２４上にめっき層２５が成長される。すなわち、第２めっき工程Ｓ２５では、例えばセミアディティブ法により、めっき層２５が形成される。なお、第２めっき工程Ｓ２５が行われた後、外形加工、ソルダレジスト塗布、表面処理等が後工程として行われる。

【0045】

第３基板形成工程Ｓ３では、基板３０が形成される。第３基板形成工程Ｓ３は、第２基板形成工程Ｓ２と同様であるため、ここでは説明を省略する。

【0046】

図１３は、電子部品実装工程Ｓ４を説明する断面図である。図１３に示されているように、電子部品実装工程Ｓ４では、電子部品４０が、部品配置領域２１ｄにある配線層１２に実装される。電子部品４０の実装は、例えば、はんだ付けで行われる。図示されていないが、部品配置領域３１ｄにある配線層３２にも、同様に電子部品４１が実装される。

【0047】

基板組み立て工程Ｓ５では、第１に、主面１１ａが主面２１ａと向かい合うとともに主面１１ｂが主面２１ａと向かい合うように、基板１０、基板２０及び基板３０が配置される。より具体的には、基板１０、基板２０及び基板３０は、突出部２２ａが溝１２ａと向かい合うとともに突出部３２ａが溝１３ａと向かい合うように、基板１０、基板２０及び基板３０が配置される。第２に、基板２０及び基板３０が基板１０に向かって押し込まれる。これにより、突出部２２ａが溝１２ａに嵌合されるとともに、突出部３２ａが溝１３ａに嵌合される。さらに、基板１０、基板２０及び基板３０は、例えばねじ締めにより互いに固定されてもよい。以上により、図１に示されるスタック基板１００の構造が形成される。

【0048】

なお、貫通穴１１ｃ、貫通穴１１ｃの内壁面上に設けられた第２層１４ｂ及び埋め込み材１６で構成されている第１ビアホール部と、貫通穴２１ｃ、貫通穴２１ｃの内壁面上に設けられた第２層２４ｂ及び埋め込み材２６で構成されている第２ビアホール部と、貫通穴３１ｃ、貫通穴３１ｃの内壁面上に設けられた第２層３４ｂ及び埋め込み材３６で構成されている第３ビアホール部とを設けるとともに、それぞれのビアホール部上にめっき層１５と、めっき層２５と、めっき層３５とを設けてもよい。この場合、めっき層１５に溝１２ａと溝１３ａとを形成し、めっき層２５に突出部２２ａを形成し、めっき層３５に突出部３２ａを形成してもよい。そして、溝１２ａと突出部２２ａとを嵌合し、溝１３ａと突出部３２ａとを嵌合してもよい。また、めっき層１５に突出部、めっき層２５に溝、めっき層３５に溝を形成して、これらの溝と突出部とを嵌合して、基板１０、基板２０及び基板３０が重ね合わされてもよい。

【0049】

（スタック基板１００の効果）
以下に、スタック基板１００の効果を説明する。

【0050】

スタック基板１００では、突出部２２ａ（突出部３２ａ）が溝１２ａ（溝１３ａ）に嵌合されているとともに平面視において部品配置領域２１ｄ（部品配置領域３１ｄ）を取り囲んでいるため、電子部品４０（電子部品４１）からなる回路ブロックを電磁的にシールドすることが可能である。

【0051】

スタック基板１００では、突出部２２ａ（突出部３２ａ）及び溝１２ａ（溝１３ａ）で構成されているシールド構造を通常の基板製造プロセスで形成することができるため、当該シールド構造の配置を自由に決定することが可能である。また、スタック基板１００では、突出部２２ａ（突出部３２ａ）がセミアディティブ工法で形成されるため、突出部２２ａ（突出部３２ａ）の幅を５０μｍ程度まで縮小することができる。すなわち、スタック基板１００によると、シールド構造を形成する領域を縮小することが可能である。

【0052】

突出部２２ａ（突出部３２ａ）が平面視において複数周にわたって部品配置領域２１ｄ（部品配置領域３１ｄ）を取り囲んでいる場合、すなわちシールド構造がラビリンス構造をなしている場合、当該シールド構造が基板１０や基板２０（基板３０）の変形の影響を受けにくくなり、シールド性が高まる。

【0053】

従来の回路ブロックのシールド設計では、回路ブロックをグランド電位とされるケースを取り付けたり、はんだを利用したバンプ接合（例えば、ＢＧＡ（Ball Grid Array）のはんだ付け）におけるピッチを電磁波の波長の１／４以下で配置する手法が採用されていた。しかしながら、ケースの取り付けによると、ケースの取り付けに必要な領域の確保が必要になり、ケースの取り付けのために追加的な工程が必要になる。また、バンプ接合のピッチ調整によると、ピッチ間には必ず隙間があるため、設計考慮外の外部からの干渉や回路ブロック内部からの発振により当該回路ブロックが正常に動作しないことがある。なお、スタック基板１００によると、バンプ接合のピッチやピッチ間の隙間という概念はなく、バンプ接合のピッチを意識して設計する必要が無くなる。

【0054】

また、ビアホール部上で嵌合することにより、基板間、すなわち基板１０と基板２０との間及び基板１０と基板３０との間の熱伝導性が向上する。

【0055】

（変形例１）
図１４は、変形例１に係るスタック基板１００における基板２０の斜視図である。図１４に示されているように、平面視における突出部２２ａの形状は、特に限定されない。平面視における突出部２２ａの形状は、矩形状であってもよく、円形状であってもよく、電子部品４０の配置に合わせた多角形状であってもよい。

【0056】

（変形例２）
図１５は、変形例２に係るスタック基板１００の断面図である。図１５に示されているように、スタック基板１００は、接合材５０をさらに有していてもよい。接合材５０は、例えばＡＣＦ（Anisotropic Conducting Film）、はんだ又は導電性ペーストである。接合材５０は、電子部品４０や電子部品４１のはんだ付け温度よりも低い温度で接合可能な材料である。突出部２２ａ及び溝１２ａは接合材５０を介在させて嵌合されていてもよく、突出部３２ａ及び溝１３ａは接合材５０を介在させて嵌合されていてもよい。これにより、各基板（基板１０、基板２０、基板３０）の反りやねじれの矯正が可能となる。

【0057】

（変形例３）
図１６は、変形例３に係るスタック基板１００の断面図である。図１６に示されているように、スタック基板１００は、充填材６０をさらに有していてもよい。充填材６０は、電子部品４０と凹部１１ｄにある配線層１２との間に充填されており、電子部品４１と凹部１１ｅにある配線層１３との間にも充填されている。充填材６０は、例えば、シリコーン等の熱伝導材である。これにより、充填材６０を介して、電子部品４０の熱及び電子部品４１の熱が充填材６０を介して放熱されやすくなる。充填材６０は、電波吸収材であってもよい。

【0058】

（変形例４）
上記においては、配線層２２及び配線層３２が突出部（突出部２２ａ、突出部３２ａ）を有しており、溝（溝１２ａ、溝１３ａ）が配線層１２及び配線層１３に形成される例を説明したが、配線層１２及び配線層１３が突出部を有していてもよく、溝が配線層２２及び配線層３２に形成されていてもよい。

【0059】

実施の形態２．
実施の形態２に係るスタック基板を説明する。実施の形態１に係るスタック基板を、スタック基板２００とする。ここでは、スタック基板１００と異なる点を主に説明し、重複する説明は繰り返さないものとする。

【0060】

（スタック基板２００の構成）
以下に、スタック基板２００の構成を説明する。

【0061】

図１７は、スタック基板２００の断面図である。図１７に示されているように、スタック基板１００は、基板１０と、基板２０と、基板３０と、電子部品４０と、電子部品４１とを有している。この点に関して、スタック基板２００の構成は、スタック基板１００の構成と共通している。

【0062】

スタック基板２００では、配線層２２及び配線層２３がめっき層２５を有しておらず、配線層３２及び配線層３３がめっき層３５を有していない。スタック基板２００では、配線層１２が突出部１２ｂを有しており、配線層１３が突出部１３ｂを有している。突出部１２ｂは、平面視において、部品配置領域２１ｄを取り囲んでいる。突出部１３ｂは、平面視において、部品配置領域３１ｄを取り囲んでいる。スタック基板２００では、溝２２ｂが配線層２２に形成されており、溝３２ｂが配線層３２に形成されている。より具体的には、溝２２ｂは配線層２２の一部をなしている下地層２４に形成されており、溝３２ｂは配線層３２の一部をなしている下地層３４に形成されている。突出部１２ｂ及び突出部１３ｂは、それぞれ、溝２２ｂ及び溝３２ｂに嵌合されている。これらの点に関して、スタック基板２００の構成は、スタック基板１００の構成と異なっている。

【0063】

（スタック基板２００の効果）
以下に、スタック基板２００の効果を説明する。

【0064】

スタック基板２００では、突出部１２ｂ（突出部１３ｂ）が溝２２ｂ（溝３２ｂ）に嵌合されているとともに平面視において部品配置領域２１ｄ（部品配置領域３１ｄ）を取り囲んでいるため、スタック基板１００と同様に電子部品４０（電子部品４１）からなる回路ブロックを電磁的にシールドすることが可能である。

【0065】

スタック基板２００では、めっき層２５及びめっき層３５が形成されず、基板２０及び基板３０を形成する際にめっき層２５及びめっき層３５を形成するめっき工程を省略することができるため、スタック基板１００と比較して製造工程を簡略化することが可能である。スタック基板２００では、めっき層２５及びめっき層３５が形成されない結果、配線層２２及び配線層３２の厚さを小さくすることが可能であり、ひいては配線層２２及び配線層２３のパターンを微細化することが可能となる。

【0066】

実施の形態１及び実施の形態２では、基材１１、基材２１及び基材３１がガラスクロスとガラスクロスに含浸されている樹脂材料とで構成されている例について説明した。基材１１、基材２１及び基材２２は、ガラスクロスとガラスクロスに含浸されている樹脂材料とで構成されている場合の他に、紙基材にエポキシ樹脂を含浸させた複合基材エポキシ基板、紙基材にポリイミド樹脂を含浸させたポリイミド基板等のガラスクロスを含まない材料であってもよい。基材１１、基材２１及び基材３１は、樹脂材料にフィラーがコンパウンドされている材料であってもよい。基材１１、基材２１及び基材３１は、ガラスクロスにエポキシ樹脂やＰＴＦＥ樹脂（４フッ化エチレン樹脂）を含浸させた材料であってもよい。

【0067】

（付記）
本開示の諸態様を、付記としてまとめて記載する。

【0068】

＜付記１＞
第１基板と、
第２基板と、
電子部品とを備え、
前記第１基板は、第１基材と、前記第１基材の第１主面の上に導電性の材料で形成された第１配線層とを有し、
前記第２基板は、第２基材と、前記第２基材の第２主面の上に導電性の材料で形成された第２配線層とを有し、
前記第１主面には、凹部が形成され、
前記第２主面は、前記凹部と向かい合い、前記電子部品が配置される部品配置領域を有し、
前記電子部品は、前記凹部及び前記部品配置領域で画されている空間内において前記第２配線層に接続されており、
前記第１配線層及び前記第２配線層の一方は、突出部を有し、
前記第１配線層及び前記第２配線層の他方には、溝が形成されており、
前記突出部及び前記溝は、平面視において前記部品配置領域を取り囲んでおり、
前記第１基材及び前記第２基材は、前記溝と前記突出部とが嵌合されて前記第１主面及び前記第２主面が互いに向かい合うように重ねられている、
スタック基板。

【0069】

＜付記２＞
接合材をさらに備え、
前記突出部及び前記溝は、前記接合材を介在させて嵌合されている、
付記１に記載のスタック基板。

【0070】

＜付記３＞
前記電子部品と前記凹部にある前記第１配線層との間に介在されている充填材をさらに備える、
付記１又は付記２に記載のスタック基板。

【0071】

＜付記４＞
前記充填材は、伝熱材又は電波吸収材である、
付記３に記載のスタック基板。

【0072】

＜付記５＞
前記第１配線層は、第１下地層と、前記第１下地層上に配置されている第１めっき層とを有し、
前記第２配線層は、第２下地層と、前記第２下地層上に配置されている第２めっき層とを有し、
前記第１めっき層及び前記第２めっき層の一方は、前記突出部をなしており、
前記第１めっき層及び前記第２めっき層の他方には、前記溝が形成されている、
付記１から付記４のいずれか１項に記載のスタック基板。

【0073】

＜付記６＞
前記第１配線層は、第１下地層と、前記第１下地層上に配置されている第１めっき層とを有し、
前記第２配線層は、第２下地層を有し、
前記第１めっき層は、前記突出部をなしており、
前記第２下地層には、前記溝が形成されている、
付記１から付記４のいずれか１項に記載のスタック基板。

【0074】

＜付記７＞
前記第１基板を貫通する第１貫通穴、前記第１貫通穴の内壁面上に設けられた前記第１下地層、前記第１下地層が設けられた前記第１貫通穴を充填する第１埋め込み材とで構成されている第１ビアホール部と、
前記第２基板を貫通する第２貫通穴、前記第２貫通穴の内壁面上に設けられた前記第２下地層、前記第２下地層が設けられた前記第２貫通穴を充填する第２埋め込み材とで構成されている第２ビアホール部とを備え、
前記第１主面の前記第１埋め込み材を含む前記第１ビアホール部に前記第１めっき層が形成され、前記第２主面の前記第２埋め込み材を含む前記第２ビアホール部に前記第２めっき層が形成され、
前記第１めっき層及び前記第２めっき層の一方は、前記突出部をなしており、
前記第１めっき層及び前記第２めっき層の他方には、前記溝が形成され、
前記溝と前記突出部とが嵌合されて、前記第１主面の前記第１ビアホール部と前記第２主面の前記第２ビアホール部とが互いに向かい合うように重ねられている、付記５に記載のスタック基板。

【0075】

＜付記８＞
第１基板と、第２基板と、電子部品とを準備する工程と、
前記第１基板を構成する第１基材の第１主面に凹部を形成する工程と、
前記第１主面の上に導電性の材料で構成された第１配線層を形成する工程と、
前記第２基板を構成する第２基材の第２主面の上に導電性の材料で構成された第２配線層を形成する工程と、
前記第２主面において前記凹部と向かい合い前記電子部品が配置される部品配置領域を平面視に見たとき、前記第１配線層及び前記第２配線層の一方に前記部品配置領域を取り囲む突出部を形成し、前記第１配線層及び前記第２配線層の他方に前記部品配置領域を取り囲む溝を形成する工程と、
前記凹部及び前記部品配置領域で画されている空間内において、前記電子部品を前記第２配線層に接続する工程と、
前記溝と前記突出部とが嵌合されて、前記第１基材及び前記第２基材が前記第１主面及び前記第２主面が互いに向かい合うように重ねられる工程とを備える、スタック基板の製造方法。

【0076】

＜付記９＞
前記第１配線層は、第１下地層及び前記第１下地層上に配置されている第１めっき層の積層膜であり、
前記第２配線層は、第２下地層及び前記第２下地層上に配置されている第２めっき層の積層膜であり、
前記第１基板を貫通する第１貫通穴を形成し、前記第１貫通穴の内壁面上に前記第１下地層を形成し、前記第１下地層が設けられた前記第１貫通穴を第１埋め込み材で充填して第１ビアホール部を形成する工程と、
前記第２基板を貫通する第２貫通穴を形成し、前記第２貫通穴の内壁面上に前記第２下地層を形成し、前記第２下地層が設けられた前記第２貫通穴を第２埋め込み材で充填して第２ビアホール部を形成する工程と、
前記第１主面の前記第１埋め込み材を含む前記第１ビアホール部に前記第１めっき層が形成され、前記第２主面の前記第２埋め込み材を含む前記第２ビアホール部に前記第２めっき層が形成される工程とを備え、
前記第１めっき層及び前記第２めっき層の一方は、前記突出部をなし、
前記第１めっき層及び前記第２めっき層の他方には、前記溝が形成される工程と、
前記溝と前記突出部とが嵌合されて、前記第１主面の前記第１ビアホール部と前記第２主面の前記第２ビアホール部とが互いに向かい合うように重ねられる工程とをさらに備える、付記８に記載のスタック基板の製造方法。

【0077】

今回開示された実施の形態は全ての点で例示であって制限的なものでないと考えられるべきである。この出願の範囲は上記の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

【符号の説明】

【0078】

１００ スタック基板、１０ 基板、１１ 基材、１１ａ，１１ｂ 主面、１１ｃ 貫通穴、１１ｄ，１１ｅ 凹部、１２ 配線層、１２ａ 溝、１２ｂ 突出部、１３ 配線層、１３ａ 溝、１３ｂ 突出部、１４ 下地層、１４ａ 第１層、１４ｂ 第２層、１５ めっき層、１６ 埋め込み材、２０ 基板、２１ 基材、２１ａ，２１ｂ 主面、２１ｃ 貫通穴、２１ｄ 部品配置領域、２２ 配線層、２２ａ 突出部、２２ｂ 溝、２３ 配線層、２４ 下地層、２４ａ 第１層、２４ｂ 第２層、２５ めっき層、２６ 埋め込み材、３０ 基板、３１ 基材、３１ａ，３１ｂ 主面、３１ｃ 貫通穴、３１ｄ 部品配置領域、３２ 配線層、３２ａ 突出部、３２ｂ 溝、３３ 配線層、３４ 下地層、３４ａ 第１層、３４ｂ 第２層、３５ めっき層、３６ 埋め込み材、４０ 電子部品、４１ 電子部品、５０ 接合材、６０ 充填材、２００ スタック基板、Ｓ１ 第１基板形成工程、Ｓ２ 第２基板形成工程、Ｓ３ 第３基板形成工程、Ｓ４ 電子部品実装工程、Ｓ５ 組み立て工程、Ｓ１１ 準備工程、Ｓ１２ 基材加工工程、Ｓ１３ 第１めっき工程、Ｓ１４ 配線層パターンニング工程、Ｓ１５ 第２めっき工程、Ｓ２１ 準備工程、Ｓ２２ 基材加工工程、Ｓ２３ 第１めっき工程、Ｓ２４ 配線層パターンニング工程、Ｓ２５ 第２めっき工程。

【要約】

スタック基板は、第１基板と、第２基板と、電子部品とを備えている。第１基板は、第１基材と、第１基材の第１主面の上に導電性の材料で形成された第１配線層とを有する。第２基板は、第２基材と、第２基材の第２主面の上に導電性の材料で形成された第２配線層とを有する。第１主面には、凹部が形成されている。第２主面は、凹部と向かい合い、電子部品が配置される部品配置領域を有する。電子部品は、凹部及び部品配置領域で画されている空間内において第２配線層に接続されている。第１配線層及び第２配線層の一方は、突出部を有する。第１配線層及び第２配線層の他方には、溝が形成されている。突出部及び溝は、平面視において部品配置領域を取り囲んでいる。第１基材及び第２基材は、溝と突出部とが嵌合されて第１主面及び第２主面が互いに向かい合うように重ねられている。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】