7683453 半導体装置およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-05-19

(45)【発行日】2025-05-27

(54)【発明の名称】半導体装置およびその製造方法

(51)【国際特許分類】

   H10D 30/66 20250101AFI20250520BHJP

   H01L 21/768 20060101ALI20250520BHJP

   H01L 23/522 20060101ALI20250520BHJP

   H10D 64/27 20250101ALI20250520BHJP

   H10D 62/10 20250101ALI20250520BHJP

【ＦＩ】

H10D30/66 101Z

H01L21/90 B

H10D64/27 G

H10D30/66 201A

H10D30/66 101T

H10D30/66 103B

H10D30/66 103Q

H10D30/66 102G

H10D62/10 101G

H10D62/10 101V

H10D62/10 101R

【請求項の数】 4

(21)【出願番号】P 2021172200

(22)【出願日】2021-10-21

(65)【公開番号】P2023062308

(43)【公開日】2023-05-08

【審査請求日】2024-04-10

(73)【特許権者】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(73)【特許権者】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(73)【特許権者】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(74)【代理人】

【識別番号】110001128

【氏名又は名称】弁理士法人ゆうあい特許事務所

(72)【発明者】

【氏名】金原 啓道

(72)【発明者】

【氏名】岡田 将和

【審査官】杉山 芳弘

(56)【参考文献】

【文献】特開２００８－１０３７５１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ１０Ｄ ３０／６６

Ｈ０１Ｌ ２１／７６８

Ｈ１０Ｄ ６４／２７

Ｈ１０Ｄ ６２／１０

(57)【特許請求の範囲】

【請求項1】

複数のトレンチゲート構造が形成された半導体装置であって、
第１導電型のドリフト層（１２）と、
前記ドリフト層上に形成された第２導電型のベース層（１３）と、
前記ベース層の表層部に形成された第１導電型の不純物領域（１４）と、
前記ドリフト層を挟んで前記ベース層と反対側に形成され、前記ドリフト層よりも高不純物濃度とされた第１導電型または第２導電型の高濃度層（１１）と、を有する半導体基板（１０）と、
前記不純物領域および前記ベース層を貫通して前記ドリフト層に達し、所定方向を長手方向として延設されたトレンチ（１６）内にゲート絶縁膜（１７）を介してゲート電極（１８）が配置された前記複数のトレンチゲート構造と、
前記半導体基板上に形成され、前記ゲート電極と電気的に接続される接続配線（１８０）と、
前記ベース層および前記不純物領域と電気的に接続される第１電極（２０）と、
前記高濃度層と電気的に接続される第２電極（２２）と、を備え、
前記トレンチには、開口部のうちの、前記ゲート電極と前記接続配線との接続部分で覆われる接続開口部（１６０ａ）に丸め部（１６１）が形成されており、
前記トレンチの開口部のうちの前記接続開口部と異なる部分を未接続開口部（１６０ｂ）とすると、前記未接続開口部は、曲率半径が前記接続開口部の曲率半径より小さくなる部分を有しており、
前記接続開口部は、前記長手方向と交差する方向であって、前記半導体基板の面方向に沿った方向に隣合う前記トレンチの間の長さをＬとすると、前記丸め部の曲率半径がＬ／２未満とされている半導体装置。

【請求項2】

第１導電型のドリフト層（１２）と、
前記ドリフト層上に形成された第２導電型のベース層（１３）と、
前記ベース層の表層部に形成された第１導電型の不純物領域（１４）と、
前記ドリフト層を挟んで前記ベース層と反対側に形成され、前記ドリフト層よりも高不純物濃度とされた第１導電型または第２導電型の高濃度層（１１）と、を有する半導体基板（１０）と、
前記不純物領域および前記ベース層を貫通して前記ドリフト層に達し、所定方向を長手方向として延設されたトレンチ（１６）内にゲート絶縁膜（１７）を介してゲート電極（１８）が配置された複数のトレンチゲート構造と、
前記半導体基板上に形成され、前記ゲート電極と電気的に接続される接続配線（１８０）と、
前記ベース層および前記不純物領域と電気的に接続される第１電極（２０）と、
前記高濃度層と電気的に接続される第２電極（２２）と、を備え、
前記トレンチには、開口部のうちの、前記ゲート電極と前記接続配線との接続部分で覆われる接続開口部（１６０ａ）に丸め部（１６１）が形成されており、
前記トレンチの開口部のうちの前記接続開口部と異なる部分を未接続開口部（１６０ｂ）とすると、前記未接続開口部は、曲率半径が前記接続開口部の曲率半径より小さくなる部分を有している半導体装置の製造方法であって、
前記ドリフト層、前記ベース層、前記不純物領域を有する前記半導体基板を用意することと、
前記半導体基板に前記トレンチを形成することと、
前記トレンチの開口部のうちの前記接続開口部となる部分を露出させつつ、前記未接続開口部となる部分を被覆するマスク（３０）を配置することと、
前記マスクを配置した状態で前記接続開口部に丸め部を形成することと、を行う半導体装置の製造方法。

【請求項3】

前記丸め部を形成することでは、加熱処理を行うことで前記接続開口部に前記丸め部を形成する請求項２に記載の半導体装置の製造方法。

【請求項4】

前記丸め部を形成することでは、等方性である、ケミカルドライエッチング法またはドライエッチング法で前記接続開口部に前記丸め部を形成する請求項２に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、トレンチゲート構造を有する半導体装置およびその製造方法に関するものである。

【背景技術】

【0002】

従来より、ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistorの略）等の半導体素子が形成された半導体装置が提案されている。具体的には、この半導体装置は、ドリフト層を有する半導体基板を備え、半導体基板の一面側にベース層が形成されていると共に、ベース層の表層部にソース領域が形成されている。また、半導体基板には、ソース領域およびベース層を貫通し、半導体基板の面方向における一方向に沿って延設された複数のトレンチが形成されている。そして、トレンチにゲート絶縁膜およびゲート電極が配置されることでトレンチゲート構造が構成されている。なお、トレンチの開口部は、トレンチの側面と半導体基板の一面とが略垂直となる角部を有する形状となっている。

【0003】

半導体基板の他面側には、ドレイン領域が配置されている。そして、半導体基板の一面側には、ソース領域およびベース層と電気的に接続されるように第１電極が配置されている。半導体基板の他面側には、ドレイン領域と電気的に接続されるように第２電極が配置されている。また、半導体基板の一面側には、ゲート電極と接続される接続配線が形成されている。

【0004】

上記のような半導体装置では、ゲート電極と接続配線とが繋がる部分であって、トレンチの開口部上に位置する部分にゲート電圧の電圧集中が発生し易い。このため、このような半導体装置では、ゲート電極と接続配線とが繋がる部分であって、トレンチの開口部に配置されているゲート絶縁膜の特性が低下する懸念がある。なお、ゲート絶縁膜の特性が低下するとは、ゲート絶縁膜のリーク電流が増加したり、ゲート絶縁膜の耐圧が低下したり、ゲート絶縁膜の寿命が低下したりすることである。

【0005】

このため、例えば、特許文献１には、トレンチの開口部近傍に電圧集中が発生し難くなるように、トレンチの開口部を丸める構造が提案されている。なお、この構造では、トレンチの開口部における全領域が丸められている。

【先行技術文献】

【特許文献】

【0006】

【文献】特開平５－２２６３２４号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

ところで、上記のような半導体装置では、隣合うトレンチの間の長さを短くすることで電流能力を増加させることが検討されている。この場合、トレンチの開口部の全領域を丸めると、トレンチに接するように形成されるソース領域等は、半導体基板の一面から露出する領域が少なくなる。このため、第１電極とソース領域との接続性が低下して接続不良が発生する可能性がある。

【0008】

本発明は上記点に鑑み、ゲート絶縁膜の特性が低下することを抑制しつつ、第１電極の接続不良が発生することを抑制できる半導体装置およびその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0009】

上記目的を達成するための請求項１は、複数のトレンチゲート構造が形成された半導体装置であって、第１導電型のドリフト層（１２）と、ドリフト層上に形成された第２導電型のベース層（１３）と、ベース層の表層部に形成された第１導電型の不純物領域（１４）と、ドリフト層を挟んでベース層と反対側に形成され、ドリフト層よりも高不純物濃度とされた第１導電型または第２導電型の高濃度層（１１）と、を有する半導体基板（１０）と、不純物領域およびベース層を貫通してドリフト層に達し、所定方向を長手方向として延設されたトレンチ（１６）内にゲート絶縁膜（１７）を介してゲート電極（１８）が配置された複数のトレンチゲート構造と、半導体基板上に形成され、ゲート電極と電気的に接続される接続配線（１８０）と、ベース層および不純物領域と電気的に接続される第１電極（２０）と、高濃度層と電気的に接続される第２電極（２２）と、を備えている。そして、トレンチには、開口部のうちの、ゲート電極と接続配線との接続部分で覆われる接続開口部（１６０ａ）に丸め部（１６１）が形成されており、トレンチの開口部のうちの接続開口部と異なる部分を未接続開口部（１６０ｂ）とすると、未接続開口部は、曲率半径が接続開口部の曲率半径より小さくなる部分を有しており、接続開口部は、長手方向と交差する方向であって、半導体基板の面方向に沿った方向に隣合うトレンチの間の長さをＬとすると、丸め部の曲率半径がＬ／２未満とされている。

【0010】

これによれば、トレンチには、接続開口部に丸め部が形成されている。このため、接続開口部上で電圧集中が発生することを抑制でき、ゲート絶縁膜の特性が低下することを抑制できる。

【0011】

また、未接続開口部は、曲率半径が接続開口部の曲率半径より小さくなる部分を有している。つまり、未接続開口部は、接続開口部よりも開口幅が狭くなる部分を有している。このため、隣合うトレンチの間のうちの、曲率が小さくなる未接続開口部の間に位置する部分では、第１電極とベース層や不純物領域との接続面積を確保し易くできる。したがって、第１電極の接続不良が発生することを抑制できる。

【0012】

また、請求項２は、請求項１の半導体装置に関する製造方法であり、ドリフト層、ベース層、不純物領域を有する半導体基板を用意することと、半導体基板にトレンチを形成することと、トレンチの開口部のうちの接続開口部となる部分を露出させつつ、未接続開口部となる部分を被覆するマスク（３０）を配置することと、マスクを配置した状態でベース層を接続開口部に丸め部を形成することと、を行う。

【0013】

これによれば、トレンチの接続開口部に丸め部を形成するため、接続開口部で電圧集中が発生することを抑制でき、ゲート絶縁膜の特性が低下することを抑制した半導体装置を製造できる。

【0014】

また、未接続開口部は、曲率半径が接続開口部の曲率半径より小さくなる部分を有するように形成する。このため、隣合うトレンチの間のうちの、曲率が小さくなる未接続開口部の間に位置する部分では、第１電極とベース層や不純物領域との接続面積を確保し易くできる。したがって、第１電極の接続不良が発生することを抑制した半導体装置を製造できる。

【0015】

なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。

【図面の簡単な説明】

【0016】

【図1】第１実施形態における半導体装置の平面図である。

【図2】図１中のII－II線に沿った断面図である。

【図3】図１中のIII－III線に沿った断面図である。

【図4】図１中のIV－IV線に沿った断面図である。

【図5A】図２に示す半導体装置の製造工程を示す断面図である。

【図5B】図５Ａに続く半導体装置の製造工程を示す断面図である。

【図5C】図５Ｂに続く半導体装置の製造工程を示す断面図である。

【図6A】図３に示す半導体装置の製造工程を示す断面図である。

【図6B】図６Ａに続く半導体装置の製造工程を示す断面図である。

【図6C】図６Ｂに続く半導体装置の製造工程を示す断面図である。

【図7A】図４に示す半導体装置の製造工程を示す断面図である。

【図7B】図７Ａに続く半導体装置の製造工程を示す断面図である。

【図7C】図７Ｂに続く半導体装置の製造工程を示す断面図である。

【図7D】図７Ｃに続く半導体装置の製造工程を示す断面図である。

【図8A】第１実施形態の変形例における半導体装置の平面図である。

【図8B】第１実施形態の変形例における半導体装置の平面図である。

【図8C】第１実施形態の変形例における半導体装置の平面図である。

【図8D】第１実施形態の変形例における半導体装置の平面図である。

【図8E】第１実施形態の変形例における半導体装置の平面図である。

【発明を実施するための形態】

【0017】

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

【0018】

（第１実施形態）
第１実施形態について、図面を参照しつつ説明する。なお、本実施形態の半導体装置は、例えば、自動車等の車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されると好適である。また、本実施形態では、炭化珪素（以下では、ＳｉＣともいう）で構成される半導体基板１０にトレンチゲート構造が形成された半導体装置について説明する。

【0019】

本実施形態の半導体装置は、図１に示されるように、トレンチゲート構造のＭＯＳＦＥＴが形成されるセル領域１と、このセル領域１を囲む外周領域２とを有する構成とされている。なお、外周領域２の構成については具体的に説明しないが、本実施形態では、外周領域２に、セル領域１を囲むように枠状に形成されたＦＬＲ（Field Limiting Ringの略）部２ａが形成されている。また、図１は、後述する層間絶縁膜１９および上部電極２０等を適宜省略した平面図である。さらに、図１は、断面図ではないが、理解をし易くするため、後述するゲート絶縁膜１７およびゲート電極１８にハッチングを施してある。

【0020】

半導体装置は、図２～図４に示されるように、ＳｉＣで構成される半導体基板１０を用いて構成されている。具体的には、半導体基板１０は、ＳｉＣで構成されるｎ^＋型の基板１１を有している。基板１１の表面上には、ＳｉＣで構成される、ｎ^－型のドリフト層１２およびｐ型のベース層１３が順にエピタキシャル成長させられている。そして、ベース層１３の表層部には、ｎ^＋型のソース領域１４およびｐ^＋型のコンタクト領域１５が形成されている。具体的には後述するが、ソース領域１４は、後述するトレンチ１６の側面に接するように形成され、コンタクト領域１５は、ソース領域１４を挟んで後述するトレンチ１６と反対側に形成されている。なお、本実施形態では、基板１１が高濃度層に相当し、ソース領域１４が不純物領域に相当する。

【0021】

基板１１は、例えば、ｎ型不純物濃度が１．０×１０^１９／ｃｍ^３とされ、表面が（０００１）Ｓｉ面とされている。ドリフト層１２は、例えば、ｎ型不純物濃度が０．５～２．０×１０^１６／ｃｍ^３とされ、厚さが５～１４μｍとされている。なお、本実施形態では、基板１１がＭＯＳＦＥＴにおけるドレイン層を構成する。

【0022】

ベース層１３は、チャネル領域が形成される部分であり、例えば、ｐ型不純物濃度が３．０×１０^１７／ｃｍ^３程度とされ、厚みが０．５～２μｍとされている。ソース領域１４は、ドリフト層１２よりも高不純物濃度とされ、例えば、表層部におけるｎ型不純物濃度が２．５×１０^１８～１．０×１０^１９／ｃｍ^３、厚さが０．５～２μｍとされている。コンタクト領域１５は、ベース層１３よりも高不純物濃度とされ、ｐ型不純物濃度が１．０×１０^１８／ｃｍ^３～１．０×１０^２０／ｃｍ^３とされている。なお、ドリフト層１２、ベース層１３、ソース領域１４、およびコンタクト領域１５の不純物濃度および膜厚は、任意であり、上記に限定されるものではない。

【0023】

そして、半導体基板１０には、ベース層１３およびソース領域１４を貫通してドリフト層１２に達するように複数のトレンチ１６が形成されている。このため、ソース領域１４は、各トレンチ１６の側面に接するように形成された状態となっている。

【0024】

複数のトレンチ１６は、半導体基板１０の面方向における一方向を長手方向として延設されていると共に、長手方向と交差する方向に等間隔で並べられたストライプ状に形成されている。本実施形態では、複数のトレンチ１６は、図１中の紙面左右方向に延設され、紙面上下方向に配列されている。以下、複数のトレンチ１６の配列方向を単に配列方向ともいう。なお、ソース領域１４およびコンタクト領域１５は、トレンチ１６の長手方向において、トレンチ１６よりも内側で終端するように形成されている。

【0025】

トレンチ１６の内壁面には、ゲート絶縁膜１７が形成されている。ゲート絶縁膜１７の表面には、ドープドポリシリコンにて構成されたゲート電極１８が形成されている。そして、トレンチ１６は、これらゲート絶縁膜１７およびゲート電極１８によって埋め込まれている。本実施形態では、このようにしてトレンチゲート構造が構成されている。

【0026】

なお、ゲート絶縁膜１７は、トレンチ１６の内壁面以外の表面にも形成されている。具体的には、ゲート絶縁膜１７は、図２に示されるように、半導体基板１０の一面１０ａの一部も覆うように形成されている。より詳しくは、ゲート絶縁膜１７は、ソース領域１４の表面の一部も覆うように形成されている。言い換えると、ゲート絶縁膜１７には、ソース領域１４およびコンタクト領域１５を露出させるコンタクトホール１７ａが形成されている。但し、本実施形態では、図３および図４に示されるように、トレンチ１６の長手方向における端部側では、ゲート絶縁膜１７は、ベース層１３、ソース領域１４およびコンタクト領域１５を覆うように形成されている。

【0027】

そして、本実施形態では、トレンチ１６の長手方向における端部側では、半導体基板１０の一面１０ａ上までゲート電極１８が引き出され、引き出された部分が接続配線１８０とされている。なお、本実施形態の接続配線１８０は、配列方向に沿って隣合うゲート電極１８同士を接続するように、配列方向に沿って延設されている。

【0028】

ここで、図３および図４に示されるように、トレンチ１６の開口部（すなわち、底部と反対側の肩部）において、ゲート電極１８と接続配線１８０との接続部分で覆われる部分を接続開口部１６０ａとする。言い換えると、トレンチ１６の開口部のうちの接続配線１６０と重なる部分を接続開口部１６０ａとする。また、図２に示されるように、トレンチ１６の開口部において、接続開口部１６０ａと異なる部分を未接続開口部１６０ｂとする。この場合、本実施形態では、図３および図４に示されるように、接続開口部１６０ａは、開口部を丸める丸め部１６１が形成されている。一方、図２に示されるように、未接続開口部１６０ｂは、丸め部１６１が形成されておらず、トレンチ１６の側面と半導体基板１０の一面１０ａとの成す角度が略垂直とされている。

【0029】

このため、未接続開口部１６０ｂは、接続開口部１６０ａより曲率半径が小さくされている。言い換えると、未接続開口部１６０ｂは、接続開口部１６０ａよりも開口幅が狭くされている。そして、半導体基板１０の一面１０ａでは、配列方向に沿って隣合うトレンチ１６の間の長さにおいて、接続開口部１６０ａの間に位置する部分の長さＬ１が、未接続開口部１６０ｂの間に位置する部分の長さＬ２より短くされている。以下では、配列方向に沿って隣合うトレンチ１６を単に隣合うトレンチ１６ともいう。

【0030】

また、本実施形態では、丸め部１６１は、隣合うトレンチ１６の間の長さをＬとすると、丸め部１６１の曲率半径がＬ／２未満となるように形成されている。つまり、丸め部１６１は、少なくとも長さＬ１が０とならないように形成されている。言い換えると、丸め部１６１は、隣合うトレンチ１６の間に尖った部分が構成されないように形成されている。

【0031】

半導体基板１０の一面１０ａ上には、ソース領域１４、コンタクト領域１５、ゲート電極１８、接続配線１８０等を覆うように層間絶縁膜１９が形成されている。そして、図２に示されるように、層間絶縁膜１９には、コンタクトホール１７ａと連通してソース領域１４およびコンタクト領域１５を露出させるコンタクトホール１９ａが形成されている。また、層間絶縁膜１９には、図４に示されるように、接続配線１８０を露出させるコンタクトホール１９ｂが形成されている。なお、本実施形態では、トレンチ１６の長手方向における端部側では、ソース領域１４およびコンタクト領域１５を露出させるためのコンタクトホール１９ａは形成されていない。

【0032】

層間絶縁膜１９上には、図２に示されるように、コンタクトホール１７ａ、１９ａを通じてソース領域１４およびコンタクト領域１５と電気的に接続される上部電極２０が形成されている。本実施形態では、上部電極２０は、例えば、Ｎｉ／Ａｌ等の複数の金属にて構成されている。そして、複数の金属のうちのｎ型ＳｉＣ（すなわち、ソース領域１４）を構成する部分と接触する部分は、ｎ型ＳｉＣとオーミック接触可能な金属で構成されている。また、複数の金属のうちの少なくともｐ型ＳｉＣ（すなわち、コンタクト領域１５）と接触する部分は、ｐ型ＳｉＣとオーミック接触可能な金属で構成されている。なお、本実施形態では、上部電極２０が第１電極に相当する。

【0033】

また、層間絶縁膜１９上には、図４に示されるように、コンタクトホール１９ｂを通じて接続配線１８０と接続されるゲート配線２１が形成されている。ゲート配線２１は、上部電極２０と同じ材料で構成されていてもよいし、異なる材料で構成されていてもよい。

【0034】

なお、上記のように、層間絶縁膜１９には、トレンチ１６の長手方向における端部側にコンタクトホール１９ａが形成されていない。このため、トレンチ１６の長手方向における端部側のソース領域１４およびコンタクト領域１５は、直接的には上部電極２０とは接続されていない。

【0035】

基板１１の裏面側には、基板１１と電気的に接続された第２電極に相当する下部電極２２が形成されている。本実施形態では、このような構造により、ｎチャネルタイプの反転型であるトレンチゲート構造のＭＯＳＦＥＴが構成されている。

【0036】

以上が本実施形態における半導体装置の構成である。なお、本実施形態では、ｎ^＋型、ｎ^－型が第１導電型に相当しており、ｐ^－型、ｐ型、ｐ^＋型が第２導電型に相当している。また、上記のように、本実施形態の半導体基板１０は、基板１１、ドリフト層１２、ベース層１３、ソース領域１４、コンタクト領域１５等を含んで構成されている。

【0037】

次に、上記半導体装置における作動および効果について説明する。このような半導体装置では、ゲート電極１８に所定の閾値電圧以上のゲート電圧が印加されることにより、ベース層１３のうちのトレンチ１６と接する部分にｎ型の反転層（すなわち、チャネル領域）が形成される。そして、ソース領域１４から反転層を介して電子がドリフト層１２に供給されることにより、上部電極２０と下部電極２２との間に電流が流れる。

【0038】

この際、ゲート電極１８と接続配線１８０とが繋がる部分であって、トレンチ１６の開口部上に位置する部分にゲート電圧の電圧集中が発生し易い。このため、本実施形態では、トレンチ１６の接続開口部１６０ａに丸め部１６１を形成している。これにより、接続開口部１６０ａ上で電圧集中が発生することを抑制でき、ゲート絶縁膜１７の特性が低下することを抑制できる。

【0039】

また、本実施形態のトレンチ１６は、未接続開口部１６０ｂに丸め部１６１が形成されておらず、長さＬ２が長さＬ１よりも長くされている。このため、隣合うトレンチ１６の未接続開口部１６０ｂの間に位置する部分では、上部電極２０と、ソース領域１４およびコンタクト領域１５との接続面積を確保し易くなる。したがって、上部電極２０と、ソース領域１４およびコンタクト領域１５との間で接続不良が発生することを抑制できる。

【0040】

次に、上記半導体装置の製造方法について、図５Ａ～５Ｃ、図６Ａ～図６Ｃ、図７Ａ～図７Ｄを参照しつつ説明する。なお、図５Ａ～図５Ｃは、図２に対応する断面図であり、図６Ａ～図６Ｃは、図３に対応する断面図であり、図７Ａ～図７Ｄは、図４に対応する断面図である。

【0041】

まず、図５Ａ、図６Ａ、図７Ａに示されるように、基板１１、ドリフト層１２、ベース層１３、ソース領域１４、コンタクト領域１５等が形成された半導体基板１０を用意する。そして、半導体基板１０の一面１０ａ上に図示しないマスクを配置してドライエッチング等を行い、上記形状の複数のトレンチ１６を形成する。

【0042】

続いて、図５Ｂ、図７Ｂに示されるように、トレンチ１６のうちの接続開口部１６０ａとなる部分を露出させつつ、トレンチ１６のうちの未接続開口部１６０ｂとなる部分を被覆するマスク３０を配置する。なお、マスク３０は、耐熱性のある材料で構成され、例えば、カーボン膜等で構成される。

【0043】

次に、図６Ｂ、図７Ｃに示されるように、接続開口部１６０ａとなる部分に丸め部１６１が形成されるように丸め処理を行う。本実施形態では、水素雰囲気やアルゴン雰囲気で加熱処理を行う丸め処理を行うことによって接続開口部１６０ａとなる部分に丸め部１６１を形成する。なお、この工程では、加熱処理を行うため、トレンチ１６の側面におけるダメージも低減される。

【0044】

その後、図５Ｃ、図６Ｃ、図７Ｄに示されるように、詳細な説明は省略するが、一般的な半導体製造プロセスを行い、ゲート絶縁膜１７、ゲート電極１８、接続配線１８０、層間絶縁膜１９、上部電極２０、下部電極２２等を順に形成する。なお、ゲート電極１８および接続配線１８０を形成する際には、ポリシリコンをＣＶＤ（Chemical Vapor Depositionの略）法等でトレンチ１６内に形成してゲート電極１８を形成する。そして、半導体基板１０の一面１０ａ上に成膜されたポリシリコンをパターニングすることにより、ゲート電極１８と接続される接続配線１８０を形成する。

【0045】

以上説明した本実施形態によれば、トレンチ１６には、接続開口部１６０ａに丸め部１６１が形成されている。このため、接続開口部１６０ａ上で電圧集中が発生することを抑制でき、ゲート絶縁膜１７の特性が低下することを抑制できる。

【0046】

また、トレンチ１６には、未接続開口部１６０ｂに丸め部１６１が形成されておらず、長さＬ２が長さＬ１よりも長くされている。このため、隣合うトレンチ１６の未接続開口部１６０ｂの間に位置する部分では、上部電極２０と、ソース領域１４およびコンタクト領域１５との接続面積を確保し易くできる。したがって、上部電極２０と、ソース領域１４およびコンタクト領域１５との間で接続不良が発生することを抑制できる。

【0047】

（１）本実施形態では、接続開口部１６０ａの曲率半径がＬ／２未満とされている。このため、半導体基板１０の一面１０ａのうちの隣合うトレンチ１６の接続開口部１６０ａの間に、尖った部分が構成されることを抑制できる。したがって、隣合うトレンチ１６の接続開口部１６０ａの間に配置されるゲート絶縁膜１７の所定箇所に応力が集中することを抑制でき、ゲート絶縁膜１７が破壊されることを抑制できる。

【0048】

（第１実施形態の変形例）
上記第１実施形態の変形例について説明する。上記第１実施形態において、接続配線１８０が形成される位置は適宜変更可能である。言い換えると、上記第１実施形態において、接続開口部１６０ａとなる部分と未接続開口部１６０ｂとなる部分との位置関係は、適宜変更可能である。

【0049】

例えば、図８Ａに示されるように、接続配線１８０は、トレンチ１６の開口部のうちの長手方向における両端部および途中部が接続開口部１６０ａとなるように形成されていてもよい。また、図８Ｂに示されるように、接続配線１８０は、トレンチ１６の開口部のうちの長手方向における両端部に接続開口部１６０ａが構成されるように形成されておらず、途中部のみに接続開口部１６０ａが構成されるように形成されていてもよい。この場合、図８Ｃに示されるように、接続配線１８０は、トレンチ１６の開口部における途中部の複数個所に接続開口部１６０ａが構成されるように、複数本形成されていてもよい。さらに、図８Ｄに示されるように、接続配線１８０は、隣合うゲート電極１８同士を接続するように形成されておらず、配列方向において分断されていてもよい。そして、図８Ｅに示されるように、接続配線１８０は、トレンチ１６の開口部のうちの長手方向における両端部の一端部のみが接続開口部１６０ａとなるように形成されていてもよい。

【0050】

（他の実施形態）
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

【0051】

例えば、上記第１実施形態では、第１導電型をｎ型、第２導電型をｐ型としたｎチャネルタイプであるトレンチゲート構造のＭＯＳＦＥＴが形成された半導体装置を説明した。しかしながら、半導体装置は、例えば、ｎチャネルタイプに対して各構成要素の導電型を反転させたｐチャネルタイプであるトレンチゲート構造のＭＯＳＦＥＴが形成されて構成されていてもよい。さらに、半導体装置は、ＭＯＳＦＥＴ以外に、同様の構造のＩＧＢＴが形成された構成とされていてもよい。ＩＧＢＴの場合、上記第１実施形態におけるｎ^＋型の基板１１をＰ^＋型のコレクタ層に変更する以外は、上記第１実施形態で説明した縦型ＭＯＳＦＥＴと同様である。さらに、半導体装置は、ＭＯＳＦＥＴに加え、ダイオード等の他の半導体素子も形成されて構成されていてもよい。

【0052】

また、上記第１実施形態では、半導体基板１０がＳｉＣで構成される半導体装置を例に挙げて説明したが、半導体基板１０は、シリコン基板や化合物基板等で構成されていてもよい。また、半導体基板１０をシリコン基板等で構成する場合には、半導体基板１０を用意した後、ドレイン領域となる部分をイオン注入等によって形成してもよい。

【0053】

さらに、上記第１実施形態では、接続開口部１６０ａに丸め部１６１が形成され、未接続開口部１６０ｂに丸め部１６１が形成されていない例について説明した。しかしながら、例えば、未接続開口部１６０ｂのうちの接続開口部１６０ａ側の部分に丸め部１６１が形成されていてもよい。すなわち、未接続開口部１６０ｂは、曲率半径が、接続開口部１６０ａの曲率半径よりも小さくなる部分を有するように形成されていればよい。これによれば、未接続開口部１６０ｂにおける曲率半径が小さくなる部分では、丸め部１６１が形成されていないため、上部電極２０の接続不良が発生することを抑制できる。

【0054】

また、上記第１実施形態では、トレンチ１６の長手方向における端部側では上部電極２０がソース領域１４等と接続されない例を説明した。しかしながら、上部電極２０は、トレンチ１６の長手方向における端部側においても、ソース領域１４等と接続されるように配置されていてもよい。

【0055】

さらに、上記第１実施形態において、丸め部１６１を形成する丸め処理は、トレンチ１６を形成してマスク３０を配置した後、等方性である、ＣＤＥ（すなわち、ケミカルドライエッチング）法やドライエッチング法等で行うようにしてもよい。このような方法で丸め処理を行った場合には、特に半導体基板１０がシリコン基板である場合、加熱処理を行う場合と比較して、ソース領域１４やコンタクト領域１５を構成する不純物が不要に拡散することを抑制できる。

【符号の説明】

【0056】

１１ 基板（高濃度層）
１２ ドリフト層
１３ ベース層
１４ ソース領域（不純物領域）
１６ トレンチ
１７ ゲート絶縁膜
１８ ゲート電極
２０ 上部電極（第１電極）
２２ 下部電極（第２電極）
１６０ａ 接続開口部
１６０ｂ 未接続開口部
１６１ 丸め部
１８０ 接続配線

【図1】

【図2】

【図3】

【図4】

【図5A】

【図5B】

【図5C】

【図6A】

【図6B】

【図6C】

【図7A】

【図7B】

【図7C】

【図7D】

【図8A】

【図8B】

【図8C】

【図8D】

【図8E】