特許 7686989 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-05-26

(45)【発行日】2025-06-03

(54)【発明の名称】炭化珪素半導体装置および炭化珪素半導体装置の製造方法

(51)【国際特許分類】

   H10D 30/01 20250101AFI20250527BHJP

   H10D 30/66 20250101ALI20250527BHJP

   H10D 62/10 20250101ALI20250527BHJP

【ＦＩ】

H10D30/01 301H

H10D30/66 101T

H10D30/66 101L

H10D30/66 101M

H10D30/66 201A

H10D30/66 101J

H10D62/10 101D

H10D62/10 101V

【請求項の数】 5

(21)【出願番号】P 2021019083

(22)【出願日】2021-02-09

(65)【公開番号】P2022122034

(43)【公開日】2022-08-22

【審査請求日】2024-01-15

(73)【特許権者】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】100104190

【弁理士】

【氏名又は名称】酒井 昭徳

(72)【発明者】

【氏名】林 真吾

【審査官】恩田 和彦

(56)【参考文献】

【文献】特開２０２０－１５０１８０（ＪＰ，Ａ）

【文献】特開２０１７－０９２３６７（ＪＰ，Ａ）

【文献】特開２０１９－１１５２２０（ＪＰ，Ａ）

【文献】国際公開第２０１７／０９４７６４（ＷＯ，Ａ１）

【文献】特開２０１９－１０２４９３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ１０Ｄ ３０／０１

Ｈ１０Ｄ ３０／６６

Ｈ１０Ｄ ６２／１０

(57)【特許請求の範囲】

【請求項1】

第１導電型の炭化珪素半導体基板と、
前記炭化珪素半導体基板のおもて面に設けられた、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第１半導体層と、
前記第１半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に設けられた、前記第１半導体層より高不純物濃度の第１導電型の第２半導体層と、
前記第２半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に設けられた、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第３半導体層と、
前記第３半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に設けられた第２導電型の第４半導体層と、
前記第４半導体層の、前記炭化珪素半導体基板側に対して反対側の表面層に選択的に設けられた第１導電型の第１半導体領域と、
前記第１半導体領域と前記第３半導体層とに挟まれた前記第４半導体層の表面上の少なくとも一部にゲート絶縁膜を介して設けられたゲート電極と、
前記第４半導体層および前記第１半導体領域の表面に設けられた第１電極と、
前記炭化珪素半導体基板の裏面に設けられた第２電極と、
を備え、
前記炭化珪素半導体基板、前記第１半導体層、前記第２半導体層および前記第３半導体層にプロトン又はヘリウムによる点欠陥が導入され、
前記第１電極から前記第２電極に電流を流した時、波長３９０ｎｍ付近のピーク発光強度は、波長５００ｎｍ付近のピーク発光強度より低くなっていることを特徴とする炭化珪素半導体装置。

【請求項2】

波長３９０ｎｍ付近のピーク発光強度は、波長５００ｎｍ付近のピーク発光強度の１／２０以下であることを特徴とする請求項１に記載の炭化珪素半導体装置。

【請求項3】

波長５００ｎｍ付近のピーク発光強度は２０００発光カウント以下であることを特徴とする請求項１に記載の炭化珪素半導体装置。

【請求項4】

第１導電型の炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第１半導体層を形成する第１工程と、
前記第１半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に、前記第１半導体層より高不純物濃度の第１導電型の第２半導体層を形成する第２工程と、
前記第２半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第３半導体層を形成する第３工程と、
前記第３半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に第２導電型の第４半導体層を形成する第４工程と、
前記第４半導体層の、前記炭化珪素半導体基板側に対して反対側の表面層に選択的に第１導電型の第１半導体領域を形成する第５工程と、
前記第１半導体領域と前記第３半導体層とに挟まれた前記第４半導体層の表面上の少なくとも一部にゲート絶縁膜を介してゲート電極を形成する第６工程と、
前記炭化珪素半導体基板の裏面からプロトン又はヘリウムの粒子線を照射して、前記炭化珪素半導体基板、前記第１半導体層、前記第２半導体層および前記第３半導体層にプロトン又はヘリウムによる点欠陥を導入する第７工程と、
前記第４半導体層および前記第１半導体領域の表面に第１電極を形成する第８工程と、
前記炭化珪素半導体基板の裏面に第２電極を形成する第９工程と、
を含むことを特徴とする炭化珪素半導体装置の製造方法。

【請求項5】

前記粒子線の粒子は、プロトンであり、
前記第７工程において、前記プロトンの照射量は、５×１０¹¹／ｃｍ²以上であることを特徴とする請求項４に記載の炭化珪素半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。

【背景技術】

【0002】

炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に代わる次世代の半導体材料として期待されている。炭化珪素を半導体材料に用いた半導体素子（以下、炭化珪素半導体装置とする）は、シリコンを半導体材料に用いた従来の半導体素子と比較して、オン状態における素子の抵抗を数百分の１に低減可能であることや、より高温（２００℃以上）の環境下で使用可能なこと等、様々な利点がある。これは、炭化珪素のバンドギャップがシリコンに対して３倍程度大きく、シリコンよりも絶縁破壊電界強度が１桁近く大きいという材料自体の特長による。

【0003】

炭化珪素半導体装置としては、現在までに、ショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、プレーナゲート構造やトレンチゲート構造の縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）が製品化されている。

【0004】

プレーナゲート構造は、半導体基板のおもて面上に平板状にＭＯＳゲートを設けたＭＯＳゲート構造である。トレンチゲート構造は、半導体基板（半導体チップ）のおもて面に形成したトレンチ内にＭＯＳゲートを埋め込んだＭＯＳゲート構造であり、トレンチの側壁に沿って半導体基板のおもて面と直交する方向にチャネル（反転層）が形成される。このため、半導体基板のおもて面に沿ってチャネルが形成されるプレーナゲート構造と比べて、単位面積当たりの単位セル（素子の構成単位）密度を増やすことができ、単位面積当たりの電流密度を増やすことができるため、コスト面で有利である。

【0005】

図１２は、従来の炭化珪素半導体装置のトレンチゲート構造を示す断面図である。従来の炭化珪素半導体装置の構造について、トレンチ型ＭＯＳＦＥＴ１７０を例に説明する。トレンチゲート構造は、ｎ⁺型炭化珪素基板１０１のおもて面にｎ^-型炭化珪素エピタキシャル層１０２が堆積される。ｎ^-型炭化珪素エピタキシャル層のｎ⁺型炭化珪素基板側に対して反対側の表面側は、ｎ型高濃度領域１０５が設けられている。ｎ型高濃度領域１０５の表面のトレンチ１１６間に第１ｐ⁺型ベース領域１０３が選択的に設けられている。ｎ型高濃度領域１０５内には、トレンチ１１６の底面全体を覆うように第２ｐ⁺型ベース領域１０４が選択的に設けられている。

【0006】

トレンチゲート構造のＭＯＳゲートは、ｐ型ベース層１０６、ｎ⁺型ソース領域１０７、ｐ⁺型コンタクト領域１０８、トレンチ１１６、ゲート絶縁膜１０９およびゲート電極１１０で構成される。なお、ｐ⁺型コンタクト領域１０８は設けられなくてもよい。

【0007】

また、ゲート電極１１０上に層間絶縁膜１１１が設けられ、層間絶縁膜１１１の開口部に、ｎ⁺型ソース領域１０７およびｐ⁺型コンタクト領域１０８と接するソース電極１１２が設けられる。層間絶縁膜１１１とソース電極１１２との間にバリアメタル１１４が設けられていてもよい。ｎ⁺型炭化珪素基板１０１の裏面にドレイン電極となる裏面電極１１３が設けられる。

【0008】

このような構造の縦型ＭＯＳＦＥＴは、ソース－ドレイン間にｐ型ベース層１０６とｎ^-型炭化珪素エピタキシャル層１０２とで形成される寄生ｐｎダイオードを内蔵する。この寄生ｐｎダイオードは、ソース電極１１２に高電位を印加することで動作させることができ、ｐ⁺型コンタクト領域１０８からｐ型ベース層１０６とｎ^-型炭化珪素エピタキシャル層１０２とを経由してｎ⁺型炭化珪素基板１０１への方向に電流が流れる。このように、ＭＯＳＦＥＴではＩＧＢＴと異なり、寄生ｐｎダイオードを内蔵しているため、インバータに用いる還流ダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）を省略することができ、低コスト化および小型化に貢献する。これ以降、ＭＯＳＦＥＴの寄生ｐｎダイオードをボディダイオードと称する。

【0009】

ここで、ｐ⁺型コンタクト領域１０８は少数キャリアであるホール（正孔）が存在し、ｎ⁺型炭化珪素基板１０１とｎ^-型炭化珪素エピタキシャル層１０２には電子が存在する。このため、ボディダイオードに電流が流れると、ｐ⁺型コンタクト領域１０８からホールが注入され、ｎ^-型炭化珪素エピタキシャル層１０２またはｎ⁺型炭化珪素基板１０１中で電子およびホールの再結合が発生する。このとき、ｎ⁺型炭化珪素基板１０１の結晶に欠陥があると、発生するバンドギャップ相当の再結合エネルギー（３ｅＶ）により、ｎ⁺型炭化珪素基板１０１に存在する結晶欠陥の一種である基底面転位（ＢＰＤ：Ｂａｓａｌ Ｐｌａｎｅ Ｄｉｓｌｏｃａｔｉｏｎ）が移動し、２つの基底面転位に挟まれるシングルショックレー型積層欠陥（１ＳＳＦ：Ｓｈｏｃｋｌｅｙ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔｓ）が拡張する。

【0010】

積層欠陥が拡張すると、積層欠陥は電流を流しにくいため、ＭＯＳＦＥＴのオン抵抗およびボディダイオードの順方向電圧が上昇する。このような動作が継続すると積層欠陥は累積的に拡張するため、インバータ回路に発生する損失は経時的に増加し、発熱量も大きくなるため、装置故障の原因となる。

【0011】

このため、図１２のように、ｎ^-型炭化珪素エピタキシャル層１０２とｎ⁺型炭化珪素基板１０１との間にｎ型境界層１２０および高濃度ｎ⁺型バッファ層１２１を設けている。例えば窒素（Ｎ）が高濃度でドーピングされた高濃度ｎ⁺型バッファ層１２１のような高ドーピング層を形成することで、ライフタイムキラーを導入し、ｎ^-型炭化珪素エピタキシャル層１０２からのホールの再結合を促し、ｎ⁺型炭化珪素基板１０１に到達するホール濃度を制御して、積層欠陥の発生およびその面積拡大を抑制している。また、ｎ型境界層１２０は、ｎ⁺型炭化珪素基板１０１よりも低い不純物濃度で、例えば窒素がドーピングされている。ｎ型境界層１２０は、ｎ⁺型炭化珪素基板１０１の結晶欠陥がｎ^-型炭化珪素エピタキシャル層１０２に伝わらないようにするために設けられている。

【0012】

また、単結晶構造を有する炭化珪素から作られた基板が、フォトルミネッセンス測定において波長３９０ｎｍ付近のピーク強度に対する波長５００ｎｍ付近のピーク強度の比が０．１以下となる物性を有することにより、低いオン抵抗を有する半導体装置が得られることが公知である（下記、特許文献１参照）。

【0013】

また、半導体基板側の表面から３μｍ以上の領域に、１×１０¹³／ｃｍ³以上１×１０¹⁵／ｃｍ³以下の濃度のプロトンを注入することで、低コストで安定して積層欠陥の拡張を抑制することができる炭化珪素半導体装置が公知である（下記、特許文献２参照）。

【先行技術文献】

【特許文献】

【0014】

【文献】特許第６２１８７７３号公報

【文献】特開２０１９－１０２４９３号公報

【発明の概要】

【発明が解決しようとする課題】

【0015】

炭化珪素半導体装置は、ボディダイオードに通電した際に電子と正孔が再結合して発光する。この際、波長が３９０ｎｍ付近のバンド端発光とイオン注入による不純物の準位に起因する波長が５００ｎｍ付近の発光が生じる。炭化珪素半導体装置の定格に近い高温大電流の条件では、波長３９０ｎｍ付近のバンド端発光の強度が強くなる。この発光により、電荷が励起されて、ゲート絶縁膜１０９を構成する酸化膜にトラップされる。これにより、酸化膜中の電荷により閾値電圧（Ｖｔｈ）が変動して、デバイス特性が悪化するという課題がある。例えば、動作中に、オン抵抗が増加して損失が発生する場合がある。

【0016】

この発明は、上述した従来技術による課題を解消するため、酸化膜中への電荷のトラップを減少させることで、Ｖｔｈの変動を抑え、デバイス特性を安定させることができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0017】

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。第１導電型の炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第１半導体層が設けられる。前記第１半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に前記第１半導体層より高不純物濃度の第１導電型の第２半導体層が設けられる。前記第２半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第３半導体層が設けられる。前記第３半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に第２導電型の第４半導体層が設けられる。前記第４半導体層の、前記炭化珪素半導体基板側に対して反対側の表面層に選択的に第１導電型の第１半導体領域が設けられる。前記第１半導体領域と前記第３半導体層とに挟まれた前記第４半導体層の表面上の少なくとも一部にゲート絶縁膜を介してゲート電極が設けられる。前記第４半導体層および前記第１半導体領域の表面に第１電極が設けられる。前記炭化珪素半導体基板の裏面に第２電極が設けられる。前記炭化珪素半導体基板、前記第１半導体層、前記第２半導体層および前記第３半導体層にプロトン又はヘリウムによる点欠陥が導入される。前記第１電極から前記第２電極に電流を流した時、波長３９０ｎｍ付近のピーク発光強度は、波長５００ｎｍ付近のピーク発光強度より低くなっている。

【0018】

また、この発明にかかる炭化珪素半導体装置は、上述した発明において、波長３９０ｎｍ付近のピーク発光強度は、波長５００ｎｍ付近のピーク発光強度の１／２０以下であることを特徴とする。

【0019】

また、この発明にかかる炭化珪素半導体装置は、上述した発明において、波長５００ｎｍ付近のピーク発光強度は２０００発光カウント以下であることを特徴とする。

【0020】

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、第１導電型の炭化珪素半導体基板のおもて面に、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第１半導体層を形成する第１工程を行う。次に、前記第１半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に、前記第１半導体層より高不純物濃度の第１導電型の第２半導体層を形成する第２工程を行う。次に、前記第２半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に、前記炭化珪素半導体基板より低不純物濃度の第１導電型の第３半導体層を形成する第３工程を行う。次に、前記第３半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に第２導電型の第４半導体層を形成する第４工程を行う。次に、前記第４半導体層の、前記炭化珪素半導体基板側に対して反対側の表面層に選択的に第１導電型の第１半導体領域を形成する第５工程を行う。次に、前記第１半導体領域と前記第３半導体層とに挟まれた前記第４半導体層の表面上の少なくとも一部にゲート絶縁膜を介してゲート電極を形成する第６工程を行う。次に、前記炭化珪素半導体基板の裏面からプロトン又はヘリウムの粒子線を照射して、前記炭化珪素半導体基板、前記第１半導体層、前記第２半導体層および前記第３半導体層にプロトン又はヘリウムによる点欠陥を導入する第７工程を行う。次に、前記第４半導体層および前記第１半導体領域の表面に第１電極を形成する第８工程を行う。次に、前記炭化珪素半導体基板の裏面に第２電極を形成する第９工程を行う。

【0021】

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記粒子線の粒子は、プロトンであり、前記第７工程において、前記プロトンの照射量は、５×１０¹¹／ｃｍ²以上であることを特徴とする。

【0022】

上述した発明によれば、基板からドリフト層の範囲まで、点欠陥が導入されている。これにより、ボディダイオード通電時、波長３９０ｎｍ付近のピーク発光強度は、波長５００ｎｍ付近のピーク発光強度より低くなっている。このため、ＳｉＯ₂酸化膜に電荷がトラップされることを抑えることができ、Ｖｔｈの変動が抑えられ、デバイス特性が安定する。また、炭化珪素基板の裏面側から粒子線照射を行い、点欠陥を形成している。これにより、ゲート電極への粒子線照射による影響を少なくすることができる。

【発明の効果】

【0023】

本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、酸化膜中への電荷のトラップを減少させることで、Ｖｔｈの変動を抑え、デバイス特性を安定させることができるという効果を奏する。

【図面の簡単な説明】

【0024】

【図1】実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。

【図2】プロトン照射後のボディダイオードの発光強度を示すグラフである（その１）。

【図3】プロトン照射後のボディダイオードの発光強度を示すグラフである（その２）。

【図4】酸化膜と４Ｈ－ＳｉＣとバンドオフセットを示す図である。

【図5】ΔＶｔｈの電流依存性を示すグラフである。

【図6】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その１）。

【図7】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その２）。

【図8】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その３）。

【図9】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その４）。

【図10】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その５）。

【図11】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その６）。

【図12】従来の炭化珪素半導体装置のトレンチゲートの構造を示す断面図である。

【発明を実施するための形態】

【0025】

以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数の表記において、“－”はその直後の指数につくバーを意味しており、指数の前に“－”を付けることで負の指数をあらわしている。そして、同じまたは同等との記載は製造におけるばらつきを考慮して５％以内まで含むとするのがよい。

【0026】

（実施の形態）
本発明にかかる半導体装置は、ワイドバンドギャップ半導体を用いて構成される。実施の形態においては、ワイドバンドギャップ半導体として例えば炭化珪素（ＳｉＣ）を用いて作製（製造）された炭化珪素半導体装置について、トレンチ型ＭＯＳＦＥＴ７０を例に説明する。図１は、実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。図１では、トレンチ型ＭＯＳＦＥＴ７０の主電流が流れる活性領域のみを示している。

【0027】

図１に示すように、実施の形態にかかる炭化珪素半導体装置は、ｎ⁺型炭化珪素基板（第１導電型の炭化珪素半導体基板）１の第１主面（おもて面）、例えば（０００１）面（Ｓｉ面）に、ｎ型境界層（第１導電型の第１半導体層）２０と、高濃度ｎ⁺型バッファ層（第１導電型の第２半導体層）２１と、ｎ^-型炭化珪素エピタキシャル層（第１導電型の第３半導体層）２、ｐ型ベース層（第２導電型の第４半導体層）６と、を順に積層してなる炭化珪素半導体基体１８を用いて構成される。

【0028】

ｎ^-型炭化珪素エピタキシャル層２の、ｎ⁺型炭化珪素基板１側に対して反対側の表面には、ｎ型高濃度領域５が設けられていてもよい。ｎ型高濃度領域５は、ｎ⁺型炭化珪素基板１よりも低くｎ^-型炭化珪素エピタキシャル層２よりも高い不純物濃度の高濃度ｎ型ドリフト層である。

【0029】

ｎ型境界層２０は、ｎ⁺型炭化珪素基板１よりも低い不純物濃度で、例えば窒素（Ｎ）がドーピングされている。ｎ型境界層２０は、積層欠陥の拡張の起点を固定して、ｎ⁺型炭化珪素基板１の結晶欠陥がｎ^-型炭化珪素エピタキシャル層２に伝わらないようにするために設けられている。高濃度ｎ⁺型バッファ層２１は、例えば窒素が高濃度でドーピングされた高ドーピング層である。

【0030】

実施の形態のトレンチ型ＭＯＳＦＥＴ７０では、裏面からプロトン（ｐ）やヘリウム（Ｈｅ）等の粒子線を照射することにより、基板（ｎ⁺型炭化珪素基板１）からドリフト層（ｎ^-型炭化珪素エピタキシャル層２）の範囲まで、点欠陥２２が導入されている。この点欠陥２２が再結合中心となり、波長５００ｎｍ付近の発光の割合が増加して、ボディダイオード通電時（ソース電極１２から裏面電極１３に電流を流す時）の発光が長波長側にシフトする。これにより、実施の形態のトレンチ型ＭＯＳＦＥＴ７０では、ボディダイオード通電時、波長３９０ｎｍ付近のピーク発光強度は、波長５００ｎｍ付近のピーク発光強度より低くなっている。例えば、１００℃の条件でボディダイオードに通電を行った際に、波長３９０ｎｍ付近のピーク発光強度は、波長５００ｎｍ付近のピーク発光強度の１／２０であることが好ましく、１／１００であることがより好ましい。このように高エネルギーの波長３９０ｎｍ付近の発光を抑えることで、ＳｉＯ₂酸化膜に電荷がトラップされることを抑えることができ、Ｖｔｈの変動が抑えられ、デバイス特性が安定する。

【0031】

図２および図３は、プロトン照射後のボディダイオードの発光強度を示すグラフである。図２および図３は、プロトンの照射量を１×１０¹⁰／ｃｍ²、１×１０¹¹／ｃｍ²、５×１０¹¹／ｃｍ²、１×１０¹²／ｃｍ²、５×１０¹²／ｃｍ²にして、点欠陥２２を導入したボディダイオードに電流密度３００Ａ／ｃｍ²の電流を流し、温度１００℃で測定した結果である。図２において、横軸は、ボディダイオードから発光された光の波長を示し、単位はｎｍである。縦軸はボディダイオードから発光された発光カウント光の強度を示し、単位は発光カウントである。図３において、横軸は、プロトンの照射量を示し、単位は／ｃｍ²である。縦軸はボディダイオードから発光された光の強度を示し、単位は発光カウントである。

【0032】

図２および図３に示すように、プロトンの照射量が多く、点欠陥２２の濃度が高くなるにつれて、波長３９０ｎｍ付近の発光割合が減少して、波長５００ｎｍ付近の発光割合が増加している。この図２および図３の結果から、プロトンの照射量は、波長３９０ｎｍ付近の発光がほぼ０になる５×１０¹¹／ｃｍ²以上であることが好ましい。ここで点欠陥２２がプロトン照射による場合を示したが、点欠陥２２がヘリウム照射による場合も同様である。

【0033】

図４は、酸化膜と４Ｈ－ＳｉＣとバンドオフセットを示す図である。ここでは、トレンチの側面がｍ面である場合を示すが、他の面でも同様である。図４に示すように、４Ｈ－ＳｉＣ（四層周期六方晶の炭化珪素）とゲート絶縁膜９を構成するＳｉＯ₂酸化膜とのバンドオフセットは、約２．４９ｅＶ（４９８ｎｍ）である。このため、高エネルギーの波長３９０ｎｍ付近の発光では、ＳｉＯ₂酸化膜に電荷がトラップされやすいが、低エネルギーの波長５００ｎｍ付近の発光では、ＳｉＯ₂酸化膜に電荷がトラップされにくい。

【0034】

図５は、ΔＶｔｈの電流依存性を示すグラフである。図５では、ボディダイオードに２０Ａおよび４８Ａの電流を流し、温度１３０℃でのＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）駆動試験の測定結果である。図５において、横軸は試験時間を示し、単位はｈである。横軸は閾値電圧の変動（ΔＶｔｈ）を示し、単位はＶである。

【0035】

図５に示すように、電流を減少させるほど閾値電圧の変動が減少している。また、ボディダイオードの発光強度には電流依存性があり、電流を減少させるとボディダイオードの発光強度は減少する。これはボディダイオードの発光強度が減少することで閾値電圧の変動を抑えられることを示唆する結果である。点欠陥２２を導入した場合は欠陥準位での再結合が起きることで３９０ｎｍの波長のボディダイオードの発光強度を減少させることが可能であることから、閾値電圧の変動を減少させることができる。

【0036】

ｎ⁺型炭化珪素基板１の第２主面（裏面、すなわち炭化珪素半導体基体１８の裏面）には、ドレイン電極となる裏面電極１３が設けられている。裏面電極１３の表面には、ドレイン電極パッド（不図示）が設けられている。

【0037】

炭化珪素半導体基体１８の第１主面側（ｐ型ベース層６側）には、トレンチ構造が形成されている。具体的には、トレンチ１６は、ｐ型ベース層６のｎ⁺型炭化珪素基板１側に対して反対側（炭化珪素半導体基体１８の第１主面側）の表面からｐ型ベース層６を貫通してｎ型高濃度領域５（ｎ型高濃度領域５を設けない場合にはｎ^-型炭化珪素エピタキシャル層２、以下単に（２）と記載する）に達する。トレンチ１６の内壁に沿って、トレンチ１６の底部および側壁にゲート絶縁膜９が形成されており、トレンチ１６内のゲート絶縁膜９の内側にゲート電極１０が形成されている。ゲート絶縁膜９によりゲート電極１０が、ｎ型高濃度領域５（２）およびｐ型ベース層６と絶縁されている。ゲート電極１０の一部は、トレンチ１６の上方（後述するソース電極１２が設けられている側）からソース電極１２側に突出していてもよい。

【0038】

ｎ型高濃度領域５（２）のｎ⁺型炭化珪素基板１側に対して反対側（炭化珪素半導体基体１８の第１主面側）の表面層には、トレンチ１６の間に、第１ｐ⁺型ベース領域３が設けられている。また、ｎ型高濃度領域５（２）内に、トレンチ１６の底部と接する第２ｐ⁺型ベース領域４が設けられている。第２ｐ⁺型ベース領域４は、トレンチ１６の底部と深さ方向（ソース電極１２からドレイン電極１３への方向）に対向する位置に設けられる。第２ｐ⁺型ベース領域４の幅は、トレンチ１６の幅と同じかそれよりも広い。トレンチ１６の底部は、第２ｐ⁺型ベース領域４に達してもよいし、ｐ型ベース層６と第２ｐ⁺型ベース領域４に挟まれたｎ型高濃度領域５（２）内に位置していてもよい。

【0039】

ｐ型ベース層６の内部には、炭化珪素半導体基体１８の第１主面側にｎ⁺型ソース領域（第１導電型の第１半導体領域）７が選択的に設けられている。また、ｐ⁺型コンタクト領域８が選択的に設けられていてもよい。また、ｎ⁺型ソース領域７およびｐ⁺型コンタクト領域８は互いに接する。

【0040】

層間絶縁膜１１は、炭化珪素半導体基体１８の第１主面側の全面に、トレンチ１６に埋め込まれたゲート電極１０を覆うように設けられている。ソース電極１２は、層間絶縁膜１１に開口されたコンタクトホールを介して、ｎ⁺型ソース領域７およびｐ型ベース層６に接する。また、ｐ⁺型コンタクト領域８が設けられる場合、ソース電極１２は、ｎ⁺型ソース領域７、ｐ型ベース層６およびｐ⁺型コンタクト領域８に接する。ソース電極１２は、層間絶縁膜１１によって、ゲート電極１０と電気的に絶縁されている。ソース電極１２上には、ソース電極パッド（不図示）が設けられている。ソース電極１２と層間絶縁膜１１との間に、例えばソース電極１２からゲート電極１０側への金属原子の拡散を防止するバリアメタル１４が設けられていてもよい。

【0041】

（実施の形態にかかる炭化珪素半導体装置の製造方法）
次に、実施の形態にかかる炭化珪素半導体装置の製造方法について説明する。図６～図１１は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。

【0042】

まず、ｎ型の炭化珪素でできたｎ⁺型炭化珪素基板１を用意する。ｎ⁺型炭化珪素基板１は、例えば、５．０×１０¹⁸／ｃｍ³程度である。そして、このｎ⁺型炭化珪素基板１の第１主面上に、ｎ型の不純物、例えば窒素原子（Ｎ）をドーピングしながら炭化珪素でできたｎ型境界層２０を、例えば５μｍ程度の厚さまでエピタキシャル成長させる。

【0043】

次に、ｎ型境界層２０の表面上に、ｎ型の不純物、例えば窒素原子（Ｎ）をドーピングしながら炭化珪素でできた高濃度ｎ⁺型バッファ層２１を、例えば１μｍ以上５μｍ以下の厚さまでエピタキシャル成長させる。

【0044】

次に、高濃度ｎ⁺型バッファ層２１の表面上に、ｎ型の不純物、例えば窒素原子（Ｎ）をドーピングしながら下部ｎ^-型炭化珪素エピタキシャル層２ａを、例えば３０μｍ程度の厚さまでエピタキシャル成長させる。ここまでの状態が図６に記載される。

【0045】

次に、下部ｎ^-型炭化珪素エピタキシャル層２ａの表面上に、フォトリソグラフィ技術によって所定の開口部を有するイオン注入用マスクを例えば酸化膜で形成する。そして、アルミニウム等のｐ型の不純物を、酸化膜の開口部に注入し、深さ０．５μｍ程度の下部第１ｐ⁺型ベース領域３ａおよび第２ｐ⁺型ベース領域４を形成する。

【0046】

次に、イオン注入用マスクの一部を除去し、開口部に窒素等のｎ型の不純物をイオン注入し、下部ｎ^-型炭化珪素エピタキシャル層２ａの表面領域の一部に、例えば深さ０．５μｍ程度の下部ｎ型高濃度領域５ａを形成してもよい。下部ｎ型高濃度領域５ａの不純物濃度を例えば１×１０¹⁷／ｃｍ³程度に設定する。ここまでの状態が図７に記載される。

【0047】

次に、下部ｎ^-型炭化珪素エピタキシャル層２ａの表面上に、窒素等のｎ型の不純物をドーピングした上部ｎ^-型炭化珪素エピタキシャル層２ｂを、０．５μｍ程度の厚さで形成する。上部ｎ^-型炭化珪素エピタキシャル層２ｂの不純物濃度が３×１０¹⁵／ｃｍ³程度となるように設定する。以降、下部ｎ^-型炭化珪素エピタキシャル層２ａと上部ｎ^-型炭化珪素エピタキシャル層２ｂを合わせてｎ^-型炭化珪素エピタキシャル層２となる。

【0048】

次に、上部ｎ^-型炭化珪素エピタキシャル層２ｂの表面上に、フォトリソグラフィによって所定の開口部を有するイオン注入用マスクを例えば酸化膜で形成する。そして、アルミニウム等のｐ型の不純物を、酸化膜の開口部に注入し、深さ０．５μｍ程度の上部第１ｐ⁺型ベース領域３ｂを、下部第１ｐ⁺型ベース領域３ａに重なるように形成する。下部第１ｐ⁺型ベース領域３ａと上部第１ｐ⁺型ベース領域３ｂは連続した領域を形成し、第１ｐ⁺型ベース領域３となる。上部第１ｐ⁺型ベース領域３ｂの不純物濃度を例えば５×１０¹⁸／ｃｍ³程度となるように設定する。

【0049】

次に、イオン注入用マスクの一部を除去し、開口部に窒素等のｎ型の不純物をイオン注入し、ｎ^-型炭化珪素エピタキシャル層２の表面領域の一部に、例えば深さ０．５μｍ程度の上部ｎ型高濃度領域５ｂを形成してもよい。上部ｎ型高濃度領域５ｂの不純物濃度を例えば１×１０¹⁷／ｃｍ³程度に設定する。この上部ｎ型高濃度領域５ｂと下部ｎ型高濃度領域５ａは少なくとも一部が接するように形成され、ｎ型高濃度領域５を形成する。ただし、このｎ型高濃度領域５が基板全面に形成される場合と、活性領域だけに形成して活性領域の外周の耐圧構造領域に形成されない場合がある。ここまでの状態が図８に記載される。

【0050】

次に、ｎ^-型炭化珪素エピタキシャル層２の表面上に、エピタキシャル成長によりｐ型ベース層６を１．１μｍ程度の厚さで形成する。ｐ型ベース層６の不純物濃度は３．５×１０¹⁶／ｃｍ³程度に設定する。ｐ型ベース層６をエピタキシャル成長により形成した後、ｐ型ベース層６にさらにアルミニウム等のｐ型の不純物を、イオン注入してもよい。

【0051】

次に、炭化珪素半導体基体１８の第１主面層（ｐ型ベース層６の表面層）に、ＭＯＳゲートを構成する所定領域を形成する。具体的には、ｐ型ベース層６の表面上に、フォトリソグラフィによって所定の開口部を有するイオン注入用マスクを例えば酸化膜で形成する。この開口部に窒素（Ｎ）、リン（Ｐ）等のｎ型の不純物をイオン注入し、ｐ型ベース層６の表面の一部にｎ⁺型ソース領域７を形成する。次に、ｎ⁺型ソース領域７の形成に用いたイオン注入用マスクを除去し、同様の方法で、所定の開口部を有するイオン注入用マスクを形成し、ｐ型ベース層６の表面の一部にホウ素等のｐ型の不純物をイオン注入し、ｐ⁺型コンタクト領域８を形成してもよい。ｐ⁺型コンタクト領域８の不純物濃度は、ｐ型ベース層６の不純物濃度より高くなるように設定する。

【0052】

次に、イオン注入で形成した全領域を活性化するための熱処理（活性化アニール）を行う。例えば、１７００℃程度の不活性ガス雰囲気で熱処理（アニール）を行い、第１ｐ⁺型ベース領域３、第２ｐ⁺型ベース領域４、ｎ⁺型ソース領域７、およびｐ⁺型コンタクト領域８の活性化処理を実施する。なお、上述したように１回の熱処理によって各イオン注入領域をまとめて活性化させてもよいし、イオン注入を行うたびに熱処理を行って活性化させてもよい。ここまでの状態が図９に記載される。

【0053】

次に、ｐ型ベース層６の表面上に、フォトリソグラフィによって所定の開口部を有するトレンチ形成用マスクを例えば酸化膜で形成する。次に、ドライエッチングによってｐ型ベース層６を貫通し、ｎ型高濃度領域５（２）に達するトレンチ１６を形成する。トレンチ１６の底部はｎ型高濃度領域５（２）に形成された第２ｐ⁺型ベース領域４に達してもよい。次に、トレンチ形成用マスクを除去する。

【0054】

次に、ｎ⁺型ソース領域７およびｐ⁺型コンタクト領域８の表面と、トレンチ１６の底部および側壁と、に沿ってゲート絶縁膜９を形成する。このゲート絶縁膜９は、酸素雰囲気中において１０００℃程度の温度の熱酸化によって形成してもよい。また、このゲート絶縁膜９は高温酸化（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ：ＨＴＯ）等のような化学反応によって堆積する方法で形成してもよい。ここまでの状態が図１０に記載される。

【0055】

次に、ゲート絶縁膜９上に、例えばリン原子がドーピングされた多結晶シリコン層を設ける。この多結晶シリコン層はトレンチ１６内を埋めるように形成してもよい。この多結晶シリコン層をフォトリソグラフィによりパターニングし、トレンチ１６内部に残すことによって、ゲート電極１０を形成する。

【0056】

次に、ゲート絶縁膜９およびゲート電極１０を覆うように、例えばリンガラスを１μｍ程度の厚さで成膜し、層間絶縁膜１１を形成する。次に、層間絶縁膜１１を覆うように、チタン（Ｔｉ）または窒化チタン（ＴｉＮ）からなるバリアメタル１４を形成してもよい。層間絶縁膜１１およびゲート絶縁膜９をフォトリソグラフィによりパターニングしｎ⁺型ソース領域７およびｐ⁺型コンタクト領域８を露出させたコンタクトホールを形成する。その後、熱処理（リフロー）を行って層間絶縁膜１１を平坦化する。

【0057】

次に、層間絶縁膜１１を選択的に除去して炭化珪素半導体基体１８の表面に、ニッケル（Ｎｉ）かＴｉの膜を成膜する。次に、表面を保護してｎ⁺型炭化珪素基板１の裏面側にＮｉかＴｉの膜を成膜する。次に１０００℃程度の熱処理を行い炭化珪素半導体基体１８の表面側とｎ⁺型炭化珪素基板１の裏面の表面側にオーミック電極を形成する。

【0058】

次に、ｎ⁺型炭化珪素基板１の裏面側から粒子線照射２３を行う。粒子線照射２３は、プロトンを照射する。プロトンの照射量を５×１０¹¹／ｃｍ²以上で行うことが好ましい。または、プロトンの代わりにヘリウムを照射してもよい。粒子線照射２３は、基板からドリフト領域に点欠陥２２が導入されるように行う。５００℃以上の温度で、点欠陥２２は消滅するため、粒子線照射２３は、活性化アニールを行った後に行う。ここでは、粒子線照射２３は、ニッケルシリサイドを形成するアニールを行った後に行ったが、トレンチ１６形成後のアニールの後に行ってもよい。また、粒子線照射２３は、炭化珪素半導体基体１８の裏面側から行うことが好ましい。この場合、ゲート電極１０への粒子線照射２３による影響を少なくすることができる。ここまでの状態が図１１に記載される。

【0059】

次に、上記コンタクトホール内に形成したオーミック電極部分に接触するように、および層間絶縁膜１１上にソース電極１２となる導電性の膜を設け、ｎ⁺型ソース領域７およびｐ⁺型コンタクト領域８とソース電極１２とを接触させる。

【0060】

次いで、ｎ⁺型炭化珪素基板１の第２主面上に、例えばニッケル（Ｎｉ）膜でできた裏面電極１３を形成する。その後、例えば９７０℃程度の温度で熱処理を行って、ｎ⁺型炭化珪素基板１と裏面電極１３とをオーミック接合する。

【0061】

次に、例えばスパッタ法によって、炭化珪素半導体基体１８のおもて面のソース電極１２上および層間絶縁膜１１の開口部に、ソース電極パッド（不図示）となる電極パッドを堆積する。電極パッドの層間絶縁膜１１上の部分の厚さは、例えば５μｍであってもよい。電極パッドは、例えば、１％の割合でシリコンを含んだアルミニウム（Ａｌ－Ｓｉ）で形成してもよい。次に、ソース電極パッドを選択的に除去する。

【0062】

次に、裏面電極１３の表面に、ドレイン電極パッド（不図示）として例えばチタン（Ｔｉ）、ニッケル（Ｎｉ）および金（Ａｕ）をこの順に成膜する。以上のようにして、図１に示す炭化珪素半導体装置が完成する。

【0063】

以上、説明したように、実施の形態によれば、基板からドリフト層の範囲まで、点欠陥が導入されている。これにより、ボディダイオード通電時、波長３９０ｎｍ付近のピーク発光強度は、波長５００ｎｍ付近のピーク発光強度より低くなっている。このため、ＳｉＯ₂酸化膜に電荷がトラップされることを抑えることができ、Ｖｔｈの変動が抑えられ、デバイス特性が安定する。また、炭化珪素基板の裏面側から粒子線照射を行い、点欠陥を形成している。これにより、ゲート電極への粒子線照射による影響を少なくすることができる。

【0064】

以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、上述した各実施の形態では、トレンチゲート型の縦型ＭＯＳＦＥＴを例に説明したが、ＰｉＮダイオード、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等にも適用可能である。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。

【産業上の利用可能性】

【0065】

以上のように、本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法は、インバータなどの電力変換装置や種々の産業用機械などの電源装置や自動車のイグナイタなどに使用されるパワー半導体装置に有用である。

【符号の説明】

【0066】

１、１０１ ｎ⁺型炭化珪素基板
２、１０２ ｎ^-型炭化珪素エピタキシャル層
２ａ 下部ｎ^-型炭化珪素エピタキシャル層
２ｂ 上部ｎ^-型炭化珪素エピタキシャル層
３、１０３ 第１ｐ⁺型ベース領域
３ａ 下部第１ｐ⁺型ベース領域
３ｂ 上部第１ｐ⁺型ベース領域
４、１０４ 第２ｐ⁺型ベース領域
５、１０５ ｎ型高濃度領域
５ａ 下部ｎ型高濃度領域
５ｂ 上部ｎ型高濃度領域
６、１０６ ｐ型ベース層
７、１０７ ｎ⁺型ソース領域
８、１０８ ｐ⁺型コンタクト領域
９、１０９ ゲート絶縁膜
１０、１１０ ゲート電極
１１、１１１ 層間絶縁膜
１２、１１２ ソース電極
１３、１１３ 裏面電極
１４、１１４ バリアメタル
１６、１１６ トレンチ
１８ 炭化珪素半導体基体
２０、１２０ ｎ型境界層
２１、１２１ 高濃度ｎ⁺型バッファ層
２２ 点欠陥
２３ 粒子線照射
７０、１７０ トレンチ型ＭＯＳＦＥＴ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】