特許 7691444 集積ＩＩＩ族窒化物デバイスのためのモジュール構成

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-06-03

(45)【発行日】2025-06-11

(54)【発明の名称】集積ＩＩＩ族窒化物デバイスのためのモジュール構成

(51)【国際特許分類】

   H01L 25/07 20060101AFI20250604BHJP

   H01L 25/18 20230101ALI20250604BHJP

   H01L 21/768 20060101ALI20250604BHJP

   H01L 23/522 20060101ALI20250604BHJP

   H10D 30/47 20250101ALI20250604BHJP

   H10D 30/87 20250101ALI20250604BHJP

【ＦＩ】

H01L25/04 C

H01L21/90 D

H10D30/47 201

H10D30/87 E

H10D30/87 F

H10D30/87 U

【請求項の数】 27

(21)【出願番号】P 2022577253

(86)(22)【出願日】2021-05-17

(65)【公表番号】

(43)【公表日】2023-07-14

(86)【国際出願番号】 US2021032710

(87)【国際公開番号】W WO2021257222

(87)【国際公開日】2021-12-23

【審査請求日】2024-03-13

(31)【優先権主張番号】63/039,853

(32)【優先日】2020-06-16

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/308,366

(32)【優先日】2021-05-05

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】510219556

【氏名又は名称】トランスフォーム テクノロジー，インコーポレーテッド

(74)【代理人】

【識別番号】110002572

【氏名又は名称】弁理士法人平木国際特許事務所

(72)【発明者】

【氏名】ローズ，デビッド マイケル

(72)【発明者】

【氏名】ウー，イーフェン

(72)【発明者】

【氏名】イェ，スン ヘ

(72)【発明者】

【氏名】パリク，プリミット

【審査官】ゆずりは 広行

(56)【参考文献】

【文献】国際公開第２００９／１０２７３２（ＷＯ，Ａ１）

【文献】特表２０１５－５０６１０２（ＪＰ，Ａ）

【文献】特開２０２０－００４９２９（ＪＰ，Ａ）

【文献】特開２０１７－２２０６２７（ＪＰ，Ａ）

【文献】特開２０１３－１９７５９０（ＪＰ，Ａ）

【文献】特開２０１７－０８５０６２（ＪＰ，Ａ）

【文献】特開２０１６－２０８０２９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２５／０７

Ｈ１０Ｄ ３０／８７

Ｈ１０Ｄ ３０／４７

Ｈ０１Ｌ ２１／７６８

(57)【特許請求の範囲】

【請求項1】

第１金属層と第２金属層との間の絶縁層を備えるベース基板であって、前記第１金属層は、第１部分、第２部分および第３部分を含み、前記第１金属層を通って形成される溝が、前記第１金属層の前記第１部分、前記第２部分および前記第３部分を互いに電気的に絶縁する、ベース基板と、
エンハンスメントモードトランジスタおよびデプリーションモードトランジスタを備える高位側スイッチであって、前記デプリーションモードトランジスタは、導電性基板上にＩＩＩ－Ｎ材料構造を備える、高位側スイッチと、
低位側スイッチと、
を備える、電子モジュールであって、
前記デプリーションモードトランジスタのドレイン電極は、前記第１金属層の前記第１部分に電気的に接続され、
前記エンハンスメントモードトランジスタのソース電極は、前記第１金属層の前記第２部分に電気的に接続され、
前記エンハンスメントモードトランジスタのドレイン電極は、前記デプリーションモードトランジスタのソース電極に電気的に接続され、
前記デプリーションモードトランジスタのゲート電極は、前記導電性基板に電気的に接続され、
前記導電性基板は、前記第１金属層の前記第２部分に電気的に接続される、
電子モジュール。

【請求項2】

前記低位側スイッチは、第２エンハンスメントモードトランジスタおよび第２デプリーションモードトランジスタを備え、
前記第２デプリーションモードトランジスタは、第２導電性基板の上方に第２ＩＩＩ－Ｎ材料構造を備え、
前記第２デプリーションモードトランジスタのドレイン電極は、前記第１金属層の前記第２部分に電気的に接続され、
前記第２エンハンスメントモードトランジスタのソース電極は、前記第１金属層の前記第３部分に接続され、
前記第２エンハンスメントモードトランジスタのドレイン電極は、前記第２デプリーションモードトランジスタのソース電極に電気的に接続され、
前記第２デプリーションモードトランジスタのゲート電極は、前記第２導電性基板に電気的に接続され、
前記第２導電性基板は、前記第１金属層の前記第３部分に電気的に接続される、
請求項１に記載の電子モジュール。

【請求項3】

前記高位側スイッチおよび前記低位側スイッチはハーフブリッジ回路を形成する、請求項２に記載の電子モジュール。

【請求項4】

前記デプリーションモードトランジスタは、
前記高位側スイッチがオフにバイアスされている間に少なくとも６００Ｖをブロック可能であり、
前記高位側スイッチがオンにバイアスされている間に３０Ａより大きい電流を導通可能である
ように構成される、請求項２に記載の電子モジュール。

【請求項5】

さらにコンデンサを備え、
前記コンデンサの第１端子は、前記第１金属層の前記第１部分に電気的に接続され、
前記コンデンサの第２端子は、前記第１金属層の前記第３部分に電気的に接続される、請求項２に記載の電子モジュール。

【請求項6】

前記コンデンサは前記溝の上方に直交して延びる、請求項５に記載の電子モジュール。

【請求項7】

前記コンデンサは、抵抗性コンポーネントおよび容量性コンポーネントを直列に備えるハイブリッドコンデンサである、請求項５に記載の電子モジュール。

【請求項8】

前記抵抗性コンポーネントは０．１オームより大きく、前記容量性コンポーネントは０．１ｎＦより大きい、請求項７に記載の電子モジュール。

【請求項9】

前記ゲート電極、前記ソース電極、および前記ドレイン電極は、前記ＩＩＩ－Ｎ材料構造の、前記導電性基板とは反対側にあり、
前記ＩＩＩ－Ｎ材料構造は、その内部に形成されるビアホールを備え、
前記ゲート電極は、前記ビアホールを介して前記導電性基板に電気的に接続される、
請求項１に記載の電子モジュール。

【請求項10】

さらにパッケージを備え、
前記ベース基板、前記高位側スイッチ、および前記低位側スイッチは、前記パッケージに入れられる、
請求項１に記載の電子モジュール。

【請求項11】

さらにパッケージを備え、
前記ベース基板、前記高位側スイッチ、および前記低位側スイッチは、前記パッケージに入れられ、
さらに、前記パッケージに入れられたゲートドライバを備え、
前記ゲートドライバの第１端子は、前記エンハンスメントモードトランジスタのゲート電極に接続され、
前記ゲートドライバの第２端子は、前記第２エンハンスメントモードトランジスタのゲート電極に接続される、
請求項２に記載の電子モジュール。

【請求項12】

前記高位側スイッチと並列に接続される第２高位側スイッチと、
前記低位側スイッチと並列に接続される第２低位側スイッチと、
をさらに備える、請求項１に記載の電子モジュール。

【請求項13】

前記第１金属層の前記第２部分は、前記電子モジュールの出力ノードに接続される、請求項１に記載の電子モジュール。

【請求項14】

前記モジュールは、動作中、
前記第１金属層の前記第１部分がＤＣ電圧供給に接続され、
前記第１金属層の前記第３部分がＤＣグランドに接続される
ように構成される、請求項１３に記載の電子モジュール。

【請求項15】

ハーフブリッジ回路であって、前記ハーフブリッジ回路は、
それぞれ単一の電子パッケージに入れられる高位側スイッチおよび低位側スイッチであって、前記パッケージは、高電圧端子と、出力端子と、グランド端子とを備える、高位側スイッチおよび低位側スイッチと、
カスコード構成に配置される、第１エンハンスメントモードトランジスタおよび第１デプリーションモードＩＩＩ－Ｎトランジスタを備える、前記高位側スイッチと、
カスコード構成に配置される、第２エンハンスメントモードトランジスタおよび第２デプリーションモードＩＩＩ－Ｎトランジスタを備える、前記低位側スイッチと、
を備え、
前記第１デプリーションモードＩＩＩ－Ｎトランジスタのドレイン電極は、前記高電圧端子に電気的に接続され、
前記第１デプリーションモードＩＩＩ－Ｎトランジスタの導電性基板は、前記出力端子に電気的に接続され、
前記第２デプリーションモードＩＩＩ－Ｎトランジスタのドレイン電極は、前記出力端子に電気的に接続され、
前記第２デプリーションモードＩＩＩ－Ｎトランジスタの導電性基板は、前記グランド端子に電気的に接続される、
ハーフブリッジ回路。

【請求項16】

前記第１デプリーションモードＩＩＩ－Ｎトランジスタのゲート電極は、前記第１デプリーションモードＩＩＩ－Ｎトランジスタの前記基板に電気的に接続され、
前記第１エンハンスメントモードトランジスタのソース電極は、前記出力端子に電気的に接続される、
請求項１５に記載の回路。

【請求項17】

前記第２デプリーションモードＩＩＩ－Ｎトランジスタのゲート電極は、前記第２デプリーションモードＩＩＩ－Ｎトランジスタの前記基板に電気的に接続され、
前記第２エンハンスメントモードトランジスタのソース電極は、前記グランド端子に電気的に接続される、
請求項１６に記載の回路。

【請求項18】

前記パッケージは、さらに第１金属層を備えるＤＢＣ基板を備え、
前記第１金属層は、第１部分、第２部分および第３部分を含み、
前記第１金属層を通って形成される溝が、前記第１金属層の前記第１部分、前記第２部分および前記第３部分を互いに電気的に絶縁し、
前記第１デプリーションモードＩＩＩ－Ｎトランジスタの前記基板は、前記第１金属層の前記第２部分に直接的に接触し、
前記第２デプリーションモードＩＩＩ－Ｎトランジスタの前記基板は、前記第１金属層の前記第３部分に直接的に接触し、
前記第２部分は、前記出力端子に接続され、
前記第３部分は、前記グランド端子に接続される、
請求項１７に記載の回路。

【請求項19】

第１端子および第２端子を有するフェライトビーズをさらに備え、
前記フェライトビーズの前記第１端子は、前記第１金属層の前記第２部分に接続され、 前記第２端子は、前記出力端子に接続される、
請求項１８に記載の回路。

【請求項20】

前記第１デプリーションモードＩＩＩ－Ｎトランジスタの基板および前記第２デプリーションモードＩＩＩ－Ｎトランジスタの基板は、ケイ素ドープｐ型であってホール濃度が１×１０^１９ホール／ｃｍ^３より大きい、請求項１５に記載の回路。

【請求項21】

前記パッケージ内に入れられるゲートドライバをさらに備え、
前記ゲートドライバの第１端子は、前記第１エンハンスメントモードトランジスタのゲート電極に接続され、
前記ゲートドライバの第２端子は、前記第２エンハンスメントモードトランジスタのゲート電極に接続される、
請求項１５に記載の回路。

【請求項22】

ハーフブリッジ回路であって、
前記ハーフブリッジ回路は、それぞれ単一の電子パッケージに入れられる高位側スイッチおよび低位側スイッチを備え、
前記高位側スイッチは高電圧ノードに接続され、
前記低位側スイッチはグランドノードに接続され、
前記高位側スイッチおよび前記低位側スイッチの間に構成される前記パッケージの出力端子に、インダクタが接続され、
前記低位側スイッチは、カスコード構成に配置される、低電圧エンハンスメントモードトランジスタおよび高電圧ＩＩＩ－Ｎデプリーションモードトランジスタを備え、
前記ハーフブリッジ回路は、
第１動作モードにおいて、前記高位側スイッチがオンにバイアスされ、前記低位側スイッチがオフにバイアスされている間に、電流が前記高位側スイッチを第１方向に通り、前記インダクタを通って流れ、
第２動作モードにおいて、前記高位側スイッチがオフにバイアスされ、前記低位側スイッチがオフにバイアスされている間に、電流が前記低位側スイッチを第２方向に通り、前記インダクタを通って流れ、
第３動作モードにおいて、前記高位側スイッチがオフにバイアスされ、前記低位側スイッチがオンにバイアスされている間に、電流が前記低位側スイッチを前記第２方向とは反対の方向に通り、前記インダクタを通って流れる
ように構成され、
前記第２動作モードの間に、前記低位側スイッチは５０Ａより大きい逆ＤＣ電流を導通させるように構成され、
前記第３動作モードの間に、前記ＩＩＩ－Ｎデプリーションモードトランジスタのオン抵抗の、前記第１動作モードに対する相対的な増加は５％未満である、
ハーフブリッジ回路。

【請求項23】

前記ＩＩＩ－Ｎデプリーションモードトランジスタのゲート電極は、導電性基板に接続され、
前記導電性基板は、前記パッケージのグランド端子に電気的に接続される、
請求項２２に記載のハーフブリッジ回路。

【請求項24】

前記第１動作モードの間に、前記低位側スイッチは６００Ｖより大きい電圧をブロックする、請求項２３に記載のハーフブリッジ回路。

【請求項25】

前記高位側スイッチは、カスコード構成に配置される低電圧エンハンスメントモードトランジスタおよび高電圧ＩＩＩ－Ｎデプリーションモードトランジスタを備える、請求項２４に記載のハーフブリッジ回路。

【請求項26】

第２動作モードの間に、前記逆ＤＣ電流は、前記エンハンスメントモードトランジスタの寄生ボディダイオードを通り、前記ＩＩＩ－Ｎデプリーションモードトランジスタのデバイスチャネルを通って流れる、請求項２５に記載のハーフブリッジ回路。

【請求項27】

前記第３動作モードの間に、前記逆ＤＣ電流は、前記エンハンスメントモードトランジスタのチャネルを通り、前記ＩＩＩ－Ｎデプリーションモードトランジスタのデバイスチャネルを通って流れる、請求項２６に記載のハーフブリッジ回路。

【発明の詳細な説明】

【技術分野】

【0001】

本開示技術は、向上した性能および信頼性を達成するために設計された半導体電子モジュールに関する。

【背景技術】

【0002】

［背景］
現在、典型的なパワー半導体（トランジスタ、ダイオード、パワーＭＯＳＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等のデバイスを含む）は、ケイ素（Ｓｉ）半導体材料で製造される。より最近では、ワイドバンドギャップ材料（ＳｉＣ、ＩＩＩ－Ｎ、ＩＩＩ－Ｏ、ダイアモンド）が、それらの優れた特性によりパワーデバイスについて検討されている。ＩＩＩ族窒化物またはＩＩＩ－Ｎ半導体デバイス（窒化ガリウム（ＧａＮ）デバイス等）は、大電流を搬送し、高電圧をサポートし、高速なスイッチング時間で超低オン抵抗を提供するための魅力的な候補として出現しつつある。

【0003】

図１Ａは、高位側スイッチングトランジスタ１０２および低位側スイッチングトランジスタ１０３を含むハーフブリッジ回路概略図１００を示す。ハーフブリッジ回路は、高電位ノード１１１および低電位またはグランドノード１１３を有する。ハーフブリッジの出力ノード１１２（高位側トランジスタ１０２のソースと低位側トランジスタ１０３のドレインとの間）は、負荷モータ（誘導性コンポーネント１０４）に接続される。図１Ａの回路の適切な動作を確実にするために、ＤＣ高電位ノード１１１は、ＡＣグランドとして維持されなければならない。すなわち、ノード１１１は、コンデンサ１０６の端子の一つを高電位ノード１１１に、当該コンデンサの端子の他方をグランド１１３に、接続することにより、ＤＣグランド１１３に容量結合され得る。したがって、トランジスタ１０２または１０３のいずれかがオンまたはオフに切り替えられた時に、コンデンサ１０６は、回路の高電位側および低電位側において実質的に定電圧に維持するために必要な電流を提供するよう、適宜充電または放電可能である。

【0004】

三相モータを駆動するよう構成される三相フルブリッジ回路１２０の回路概略を、図１Ｂに示す。回路１２０内の３つのハーフブリッジ１２２、１２４および１２６は、それぞれ２つのトランジスタ（１４１～１４６）を含む（図１Ａのハーフブリッジ等）。３つのハーフブリッジはそれぞれ出力ノード１３７、１３８および１３９を有する。この回路内の各トランジスタは、第１方向の電圧をブロック可能であり、第１方向（または任意選択で双方向）に電流を導通させることができる。

【0005】

図１Ａおよび１Ｂの回路で用いる場合に有望な利点を示すトランジスタの一種は、ＩＩＩ－Ｎ高電子移動度トランジスタ（ＨＥＭＴ）である。これは、図１Ａのハーフブリッジのトランジスタ１０２および／またはトランジスタ１０３、または図１Ｂのブリッジ回路内の任意のトランジスタ、等として用いることができる。最もありふれたＩＩＩ－Ｎ ＨＥＭＴおよび関連するトランジスタは、ノーマリオンであり（すなわち負の閾値電圧を有しており）、これはゼロのゲート電圧において電流を導通させるということを意味する。負の閾値電圧を有するこれらのデバイスは、デプリーションモード（Ｄモード）デバイスとして知られる。パワーエレクトロニクスでは、デバイスの偶発的ターンオン（当該デバイスまたは他の回路コンポーネントの損傷につながり得る）を防止するために、ソースに対してゲートにゼロボルトが印加された場合にオフ状態となるノーマリオフデバイス（すなわち正の閾値電圧を有するデバイス）を有することが好ましい。ノーマリオフデバイスは、一般的に、エンハンスメントモード（Ｅモード）デバイスと呼ばれる。

【0006】

これまで、高電圧ＩＩＩ－Ｎ Ｅモードトランジスタの信頼性ある製造および動作は、非常に難しいということがわかっている。単一の高電圧Ｅモードトランジスタの代替の一つは、高電圧ＤモードＩＩＩ－Ｎトランジスタと、低電圧シリコンＥモードＦＥＴとをカスコード構成で組み合わせることである。図２に示すように、カスコード構成２００は、パッケージ２０５に入れられた高電圧Ｄモードトランジスタ２２３と、低電圧Ｅモードトランジスタ２２２とを含む。トランジスタ２２３のソース電極２３４は、トランジスタ２２２のドレイン電極２１３に接続される。トランジスタ２２３のゲート電極２３５と、トランジスタ２２２のソース電極２１１とは、互いに接続され、パッケージ２０５のソースリード２０７に接続される。トランジスタ２２２のゲート電極２１２は、パッケージ２０５のゲートリード２０８に接続される。トランジスタ２２３のドレイン電極２３６は、パッケージ２０５のドレインリード２０９に接続される。ＥモードＦＥＴトランジスタ２２２は、ソース２１１とドレイン２１３との間に形成される内蔵ボディダイオード２３７を含む。図２のカスコード構成２００に構成される各デバイスは、単一の高電圧Ｅモードトランジスタと同じ方法で動作可能であり、リード２０７、２０８および２０９が、それぞれデバイスのソース、ゲート、ドレインとして機能し、多くの場合に単一の高電圧Ｅモードトランジスタとしての同一のまたは同様の出力特性を実現可能である。

【0007】

図１Ａおよび１Ｂの回路の動作の一般的な方法は、スイッチ（すなわちトランジスタまたはカスコードスイッチ）のハードスイッチングを含む。ハードスイッチング回路構成は、各スイッチがオンに切り替わるとすぐに当該スイッチを介して高電流（たとえば１０Ａより大きい）が流れ、それらがオフに切り替わるとすぐにそれらに高電圧が生じるというものである。これらの条件下でスイッチングされるスイッチは、「ハードスイッチング」されると言われる。代替的な回路構成は、スイッチが「ソフトスイッチング」されることを許容するために、追加の受動的および／または能動的コンポーネント（代替的には信号タイミング技術）を利用する。ソフトスイッチング回路構成は、スイッチがゼロ電流（またはゼロ近辺電流）条件の間にオンに切り替わり、ゼロ電圧（またはゼロ近辺電圧）条件の間にオフに切り替わるというものである。ソフトスイッチングの方法および構成は、ハードスイッチングされる回路（とくに高電流および／または高電圧用途）において観測される高レベルの電磁インタフェース（ＥＭＩ）および関連するリンギングを解決するために発展してきた。ソフトスイッチングは、多くの場合にこれらの問題を回避できるが、ソフトスイッチングに必要な回路は、典型的には追加のコンポーネントを多く含み、結果として全体的なコストおよび複雑さを増大させる。ソフトスイッチングは、また、典型的には、回路がゼロ電流条件またはゼロ電圧条件が満たされる特定の時刻でのみスイッチングされるように構成する必要があり、多くの場合には、このため適用可能な制御信号が限定され、回路性能が低下する。したがって、十分に低いレベルのＥＭＩを維持するとともに回路インダクタンスを低減しスイッチング速度安定性を向上させるために、ハードスイッチングされるパワースイッチ回路について代替的な構成および方法が望ましい。

【0008】

［サマリー］
本明細書において、集積ＩＩＩ－Ｎデバイスのためのモジュール構成が記載される。このモジュール構成において、低電圧エンハンスメントモードデバイスおよび高電圧デプリーションモードＩＩＩ－Ｎデバイスが単一の電子コンポーネントモジュールに集積されてハーフブリッジおよびフルブリッジパワースイッチング回路を形成する。「デバイス」という用語は、概して、互いに区別する必要がない場合には、任意のトランジスタまたはスイッチまたはダイオードについて用いられる。

【0009】

第１の態様では、電子モジュールが記載される。電子モジュールは、第１金属層と第２金属層との間に絶縁層を備えるベース基板を含み、第１金属層は第１部分、第２部分および第３部分を含み、第１金属層を通って形成される溝が、第１金属層の第１部分、第２部分および第３部分を互いに電気的に絶縁する。電子モジュールはさらに、エンハンスメントモードトランジスタおよびデプリーションモードトランジスタを備える高位側スイッチを含み、デプリーションモードトランジスタは導電性基板上にＩＩＩ－Ｎ材料構造を備える。電子モジュールはさらに低位側スイッチを含む。デプリーションモードトランジスタのドレイン電極は、第１金属層の第１部分に電気的に接続され、エンハンスメントモードトランジスタのソース電極は、第１金属層の第２部分に電気的に接続され、エンハンスメントモードトランジスタのドレイン電極は、デプリーションモードトランジスタのソース電極に電気的に接続され、デプリーションモードトランジスタのゲート電極は導電性基板に電気的に接続され、導電性基板は第１金属層の第２部分に電気的に接続される。

【0010】

第２の態様では、ハーフブリッジ回路が記載される。ハーフブリッジ回路は、高位側スイッチおよび低位側スイッチを備え、これらはそれぞれ単一の電子的パッケージに入れられ、パッケージは高電圧端子、出力端子およびグランド端子を備える。高位側スイッチは、カスコード構成に配置される第１エンハンスメントモードトランジスタおよび第１デプリーションモードトランジスタを備える。低位側スイッチは、カスコード構成に配置される第２エンハンスメントモードトランジスタおよび第２デプリーションモードトランジスタを備える。第１ＩＩＩ－Ｎトランジスタのドレイン電極は、高電圧端子に電気的に接続され、第１デプリーションモードＩＩＩ－Ｎトランジスタの導電性基板は、出力端子に電気的に接続され、第２ＩＩＩ－Ｎトランジスタのドレイン電極は、出力端子に電気的に接続され、第２デプリーションモードＩＩＩ－Ｎトランジスタの導電性基板は、グランド端子に電気的に接続される。

【0011】

第３の態様では、ハーフブリッジ回路が記載される。ハーフブリッジ回路は、高位側スイッチおよび低位側スイッチを備え、これらはそれぞれ単一の電子的パッケージに入れられる。高位側スイッチは高電圧ノードに接続され、低位側スイッチはグランドノードに接続され、インダクタが、高位側スイッチと低位側スイッチとの間に構成されるパッケージの出力端子に接続される。低位側スイッチは、カスコード構成に配置される低電圧エンハンスメントモードトランジスタおよび高電圧ＩＩＩ－Ｎデプリーションモードトランジスタを備える。ハーフブリッジ回路は、第１動作モードにおいて、高位側スイッチがオンにバイアスされ、低位側スイッチがオフにバイアスされている間に、電流が高位側スイッチを第１方向に通り、インダクタを通って流れるように構成される。第２動作モードにおいて、高位側スイッチがオフにバイアスされ、低位側スイッチがオフにバイアスされている間に、電流が低位側スイッチを第２方向に通り、インダクタを通って流れる。第３動作モードにおいて、高位側スイッチがオフにバイアスされ、低位側スイッチがオンにバイアスされている間に、電流が低位側スイッチを第２方向に通り、インダクタを通って流れる。第２動作モードの間に、低位側スイッチは５０Ａより大きい逆ＤＣ電流を導通させるよう構成され、第３動作モードの間に、第１モードに対するＩＩＩ－Ｎデプリーションモードトランジスタのオン抵抗の増加は５％未満である。

【0012】

本明細書に記載される電子モジュールおよび／またはトランジスタのそれぞれは、以下の特徴の１つ以上を含むことができる。高位側スイッチおよび低位側スイッチは、ハーフブリッジ回路を構成することができる。デプリーションモードトランジスタは、高位側スイッチがオフにバイアスされている場合には少なくとも６００Ｖをブロックし、高位側スイッチがオンにバイアスされている間に３０Ａより大きい電流を導通するよう構成可能である。電子モジュールはコンデンサを含むことができ、コンデンサの第１端子は第１金属層の第１部分に電気的に接続され、コンデンサの第２端子は第１金属層の第３部分に電気的に接続される。コンデンサは溝の上方に直交して形成可能である。コンデンサは、直列接続された抵抗性および容量性コンポーネントを備えるハイブリッドコンデンサであってもよい。抵抗性コンポーネントは、０．１オームより大きくてもよく、容量性コンポーネントは０．１ｎＦより大きくてもよい。ゲート電極、ソース電極およびドレイン電極は、導電性基板からＩＩＩ－Ｎ材料構造の反対側にあってもよい。ＩＩＩ－Ｎ材料構造は、基板を通って形成されるビアホールを含んでもよく、デプリーションモードトランジスタのゲート電極はこのビアホールを介して基板に電気的に接続される。電子モジュールはパッケージを含んでもよく、基板、高位側スイッチおよび低位側スイッチはパッケージ内に入れられる。電子モジュールはパッケージ内に入れられるゲートドライバを含んでもよく、ゲートドライバの第１端子は高位側スイッチのゲート電極に接続され、ゲートドライバの第２端子は低位側スイッチのゲート電極に接続される。ゲートドライバは、低位側スイッチおよび低位側スイッチの各Ｅモードトランジスタと集積されてもよい。第２高位側スイッチは、高位側スイッチと並列に接続されてもよく、第２低位側スイッチは低位側スイッチと並列に接続されてもよい。第１金属層の第２部分は、電子モジュールの出力ノードに接続される。モジュールは、動作中、第１金属層の第１部分がＤＣ電圧源に接続され、第１金属層の第３部分がＤＣグランドに接続されるよう構成される。第１端子および第２端子を有するフェライトビーズであって、フェライトビーズの第１端子は第１金属層の第２部分に接続され、第２端子は出力端子に接続される。第１および／または第２デプリーションモードＩＩＩ－Ｎトランジスタの各基板は、ケイ素ドープｐ型基板であってホール濃度が１×１０^１９ホール／ｃｍ^３より大きい。第２動作モードの間に、逆ＤＣ電流がエンハンスメントモードトランジスタの寄生ボディダイオードを通り、ＩＩＩ－Ｎデプリーションモードトランジスタのデバイスチャネルを通って流れる。第３動作モードの間に、逆ＤＣ電流がエンハンスメントモードトランジスタのチャネルを通り、ＩＩＩ－Ｎデプリーションモードトランジスタのデバイスチャネルを通って流れる。

【0013】

本明細書において、「ハイブリッドエンハンスメントモード電子デバイスまたはコンポーネント」（または単に「ハイブリッドデバイスまたはコンポーネント」）は、デプリーションモードトランジスタおよびエンハンスメントモードトランジスタから形成される電子デバイスまたはコンポーネントであって、デプリーションモードトランジスタはエンハンスメントモードトランジスタと比較して高い動作電圧および／または降伏電圧が可能であり、ハイブリッドデバイスまたはコンポーネントは、デプリーションモードトランジスタの降伏電圧および／または動作電圧とほぼ同程度に高い降伏電圧および／または動作電圧を有する単一のエンハンスメントモードトランジスタと同様に動作するよう構成される。すなわち、ハイブリッドエンハンスメントモードデバイスまたはコンポーネントは、以下の特性を有する少なくとも３個のノードを含む。第１ノード（ソースノード）および第２ノード（ゲートノード）が同一電圧に維持されている場合、ハイブリッドエンハンスメントモードデバイスまたはコンポーネントは、ソースノードに対して第３ノード（ドレインノード）に印加される正の高電圧（すなわち、エンハンスメントモードトランジスタがブロック可能な最大電圧より大きい電圧）をブロックすることができる。ゲートノードがソースノードに対して十分な正電圧（すなわち、エンハンスメントモードトランジスタの閾値電圧より大きい電圧）に維持されている場合、電流はソースノードからドレインノードへと通過し、または、ソースノードに対して十分な正電圧がドレインノードに印加されている場合には、電流はドレインノードからソースノードへと通過する。エンハンスメントモードトランジスタが低電圧デバイスであり、デプリーションモードトランジスタが高電圧デバイスである場合、ハイブリッドコンポーネントは、単一の高電圧エンハンスメントモードトランジスタと同様に動作することができる。デプリーションモードトランジスタは、エンハンスメントモードトランジスタの降伏電圧および／または最大動作電圧の、少なくとも２倍、少なくとも３倍、少なくとも５倍、少なくとも１０倍、または少なくとも２０倍の、降伏電圧および／または最大動作電圧を有してもよい。

【0014】

本明細書において、ＩＩＩ族窒化物またはＩＩＩ－Ｎ材料、層、デバイス、等の用語は、化学量論的式Ｂ_ｗＡｌ_ｘＩｎ_ｙＧａ_ｚＮに従う半導体複合材料からなる材料またはデバイスを指す。ただしｗ＋ｘ＋ｙ＋ｚは約１であり、０≦ｗ≦１，０≦ｘ≦１，０≦ｙ≦１，かつ０≦ｚ≦１である。ＩＩＩ－Ｎ材料、層、またはデバイスは、適切な基板上に直接的に成長させること（たとえば有機金属化学気相成長法）によって、または、適切な基板上に成長させ、元の基板から分離させ、他の基板に接着させることによって、形成または準備することができる。

【0015】

本明細書において、２以上の接点または他の要素（導電性のチャネルまたはコンポーネント等）が「電気的に接続される」とは、いかなるバイアス条件下においても常に、当該各接点または当該各要素の電位が同一となるよう意図される（たとえばほぼ同一となる）ことを確実にするためにそれらが十分な導電性の材料によって接続されていることをいう。

【0016】

本明細書において、「電圧をブロックする」とは、トランジスタ、デバイスまたはコンポーネントに電圧が印加された場合に、当該トランジスタ、デバイス、またはコンポーネントを通って実質的な電流（たとえば通常導電中の動作電流の０．００１倍より大きい電流）が流れることを防止する、当該トランジスタ、デバイスまたはコンポーネントの能力を指す。言い換えると、トランジスタ、デバイスまたはコンポーネントが、当該トランジスタ、デバイスまたはコンポーネントに印加された電圧をブロックしている間は、当該トランジスタ、デバイスまたはコンポーネントを通過する総電流は、通常導電中の動作電流の０．００１倍より大きくならない。この値より大きいオフ状態電流を有するデバイスは、高い損失および低い効率を示し、典型的には多くの用途（とくにパワースイッチング用途）に不向きである。

【0017】

本明細書において、「高電圧デバイス」（たとえば高電圧スイッチングトランジスタ、ＨＥＭＴ、双方向スイッチ、または四象限スイッチ（ＦＱＳ））は、高電圧用途に最適化された電子デバイスである。すなわち、デバイスがオフである場合には高電圧（たとえば約３００Ｖ以上、約６００Ｖ以上、または約１２００Ｖ以上）をブロックすることができ、デバイスがオンである場合には、それが用いられる用途について十分に低いオン抵抗（Ｒ_ＯＮ）を有する（たとえば、当該デバイスを実質的な電流が通過する際に経験する導電損失が十分に低い）。高電圧デバイスは、少なくとも、それが用いられる回路内の高電圧供給または最大電圧に等しい電圧をブロックすることができる。高電圧デバイスは、３００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ、２５００Ｖ、または用途が要求する他の適切なブロック電圧をブロック可能であってもよい。言い換えると、高電圧デバイスは、０ＶからＶ_ｍａｘまでのすべての電圧をブロックすることができ、ただしＶ_ｍａｘは回路または電源供給によって供給され得る最大の電圧であり、Ｖ_ｍａｘはたとえば３００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ、２５００Ｖ、または用途が要求する他の適切なブロック電圧であってもよい。双方向スイッチまたは四象限スイッチについて、スイッチがオフである場合には、ブロックされる電圧は、特定の最大値未満の任意の極性であってもよく（±３００Ｖまたは±６００Ｖ、±１２００Ｖ、等の±Ｖ_ｍａｘ）、スイッチがオンである場合には、電流は任意の方向であってもよい。

【0018】

本明細書において、「ＩＩＩ－Ｎデバイス」は、ＩＩＩ－Ｎ材料内に形成された導電チャネルを有するデバイスである。ＩＩＩ－Ｎデバイスは、トランジスタまたはスイッチ（デバイスの状態が、ゲート端子によって制御される）または２端子デバイス（ゲート端子なしで電流の通過を一方向にブロックし別の方向に導通させる）として動作するよう設計することができる。ＩＩＩ－Ｎデバイスは、高電圧用途に適した高電圧デバイスであってもよい。そのような高電圧デバイスにおいて、デバイスがオフにバイアスされている場合（たとえばソースに対するゲートの電圧がデバイス閾値電圧未満である場合）、そのデバイスは、そのデバイスが用いられる用途の高電圧以下のすべてのソース・ドレイン電圧（たとえば１００Ｖ、３００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ、２５００Ｖ、またはより高い）を少なくともサポート可能である。高電圧デバイスがオンにバイアスされている場合（たとえばソースまたは関連する電力端子に対するゲートの電圧がデバイス閾値電圧より大きい場合）、そのデバイスは、低いオン電圧（すなわち、ソース・ドレイン間または両電力端子間の低電圧）で実質的な電流を導電させることができる。許容可能な最大電圧は、そのデバイスが用いられる用途において維持可能な最大のオン状態電圧である。

【0019】

本明細書において、「上方（ｏｖｅｒ）」、「下方（ｕｎｄｅｒ）」、「間（ｂｅｔｗｅｅｎ）」および「上（ｏｎ）」という用語は、ある層の別の層に対する相対的位置を指す。したがってたとえば、別の層の上方または下方に配置された層は、その別の層と直接的に接触してもよいし、１つ以上の層が間に介在してもよい。さらに、２つの層の間に配置された層は、それら２つの層に直接的に接触してもよいし、１つ以上の層が間に介在してもよい。これに対して、第２層「上」の第１層は、第２層と接触する。さらに、ある層の、他の各層に対する相対的位置は、基板の絶対的配向を考慮することなく、基板に対して操作が実行されることを想定して提供される。

【0020】

高電圧スイッチングトランジスタが用いられる典型的なパワースイッチング用途では、大部分の時間の間、トランジスタは２つの状態のうち一方にある。第１状態（一般的に「オン状態」と呼ばれる）では、ソース電極に対するゲート電極の電圧は、トランジスタ閾値電圧より高く、トランジスタを通って実質的な電流が流れる。この状態では、ソース・ドレイン間の電圧差は典型的には低く、通常は数ボルト以下（たとえば約０．１～５ボルト）である。第２状態（一般的に「オフ状態」と呼ばれる）では、ソース電極に対するゲート電極の電圧は、トランジスタ閾値電圧より低く、トランジスタを通って実質的な電流は流れない（オフ状態漏れ電流を除く）。この第２状態では、ソース・ドレイン間の電圧差は、約０Ｖから回路高電圧供給の値まで任意に変動し得る（場合によっては１００Ｖ、３００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖまたはより高いが、トランジスタの降伏電圧より低くすることができる）。一部の用途では、回路内の誘導性要素がソース・ドレイン間の電圧を回路の高電圧供給よりさらに高くする場合がある。加えて、ゲートがオンまたはオフにスイッチされた直後に、トランジスタが上述の２状態の間の遷移モードにある短い時間が存在する。トランジスタがオフ状態にある場合、それはソース・ドレイン間の「電圧をブロックしている」と言われる。本明細書では、「電圧をブロックする」とは、トランジスタ、デバイスまたはコンポーネントに電圧が印加された場合に、当該トランジスタ、デバイス、またはコンポーネントを通って実質的な電流（たとえば通常のオン状態導電中の平均動作電流の０．００１倍より大きい電流）が流れることを防止する、当該トランジスタ、デバイスまたはコンポーネントの能力を指す。言い換えると、トランジスタ、デバイスまたはコンポーネントが、当該トランジスタ、デバイスまたはコンポーネントに印加された電圧をブロックしている間は、当該トランジスタ、デバイスまたはコンポーネントを通過する総電流は、通常のオン状態導電中の平均動作電流の０．００１倍より大きくならない。

【0021】

添付の図面および以下の説明において、本明細書に記載される対象の、１つ以上の開示される実装の詳細が明らかにされる。追加の特徴および変形もまた、実装に含まれてもよい。他の特徴、態様、および利点は、当該説明、図面および特許請求の範囲から明白となる。

【図面の簡単な説明】

【0022】

【図1A】ハーフブリッジ回路の回路概略。

【図1B】三相ブリッジ回路の回路概略。

【図2】カスコード構成に配置されたハイブリッドノーマリオフデバイスの概略図。

【図3A】ハーフブリッジを特徴とする電子モジュールの平面図。

【図3B】図３Ａの電子モジュールの一部に沿った断面図。

【図4A】カスコードスイッチを形成するために高電圧デプリーションモードＩＩＩ－Ｎトランジスタに結合された低電圧エンハンスメントモードトランジスタの平面図。

【図4B】図４Ａのカスコードスイッチの一部に沿った断面図。

【図5A】ハーフブリッジを特徴とする電子モジュールの平面図。

【図5B】図５Ａの電子モジュールの一部の断面図。

【図6】カスコードスイッチを形成するために高電圧デプリーションモードＩＩＩ－Ｎトランジスタに結合された低電圧エンハンスメントモードトランジスタの平面図。

【図7A】ハーフブリッジの動作モードの回路概略。

【図7B】ハーフブリッジの動作モードの回路概略。

【図7C】ハーフブリッジの動作モードの回路概略。

【図7D】ハーフブリッジの動作モードの回路概略。

【図7E】ハーフブリッジの動作モードの回路概略。

【図8】ハーフブリッジを特徴とする電子モジュールの平面図。

【図9】ＳＭＰＴタイプのパッケージにおけるハーフブリッジを特徴とする電子モジュールの平面図。

【図10】ＳＭＰＴタイプのパッケージにおけるハーフブリッジを特徴とする電子モジュールの平面図。

【図11】ＳＭＰＴタイプのパッケージにおけるハーフブリッジを特徴とする電子モジュールの平面図。

【図12】ＳＭＰＴタイプのパッケージにおけるハーフブリッジを特徴とする電子モジュールの平面図。

【図13A】カプセル化されたＳＭＰＤタイプのパッケージの側面図。

【図13B】カプセル化されたＳＭＰＤタイプのパッケージの上面図。

【図14】並列に構成された２つのハーフブリッジを特徴とする電子モジュールの平面図。

【図15】三相ブリッジ回路を特徴とする電子モジュールの平面図。

【図16】集積されたゲートドライバを有するハーフブリッジを特徴とする電子モジュールの平面図。

【図17】集積されたゲートドライバを有するハーフブリッジを特徴とする電子モジュールの平面図。

【0023】

様々な図面において、同様の参照符号は同様の要素を示す。

【発明を実施するための形態】

【0024】

本明細書において、低レベルのＥＭＩを維持するのに適した電子モジュールおよびその動作方法が記載され、これによって、高い回路安定性および改善された性能が可能となる。モジュールの設計（モジュール内で用いられるスイッチの設計と結合される）は、結果としてインダクタンスおよび他の寄生要素を低減でき、これによって、上述の性能改善につながる。電子モジュールはまた、縮小されたサイズを有することができ、従来のモジュールより組み立てが容易であり、これによってより低い製造コストが可能となる。

【0025】

図３Ａおよび３Ｂは、それぞれ電子モジュール３００の平面図および断面図を示す。モジュール３００は、図１に示すハーフブリッジ構成に接続されたカスコードスイッチ３８２および３８３を含む。スイッチ３８２および３８３のそれぞれについて使用可能なカスコードスイッチ４００の平面図および断面図を、それぞれ図４Ａおよび図４Ｂに示す（カスコードスイッチ４００に代えて、他のカスコード構成を代替的に用いてもよい）。

【0026】

図４Ａおよび４Ｂを参照して、カスコードスイッチ４００は、高電圧Ｄモードトランジスタ４２３のソースパッド４３４に直接的に取り付けられた低電圧Ｅモードトランジスタ４２２を含み、Ｅモードトランジスタ４２２のドレインパッド４５３は、Ｄモードトランジスタ４２３のソース電極４３４に直接的に接着される。Ｅモードトランジスタ４２２はたとえばケイ素ＦＥＴであってもよく、ＤモードトランジスタはたとえばＩＩＩ－Ｎ ＨＥＭＴであってもよい。カスコードスイッチ４００は、単一の高電圧ＥモードＩＩＩ－Ｎトランジスタと同じように動作可能であり、多くの場合において、単一の高電圧ＥモードＩＩＩ－Ｎトランジスタと同一または同様の出力特性を実現する。Ｄモードトランジスタ４２３は、Ｅモードトランジスタ４２２より大きい降伏電圧を有する（たとえば少なくとも３倍大きい）。カスコードスイッチ４００がオフ状態にバイアスされている間にブロック可能な最大電圧は、少なくとも、Ｄモードトランジスタ４２３の最大ブロック電圧または降伏電圧と同じ大きさである。

【0027】

Ｅモードトランジスタ４２２は、半導体本体層４５５を含む。トランジスタ４２２は、さらに、半導体本体層４５５の第１側にＦＥＴソース電極４５１およびＦＥＴゲート電極４５２を含み、半導体本体層４５５の第２側（ＦＥＴソース電極４５１と反対側）にＦＥＴドレイン電極４５３を含む。

【0028】

Ｄモードトランジスタ４２３は、適切な基板４１１上に成長したＩＩＩ－Ｎ材料構造４１８（たとえばＧａＮおよびＡｌＧａＮの組み合わせ）を含み、これは、導電性の半導体（たとえばケイ素（たとえばｐ型またはｎ型Ｓｉ）、ＧａＮ（たとえばｐ型またはｎ型ＧａＮ））、または他の任意の十分に導電性の基板、または絶縁性の（たとえばサファイア）基板、または半絶縁性基板（たとえば半絶縁性炭化ケイ素）であってもよい。

【0029】

ＩＩＩ－Ｎ材料構造４１８は、基板４１１上に成長したＩＩＩ－Ｎバッファ層４１２（たとえばＧａＮまたはＡｌＧａＮ）を含み得る。バッファ層４１２は、絶縁性に、または、意図しないｎ型キャリアを実質的に含まずに、レンダリングすることができる。バッファ層４１２は、全体が実質的に均一な組成を有してもよく、組成が変化してもよい。バッファ層４１２の厚さおよび組成は、高電圧用途に対して最適化されてもよい。すなわち、バッファ層は、それが使用される回路における最大電圧または高電圧供給に等しい電圧をブロックできる。たとえば、バッファ層４１２は６００Ｖより大きい電圧または９００Ｖより大きい電圧をブロック可能であってもよい。バッファ層４１２の厚さは２μｍより大きくすることができる。たとえばＩＩＩ－Ｎバッファ層は５μｍと１０μｍとの間の厚さを有してもよい。

【0030】

ＩＩＩ－Ｎ材料構造は、さらに、ＩＩＩ－Ｎバッファ層４１２の上方にＩＩＩ－Ｎチャネル層４１３（たとえばＧａＮ）を含んでもよく、ＩＩＩ－Ｎチャネル層４１３の上方にＩＩＩ－Ｎ障壁層４１４（たとえばＡｌＧａＮ、ＡｌＩｎＮまたはＡｌＧａＩｎＮ）を含んでもよい。ＩＩＩ－Ｎ障壁層４１４のバンドギャップは、ＩＩＩ－Ｎチャネル層４１３のバンドギャップより大きい。ＩＩＩ－Ｎチャネル層４１３は、ＩＩＩ－Ｎ障壁層４１４とは異なる組成を有し、ＩＩＩ－Ｎ障壁層４１４の厚さおよび組成は、ＩＩＩ－Ｎチャネル層４１３に、層４１４および４１３の界面に隣接して２次元電子ガス（２ＤＥＧ）チャネル４１９（図４Ｂに破線により示す）が誘導されるように選択される。

【0031】

典型的には、ＩＩＩ－Ｎ高電子移動度トランジスタ（ＨＥＭＴ）は、リアクター内で有機金属化学気相成長法（ＭＯＣＶＤ）または分子ビームエピタキシー（ＭＢＥ）によって成長したエピタキシャル（すなわちエピ）ＩＩＩ－Ｎ材料構造から形成される。図４Ｂに示すように、ＩＩＩ－Ｎ材料構造は、ＩＩＩ族極性（たとえばＧａ極性）配向（たとえば［０ ０ ０ １］（Ｃ面）配向）で成長してもよい。代替的に、ＩＩＩ－Ｎ ＨＥＭＴは、Ｎ極性（すなわちＮ面）配向（たとえば［０ ０ ０ －１］配向（図示しない）等）で成長したＩＩＩ－Ｎ材料構造上に形成されてもよい。Ｎ極性デバイスにおいて、ＩＩＩ－Ｎ障壁層は、ＩＩＩ－Ｎバッファ層の上方にあってもよく、ＩＩＩ－Ｎチャネル層はＩＩＩ－Ｎ障壁層の上方にあってもよい。Ｎ極性ＩＩＩ－Ｎ材料は、ＩＩＩ族極性ＩＩＩ－Ｎ材料とは反対方向に分極場を有し、したがって、ＩＩＩ族極性構造を用いては形成できないＩＩＩ－Ｎデバイス構造の実施を可能にする。

【0032】

絶縁層４１５（たとえば誘電層）は、ＩＩＩ－Ｎ材料構造４１８の上表面の上方に成長または堆積される。絶縁層４１５は、たとえば酸化アルミニウム（Ａｌ_２Ｏ_３）、二酸化ケイ素（ＳｉＯ_２）、Ｓｉ_ｘＮ_ｙ、Ａｌ_１－ｘＳｉ_ｘＮ、Ａｌ_１－ｘＳｉ_ｘＯ、Ａｌ_１－ｘＳｉ_ｘＯＮまたは他の任意のワイドバンドギャップ絶縁体から形成されてもよく、またはこれらを含んでもよい。絶縁体１１５は単一層として図示されるが、代替的に、単一の合成絶縁層を形成するために様々な処理工程の間に堆積されるいくつかの層および／または材料からなるよう形成されてもよい。

【0033】

ソース電極４３４およびドレイン電極４３６は、デバイス４２３がラテラルＩＩＩ－Ｎデバイスとして特徴づけられるように、Ｄモードトランジスタ４２３の基板と反対側上に形成される（すなわち、ソースおよびドレインはデバイスの同じ側上にあり、電流はソース４３４とドレイン４３６との間でデバイスを通って横方向に流れる）。ソース電極４３４およびドレイン電極４３６はオーミック接触し、層４１３内に形成されるデバイス２ＤＥＧチャネル４１９に電気的に接続される。ソースおよびドレイン電極４３４，４３６は、それぞれ複数の金属層からなるスタックから形成されてもよい。各金属スタックは、たとえばＴｉ／Ａｌ／Ｎｉ／Ａｕ、Ｔｉ／Ａｌ、または他の適切な金属層のスタックであってもよい。

【0034】

Ｄモードトランジスタ４２３はさらにゲート電極４３５を含む。ゲート電極４３５は、図４Ｂに示すように、絶縁層４１５がゲート電極４３５とＩＩＩ－Ｎ材料構造４１８との間に延びてこれらを分離するように形成することができる。代替的に、ゲート電極４３５は、ＩＩＩ－Ｎ材料構造４１８と接触するよう形成してもよい（図示せず）。ゲート電極４３５は、金属スタック等の適切な導電性材料から形成されてもよい（たとえばチタン／アルミニウム（Ｔｉ／Ａｌ）またはニッケル／金（Ｎｉ／Ａｕ））。代替的に、ゲート電極４３５は、大きな仕事関数を有する半導体材料（たとえばｐ型ポリシリコン、酸化インジウムスズ、窒化タングステン、窒化インジウム、または窒化チタン）のような、大きな仕事関数を有する１つ以上の材料を含む別の導電性材料または材料スタックであってもよい。

【0035】

低電圧Ｅモードデバイス４２２は、高電圧ＤモードＩＩＩ－Ｎデバイス４２３に電気的に接続されてカスコードスイッチ４００を形成する。これはハイブリッドＩＩＩ－Ｎデバイスであってもよい。ここで、Ｅモードトランジスタ４２２のドレイン電極４５３は、ＩＩＩ－Ｎトランジスタ４２３のソース電極４３４に直接的に接触して（たとえば取り付けられて）電気的に接続される。Ｅモードトランジスタ４２２のドレイン電極４５３は、Ｄモードトランジスタ４２３のソース電極４３４に接続されてもよい（たとえば、はんだ、はんだペースト、導電性エポキシ、導電性テープ、または、ＦＥＴドレイン電極４５３およびＤモードトランジスタのソース電極４３４の間の高品質の機械的、熱的、および電気的接続を可能にする他の適切な取付方法によって）。Ｅモードトランジスタ４２２は、図４Ｂに示すように２ＤＥＧチャネル４１９の上方に取り付けられてもよいし、または、デバイス４２２は、ＦＥＴ４２２が２ＤＥＧチャネル層の上方に来ないように、部分的または全体的にデバイスの活性領域の外側の領域に取り付けられてもよい。カスコードスイッチ４００のゲートノードは、Ｅモードデバイス４２２のゲート電極４５２に接続されてもよい。従来のカスコードスイッチのＤモードトランジスタおよびＥモードトランジスタは、典型的にはセラミック絶縁性基板（ＡｌＮシム等）に隣り合って一緒にパックされ、カスコード構成で必要となるＦＥＴドレインからＨＥＭＴソースへの接続を行うためには外部のワイヤコネクタが必要となる。しかしながら、図４Ａおよび４Ｂに示すように、Ｅモードデバイス４２２をＤモードデバイス４２３上に直接的に取り付けることにより、外部のワイヤコネクタおよびセラミック基板が不要となる。これによって、回路の寄生インダクタンスが劇的に低減でき、より高い定格電流およびより速いスイッチ速度が可能となる。

【0036】

Ｄモードトランジスタ４２３のゲート電極４３５は、図４Ａまたは４Ｂには示さないが、Ｅモードトランジスタ４２２のソース電極４５１に接続されるべきであり（カスコードスイッチが適切に動作するために必要）、これら２つの電極は、実際、カスコードスイッチ４００が図３Ａおよび３Ｂのモジュール３００に取り付けられると、電気的に接続される（これらの電極は双方が共通の金属層に接着されるからである）。これは図３Ａおよび３Ｂからわかり、以下により詳細に説明する。

【0037】

図３Ａおよび３Ｂに戻り、モジュール３００は、モジュールのベース基板となり得る直接接着銅（ＤＢＣ）基板３１０（図３Ｂに最もよく示される）を含む。ＤＢＣ基板は、セラミック絶縁体（ＡｌＮまたはＡｌ_２Ｏ_３等）に対する純粋な銅の高温溶融拡散処理における直接接着によって形成される。ＤＢＣ基板３１０は、絶縁性（たとえばセラミックまたはＡｌＮ）基板３１５を含み、これに、上部金属層（たとえば銅またはニッケル）が、少なくとも、高電圧プレートとして機能する第１部分３１１と、出力プレートとして機能する第２部分３１２と、グランドプレートとして機能する第３部分３１３とにパターン化されている。各部分３１１、３１２および３１３は、金属層を通って形成される溝３１４によって互いに電気的に絶縁される。図３Ｂに示すように、ＤＢＣ基板は、上部金属層（３１１／３１２／３１３）に対して絶縁基板３１５の反対側に裏側金属層３１６（たとえば銅またはニッケル）を含んでもよい。任意選択で、グランドプレート３１３は、絶縁性基板３１５を通って金属ビアホール３１７を形成することにより、裏側金属層３１６に電気的に接続されてもよい。高位側スイッチ３８２および低位側スイッチ３８３は、それぞれ図４Ａおよび４Ｂに示すカスコードスイッチである。高位側スイッチ３８２は、出力プレート３１２上に直接的に取り付けられ、低位側スイッチ３８３はグランドプレート３１３上に直接的に取り付けられる。

【0038】

高位側スイッチ３８２について、Ｄモードトランジスタのドレイン電極４３６は、コネクタ３４１を介して高電圧プレート３１１に電気的に接続され、Ｄモードトランジスタのゲート電極４３５およびＥモードトランジスタのソース電極４５１は、それぞれワイヤコネクタ３４０および３４２を介して、いずれも出力プレート３１２に電気的に接続される。低位側スイッチ３８３について、Ｄモードトランジスタのドレイン電極４３６’は、コネクタ３４３を介して出力プレート３１２に電気的に接続され、Ｄモードトランジスタのゲート電極４３５’およびＥモードトランジスタのソース電極４５１’は、それぞれワイヤコネクタ３４６および３４８を介して、いずれもグランドプレート３１３に電気的に接続される。

【0039】

任意選択で、電子モジュール３００は、電子コンポーネントが入れられたパッケージを含み、パッケージは、第１入力リード３７２、第２入力リード３７３、高電圧リード３９１、グランドリード３８３および出力リード３９２を含む。第１入力リード３７２は、高位側スイッチ３８２のＥモードトランジスタのゲート電極４５２に接続され、第２入力リード３７３は低位側スイッチ３８３のＥモードトランジスタのゲート電極４５２’に接続され、高電圧リード３９１は高電圧プレート３１１に接続され、グランドリード３９３はグランドプレート３１３に接続され、出力リード３９２は出力プレート３１２に接続される。

【0040】

図３Ａおよび３Ｂの電子モジュール３００によって形成されるハーフブリッジ回路の適切な動作を確実にするために、高電圧ノード３９１はＡＣグランドに維持されるべきである。すなわち、コンデンサ３７５の第１端子を高電圧プレート３１１に接続し、コンデンサ３７５の第２端子をグランドプレート３９３に接続することによって、ノード３９１はＤＣグランドノード３９３に容量結合可能である。図３Ａに示すように、コンデンサ３７５はビア３１４の一部の上方に直接的に配置可能である。スイッチ３８２または３８３のいずれかがオンまたはオフに切り替わると、回路の高位側および低位側における電圧を実質的に一定に維持するために必要な電流を提供するために、コンデンサ３７５は適宜充放電可能である。さらに、コンデンサ３７５は、容量性コンポーネントおよび抵抗性コンポーネントを含むハイブリッドコンデンサであってもよい。たとえば、コンデンサ３７５は、直列接続のコンデンサおよび抵抗として構成されてもよい。高電流動作に必要な大きいｄｉ／ｄｔのため、高位側スイッチまたは低位側スイッチのターンオフの間に、リンギングおよび電圧スパイクが発生し得る。典型的には、リンギング周波数は１００ｍＨｚの範囲内で観測可能である。このリンギングは、単なる結合解除コンデンサではなく、直列接続の抵抗およびコンデンサで減衰させるのが効果的である。３０Ａ周辺の動作電流では、容量値は．０１ｎＦから１００ｎＦの範囲内となる可能性があり、抵抗値は０．１オームから１００オームの範囲内となる可能性がある。設計者は、減衰が弱い条件に向けてバイアスするために、より高い抵抗値および容量値を選んでもよい。

【0041】

モジュール３００に比べ、改善された性能および信頼性と、低減された複雑さを提供可能な、別の電子モジュール５００の平面図および断面図を、それぞれ図５Ａおよび５Ｂに示す。モジュール５００は、その高位側スイッチおよび／または低位側スイッチ（５８２および５８３）について、それぞれ図６に示すカスコードスイッチ６００を利用する。以下により詳細に説明するように、スイッチ５８２および５８３に用いるカスコードスイッチ６００の設計により、モジュール５００において特定の外部コネクタを省略でき、結果として、モジュール５００の、低減された複雑さと、改善された性能および信頼性の双方が得られる。

【0042】

図６に示すように、モジュール５００で用いるカスコードスイッチ６００は、モジュール３００で用いるカスコードスイッチ４００に類似するが、新たな特徴が追加される。まず、ＩＩＩ－Ｎ材料構造６１８が形成される基板６１１は、導電性基板（たとえば、ｐ型ケイ素、ｎ型ケイ素、ｐ型ＧａＮ、ｎ型ＧａＮ、またはｎ型ＳｉＣから形成される）であり、基板は、基板が取り付けられるモジュール５００の上部金属層に電気的に接続される（すなわち短絡される）。

【0043】

加えて、高電圧Ｄモードトランジスタ６２３のゲート電極６３５は、ＩＩＩ－Ｎ材料構造６１８の一部を通って形成されるビアホール６３８（たとえば貫通エピビアまたはＴＥＶ）によって導電性基板６１１に電気的に接続される。ビアホール６３８は、図６において破線領域６３８によって示すように、ＩＩＩ－Ｎ材料構造６１８の厚さ全体を通って形成され基板６１１までずっと延びることができる。ゲート電極６３５の金属は、少なくとも部分的にビアホール６３８内に形成され、導電性基板６１１とオーミック接触し、これによって、ＩＩＩ－Ｎトランジスタ６２３のゲート電極６３５が導電性基板６１１に電気的に接続される。図６の破線領域は、２ＤＥＧチャネル６１９を通過するビアホール６３８を示すが、ビアホール６３８は、２ＤＥＧチャネル６１９がＤモードデバイスのソースおよびドレイン電極６３４および６３６との間で連続するような方法で形成される（たとえばビアホールはＩＩＩ－Ｎトランジスタの活性領域の外側となるＩＩＩ－Ｎ材料の部分内に形成されてもよい）。

【0044】

最後に、裏側金属層６１７（たとえばＴｉ／Ｎｉ／Ａｇ）は、任意選択で、導電性基板６１１の、ＩＩＩ－Ｎ材料構造６１８とは反対側すなわち裏側に形成されてもよい。裏側金属層６１７は、はんだ、はんだペースト、導電性エポキシ、導電性テープ、または、デバイス基板６１１の金属層に対する高品質の機械的、熱的、および電気的接続を可能にする他の適切な取付方法によって、基板６１１がモジュール５００内の基礎となる金属プレートに取り付けられるようにする、接着層として用いられ得る。

【0045】

図５Ａおよび５Ｂに戻り、ハーフブリッジモジュール５００を形成するために、第１カスコードスイッチ（スイッチ６００等）が出力プレート５１２に直接的に取り付けられて高位側スイッチ５８２を形成し、第２カスコードスイッチ（スイッチ６００等）がグランドプレート５１３に直接的に取り付けられて低位側スイッチ５８３を形成する。高位側スイッチ５８２について、Ｄモードトランジスタのゲート電極６３５はビアホール６３８によって導電性基板６１１に電気的に接続され、導電性基板は出力プレート５１２に直接的に取り付けられているので、外部コネクタ（図３Ａおよび３Ｂのコネクタ３４０等）の必要なく、ゲート電極６３５は出力プレート５１２に電気的に取り付けられる。同様に、低位側スイッチ５８３について、Ｄモードトランジスタのゲート電極６３５’はビアホールによって導電性基板に電気的に接続され、導電性基板はグランドプレート５１３に直接的に取り付けられているので、外部コネクタ（図３Ａおよび３Ｂのコネクタ３４６等）の必要なく、ゲート電極６３５’はグランドプレート５１３に電気的に取り付けられる。結果として、モジュール５００の組み立てが簡素化され、回路インダクタンスが低減し、スイッチングノイズおよびＥＭＩが低減する。

【0046】

完全のため、モジュール５００と、モジュール５００において用いられるカスコードスイッチ６００との、他の態様および特徴は以下の通りである。図６を参照して、カスコードスイッチ６００は、高電圧Ｄモードトランジスタ６２３のソースパッド６３４上に直接的に取り付けられる低電圧Ｅモードトランジスタ６２２を含み、Ｅモードトランジスタ６２２のドレインパッド６５３は、Ｄモードトランジスタ６２３のソース電極６３４に直接的に接着される。Ｅモードトランジスタ６２２は、たとえばケイ素ＦＥＴであり、Ｄモードトランジスタは、たとえばＩＩＩ－Ｎ ＨＥＭＴである。カスコードスイッチ６００は、単一の高電圧ＥモードＩＩＩ－Ｎトランジスタと同様に動作可能であり、多くの場合において、単一の高電圧ＥモードＩＩＩ－Ｎトランジスタと同一または同様の出力特性を実現する。Ｄモードトランジスタ６２３は、Ｅモードトランジスタ６２２より大きい降伏電圧を有する（たとえば少なくとも３倍大きい）。カスコードスイッチ６００がオフ状態にバイアスされている間にブロック可能な最大電圧は、少なくとも、Ｄモードトランジスタ６２３の最大ブロック電圧または降伏電圧と同じ大きさとすることができる。

【0047】

Ｅモードトランジスタ６２２は、半導体本体層６５５を含む。トランジスタ６２２は、さらに、半導体本体層６５５の第１側にＦＥＴソース電極６５１およびＦＥＴゲート電極６５２を含み、半導体本体層６５５の第２側（ＦＥＴソース電極６５１と反対側）にＦＥＴドレイン電極６５３を含む。

【0048】

Ｄモードトランジスタ６２３は、導電性基板６１１上に成長したＩＩＩ－Ｎ材料構造６１８（たとえばＧａＮおよびＡｌＧａＮの組み合わせ）を含み、これはたとえば、ケイ素（たとえばｐ型またはｎ型Ｓｉ）、ＧａＮ（たとえばｐ型またはｎ型ＧａＮ）、ｎ型ＳｉＣ、または他の任意の十分に導電性の基板であってもよい。

【0049】

ＩＩＩ－Ｎ材料構造６１８は、基板６１１上に成長したＩＩＩ－Ｎバッファ層６１２（たとえばＧａＮまたはＡｌＧａＮ）を含み得る。バッファ層６１２は、絶縁性に、または、意図しないｎ型キャリアを実質的に含まずに、レンダリングすることができる。バッファ層６１２は、全体が実質的に均一な組成を有してもよく、組成が変化してもよい。バッファ層６１２の厚さおよび組成は、高電圧用途に対して最適化されてもよい。すなわち、バッファ層は、それが使用される回路における最大電圧または高電圧供給に等しい電圧をブロックできる。たとえば、バッファ層６１２は６００Ｖより大きい電圧または９００Ｖより大きい電圧をブロック可能であってもよい。バッファ層６１２の厚さは２μｍより大きくすることができる。たとえばＩＩＩ－Ｎバッファ層は５μｍと１０μｍとの間の厚さを有してもよい。

【0050】

ＩＩＩ－Ｎ材料構造は、さらに、ＩＩＩ－Ｎバッファ層６１２の上方にＩＩＩ－Ｎチャネル層６１３（たとえばＧａＮ）を含んでもよく、ＩＩＩ－Ｎチャネル層６１３の上方にＩＩＩ－Ｎ障壁層６１４（たとえばＡｌＧａＮ、ＡｌＩｎＮまたはＡｌＧａＩｎＮ）を含んでもよい。ＩＩＩ－Ｎ障壁層６１４のバンドギャップは、ＩＩＩ－Ｎチャネル層６１３のバンドギャップより大きい。ＩＩＩ－Ｎチャネル層６１３は、ＩＩＩ－Ｎ障壁層６１４とは異なる組成を有し、ＩＩＩ－Ｎ障壁層６１４の厚さおよび組成は、ＩＩＩ－Ｎチャネル層６１３に、層６１４および６１３の界面に隣接して２次元電子ガス（２ＤＥＧ）チャネル６１９（図６に破線により示す）が誘導されるように選択される。

【0051】

典型的には、ＩＩＩ－Ｎ高電子移動度トランジスタ（ＨＥＭＴ）は、リアクター内で有機金属化学気相成長法（ＭＯＣＶＤ）または分子ビームエピタキシー（ＭＢＥ）によって成長したエピタキシャル（すなわちエピ）ＩＩＩ－Ｎ材料構造から形成される。図６に示すデバイスのように、ＩＩＩ－Ｎ材料構造は、ＩＩＩ族極性（たとえばＧａ極性）配向（たとえば［０ ０ ０ １］（Ｃ面）配向）で成長してもよい。代替的に、ＩＩＩ－Ｎ ＨＥＭＴは、Ｎ極性（すなわちＮ面）配向（たとえば［０ ０ ０ －１］配向（図示しない）等）で成長したＩＩＩ－Ｎ材料構造上に形成されてもよい。Ｎ極性デバイスにおいて、ＩＩＩ－Ｎ障壁層は、ＩＩＩ－Ｎバッファ層の上方にあってもよく、ＩＩＩ－Ｎチャネル層はＩＩＩ－Ｎ障壁層の上方にあってもよい。Ｎ極性ＩＩＩ－Ｎ材料は、ＩＩＩ族極性ＩＩＩ－Ｎ材料とは反対方向に分極場を有し、したがって、ＩＩＩ族極性構造を用いては形成できないＩＩＩ－Ｎデバイス構造の実施を可能にする。

【0052】

絶縁層６１５（たとえば誘電層）は、ＩＩＩ－Ｎ材料構造６１８の上表面の上方に成長または堆積される。絶縁層６１５は、たとえば酸化アルミニウム（Ａｌ_２Ｏ_３）、二酸化ケイ素（ＳｉＯ_２）、Ｓｉ_ｘＮ_ｙ、Ａｌ_１－ｘＳｉ_ｘＮ、Ａｌ_１－ｘＳｉ_ｘＯ、Ａｌ_１－ｘＳｉ_ｘＯＮまたは他の任意のワイドバンドギャップ絶縁体から形成されてもよく、またはこれらを含んでもよい。絶縁層１１５は単一層として図示されるが、代替的に、単一の合成絶縁層を形成するために様々な処理工程の間に堆積されるいくつかの層および／または材料からなるよう形成されてもよい。絶縁層１８は、全体が一定であってもよいし、種類が変化する絶縁材料から形成されてもよい。

【0053】

ソース電極６３４およびドレイン電極６３６は、デバイス６２３がラテラルＩＩＩ－Ｎデバイスとして特徴づけられるように、Ｄモードトランジスタ６２３の基板と反対側上に形成される（すなわち、ソースおよびドレインはデバイスの同じ側上にあり、電流はソース６３４とドレイン６３６との間でデバイスを通って横方向に流れる）。ソースおよびドレイン電極６３４，６３６は、それぞれ複数の金属層からなるスタックから形成されてもよい。各金属スタックは、たとえばＴｉ／Ａｌ／Ｎｉ／Ａｕ、Ｔｉ／Ａｌ、または他の適切な金属層のスタックであってもよい。

【0054】

Ｄモードトランジスタ６２３はさらにゲート電極６３５を含む。図６に示すように、ゲート電極６３５は、絶縁層６１５が少なくとも部分的にゲート電極およびＩＩＩ－Ｎ材料構造６１８の間にあるように形成され得る。ゲート電極４３５は、金属スタック等の適切な導電性材料から形成されてもよい（たとえばチタン／アルミニウム（Ｔｉ／Ａｌ）またはニッケル／金（Ｎｉ／Ａｕ））。

【0055】

低電圧Ｅモードデバイス６２２は、高電圧ＤモードＩＩＩ－Ｎデバイス６２３に電気的に接続されてカスコードスイッチ６００を形成する。ここで、Ｅモードトランジスタ６２２のドレイン電極６５３は、ＩＩＩ－Ｎトランジスタ６２３のソース電極６３４に直接的に接触して（たとえば取り付けられて）電気的に接続される。Ｅモードトランジスタ６２２のドレイン電極６５３は、Ｄモードトランジスタ６２３のソース電極６３４に接続されてもよい（たとえば、はんだ、はんだペースト、導電性エポキシ、導電性テープ、または、ＦＥＴドレイン電極６５３およびＤモードトランジスタのソース電極６３４の間の高品質の機械的、熱的、および電気的接続を可能にする他の適切な取付方法によって）。Ｅモードトランジスタ６２２は、図６に示すように２ＤＥＧチャネル６１９の上方に取り付けられてもよいし、または、デバイス６２２は、ＦＥＴ６２２が２ＤＥＧチャネル層の上方に来ないように、部分的または全体的にデバイスの活性領域の外側の領域に取り付けられてもよい。

【0056】

図５Ａおよび５Ｂに戻り、モジュール５００は、モジュールのベース基板となり得る直接接着銅（ＤＢＣ）基板５１０（図５Ｂに最もよく示される）を含む。ＤＢＣ基板５１０は、絶縁性（たとえばセラミック）基板５１５を含み、これに、上部金属層（たとえば銅）が、少なくとも、高電圧プレートとして機能する第１部分５１１と、出力プレートとして機能する第２部分５１２と、グランドプレートとして機能する第３部分５１３とにパターン化されている。各部分５１１、５１２および５１３は、上部金属層を通って形成される溝５１４によって互いに電気的に絶縁される。ＤＢＣ基板５１０は、任意選択で、上部金属層（５１１／５１２／５１３）に対して絶縁基板５１５の反対側に裏側金属層５１６を含んでもよい。任意選択で、グランドプレート５１３は、絶縁性基板５１５を通って金属ビアホール５１７を形成することにより、裏側金属層５１６に電気的に接続されてもよい。高位側スイッチ５８２および低位側スイッチ５８３は、それぞれ図６に示すカスコードスイッチである。高位側スイッチ５８２は、出力プレート５１２上に直接的に取り付けられ、低位側スイッチ５８３はグランドプレート５１３上に直接的に取り付けられる。

【0057】

高位側スイッチ５８２について、Ｄモードトランジスタのドレイン電極６３６は、コネクタ５４１を介して高電圧プレート５１１に電気的に接続され、Ｅモードトランジスタのソース電極６５１は、ワイヤコネクタ５４２を介して、出力プレート５１２に電気的に接続される。低位側スイッチ５８３について、Ｄモードトランジスタのドレイン電極６３６’は、コネクタ５４３を介して出力プレート５１２に電気的に接続され、Ｅモードトランジスタのソース電極６５１’は、ワイヤコネクタ５４４を介して、グランドプレート５１３に電気的に接続される。コネクタ５４１～５４４は、単一のワイヤボンディング（図示）、複数の並列のワイヤボンディング、リボン、導電性金属クリップ、または導電材料（たとえばアルミニウム（Ａｌ）、金（Ａｕ）、銅（Ｃｕ）、または他の適切な材料）を含む他のコネクタを備えてもよい。

【0058】

任意選択で、電子モジュール５００は、電子コンポーネントが入れられたパッケージを含み、パッケージは、第１入力リード５７２、第２入力リード５７３、高電圧リード５９１、グランドリード５９３および出力リード５９２を含む。第１入力リード５７２は、高位側スイッチ５８２のＥモードトランジスタのゲート電極６５２に接続され、第２入力リード５７３は低位側スイッチ５８３のＥモードトランジスタのゲート電極６５２’に接続され、高電圧リード５９１は高電圧プレート５１１に接続され、グランドリード５９３はグランドプレート５１３に接続され、出力リード５９２は出力プレート５１２に接続される。

【0059】

図５Ａおよび５Ｂの電子モジュール５００によって形成されるハーフブリッジ回路の適切な動作を確実にするために、高電圧ノード５９１はＡＣグランドに維持されるべきである。すなわち、コンデンサ５７５の第１端子を高電圧プレート５１１に接続し、コンデンサ５７５の第２端子をグランドプレート５９３に接続することによって、ノード５９１はＤＣグランドノード５９３に容量結合可能である。図５Ａに示すように、コンデンサ５７５はビア５１４の一部の上方に直接的に配置可能である。スイッチ５８２または５８３のいずれかがオンまたはオフに切り替わると、回路の高位側および低位側における電圧を実質的に一定に維持するために必要な電流を提供するために、コンデンサ５７５は適宜充放電可能である。さらに、コンデンサ５７５は、容量性コンポーネントおよび抵抗性コンポーネントを含むハイブリッドコンデンサであってもよい。たとえば、コンデンサ５７５は、直列接続のコンデンサおよび抵抗を含む単一のコンポーネントとして構成されてもよい。高電流動作に必要な大きいｄｉ／ｄｔのため、高位側スイッチまたは低位側スイッチのターンオフの間に、リンギングおよび電圧スパイクが発生し得る。典型的には、リンギング周波数は１００ｍＨｚの範囲内で観測可能である。このリンギングは、単なる結合解除コンデンサではなく、直列接続の抵抗およびコンデンサで減衰させるのが効果的である。３０Ａ周辺の動作電流では、容量値は０．１ｎＦより大きい可能性があり、たとえば０．１ｎＦから１００ｎＦの範囲内となる可能性があり、抵抗値は０．１オームより大きい可能性があり、たとえば０．１オームから１００オームの範囲内となる可能性がある。設計者は、減衰が弱い条件に向けてバイアスするために、より高い抵抗値および容量値を選んでもよい。

【0060】

図７Ａ、７Ｂおよび７Ｃは、図１Ａのハーフブリッジと同様のハーフブリッジ降圧コンバータ回路を動作させるための３つの異なるモードを示す。ハーフブリッジ回路は、高電圧ノード１１１に接続された高位側スイッチ１０２と、グランドノード１１３に接続された低位側スイッチ１０３とを含む。インダクタ１０４が、ノード１１２（低位側スイッチ１０３と高位側スイッチ１０２との間にある）と、回路の出力ノードＶ_ＯＵＴとの間に接続される。第１コンデンサ１０６が、高電圧ノード１１１とＤＣグランド１１３との間に接続される。第２コンデンサ１０７が、回路の出力ノードＶ_ＯＵＴと、ＤＣグランド１１３との間に接続される。低位側スイッチ１０３および高位側スイッチ１０２は、降圧コンバータ回路の効率を改善する特性を有するよう選択される。具体的には、スイッチ１０２および１０３は、低いオン抵抗（Ｒ_{ＤＳ（ＯＮ）}）および低いスイッチング損失を有するべきである。スイッチ１０２および／または１０３は、たとえば図２のカスコードスイッチ２００を伴って形成されてもよい。または、スイッチ１０２および／または１０３は、図５Ａのハーフブリッジモジュール５００内に組み立てられた図６のカスコードスイッチ６００として実装されてもよい。

【0061】

図７Ａ～７Ｃの降圧コンバータハーフブリッジは、以下のように動作可能である。図７Ａを参照して、第１動作モードにおいて、高位側スイッチ１０２のゲートがオンにバイアスされ（すなわちＶ_ＧＳ１０２＞Ｖ_ＴＨ）、低位側スイッチ１０３のゲートがオフにバイアスされる（すなわちＶ_ＧＳ１０３＜Ｖ_ＴＨ）。電流９７は、高電圧ノード１１１から順方向に高位側スイッチ１０２を通ってノード１１２へと流れる。この電流は低位側スイッチ１０３によってブロックされ、電流経路９７によって示すようにインダクタ１０４を通って流れる。デバイスが第１動作モードにおいて動作している間に、高位側スイッチ１０２のゲート・ソース電圧が低またはオフに切り替えられ（すなわちＶ_ＧＳ１０２＜Ｖ_ＴＨ）、スイッチ１０２および１０３の双方のゲートがオフにバイアスされた場合には、ハーフブリッジは図７Ｂに示す第２動作モードに切り替わる。電流はインダクタ１０４を通って流れ続けなければならない。

【0062】

図７Ｄおよび７Ｅは、カスコードスイッチ（図２のカスコードスイッチ２００等）の回路概略を示し、また、カスコード構成に内在する様々な寄生インダクタンスおよび容量も示す。ＤモードＩＩＩ－Ｎトランジスタ２２３の寄生ゲート・ドレイン容量（Ｃ_ＧＤ）を、コンデンサ５７として示す。ＥモードＦＥＴ２２２の内蔵ボディダイオードをダイオード２３７によって示す。ＥモードＦＥＴ２２２のソース接続の寄生インダクタンスをインダクタ５４として示し、ＤモードＩＩＩ－Ｎトランジスタ２２３のゲート接続の寄生インダクタンスをインダクタ５３として示す。図７Ｄおよび７Ｅの回路がハーフブリッジモジュール（図３Ａのモジュール３００と同様）内の低位側スイッチ３８３として実装される場合には、インダクタ５４はＥモードトランジスタのソース４５１’からグランドプレート３１３へと接続するワイヤ（たとえば図３Ａのワイヤ３４８）のインダクタンスを表す。スイッチ３８３のＤモードトランジスタのゲート電極４３５’をスイッチ３８３のＥモードトランジスタのソース電極４５１’に接続するために、Ｄモードトランジスタのゲート電極４３５’をグランドプレート３１３に接続するために、外部ゲートワイヤコネクタ３４６が用いられる。このゲートワイヤコネクタ３４６の結果として、Ｄモードトランジスタのゲート電極４３５とグランドプレート３１３との間に実質的なインダクタンス（図７Ｄのインダクタ５３によって表す）が生じる。寄生インダクタンス５３および５４は、モジュールのターンオン時間およびターンオフ時間を低下させ、スイッチング損を増加させ、これによって回路の性能を劣化させる可能性がある。

【0063】

図７Ｄは、図７Ａおよび図７Ｂに示す第１動作モードと第２動作モードとの間の遷移時間Ｔ_１中の、低位側スイッチ１０３のカスコード構成を通る詳細な電流経路を示す。遷移時間Ｔ_１中に、ノード１１２の電圧（図７Ａ～図７Ｂに示す）が負になるまで低下し、図７Ｄの電流経路Ｉ_ＡＣによって示されるように、変位電流がＤモードＩＩＩ－Ｎトランジスタ２２３の寄生ゲート・ドレインコンデンサ５７を通って流れる。ノード１１２の電圧が十分に負になると、低位側スイッチ１０２のゲートはオフにバイアスされているが（すなわちＶ_ＧＳ＜Ｖ_ＴＨ）、ＥモードＦＥＴトランジスタ２２２の内蔵ボディダイオード２３７はオンに切り替わり、スイッチ１０３はオフから逆導通状態となる。これは逆導通モード（すなわちフリーホイールダイオードモード）と呼ばれる。遷移時間Ｔ_１の終了時点において、スイッチ１０３はオフから逆導通に遷移し、電流は、Ｄモードトランジスタ２２３のゲート・ドレインコンデンサ５７を通る変位電流（図７Ｄに示す）から、Ｅモードトランジスタ２２２の内蔵ボディダイオード２３７およびＤモードトランジスタ２２３のチャネルを通って流れる逆ＤＣ電流（図７Ｅの電流経路Ｉ_ＤＣによって示す）へと、急激に遷移する。

【0064】

インダクタ１０４を通る動作電流が高い場合には、電流経路遷移はＤモードトランジスタ２２３のゲートにわたって電圧スパイクおよびリンギングを起こす場合がある。この電圧スパイクは、Ｄモードトランジスタのゲート誘電体（たとえば絶縁層４１５または６１５）に電荷を注入し、Ｄモードトランジスタのチャネルオン抵抗（Ｒ_ＯＮ）の増加につながり、これによってカスコードスイッチ３８３のオン抵抗を増加させる。インダクタ１０４内の電流は連続的でなければならないので、スイッチ１０３のゲートがオフにバイアスされている場合でも、図７Ｂの回路にはスイッチ１０３の逆導通は発生する。

【0065】

図７Ｃに戻り、図７Ｂに示すように高位側１０２のゲートがオフに切り替わった後、低位側スイッチ１０３がオンに切り替わり（すなわちＶ_ＧＳ＞Ｖ_ＴＨ）、降圧コンバータを第３動作モードで動作させ、電流９８は第２モードとは逆方向に低位側スイッチ１０３を通って流れ続け、ただし低位側スイッチ１０３はオンにバイアスされる。第３動作モードの間に低位側スイッチをオンにバイアスすることにより、Ｅモードトランジスタ２２２にかかる逆方向の電圧降下は、第２動作モードに比べて低減され、第２動作モードに比べて高い効率が可能となる。高電圧ノード１１１が偶発的にグランドノード１１３に短絡することを防止するために、高位側スイッチ１０２をオフにする時刻と低位側スイッチ１０３をオンにする時刻との間に十分な不感時間が用いられる。

【0066】

低位側スイッチ１０３の、逆導通モード中の性能を決定するために、カスコードスイッチおよび関連するモジュールの設計は重要な要因になり得る。デバイス６００をハーフブリッジモジュール５００内に低位側デバイス１０３として実装することによって、また、これによってスイッチ５８３のＤモードトランジスタとモジュール５００内のグランドプレート５１３との間の外部ゲートワイヤ接続（図３Ａのワイヤ３４６等）を不要とすることによって（Ｄモードトランジスタのゲートはビアホール６３８を通してグランドプレート５１３に接続されているので）、ハーフブリッジモジュール内の寄生インダクタンス（図７Ｄのインダクタ５３によって示す）が低減される。これによって、第１動作モードと第２動作モードとの間の電流経路遷移中にスイッチ５８３のＤモードトランジスタのゲートが受ける電圧スパイクおよびリンギングが低減される。驚くべきことに、非常に高い逆ＤＣ電流で動作する場合に、外部ゲートワイヤを有する従来のモジュールに比べ、スイッチのチャネルオン抵抗の劣化（すなわち増加）が実質的に低減されるということが示された。この結果は予想外であった。デプリーションモードトランジスタからモジュールスイッチング性能へのゲートワイヤインダクタンスの寄与は、この経路を流れるＤＣ電流が存在せず、低位側スイッチのデプリーションモードトランジスタのゲート電圧は通常グランドにピンされることから、本発明者らには無視可能であると考えられた。オン抵抗におけるこの劣化は、一般的には電流コラプスまたは分散と呼ばれ、ハーフブリッジ回路におけるＩＩＩ－Ｎデバイスの実装にとって大きな懸念事項である。カスコードスイッチ６００がハーフブリッジモジュール５００に低位側スイッチ５８３として実装されると、スイッチ５８３は第２動作モードおよび第３動作モードの間に５０Ａ（さらには７０Ａ）より大きい逆ＤＣ電流で動作可能でありつつ、オン抵抗の増加をほとんど示さない。たとえば、オン抵抗の増加は、第１動作モードに比べて５％未満となり得る。外部ゲートワイヤ接続を有する従来のモジュールは、逆ＤＣ電流が３０Ａ以下で動作していても、典型的にはオン抵抗の３０％以上の増加を示す可能性がある。低位側スイッチ５８３は、第１動作モードの間に、６００Ｖより大きい電圧をブロック可能である。

【0067】

加えて、高位側スイッチ５８２は、特定のスイッチング手順の間に、逆導通モードで動作可能である。ここで、カスコードスイッチ５８２のＤモードＩＩＩ－Ｎトランジスタと出力プレート５１２とのゲート接続は、ビアホール６３８を通って接続され、電子モジュールの寄生インダクタンスはさらに低減される。これによって、逆導通モードに切り替わる際の電流経路遷移中にカスコードスイッチ５８２が受ける電圧スパイクおよびリンギングがさらに低減される。

【0068】

図８は、図５Ａのモジュール５００に比べ、高電圧プレート８１１、出力プレート８１２およびグランドプレート８１３のよりコンパクトな配置を可能にする代替的なＤＢＣ８１０レイアウトを有する図５Ａの集積電子ハーフブリッジモジュール５００と同様のハーフブリッジ回路を形成する集積電子モジュール８００の上面図である。これにより、電子モジュールサイズおよびフットプリントが低減され、コストが低減される。また、モジュール８００は、高位側ソース検知ノード８９６と、低位側ソース検知ノード８９７とを含む。図５Ａには示さないが、モジュール５００も検知ノード８９６および８９７を含んでもよい。高位側ソース検知ノード８９６は出力プレート８１２に接続され、低位側ソース検知ノード８９７はグランドプレート８１３に接続される。第１入力リード８７２、高位側ソース検知ノード８９６、第２入力リード８７３、および低位側ソース検知ノード８９７（集合的にゲートノード）は、モジュール８００の第１側から延びており、すべてのゲートノードがモジュールの同じ側から延びて外部のゲートドライバに接続されるよう構成される。いくつかの例では、高位側ゲートノードは高位側ゲートドライバに接続されてもよく、低位側ゲートノードは低位側ゲートドライバに接続されてもよい。高電圧ノード８９１、グランドノード８９３および出力ノード８９２は、モジュール８００の、第１側とは反対側の第２側から延びて、高電圧ノード８９１は回路高電圧供給に接続されるよう構成され、グランドノード８９３は回路グランドに接続されるよう構成され、出力ノード８９２は誘導性要素または回路負荷に接続されるよう構成される。高位側スイッチ８８２は、モジュール８００の低位側スイッチ８８３に比べて９０°の回転をもって配置されて、モジュールコンポーネントのよりコンパクトな配置を可能にし、また、ＤＢＣ８１０へのより短いワイヤボンド接続を可能にする。とくに、高位側スイッチ８８２において、ソース電極６３４およびドレイン電極６３４は第１軸に沿って配置され、一方で、低位側スイッチ８８３において、ソース電極６３４’およびドレイン電極６３４’は第１軸と直交する第２軸に沿って配置される。

【0069】

図９は、表面取り付けパワーデバイス（すなわちＳＭＰＤ）タイプのパッケージに集積されるハーフブリッジ回路を形成する集積電子モジュール９００の上面図である。電子モジュール６００内に構成されるハーフブリッジ回路は、図５Ａのモジュール５００と類似するが、ＤＢＣ９１０上の追加の金属ルーティング層と、ソース検知ピンおよびゲート接続フェライトビーズを収容するコネクタリードとを含む。電子モジュール９００は、高位側スイッチ５８２と、低位側スイッチ５８３とを含み、これは図５Ａのモジュール５００と同一であってもよい。モジュール９００は、高電圧プレート９１１と、出力プレート９１２と、グランドプレート９１３とを含むＤＢＣ９１０を含み、各プレートは、ＤＢＣ９１０の上部金属層に形成された溝９１４によって分離される。ＤＢＣ９１０は、図５Ａおよび図５ＢのＤＢＣ５１０と同様の態様で構築可能であるが、溝９１４からの分離パターンの結果として、代替的な上部金属層構成を生じる。電子モジュール９００はさらに、高電圧プレート９１１に接続される高電圧リード９９１と、出力プレート９１２に接続される出力リード９９２と、グランドプレート９１３に接続されるグランドリード９９３とを含む。電子モジュール９００はさらに、第１入力リード９６１（これは複数のリードであってもよい）、高位側ソース検知リード９６２、第２入力リード９６３（これは複数のリードであってもよい）、および低位側ソース検知リード９６４を含む。モジュール９００は、図５Ａのモジュール５００と同様に、高電圧プレート９１１とグランドプレート９１３との間に接続されるハイブリッドコンデンサ５７５を含む。

【0070】

図９は、さらに、任意選択の高位側フェライトビーズ６８および任意選択の低位側フェライトビーズ６９を含む。高位側フェライトビーズ６８は、第１入力リード９６１に電気的に結合された第１端子と、高位側ゲートコネクタ６５の第１側に電気的に結合された第２端子とを含む。高位側ゲートコネクタ６５は、カスコードスイッチ５８２のＥモードトランジスタのゲート電極に接続された第２側を含む。低位側フェライトビーズ６９は、第２入力リード９６３に電気的に結合された第１端子と、低位側ゲートコネクタ６７の第１側に電気的に結合された第２端子とを含む。低位側ゲートコネクタ６７は、カスコードスイッチ５８３のＥモードトランジスタのゲート電極に接続された第２側を含む。電子モジュール９００は、さらに、高位側ソース検知ノード９６２に電気的に接続された第１側と、出力プレート９１２に電気的に接続された第２側とを有するソース検知コネクタ６６を含む。コネクタ６６は、グランドプレート９１３をブリッジし、高位側ソース検知ノード９６２が高位側スイッチ５８２のソースと同じ電位になるようにするために用いられる。コネクタ６５、６６および６７は、単一のワイヤボンディング（図示）、複数の並列のワイヤボンディング、リボン、導電性金属クリップ、または導電材料（たとえばアルミニウム（Ａｌ）、金（Ａｕ）、銅（Ｃｕ）、または他の適切な材料）を含む他のコネクタを備えてもよい。

【0071】

図９に示すように、高位側スイッチ５８２は、出力プレート９１２に直接的に取り付けられており、結果として、外部ワイヤコネクタを用いることなく、カスコードスイッチ５８２のＤモードＩＩＩ－Ｎトランジスタのゲートが、カスコードスイッチ５８２の基板を介して、出力プレート９１２に直接的に電気的に接続される。また、低位側スイッチ５８３は、グランドプレート９１３に直接的に取り付けられており、結果として、外部ワイヤコネクタを用いることなく、カスコードスイッチ５８３のＤモードＩＩＩ－Ｎトランジスタのゲートが、スイッチ５８３の基板を介して、グランドプレート９１２に電気的に接続される。ハイブリッドコンデンサ５７５が、第１入力リード９３１と高位側スイッチ５８２との間で、モジュール９００の入力側に接続される。ＳＭＰＤタイプのパッケージにカスコードスイッチ５８２および５８３を集積することにより、産業基準パワーデバイスパッケージへの、ハーフブリッジ回路の簡素化された効率的な集積が可能となる。

【0072】

図１０は、集積された電子モジュール１０００の上面図であり、図９の電子モジュール９００と類似するが、図９に示すモジュールの入力側と比較すると、モジュール１０００は、モジュール１０００の出力側のグランドプレート１０１３および高電圧プレート１０１１の間にハイブリッドコンデンサ１０７５を接続する。モジュール１０００は、高電圧プレート１０１１と、出力プレート１０１２と、グランドプレート１０１３とを含むＤＢＣ１０１０を含み、各プレートは、ＤＢＣ１０１０の上部金属層内に形成される溝１０１４によって分離される。ＤＢＣ１０１０は、図５Ａおよび図５ＢのＤＢＣ５１０と同様の態様で構築可能であるが、溝１０１４からの分離パターンの結果として、代替的な上部金属層構成を生じる。ここで、高位側スイッチ５８２およびソース検知リード９６２は、いずれも第１出力プレート１０１２に直接的に接続され、図６のコネクタ６６は省略される。モジュール１０００のコネクタ６６’は、出力プレート１０１２に接続される第１側と、出力プレート１０１２’に接続される第２側とを有する。出力ノード９９２は第２出力プレート１０１２’に直接的に接触し、これによって、出力ノード９９２とカスコードスイッチ５８２のソースとが同じ電位となる。

【0073】

図１１は、集積電子モジュール１１００の上面図であり、図１０の電子モジュール１０００に類似するが、モジュール１１００は、高電圧プレート１１１１とグランドプレート１１１３に接続するために、直列に接続された２つの別々のコンポーネントとして、コンデンサ１１７４および抵抗器１１７５を含み（単一のハイブリッドコンポーネント１０７５を用いるモジュール１０００とは異なる）、これによって、高電圧プレート１１１１をＤＢＣ１１１０のＡＣグランドに維持する。２つの別々のコンポーネントを用いることにより、パッケージの性能を変更するために、回路設計者によって用いられる追加のコンポーネントの選択が可能となる。加えて、コンデンサ１１７４および抵抗器１１７５の相対的な順序は交換可能である。

【0074】

図１２は、集積電子モジュール１２００の上面図であり、図１０の電子モジュール１０００に類似するが、モジュール１２００は、ソースフェライトビーズ１２６６（高位側スイッチ５８２のソース電圧に電気的に結合される第１端子と、出力リード９９２に電気的に結合される第２端子とを有する）を用いて実装される。ソースフェライトビーズ１２６６は、当該フェライトビーズが、図１０のコネクタ６６’と同様に高電圧プレート１０１１をブリッジするよう実装可能である。コネクタ６６’の使用に代えてソースフェライトビーズ１２６６でモジュール１２００を実装することにより、出力ノードにおいて電圧リンギングおよび他のノイズを抑制することに寄与し、これによって、ハーフブリッジモジュールの動作がさらに改善可能である。

【0075】

図１３Ａおよび図１３Ｂは、モジュール９００～１２００について使用可能な、完全にカプセル化されたＳＭＰＤタイプのパッケージの外部レンダリングの、それぞれ側面図および上面図を示す。カプセル化されたパッケージは、モールド化合物１３１１（プラスチック、エポキシ、金属または集積電子モジュールの各コンポーネントを気密にシールし電気的にカプセル化するための他の適切な材料）を含む。

【0076】

集積電子モジュール９００、１０００、１１００および１２００は、表面取り付けパワーデバイス（ＳＭＰＤ）パッケージタイプを示すが、クアッドフラットノーリード(quad flat no-lead)（ＱＦＮ）または無損失パッケージ(loss-free package)（ＬＦＰＡＫ）、または、高位側５８２および低位側スイッチ５８３を適切に収容してハーフブリッジ回路を形成可能な他のタイプの適切なモジュールパッケージ、等の代替的なモジュールパッケージも使用可能である。モジュール９００～１２００の各コンポーネントは、設計者およびパッケージタイプのニーズに最もよく適合する態様で配置または配列可能である。

【0077】

図１４は、集積電子モジュール１４００の上面図であり、図５Ａの電子モジュール５００に類似するが、モジュール１４００は、並列に接続された２つの高位側スイッチ（５８２および５８２ａ）と、並列に接続された２つの低位側スイッチ（５８３および５８３ａ）とを用いて実装される。コネクタ４１ａが、高電圧プレート１１を、高位側スイッチ５８２ａの各Ｄモードトランジスタのドレイン電極３６ａに接続する。コネクタ４２ａが、高位側スイッチ５８２ａのＥモードトランジスタのソース電極５１ａを、出力プレート１２に接続する。コネクタ４３ａが、出力プレート１２を低位側スイッチ５８３ａのＤモードトランジスタのドレイン電極３６ａ’に接続し、コネクタ４４ａが、低位側スイッチ５８３ａのＥモードトランジスタのソース電極５１ａ’を、グランドプレート１３に接続する。第１入力リード５７２は、高位側スイッチ５８２および５８２ａそれぞれのＥモードトランジスタのゲート電極に接続され、第２入力リード５７３は、低位側スイッチ５８３および５８３ａそれぞれのＥモードトランジスタのゲート電極に接続される。ここで、第１高位側スイッチ５８２の基板および第２高位側スイッチ５８２ａの基板は、いずれも、出力プレート１２を形成するＤＢＣ１４１０の上部金属層の同じ部分に接触して電気的に接続される。また、第１低位側スイッチ５８３の基板および第２低位側スイッチ５８３ａの基板は、いずれも、グランドプレート１３を形成するＤＢＣ１４１０の上部金属層の同じ部分に接触して電気的に接続される。並列に接続された複数のスイッチを、上部金属層の同じ部分に取り付けてモジュール１４００を構成することにより、モジュールの動作性能が改善され、全体的な定格パワーをはるかに高くできる。

【0078】

モジュール１４００の動作中、第１入力リード５７２がオンまたはオフに切り替わると、スイッチ５８２および５８２ａの双方が同時にオンまたはオフに切り替わる。同様に、第２入力リード５７３がオンまたはオフに切り替わると、スイッチ５８３および５８３ａの双方が同時にオンまたはオフに切り替わる。典型的には、複数の分散コンポーネントを用いてハーフブリッジ回路を並列化すると、高速でスイッチングされる場合に回路整合問題を起こし得る外部ルーティングワイヤが用いられる。これらのスイッチングトランジスタを同じ電子モジュールに集積することにより、スイッチング不整合問題が緩和され、全体的な回路性能が改善され得る。図１４には２つの高位側スイッチおよび２つの低位側スイッチを示すが、たとえば３つまたは４つの高位側スイッチおよび低位側スイッチを並列に接続してもよい。理論的には、このようにして並列化可能なスイッチの数に制限はない。

【0079】

図１Ｂに戻り、三相フルブリッジ回路１２０の回路概略が示されている。回路１２０内の３つのハーフブリッジ１２２、１２４および１２６はそれぞれ、集積電子モジュール（たとえば本明細書で説明する電子モジュール３００～１４００）を用いて実装可能である。

【0080】

図１５は、集積三相フルブリッジ回路（たとえば図１Ｂの回路１２０）を単一パッケージ内に含む電子モジュール１５００の上面図である。第１相ハーフブリッジ回路は、高位側スイッチ８２および低位側スイッチ８３を含む。第２相ハーフブリッジ回路は、高位側スイッチ８２’および低位側スイッチ８３’を含む。第３相ハーフブリッジ回路は、高位側スイッチ８２’’および低位側スイッチ８３’’を含む。高位側スイッチおよび低位側スイッチは、すべて図６のカスコードスイッチ６００を用いて実装可能である。モジュール１５００はＤＢＣ層１５１０を含み、ＤＢＣ１５１０の上部金属層は、ＤＢＣ１５１０の上部金属層を通って形成される溝１５１４によって分離される少なくとも５つの部分にパターン化される。第１部分は、高電圧プレート１４として機能し、これは高電圧リード９１を介してＤＣ高電圧に接続されるよう構成される。第２部分は、出力プレート１５として機能し、これは第１相の出力ノード９２に接続される。第３部分は、出力プレート１６として機能し、これは第２相の出力ノード９２’に接続される。第４部分は、出力プレート１７として機能し、これは第３相の出力ノード９２’’に接続される。第５部分は、グランドプレート１８として機能し、これはグランドリード９３を介してＤＣグランドに接続されるよう構成される。

【0081】

高位側スイッチ８２、８２’および８２’’の基板は、それぞれ、出力プレート１５、１６および１７に接触して電気的に接続される。低位側スイッチ８３、８３’および８３’’の基板は、グランドプレート１８に接触して電気的に接続され、すべての低位側スイッチが、ＤＢＣ１５１０の同じ金属部分に接触して電気的に接続される。高位側スイッチ８２、８２’および８２’’の各基板は互いに電気的に絶縁される。高位側スイッチ８２のＤモードトランジスタノードのドレイン電極３６は、コネクタ４１で高電圧プレート１４に接続され、高位側スイッチ８２’のＤモードトランジスタのドレイン電極３６’は、コネクタ４１’で高電圧プレート１４に接続され、高位側スイッチ８２’’のＤモードトランジスタのドレイン電極３６’’は、コネクタ４１’’で高電圧プレート１４に接続される。高位側スイッチ８２のＥモードトランジスタノードのソース電極３４は、コネクタ４２で出力プレート１５に接続され、高位側スイッチ８２’のＥモードトランジスタのソース電極３４’は、コネクタ４２’で出力プレート１６に接続され、高位側スイッチ８２’’のＥモードトランジスタのソース電極３４’’は、コネクタ４２’’で出力プレート１７に接続される。低位側スイッチ８３のＤモードトランジスタのドレイン電極５６は、コネクタ４３で第１相出力プレート１５に接続され、低位側スイッチ８３’のＤモードトランジスタのドレイン電極５６’は、コネクタ４３’で第２相出力プレート１６に接続され、低位側スイッチ８３’’のＤモードトランジスタのドレイン電極５６’’は、コネクタ４３’’で第３相出力プレート１７に接続される。低位側スイッチ８３のＥモードトランジスタノードのソース電極５４は、コネクタ４４でグランドプレート１８に接続され、低位側スイッチ８３’のＥモードトランジスタのソース電極５４’は、コネクタ４４’でグランドプレート１８に接続され、低位側スイッチ８３’’のＥモードトランジスタのソース電極５４’’は、コネクタ４４’’でグランドプレート１８に接続される。

【0082】

ゲートドライバは、各高位側スイッチを動作させるための３つの独立ゲート信号と、各低位側スイッチを動作させるための３つの独立ゲート信号とを用いて、モジュール１５００を動作させる。ゲートドライバからの各独立高位側ゲート信号は、ゲート入力ノード９４、９４’および９４’’に接続可能であり、ゲートドライバからの各低位側ゲート信号は、ゲート入力ノード９５、９５’および９５’’に接続可能である。図１Ｂの三相フルブリッジ回路１２０を単一の集積電子デバイスモジュール１５００に集積することにより、スイッチング効率を大きく改善し、同時に回路の複雑さを低減させることができる。簡潔のため図示しないが、モジュール１５００は、モジュール１５００のコンポーネントとして同じパッケージ内に入れられた集積ゲートドライバを含んでもよい。ゲートドライバは、図１６に関して以下に説明するのと同様の態様で構成可能である。

【0083】

図１６は、図５Ａの集積電子ハーフブリッジモジュール５００と同様のハーフブリッジ回路を形成する集積電子モジュール１６００の上面図である。しかしながら、モジュール１６００は、高位側スイッチ５８２および低位側スイッチ５８３と同じモジュールパッケージ内に集積されるゲートドライバ１６２０も含む。類似の番号が付されたコンポーネントは、モジュール５００におけるものと同じまたは同様の特徴を含む。モジュール１６００はＤＢＣ１６１０を含む。ＤＢＣ１６１０は、高電圧プレート５１１、出力プレート５１２およびグランドプレート５１３を含み、任意選択でドライバプレート５１５を含み、これらはすべて溝５１６によって分離される。ゲートドライバ１６２０は、ドライバプレート５１５に取り付けられてもよく、または代替的に、ゲートドライバ１６２０はモジュールの構成的パッケージベース（たとえば銅またはＮｉリードフレーム（図示せず））に直接的に取り付けられてもよい。ドライバプレート５１５は、ゲートドライバ１６２０から延びまたはこれに接続される複数のリードを収容し取り付けるために、複数の部分に構成されてもよい。ゲートドライバ１６２０は、少なくとも、高位側スイッチ５８２のＥモードトランジスタのゲート電極６５２に接続する第１端子１６２２（Ｖ_ＩＮ５８２）を含む。ゲートドライバ１６２０は、高位側ソース電流検知ノードである第２端子１６２３を含み、これは出力プレート５１２に接続され、または任意選択で、高位側スイッチ５８２のＥモードトランジスタのソース電極６５１に直接的に接続される（図示せず）。ゲートドライバ１６２０は、低位側スイッチ５８３のＥモードトランジスタのゲート電極６５２’に接続する第３端子１６２４（Ｖ_ＩＮ５８３）を含む。ゲートドライバ１６２０は、低位側ソース電流検知ノードである第４端子１６２６を含み、これはグランドプレート５１３に接続され、または任意選択で、高位側スイッチ５８３のＥモードトランジスタのソース電極６５１’に直接的に接続される（図示せず）。ゲートドライバ１６２０をモジュール１６００に集積することにより、モジュール５００に比べてコストおよび複雑さは増加するが、モジュール１６００の全体的な性能は、外部ゲートドライバで動作するモジュール５００より良くなる可能性がある。加えて、モジュール１６００が組み込まれ得る電子回路コンポーネントの全体的なサイズは低減可能であり、結果としてコスト節約および他の利点につながる。図示しないが、ゲートドライバ１６２０は、２つの個別のゲートドライバであってもよく、これによって、第１ゲートドライバは高位側スイッチに接続され、第２ゲートドライバは低位側スイッチに接続される。

【0084】

図１７は、図１６の集積電子ハーフブリッジモジュール１６００に類似したハーフブリッジ回路を形成する集積電子モジュール１７００の上面図である。しかしながら、モジュール１７００は、ゲートドライバ１７２０内に高位側スイッチ５８２のＥモードトランジスタと低位側スイッチ５８３のＥモードトランジスタとが集積されたゲートドライバ１７２０を含む。高位側ＤモードＩＩＩ－Ｎトランジスタ１７８２は、出力プレート５１２に取り付けられ、低位側ＤモードＩＩＩ－Ｎトランジスタ１７８３は、グランドプレート５１３に取り付けられる。ゲートドライバ１７２０は、少なくとも、高位側スイッチの集積Ｅモードトランジスタのソースを出力プレート５１２に接続する第１端子１７２１を含む。この接続は、Ｅモードトランジスタのソースを、出力端子５９２と、高位側ＤモードＩＩＩ－Ｎトランジスタ１７８２の導電性基板とに結合する。ゲートドライバ１７２２は、高位側スイッチの集積Ｅモードトランジスタのドレインを高位側ＤモードＩＩＩ－Ｎトランジスタ１７８２のソース電極６３４に接続する第２端子１７２２を含む。ゲートドライバ１７２０は、低位側スイッチの集積Ｅモードトランジスタのソースをグランドプレート５１３に接続する第３端子１７２４を含む。この接続は、Ｅモードトランジスタのソースを、グランド端子５９３と、低位側ＤモードＩＩＩ－Ｎトランジスタ１７８３の導電性基板とに結合する。ゲートドライバ１７２２は、低位側スイッチの集積Ｅモードトランジスタのドレインを、低位側ＤモードＩＩＩ－Ｎトランジスタ１７８３のソース電極６３４’に接続する第４端子１７２５を含む。高位側スイッチおよび低位側スイッチのＥモードトランジスタをゲートドライバ１７２０に集積することにより、モジュール１６００に比べてモジュール１７００の複雑さを低減でき、全体的な組み立てコストを低減できる。図示しないが、ゲートドライバ１７２０は、代替的に、２つの個別のゲートドライバであってもよく、第１ゲートドライバは高位側スイッチに接続され、第２ゲートドライバは低位側スイッチに接続される。

【0085】

いくつかの実施形態を説明した。しかしながら、本明細書に記載される技術およびデバイスの精神および範囲から逸脱することなく、様々な修正を施すことができるということが理解される。したがって、他の実装も添付の特許請求の範囲内である。

【図1A】

【図1B】

【図2】

【図3A】

【図3B】

【図4A】

【図4B】

【図5A】

【図5B】

【図6】

【図7A】

【図7B】

【図7C】

【図7D】

【図7E】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13A】

【図13B】

【図14】

【図15】

【図16】

【図17】