特許 7692309 ラッチ回路装置及びポートサンプリングシステム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-06-05

(45)【発行日】2025-06-13

(54)【発明の名称】ラッチ回路装置及びポートサンプリングシステム

(51)【国際特許分類】

   G06F 15/78 20060101AFI20250606BHJP

【ＦＩ】

G06F15/78 514

【請求項の数】 5

(21)【出願番号】P 2021135347

(22)【出願日】2021-08-23

(65)【公開番号】P2023030295

(43)【公開日】2023-03-08

【審査請求日】2024-06-26

(73)【特許権者】

【識別番号】000237592

【氏名又は名称】株式会社デンソーテン

(74)【代理人】

【識別番号】110002860

【氏名又は名称】弁理士法人秀和特許事務所

(72)【発明者】

【氏名】堀内 一夫

【審査官】田中 幸雄

(56)【参考文献】

【文献】中国特許出願公開第１１３１２７０６３（ＣＮ，Ａ）

【文献】米国特許出願公開第２０１３／００９７４４４（ＵＳ，Ａ１）

【文献】特開２００８－２５７５４９（ＪＰ，Ａ）

【文献】特開平４－３０４５４９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ １５／７８

(57)【特許請求の範囲】

【請求項1】

マイクロコンピュータに対する入力信号をラッチするラッチ回路と、
前記マイクロコンピュータがスリープ状態にあるスリープ期間中に前記入力信号が前記ラッチ回路に入力されたことを検出する検出回路と、
前記スリープ期間中に前記入力信号の入力が検出された場合に，前記マイクロコンピュータにウェイクアップ信号を送信するウェイクアップ回路と、
前記入力信号を前記ラッチ回路から読み出すサンプリング回路と、
前記サンプリング回路によって読み出された前記入力信号を前記ウェイクアップ信号に基づいて前記スリープ状態から復帰した前記マイクロコンピュータへ送信する送信回路と、
前記入力信号の読み出し後、前記ラッチ回路のラッチ状態を解除する解除回路と、
を備えるラッチ回路装置。

【請求項2】

前記送信回路が、前記ラッチ回路から読み出された複数の入力信号をシリアル信号に変換し、シリアル通信回線を介して前記マイクロコンピュータへ送信する請求項１に記載のラッチ回路装置。

【請求項3】

前記マイクロコンピュータが前記スリープ状態ではない通常状態にある場合に、
前記サンプリング回路が、前記マイクロコンピュータから定期的に読み出し要求信号を受信し、前記読み出し要求信号を契機に前記ラッチ回路から前記入力信号を読み出し、
前記送信回路が、前記サンプリング回路によって読み出された前記入力信号を前記マイクロコンピュータへ送信し、
前記入力信号が前記マイクロコンピュータに受信された後、前記解除回路が前記ラッチ回路のラッチ状態を解除する、
請求項１又は２に記載のラッチ回路装置。

【請求項4】

前記解除回路が、前記入力信号を受信したマイクロコンピュータから解除信号を受信した場合に、前記ラッチ回路のラッチ状態を解除する、
請求項１～３の何れか１項に記載のラッチ回路装置。

【請求項5】

マイクロコンピュータと、前記マイクロコンピュータへの入力信号をラッチした後、前記マイクロコンピュータへ送信するラッチ回路装置と、を備えるポートサンプリングシステムであって、
前記マイクロコンピュータが、
当該マイクロコンピュータを通常状態又はスリープ状態に移行させる制御部と、
前記ラッチ回路装置から前記入力信号を受信する受信回路と、を備え、
前記ラッチ回路装置が、
前記マイクロコンピュータに対する入力信号をラッチするラッチ回路と、
前記マイクロコンピュータがスリープ状態にあるスリープ期間中に前記入力信号が前記ラッチ回路に入力されたことを検出する検出回路と、
前記スリープ期間中に前記入力信号の入力が検出された場合に，前記マイクロコンピュータにウェイクアップ信号を送信するウェイクアップ回路と、
前記入力信号を前記ラッチ回路から読み出すサンプリング回路と、
前記サンプリング回路によって読み出された前記入力信号を前記ウェイクアップ信号に基づいて前記スリープ状態から復帰した前記マイクロコンピュータへ送信する送信回路と、
前記入力信号の読み出し後、前記ラッチ回路のラッチ状態を解除する解除回路と、を備える、
ポートサンプリングシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ラッチ回路装置及びポートサンプリングシステムに関する。

【背景技術】

【0002】

特許文献１には、ＣＰＵによりレジスタに設定されたサンプリング周期に基づいて出力ポートの出力レベルを周期的に変化させ、データラッチ部が、出力レベルの変化を起点とし、タイミング信号に基づいて入力ポートに与えられるデータをラッチすると、そのラッチしたデータをデータレジスタに格納する装置が開示されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１０－１７１９２７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

例えば車載装置に用いられるマイクロコンピュータにおいては、装置の多機能化などに伴い、入力される信号の数が増加する傾向にある。しかしながらマイクロコンピュータの入力ポートの数には限りがあり、所要の信号を全て入力できるとは限らないという問題があった。このため複数の入力信号をパラレル／シリアル変換し、シリアル通信路を介してマイクロコンピュータへ入力することも考えられるが、スリープ状態のマイクロコンピュータへの入力を行う場合、マイクロコンピュータをスリープ状態から復帰させ、入力信号を変換してマイクロコンピュータへ入力するまでの間に入力信号の値が変化してしまうことが考えられ、適切に入力が行えるとは限らないという問題があった。

【0005】

本発明は、複数の入力信号をマイクロコンピュータへ入力する場合に、入力のために占有する入力ポートの数を抑制すると共に、マイクロコンピュータのスリープ中に生じた信号をウェイクアップ後に入力することが可能な技術の提供を目的とする。

【課題を解決するための手段】

【0006】

上記課題を解決するため、本開示のラッチ回路装置は、
マイクロコンピュータに対する入力信号をラッチするラッチ回路と、
前記マイクロコンピュータがスリープ状態にあるスリープ期間中に前記入力信号が前記ラッチ回路に入力されたことを検出する検出回路と、
前記スリープ期間中に前記入力信号の入力が検出された場合に，前記マイクロコンピュータにウェイクアップ信号を送信するウェイクアップ回路と、
前記入力信号を前記ラッチ回路から読み出すサンプリング回路と、
前記サンプリング回路によって読み出された前記入力信号を前記ウェイクアップ信号に基づいて前記スリープ状態から復帰した前記マイクロコンピュータへ送信する送信回路と、
前記入力信号の読み出し後、前記ラッチ回路のラッチ状態を解除する解除回路と、
を備える。

【発明の効果】

【0007】

本発明によれば、複数の入力信号をマイクロコンピュータへ入力する場合に、入力のために占有する入力ポートの数を抑制すると共に、マイクロコンピュータのスリープ中に生じた信号をウェイクアップ後に入力することが可能な技術を提供できる。

【図面の簡単な説明】

【0008】

【図1】ポートサンプリングシステムの構成を示す図である。

【図2】入力信号をパラレル／シリアル変換する処理の説明図である。

【図3】ポートサンプリングシステムにおけるシリアル通信、ポートサンプリング、ラッチクリア、ウェイクアップのタイミングを示すタイムチャートである。

【発明を実施するための形態】

【0009】

以下、図面を参照して本発明の実施形態について説明する。以下の実施形態の構成は例示であり、本発明は実施形態の構成に限定されない。

【0010】

図１は、ポートサンプリングシステム１の構成を示す図である。本実施形態のポートサンプリングシステム１は、マイクロコンピュータ１０と、当該マイクロコンピュータ１０への入力信号をラッチし、このラッチした入力信号をマイクロコンピュータ１０へ送信するラッチ回路装置２０とを備える。ラッチ回路装置２０は、ラッチ回路２１及びマルチ入力ＩＣ２２を備える。また、ポートサンプリングシステム１は、電源を備えても良いし、外部の電源から電力の供給を受ける構成であってもよい。本実施形態のポートサンプリングシステム１は、車載装置に用いられ、車側のバッテリーから電力の供給を受け、ＥＣＵ（Electronic Control Unit）から入力信号が入力される。なお、ポートサンプリングシ
ステム１は、車載装置に用いられるものに限定されない。

【0011】

＜マイクロコンピュータ＞
マイクロコンピュータ１０は、制御部１１と、割り込み回路１２と、シリアル通信回路１３と、出力回路１４と、ポートＰ１１～Ｐ１９とを備える。マイクロコンピュータ１０は、これらの構成が１つのＩＣに備えられた所謂ワンチップマイコンである。

【0012】

制御部１１は、プロセッサやメモリから構成され、マイクロコンピュータ１０における各種の演算処理を統括的に実行する。プロセッサは、例えばＣＰＵ（Central Processing
Unit）、ＤＳＰ（Digital Signal Processor）、又はＦＰＧＡ（Field-Programmable Gate Array）などの演算処理手段である。記憶部は、例えば、ＲＡＭ（Random Access Memory）又はＲＯＭ（Read Only Memory）などであり、主記憶部や補助記憶部として用いられる。

【0013】

制御部１１は、シリアル通信回路１３を介して入力信号の読み出し要求を定期的にラッチ回路装置２０へ送信する。また、制御部１１は、読み出し要求に応じて読み出された入力信号をマルチ入力ＩＣ２２からシリアル通信回路１３を介して取得し、入力信号に応じた処理を実行する。更に、制御部１１は、ウェイクアップ信号やスリープ信号といった割り込み信号に応じて、マイクロコンピュータ１０を通常状態又はスリープ状態へ移行させるための処理を行う。なお、スリープ状態への移行については、制御部１１がラッチ回路装置２０やその他の入力信号によって総合的に判断し移行するようにしてもよい。

【0014】

割り込み回路１２は、割り込み信号を受けた場合に、これを制御部１１に入力する。例えば、割り込み信号としてウェイクアップ信号を受けた場合、これを制御部１１に通知し、スリープ状態から通常状態へ移行するためのウェイクアップ処理を行わせる。また、割り込み信号としてスリープ信号を受けた場合、これを制御部１１に通知し、通常状態からスリープ状態へ移行するためのスリープ処理を行わせる。なお、割り込み回路１２は、スリープ中であっても割り込み信号の監視を行う。また、割り込み回路１２は、ウェイクアップ信号を受けた場合、電力供給用のリレーを動作させて制御部１１やシリアル通信回路１３、出力回路１４といった各機能部への電力の供給を開始させてもよい。また、割り込み回路１２は、制御部１１によるスリープ処理が完了した場合に、電力供給用のリレーを開き、制御部１１やシリアル通信回路１３、出力回路１４といった各機能部への電力の供
給を停止させてもよい。

【0015】

シリアル通信回路１３は、ラッチ回路装置２０のマルチ入力ＩＣ２２との間でシリアル通信を行う。シリアル通信回路１３は、マルチ入力ＩＣ２２から入力信号を受信する受信回路、又はマルチ入力ＩＣ２２へ信号を送信する送信回路の一形態である。

【0016】

出力回路１４は、外部の装置へ信号を出力する回路である。例えば、マイクロコンピュータ１０が、マルチ入力ＩＣ２２から入力信号を受信した場合に、ラッチクリア信号（解除信号）をラッチ回路２１へ送り、ラッチ状態を解除させる。

【0017】

ポートＰ１１～Ｐ１９は、外部の信号線と接続し、マイクロコンピュータ内への信号の入力、又はマイクロコンピュータ内から外部への信号の出力を行う端子である。

【0018】

＜ラッチ回路装置＞
ラッチ回路装置２０は、マイクロコンピュータ１０に対する複数の入力信号Ｄ１～Ｄ９が、ＥＣＵ等の他の装置から入力される。このうち入力信号Ｄ４～Ｄ９は、マイクロコンピュータ１０がスリープ状態のときに入力された場合に、ウェイクアップ信号を送出してマイクロコンピュータ１０をウェイクアップさせる信号（以下、ウェイクアップ対象信号とも称す）である。図１では、入力信号Ｄ１～Ｄ３が、信号線Ｌ１～Ｌ３を介してマルチ入力ＩＣ２２の入力ポートＰ２１～Ｐ２３に直接入力される。一方、入力信号Ｄ４～Ｄ９は、信号線Ｌ４～Ｌ９を介してラッチ回路２１に入力され、ラッチ回路２１からマルチ入力ＩＣ２２のポートＰ２４～Ｐ２９に入力される。

【0019】

ラッチ回路２１は、入力信号が入力された場合に、この入力信号を保持する回路であり、例えば、入力信号が入力されていない状態がＬｏであって、入力信号が入力されたことでＨｉとなった場合に、このＨｉの状態を保持する。また、ラッチ回路２１は、入力信号が入力されていない状態をＨｉとし、入力信号が入力されたことでＬｏとなった場合に、このＬｏの状態を保持する構成であってもよい。ラッチ回路２１は、例えばフリップフロップである。また、ラッチ回路２１は、クリア端子２１１を備え、このクリア端子２１１がマイクロコンピュータ１０の出力ポートＰ１９と接続され、マイクロコンピュータ１０が入力信号の受信を完了した際にクリア信号をラッチ回路２１へ送信する。ラッチ回路２１は、マイクロコンピュータ１０の出力ポートＰ１９からクリア端子２１１にクリア信号を受けた場合に、ラッチ回路２１のラッチ状態を解除し、入力信号が入力されていない状態（初期状態）とする解除回路２１２を備える。

【0020】

マルチ入力ＩＣ２２は、ポートサンプリング回路２３と、ＣＲ発振回路２４と、シリアル通信回路２５と、ポートＰ２１～Ｐ２９、Ｐ３１～Ｐ３４を備えている。

【0021】

ポートサンプリング回路２３は、読み出し要求に応じて入力信号Ｄ１～Ｄ９の読み出しを行う。また、ポートサンプリング回路２３は、ＣＲ発振回路２４によって生成されたクロック信号に基づくタイミングで、入力信号Ｄ１～Ｄ９の読み出しを行う。マイクロコンピュータ１０は、シリアル通信回路１３を介して定期的に読み出し要求をマルチ入力ＩＣ２２へ送信するので、ポートサンプリング回路２３は、定期的に入力信号Ｄ１～Ｄ９の読み出しを行う。

【0022】

また、ポートサンプリング回路２３は、マイクロコンピュータ１０がスリープ状態にあるスリープ期間中に、入力信号Ｄ４～Ｄ９がラッチ回路２１に入力されたことを検出する。即ち本実施形態のポートサンプリング回路２３は、検出回路の一形態である。更に、ポートサンプリング回路２３は、スリープ期間中に入力信号Ｄ４～Ｄ９の入力が検出された場合に，マイクロコンピュータ１０にウェイクアップ信号を送信する。即ち、ポートサン
プリング回路２３は、ウェイクアップ回路の一形態である。

【0023】

シリアル通信回路２５は、ポートサンプリング回路２３によって読み出された入力信号をマイクロコンピュータへ送信する。ここで、入力信号が、マイクロコンピュータ１０のスリープ期間中に入力された場合、ウェイクアップ信号に応じてマイクロコンピュータ１０がウェイクアップ処理を行い、スリープ状態から復帰したマイクロコンピュータ１０へ送信する。本実施形態のシリアル通信回路２５は、送信回路の一形態である。

【0024】

マルチ入力ＩＣ２２のシリアル通信回路２５と、マイクロコンピュータ１０のシリアル通信回路１３とは、シリアル通信回線３０によって接続されている。シリアル通信回線３０は、通信線３１～３５を有し、このうち通信線３１～３４の一端がマイクロコンピュータ１０のポートＰ１１～Ｐ１４と接続され、他端がマルチ入力ＩＣ２２のポートＰ３１～Ｐ３４と接続されている。通信線３１は、通信の同期をとるためのクロック信号が、マイクロコンピュータ１０から送信される。通信線３２は、マイクロコンピュータ１０がデータを送信する線、即ち、マルチ入力ＩＣ２２がデータを受信する線である。通信線３３は、マルチ入力ＩＣ２２がデータを送信する線、即ち、マイクロコンピュータ１０がデータを受信する線である。通信線３４は、マイクロコンピュータ１０が通信相手を示すためにチップセレクト信号を送信する線である。

【0025】

このように本実施形態では、マイクロコンピュータ１０とマルチ入力ＩＣ２２とのシリアル通信のために、４本の通信線３１～３４を用いたが、この構成に限定されるものではない。例えば通信線３１～３４の一部を省略してもよい。通信線３５は、一端がマイクロコンピュータ１０のポートＰ１５と接続され、他端が他のＩＣチップ３９に接続されている。通信線３１～３３は、ＩＣチップ３９とも接続され、ＩＣチップ３９とマルチ入力ＩＣ２２とで共用される。通信線３５は、マイクロコンピュータ１０がＩＣチップ３９と通信する場合にチップセレクト信号を送出する線（セレクト用通信線）である。このようにマルチ入力ＩＣ２２以外のＩＣチップと通信する場合、通信線３１～３３を共用し、セレクト用通信線をＩＣチップの数だけ追加すればよい。マイクロコンピュータ１０は、例えば、通信相手のセレクト用通信線にチップセレクト信号を送信し、チップセレクト信号を受信しているＩＣチップが、通信線３１～３３を用いてマイクロコンピュータ１０と通信する。

【0026】

また、シリアル通信回路２５は、入力ポートＰ２１～Ｐ２９を介して読み出した入力信号をパラレル／シリアル変換する。図２は、入力信号をパラレル／シリアル変換する処理の説明図である。図２に示すように、シリアル通信回路２５は、入力ポートＰ２１～Ｐ２９からパラレルに読み出した入力信号Ｄ１～Ｄ９を所定の順序でシリアルに並べてシリアル信号４２とする。パラレル／シリアル変換する。読み出した入力信号をシリアル信号に変換し、この返還後のシリアル信号をマイクロコンピュータ１０へ通信線３３を介して送信する。これにより９種類の入力信号を１本の通信線３３を介して１つの入力ポートに入力することができ、複数の入力信号を送信する場合に占有する入力ポートの数を抑制することができる。

【0027】

＜動作＞
図３は、ポートサンプリングシステム１におけるシリアル通信、ポートサンプリング、ラッチクリア、ウェイクアップのタイミングを示すタイムチャートである。図３では横軸が時間の経過を示す図である。図３において、タイミングＴ１は、ポートサンプリングシステム１に電源を接続した時点である。例えば、ポートサンプリングシステム１のラッチ回路装置２０やマイクロコンピュータ１０を備えた車載装置を車輌に搭載し、車載装置と車輛側のバッテリーとを接続したタイミングがＴ１である。この電源の接続により、ラッチ回路装置２０やマイクロコンピュータ１０は、初期設定を行う。例えば、マルチ入力Ｉ
Ｃ２２のポートＰ２４～Ｐ２９のうち、どのポートに入力があった場合にマイクロコンピュータ１０をウェイクアップさせるか、入力信号Ｄ４～Ｄ９がＬｏからＨｉとなったエッジを有効エッジとするか若しくはＨｉからＬｏとなったエッジを有効エッジとするか、又は入力信号Ｄ１～Ｄ９がどのようになった場合にマイクロコンピュータ１０をスリープ状態に移行させるか等の設定情報をレジスタに設定する。

【0028】

初期設定が終了したタイミングＴ２の後、ラッチ回路装置２０及びマイクロコンピュータ１０は通常動作を行う。例えば、マイクロコンピュータ１０が、シリアル通信回路１３を介してマルチ入力ＩＣ２２へ読み出し要求を行う。読み出し要求を受けたマルチ入力ＩＣ２２は、入力ポートＰ２１～Ｐ２９に入力される入力信号の読み出し（サンプリング）を行い、シリアル通信回路２５を介して読み出した入力信号をマイクロコンピュータ１０へ送信する。入力信号の受信を完了した場合に、マイクロコンピュータ１０は出力ポートＰ１９からラッチ回路２１のクリア端子２１１へクリア信号４１を送信する。クリア信号４１を受信したラッチ回路２１は、ラッチしている入力信号の状態をクリアする。この読み出し要求からラッチ回路２１のクリアまでの処理は、マイクロコンピュータ１０が通常状態の間、即ちスリープ状態となるまでの間、所定の周期で繰り返す。

【0029】

マイクロコンピュータ１０がスリープ状態となった場合（Ｔ３）、マイクロコンピュータ１０は、シリアル通信など通常の動作を行わず、マルチ入力ＩＣ２２が入力ポートＰ２１～Ｐ２９に入力される入力信号の読み出し（サンプリング）を定期的に行う。そして、マルチ入力ＩＣ２２は、読み出した入力信号がウェイクアップの条件を満たすか、例えばウェイクアップ対象信号の何れかが入力された場合に、ウェイクアップ信号をマイクロコンピュータ１０へ送信する。

【0030】

ウェイクアップ信号を受信したマイクロコンピュータ１０が、ウェイクアップ処理を行ってウェイクアップした場合（Ｔ４）、マイクロコンピュータ１０及びラッチ回路装置２０は、通常動作時と同様に読み出し要求からラッチ回路２１のクリアまでの処理を行う。

【0031】

＜実施形態の効果＞
上述のように、本実施形態のポートサンプリングシステム１では、マイクロコンピュータ１０のスリープ期間中に入力信号が入力され、ラッチ回路２１にラッチされた場合に、マイクロコンピュータ１０へウェイクアップ信号を送信してウェイクアップさせ、ウェイクアップ後のマイクロコンピュータ１０にラッチした入力信号を送信する。

【0032】

これにより、本実施形態のポートサンプリングシステム１は、マイクロコンピュータ１０のスリープ期間中に入力された入力信号を適切にマイクロコンピュータ１０へ送ることができる。

【0033】

本実施形態のポートサンプリングシステム１は、ラッチ回路２１から読み出された複数の入力信号をシリアル信号に変換し、シリアル通信回線３０を介してマイクロコンピュータ１０へ送信する。これにより、本実施形態のポートサンプリングシステム１は、多数の入力信号をマイクロコンピュータ１０へ入力する場合でも占有する入力ポートの数を抑制することができる。例えば本実施形態では、４本の通信線３１～３４でシリアル通信を行っており、マイクロコンピュータ１０のポートＰ１１～Ｐ１４を使用して、９つの入力信号（このうち６つがウェイクアップ対象信号）を送信でき、使用するポートＰ１１～Ｐ１４の数を５つ抑制している。また、本実施形態のポートサンプリングシステム１は、マルチ入力ＩＣ２２がシリアル通信線３１～３４を他のＩＣチップと共用しており、入力信号の伝達のために占有するマイクロコンピュータ１０のポートＰ１４が、実質的に１つとなっており、効果的に占有する入力ポートの数を抑制することができる。

【0034】

本実施形態のポートサンプリングシステム１は、マイクロコンピュータ１０が通常状態にある場合に、ポートサンプリング回路２３が、マイクロコンピュータ１０から定期的に読み出し要求信号を受信し、読み出し要求信号を契機にラッチ回路から入力信号を読み出し、この読み出された入力信号をマイクロコンピュータへ送信する。また、入力信号がマイクロコンピュータ１０に受信された後、解除回路がラッチ回路のラッチ状態を解除する。これにより本実施形態のポートサンプリングシステム１は、通常状態においても前述のスリープ期間中と同様に入力信号をマイクロコンピュータ１０へ送ることができ、多数の入力信号をマイクロコンピュータ１０へ入力する場合でも占有する入力ポートの数を抑制することができる。

【0035】

本実施形態のポートサンプリングシステム１は、ラッチ回路２１の解除回路２１２が、入力信号を受信したマイクロコンピュータ１０から解除信号４１を受信した場合に、ラッチ回路２１のラッチ状態を解除する。これにより、ウェイクアップ対象信号を一旦ラッチして、マイクロコンピュータ１０へ入力するといった処理を繰り返し継続して行うことができる。

【0036】

以上、本発明の実施形態を説明したが、これらはあくまで例示にすぎず、本発明はこれらに限定されるものではなく、特許請求の範囲の趣旨を逸脱しない限りにおいて、当業者の知識に基づく種々の変更が可能である。

【符号の説明】

【0037】

１ ポートサンプリングシステム
１０ マイクロコンピュータ
１１ 制御部
１２ 割り込み回路
１３ シリアル通信回路
１４ 出力回路
１５ ポート
２０ ラッチ回路装置
２１ ラッチ回路
２３ ポートサンプリング回路
２４ ＣＲ発振回路
２５ シリアル通信回路
３０ シリアル通信回線
３１～３５ 通信線
４１ クリア信号
４２ シリアル信号
２１１ クリア端子
２１２ 解除回路
Ｄ１～Ｄ９ 入力信号
２２ マルチ入力ＩＣ
Ｌ１～Ｌ９ 信号線
Ｐ１１～Ｐ１９ ポート
Ｐ２１～Ｐ２９ ポート
Ｐ３１～Ｐ３４ ポート

【図1】

【図2】

【図3】