特許 7695964 インバータ、インバータの制御方法、インバータの制御プログラム、コンバータ、駆動装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-06-11

(45)【発行日】2025-06-19

(54)【発明の名称】インバータ、インバータの制御方法、インバータの制御プログラム、コンバータ、駆動装置

(51)【国際特許分類】

   H02M 1/08 20060101AFI20250612BHJP

   H02M 7/48 20070101ALI20250612BHJP

【ＦＩ】

H02M1/08 A

H02M7/48 F

【請求項の数】 9

(21)【出願番号】P 2022576739

(86)(22)【出願日】2022-01-20

(86)【国際出願番号】 JP2022001972

(87)【国際公開番号】W WO2022158521

(87)【国際公開日】2022-07-28

【審査請求日】2023-06-08

(31)【優先権主張番号】P 2021009124

(32)【優先日】2021-01-22

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】503405689

【氏名又は名称】ナブテスコ株式会社

(74)【代理人】

【識別番号】100105924

【弁理士】

【氏名又は名称】森下 賢樹

(72)【発明者】

【氏名】大野 泰生

(72)【発明者】

【氏名】ハイダー ミヒャエル

(72)【発明者】

【氏名】ボルティス ドミニク

(72)【発明者】

【氏名】コラー ヨハン ベー

【審査官】藤島 孝太郎

(56)【参考文献】

【文献】特開２００４－２４２４７５（ＪＰ，Ａ）

【文献】特開２００２－１３５９７３（ＪＰ，Ａ）

【文献】特開平１０－１０８４７４（ＪＰ，Ａ）

【文献】特開２００７－０１４３６１（ＪＰ，Ａ）

【文献】特開２０２０－０３６４２４（ＪＰ，Ａ）

【文献】特開２００９－１３１０３６（ＪＰ，Ａ）

【文献】国際公開第２０１６／１３６１８７（ＷＯ，Ａ１）

【文献】米国特許出願公開第２０１８／００６２５１０（ＵＳ，Ａ１）

【文献】特開２０１２－１４７６７１（ＪＰ，Ａ）

【文献】特開２０１３－２４０１６２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ １／０８－ ７／９８

(57)【特許請求の範囲】

【請求項1】

高電位の高電位入力端子と低電位の低電位入力端子を含み、両入力端子の間で直流電力が入力される入力端子と、
交流電力を出力する出力端子と、
前記高電位入力端子側と前記出力端子側を接続する電流経路を有する高電位トランジスタと、前記低電位入力端子側と前記出力端子側を接続する電流経路を有する低電位トランジスタを備えるトランジスタ対と、
前記高電位トランジスタおよび前記低電位トランジスタのそれぞれに制御信号を入力し、それぞれの電流経路の導通状態を互いに相補的に切り替えることで前記直流電力を前記交流電力に変換するスイッチング制御を行うドライバとを備え、
前記ドライバは、前記各電流経路の電流を調整する電流調整素子および当該各電流経路の電圧を調整する電圧調整素子の少なくともいずれかを含み、
前記電流調整素子は、前記スイッチング制御において、前記各電流経路の電流の時間変化率を略無限大に調整し、
前記トランジスタ対は、ｎを２以上の整数として、前記出力端子から前記高電位入力端子に向かって直列に接続された第１～ｎの高電位トランジスタ、および、前記出力端子から前記低電位入力端子に向かって直列に接続された第１～ｎの低電位トランジスタによって構成される第１～ｎのトランジスタ対を含み、
前記ドライバは、前記第１～ｎのトランジスタ対に対して前記スイッチング制御を行う第１～ｎのドライバを含み、
隣接するトランジスタ対の高電位側の接続部分と低電位側の接続部分を相互に接続する第１～ｎ－１の接続経路と、
前記各接続経路に設けられ、前記高電位側の接続部分と前記低電位側の接続部分の間の電圧の変動を抑制する第１～ｎ－１の電圧変動抑制素子とを備え、
隣接するトランジスタ対の前記スイッチング制御は所定時間ずれたタイミングで行われ、
前記所定時間は、前記スイッチング制御において、前記トランジスタ対を構成する前記高電位トランジスタおよび前記低電位トランジスタのそれぞれの電流経路の電圧スイッチングの過渡時間である
インバータ。

【請求項2】

前記各トランジスタ対の前記スイッチング制御のタイミングは、前記出力端子から遠い側のトランジスタ対ほど早い
請求項１に記載のインバータ。

【請求項3】

前記電圧変動抑制素子はキャパシタである
請求項１または２に記載のインバータ。

【請求項4】

前記キャパシタの目標電圧を提供する目標電圧提供部と、
前記キャパシタの測定電圧の前記目標電圧からの誤差を算出する電圧誤差算出部と、
前記誤差に基づき、前記隣接するトランジスタ対の少なくともいずれかを構成する前記高電位トランジスタおよび前記低電位トランジスタのそれぞれの電流経路の電圧スイッチングの過渡時間を補正するスイッチング時間補正部と
を備える請求項３に記載のインバータ。

【請求項5】

前記電圧変動抑制素子は、前記低電位側の接続部分から前記高電位側の接続部分に向かう方向に電流を流す直列接続された二つのダイオードであり、
前記二つのダイオードの接続部分は、前記高電位と前記低電位の中間電位に接続される
請求項１または２に記載のインバータ。

【請求項6】

高電位の高電位出力端子と低電位の低電位出力端子を含み、両出力端子の間で直流電力を出力する出力端子と、
交流電力が入力される入力端子と、
前記高電位出力端子側と前記入力端子側を接続する電流経路を有する高電位トランジスタと、前記低電位出力端子側と前記入力端子側を接続する電流経路を有する低電位トランジスタを備えるトランジスタ対と、
前記高電位トランジスタおよび前記低電位トランジスタのそれぞれに制御信号を入力し、それぞれの電流経路の導通状態を互いに相補的に切り替えることで前記交流電力を前記直流電力に変換するスイッチング制御を行うドライバとを備え、
前記ドライバは、前記各電流経路の電流を調整する電流調整素子および当該各電流経路の電圧を調整する電圧調整素子の少なくともいずれかを含み、
前記電流調整素子は、前記スイッチング制御において、前記各電流経路の電流の時間変化率を略無限大に調整し、
前記トランジスタ対は、ｎを２以上の整数として、前記入力端子から前記高電位出力端子に向かって直列に接続された第１～ｎの高電位トランジスタ、および、前記入力端子から前記低電位出力端子に向かって直列に接続された第１～ｎの低電位トランジスタによって構成される第１～ｎのトランジスタ対を含み、
前記ドライバは、前記第１～ｎのトランジスタ対に対して前記スイッチング制御を行う第１～ｎのドライバを含み、
隣接するトランジスタ対の高電位側の接続部分と低電位側の接続部分を相互に接続する第１～ｎ－１の接続経路と、
前記各接続経路に設けられ、前記高電位側の接続部分と前記低電位側の接続部分の間の電圧の変動を抑制する第１～ｎ－１の電圧変動抑制素子とを備え、
隣接するトランジスタ対の前記スイッチング制御は所定時間ずれたタイミングで行われ、
前記所定時間は、前記スイッチング制御において、前記トランジスタ対を構成する前記高電位トランジスタおよび前記低電位トランジスタのそれぞれの電流経路の電圧スイッチングの過渡時間である
コンバータ。

【請求項7】

互いに位相が異なる多相の交流電力で駆動されるモータと、
前記各相の交流電力を生成する複数のインバータとを備え、
前記各インバータは、
高電位の高電位入力端子と低電位の低電位入力端子を含み、両入力端子の間で直流電力が入力される入力端子と、
前記交流電力を出力する出力端子と、
前記高電位入力端子側と前記出力端子側を接続する電流経路を有する高電位トランジスタと、前記低電位入力端子側と前記出力端子側を接続する電流経路を有する低電位トランジスタを備えるトランジスタ対と、
前記高電位トランジスタおよび前記低電位トランジスタのそれぞれに制御信号を入力し、それぞれの電流経路の導通状態を互いに相補的に切り替えることで前記直流電力を前記交流電力に変換するスイッチング制御を行うドライバとを備え、
前記ドライバは、前記各電流経路の電流を調整する電流調整素子および当該各電流経路の電圧を調整する電圧調整素子の少なくともいずれかを含み、
前記電流調整素子は、前記スイッチング制御において、前記各電流経路の電流の時間変化率を略無限大に調整し、
前記トランジスタ対は、ｎを２以上の整数として、前記出力端子から前記高電位入力端子に向かって直列に接続された第１～ｎの高電位トランジスタ、および、前記出力端子から前記低電位入力端子に向かって直列に接続された第１～ｎの低電位トランジスタによって構成される第１～ｎのトランジスタ対を含み、
前記ドライバは、前記第１～ｎのトランジスタ対に対して前記スイッチング制御を行う第１～ｎのドライバを含み、
隣接するトランジスタ対の高電位側の接続部分と低電位側の接続部分を相互に接続する第１～ｎ－１の接続経路と、
前記各接続経路に設けられ、前記高電位側の接続部分と前記低電位側の接続部分の間の電圧の変動を抑制する第１～ｎ－１の電圧変動抑制素子とを備え、
隣接するトランジスタ対の前記スイッチング制御は所定時間ずれたタイミングで行われ、
前記所定時間は、前記スイッチング制御において、前記トランジスタ対を構成する前記高電位トランジスタおよび前記低電位トランジスタのそれぞれの電流経路の電圧スイッチングの過渡時間である
駆動装置。

【請求項8】

高電位の高電位入力端子と低電位の低電位入力端子を含み、両入力端子の間で直流電力が入力される入力端子と、
交流電力を出力する出力端子と、
前記高電位入力端子側と前記出力端子側を接続する電流経路を有する高電位トランジスタと、前記低電位入力端子側と前記出力端子側を接続する電流経路を有する低電位トランジスタを備えるトランジスタ対と
を備えるインバータの制御方法であって、
ドライバによって、前記高電位トランジスタおよび前記低電位トランジスタのそれぞれに制御信号を入力し、それぞれの電流経路の導通状態を互いに相補的に切り替えることで前記直流電力を前記交流電力に変換するスイッチング制御ステップを備え、
前記スイッチング制御ステップにおいて、前記各電流経路の電流の時間変化率を略無限大に調整し、
前記トランジスタ対は、ｎを２以上の整数として、前記出力端子から前記高電位入力端子に向かって直列に接続された第１～ｎの高電位トランジスタ、および、前記出力端子から前記低電位入力端子に向かって直列に接続された第１～ｎの低電位トランジスタによって構成される第１～ｎのトランジスタ対を含み、
前記ドライバは、前記第１～ｎのトランジスタ対に対して前記スイッチング制御ステップを行う第１～ｎのドライバを含み、
隣接するトランジスタ対の高電位側の接続部分と低電位側の接続部分を相互に接続する第１～ｎ－１の接続経路と、
前記各接続経路に設けられ、前記高電位側の接続部分と前記低電位側の接続部分の間の電圧の変動を抑制する第１～ｎ－１の電圧変動抑制素子とを備え、
隣接するトランジスタ対の前記スイッチング制御ステップは所定時間ずれたタイミングで行われ、
前記所定時間は、前記スイッチング制御ステップにおいて、前記トランジスタ対を構成する前記高電位トランジスタおよび前記低電位トランジスタのそれぞれの電流経路の電圧スイッチングの過渡時間である
インバータの制御方法。

【請求項9】

高電位の高電位入力端子と低電位の低電位入力端子を含み、両入力端子の間で直流電力が入力される入力端子と、
交流電力を出力する出力端子と、
前記高電位入力端子側と前記出力端子側を接続する電流経路を有する高電位トランジスタと、前記低電位入力端子側と前記出力端子側を接続する電流経路を有する低電位トランジスタを備えるトランジスタ対と
を備えるインバータの制御プログラムであって、
ドライバによって、前記高電位トランジスタおよび前記低電位トランジスタのそれぞれに制御信号を入力し、それぞれの電流経路の導通状態を互いに相補的に切り替えることで前記直流電力を前記交流電力に変換するスイッチング制御ステップをコンピュータに実行させ、
前記スイッチング制御ステップにおいて、前記各電流経路の電流の時間変化率を略無限大に調整し、
前記トランジスタ対は、ｎを２以上の整数として、前記出力端子から前記高電位入力端子に向かって直列に接続された第１～ｎの高電位トランジスタ、および、前記出力端子から前記低電位入力端子に向かって直列に接続された第１～ｎの低電位トランジスタによって構成される第１～ｎのトランジスタ対を含み、
前記ドライバは、前記第１～ｎのトランジスタ対に対して前記スイッチング制御ステップを行う第１～ｎのドライバを含み、
隣接するトランジスタ対の高電位側の接続部分と低電位側の接続部分を相互に接続する第１～ｎ－１の接続経路と、
前記各接続経路に設けられ、前記高電位側の接続部分と前記低電位側の接続部分の間の電圧の変動を抑制する第１～ｎ－１の電圧変動抑制素子とを備え、
隣接するトランジスタ対の前記スイッチング制御ステップは所定時間ずれたタイミングで行われ、
前記所定時間は、前記スイッチング制御ステップにおいて、前記トランジスタ対を構成する前記高電位トランジスタおよび前記低電位トランジスタのそれぞれの電流経路の電圧スイッチングの過渡時間である
インバータの制御プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はインバータやコンバータの制御技術に関する。

【背景技術】

【0002】

モータ等の交流駆動に用いられるインバータは、出力端子の高電位側と低電位側のトランジスタ対を相補的にオンオフ制御することで交流電力を出力する。コンバータは、インバータとは逆の動作によって、交流電力から直流電力を出力する。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０２０－８０６４４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

各トランジスタのオンオフ制御において、トランジスタがオンのときは電流経路（トランジスタがMOSFET（Metal Oxide Semiconductor Field Effect Transistor）の場合はソース／ドレイン間のチャネル、トランジスタがバイポーラトランジスタの場合はエミッタ／コレクタ間の経路）が導通状態にあるため、電流が流れ、電圧はゼロとみなせる。また、トランジスタがオフのときは電流経路が絶縁状態にあるため、電流はゼロとみなせ、電圧が発生する。オン時は電圧がゼロ、オフ時は電流がゼロであるため、トランジスタは電力を消費しない。しかし、トランジスタのオンオフが切り替わる際は、電圧および電流がゼロにならないため、スイッチング損失として知られる無駄な電力消費が発生する。

【0005】

本発明はこうした状況に鑑みてなされたものであり、その目的は、スイッチング損失を低減できるインバータやコンバータを提供することにある。

【課題を解決するための手段】

【0006】

上記課題を解決するために、本発明のある態様のインバータは、高電位の高電位入力端子と低電位の低電位入力端子を含み、両入力端子の間で直流電力が入力される入力端子と、交流電力を出力する出力端子と、高電位入力端子側と出力端子側を接続する電流経路を有する高電位トランジスタと、低電位入力端子側と出力端子側を接続する電流経路を有する低電位トランジスタを備えるトランジスタ対と、高電位トランジスタおよび低電位トランジスタのそれぞれに制御信号を入力し、それぞれの電流経路の導通状態を互いに相補的に切り替えることで直流電力を交流電力に変換するスイッチング制御を行うドライバとを備える。ドライバは、各電流経路の電流を調整する電流調整素子および当該各電流経路の電圧を調整する電圧調整素子の少なくともいずれかを含み、電流調整素子および電圧調整素子の少なくともいずれかは、スイッチング制御において、各電流経路の電流の時間変化率が、各電流経路の電圧の時間変化率よりも大きくなるように調整する。

【0007】

従来の一般的なインバータは、制御電極（トランジスタがMOSFETの場合はゲート電極、トランジスタがバイポーラトランジスタの場合はベース電極）に入力する制御信号によって各トランジスタのオンとオフを単純に切り替える構成のため、電流が切り替わる際の時間変化率と、電圧が切り替わる際の時間変化率に違いがない。これに対し本態様のインバータでは、ドライバに設けられる電流調整素子および電圧調整素子の少なくともいずれかによって、電流の時間変化率が電圧の時間変化率よりも大きくなるように調整される。急峻な電流変化によって電流スイッチング時間を短くできるため、電流の切り替わりに伴うスイッチング損失を低減できる。一方、電圧の時間変化率が過大になるとモータ巻線の絶縁破壊等のリスクが高まるため、電流の時間変化率よりも小さくなるのが好ましい。このように、本態様のインバータによれば、電流の切り替わりに伴うスイッチング損失の低減と、モータ巻線の絶縁破壊等のリスクの低減を両立できる。

【0008】

上記における電流および電圧の時間変化率は次のように定義される。電流が時間Ｔｉの間に最小値Ｉｍｉｎと最大値Ｉｍａｘの間で切り替わる場合、電流の時間変化率は（Ｉｍａｘ－Ｉｍｉｎ）／Ｔｉで表され、以下これを微分の記号を用いてdi/dtとも表す。電圧が時間Ｔｖの間に最小値Ｖｍｉｎと最大値Ｖｍａｘの間で切り替わる場合、電流の時間変化率は（Ｖｍａｘ－Ｖｍｉｎ）／Ｔｖで表され、以下これを微分の記号を用いてdv/dtとも表す。なお、電流と電圧が互いに逆方向に変化する場合、時間変化率の符号は正負逆になるが、本明細書では、電流と電圧の時間変化率の大小比較を行う際は、それぞれの絶対値を比較するものとする。

【0009】

本発明の別の態様は、コンバータである。この装置は、高電位の高電位出力端子と低電位の低電位出力端子を含み、両出力端子の間で直流電力を出力する出力端子と、交流電力が入力される入力端子と、高電位出力端子側と入力端子側を接続する電流経路を有する高電位トランジスタと、低電位出力端子側と入力端子側を接続する電流経路を有する低電位トランジスタを備えるトランジスタ対と、高電位トランジスタおよび低電位トランジスタのそれぞれに制御信号を入力し、それぞれの電流経路の導通状態を互いに相補的に切り替えることで交流電力を直流電力に変換するスイッチング制御を行うドライバとを備える。ドライバは、各電流経路の電流を調整する電流調整素子および当該各電流経路の電圧を調整する電圧調整素子の少なくともいずれかを含み、電流調整素子および電圧調整素子の少なくともいずれかは、スイッチング制御において、各電流経路の電流の時間変化率が、各電流経路の電圧の時間変化率よりも大きくなるように調整する。

【0010】

本発明の別の態様は、駆動装置である。この装置は、互いに位相が異なる多相の交流電力で駆動されるモータと、各相の交流電力を生成する複数のインバータとを備える。各インバータは、高電位の高電位入力端子と低電位の低電位入力端子を含み、両入力端子の間で直流電力が入力される入力端子と、交流電力を出力する出力端子と、高電位入力端子側と出力端子側を接続する電流経路を有する高電位トランジスタと、低電位入力端子側と出力端子側を接続する電流経路を有する低電位トランジスタを備えるトランジスタ対と、高電位トランジスタおよび低電位トランジスタのそれぞれに制御信号を入力し、それぞれの電流経路の導通状態を互いに相補的に切り替えることで直流電力を交流電力に変換するスイッチング制御を行うドライバとを備える。ドライバは、各電流経路の電流を調整する電流調整素子および当該各電流経路の電圧を調整する電圧調整素子の少なくともいずれかを含み、電流調整素子および電圧調整素子の少なくともいずれかは、スイッチング制御において、各電流経路の電流の時間変化率が、各電流経路の電圧の時間変化率よりも大きくなるように調整する。

【0011】

本発明のさらに別の態様は、インバータの制御方法である。この方法は、高電位の高電位入力端子と低電位の低電位入力端子を含み、両入力端子の間で直流電力が入力される入力端子と、交流電力を出力する出力端子と、高電位入力端子側と出力端子側を接続する電流経路を有する高電位トランジスタと、低電位入力端子側と出力端子側を接続する電流経路を有する低電位トランジスタを備えるトランジスタ対とを備えるインバータの制御方法であって、高電位トランジスタおよび低電位トランジスタのそれぞれに制御信号を入力し、それぞれの電流経路の導通状態を互いに相補的に切り替えることで直流電力を交流電力に変換するスイッチング制御ステップを備える。スイッチング制御において、各電流経路の電流の時間変化率が、各電流経路の電圧の時間変化率よりも大きくなるように調整する。

【0012】

なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、記録媒体、コンピュータプログラムなどの間で変換したものもまた、本発明の態様として有効である。

【発明の効果】

【0013】

本発明によれば、インバータやコンバータのスイッチング損失を低減できる。

【図面の簡単な説明】

【0014】

【図1】本発明の実施形態を含むモータ装置の構成を概略的に示す図である。

【図2】インバータの構成を概略的に示す図である。

【図3】ドライバの構成例を示す図である。

【図4】インバータの作用を示す図である。

【図5】出力電流が正の場合の各トランジスタの導通状態と電流経路を示す図である。

【図6】出力電流が負の場合の各トランジスタの導通状態と電流経路を示す図である。

【図7】接続経路に設けられるキャパシタの電流と電圧を示す図である。

【図8】インバータの一回のスイッチング動作を通じてキャパシタの電荷の増減がある例を示す図である。

【図9】スイッチング時間の不均衡を補正する補正装置の構成例を示す図である。

【図10】キャパシタの代わりにダイオードを接続経路に設けた構成例を示す図である。

【発明を実施するための形態】

【0015】

図１は、本発明の実施形態を含むモータ装置１の構成を概略的に示す。モータ装置１は、直流電力に基づいて交流電力を生成するインバータ１０と、その交流電力で駆動されるモータ２０を備える。

【0016】

モータ２０は、Ｕ相、Ｖ相、Ｗ相の３相のコイル２０Ｕ、２０Ｖ、２０Ｗを持つ３相ブラシレスモータである。インバータ１０は、モータ２０の各相に対応して、Ｕ相交流電力を生成するＵ相インバータ１０Ｕと、Ｖ相交流電力を生成するＶ相インバータ１０Ｖと、Ｗ相交流電力を生成するＷ相インバータ１０Ｗを含む。各相のインバータ１０Ｕ、１０Ｖ、１０Ｗは、モータ２０のホール素子Ｈ１、Ｈ２、Ｈ３が検知した回転子の回転位置に基づき、互いに位相が異なる交流電力を各相のコイル２０Ｕ、２０Ｖ、２０Ｗに印加することで回転磁界を発生させる。この回転磁界によって回転する回転子から所望の回転動力が得られる。なお、モータ２０は、交流電圧で駆動される他のタイプのモータでもよい。また、モータ２０の相の数は３に限られず、２以上の任意の自然数でよい。

【0017】

各相のインバータ１０Ｕ、１０Ｖ、１０Ｗの構成は共通であるため、以下では適宜インバータ１０と総称して、その構成、作用、効果について説明する。交流電力を生成するインバータ１０は、高い直流電源電位Ｖｄｄが入力される高電位入力端子１１と、低い直流電源電位Ｖｓｓが入力される低電位入力端子１２と、高電位入力端子１１と低電位入力端子１２の間に設けられてＶｄｄとＶｓｓの間で変動する交流電圧を出力する出力端子１３を備える。ＶｓｓはＶｄｄよりも低い任意の電位でよいが、以下では説明を簡素化するため、Ｖｓｓをゼロとする。そして、インバータ１０の両入力端子１１、１２の間で入力される直流動作電圧Ｖｄｄ－Ｖｓｓ＝ＶｄｄをＶ_ＤＣとも表す。

【0018】

図２は、インバータ１０（Ｕ相インバータ１０Ｕ）の構成を概略的に示す。インバータ１０は、第１のトランジスタ対１４と、第２のトランジスタ対１５と、第１のドライバ１６と、第２のドライバ１７と、接続経路１８と、コントローラ１００を備える。

【0019】

第１のトランジスタ対１４は、高電位入力端子１１側と出力端子１３側を接続する電流経路を有する第１の高電位トランジスタ１４Ｈと、低電位入力端子１２側と出力端子１３側を接続する電流経路を有する第１の低電位トランジスタ１４Ｌを備える。各トランジスタ１４Ｈ、１４ＬはNチャネル型のMOSFETであり、第１のドライバ１６がゲート電極に入力する制御信号に応じてソース／ドレイン間に形成されるチャネルが電流経路を構成する。なお、これらのトランジスタ１４Ｈ、１４Ｌや後述する他のトランジスタは、Nチャネル型のMOSFETに限らず、全部または一部をPチャネル型のMOSFETで構成してもよい。また、これらのトランジスタは、MOSFETに限らず、PNP型ないしNPN型のバイポーラトランジスタや、IGBT（Insulated Gate Bipolar Transistor）で構成してもよい。

【0020】

第２のトランジスタ対１５は、高電位入力端子１１側と第１の高電位トランジスタ１４Ｈ側を接続する電流経路を有する第２の高電位トランジスタ１５Ｈと、低電位入力端子１２側と第１の低電位トランジスタ１４Ｌ側を接続する電流経路を有する第２の低電位トランジスタ１５Ｌを備える。すなわち、出力端子１３と高電位入力端子１１の間には、出力端子１３から高電位入力端子１１に向かう方向に、第１の高電位トランジスタ１４Ｈと第２の高電位トランジスタ１５Ｈが直列接続され、出力端子１３と低電位入力端子１２の間には、出力端子１３から低電位入力端子１２に向かう方向に、第１の低電位トランジスタ１４Ｌと第２の低電位トランジスタ１５Ｌが直列接続される。各トランジスタ１５Ｈ、１５ＬはMOSFETであり、第２のドライバ１７がゲート電極に入力する制御信号に応じてソース／ドレイン間に形成されるチャネルが電流経路を構成する。

【0021】

第１のドライバ１６は、コントローラ１００の制御の下で第１の高電位トランジスタ１４Ｈのゲート電極に制御信号を入力する第１の高電位ドライバ１６Ｈと、コントローラ１００の制御の下で第１の低電位トランジスタ１４Ｌのゲート電極に制御信号を入力する第１の低電位ドライバ１６Ｌを備え、各トランジスタ１４Ｈ、１４Ｌの電流経路の導通状態を互いに相補的に切り替えることで直流電力を交流電力に変換する第１のスイッチング制御を行う。ここで「相補的に切り替える」とは、各トランジスタ１４Ｈ、１４Ｌのオンオフ状態が互いに逆となるように制御することを意味する。すなわち、トランジスタ１４Ｈがオンのときはトランジスタ１４Ｌをオフとし、トランジスタ１４Ｈがオフのときはトランジスタ１４Ｌをオンとし、トランジスタ１４Ｈがオンからオフに切り替わるときはトランジスタ１４Ｌをオフからオンに切り替え、トランジスタ１４Ｈがオフからオンに切り替わるときはトランジスタ１４Ｌをオンからオフに切り替える。

【0022】

第２のドライバ１７は、コントローラ１００の制御の下で第２の高電位トランジスタ１５Ｈのゲート電極に制御信号を入力する第２の高電位ドライバ１７Ｈと、コントローラ１００の制御の下で第２の低電位トランジスタ１５Ｌのゲート電極に制御信号を入力する第２の低電位ドライバ１７Ｌを備え、各トランジスタ１５Ｈ、１５Ｌの電流経路の導通状態を互いに相補的に切り替えることで直流電力を交流電力に変換する第２のスイッチング制御を行う。「相補的に切り替える」の意味は、上記の第１のドライバ１６と同様、各トランジスタ１５Ｈ、１５Ｌのオンオフ状態が互いに逆となるように制御することを意味する。詳細は後述するが、第２のドライバ１７による第２のスイッチング制御は、第１のドライバ１６による第１のスイッチング制御のタイミングから所定時間ずれたタイミングで行われる。

【0023】

接続経路１８は、第１の高電位トランジスタ１４Ｈと第２の高電位トランジスタ１５Ｈの接続部分１８Ｈと、第１の低電位トランジスタ１４Ｌと第２の低電位トランジスタ１５Ｌの接続部分１８Ｌを、相互に接続する。接続経路１８には、電圧変動抑制素子の一態様としての容量値Ｃのキャパシタ１８１が設けられる。

【0024】

以上の構成のインバータ１０の作用を説明する前に、図３を参照してドライバ１６Ｈ、１６Ｌ、１７Ｈ、１７Ｌの詳細な構成を説明する。各ドライバ１６Ｈ、１６Ｌ、１７Ｈ、１７Ｌの構成は共通であるため、図３ではこれらをドライバ３０と総称して説明する。図３（Ａ）および図３（Ｂ）にドライバ３０の二つの構成例を示す。

【0025】

図３（Ａ）の第１の構成例に係るドライバ３０は、駆動対象のトランジスタのゲート／ソース間電圧に対応する電圧ｖ_ＧＳが入力される一対の電圧入力端子３１と、ゲート側の電圧入力端子３１に接続されるオペアンプ３２と、オペアンプ３２とゲート電極の間に設けられる抵抗値Ｒ_Ｇのゲート抵抗３３と、ゲート抵抗３３とゲート電極の間から分岐してトランジスタのドレインと繋がる分岐線に設けられる容量値Ｃ_Ｍのミラーキャパシタ３４を備える。なお、入力電圧ｖ_ＧＳは、図２のコントローラ１００が生成する。

【0026】

ゲート抵抗３３は、トランジスタのオンオフが切り替わる際のチャネルの電流を調整する電流調整素子として機能する。具体的には、抵抗値Ｒ_Ｇによって、トランジスタのオンオフが切り替わる際の電流の時間変化率di/dtを調整できる。抵抗値Ｒ_Ｇを大きくすればdi/dtは小さくなり、抵抗値Ｒ_Ｇを小さくすればdi/dtは大きくなる。後述するように、本実施形態ではdi/dtを大きくするのが好ましく、抵抗値Ｒ_Ｇを小さくするのが好ましい。本発明者の行ったシミュレーションによれば、現実的な抵抗値Ｒ_Ｇの範囲で略無限大のdi/dtを実現できる。この場合、トランジスタのオンオフが切り替わる際、電流は瞬時に最小値と最大値の間で切り替わる。このような急峻な電流変化によって電流スイッチング時間を実質的にゼロにできるため、電流の切り替わりに伴うスイッチング損失を低減できる。なお、ドライバ３０の動作中も抵抗値Ｒ_Ｇを可変として、トランジスタのオンオフが切り替わる際のdi/dtを精緻に制御してもよい。

【0027】

ミラーキャパシタ３４は、トランジスタのオンオフが切り替わる際のチャネルの電圧を調整する電圧調整素子として機能する。具体的には、容量値Ｃ_Ｍによって、トランジスタのオンオフが切り替わる際の電圧の時間変化率dv/dtを調整できる。電圧の切り替わりに伴うスイッチング損失を低減するためには、上記のdi/dtと同様にdv/dtも大きくするのが好ましいが、一方でdv/dtを大きくし過ぎるとモータ２０のコイル２０Ｕ、２０Ｖ、２０Ｗの絶縁破壊のリスクが高まる。そこで、容量値Ｃ_Ｍを適当な値に設定して、絶縁破壊のリスクが許容できる範囲で可能な限りdv/dtを大きくする。結果的に、このような制約のあるdv/dtは、制約のないdi/dtに比べて小さくなるように調整される。なお、ドライバ３０の動作中も容量値Ｃ_Ｍを可変として、トランジスタのオンオフが切り替わる際のdv/dtを精緻に制御してもよい。

【0028】

オペアンプ３２は、その構成やパラメータを適宜調整することで、電流調整素子としても電圧調整素子としても機能しうる。di/dt, dv/dtそれぞれの調整目標は上述の通りであり、di/dtは可能な限り大きく（実質的に無限大）、dv/dtは絶縁破壊のリスクが許容できる範囲で可能な限り大きくする。

【0029】

図３（Ｂ）の第２の構成例に係るドライバ３０は、駆動対象のトランジスタのゲート／ソース間電圧に対応する電圧ｖ_ＧＳが入力される一対の電圧入力端子３１と、ゲート側の電圧入力端子３１に接続されるオペアンプ３２と、オペアンプ３２とゲート電極の間に設けられる抵抗値Ｒ_Ｇのゲート抵抗３３と、ゲート側の電圧入力端子３１とオペアンプ３２の間から分岐してトランジスタのドレインと繋がる分岐線に設けられる容量値Ｃ_Ｖのキャパシタ３５を備える。図３（Ａ）の第１の構成例とはキャパシタ３５のみが異なる。

【0030】

キャパシタ３５は、ミラーキャパシタ３４と同様に、トランジスタのオンオフが切り替わる際のチャネルの電圧を調整する電圧調整素子として機能する。具体的には、容量値Ｃ_Ｖによって、トランジスタのオンオフが切り替わる際の電圧の時間変化率dv/dtを調整できる。ミラーキャパシタ３４の容量値Ｃ_Ｍと同様に、ドライバ３０の動作中も容量値Ｃ_Ｖを可変として、トランジスタのオンオフが切り替わる際のdv/dtを精緻に制御してもよい。さらにキャパシタ３５によれば、ドライバ３０の出力波形だけでなく、インバータ１０全体の出力波形も調整できるため、不要な電磁ノイズの放射を抑制できる。

【0031】

以上の構成のインバータ１０の作用を図４に示す。図４（Ａ）は、図２に示したインバータ１０の構成である。図４（Ｂ）は、出力端子１３を流れる電流ｉ_Ｕが正の場合を示す。図４（Ｃ）は、出力端子１３を流れる電流ｉ_Ｕが負の場合を示す。電流ｉ_Ｕは、図４（Ａ）の出力端子１３から流出する場合を正とし、出力端子１３に流入する場合を負とする。図４（Ｂ１）および（Ｃ１）は、出力端子１３に現れる電圧と電流を示す。図４（Ｂ２）および（Ｃ２）は、四つのトランジスタ１５Ｈ、１４Ｈ、１４Ｌ、１５Ｌのソース／ドレイン間のチャネルの電圧と電流を示す。図４（Ｂ３）および（Ｃ３）は、インバータ１０のスイッチング損失を示す。

【0032】

まず、電流ｉ_Ｕが正の場合の図４（Ｂ）について説明する。図４（Ｂ１）は、インバータ１０が一回のスイッチング動作を行う際に出力端子１３に現れる電圧と電流を示す。詳細は後述するが、電圧は高さＶ_ＤＣ（Ｖｄｄ－Ｖｓｓ）の台形状のパルスであり、電流ｉ_Ｕの大きさは一定である。時刻０ｓから立上り時間ｔ_Ｒの間は、高電位側のトランジスタ１５Ｈ、１４Ｈが順次オンし、それと相補的に低電位側のトランジスタ１５Ｌ、１４Ｌが順次オフすることで、出力端子１３の電圧が０ＶからＶ_ＤＣまで線形に増加する。立上り時間ｔ_Ｒの後、スイッチオフ時刻ｄＴ_ＳＷまでの間は電圧の大きさはＶ_ＤＣで一定である。すなわち、スイッチオフ時刻ｄＴ_ＳＷは、台形状の電圧パルスの幅を決める。一般的なパルス幅変調（ＰＷＭ）技術により、各電圧パルスの幅あるいはデューティ比を変化させることで、所望の周波数の交流電圧が生成される。スイッチオフ時刻ｄＴ_ＳＷから立下り時間ｔ_Ｆの間は、高電位側のトランジスタ１５Ｈ、１４Ｈが順次オフし、それと相補的に低電位側のトランジスタ１５Ｌ、１４Ｌが順次オンすることで、出力端子１３の電圧がＶ_ＤＣから０Ｖまで線形に減少する。

【0033】

図４（Ｂ２）の四つのトランジスタ１５Ｈ、１４Ｈ、１４Ｌ、１５Ｌの動作を説明するに当たって、図４（Ｂ３）に示される六つの区間i-viに分ける。図５には、各区間i-viにおける各トランジスタの導通状態と電流経路を示す。図５の出力端子を流れる電流ｉ_Ｕは全ての区間で正であり、図４（Ｂ１）に示されるように大きさは一定である。

【0034】

時刻０ｓより前の区間iでは、トランジスタ１５Ｈ、１４Ｈがオフ状態、トランジスタ１４Ｌ、１５Ｌがオン状態である。低電位入力端子１２が出力端子１３と導通しているため、出力端子１３の電圧は０Ｖである。高電位入力端子１１と出力端子１３の間の電圧Ｖ_ＤＣは、トランジスタ１５Ｈ、１４Ｈで均等に分圧されるため、各トランジスタの電圧はＶ_ＤＣ／２である。オン状態のトランジスタ１４Ｌ、１５Ｌの電圧は０Ｖであり、電流ｉ_Ｕが流れる。

【0035】

時刻０ｓからｔ_Ｒ／２までの区間iiでは、トランジスタ１５Ｈ、１５Ｌのオンオフ状態が相補的に切り替わる。すなわち、トランジスタ１５Ｈはオフ状態からオン状態に切り替わり、トランジスタ１５Ｌはオン状態からオフ状態に切り替わる。これが本発明の第２のスイッチング制御に相当する。このとき、図５に示されるように、トランジスタ１５Ｈがオン状態に切り替わるにつれて、高電位入力端子１１からの電流がトランジスタ１５Ｈを流れ、接続経路１８のキャパシタ１８１とオン状態のトランジスタ１４Ｌを経由して出力端子１３を流れる。図４（Ｂ２）のトランジスタ１５Ｈ、１５Ｌの電圧と電流を見ると、電圧の時間変化率dv/dtは（Ｖ_ＤＣ／２）／（ｔ_Ｒ／２）＝Ｖ_ＤＣ／ｔ_Ｒであり、電流の時間変化率di/dtは無限大である。すなわち、電圧は０ｓ～ｔ_Ｒ／２の区間iiに亘って線形に変化する一方、電流は区間iiの開始時刻０ｓで瞬時に切り替わる。dv/dt, di/dtをこのように調整する構成については図３で説明した。

【0036】

時刻ｔ_Ｒ／２からｔ_Ｒまでの区間iiiでは、トランジスタ１４Ｈ、１４Ｌのオンオフ状態が相補的に切り替わる。すなわち、トランジスタ１４Ｈはオフ状態からオン状態に切り替わり、トランジスタ１４Ｌはオン状態からオフ状態に切り替わる。これが本発明の第１のスイッチング制御に相当する。このとき、図５に示されるように、トランジスタ１４Ｈがオン状態に切り替わるにつれて、高電位入力端子１１からの電流がオン状態のトランジスタ１５Ｈを経由してトランジスタ１４Ｈを流れる。図４（Ｂ２）のトランジスタ１４Ｈ、１４Ｌの電圧と電流を見ると、電圧の時間変化率dv/dtは（Ｖ_ＤＣ／２）／（ｔ_Ｒ／２）＝Ｖ_ＤＣ／ｔ_Ｒであり、電流の時間変化率di/dtは無限大である。すなわち、電圧はｔ_Ｒ／２～ｔ_Ｒの区間iiiに亘って線形に変化する一方、電流は区間iiiの開始時刻ｔ_Ｒ／２で瞬時に切り替わる。

【0037】

以上のように、区間iiではトランジスタ１５Ｈ、１５Ｌのオンオフ状態が相補的に切り替わる第２のスイッチング制御が行われ、それに続く区間iiiではトランジスタ１４Ｈ、１４Ｌのオンオフ状態が相補的に切り替わる第１のスイッチング制御が行われる。すなわち、第２のスイッチング制御は第１のスイッチング制御より前に行われる。換言すれば、各トランジスタ対のスイッチング制御のタイミングは、出力端子１３から遠い側のトランジスタ対（本例では第２のトランジスタ対１５）ほど早い。また、第２のスイッチング制御と第１のスイッチング制御のタイミングは、第２のスイッチング制御（区間ii）において、トランジスタ１５Ｈ、１５Ｌのそれぞれのチャネルの電圧スイッチングの過渡時間ｔ_Ｒ／２だけずれている。これにより、区間iiでトランジスタ１５Ｈ、１５Ｌの電圧が切り替わった後、間を置かずに区間iiiでトランジスタ１４Ｈ、１４Ｌの電圧が切り替わる。さらに、上記の通り、区間iiとiiiの電圧の時間変化率dv/dtはＶ_ＤＣ／ｔ_Ｒで互いに等しい。この結果、図４（Ｂ１）のように、時刻ｔ_Ｒ／２で滑らかに接続された電圧波形が得られる。仮に第２のスイッチング制御と第１のスイッチング制御のタイミングがｔ_Ｒ／２よりも大きくずれている場合、第２のスイッチング制御の終了時刻ｔ_Ｒ／２から第１のスイッチング制御の開始時刻まで出力電圧が中間電圧Ｖ_ＤＣ／２付近に留まるため、図４（Ｂ１）のような一つの台形状の電圧パルスとはならず、０Ｖ、Ｖ_ＤＣ／２、Ｖ_ＤＣの３レベルの階段状の電圧パルスとなる。階段状の電圧パルスでもインバータ１０の動作に支障はないが、電圧パルス波形を整えたい事情がある場合は台形状の電圧パルスとするのが好ましい。台形状の電圧パルスは、０Ｖ、Ｖ_ＤＣの２レベルを取る。本来であれば０Ｖ、Ｖ_ＤＣ／２、Ｖ_ＤＣの３レベルとなるところを、擬似的に０Ｖ、Ｖ_ＤＣの２レベルとしているため、これを「３レベル／疑似２レベル制御」ともいう。

【0038】

時刻ｔ_ＲからｄＴ_ＳＷまでの区間ivでは、区間iii終了時の状態がそのまま維持され、パルス幅変調に基づく所望幅の電圧パルスが形成される。区間ivでは、トランジスタ１５Ｈ、１４Ｈがオン状態、トランジスタ１４Ｌ、１５Ｌがオフ状態である。高電位入力端子１１が出力端子１３と導通しているため、出力端子１３の電圧はＶ_ＤＣである。低電位入力端子１２と出力端子１３の間の電圧Ｖ_ＤＣは、トランジスタ１４Ｌ、１５Ｌで均等に分圧されるため、各トランジスタの電圧はＶ_ＤＣ／２である。オン状態のトランジスタ１５Ｈ、１４Ｈの電圧は０Ｖであり、電流ｉ_Ｕが流れる。

【0039】

時刻ｄＴ_ＳＷからｄＴ_ＳＷ＋ｔ_Ｆ／２までの区間vでは、トランジスタ１５Ｈ、１５Ｌのオンオフ状態が相補的に切り替わる。すなわち、トランジスタ１５Ｈはオン状態からオフ状態に切り替わり、トランジスタ１５Ｌはオフ状態からオン状態に切り替わる。区間iiと同様に、これも本発明の第２のスイッチング制御に相当する。このとき、図５に示されるように、区間ivと同様にトランジスタ１５Ｈ、１４Ｈを電流ｉ_Ｕが流れる。図４（Ｂ２）のトランジスタ１５Ｈ、１５Ｌの電圧と電流を見ると、電圧の時間変化率dv/dtは（Ｖ_ＤＣ／２）／（ｔ_Ｆ／２）＝Ｖ_ＤＣ／ｔ_Ｆであり、電流の時間変化率di/dtは無限大である。すなわち、電圧はｄＴ_ＳＷ～ｄＴ_ＳＷ＋ｔ_Ｆ／２の区間vに亘って線形に変化する一方、電流は区間vの終了時刻ｄＴ_ＳＷ＋ｔ_Ｆ／２で瞬時に切り替わる。

【0040】

時刻ｄＴ_ＳＷ＋ｔ_Ｆ／２からｄＴ_ＳＷ＋ｔ_Ｆまでの区間viでは、トランジスタ１４Ｈ、１４Ｌのオンオフ状態が相補的に切り替わる。すなわち、トランジスタ１４Ｈはオン状態からオフ状態に切り替わり、トランジスタ１４Ｌはオフ状態からオン状態に切り替わる。区間iiiと同様に、これも本発明の第１のスイッチング制御に相当する。このとき、図５に示されるように、低電位入力端子１２からの電流がオン状態のトランジスタ１５Ｌを流れ、接続経路１８のキャパシタ１８１とトランジスタ１４Ｈを経由して出力端子１３を流れる。図４（Ｂ２）のトランジスタ１４Ｈ、１４Ｌの電圧と電流を見ると、電圧の時間変化率dv/dtは（Ｖ_ＤＣ／２）／（ｔ_Ｆ／２）＝Ｖ_ＤＣ／ｔ_Ｆであり、電流の時間変化率di/dtは無限大である。すなわち、電圧はｄＴ_ＳＷ＋ｔ_Ｆ／２～ｄＴ_ＳＷ＋ｔ_Ｆの区間viに亘って線形に変化する一方、電流は区間viの終了時刻ｄＴ_ＳＷ＋ｔ_Ｆで瞬時に切り替わる。

【0041】

以上のように、区間vではトランジスタ１５Ｈ、１５Ｌのオンオフ状態が相補的に切り替わる第２のスイッチング制御が行われ、それに続く区間viではトランジスタ１４Ｈ、１４Ｌのオンオフ状態が相補的に切り替わる第１のスイッチング制御が行われる。すなわち、上述の区間ii, iiiと同様に、第２のスイッチング制御は第１のスイッチング制御より前に行われる。換言すれば、各トランジスタ対のスイッチング制御のタイミングは、出力端子１３から遠い側のトランジスタ対（本例では第２のトランジスタ対１５）ほど早い。また、第２のスイッチング制御と第１のスイッチング制御のタイミングは、第２のスイッチング制御（区間v）において、トランジスタ１５Ｈ、１５Ｌのそれぞれのチャネルの電圧スイッチングの過渡時間ｔ_Ｆ／２だけずれている。これにより、区間vでトランジスタ１５Ｈ、１５Ｌの電圧が切り替わった後、間を置かずに区間viでトランジスタ１４Ｈ、１４Ｌの電圧が切り替わる。さらに、上記の通り、区間vとviの電圧の時間変化率dv/dtはＶ_ＤＣ／ｔ_Ｆで互いに等しい。この結果、図４（Ｂ１）のように、時刻ｄＴ_ＳＷ＋ｔ_Ｆ／２で滑らかに接続された電圧波形が得られる。つまり、電圧パルスの立上り側だけでなく立下り側でも、前述の「３レベル／疑似２レベル制御」が実現される。

【0042】

図４（Ｂ３）は、インバータ１０のスイッチング損失を示す。スイッチング損失は、インバータ１０の一回のスイッチング動作を通じて、各トランジスタ１５Ｈ、１４Ｈ、１４Ｌ、１５Ｌで消費される電力の総和である。電力が消費されるのは、図４（Ｂ２）に示される各トランジスタ１５Ｈ、１４Ｈ、１４Ｌ、１５Ｌの電圧と電流が共にゼロでない場合である。具体的には、区間iiでトランジスタ１５Ｈが、区間iiiでトランジスタ１４Ｈが、区間vでトランジスタ１５Ｈが、区間viでトランジスタ１４Ｈが電力を消費する。図４（Ｂ３）に示されるように、四つの区間ii, iii, v, viで消費される電力は、それぞれ高さがＶ_ＤＣ×ｉ_Ｕ／２の直角三角形の面積で表される。各直角三角形の底辺の長さは、区間ii, iiiでｔ_Ｒ／２であり、区間v, viでｔ_Ｆ／２である。したがって、これらの四つの直角三角形の面積の総和であるスイッチング損失はｔ_Ｒ×Ｖ_ＤＣ×ｉ_Ｕ／４＋ｔ_Ｆ×Ｖ_ＤＣ×ｉ_Ｕ／４で表される。ここで、各トランジスタ１５Ｈ、１４Ｈで消費される電力が直角三角形の面積で表されるのは、各区間ii, iii, v, viにおける電流の時間変化率di/dtが無限大であり、電流が時間軸に垂直な方向に瞬時に変化するためである。比較例として、di/dtが無限大でない場合を点線で示す。この場合、上記の各直角三角形の直角部に隣接して追加的なスイッチング損失が生じる。したがって、di/dtを無限大とすることでスイッチング損失を低減できる。

【0043】

以上、図４（Ｂ）および図５を参照して電流ｉ_Ｕが正の場合のインバータ１０の作用を説明した。図４（Ｃ）および図６に電流ｉ_Ｕが負の場合のインバータ１０の作用を示すが、基本的な内容は共通するため、説明を適宜省略する。

【0044】

図４（Ｃ１）は、インバータ１０が一回のスイッチング動作を行う際に出力端子１３に現れる電圧と電流を示す。電圧は高さＶ_ＤＣの台形状のパルスであり、電流ｉ_Ｕの大きさは一定である（ｉ_Ｕは負であるため、マイナスを付けて正領域に表示している）。時刻０ｓから立上り時間ｔ_Ｒの間は、高電位側のトランジスタ１５Ｈ、１４Ｈが順次オンし、それと相補的に低電位側のトランジスタ１５Ｌ、１４Ｌが順次オフすることで、出力端子１３の電圧が０ＶからＶ_ＤＣまで線形に増加する。立上り時間ｔ_Ｒの後、スイッチオフ時刻ｄＴ_ＳＷまでの間は電圧の大きさはＶ_ＤＣで一定である。スイッチオフ時刻ｄＴ_ＳＷから立下り時間ｔ_Ｆの間は、高電位側のトランジスタ１５Ｈ、１４Ｈが順次オフし、それと相補的に低電位側のトランジスタ１５Ｌ、１４Ｌが順次オンすることで、出力端子１３の電圧がＶ_ＤＣから０Ｖまで線形に減少する。

【0045】

図４（Ｃ２）の四つのトランジスタ１５Ｈ、１４Ｈ、１４Ｌ、１５Ｌの動作を説明するに当たって、図４（Ｃ３）に示される六つの区間i-viに分ける。図６には、各区間i-viにおける各トランジスタの導通状態と電流経路を示す。図６の出力端子を流れる電流ｉ_Ｕは全ての区間で負であり、図４（Ｃ１）に示されるように大きさは一定である。

【0046】

時刻０ｓより前の区間iでは、トランジスタ１５Ｈ、１４Ｈがオフ状態、トランジスタ１４Ｌ、１５Ｌがオン状態である。低電位入力端子１２が出力端子１３と導通しているため、出力端子１３の電圧は０Ｖである。高電位入力端子１１と出力端子１３の間の電圧Ｖ_ＤＣは、トランジスタ１５Ｈ、１４Ｈで均等に分圧されるため、各トランジスタの電圧はＶ_ＤＣ／２である。オン状態のトランジスタ１４Ｌ、１５Ｌの電圧は０Ｖであり、電流ｉ_Ｕが流れる。

【0047】

時刻０ｓからｔ_Ｒ／２までの区間iiでは、トランジスタ１５Ｈ、１５Ｌのオンオフ状態が相補的に切り替わる。すなわち、トランジスタ１５Ｈはオフ状態からオン状態に切り替わり、トランジスタ１５Ｌはオン状態からオフ状態に切り替わる。これが本発明の第２のスイッチング制御に相当する。このとき、図６に示されるように、区間iと同様にトランジスタ１４Ｌ、１５Ｌを電流ｉ_Ｕが流れる。図４（Ｃ２）のトランジスタ１５Ｈ、１５Ｌの電圧と電流を見ると、電圧の時間変化率dv/dtは（Ｖ_ＤＣ／２）／（ｔ_Ｒ／２）＝Ｖ_ＤＣ／ｔ_Ｒであり、電流の時間変化率di/dtは無限大である。すなわち、電圧は０ｓ～ｔ_Ｒ／２の区間iiに亘って線形に変化する一方、電流は区間iiの終了時刻ｔ_Ｒ／２で瞬時に切り替わる。

【0048】

時刻ｔ_Ｒ／２からｔ_Ｒまでの区間iiiでは、トランジスタ１４Ｈ、１４Ｌのオンオフ状態が相補的に切り替わる。すなわち、トランジスタ１４Ｈはオフ状態からオン状態に切り替わり、トランジスタ１４Ｌはオン状態からオフ状態に切り替わる。これが本発明の第１のスイッチング制御に相当する。このとき、図６に示されるように、出力端子１３からの電流がトランジスタ１４Ｌを流れ、接続経路１８のキャパシタ１８１とオン状態のトランジスタ１５Ｈを経由して高電位入力端子１１を流れる。図４（Ｃ２）のトランジスタ１４Ｈ、１４Ｌの電圧と電流を見ると、電圧の時間変化率dv/dtは（Ｖ_ＤＣ／２）／（ｔ_Ｒ／２）＝Ｖ_ＤＣ／ｔ_Ｒであり、電流の時間変化率di/dtは無限大である。すなわち、電圧はｔ_Ｒ／２～ｔ_Ｒの区間iiiに亘って線形に変化する一方、電流は区間iiiの終了時刻ｔ_Ｒで瞬時に切り替わる。

【0049】

以上のように、区間iiではトランジスタ１５Ｈ、１５Ｌのオンオフ状態が相補的に切り替わる第２のスイッチング制御が行われ、それに続く区間iiiではトランジスタ１４Ｈ、１４Ｌのオンオフ状態が相補的に切り替わる第１のスイッチング制御が行われる。すなわち、第２のスイッチング制御は第１のスイッチング制御より前に行われる。また、第２のスイッチング制御と第１のスイッチング制御のタイミングは、第２のスイッチング制御（区間ii）において、トランジスタ１５Ｈ、１５Ｌのそれぞれのチャネルの電圧スイッチングの過渡時間ｔ_Ｒ／２だけずれている。これにより、区間iiでトランジスタ１５Ｈ、１５Ｌの電圧が切り替わった後、間を置かずに区間iiiでトランジスタ１４Ｈ、１４Ｌの電圧が切り替わる。さらに、上記の通り、区間iiとiiiの電圧の時間変化率dv/dtはＶ_ＤＣ／ｔ_Ｒで互いに等しい。この結果、図４（Ｃ１）のように、時刻ｔ_Ｒ／２で滑らかに接続された電圧波形が得られる（３レベル／疑似２レベル制御）。

【0050】

時刻ｔ_ＲからｄＴ_ＳＷまでの区間ivでは、区間iii終了時の状態がそのまま維持され、パルス幅変調に基づく所望幅の電圧パルスが形成される。区間ivでは、トランジスタ１５Ｈ、１４Ｈがオン状態、トランジスタ１４Ｌ、１５Ｌがオフ状態である。高電位入力端子１１が出力端子１３と導通しているため、出力端子１３の電圧はＶ_ＤＣである。低電位入力端子１２と出力端子１３の間の電圧Ｖ_ＤＣは、トランジスタ１４Ｌ、１５Ｌで均等に分圧されるため、各トランジスタの電圧はＶ_ＤＣ／２である。オン状態のトランジスタ１５Ｈ、１４Ｈの電圧は０Ｖであり、電流ｉ_Ｕが流れる。

【0051】

時刻ｄＴ_ＳＷからｄＴ_ＳＷ＋ｔ_Ｆ／２までの区間vでは、トランジスタ１５Ｈ、１５Ｌのオンオフ状態が相補的に切り替わる。すなわち、トランジスタ１５Ｈはオン状態からオフ状態に切り替わり、トランジスタ１５Ｌはオフ状態からオン状態に切り替わる。区間iiと同様に、これも本発明の第２のスイッチング制御に相当する。このとき、図６に示されるように、トランジスタ１５Ｌがオン状態に切り替わるにつれて、出力端子１３からの電流がオン状態のトランジスタ１４Ｈを流れ、接続経路１８のキャパシタ１８１とトランジスタ１５Ｌを経由して高電位入力端子１１を流れる。図４（Ｃ２）のトランジスタ１５Ｈ、１５Ｌの電圧と電流を見ると、電圧の時間変化率dv/dtは（Ｖ_ＤＣ／２）／（ｔ_Ｆ／２）＝Ｖ_ＤＣ／ｔ_Ｆであり、電流の時間変化率di/dtは無限大である。すなわち、電圧はｄＴ_ＳＷ～ｄＴ_ＳＷ＋ｔ_Ｆ／２の区間vに亘って線形に変化する一方、電流は区間vの開始時刻ｄＴ_ＳＷで瞬時に切り替わる。

【0052】

時刻ｄＴ_ＳＷ＋ｔ_Ｆ／２からｄＴ_ＳＷ＋ｔ_Ｆまでの区間viでは、トランジスタ１４Ｈ、１４Ｌのオンオフ状態が相補的に切り替わる。すなわち、トランジスタ１４Ｈはオン状態からオフ状態に切り替わり、トランジスタ１４Ｌはオフ状態からオン状態に切り替わる。区間iiiと同様に、これも本発明の第１のスイッチング制御に相当する。このとき、図６に示されるように、トランジスタ１４Ｌがオン状態に切り替わるにつれて、出力端子１３からの電流がトランジスタ１４Ｌとオン状態のトランジスタ１５Ｌを経由して低電位入力端子１２を流れる。図４（Ｃ２）のトランジスタ１４Ｈ、１４Ｌの電圧と電流を見ると、電圧の時間変化率dv/dtは（Ｖ_ＤＣ／２）／（ｔ_Ｆ／２）＝Ｖ_ＤＣ／ｔ_Ｆであり、電流の時間変化率di/dtは無限大である。すなわち、電圧はｄＴ_ＳＷ＋ｔ_Ｆ／２～ｄＴ_ＳＷ＋ｔ_Ｆの区間viに亘って線形に変化する一方、電流は区間viの開始時刻ｄＴ_ＳＷ＋ｔ_Ｆ／２で瞬時に切り替わる。

【0053】

以上のように、区間vではトランジスタ１５Ｈ、１５Ｌのオンオフ状態が相補的に切り替わる第２のスイッチング制御が行われ、それに続く区間viではトランジスタ１４Ｈ、１４Ｌのオンオフ状態が相補的に切り替わる第１のスイッチング制御が行われる。すなわち、上述の区間ii, iiiと同様に、第２のスイッチング制御は第１のスイッチング制御より前に行われる。また、第２のスイッチング制御と第１のスイッチング制御のタイミングは、第２のスイッチング制御（区間v）において、トランジスタ１５Ｈ、１５Ｌのそれぞれのチャネルの電圧スイッチングの過渡時間ｔ_Ｆ／２だけずれている。これにより、区間vでトランジスタ１５Ｈ、１５Ｌの電圧が切り替わった後、間を置かずに区間viでトランジスタ１４Ｈ、１４Ｌの電圧が切り替わる。さらに、上記の通り、区間vとviの電圧の時間変化率dv/dtはＶ_ＤＣ／ｔ_Ｆで互いに等しい。この結果、図４（Ｃ１）のように、時刻ｄＴ_ＳＷ＋ｔ_Ｆ／２で滑らかに接続された電圧波形が得られる。つまり、電圧パルスの立上り側だけでなく立下り側でも、前述の「３レベル／疑似２レベル制御」が実現される。

【0054】

図４（Ｃ３）は、インバータ１０のスイッチング損失を示す。スイッチング損失は、インバータ１０の一回のスイッチング動作を通じて、各トランジスタ１５Ｈ、１４Ｈ、１４Ｌ、１５Ｌで消費される電力の総和である。電力が消費されるのは、図４（Ｃ２）に示される各トランジスタ１５Ｈ、１４Ｈ、１４Ｌ、１５Ｌの電圧と電流が共にゼロでない場合である。具体的には、区間iiでトランジスタ１５Ｌが、区間iiiでトランジスタ１４Ｌが、区間vでトランジスタ１５Ｌが、区間viでトランジスタ１４Ｌが電力を消費する。図４（Ｃ３）に示されるように、四つの区間ii, iii, v, viで消費される電力は、それぞれ高さがＶ_ＤＣ×（－ｉ_Ｕ）／２の直角三角形の面積で表される。各直角三角形の底辺の長さは、区間ii, iiiでｔ_Ｒ／２であり、区間v, viでｔ_Ｆ／２である。したがって、これらの四つの直角三角形の面積の総和であるスイッチング損失はｔ_Ｒ×Ｖ_ＤＣ×（－ｉ_Ｕ）／４＋ｔ_Ｆ×Ｖ_ＤＣ×（－ｉ_Ｕ）／４で表される。ここで、各トランジスタ１５Ｌ、１４Ｌで消費される電力が直角三角形の面積で表されるのは、各区間ii, iii, v, viにおける電流の時間変化率di/dtが無限大であり、電流が時間軸に垂直な方向に瞬時に変化するためである。

【0055】

以上で説明したインバータ１０において、接続経路１８に設けられたキャパシタ１８１は、高電位側のトランジスタの接続部分１８Ｈと低電位側のトランジスタの接続部分１８Ｌの間の電圧を中間電圧Ｖ_ＤＣ／２付近に維持することで、動作を安定化する。すなわち、キャパシタ１８１は、高電位側の接続部分１８Ｈと低電位側の接続部分１８Ｌの間の電圧の変動を抑制する電圧変動抑制素子として機能する。図７（Ｂ４）および（Ｃ４）に、キャパシタ１８１の電流と電圧を示す。本図の（Ｂ２）（Ｂ３）（Ｃ２）（Ｃ３）は、図４と同じものを参考に示す。

【0056】

電流ｉ_Ｕが正の場合の図７（Ｂ４）において、キャパシタ１８１には区間iiとviで電流が流れる。図５に示されるように、区間iiでは高電位側の接続部分１８Ｈから低電位側の接続部分１８Ｌに向かう方向に電流が流れてキャパシタ１８１は電荷を蓄積し、区間viでは低電位側の接続部分１８Ｌから高電位側の接続部分１８Ｈに向かう方向に電流が流れてキャパシタ１８１は電荷を放出する。キャパシタ１８１の電極間電圧は、中間電圧Ｖ_ＤＣ／２を中心として、電荷蓄積状態と電荷放出状態の間で振動的に微小変化する。理想的な状況では、区間ii, viでキャパシタ１８１を流れる電流の大きさと、流れる時間ｔ_Ｒ／２、ｔ_Ｆ／２がそれぞれ等しく、インバータ１０の一回のスイッチング動作を通じて、キャパシタ１８１の電荷は増減しない。

【0057】

電流ｉ_Ｕが負の場合の図７（Ｃ４）において、キャパシタ１８１には区間iiiとvで電流が流れる。図６に示されるように、区間iiiでは低電位側の接続部分１８Ｌから高電位側の接続部分１８Ｈに向かう方向に電流が流れてキャパシタ１８１は電荷を放出し、区間vでは高電位側の接続部分１８Ｈから低電位側の接続部分１８Ｌに向かう方向に電流が流れてキャパシタ１８１は電荷を蓄積する。キャパシタ１８１の電極間電圧は、中間電圧Ｖ_ＤＣ／２を中心として、電荷蓄積状態と電荷放出状態の間で振動的に微小変化する。理想的な状況では、区間iii, vでキャパシタ１８１を流れる電流の大きさと、流れる時間ｔ_Ｒ／２、ｔ_Ｆ／２がそれぞれ等しく、インバータ１０の一回のスイッチング動作を通じて、キャパシタ１８１の電荷は増減しない。

【0058】

図８は、インバータ１０の一回のスイッチング動作を通じてキャパシタ１８１の電荷の増減がある例を示す。本図の（Ｂ１）～（Ｂ４）および（Ｃ１）～（Ｃ４）は、図４および図７と対応する。

【0059】

電流ｉ_Ｕが正の場合のインバータ１０の出力を表す図７（Ｂ１）、および、電流ｉ_Ｕが負の場合のインバータ１０の出力を表す図７（Ｃ１）において、電圧パルス波形は図４の台形状から歪んでいる。各トランジスタの電圧と電流を示す図７（Ｂ２）および（Ｃ２）に示されるように、第２のスイッチング制御に要する過渡時間ｔ_ａ＝ｔ_ａＲ＝ｔ_ａＦと、第１のスイッチング制御に要する過渡時間ｔ_ｂ＝ｔ_ｂＲ＝ｔ_ｂＦが異なるのが原因である。本図はｔ_ａがｔ_ｂより大きい場合を示すが、ｔ_ａがｔ_ｂより小さい場合も電圧パルス波形は台形状から歪む。

【0060】

電流ｉ_Ｕが正の場合の図７（Ｂ４）では、キャパシタ１８１が電荷を蓄積する時間ｔ_ａＲが、キャパシタ１８１が電荷を放出する時間ｔ_ｂＦより長いため、インバータ１０の一回のスイッチング動作を通じてキャパシタ１８１は電荷を過剰に蓄積する。電流ｉ_Ｕが負の場合の図７（Ｃ４）では、キャパシタ１８１が電荷を蓄積する時間ｔ_ａＦが、キャパシタ１８１が電荷を放出する時間ｔ_ｂＲより長いため、インバータ１０の一回のスイッチング動作を通じてキャパシタ１８１は電荷を過剰に蓄積する。いずれの場合も、インバータ１０の一回のスイッチング動作を通じて、キャパシタ１８１の電極間電圧が正方向にシフトしてしまい、インバータ１０の安定動作に支障が生じうる。なお、図示はしないが、本図とは逆にｔ_ａがｔ_ｂより小さい場合は、インバータ１０の一回のスイッチング動作を通じて、キャパシタ１８１は電荷を過剰に放出するため、キャパシタ１８１の電極間電圧が負方向にシフトしてしまい、インバータ１０の安定動作に支障が生じうる。

【0061】

図９は、以上のようなスイッチング時間の不均衡を補正する補正装置４０の二つの構成例を示す。これらの補正装置４０は、キャパシタ１８１の中心電圧が目標電圧である中間電圧Ｖ_ＤＣ／２になるように、第１の電圧スイッチングの過渡時間ｔ_ｂ＝ｔ_ｂＲ＝ｔ_ｂＦおよび第２の電圧スイッチングの過渡時間ｔ_ａ＝ｔ_ａＲ＝ｔ_ａＦを制御する。図２のコントローラ１００は、これらの過渡時間ｔ_ａおよびｔ_ｂに応じて、図３の各ドライバ３０への入力電圧ｖ_ＧＳを制御する。

【0062】

図９（Ａ）の第１の構成例に係る補正装置４０において、目標電圧提供部４１は、キャパシタ１８１の目標電圧Ｖ_ＤＣ／２を提供する。電圧誤差算出部４２は、キャパシタ１８１の測定電圧ｖ_ｃの目標電圧Ｖ_ＤＣ／２からの誤差を算出する。第１の構成例では、キャパシタ１８１の電圧ｖ_ｃを常時測定し、その高周波成分をローパスフィルタ４２１で除去したものを電圧誤差算出部４２に供給する。電圧誤差算出部４２が算出した電圧誤差は電圧コントローラ４３１に供給され、キャパシタ１８１の電荷補正量に変換される。除算器４３２は、絶対値演算部４３３から得られる出力電流ｉ_Ｕの絶対値で電荷補正量を除算し、時間補正量に変換する。規制部４３４は、この時間補正量の絶対値が過大にならないように所定の上限値に基づくキャップ処理を行い、最終的な時間補正量δｔとする。

【0063】

スイッチング時間補正部４４は、電圧誤差算出部４２が算出した電圧誤差に基づき、第１の電圧スイッチングの過渡時間ｔ_ｂおよび第２の電圧スイッチングの過渡時間ｔ_ａの少なくともいずれかを補正する。本構成例では、第１の過渡時間ｔ_ｂの補正値を算出する第１の補正部４４１と、第２の過渡時間ｔ_ａの補正値を算出する第２の補正部４４２が設けられる。第１の補正部４４１は、インバータ１０の立上り時間／立下り時間ｔ_ＲＦ（＝ｔ_Ｒ＝ｔ_Ｆ）から時間補正量δｔを減算した上で１／２を乗算し、第１の過渡時間ｔ_ｂの補正値とする。すなわちｔ_ｂ＝（ｔ_ＲＦ－δｔ）／２である。第２の補正部４４２は、インバータ１０の立上り時間／立下り時間ｔ_ＲＦ（＝ｔ_Ｒ＝ｔ_Ｆ）に時間補正量δｔを加算した上で１／２を乗算し、第２の過渡時間ｔ_ａの補正値とする。すなわちｔ_ａ＝（ｔ_ＲＦ＋δｔ）／２である。このとき、第１の過渡時間ｔ_ｂと第２の過渡時間ｔ_ａの和は、インバータ１０の立上り時間／立下り時間ｔ_ＲＦに等しい。したがって、スイッチング時間補正部４４は、ｔ_ＲＦを第１の過渡時間ｔ_ｂと第２の過渡時間ｔ_ａに配分する際に、キャパシタ１８１が目標電圧Ｖ_ＤＣ／２となる最適な配分割合を時間補正量δｔによって指定するものといえる。

【0064】

図９（Ｂ）の第２の構成例に係る補正装置４０では、サンプル／ホールド回路４２２が、トリガー信号に基づいて取得したキャパシタ１８１の電圧ｖ_ｃを電圧誤差算出部４２に供給する。電圧誤差算出部４２が算出した電圧誤差は、キャパシタ１８１の容量値Ｃが乗算され、キャパシタ１８１の電荷補正量に変換される。その他は、図９（Ａ）の第１の構成例と同じである。

【0065】

以上、本発明を実施形態に基づいて説明した。実施形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

【0066】

実施形態では、入力された直流電力に基づいて交流電力を出力するインバータ１０について説明したが、これとは逆に、入力された交流電力に基づいて直流電力を出力するコンバータにも本発明を適用できる。図２のインバータ１０の構成において、出力端子１３だったものを交流電力が入力される入力端子とし、高電位入力端子１１および低電位入力端子１２だったものを、それぞれ、直流電力を出力する高電位出力端子および低電位出力端子とすることで、コンバータの基本的な構成が実現される。

【0067】

実施形態では、図２および図４を参照して、インバータ１０の「３レベル／疑似２レベル制御」について説明した。すなわち、０Ｖ、Ｖ_ＤＣ／２、Ｖ_ＤＣの３レベルの電圧を出力可能な２個のトランジスタ対１４、１５を用いて、図４（Ｂ１）および（Ｃ１）に示される０Ｖ、Ｖ_ＤＣの２レベルの電圧パルスが擬似的に形成された。本発明によれば、Ｎを２以上の任意の自然数とし、Ｍを２以上かつＮ－１以下の任意の自然数として、Ｎレベル／疑似Ｍレベル制御を実現できる。Ｎ＝２の２レベル制御は１個のトランジスタ対で実現できる。Ｎ＝４の４レベル制御は３個のトランジスタ対で実現できる。このように、Ｎレベル制御はＮ－１個のトランジスタ対で実現できる。この場合、３レベル制御の例を示す図４と同様に、出力端子１３から遠いトランジスタ対から順にスイッチング制御を行うことでＮレベルの電圧を出力できる。このようなＮレベルの電圧に基づいて擬似的にＭレベルの電圧パルスを形成するためには、図４に関して説明したように、隣接するトランジスタ対のスイッチング制御を連続的に行い、電圧パルスを滑らかに接続すればよい。

【0068】

より具体的な構成は以下の通りである。ｎ（＝Ｎ－１）を２以上の整数として、出力端子１３から高電位入力端子１１に向かって直列に接続された第１～ｎの高電位トランジスタ、および、出力端子１３から低電位入力端子１２に向かって直列に接続された第１～ｎの低電位トランジスタによって第１～ｎのトランジスタ対を構成する。第１～ｎのトランジスタ対に対してスイッチング制御を行う第１～ｎのドライバを設ける。隣接するトランジスタ対の高電位側の接続部分と低電位側の接続部分を相互に接続する第１～ｎ－１の接続経路を設ける。第１～ｎ－１の接続経路において、高電位側の接続部分と低電位側の接続部分の間の電圧の変動を抑制する第１～ｎ－１の電圧変動抑制素子を設ける。隣接するトランジスタ対のスイッチング制御を所定時間ずれたタイミングで行う。具体的には、各トランジスタ対のスイッチング制御のタイミングは、出力端子１３から遠い側のトランジスタ対ほど早くする。特に、隣接するトランジスタ対のスイッチング制御のタイミングを、各トランジスタ対を構成する高電位トランジスタおよび低電位トランジスタのそれぞれの電流経路の電圧スイッチングの過渡時間だけずらすのが好ましい。

【0069】

実施形態では、電圧変動抑制素子としてのキャパシタ１８１を接続経路１８に設けることで、その電極間電圧をＶ_ＤＣ／２付近に維持し、インバータ１０の動作を安定化したが、キャパシタ１８１の代わりの電圧変動抑制素子としてダイオードを用いても同様の効果を得られる。図１０にその構成例を示す。このインバータ１０の接続経路１８には、低電位側のトランジスタの接続部分１８Ｌから高電位側のトランジスタの接続部分１８Ｈに向かう方向に電流を流す二つのダイオード１８２Ｌ、１８２Ｈが直列して設けられる。この二つのダイオード１８２Ｌ、１８２Ｈの接続部分１９は、高電位Ｖｄｄと低電位Ｖｓｓの中間電位（Ｖｄｄ－Ｖｓｓ）／２＝Ｖ_ＤＣ／２に接続される。中間電位が定電位に接続されているため、ダイオード１８２Ｌ、１８２Ｈは、高電位側の接続部分１８Ｈと低電位側の接続部分１８Ｌの間の電圧の変動を抑制する電圧変動抑制素子として機能する。

【0070】

実施形態では、各トランジスタ対が一つの高電位トランジスタと一つの低電位トランジスタで構成される例を説明したが、各トランジスタ対を構成する高電位トランジスタと低電位トランジスタはそれぞれ複数でもよい。複数の高電位トランジスタと複数の低電位トランジスタで対を構成する技術の一例として、モジュラーマルチレベルコンバータ（MMC: Modular Multilevel Converter）が知られている。これは、同一構成のセルと呼ばれる回路素子群を高電位側と低電位側で対になるように設けるものである。各セルは直列接続および／または並列接続された複数のトランジスタを含む。これらのトランジスタのスイッチング制御においてdi/dtがdv/dtよりも大きくなるように調整することで、実施形態で説明したものと同等のスイッチング損失の低減等の効果が得られる。

【0071】

なお、実施形態で説明した各装置の機能構成はハードウェア資源またはソフトウェア資源により、あるいはハードウェア資源とソフトウェア資源の協働により実現できる。ハードウェア資源としてプロセッサ、ＲＯＭ、ＲＡＭ、その他のＬＳＩを利用できる。ソフトウェア資源としてオペレーティングシステム、アプリケーション等のプログラムを利用できる。

【0072】

本明細書で開示した実施形態のうち、複数の機能が分散して設けられているものは、当該複数の機能の一部又は全部を集約して設けても良く、逆に複数の機能が集約して設けられているものを、当該複数の機能の一部又は全部が分散するように設けることができる。機能が集約されているか分散されているかにかかわらず、発明の目的を達成できるように構成されていればよい。

【産業上の利用可能性】

【0073】

本発明はインバータやコンバータの制御技術に関する。

【符号の説明】

【0074】

１ モータ装置、１０ インバータ、１１ 高電位入力端子、１２ 低電位入力端子、１３ 出力端子、１４ 第１のトランジスタ対、１５ 第２のトランジスタ対、１６ 第１のドライバ、１７ 第２のドライバ、１８ 接続経路、２０ モータ、３０ ドライバ、３２ オペアンプ、３３ ゲート抵抗、３４ ミラーキャパシタ、３５ キャパシタ、４０ 補正装置、４１ 目標電圧提供部、４２ 電圧誤差算出部、４４ スイッチング時間補正部、１８１ キャパシタ、１８２ ダイオード。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】