特許 7696056 統合されたセグメントを含む装置及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-06-11

(45)【発行日】2025-06-19

(54)【発明の名称】統合されたセグメントを含む装置及びその製造方法

(51)【国際特許分類】

   H01L 21/768 20060101AFI20250612BHJP

   H01L 23/532 20060101ALI20250612BHJP

   H01L 21/3205 20060101ALI20250612BHJP

   H01L 23/522 20060101ALI20250612BHJP

【ＦＩ】

H01L21/90 K

H01L21/88 T

H01L21/88 J

【請求項の数】 20

(21)【出願番号】P 2024509351

(86)(22)【出願日】2022-06-25

(65)【公表番号】

(43)【公表日】2024-08-16

(86)【国際出願番号】 US2022035032

(87)【国際公開番号】W WO2023022795

(87)【国際公開日】2023-02-23

【審査請求日】2024-03-15

(31)【優先権主張番号】17/405,604

(32)【優先日】2021-08-18

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】595168543

【氏名又は名称】マイクロン テクノロジー，インク．

(74)【代理人】

【識別番号】110004185

【氏名又は名称】インフォート弁理士法人

(72)【発明者】

【氏名】チョウ ウェイ

(72)【発明者】

【氏名】ホアン ジェン ウェン

【審査官】船越 亮

(56)【参考文献】

【文献】米国特許出願公開第２０１５／００６１０８５（ＵＳ，Ａ１）

【文献】特開２０１４－０５７０６５（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１２／０２８６４０８（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１３／０２６４７２０（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１４／００７０４２６（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／７６８

Ｈ０１Ｌ ２１／３２０５

(57)【特許請求の範囲】

【請求項1】

半導体基板と、
前記半導体基板の表面の上方のパッシベーション層と、
前記パッシベーション層内でパターニングされたインターフェースセグメントであって、
前記インターフェースセグメントは電気絶縁材料を含み、
前記インターフェースセグメントの底面は、前記半導体基板の上に位置し、
前記インターフェースセグメントと前記パッシベーション層とは異なる材料を含み、
前記インターフェースセグメントと前記パッシベーション層とは互いに同一平面上にある、
インターフェースセグメントと
を含む、装置。

【請求項2】

前記パッシベーション層はテトラエチルオルトシリケート（ＴＥＯＳ）層を含み、
前記インターフェースセグメントは窒化ケイ素（ＳｉＮ）を含む、
請求項１に記載の装置。

【請求項3】

前記インターフェースセグメントに直接結合された接続パッドであって、前記装置の外部の構造体とインターフェースするように構成された接続パッド
を更に含む、請求項１に記載の装置。

【請求項4】

前記接続パッドは、横方向に沿って測定されたパッド幅を有し、
前記インターフェースセグメントは横方向に沿ったインターフェース幅を有し、前記インターフェース幅は前記パッド幅よりも大きい、
請求項３に記載の装置。

【請求項5】

前記インターフェースセグメントの１つ以上の周辺部分は、前記接続パッドの１つ以上の対応する側縁を通り越して横方向に延在する、請求項４に記載の装置。

【請求項6】

前記インターフェースセグメントは前記パッシベーション層によって取り囲まれ、前記インターフェースセグメントの前記周辺部分は前記パッシベーション層に直接接触し、
前記接続パッドは、前記パッシベーション層と重なることなく、前記インターフェースセグメントの前記周辺部分によって取り囲まれる、
請求項５に記載の装置。

【請求項7】

前記接続パッドは、前記装置上の能動回路から電気的に絶縁され、前記装置から熱エネルギーを除去するように構成された熱パッドである、請求項３に記載の装置。

【請求項8】

前記熱パッドは、周縁間に延在し、前記パッシベーション層と重なることなく前記インターフェースセグメントに直接付着された底面を含む、請求項７に記載の装置。

【請求項9】

前記接続パッドは、前記装置上の１つ以上の回路に電気的に接続された電気パッドである、請求項３に記載の装置。

【請求項10】

垂直方向に沿って前記半導体基板の一部分を通って少なくとも部分的に延在するシリコン貫通ビア（ＴＳＶ）であって、前記電気パッドを前記半導体基板上の前記１つ以上の回路に電気的に接続するように構成されたＴＳＶ
を更に含む、請求項９に記載の装置。

【請求項11】

前記電気パッドと前記半導体基板との間の前記ＴＳＶの一部分は、前記インターフェースセグメントによって取り囲まれる、請求項１０に記載の装置。

【請求項12】

前記インターフェースセグメントと前記パッシベーション層とが一致する厚さを有する、請求項１１に記載の装置。

【請求項13】

前記インターフェースセグメントは、前記インターフェースセグメントの周縁間に延在する露出した表面を有する、請求項１に記載の装置。

【請求項14】

ウエハレベル基板と、
前記ウエハレベル基板上に形成された能動回路と、
前記ウエハレベル基板の表面の上方のパッシベーション層と、
前記パッシベーション層内に埋め込まれたインターフェースセグメントであって、
前記インターフェースセグメントは電気絶縁材料を含み、
前記インターフェースセグメントの底面は、前記ウエハレベル基板の上に位置し、
前記インターフェースセグメントと前記パッシベーション層とは異なる材料を含み、
前記インターフェースセグメントと前記パッシベーション層とは互いに同一平面上にある、
インターフェースセグメントと、
前記ウエハレベル基板に物理的に結合され、前記能動回路に電気的に結合された電気パッドであって、前記半導体デバイス内の前記能動回路に外部電気インターフェースを提供するように構成された電気パッドと、
前記インターフェースセグメントに物理的に結合され、前記能動回路から電気的に絶縁された熱パッドであって、前記半導体デバイスから熱エネルギーを除去するための外部熱インターフェースを提供するように構成された熱パッドと
を含む、半導体デバイス。

【請求項15】

前記熱パッドは、前記パッシベーション層に接触することなく、前記インターフェースセグメントに直接付着される、請求項１４に記載の半導体デバイス。

【請求項16】

前記パッシベーション層はテトラエチルオルトシリケート（ＴＥＯＳ）層を含み、
前記インターフェースセグメントは窒化ケイ素（ＳｉＮ）を含む、
請求項１５に記載の半導体デバイス。

【請求項17】

前記インターフェースセグメントの周辺部分は、前記熱パッドの周縁を通り越えて横方向に延在する、請求項１６に記載の半導体デバイス。

【請求項18】

前記インターフェースセグメントは第１のＳｉＮセグメントであり、
前記電気パッド及び／又は前記能動回路に電気的に結合されたシリコン貫通ビア（ＴＳＶ）であって、電気的に絶縁された延長部の長さよりも長いＴＳＶ長を有する、ＴＳＶと、
前記パッシベーション層内に埋め込まれ、前記ＴＳＶの周囲部分を取り囲む第２のＳｉＮセグメントであって、前記電気パッドは前記第２のＳｉＮセグメントに直接付着される、第２のＳｉＮセグメントと
を更に含む、請求項１６に記載の半導体デバイス。

【請求項19】

能動回路をその上に有する半導体基板を設けることと、
前記半導体基板の上方にインターフェース構造体を形成することと、
前記インターフェース構造体の一部分を除去することに基づいて１つ以上のインターフェースセグメントを形成することと、
前記半導体基板の上方に、前記１つ以上のインターフェースセグメントを取り囲むパッシベーション層を形成することと、
前記パッシベーション層及び前記インターフェースセグメントを平坦化することあって、前記平坦化されたパッシベーション層及び前記インターフェースセグメントは同一平面上の外表面を有する、平坦化すること
を含み、
前記インターフェースセグメントは電気絶縁材料を含み、
前記インターフェースセグメントの底面は、前記半導体基板の上に位置し、
前記インターフェースセグメントと前記パッシベーション層とは異なる材料を含む、
半導体デバイスの製造方法。

【請求項20】

アンダーバンプメタライゼーション（ＵＢＭ）のセットを付着することであって、ＵＢＭの前記セットは、前記パッシベーション層に接触することなく対応するインターフェース構造体に各々直接付着された電気パッド及び／又は熱パッドを含む、付着すること
を更に含み、
インターフェース構造体を形成することは、窒化シリコン（ＳｉＮ）を堆積することを含み、
前記設けられた半導体基板は、その中に少なくとも部分的に埋め込まれたシリコン貫通ビア（ＴＳＶ）を含み、
前記インターフェース構造体を形成することは、窒化シリコン（ＳｉＮ）を堆積することと、前記半導体基板の上方に延在する前記ＴＳＶの一部分を封入することとを含み、
前記１つ以上のインターフェースセグメントの内の１つは前記ＴＳＶを封入し、
前記パッシベーション層を形成することは、前記ＴＳＶを封入する前記１つ以上のインターフェースセグメントの上部を覆うテトラエチルオルトシリケート（ＴＥＯＳ）を堆積することを含み、
前記パッシベーション層及び前記インターフェースセグメントを平坦化することは、前記堆積されたＴＥＯＳの上部及び前記堆積されたＳｉＮの上部を除去することを含み、除去することは前記ＴＳＶを露出することを含む、
請求項１９に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本技術は、メモリ及びプロセッサを含む半導体デバイス等の装置を対象とし、幾つかの実施形態は、接続パッドを含む半導体デバイスを対象とする。

【背景技術】

【0002】

半導体製造における現在の傾向は、コンピュータ、携帯電話、ポケベル、携帯情報端末、及びその他の多くの製品用に、より高密度のコンポーネントを備えたより小型でより高速なデバイスを製造することである。しかしながら、回路サイズの縮小は、構造体の完全性の変化又は脆弱さを導き得る。例えば、製作された半導体デバイスの構造体は、応力、温度変動、及び／又はデバイスの構造体の対応する材料の熱膨張係数（ＣＴＥ）の不一致に起因して剥離し得、及び／又は亀裂を生じさせ得る。

【図面の簡単な説明】

【0003】

【図1A】本技術の実施形態に従った装置の底面図である。

【図1B】本技術の実施形態に従った図１Ａの線１Ｂ－１Ｂに沿った装置の概略断面図である。

【図2】本技術の実施形態に従った製造プロセスの例示的な段階を説明する。

【図3】本技術の実施形態に従った製造プロセスの例示的な段階を説明する。

【図4】本技術の実施形態に従った製造プロセスの例示的な段階を説明する。

【図5】本技術の実施形態に従った製造プロセスの例示的な段階を説明する。

【図6】本技術の実施形態に従った製造プロセスの例示的な段階を説明する。

【図7】本技術の実施形態に従った製造プロセスの例示的な段階を説明する。

【図8】本技術の一実施形態に従った装置を製造する例示的な方法を示すフロー図である。

【図9】本技術の実施形態に従って構成された装置を含むシステムの概略図である。

【発明を実施するための形態】

【0004】

以下の説明では、本技術の実施形態についての完全で実行可能な説明を提供するために、多数の具体的詳細が論じられる。しかしながら、当業者であれば、開示は、具体的詳細の内の１つ以上がなくても実践できることを認識するであろう。他の実例では、技術の他の側面を分かりにくくすることを避けるために、半導体デバイスとしばしば関連する周知の構造体又は動作は示されず、又は詳細には説明されない。一般的に、本明細書に開示する具体的な実施形態に加えて、様々なその他のデバイス、システム、及び方法が本技術の範囲内にあり得ることを理解すべきである。

【0005】

本技術に従った半導体デバイス、パッケージ、及び／又はアセンブリの幾つかの実施形態は、１つ以上のパッド（例えば、電気的活性化パッド、電気的絶縁パッド、及び／又は熱パッド等のアンダーバンプメタライゼーション（ＵＢＭ））の下に位置する１つ以上のインターフェースセグメントを含み得る。インターフェースセグメント（例えば、窒化ケイ素（ＳｉＮ）のセクション）は、パターニングされた層に対応し得、外層（例えば、オルトケイ酸テトラエチル（ＴＥＯＳ）層）内に埋め込まれ得る。幾つかの実施形態では、インターフェースセグメントは、対応するパッドに直接結合又は接続され得、対応するパッドの幅よりも大きい幅を有し得る。したがって、インターフェースセグメントの周囲部分は、対応するパッドの１つ以上又は全ての周縁を通り越えて横方向に延在し得る。インターフェースセグメントは更に、対応するパッドの下に位置し得るシリコン貫通ビア（ＴＳＶ）を取り囲み得る。したがって、接続パッドは、外層に接触することなくインターフェースセグメントに接触し得る。

【0006】

インターフェースセグメントは、対応するパッドと装置全体の本体との間の結合を強化する。更に、インターフェースセグメントは、外層（例えば、ＴＥＯＳ）よりも堅牢で構造的損傷（例えば、亀裂）に対して耐性のある材料（例えば、ＳｉＮ）を含み得る。したがって、インターフェースセグメントは、パッド（例えば、ＵＢＭ）と外層との間の直接付着によって引き起こされ得る構造的欠陥を低減し得る。

【0007】

図１Ａは、装置１００（例えば、チップ、パッケージ、及び／又はアセンブリ等の半導体デバイス）の底面図であり、図１Ｂは、技術の実施形態に従った図１Ａの線１Ｂ－１Ｂに沿って取られた装置１００の概略断面図である。図１Ａ及び図１Ｂを一緒に参照すると、装置１００は、接続パッド（例えば、ＵＢＭ）のセットを有する表面１０２（例えば、半導体デバイスの底面、不活性表面、及び／又は裏面）を含み得る。説明する例として、装置１００は、表面１０２上に露出／搭載された熱パッド１０４及び／又は電気パッド１０６を有し得る。熱パッド１０４等のパッドの内の１つ以上は、パッド幅１０８を有し得る。電気パッド１０６は、装置１００の電気回路と外部回路／デバイスとの間のインターフェースを提供するように構成され得る。熱パッド１０４は、装置１００から熱エネルギーを除去するためのインターフェースを提供するように構成され得る。熱パッド１０４は、装置１００内の電気回路及び／又は外部回路から電気的に絶縁され得る。

【0008】

装置１００は、基板１１２（例えば、シリコン基板等のウエハレベルの基板）を有し得る。装置１００は、パッシベーション層１１６（例えば、ＴＥＯＳ層）を有し得る。パッシベーション層１１６は、一般的に、側面に沿って基板１１２に重なり得、又は基板１１２を覆い得る。パッシベーション層１１６は、（例えば、湿気又はデブリ等に対する）電気的バリア及び／又は物理的バリアとして機能し得る。幾つかの実施形態では、パッシベーション層１１６はソルダーレジストとして機能し得る。

【0009】

装置１００は、接続パッドの下に、及び／又はパッシベーション層１１６に隣接して、１つ以上のインターフェースセグメント１２２を含み得る。例えば、インターフェースセグメント１２２は、パッシベーション層１１６の凹部／空隙内に位置し得る。パッシベーション層１１６及びインターフェースセグメント１２２は、表面１０２を一緒に画定する同一平面を有し得る。熱パッド１０４及び／又は電気パッド１０６は、対応するインターフェースセグメント１２２に、及び／又は対応するインターフェースセグメント１２２の上に直接付着され得る。幾つかの実施形態では、インターフェースセグメント１２２は、ＳｉＮ等の誘電体材料を含み得る。インターフェースセグメント１２２は、対応するパッドの１つ以上又は全ての側縁を通り越えて／越えて横方向に延在する周辺部分を有し得る。したがって、インターフェースセグメント１２２は、パッド幅１０８よりも大きいインターフェース幅１２４（例えば、対向する外縁の間で測定された距離）を有し得る。幾つかの実施形態では、インターフェースセグメント１２２は、パッシベーション層１１６の厚さに一致する厚さを有し得る。

【0010】

装置１００は、電気パッド１０６に結合された１つ以上のＴＳＶ１３２を含み得る。ＴＳＶ１３２は、垂直に、及び少なくとも部分的に装置１００の基板１１２中に延在する導電性構造体（例えば、銅のペグ、くぎ、又はスパイク等）を含み得る。ＴＳＶ１３２は、対応する電気パッド１０６を装置１００内の電気回路に電気的に結合し得る。ＴＳＶ１３２は、ビアバリア１３４（例えば、誘電体マスク）によって取り囲まれ得る。例えば、ビアバリア１３４は、ＴＳＶ１３２を形成する材料を収容及び／又は成形するために使用され得る。

【0011】

ＴＳＶ１３２は、対応する電気パッド１０６と重なり得、対応する電気パッド１０６に電気的に結合され得る。幾つかの実施形態では、ＴＳＶ１３２は、パッシベーション層１１６及び／又はインターフェースセグメント１２２の開口部を通って延在し得る。例えば、ＴＳＶ１３２の周囲表面及び／又はビアバリア１３４の周囲表面は、パッシベーション層１１６の開口部を占めるインターフェースセグメント１２２に直接接触し得る。幾つかの実施形態では、開口部は、パッド幅１０８よりも大きい幅又は寸法を有し得る。

【0012】

図２～図７は、技術の実施形態に従った製造プロセスの例示的な段階を説明する。例示的な段階は、図１Ａの装置１００の製造に対応し得る。図２は、ウエハレベル基板２０２（例えば、基板１１２）並びにＴＳＶ構造体２０４（例えば、図１ＢのＴＳＶ１３２及び／又は図１Ｂのビアバリア１３４に対応する）を有する中間構造体２００を説明する。ウエハレベル基板２０２は、図１Ｂの基板１１２に対応し得る。

【0013】

ウエハレベル基板２０２は、覆われていない表面２１２を有し得る。ＴＳＶ構造体２０４は、覆われていない表面２１２の下に、及び部分的にウエハレベル基板２０２中に延在し得る。中間構造体２００は、ウエハレベル基板２０２の処理後の段階に対応し得る。例えば、中間構造体２００は、ウエハレベル基板２０２上の回路形成（例えば、ドーピング）、シリコン基板の研削／薄化、１つ以上のパターニング構造体（例えば、ビアバリア１３４）の形成、パターニング構造体及び／若しくはデバイスウエハ内の空隙の創出、（例えば、金属堆積／メッキを介した）空隙の金属材料での充填、並びに／又は保護層若しくはパターニング層のエッチング除去に対応し得る。

【0014】

図３は、インターフェース層３０２で覆われた図２の構造体２００を有する中間構造体３００を説明する。インターフェース層３０２は、図１Ａのインターフェースセグメント１２２に対応し得る。例えば、インターフェース層３０２は、ＳｉＮ層等の誘電体層を含み得る。

【0015】

幾つかの実施形態では、製造プロセスは、構造体２００上に（例えば、図２の覆われていない表面２１２上に直接）インターフェース層３０２を堆積することを含み得る。例えば、インターフェース層３０２は、対応する化学堆積及び／又は積層プロセスを使用して堆積され得る。インターフェース層３０２は、ＴＳＶ構造体２０４の突出高さよりも大きい厚さを有し得る。インターフェース層３０２は、ウエハレベル基板２０２の上方に突出するＴＳＶ構造体２０４を取り囲み得、及び／又はＴＳＶ構造体２０４に適合し得る。インターフェース層３０２は、ＴＳＶ構造体２０４の上部を覆う厚さで塗布され得る。インターフェース層３０２は平坦化され得る。

【0016】

図４は、覆われていない表面２１２上に１つ以上のセグメント構造体（例えば、セグメント構造体４０２ａ及び４０２ｂ）を備えた図３の構造体３００を有する中間構造体４００を説明する。構造体４００は、セグメント構造体を除くインターフェース層３０２の部分をエッチング除去することによって形成され得る。セグメント構造体は、図１Ａのインターフェースセグメント１２２に対応し得る。

【0017】

幾つかの実施形態では、構造体の内の１つ以上（例えば、セグメント構造体４０２ａ）は、インターフェース材料（例えば、ＳｉＮ）の固体／連続ブロックであり得る。また、構造体の内の１つ以上（例えば、セグメント構造体４０２ｂ）は、ウエハレベル基板２０２の上方に突出するＴＳＶ構造体２０４を包囲又は封入し得る。例えば、インターフェース材料は、ＴＳＶ構造体２０４（例えば、図１Ｂのビアバリア１３４）の上面及び／又は周囲表面に直接接触し得る。

【0018】

図５は、パッシベーション構造体５０２（例えば、ＴＥＯＳ層）で覆われた図４の構造体４００を有する中間構造体５００を説明する。例えば、ＴＥＯＳは、図４の覆われていない表面２１２並びに／又は図４のセグメント構造体（例えば、セグメント構造体４０２ａ及び４０２ｂ）の上方に堆積され得る。堆積されたパッシベーション構造体５０２は、セグメント構造体よりも大きい厚さを有し得る。したがって、パッシベーション構造体５０２は、セグメント構造体の上部を覆い得、及び／又はセグメント構造体を包囲して直接接触し得る。

【0019】

幾つかの実施形態では、図２のＴＳＶ構造体２０４は、構造体４００において露出されたまま（例えば、セグメント構造体によって覆われていない）であり得る。したがって、パッシベーション構造体５０２は、ＴＳＶ構造体２０４に直接接触し得、ＴＳＶ構造体２０４を封入し得る。続いて付着される図１Ａの電気パッド１０６の周辺部分は、図１Ａのインターフェースセグメント１２２の代わりに、図１Ｂのパッシベーション層１１６に直接接触し得る。

【0020】

図６は、その上部を取り除いた状態の図５の構造体５００に対応する中間構造体６００を説明し得る。例えば、製造プロセスは、パッシベーション構造体５０２の一部分、各セグメント構造の一部分、図２のＴＳＶ構造体２０４の一部分、又はそれらの組み合わせを除去するための化学的及び／又は機械的除去プロセス（例えば、切断、研削、化学機械研磨（ＣＭＰ）等）を含み得る。パッシベーション構造体５０２の残余部分は、図１Ｂのパッシベーション層１１６に対応し得、セグメント構造体の残余部分は、図１Ａのインターフェースセグメント１２２に対応し得、並びに／又はＴＳＶ構造体２０４の残余部分は、図１ＢのＴＳＶ１３２及び／若しくは図１Ｂのビアバリア１３４に対応し得る。更に、残余部分は同一平面上にあり得る。換言すれば、除去プロセスは、パッシベーション構造体５０２の上面と同一平面上にある１つ以上のセグメント構造体表面（例えば、表面６１４ａ及び６１４ｂ）並びに／又は１つ以上のＴＳＶ表面６３２を形成又は露出し得る。

【0021】

図７は、パッド（ＵＢＭ）のセットがその上に搭載／付着された中間構造体６００を説明し得る。パッド（例えば、熱パッド１０４及び／又は電気パッド１０６）のセットは、図６のセグメント構造体表面（例えば、表面６１４ａ及び／若しくは６１４ｂ）並びに／又は図６のＴＳＶ表面６３２の上方に搭載され得る。パッドは、パッドのセットを対応するセグメント構造体表面及び／又はＴＳＶ表面６３２に（例えば、接着剤を介して）結合及び／又は付着することに基づいて搭載され得る。図１Ａの構造体は、パッドのセットを中間構造体６００に付着することに基づいて形成され得る。

【0022】

幾つかの実施形態では、セグメント構造体表面は、何れの接続パッドもそれに付着されずに露出され得る。対応するインターフェースセグメント１２２は、反りに対処するため、及び／又は装置１００内の構造体間の静電容量を調整するために使用され得る。

【0023】

図８は、本技術の一実施形態に従った装置（例えば、図１Ａの装置１００）を製造する例示的な方法８００を説明するフロー図である。方法８００は、図１Ａのインターフェースセグメント１２２を形成することを含み得る。

【0024】

ブロック８０２において、方法８００は、半導体基板（例えば、図２のウエハレベル基板２０２等の図１Ｂの基板１１２）を設けることを含み得る。基板１１２は、図２と関連するプロセス及び図２の構造体２００に対応し得る。設けられる基板は、上に説明したような図２のＴＳＶ構造体２０４を含み得る。幾つかの実施形態では、基板１１２を設けることは、半導体製造プロセス（例えば、ドーピング又は薄化等）を通じる等して、ブロック８０４に説明するようにウエハレベル基板２０２を製造することを含み得る。

【0025】

ブロック８０６において、方法８００は、インターフェース層を形成することを含み得る。例えば、インターフェース層を形成することは、図１Ｂの基板１１２（例えば、図２のウエハレベル基板２０２及び／又は図２の覆われていない表面２１２）の上方にＳｉＮ等の誘電体材料又はバリア材料を堆積及び／又は積層することを含み得る。インターフェース層は、図２のＴＳＶ構造体２０４に直接接触して、及び／又はＴＳＶ構造体２０４を取り囲み若しくは封入して形成され得る。保護層を形成することは、図３と関連するプロセス及び図３の構造体３００に対応し得る。

【0026】

ブロック８０８において、方法８００は、インターフェースポケットを形成するためにインターフェース層をパターニングすることを含み得る。インターフェース層をパターニングすることは、切断プロセス、研削プロセス、エッチングプロセス、又はＣＭＰプロセス等によるインターフェース層の一部分を除去することを含み得る。インターフェース層をパターニングすることは、図４と関連するプロセス及び図４の構造体４００に対応し得る。例えば、インターフェース層の一部分の除去は、インターフェースポケット（例えば、図４のセグメント構造体４０２ａ及び４０２ｂ）を形成することに対応し得る。幾つかの実施形態では、インターフェースポケットの内の１つ以上は、その中に封入された図２のＴＳＶ構造体２０４を有し得る。

【0027】

ブロック８１０において、方法８００は、パッシベーション層を形成することを含み得る。パッシベーション層を形成することは、外側保護層（例えば、ＴＥＯＳ層）を堆積及び／又は積層することを含み得る。パッシベーション層は、ウエハレベル基板２０２及び／若しくはインターフェースポケットの周囲に、並びに／又はウエハレベル基板２０２及び／若しくはインターフェースポケットに直接接触して形成され得る。例えば、パッシベーション層は、セグメント構造体（例えば、セグメント構造体４０２ａ及び４０２ｂ）の外部部分に隣接して、外部部分の上方に、及び／又は外部部分に直接接触して形成され得る。パッシベーション層はまた、セグメント構造体のパターニング後に、ウエハレベル基板２０２の覆われていない表面２１２の上方に、及び／又は覆われていない表面２１２に直接接触して形成され得る。パッシベーション層を形成することは、図５と関連するプロセス及び図５の構造体５００に対応し得る。

【0028】

ブロック８１２において、方法８００は、パッシベーション層及び／又はインターフェースポケットの覆われた部分（例えば、上部）を除去することを含み得る。覆われた部分を除去することは、ＴＳＶ構造体（例えば、垂直に延在する金属／導電性材料）を露出することを含み得る。パッシベーション層、インターフェースポケット、及び／又はＴＳＶ構造体の一部分は、エッチング、研削、ＣＭＰ等に基づいて除去され得る。除去プロセスは、ＴＳＶ構造体、インターフェースポケット、及び／又はパッシベーション層の同一平面を形成する平坦化プロセスに更に対応し得る。覆われた部分を除去することは、図６と関連するプロセス及び図６の構造体６００に対応し得る。

【0029】

ブロック８１４において、方法８００は、図１Ａの電気パッド１０６及び／又は図１Ａの熱パッド１０４等の接続パッド（例えば、ＵＢＭ）を付着することを含み得る。接続パッドは、覆われた部分を除去することからもたらされる平坦化された表面（例えば、図１Ａの表面１０２）に／平坦化された表面上に付着され得る。熱パッド１０４は、残余のインターフェースポケット（例えば、インターフェースセグメント１２２）に付着され得る。電気パッド１０６は、ＴＳＶ構造体２０４（例えば、ＴＳＶ１３２）及び／又は対応するインターフェースセグメント１２２に結合（例えば、電気的に結合）され得、又は直接付着され得る。

【0030】

インターフェースセグメント１２２は、装置１００の反りの減少を提供し得る。材料の違いを考慮すると、インターフェースセグメント１２２は、パッシベーション層１１６とは異なる温度関連変化（例えば、膨張）をもたらすように、パッシベーション層１１６の部分の間に形成され得る。したがって、その他の温度変化する製造プロセス（例えば、リフロー）中の装置１００の反りは制御又は低減され得る。更に、インターフェースセグメント１２２は、接続パッドの又は接続パッドの下の構造的完全性の向上を提供し得る。例えば、インターフェースセグメント１２２は、様々な条件下でパッシベーション層１１６よりも大きな剛性及び／又はより大きな柔軟性を有する材料（例えば、ＳｉＮ）を含み得る。したがって、接続パッドをパッシベーション層１１６の代わりにインターフェースセグメント１２２に物理的に結合することは、接続パッドの下に形成する構造的損傷（亀裂等）を軽減し得る。更に、インターフェースセグメント１２２は、はんだ接合相互接続に悪影響を与えることなく、（例えば、製造の複雑さを増すことなく）既存のプロセスを活用することによって形成され得る。

【0031】

図９は、本技術の実施形態に従った装置を含むシステムの概略図である。図１Ａ～図８を参照して説明した半導体デバイスの内の何れか１つは、無数のより大規模及び／又はより複雑なシステムの何れにも組み込むことができ、その代表的な例が図９に概略的に示されるシステム９９０である。システム９９０は、半導体デバイス９００（“デバイス９００”）（例えば、半導体デバイス、パッケージ、及び／若しくはアセンブリ）、電源９９２、ドライバ９９４、プロセッサ９９６、並びに／又はその他のサブシステム９９８を含み得る。デバイス９００は、上に説明したデバイスとほぼ同様の機構を含み得る。もたらされるシステム９９０は、メモリストレージ、データ処理、及び／又はその他の適切な機能等、多種多様な機能の内の何れかを実施し得る。したがって、代表的なシステム９９０は、ハンドヘルドデバイス（例えば、携帯電話、タブレット、デジタルリーダ、及びデジタルオーディオプレーヤ）、コンピュータ、並びに家電製品を含み得るが、これらに限定されない。システム９９０のコンポーネントは、単一のユニットに収容されてもよいし、（例えば、通信ネットワークを通じて）複数の相互接続されたユニットに分散されてもよい。システム９９０のコンポーネントは、リモートデバイスと、多種多様なコンピュータ可読媒体の内の何れかとを含み得る。

【0032】

本開示は、網羅的であること、又は本技術を本明細書に開示する正確な形態に限定することを意図しない。本明細書では例示の目的で具体的な実施形態が開示されているが、当業者であれば理解されるように、本技術から逸脱することなく様々な均等な修正が可能である。幾つかの場合、本技術の実施形態の説明を不必要にわかりにくくすることを避けるために、周知の構造体及び機能は詳細には示され又は説明されていない。ここでは方法のステップは特定の順序で提示されているが、代替の実施形態では、異なる順序でステップを実施し得る。同様に、特定の実施形態に関連して開示した本技術の特定の態様は、他の実施形態では組み合わされ得、又は削除され得る。更に、本技術の特定の実施形態に関連する利点は、それらの実施形態の文脈で開示されているかもしれないが、他の実施形態もそうした利点を示すことができ、技術の範囲に入るために、全ての実施形態がそうした利点又は本明細書に開示するその他の利点を必ずしも示す必要はない。したがって、開示及び関連技術は、本明細書に明示的に示され又は説明されていないその他の実施形態を包含し得、発明は、添付の特許請求の範囲による場合を除いて限定されない。

【0033】

本開示全体を通して、単数形の用語“ａ”、“ａｎ”、及び“ｔｈｅ”は、文脈上明らかに別段の指示がない限り、複数の指示対象を含む。同様に、単語“又は”は、２つ以上の項目のリストに関して、他の項目から除外された単一の項目のみを意味するように明示的に限定されていない限り、そうしたリストでの“又は”の使用は、（ａ）リスト内の任意の単一の項目、（ｂ）リスト内の項目の全て、又は（ｃ）リスト内の項目の任意の組み合わせを含むものとして解釈されるべきである。また、用語“含む（ｃｏｍｐｒｉｓｉｎｇ）”、“含む（ｉｎｃｌｕｄｉｎｇ）”、及び“有する”は、任意のより多数の同じ機構及び／又は追加のタイプのその他の機構が排除されないように、少なくとも列挙された機構を含むことを意味するために全体を通して使用される。本明細書における“一実施形態”、“実施形態”、“幾つかの実施形態”、又は同様の表現への言及は、実施形態に関連して説明する特定の機構、構造体、動作、又は特徴が、本技術の少なくとも１つの実施形態に含まれ得ることを意味する。したがって、本明細書におけるそうした句又は表現の出現は、必ずしも全てが同じ実施形態を指すわけではない。更に、様々な特定の機構、構造体、動作、又は特徴は、１つ以上の実施形態において任意の適切な方法で組み合わされ得る。

【図1A】

【図1B】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】