知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B1)
(11)【特許番号】
(24)【登録日】2025-06-12
(45)【発行日】2025-06-20
(54)【発明の名称】半導体スイッチング素子の駆動装置
(51)【国際特許分類】
H02M 1/08 20060101AFI20250613BHJP
【ＦＩ】
H02M1/08 A
【請求項の数】
18
(21)【出願番号】P 2025512690
(86)(22)【出願日】2023-10-20
(86)【国際出願番号】 JP2023038039
【審査請求日】2025-02-27
【早期審査対象出願】
(73)【特許権者】
【識別番号】000006013
【氏名又は名称】三菱電機株式会社
(74)【代理人】
【識別番号】110001195
【氏名又は名称】弁理士法人深見特許事務所
(72)【発明者】
【氏名】網本 健志
(72)【発明者】
【氏名】諸熊 健一
(72)【発明者】
【氏名】山岡 祐太
(72)【発明者】
【氏名】恩田 航平
(72)【発明者】
【氏名】酒井 拓也
(72)【発明者】
【氏名】田中 章斗
(72)【発明者】
【氏名】長原 輝明
【審査官】三島木 英宏
(56)【参考文献】
【文献】米国特許出願公開第２０１２／００６２１９０（ＵＳ，Ａ１）
【文献】特開２００６－０６７７９５（ＪＰ，Ａ）
【文献】特開２０２０－１２４０９２（ＪＰ，Ａ）
【文献】特開２０２２－０５３５２６（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ １／０８
(57)【特許請求の範囲】
【請求項1】
制御電極を有する半導体スイッチング素子の駆動装置であって、前記半導体スイッチング素子の駆動能力を調整可能に構成され、前記半導体スイッチング素子のスイッチング動作を制御するための駆動信号に従って前記半導体スイッチング素子を駆動する駆動部と、
前記半導体スイッチング素子のスイッチング速度が変化するように、前記駆動部による前記半導体スイッチング素子の駆動能力を調整する調整部とを備え、
前記調整部は、トリガ信号が変化した場合に、前記駆動部による前記半導体スイッチング素子の駆動能力を調整するための駆動能力信号を前記駆動信号とは異なる調整信号に基づいて生成し、生成された駆動能力信号を前記駆動部に出力し、
前記駆動部は、前記駆動能力信号に応じて前記駆動信号を調整し、調整された駆動信号を前記制御電極に出力する、半導体スイッチング素子の駆動装置。
【請求項2】
前記調整部は、前記トリガ信号の立ち上がりおよび立ち下がりのうちの少なくとも一方に前記駆動能力信号を前記駆動部に出力する、請求項１に記載の半導体スイッチング素子の駆動装置。
【請求項3】
制御電極を有する半導体スイッチング素子の駆動装置であって、
前記半導体スイッチング素子の駆動能力を調整可能に構成され、前記半導体スイッチング素子のスイッチング動作を制御するための駆動信号に従って前記半導体スイッチング素子を駆動する駆動部と、
前記半導体スイッチング素子のスイッチング速度が変化するように、前記駆動部による前記半導体スイッチング素子の駆動能力を調整する調整部とを備え、
前記調整部は、トリガ信号が変化してから遅延時間が経過したタイミングで、前記駆動部による前記半導体スイッチング素子の駆動能力を調整するための駆動能力信号を前記駆動信号とは異なる調整信号に基づいて生成し、生成された駆動能力信号を前記駆動部に出力し、
前記駆動部は、前記駆動能力信号に応じて前記駆動信号を調整し、調整された駆動信号を前記制御電極に出力する、半導体スイッチング素子の駆動装置。
【請求項4】
前記トリガ信号を前記遅延時間だけ遅延させる遅延回路をさらに備える、請求項３に記載の半導体スイッチング素子の駆動装置。
【請求項5】
前記遅延時間は、前記調整部により設定される、請求項３に記載の半導体スイッチング素子の駆動装置。
【請求項6】
前記遅延時間は、１桁ナノ秒オーダーから２桁ナノ秒オーダーまでの時間長である、請求項３に記載の半導体スイッチング素子の駆動装置。
【請求項7】
前記駆動装置は、タイマー信号を出力するタイマーをさらに備え、前記トリガ信号は、前記タイマー信号である、請求項２に記載の半導体スイッチング素子の駆動装置。
【請求項8】
前記トリガ信号は、前記駆動信号である、請求項１～６のいずれか１項に記載の半導体スイッチング素子の駆動装置。
【請求項9】
前記駆動装置の外部からの周期信号を受ける外部端子をさらに備え、前記トリガ信号は、前記周期信号である、請求項１～６のいずれか１項に記載の半導体スイッチング素子の駆動装置。
【請求項10】
前記駆動装置のイネーブルとディスエーブルとを切り替えるイネーブル信号を受けるイネーブル端子をさらに備え、前記トリガ信号は、前記イネーブル信号である、請求項１～６のいずれか１項に記載の半導体スイッチング素子の駆動装置。
【請求項11】
前記トリガ信号は、前記駆動装置の電源電圧である、請求項１～６のいずれか１項に記載の半導体スイッチング素子の駆動装置。
【請求項12】
前記調整信号は、電圧値によって表される電圧信号であり、前記調整部は、前記調整信号を受けていない場合または前記調整信号が入力電圧範囲外である場合には、あらかじめ定められた値を示す前記駆動能力信号を生成する、請求項１～６のいずれか１項に記載の半導体スイッチング素子の駆動装置。
【請求項13】
前記入力電圧範囲は、第１電圧範囲と、前記第１電圧範囲よりも高い第２電圧範囲と、前記第２電圧範囲よりもさらに高い第３電圧範囲とを含み、前記調整部は、前記調整信号を受けていない場合または前記調整信号が前記入力電圧範囲外である場合には、前記あらかじめ定められた値を前記第１電圧範囲内に設定する、請求項１２に記載の半導体スイッチング素子の駆動装置。
【請求項14】
前記入力電圧範囲は、第１電圧範囲と、前記第１電圧範囲よりも高い第２電圧範囲と、前記第２電圧範囲よりもさらに高い第３電圧範囲とを含み、前記調整部は、前記調整信号を受けていない場合または前記調整信号が前記入力電圧範囲外である場合には、前記あらかじめ定められた値を前記第２電圧範囲内に設定する、請求項１２に記載の半導体スイッチング素子の駆動装置。
【請求項15】
前記入力電圧範囲は、第１電圧範囲と、前記第１電圧範囲よりも高い第２電圧範囲と、前記第２電圧範囲よりもさらに高い第３電圧範囲とを含み、前記調整部は、前記調整信号を受けていない場合または前記調整信号が前記入力電圧範囲外である場合には、前記あらかじめ定められた値を前記第３電圧範囲内に設定する、請求項１２に記載の半導体スイッチング素子の駆動装置。
【請求項16】
前記調整部は、前記調整信号を受けていない場合または前記調整信号が前記入力電圧範囲外である場合には、前記調整信号が前記入力電圧範囲内である場合と比べて、前記あらかじめ定められた値を低い電圧値に設定する、請求項１２に記載の半導体スイッチング素子の駆動装置。
【請求項17】
前記調整部は、前記調整信号を受けていない場合または前記調整信号が前記入力電圧範囲外である場合には、前記調整信号が前記入力電圧範囲内である場合と比べて、前記あらかじめ定められた値を高い電圧値に設定する、請求項１２に記載の半導体スイッチング素子の駆動装置。
【請求項18】
前記調整部は、前記調整信号が前記入力電圧範囲内である場合に、前記調整信号の電圧値を前回値として記憶し、前記調整部は、前記調整信号を受けていない場合または前記調整信号が前記入力電圧範囲外である場合には、前記あらかじめ定められた値を前記前回値に設定する、請求項１２に記載の半導体スイッチング素子の駆動装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体スイッチング素子の駆動装置に関する。
【背景技術】
【0002】
近年、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの半導体スイッチング素子が広く普及している。これら半導体スイッチング素子は、たとえばパワー半導体素子として電力変換装置に使用される。
【0003】
特開２０１９－２２２５３号公報（特許文献１）は半導体駆動装置を開示する。特許文献１の図１０および図１１に示されるように、半導体駆動装置の短絡保護基板は、過電流検知回路と、短絡検知回路とを含む。ＩＧＢＴを流れる過電流が過電流検知回路により検出されると、短絡検知回路はＩＧＢＴが短絡したと判定する。そうすると、短絡検知回路は、ＩＧＢＴのゲート電圧を低下させてＩＧＢＴを遮断する（［００５５］～［００５８］参照）。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２０１９－２２２５３号公報
【文献】特開２０１２－１２９９７３号公報
【文献】特開２０２２－４６１５３号公報
【文献】特開２０１７－２１２８７０号公報
【文献】特開２０２２－４８８８４号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献１に記載された半導体駆動装置は、ＩＧＢＴが短絡した場合にＩＧＢＴを遮断するに留まる。これは、ＩＧＢＴの破壊を防止するためにはＩＧＢＴの動作を停止せざるを得ない条件下でＩＧＢＴの駆動能力を制御しているにすぎない。
【0006】
半導体スイッチング素子（または当該素子が組み込まれた電力変換装置など）が使用される条件に応じて、半導体素子に要求される動作は異なり得る。半導体スイッチング素子が使用される条件に適した動作を半導体スイッチング素子に実行させることが望ましい。
【0007】
本開示は上記課題を考慮してなされたものであり、本開示の目的の１つは、半導体スイッチング素子が使用される条件に適した動作を半導体スイッチング素子に実行させることが可能な、半導体スイッチング素子の駆動装置を提供することである。
【課題を解決するための手段】
【0008】
ある態様に係る、制御電極を有する半導体スイッチング素子の駆動装置は、駆動部と、調整部とを備える。駆動部は、半導体スイッチング素子の駆動能力を調整可能に構成され、半導体スイッチング素子のスイッチング動作を制御するための駆動信号に従って半導体スイッチング素子を駆動する。調整部は、半導体スイッチング素子のスイッチング速度が変化するように、駆動部による半導体スイッチング素子の駆動能力を調整する。調整部は、駆動部による半導体スイッチング素子の駆動能力を調整するための駆動能力信号を駆動信号とは異なる調整信号に基づいて生成し、生成された駆動能力信号を駆動部に出力する。駆動部は、駆動能力信号に応じて駆動信号を調整し、調整された駆動信号を制御電極に出力する。
【発明の効果】
【0009】
半導体スイッチング素子のスイッチング速度に応じて、半導体スイッチング素子のスイッチング波形（スイッチング時における電圧および／または電流の波形）が変化する。後に詳細に説明するとおり、スイッチング波形の変化が急峻か緩やかかに関して、スイッチング素子のスイッチング動作に伴い発生する損失（スイッチング損失）とノイズ（スイッチングノイズ）との間にはトレードオフの関係が存在する。本開示によれば、調整信号に応じてスイッチング速度が調整されるので、半導体スイッチング素子が使用される条件に応じてスイッチング損失を低減したりスイッチングノイズを低減したりすることができる。よって、半導体スイッチング素子が使用される条件に適した動作を半導体スイッチング素子に実行させることができる。
【図面の簡単な説明】
【0010】
【図1】実施の形態１に係る電力変換システムの構成の一例を示すブロック図である。
【図2】電力変換装置の構成の一例を示す図である。
【図3】制御装置のハードウェア構成の一例を示す図である。
【図4】駆動装置および制御装置の構成の第１例を示す図である。
【図5】駆動部の構成の第１例を示す図である。
【図7】駆動部の構成の第２例を示す図である。
【図9】駆動部の構成の第３例を示す図である。
【図10】調整信号と駆動能力信号との関係の一例を示す図である。
【図11】調整信号と駆動能力信号との関係の他の一例を示す図である。
【図12】駆動回路の動作を説明するためのタイムチャートである。
【図13】実施の形態１における駆動能力信号の生成処理の処理手順の一例を示すフローチャートである。
【図14】実施の形態２における駆動装置の構成の第１例を示す図である。
【図15】実施の形態２における駆動装置の構成の第２例を示す図である。
【図16】実施の形態２における駆動装置の構成の第３例を示す図である。
【図17】実施の形態２における駆動装置の構成の第４例を示す図である。
【図18】実施の形態２における駆動装置の構成の第５例を示す図である。
【図19】実施の形態２における駆動装置の構成の第６例を示す図である。
【図20】駆動能力信号の生成タイミングの第２例を説明するためのタイムチャートである。
【図21】駆動能力信号の生成タイミングの第３例を説明するためのタイムチャートである。
【図22】駆動能力信号の生成タイミングの第４例を説明するためのタイムチャートである。
【図23】実施の形態３における駆動能力信号の生成処理の処理手順の第２例を示すフローチャートである。
【図24】実施の形態３における駆動能力信号の生成処理の処理手順の第３例を示すフローチャートである。
【図25】実施の形態３における駆動能力信号の生成処理の処理手順の第４例を示すフローチャートである。
【図26】実施の形態３における駆動能力信号の生成処理の処理手順の第５例を示すフローチャートである。
【発明を実施するための形態】
【0011】
以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付して、その説明は繰り返さない。
【0012】
以下の実施の形態では、本開示に係るスイッチング素子の駆動装置が電力変換装置に適用される構成を例に説明する。しかし、本開示に係るスイッチング素子の駆動装置の用途は電力変換用途に限定されるものではない。
【0013】
【0014】
電源８は、電力変換装置１に電力を供給する。電源８は、たとえば交流電源（交流系統）であって、典型的には商用電源である。電源８は、蓄電池または太陽電池などの直流電源（直流系統）であってもよい。電源８は、交流電源に接続されたＡＣ／ＤＣコンバータを含んでもよい。電源８は、直流電源から出力される直流電力を昇圧または降圧するＤＣ／ＤＣコンバータを含んでもよい。
【0015】
負荷９は、電力変換装置１から供給される電力によって駆動される機器である。負荷９は、たとえば交流負荷である。具体的には、負荷９は、ハイブリッド車、電気自動車、鉄道車両、エレベータまたは空調機器向けの三相の電動機であってもよい。負荷９は、たとえば、放電加工機、レーザ加工機、誘導加熱調理器、非接触器給電システムであってもよい。負荷９は、直流負荷（たとえば蓄電池）であってもよい。
【0016】
電力変換装置１は、電源８と負荷９の間に電気的に接続されている。電力変換装置１は、電源８から供給された電力を、負荷９による使用に適した電力に変換し、変換された電力を負荷９に供給する。電力変換装置１は、主変換装置２と、主駆動装置３と、制御装置４とを含む。
【0017】
主変換装置２は、前述の電力変換動作を行うための半導体モジュール２０１を含む。半導体モジュール２０１は、たとえばスイッチング素子Ｑ１～Ｑ６（図２参照）を含む。各スイッチング素子Ｑ１～Ｑ６は、ＭＯＳＦＥＴ、ＩＧＢＴ、ＭＥＳＦＥＴ（Metal-Semiconductor Field-Effect Transistor）、バイポーラトランジスタなどである。スイッチング素子Ｑ１～Ｑ６の材料は、典型的にはＳｉであるが、他の材料（ＳｉＣ、ＧａＮ、Ｇａ２Ｏ３、ダイヤモンドなど）であってもよい。
【0018】
主駆動装置３は、主変換装置２内の半導体モジュール２０１を駆動する。制御装置４は、主駆動装置３を制御する。
【0019】
図２は、電力変換装置１の構成の一例を示す図である。この例では、電源８は、三相の交流電源８１であって、３つの交流入力端子Ｔａ，Ｔｂ，Ｔｃを介して交流電力を主変換装置２に供給する。負荷９は、三相の電動機９１であって、３つの交流出力端子Ｔｕ，Ｔｖ，Ｔｗを介して主変換装置２からの交流電力の供給を受ける。主変換装置２は、整流回路２１と、インバータ回路２２とを含む。
【0020】
整流回路２１は、たとえば全波整流回路であって、６つのダイオード２１１～２１６を含む。ダイオード２１１は、高電位の直流電力線ＰＬに接続されたカソードと、交流入力端子Ｔａに接続されたアノードとを有する。ダイオード２１２は、交流入力端子Ｔａに接続されたカソードと、低電位の直流電力線ＮＬに接続されたアノードとを有する。ダイオード２１３は、高電位の直流電力線ＰＬに接続されたカソードと、交流入力端子Ｔｂに接続されたアノードとを有する。ダイオード２１４は、交流入力端子Ｔｂに接続されたカソードと、低電位の直流電力線ＮＬに接続されたアノードとを有する。ダイオード２１５は、高電位の直流電力線ＰＬに接続されたカソードと、交流入力端子Ｔｃに接続されたアノードとを有する。ダイオード２１６は、交流入力端子Ｔｃに接続されたカソードと、低電位の直流電力線ＮＬに接続されたアノードとを有する。
【0021】
インバータ回路２２は、たとえば２レベルの三相フルブリッジ回路であって、６つのスイッチング素子Ｑ１～Ｑ６と、６つのフリーホイールダイオードＤ１～Ｄ６とを含む。フリーホイールダイオードＤ１～Ｄ６は、スイッチング素子Ｑ１～Ｑ６にそれぞれ逆並列に接続されている。スイッチング素子Ｑ１，Ｑ２は、互いに直列に接続されてフルブリッジ回路のＵ相アーム２２Ｕを構成する。スイッチング素子Ｑ３，Ｑ４は、互いに直列に接続されてフルブリッジ回路のＶ相アーム２２Ｖを構成する。スイッチング素子Ｑ５，Ｑ６は、互いに直列に接続されてフルブリッジ回路のＷ相アーム２２Ｗを構成する。各相アームは、高電位の直流電力線ＰＬと低電位の直流電力線ＮＬとの間に接続されている。Ｕ相アーム、Ｖ相アームおよびＷ相アームは、交流出力端子Ｔｕ，Ｔｖ，Ｔｗにそれぞれ接続されている。
【0022】
主駆動装置３は、６つの駆動装置３１～３６を含む。駆動装置３１～３６は、スイッチング素子Ｑ１～Ｑ６をそれぞれ駆動する。各駆動装置３１～３６の構成については図４以降にて説明する。
【0023】
制御装置４は、６つの駆動装置３１～３６の各々に駆動信号Ｖｉｎｊ（ｊ＝１～６）を出力する。
【0024】
図３は、制御装置４のハードウェア構成の一例を示す図である。制御装置４は、たとえば、プロセッサ４１と、メモリ４２と、受信装置（receiver）４３と、ディスプレイ４４とを含む。
【0025】
プロセッサ４１は、ＣＰＵ（Central Processing Unit）、ＭＰＵ（Micro Processing Unit）などの演算処理装置である。メモリ４２は、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）などの揮発性記憶装置と、ＨＤＤ（Hard Disk Drive）、ＳＳＤ（Solid State Drive）、フラッシュメモリなどの不揮発性記憶装置とを含む。メモリ４２には、ＯＳ（Operating System）を含むシステムプログラムと、コンピュータ読み取り可能なコードを含む制御プログラムと、電力変換動作を制御するための各種のパラメータとが格納されている。プロセッサ４１は、システムプログラム、制御プログラムおよびパラメータを読み出してメモリ４２に展開して実行することによって様々な演算処理を実現する。
【0026】
制御装置４は、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field Programmable Gate Array）などの処理回路（processing circuitry）（図示せず）により実現されてもよい。その場合、制御装置４は、プロセッサ４１およびメモリ４２に代えてまたは加えて処理回路を含んでもよい。
【0027】
受信装置４３は、タッチパネル、操作ボタン等であって、ユーザによる操作を受け付ける。ディスプレイ４４は、モニタ等であって、プロセッサ４１による演算処理の途中経過および結果をユーザに向けて表示する。制御装置４は、ディスプレイ４４に代えてまたは加えて、プロセッサ４１による演算処理の途中経過および結果を外部に送信するための通信モジュール（図示せず）を含んでもよい。
【0028】
制御装置４の構成要素同士は典型的には有線接続される。しかし、構成要素のうちの一部が無線接続されていてもよい。また、プロセッサ４１内に配置された電気回路の一部は他の一部に信号を有線で伝送するが、一部の信号（たとえば後述する調整信号Ｖｒｅｆ）が無線で駆動装置３１～３６に伝送されてもよい。
【0029】
＜装置構成＞
≪基本構成≫
図４は、主駆動装置３および制御装置４の基本構成を示す図である。図３に示した駆動装置３１～３６の各々は、スイッチング素子Ｑ１～Ｑ６のうちの対応するスイッチング素子に対して同様の処理を実行する。したがって、紙面が煩雑になるのを避けるため、これ以降の各図では、６つのスイッチング素子Ｑ１～Ｑ６のうちの１つであるスイッチング素子Ｑと、スイッチング素子Ｑを駆動する駆動装置３０（駆動装置３１～３６のうちスイッチング素子Ｑに対応する駆動装置）とのみが代表的に図示されている。
≪基本構成≫
図４は、主駆動装置３および制御装置４の基本構成を示す図である。図３に示した駆動装置３１～３６の各々は、スイッチング素子Ｑ１～Ｑ６のうちの対応するスイッチング素子に対して同様の処理を実行する。したがって、紙面が煩雑になるのを避けるため、これ以降の各図では、６つのスイッチング素子Ｑ１～Ｑ６のうちの１つであるスイッチング素子Ｑと、スイッチング素子Ｑを駆動する駆動装置３０（駆動装置３１～３６のうちスイッチング素子Ｑに対応する駆動装置）とのみが代表的に図示されている。
【0030】
スイッチング素子Ｑはパワー半導体素子である。スイッチング素子Ｑは、この例ではパワーＭＯＳＦＥＴであって、ドレインＤと、ソースＳと、ゲートＧ（制御電極）とを含む。スイッチング素子Ｑは、前述のとおり、ＩＧＢＴであってもよいし、ＭＥＳＦＥＴであってもよいし、バイポーラパワートランジスタであってもよい。
【0031】
制御装置４は、スイッチング素子Ｑのスイッチング動作を制御するための駆動信号Ｖｉｎを生成する。制御装置４は、たとえば、三角波キャリア信号と電圧指令値との比較に基づくＰＷＭ（Pulse Width Modulation）制御によって駆動信号Ｖｉｎを生成する。制御装置４は、三角波キャリア信号に代えて、空間ベクトル法などの他の方式を用いて駆動信号Ｖｉｎを生成してもよい。制御装置４は、生成された駆動信号Ｖｉｎを駆動装置３０に出力する。
【0032】
駆動装置３０は、電源電圧Ｖｃｃと、基準電位（図４ではグランドＧＮＤ）とに接続されている。ただし、上アームを駆動する駆動装置３１，３３，３５と、下アームを駆動する駆動装置３２，３４，３６との間では電源電圧Ｖｃｃおよび基準電位が異なる。駆動装置３０は、駆動部３０１と、調整部３０２と、端子Ｔ１～Ｔ３とを含む。端子Ｔ１は、制御装置４に電気的に接続されている。上アームを駆動する駆動装置３１，３３，３５と制御装置４との間では基準電位が異なり得るため、駆動装置３１，３３，３５の各端子Ｔ１と制御装置４との間には図示しないインターフェイス（レベルシフト回路、アイソレータなど）が設けられている。端子Ｔ２は、制御装置４（または図示しない外部装置）に接続されている。端子Ｔ３は、スイッチング素子Ｑに電気的に接続されている。
【0033】
調整部３０２は、駆動部３０１によるスイッチング素子Ｑの駆動能力を調整する。駆動部３０１によるスイッチング素子Ｑの駆動能力は、スイッチング素子Ｑのスイッチング速度を決定付ける。駆動部３０１によるスイッチング素子Ｑの駆動能力が高いほど、スイッチング素子Ｑのスイッチング速度が速い。
【0034】
より詳細には、調整部３０２は、制御装置４（または外部装置）から端子Ｔ２を介して調整信号Ｖｒｅｆを受ける。調整部３０２は、調整信号Ｖｒｅｆに基づいて、駆動部３０１の駆動能力の調整に関する目標である目標駆動能力を決定する。そして、調整部３０２は、目標駆動能力に基づいて、駆動部３０１によるスイッチング素子Ｑの駆動能力を調整するための駆動能力信号Ｖｃａｐを生成し、生成された駆動能力信号Ｖｃａｐを駆動部３０１に出力する。
【0035】
駆動部３０１は、制御装置４から端子Ｔ１を介して駆動信号Ｖｉｎを受けるとともに、調整部３０２から駆動能力信号Ｖｃａｐを受ける。駆動部３０１は、駆動信号Ｖｉｎおよび駆動能力信号Ｖｃａｐに基づいてゲート信号Ｓｇを生成する。より詳細には、駆動部３０１は、駆動能力信号Ｖｃａｐに応じてスイッチング素子Ｑの駆動能力が調整されるように構成され、調整された駆動能力に従って駆動信号Ｖｉｎからゲート信号Ｓｇを生成する。駆動部３０１は、生成されたゲート信号Ｓｇを端子Ｔ３を介してスイッチング素子ＱのゲートＧに出力する。これにより、スイッチング素子ＱのゲートＧに与えられるゲート信号Ｓｇの波形（ゲート波形）を駆動能力信号Ｖｃａｐに応じて変化させることができる。なお、ゲート信号Ｓｇは、本開示に係る「調整された駆動信号」に相当する。
【0036】
≪駆動部の構成≫
駆動部３０１の代表的な３つの構成例について説明する。ただし、駆動部３０１の構成は、スイッチング素子Ｑの駆動能力（スイッチング速度）を調整可能であれば、これらに限定されるものではない。
駆動部３０１の代表的な３つの構成例について説明する。ただし、駆動部３０１の構成は、スイッチング素子Ｑの駆動能力（スイッチング速度）を調整可能であれば、これらに限定されるものではない。
【0037】
図５は、駆動部の構成の第１例を示す図である。駆動部３０１Ａは、駆動部３０１に含まれるゲート抵抗を可変に構成されている。駆動部３０１Ａは、制御回路５１と、抵抗調整回路５２とを含む。
【0038】
制御回路５１は、駆動信号Ｖｉｎおよび駆動能力信号Ｖｃａｐに基づいて抵抗調整回路５２を駆動することによってゲート信号Ｓｇを生成する。抵抗調整回路５２は、たとえば複数の直列回路を含む。複数の直列回路の各々は、互いに直列に接続された抵抗素子５２１とスイッチ５２２とを含む。各スイッチ５２２は、制御回路５１からの制御信号に応答してオンオフ制御される。制御回路５１は、抵抗調整回路５２に含まれる複数の抵抗素子５２１のうちの制御対象とする抵抗素子（どの抵抗素子を接続し、どの抵抗素子を遮断するか）を駆動能力信号Ｖｃａｐに基づいて選択し、選択された抵抗素子に対応するスイッチのオンオフを切り替える。これにより、スイッチング素子Ｑのゲート抵抗を所望の値に調整できる。
【0039】
図６は、図５に示す抵抗調整回路５２の構成例を示す図である。抵抗調整回路５２は、互いに並列に接続された複数（この例では８個）のＰチャネルＭＯＳＦＥＴ６１０～６１７と、互いに並列に接続された複数（この例では８個）のＮチャネルＭＯＳＦＥＴ６２０～６２７とを含む。
【0040】
８個のＰチャネルＭＯＳＦＥＴ６１０～６１７は、互いに異なるゲート幅（より詳細には、Ｗｐから１２８Ｗｐまでの間で２倍ずつ増加するようなゲート幅）を有する。８個のＮチャネルＭＯＳＦＥＴ６２０～６２７も同様である。ＰチャネルＭＯＳＦＥＴ６１０～６１７およびＮチャネルＭＯＳＦＥＴ６２０～６２７の各々は制御回路５１からの信号（Ｈｐ［０］～Ｈｐ［７］，Ｈｎ［０］～Ｈｎ［７］）に応じてオンオフ制御される。ＰチャネルＭＯＳＦＥＴ６１０～６１７の共通のドレインとＮチャネルＭＯＳＦＥＴ６２０～６２７の共通のドレインとはスイッチング素子Ｑのゲートに接続されている。このような回路構成を採用することにより、スイッチング素子Ｑのゲート抵抗を段階的（この例では２５６段階）に調整できる。
【0041】
図７は、駆動部の構成の第２例を示す図である。駆動部３０１Ｂは、スイッチング素子Ｑのゲート電流を可変に構成されている。駆動部３０１Ｂは、制御回路５３と、電流調整回路５４とを含む。
【0042】
電流調整回路５４は、たとえば、スイッチング素子Ｑのゲートに接続されたスイッチ５４１と、オペアンプ５４２とを含む。オペアンプ５４２は、調整部３０２から与えられる駆動能力信号Ｖｃａｐに追従するように、スイッチ５４１を流れる電流（ゲート電流）を変化させる。制御回路５３は、駆動信号Ｖｉｎに応じてスイッチ５４１をスイッチングすることによって、スイッチ５４１を流れる電流をオンオフ制御する。
【0043】
【0044】
カレントミラー回路６３は、トランジスタサイズが１：ｘ（たとえばｘ＝１００）の一対のトランジスタ（この例ではＰチャネルＭＯＳＦＥＴ）６３１，６３２を含む。トランジスタ６３１，６３２のゲートは互いに接続されている。トランジスタ６３１，６３２のソースは電源電圧Ｖｃｃに並列に接続されている。トランジスタ６３１のドレインは、トランジスタ６３１，６３２の共通のゲートに接続されている。カレントミラー回路６３は、入力側のトランジスタ６３１を流れる電流Ｉａに比例する電流Ｉｂを出力側のトランジスタ６３２に流す。
【0045】
誤差増幅回路６４は、入力側のトランジスタ６３１を流れる電流Ｉａの大きさを変化させるためのトランジスタ（この例ではＮチャネルＭＯＳＦＥＴ）６４１と、電流Ｉａに対応する電圧Ｖａを生成する抵抗６４２と、オペアンプ６４３とを含む。トランジスタ６４１（ドレインおよびソース）と抵抗６４２とは、カレントミラー回路６３のトランジスタ６３１のドレインとグランドＧＮＤとの間に直列に接続されている。オペアンプ６４３の非反転入力端子は、調整部３０２から駆動能力信号Ｖｃａｐを受けるノードに接続されている。オペアンプ６４３の反転入力端子は、トランジスタ６４１のソースに接続されている。誤差増幅回路６４は、カレントミラー回路６３の入力側に流れる電流Ｉａを検出し、電流Ｉａに対応する電圧Ｖａを生成する。誤差増幅回路６４は、電圧Ｖａが駆動能力信号Ｖｃａｐに追従するように電流Ｉａを変化させる。
【0046】
スイッチ６５は、スイッチング素子Ｑのゲート電流をオンオフ制御するためのトランジスタ（この例ではＮチャネルＭＯＳＦＥＴ）である。スイッチ６５のゲートは、制御装置４から駆動信号Ｖｉｎを受けるノードに接続されている。スイッチ６５のドレインは、カレントミラー回路６３の出力側のトランジスタ６３２のドレインに接続されている。スイッチ６５のソースは、スイッチング素子Ｑのゲートに接続されている。このような回路構成を採用することにより、スイッチング素子Ｑのゲート電流（カレントミラー回路６３の出力側の電流Ｉｂ）を駆動能力信号Ｖｃａｐに応じて調整できる。
【0047】
図９は、駆動部の構成の第３例を示す図である。駆動部３０１Ｃは、スイッチング素子Ｑのゲート電圧を可変に構成されている。駆動部３０１Ｃは、電圧調整回路５５と、駆動回路５６とを含む。駆動回路５６は、たとえば、電源電圧ＶｃｃとグランドＧＮＤとの間に直列に接続されたＮＰＮ型のバイポーラトランジスタ５６１とＰＮＰ型のバイポーラトランジスタ５６２とを含む。電圧調整回路５５は、電圧増幅器５５１（たとえばオペアンプ回路）を含む。電圧増幅器５５１の増幅率は駆動能力信号Ｖｃａｐによって調整される。バイポーラトランジスタ５６１，５６２の共通のゲートは、電圧増幅器５５１によって増幅された駆動信号Ｖｉｎを受ける。バイポーラトランジスタ５６１，５６２の共通の出力ノードは、スイッチング素子Ｑのゲートに接続されている。これにより、スイッチング素子Ｑのゲート電圧を駆動能力信号Ｖｃａｐに応じて調整できる。
【0048】
＜駆動能力信号＞
図１０は、調整信号Ｖｒｅｆと駆動能力信号Ｖｃａｐとの関係の一例を示す図である。図１１は、調整信号Ｖｒｅｆと駆動能力信号Ｖｃａｐとの関係の他の一例を示す図である。横軸は調整信号Ｖｒｅｆ（の電圧値）を表す。縦軸は駆動能力信号Ｖｃａｐ（の電圧値）を表す。
図１０は、調整信号Ｖｒｅｆと駆動能力信号Ｖｃａｐとの関係の一例を示す図である。図１１は、調整信号Ｖｒｅｆと駆動能力信号Ｖｃａｐとの関係の他の一例を示す図である。横軸は調整信号Ｖｒｅｆ（の電圧値）を表す。縦軸は駆動能力信号Ｖｃａｐ（の電圧値）を表す。
【0049】
調整信号Ｖｒｅｆが高いほど駆動能力信号Ｖｃａｐが高い。駆動能力信号Ｖｃａｐは、調整信号Ｖｒｅｆの上昇に伴い、図１０に示すように線形に上昇してもよいし、図１１に示すようにステップ的に上昇してもよい。図示しないが、駆動能力信号Ｖｃａｐは、調整信号Ｖｒｅｆの上昇に伴い非線形（曲線的）に上昇してもよい。
【0050】
＜駆動装置の動作＞
図１２は、駆動装置３０の動作を説明するためのタイムチャートである。横軸は経過時間を表す。縦軸は、上から順に、調整信号Ｖｒｅｆ、駆動能力信号Ｖｃａｐ、駆動信号Ｖｉｎおよびゲート信号Ｓｇを表す。後述する他の例（図２０および図２１参照）でも同様である。
図１２は、駆動装置３０の動作を説明するためのタイムチャートである。横軸は経過時間を表す。縦軸は、上から順に、調整信号Ｖｒｅｆ、駆動能力信号Ｖｃａｐ、駆動信号Ｖｉｎおよびゲート信号Ｓｇを表す。後述する他の例（図２０および図２１参照）でも同様である。
【0051】
初期時刻ｔ１０における調整信号Ｖｒｅｆは０Ｖである。調整信号Ｖｒｅｆは、時刻ｔ１１にて上昇し、時刻ｔ１４にてさらに上昇する。駆動信号Ｖｉｎは、ハイレベル（Ｈ）とローレベル（Ｌ）との間で定期的（周期的）な変化（立ち上がりおよび立ち下がり）を繰り返す。
【0052】
図１２に示す例では、駆動信号Ｖｉｎの立ち上がりが駆動能力信号Ｖｃａｐの生成（更新）タイミングである。そのため、駆動信号Ｖｉｎが立ち上がる時刻ｔ１２、時刻ｔ１５および時刻１７において、調整信号Ｖｒｅｆに基づき駆動能力信号Ｖｃａｐが生成（更新）される。
【0053】
スイッチング素子Ｑのターンオンスイッチング時には、スイッチング素子ＱのドレインＤ（正極）とソースＳ（負極）との間に印加される電圧が低下し、かつ、ドレインＤとソースＳとの間を流れる電流が増大する。スイッチング素子Ｑのターンオフスイッチング時には、ドレインＤとソースＳとの間に印加される電圧が増大し、かつ、ドレインＤとソースＳとの間を流れる電流が減少する。これらスイッチング時における電圧（ドレインＤとソースＳとの間の電圧）および電流（ドレインＤとソースＳとの間を流れる電流）のうちの少なくとも１つの変化を示す波形を「スイッチング波形」という。
【0054】
一般に、スイッチング素子のスイッチング動作に伴い、スイッチング損失と導通損失とが発生する。スイッチング損失は、電圧波形と電流波形とが重なり合う領域の面積に依存する。したがって、スイッチング損失は、スイッチング波形が急峻な変化を示す場合に低減する一方で、スイッチング波形が緩やかな変化を示す場合に増大する。また、スイッチング素子のスイッチング動作に伴い、高周波のスイッチングノイズが発生してスイッチング波形に重畳する。スイッチングノイズは、スイッチング波形が急峻な変化を示す場合に増大する一方で、スイッチング波形が緩やかな変化を示す場合には低減される。このように、スイッチング波形の変化が急峻か緩やかかに関して、スイッチング損失とスイッチングノイズとはトレードオフの関係にある。
【0055】
駆動部３０１によるスイッチング素子Ｑの駆動能力が上昇するように駆動能力信号Ｖｃａｐを設定した場合、スイッチング素子Ｑのスイッチング速度が上昇してスイッチング波形が急峻な変化を示すようになる。そのため、スイッチングノイズが増大する一方でスイッチング損失が低減する（損失低減モード）。これにより、電力変換装置１の省エネ性能を向上させ、エネルギー消費量を低減できる。
【0056】
反対に、駆動部３０１によるスイッチング素子Ｑの駆動能力が低下するように駆動能力信号Ｖｃａｐを設定した場合、スイッチング素子Ｑのスイッチング速度が低下してスイッチング波形が緩やかな変化を示すようになる。そのため、スイッチング損失が増大する一方でスイッチングノイズが低減する（ノイズ低減モード）。これにより、電力変換装置１をＥＭＣ（Electromagnetic Compatibility）規格に適合させることが容易になる。また、ＥＭＣ対策部品が不要になり得るため、部材コストを低減できる可能性がある。
【0057】
＜処理フロー＞
図１３は、実施の形態１における駆動能力信号Ｖｃａｐの生成処理の処理手順の一例を示すフローチャートである。このフローチャートに示される処理は、たとえば、あらかじめ定められた制御周期ごとに実行される。各ステップは、駆動装置３０（および制御装置４）に配置されたハードウェア（電気回路）により実現されてもよいし、駆動装置３０（および制御装置４）によるソフトウェア処理により実現されてもよい。後述する他のフローチャートに示される処理についても同様である。以下、ステップをＳと略す。
図１３は、実施の形態１における駆動能力信号Ｖｃａｐの生成処理の処理手順の一例を示すフローチャートである。このフローチャートに示される処理は、たとえば、あらかじめ定められた制御周期ごとに実行される。各ステップは、駆動装置３０（および制御装置４）に配置されたハードウェア（電気回路）により実現されてもよいし、駆動装置３０（および制御装置４）によるソフトウェア処理により実現されてもよい。後述する他のフローチャートに示される処理についても同様である。以下、ステップをＳと略す。
【0058】
Ｓ１０１において、駆動装置３０は、駆動能力信号Ｖｃａｐを生成（または更新）するトリガとなる条件（以下「トリガ条件」とも記載する。）が満足されたかどうかを判定する。様々なトリガ条件については実施の形態２にて説明する。
【0059】
トリガ条件が満足されていない場合（Ｓ１０１においてＮＯ）、駆動装置３０は、以降の処理を実行することなく処理を終了する。トリガ条件が満足されている場合（Ｓ１０１においてＹＥＳ）、駆動装置３０は、調整信号Ｖｒｅｆを受けたかどうかを判定する（Ｓ１０２）。
【0060】
調整信号Ｖｒｅｆを受けていない場合（Ｓ１０２においてＮＯ）、駆動装置３０は、以降の処理を実行することなく処理を終了する。調整信号Ｖｒｅｆを受けた場合（Ｓ１０２においてＹＥＳ）、駆動装置３０は、調整信号Ｖｒｅｆの電圧値が入力電圧範囲ＶＲのうちのどの電圧範囲に属するかを判定する（Ｓ１０３）。入力電圧範囲ＶＲとは、駆動装置３０の入出力特性に基づいて定められる電圧範囲であって、典型的には仕様書に記載された使用電圧範囲である。この例では、入力電圧範囲ＶＲは、低電圧範囲、中電圧範囲および高電圧範囲の３つに区分される。
【0061】
調整信号Ｖｒｅｆが低電圧範囲に属する場合、駆動装置３０は、駆動能力信号Ｖｃａｐを第１電圧値Ｖ１に設定する（Ｓ１０４）。これにより、ノイズ低減が損失低減よりも優先される「ノイズ低減モード」が実現される。
【0062】
調整信号Ｖｒｅｆが中電圧範囲に属する場合、駆動装置３０は、駆動能力信号Ｖｃａｐを第１電圧値Ｖ１よりも高い第２電圧値Ｖ２に設定する（Ｓ１０５）。Ｖ２は、たとえばＶ１とＶ３との中間電圧値である（Ｖ２＝（Ｖ１＋Ｖ３）／２）。これにより、ノイズ低減と損失低減とが同程度に重み付けられた「バランスモード」が実現される。
【0063】
調整信号Ｖｒｅｆが高電圧範囲に属する場合、駆動装置３０は、駆動能力信号Ｖｃａｐを第２電圧値Ｖ２よりもさらに高い第３電圧値Ｖ３に設定する（Ｓ１０６）。これにより、損失低減がノイズ低減よりも優先される「損失低減モード」が実現される。
【0064】
図１３に示す処理手順によれば、電力変換装置１が使用される条件に応じて選択される適切なモードに従って駆動装置３０を動作させることが可能になる。たとえば、電力変換装置１が小電流で駆動される場合、そもそものノイズが小さいので、損失低減モードを選択して省エネ性能を向上できる。逆に、電力変換装置１が大電流で駆動される場合、大きなノイズが発生し得るため、ノイズ低減モードを選択してスイッチングノイズを低減できる。
【0065】
あるいは、周囲が静かな場所に電力変換装置１が設置されている場合、または周囲が静かな時間帯に電力変換装置１が駆動される場合などには、ノイズ低減モードが選択され得る。逆に、周囲が騒々しい場所に電力変換装置１が設置されている場合、または周囲が騒々しい時間帯に電力変換装置１が駆動される場合などには、損失低減モードが選択され得る。適度な騒音環境下ではバランスモードが選択されてもよい。
【0066】
どのモードが選択されるかは電力変換装置１のユーザが手動で設定してもよい。あるいは、遠隔地からの無線指令（たとえば電力変換装置１を管理するサーバからの指令）によりモードが設定されてもよい。各種センサ（たとえば騒音センサ）により検出される、電力変換装置１の使用条件に応じてモードが設定されてもよい。電力変換装置１の使用条件（設置環境）に応じて電力変換装置１の出荷時または設置時にモードがあらかじめ設定されていてもよい。
【0067】
以上のように、スイッチング素子Ｑのスイッチング波形の変化が急峻か緩やかかに関して、スイッチング損失とスイッチングノイズとの間にトレードオフの関係が存在するところ、実施の形態１においては、駆動装置３０によるスイッチング素子Ｑのスイッチング速度が調整信号Ｖｒｅｆに応じて調整される。これにより、スイッチング損失の低減を重視するか、スイッチングノイズの低減を重視するか、スイッチング損失およびスイッチングノイズの両方を一定程度低減するかなどをスイッチング素子Ｑの使用条件に応じて切り替えることが可能になる。よって、実施の形態１によれば、スイッチング素子Ｑが使用される条件に適した動作をスイッチング素子Ｑに実行させることができる。
【0068】
この例では理解を容易にするため、駆動能力信号Ｖｃａｐが３段階に設定されると説明した。しかし、駆動能力信号Ｖｃａｐは、２段階に設定されてもよいし、４段階以上の多段階に設定されてもよい。段階数を十分に増大させる（たとえば図６にて説明したように２５６段階に設定する）ことにより、駆動能力信号Ｖｃａｐを実質的に無段階に設定できる。これにより、ノイズ低減および損失低減のうちのどちらをどの程度優先するかを自由に設定可能な「カスタムモード」が実現される。
【0069】
実施の形態２．
実施の形態１の図４では、駆動装置３０の基本構成について説明した。実施の形態２においては、駆動装置として採用可能な種々の構成例（変形例）について説明する。
実施の形態１の図４では、駆動装置３０の基本構成について説明した。実施の形態２においては、駆動装置として採用可能な種々の構成例（変形例）について説明する。
【0070】
【0071】
タイマー部３０３は、タイマー信号ＴＭＲを調整部３０２に出力する。タイマー信号ＴＭＲは、事前に設定された時刻が到来すると活性化する信号であってもよいし、前回の活性時から規定時間が経過する度に活性化する信号であってもよい。調整部３０２は、タイマー信号ＴＭＲに応答して、調整信号Ｖｒｅｆに基づいて駆動能力信号Ｖｃａｐを生成（更新）する。これにより、駆動能力信号Ｖｃａｐがタイマー信号ＴＭＲに同期して生成される。その結果、駆動能力信号Ｖｃａｐを断続的に生成したり、駆動能力信号Ｖｃａｐを定期的（周期的）に生成したりすることが可能になる。
【0072】
なお、図１２に示す構成例では、調整信号Ｖｒｅｆが制御装置４から供給されている。しかし、調整信号Ｖｒｅｆの供給元は特に限定されず、制御装置４以外の外部装置（図示せず）であってもよい。後述する他の例についても同様である。
【0073】
図１５は、実施の形態２における駆動装置の構成の第２例を示す図である。駆動装置３０Ｂは、調整部３０２が制御装置４からの駆動信号Ｖｉｎを受ける点において、基本構成を有する駆動装置３０（図４参照）と異なる。
【0074】
調整部３０２は、駆動信号Ｖｉｎに応答して、調整信号Ｖｒｅｆに基づいて駆動能力信号Ｖｃａｐを生成（更新）する。これにより、駆動能力信号Ｖｃａｐが駆動信号Ｖｉｎに同期して生成される。
【0075】
図１６は、実施の形態２における駆動装置の構成の第３例を示す図である。図１６に示す電力変換装置１はクロック回路７をさらに備える。駆動装置３０Ｃは、調整部３０２がクロック回路７からのクロック信号ＣＬＫを受ける点において、基本構成を有する駆動装置３０（図４参照）と異なる。
【0076】
調整部３０２は、クロック信号ＣＬＫに応答して、調整信号Ｖｒｅｆに基づいて駆動能力信号Ｖｃａｐを生成（更新）する。これにより、駆動能力信号Ｖｃａｐがクロック信号ＣＬＫに同期して生成される。
【0077】
なお、クロック信号ＣＬＫは、本開示に係る「周期信号」の一例である。クロック信号ＣＬＫは制御装置４を介して調整部３０２に与えられてもよい。本開示に係る「周期信号」は、駆動装置３０Ｃの外部から駆動装置３０Ｃに与えられて周期的に変化する信号であれば特に限定されず、たとえば発振回路により生成された信号であってもよい。
【0078】
図１７は、実施の形態２における駆動装置の構成の第４例を示す図である。図１７に示す制御装置４は、駆動装置３０Ｄのイネーブル（enable）とディスエーブル（disable）とを切り替えるためのイネーブル信号ＥＮを駆動装置３０Ｄに出力する。駆動装置３０Ｄは、調整部３０２が制御装置４からのイネーブル信号ＥＮを受ける点において、基本構成を有する駆動装置３０（図４参照）と異なる。イネーブル信号ＥＮは、制御装置４以外の外部装置（図示せず）から調整部３０２に与えられてもよい。
【0079】
調整部３０２は、イネーブル信号ＥＮに応答して、特にディスエーブルからイネーブルへの切替タイミングで、調整信号Ｖｒｅｆに基づいて駆動能力信号Ｖｃａｐを生成（更新）する。これにより、駆動能力信号Ｖｃａｐがイネーブル信号ＥＮに同期して生成される。
【0080】
図１８は、実施の形態２における駆動装置の構成の第５例を示す図である。駆動装置３０Ｅは、電圧検出部３０４をさらに含む点において、基本構成を有する駆動装置３０（図４参照）と異なる。電圧検出部３０４は、たとえばパワーオンリセットＩＣ（Integrated Circuit）であって、電源電圧Ｖｃｃ（すなわち駆動装置３０Ｅへの電源投入）を検出する。駆動装置３０Ｅに電源が投入された場合に、電圧検出部３０４は、パワーオンリセット信号ＰＯＲを調整部３０２に出力する。
【0081】
調整部３０２は、パワーオンリセット信号ＰＯＲに応答して、調整信号Ｖｒｅｆに基づいて駆動能力信号Ｖｃａｐを生成（更新）する。これにより、駆動能力信号Ｖｃａｐがパワーオンリセット信号ＰＯＲに同期して生成される。
【0082】
図１９は、実施の形態２における駆動装置の構成の第６例を示す図である。駆動装置３０Ｆは、調整部３０２が制御装置４から駆動信号Ｖｉｎを受ける点と、調整部３０２が遅延フィルタ３０５を含む点とにおいて、基本構成を有する駆動装置３０（図４参照）と異なる。
【0083】
調整部３０２は、駆動信号Ｖｉｎに応答して、調整信号Ｖｒｅｆに基づいて駆動能力信号Ｖｃａｐを生成する。この際、駆動信号Ｖｉｎには遅延フィルタ３０５により遅延が与えられる。遅延時間ｔｄ（図２１参照）は、遅延フィルタ３０５の時定数により定められ、１桁ナノ秒オーダーから２桁ナノ秒オーダーまでの範囲内の時間長であることが好ましい。これにより、駆動能力信号Ｖｃａｐが駆動信号Ｖｉｎに同期して生成（更新）される。
【0084】
１桁ナノ秒オーダーとは、１ナノ秒以上かつ１０ナノ秒未満の時間範囲を意味する。２桁ナノ秒オーダーとは、１０ナノ秒以上かつ１００ナノ秒未満の時間範囲を意味する。１桁ナノ秒オーダーから２桁ナノ秒オーダーまでとは、典型的には数ナノ秒から数十ナノ秒までの時間長である。遅延フィルタ３０５は本開示に係る「遅延回路」に相当する。
【0085】
＜駆動能力信号の生成タイミング＞
実施の形態１の図１２では、駆動信号Ｖｉｎの立ち上がりが駆動能力信号Ｖｃａｐの生成（更新）タイミングである第１例について説明した。図２０～図２２では、駆動能力信号Ｖｃａｐの生成タイミングの他の例について説明する。
実施の形態１の図１２では、駆動信号Ｖｉｎの立ち上がりが駆動能力信号Ｖｃａｐの生成（更新）タイミングである第１例について説明した。図２０～図２２では、駆動能力信号Ｖｃａｐの生成タイミングの他の例について説明する。
【0086】
図２０は、駆動能力信号Ｖｃａｐの生成タイミングの第２例を説明するためのタイムチャートである。図１２と同様に、初期時刻ｔ１０では０Ｖであった調整信号Ｖｒｅｆが時刻ｔ２１にて上昇し、時刻ｔ２４にてさらに上昇する状況を想定する。
【0087】
図２０では駆動信号Ｖｉｎの立ち下がりが駆動能力信号Ｖｃａｐの生成タイミングである。そのため、駆動信号Ｖｉｎが立ち下がる時刻ｔ２３、時刻ｔ２６および時刻２８において、調整信号Ｖｒｅｆから駆動能力信号Ｖｃａｐが生成（更新）される。
【0088】
図２１は、駆動能力信号Ｖｃａｐの生成タイミングの第３例を説明するためのタイムチャートである。図２１に示すように、駆動信号Ｖｉｎの立ち上がりから遅延時間ｔｄが経過した時刻が駆動能力信号Ｖｃａｐの生成（更新）タイミングであってもよい。図示しないが、駆動信号Ｖｉｎの立ち下がりから遅延時間ｔｄが経過した時刻が駆動能力信号Ｖｃａｐの生成タイミングであってもよい。図１９にて説明したように、遅延時間ｔｄは、たとえば遅延フィルタ３０５の時定数に基づいて設定される。
【0089】
図２２は、駆動能力信号Ｖｃａｐの生成タイミングの第４例を説明するためのタイムチャートである。横軸は経過時間を表す。縦軸は、上から順に、調整信号Ｖｒｅｆ、駆動能力信号Ｖｃａｐ、イネーブル信号ＥＮ、駆動信号Ｖｉｎおよびゲート信号Ｓｇを表す。
【0090】
図１２、図２０および図２１では、駆動能力信号Ｖｃａｐの生成タイミングが駆動信号Ｖｉｎに関連付けられている例について説明した。しかし、図２２に示すように、駆動能力信号Ｖｃａｐの生成タイミングがイネーブル信号ＥＮに関連付けられていてもよい。この例では、イネーブル信号ＥＮの立ち上がり（時刻ｔ４０２，ｔ４０９参照）が駆動能力信号Ｖｃａｐの生成タイミングである。図示しないが、イネーブル信号ＥＮの立ち下がりが駆動能力信号Ｖｃａｐの生成タイミングであってもよい。また、イネーブル信号ＥＮの立ち上がりまたは立ち下がりから遅延時間ｔｄが経過した時刻が駆動能力信号Ｖｃａｐの生成タイミングであってもよい。
【0091】
駆動能力信号Ｖｃａｐの生成タイミングに関連付けられる信号は駆動信号Ｖｉｎまたはイネーブル信号ＥＮに限定されない。当該関連付けられる信号としては任意の信号を使用可能である。当該関連付けられる信号は、タイマー信号ＴＭＲ（図１４参照）であってもよいし、クロック信号ＣＬＫ（図１６参照）であってもよいし、パワーオンリセット信号ＰＯＲ（図１８参照）であってもよい。これらの信号の立ち上がり／立ち下がりのどちらに駆動能力信号Ｖｃａｐの生成タイミングが関連付けられてもよいし、これらの信号の立ち上がり／立ち下がりに対して遅延時間ｔｄが設けられてもよい。
【0092】
以上のように、実施の形態２においては、実施の形態１と同様に、スイッチング素子Ｑが使用される条件に適した動作をスイッチング素子Ｑに実行させることができる。加えて、実施の形態２によれば、駆動信号Ｖｉｎ、クロック信号ＣＬＫ（周期信号）、イネーブル信号ＥＮ、パワーオンリセット信号ＰＯＲ（電源投入）などの「トリガ信号」に同期して駆動能力信号Ｖｃａｐが生成される。あるいは、駆動能力信号Ｖｃａｐが生成タイミングが「トリガ信号」の立ち上がりに設定されたり、「トリガ信号」の立ち下がりに設定されたり、遅延された「トリガ信号」の変化タイミングに設定されたりする。これにより、所望のタイミングでスイッチング素子Ｑのスイッチング速度を切り替えることが可能になる。
【0093】
実施の形態３．
調整信号Ｖｒｅｆが調整部３０２に与えられなかったり、調整部３０２に与えられた調整信号Ｖｒｅｆがあらかじめ定められた入力電圧範囲ＶＲの範囲外であったりする場合がある。実施の形態３においては、このような場合に駆動装置３０がどのような駆動能力信号Ｖｃａｐを生成（更新）し得るかについて説明する。
調整信号Ｖｒｅｆが調整部３０２に与えられなかったり、調整部３０２に与えられた調整信号Ｖｒｅｆがあらかじめ定められた入力電圧範囲ＶＲの範囲外であったりする場合がある。実施の形態３においては、このような場合に駆動装置３０がどのような駆動能力信号Ｖｃａｐを生成（更新）し得るかについて説明する。
【0094】
＜駆動能力信号の生成処理＞
図２３は、実施の形態３における駆動能力信号Ｖｃａｐの生成処理の処理手順の第２例を示すフローチャートである。トリガ条件に関するＳ２０１の処理は、実施の形態１におけるＳ１０１の処理（図１３参照）と同様である。
図２３は、実施の形態３における駆動能力信号Ｖｃａｐの生成処理の処理手順の第２例を示すフローチャートである。トリガ条件に関するＳ２０１の処理は、実施の形態１におけるＳ１０１の処理（図１３参照）と同様である。
【0095】
Ｓ２０２において、駆動装置３０は、調整信号Ｖｒｅｆを受けたかどうかを判定する。調整信号Ｖｒｅｆを受けた場合（Ｓ２０２においてＹＥＳ）、駆動装置３０は、調整信号Ｖｒｅｆの電圧値が入力電圧範囲ＶＲ内であるかどうかを判定する（Ｓ２０３）。調整信号Ｖｒｅｆの電圧値が入力電圧範囲ＶＲ内である場合（Ｓ２０３においてＹＥＳ）、駆動装置３０は、駆動能力信号Ｖｃａｐを調整信号Ｖｒｅｆの電圧値に応じた電圧値に設定する（Ｓ２０４）。この処理は、実施の形態１におけるＳ１０３～Ｓ１０６の処理と同様であるため、説明は繰り返さない。
【0096】
Ｓ２０２にて調整信号Ｖｒｅｆを受けていない場合（Ｓ２０２においてＮＯ）またはＳ２０３にて調整信号Ｖｒｅｆの電圧値が入力電圧範囲ＶＲ外である場合（Ｓ２０３においてＮＯ）、駆動装置３０は、処理をＳ２０５に進め、駆動能力信号ＶｃａｐをＶ１～Ｖ３のうち最も低いＶ１に設定する。これにより、ノイズ低減モードが実現される。
【0097】
このように、第２例では、調整信号Ｖｒｅｆを受けていない場合または調整信号Ｖｒｅｆの電圧値が入力電圧範囲ＶＲ外である場合には、駆動能力信号ＶｃａｐがＶ１～Ｖ３のうち最も低いＶ１に設定される。言い換えると、駆動能力信号Ｖｃａｐのデフォルト値がＶ１に設定される。これにより、たとえ駆動装置３０が適切な調整信号Ｖｒｅｆを受けることができない状況であっても、スイッチング素子Ｑのスイッチングノイズを確実に低減できる。
【0098】
図２４は、実施の形態３における駆動能力信号Ｖｃａｐの生成処理の処理手順の第３例を示すフローチャートである。Ｓ３０１～Ｓ３０４の処理は、第２例におけるＳ２０１～Ｓ２０４の処理と同様であるため、説明は繰り返さない。
【0099】
Ｓ３０２にて調整信号Ｖｒｅｆを受けていない場合（Ｓ３０２においてＮＯ）またはＳ３０３にて調整信号Ｖｒｅｆの電圧値が入力電圧範囲ＶＲ外である場合（Ｓ３０３においてＮＯ）、駆動装置３０は、処理をＳ３０５に進め、駆動能力信号ＶｃａｐをＶ２に設定する。これにより、バランスモードが実現される。
【0100】
このように、第３例では、調整信号Ｖｒｅｆを受けていない場合または調整信号Ｖｒｅｆの電圧値が入力電圧範囲ＶＲ外である場合には、駆動能力信号ＶｃａｐがＶ１～Ｖ３のうちの中間値（典型値）であるＶ２に設定される。言い換えると、駆動能力信号Ｖｃａｐのデフォルト値がＶ２に設定される。これにより、たとえ駆動装置３０が適切な調整信号Ｖｒｅｆを受けることができない状況であっても、スイッチング素子Ｑの一定程度のスイッチング損失の低減と一定程度のスイッチングノイズの低減とを両立できる。
【0101】
図２５は、実施の形態３における駆動能力信号Ｖｃａｐの生成処理の処理手順の第４例を示すフローチャートである。Ｓ４０１～Ｓ４０４の処理は、第２例におけるＳ２０１～Ｓ２０４の処理と同様であるため、説明は繰り返さない。
【0102】
Ｓ４０２にて調整信号Ｖｒｅｆを受けていない場合（Ｓ４０２においてＮＯ）またはＳ４０３にて調整信号Ｖｒｅｆの電圧値が入力電圧範囲ＶＲ外である場合（Ｓ４０３においてＮＯ）、駆動装置３０は、処理をＳ４０５に進め、駆動能力信号ＶｃａｐをＶ３に設定する。これにより、損失低減モードが実現される。
【0103】
このように、第３例では、調整信号Ｖｒｅｆを受けていない場合または調整信号Ｖｒｅｆの電圧値が入力電圧範囲ＶＲ外である場合には、駆動能力信号ＶｃａｐがＶ１～Ｖ３のうち最も高いＶ３に設定される。言い換えると、駆動能力信号Ｖｃａｐのデフォルト値がＶ３に設定される。これにより、たとえ駆動装置３０が適切な調整信号Ｖｒｅｆを受けることができない状況であっても、スイッチング素子Ｑのスイッチング損失を確実に低減できる。
【0104】
図２６は、実施の形態３における駆動能力信号Ｖｃａｐの生成処理の処理手順の第４例を示すフローチャートである。Ｓ５０１～Ｓ５０４の処理は、第２例におけるＳ２０１～Ｓ２０４の処理と同様であるため、説明は繰り返さない。
【0105】
Ｓ５０４にて駆動能力信号Ｖｃａｐを調整信号Ｖｒｅｆに応じた電圧値に設定した後、駆動装置３０は、処理をＳ５０５に進める。Ｓ５０５において、駆動装置３０は、Ｓ５０４にて設定した駆動能力信号Ｖｃａｐの電圧値を前回値として記憶する。
【0106】
Ｓ５０２にて調整信号Ｖｒｅｆを受けていない場合（Ｓ５０２においてＮＯ）またはＳ５０３にて調整信号Ｖｒｅｆの電圧値が入力電圧範囲ＶＲ外である場合（Ｓ５０３においてＮＯ）、駆動装置３０は、処理をＳ５０６に進め、駆動能力信号Ｖｃａｐを記憶された前回値に設定する。
【0107】
このように、第４例では、調整信号Ｖｒｅｆを受けていない場合または調整信号Ｖｒｅｆの電圧値が入力電圧範囲ＶＲ外である場合には、駆動能力信号Ｖｃａｐが前回値に設定される。駆動能力信号Ｖｃａｐの前回値は、スイッチング素子Ｑ（またはスイッチング素子Ｑが組み込まれた電力変換装置１）の使用条件に適した電圧値に設定されている可能性が高い。したがって、たとえ駆動装置３０が適切な調整信号Ｖｒｅｆを受けることができない状況であっても、スイッチング素子Ｑの使用条件に適した動作をスイッチング素子Ｑに実行させることができる。
【0108】
以上のように、実施の形態３においては、実施の形態１と同様に、スイッチング素子Ｑが使用される条件に適した動作をスイッチング素子Ｑに実行させることができる。加えて、実施の形態３では、駆動装置３０が調整信号Ｖｒｅｆを受けていない場合または調整信号Ｖｒｅｆの電圧値が入力電圧範囲ＶＲ外である場合にも、駆動装置３０は、あらかじめ定められた規則に従って駆動能力信号Ｖｃａｐを生成する。これにより、たとえ何らかの理由で制御装置４が調整信号Ｖｒｅｆを適切に調整できなくなったとしても、事前設定に従ってノイズ低減を優先したり損失低減を優先したりすることが可能になる。また、駆動装置３０が適切な調整信号Ｖｒｅｆを受けることができない状況であっても、スイッチング素子Ｑが使用される条件に適した可能性が高い動作をスイッチング素子Ｑに実行させることができる。
【0109】
今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。この出願の範囲は上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。
【符号の説明】
【0110】
１ 電力変換装置、２ 主変換装置、２０１ 半導体モジュール、２１ 整流回路、２１１～２１６ ダイオード、２２ インバータ回路、２２Ｕ，２２Ｖ，２２Ｗ アーム、３ 主駆動装置、３０，３０Ａ～３０Ｆ，３１～３６ 駆動装置、３０１，３０１Ａ～３０１Ｃ 駆動部、３０２ 調整部、３０３ タイマー部、３０４ 電圧検出部、３０５ 遅延フィルタ、４ 制御装置、４１ プロセッサ、４２ メモリ、４３ 受信装置、４４ ディスプレイ、５１，５３ 制御回路、５２ 抵抗調整回路、５２１ 抵抗素子、５２２ スイッチ、５４ 電流調整回路、５４１ スイッチ、５４２ オペアンプ、５５ 電圧調整回路、５５１ 電圧増幅器、５６ 駆動回路、５６１，５６２ バイポーラトランジスタ、６１０～６１７，６２０～６２７ ＭＯＳＦＥＴ、６３ カレントミラー回路、６３１，６３２ トランジスタ、６４ 誤差増幅回路、６４１ トランジスタ、６４２ 抵抗、６４３ オペアンプ、６５ スイッチ、７ クロック回路、８ 電源、８１ 交流電源、９ 負荷、９１ 電動機、１００ 電力変換システム、Ｄ１～Ｄ６ フリーホイールダイオード、ＥＮ イネーブル信号、ＮＬ，ＰＬ 直流電力線、Ｑ，Ｑ１～Ｑ６ スイッチング素子、Ｔ１，Ｔ２，Ｔ３ 端子、Ｔａ，Ｔｂ，Ｔｃ 交流入力端子、Ｔｕ，Ｔｖ，Ｔｗ 交流出力端子。
【要約】
駆動部（３０１）は、半導体スイッチング素子（Ｑ）の駆動能力を調整可能に構成され、半導体スイッチング素子（Ｑ）のスイッチング動作を制御するための駆動信号（Ｖｉｎ）に従って半導体スイッチング素子（Ｑ）を駆動する。調整部（３０２）は、半導体スイッチング素子（Ｑ）のスイッチング速度が変化するように、駆動部（３０１）による半導体スイッチング素子（Ｑ）の駆動能力を調整する。調整部（３０２）は、駆動部（３０１）による半導体スイッチング素子（Ｑ）の駆動能力を調整するための駆動能力信号（Ｖｃａｐ）を駆動信号（Ｖｉｎ）とは異なる調整信号（Ｖｉｎ）に基づいて生成し、生成された駆動能力信号（Ｖｃａｐ）を駆動部（３０１）に出力する。駆動部（３０１）は、駆動能力信号（Ｖｃａｐ）に応じて駆動信号（Ｖｉｎ）を調整し、調整された駆動信号（Ｓｇ）を制御電極（Ｇ）に出力する。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】