特許 7696533 発光素子駆動回路およびレーザ発振器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】

(24)【登録日】2025-06-12

(45)【発行日】2025-06-20

(54)【発明の名称】発光素子駆動回路およびレーザ発振器

(51)【国際特許分類】

   H01S 5/042 20060101AFI20250613BHJP

【ＦＩ】

H01S5/042 630

【請求項の数】 7

(21)【出願番号】P 2025521536

(86)(22)【出願日】2025-01-16

(86)【国際出願番号】 JP2025001224

【審査請求日】2025-04-15

【早期審査対象出願】

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】関口 将太

(72)【発明者】

【氏名】森本 猛

(72)【発明者】

【氏名】五十嵐 勇一

(72)【発明者】

【氏名】日野 貴文

【審査官】佐藤 美紗子

(56)【参考文献】

【文献】特開２０２２－１６１６８７（ＪＰ，Ａ）

【文献】国際公開第２０２４／０７０７０９（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｓ ５／００－５／５０

Ｈ０５Ｂ ３９／００－３９／１０

Ｈ０５Ｂ ４５／００－４５／５９

Ｈ０５Ｂ ４７／００－４７／２９

(57)【特許請求の範囲】

【請求項1】

発光素子を駆動する発光素子駆動回路であって、
第１電圧を保持し、前記発光素子のアノードに前記第１電圧を印加可能に接続される第１直流電源と、
前記発光素子のアノードに前記第１電圧よりも高い第２電圧を印加可能に接続される第２直流電源と、
前記第２電圧が前記第１直流電源へ印加されるのを防止する向きに接続され、前記発光素子のアノードに対する前記第１電圧の印加のオンオフを切り替える第１スイッチ素子と、
前記発光素子のアノードに対する前記第２電圧の印加のオンオフを切り替える第２スイッチ素子と、
前記発光素子に電流が流れたときに、前記発光素子のアノード側およびカソード側の配線インダクタンスに蓄積されるエネルギーが前記第２直流電源に回生される向きに接続されるダイオードと、
前記発光素子に直列に接続される第３スイッチ素子と、前記第３スイッチ素子を駆動する駆動部と、を有し、前記第１直流電源、前記第１スイッチ素子、前記発光素子、および前記第３スイッチ素子と、前記発光素子のアノード側およびカソード側の前記配線インダクタンスとを含む直列回路を構成し、前記発光素子に流れる電流を制御するリニアレギュレータと、
前記第３スイッチ素子のドレイン－ソース間の電圧変動を検出するための第３電圧および第４電圧を検出する電圧モニタ部と、
前記第３電圧および前記第４電圧に基づいて前記第３スイッチ素子のゲートに第１電流の注入制御を行う定電流回路部と、
を備えることを特徴とする発光素子駆動回路。

【請求項2】

前記第３電圧は前記第２直流電源の前記第２電圧であり、前記第４電圧は前記発光素子のアノードの電圧である
ことを特徴とする請求項１に記載の発光素子駆動回路。

【請求項3】

前記第３電圧は前記第２直流電源の前記第２電圧であり、前記第３スイッチ素子のドレイン電圧である
ことを特徴とする請求項１に記載の発光素子駆動回路。

【請求項4】

前記定電流回路部は、
前記第４電圧が前記第３電圧に対し遠ざかる場合、前記第４電圧と前記第３電圧との電圧差が大きいほど前記第１電流を大きくして、前記第３スイッチ素子のゲート電圧の上昇制御を行い、
前記第４電圧が前記第３電圧に対し近づく場合、前記第４電圧と前記第３電圧との電圧差が小さいほど前記第１電流を小さくして、前記第３スイッチ素子のゲート電圧の下降制御を行う
ことを特徴とする請求項２に記載の発光素子駆動回路。

【請求項5】

前記リニアレギュレータは、前記第３スイッチ素子のゲートと前記駆動部との間に接続される抵抗素子を、さらに備え、
前記定電流回路部は、前記第３スイッチ素子のゲートと前記抵抗素子との接続点に前記第１電流を注入する
ことを特徴とする請求項１に記載の発光素子駆動回路。

【請求項6】

前記リニアレギュレータは、前記第３スイッチ素子を流れる電流を検出する電流検出器を、さらに備え、
前記駆動部は、前記第３スイッチ素子の電流指令値と前記電流検出器の検出電流値との差に基づいて前記第３スイッチ素子を駆動制御する
ことを特徴とする請求項１に記載の発光素子駆動回路。

【請求項7】

前記発光素子と、
前記発光素子を駆動する請求項１から６の何れか一つに記載の発光素子駆動回路と、
を備えたことを特徴とするレーザ発振器。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、レーザダイオード（Laser Diode：ＬＤ）、発光ダイオード（Light Emitting Diode：ＬＥＤ）などを含む発光素子を駆動する発光素子駆動回路およびレーザ発振器に関する。

【背景技術】

【0002】

ＬＤまたはＬＥＤは流れる電流に応じた輝度で発光する発光素子であり、直流電流で駆動される。これらの発光素子を駆動する駆動回路においては、発光素子、定電圧源、リニアレギュレータが直列に配置され、リニアレギュレータで発光素子の電流を制御する構成が一般的に採用される。また、駆動回路での損失を小さくするため、定電圧源の電圧は、発光素子の順方向電圧に対し、僅かに高い値に設定される。このような構成の駆動回路において、発光素子が定常的に点灯している間は、特段の問題は生じない。一方、発光素子をオフ状態からオン状態に制御する場合、定電圧源と発光素子の順方向電圧との間の僅かな電位差を電位勾配として配線のインダクタンスに電流を流さなければならない。このため、電流の立ち上がりが極めて遅くなるという課題がある。

【0003】

上記の課題を解決するため、特許文献１には、相対的に電圧が高い高電圧源と相対的に電圧が低い低電圧源とをスイッチにより高速に切り替えることで、発光素子の電流立ち上がり時は高速に電流を立ち上げ、電流立ち上がり後は、高電圧源をオフに制御し、低電圧源のみで発光素子に一定電流を流すように制御している。また、特許文献１では、発光素子に電流が流れたときに、発光素子のアノード側およびカソード側の配線インダクタンスに蓄積されるエネルギーが高電圧源に回生される向きに接続されるダイオードを備えることで、電流のオンオフが頻繁に発生するような用途に使用した場合でも、回路損失の増加を抑制できるようにしている。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０２２－１６１６８７号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかし、特許文献１では、後述するように、高速に電流を立ち上げる電流立ち上げ期間から発光素子に一定電流を流すよう制御する電流一定制御期間への移行の際における回路応答遅延により、実アプリケーションに影響を与える可能性がある大きな電流のオーバーシュートおよびアンダーシュートが発生する、という課題がある。

【0006】

本開示は、上記に鑑みてなされたものであって、電流のオンオフが頻繁に発生するような用途であっても、回路損失の増加を抑制でき、かつ発光素子に流れる電流のオーバーシュートおよびアンダーシュートを抑制することができる発光素子駆動回路を得ることを目的とする。

【課題を解決するための手段】

【0007】

上述した課題を解決し、目的を達成するために、本開示にかかる発光素子駆動回路は、発光素子を駆動する。発光素子駆動回路は、第１電圧を保持し、発光素子のアノードに第１電圧を印加可能に接続される第１直流電源と、発光素子のアノードに第１電圧よりも高い第２電圧を印加可能に接続される第２直流電源と、第２電圧が第１直流電源へ印加されるのを防止する向きに接続され、発光素子のアノードに対する第１電圧の印加のオンオフを切り替える第１スイッチ素子と、発光素子のアノードに対する第２電圧の印加のオンオフを切り替える第２スイッチ素子と、発光素子に電流が流れたときに、発光素子のアノード側およびカソード側の配線インダクタンスに蓄積されるエネルギーが第２直流電源に回生される向きに接続されるダイオードと、発光素子に直列に接続される第３スイッチ素子と、第３スイッチ素子を駆動する駆動部と、を有し、第１直流電源、第１スイッチ素子、発光素子、および第３スイッチ素子と、発光素子のアノード側およびカソード側の配線インダクタンスとを含む直列回路を構成し、発光素子に流れる電流を制御するリニアレギュレータと、第３スイッチ素子のドレイン－ソース間の電圧変動を検出するための第３電圧および第４電圧を検出する電圧モニタ部と、第３電圧および第４電圧に基づいて第３スイッチ素子のゲートに第１電流の注入制御を行う定電流回路部と、を備える。

【発明の効果】

【0008】

本開示の発光素子駆動回路によれば、電流のオンオフが頻繁に発生するような用途であっても、回路損失の増加を抑制でき、かつ発光素子に流れる電流のオーバーシュートおよびアンダーシュートを抑制することができる、という効果を奏する。

【図面の簡単な説明】

【0009】

【図1】実施の形態１にかかる発光素子駆動回路の構成を示す回路図

【図2】実施の形態１にかかる発光素子駆動回路の動作を示すタイムチャート

【図3】実施の形態２にかかる発光素子駆動回路の構成を示す回路図

【図4】特許文献１を説明するための回路図

【発明を実施するための形態】

【0010】

以下に、実施の形態にかかる発光素子駆動回路およびレーザ発振器を図面に基づいて詳細に説明する。

【0011】

実施の形態を説明する前に、図４を用いて特許文献１の課題について説明する。図４は、特許文献１を説明するための回路図である。特許文献１の発光素子駆動回路は、ＬＤ１と、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）２と、ＭＯＳＦＥＴ３と、低電圧源４と、ダイオード５と、リニアレギュレータ６と、高電圧源７と、を備える。リニアレギュレータ６は、ＭＯＳＦＥＴ６１と、電流検出器６２と、ＭＯＳＦＥＴ６１を駆動するための駆動部６３と、を備える。

【0012】

図４の発光素子駆動回路では、高電圧源７の高電圧と低電圧源４の低電圧とを切り替えてＬＤ１を駆動しながら、リニアレギュレータ６によってＬＤ１に流す電流の制御を行っている。具体的には、ＬＤ１を発光するときは、低電圧源４の低電圧から高電圧源７の高電圧へ切り替えて、ＬＤ１に電流を流れる電流を目標電流まで立ち上げる。ＬＤ１に高電圧源７の高電圧を供給してＬＤ１に電流を流れる電流を目標電流まで立ち上げる期間を電流立ち上げ期間と呼ぶ。ＬＤ１に流れる電流が目標電流まで立ち上がると、高電圧源７の高電圧から低電圧源４の低電圧へ切り替え、ＭＯＳＦＥＴ６１および駆動部６３によって、ＬＤ１に流れる電流を一定に維持する。ＬＤ１に低電圧源４の低電圧を供給してＬＤ１に電流を流れる電流を一定に制御している期間を電流一定制御期間と呼ぶ。ＬＤ１に電流が流れるとき、ＬＤ１のアノード側およびカソード側の配線インダクタンスＬ１，Ｌ２にはエネルギーが蓄積される。この後、電流の立ち下げ期間では、ダイオード５を介して配線インダクタンスＬ１，Ｌ２に蓄積されたエネルギーを高電圧源７に回生する。

【0013】

図４の発光素子駆動回路では、理想的には、ＬＤ１のアノードの電圧が低電圧から高電圧にまたは高電圧から低電圧に切り替わった瞬間でも、ＬＤ１に流れる電流を一定に流すようにリニアレギュレータ６が電流を制御するように動作するが、現実的には、電流立ち上げ期間から電流一定制御期間への移行の際、すなわちＬＤ１のアノードの電圧が低電圧から高電圧にまたは高電圧から低電圧に切り替わるときに、リニアレギュレータ６の制御の応答遅延により、ＬＤ１に流れる電流にオーバーシュートおよびアンダーシュートを含む電流の歪が発生してしまう。

【0014】

この電流の歪には、ＬＤ１の電流を制御しているリニアレギュレータ６の電流出力素子であるＭＯＳＦＥＴ６１の特性と、ＭＯＳＦＥＴ６１のゲート電圧を制御している駆動部６３が影響している。一般的に、ＭＯＳＦＥＴにおいては、電流を一定に制御しようとした場合に、ＭＯＳＦＥＴのゲート電圧とＭＯＳＦＥＴのドレイン－ソース間電圧とが一定であれば一定の電流を流すことができるが、ドレイン－ソース間の電圧が高くなった場合に元の電流を維持しようとした場合は、ゲート電圧を相対的に下げることで電流を一定に保つことができる。また、ドレイン－ソース間の電圧が低くなった場合は、ゲート電圧を相対的に上げることで電流を一定に保つことができる。

【0015】

ＬＤ１のアノードの電圧が低電圧源４の低電圧から高電圧源７の高電圧に切り替わる電流立ち上げ期間では、電流を一定に流すように制御しているＭＯＳＦＥＴ６１のドレイン－ソース間の電圧が急峻に高くなる。電流を一定に保つためには、ＭＯＳＦＥＴ６１のゲート電圧を下げる必要があるが、ＭＯＳＦＥＴ６１のゲート電圧を制御している駆動部６３の応答遅延により、ゲート電圧を下げる動作が追従できずに、ＬＤ１に流れる電流がオーバーシュートする動作が発生してしまう。

【0016】

また、ＬＤ１のアノードの電圧が高電圧源７の高電圧から低電圧源４の低電圧に切り替わる電流一定制御期間の最中には、電流を一定に流すように制御しているＭＯＳＦＥＴ６１のドレイン－ソース間の電圧が急峻に低くなる。電流を一定に保つためには、ＭＯＳＦＥＴ６１のゲート電圧を上げる必要があるが、ＭＯＳＦＥＴ６１のゲート電圧を制御している駆動部６３の応答遅延により、ゲート電圧を上げる動作が追従できずに、ＬＤ１に流れる電流がアンダーシュートする動作が発生してしまう。

【0017】

ここで、駆動部６３の応答性を向上させることは可能であるが、駆動部６３は一般的にオペアンプで構成されており、オペアンプの応答性を向上させる場合、リニアレギュレータ６の動作において出力の発振等の不安定な動作となる起因となってしまい、電流の発振などの動作に繋がる可能性がある。

【0018】

そこで、実施の形態では、駆動部６３の応答特性を変化させることなく、ＬＤ１に流れる電流のオーバーシュートおよびアンダーシュートを抑制することができるようにする。

【0019】

実施の形態１．
図１は、実施の形態１にかかる発光素子駆動回路１００の構成を示す回路図である。図１において、図４に示した発光素子駆動回路と同一機能を達成する構成要素については、同一符号を付している。発光素子駆動回路１００は、ＬＤ１と、金属酸化膜半導体電界効果型トランジスタ（ＭＯＳＦＥＴ）２と、ＭＯＳＦＥＴ３と、第１直流電源である主電圧源（低電圧源）４と、ダイオード５と、リニアレギュレータ６と、第２直流電源であるブースト電圧源（高電圧源）７と、電圧モニタ部８と、定電流回路部９と、を備える。リニアレギュレータ６は、ＭＯＳＦＥＴ６１と、電流検出器６２と、駆動部６３と、抵抗素子６４と、を備える。ＭＯＳＦＥＴ２が第２スイッチ素子に対応し、ＭＯＳＦＥＴ３が第１スイッチ素子に対応し、ＭＯＳＦＥＴ６１が第３スイッチ素子に対応する。

【0020】

ＬＤ１は、発光素子の一例である。ＬＤ１のアノードは、ＭＯＳＦＥＴ２のソースとＭＯＳＦＥＴ３のドレインとの接続点に接続される。ＬＤ１のカソードは、ダイオード５のアノードとＭＯＳＦＥＴ６１のドレインとの接続点に接続される。なお、図１では、ＬＤ１を単一の素子として図示しているが、単一の素子には限定されない。ＬＤ１は、複数の素子が直列または直並列に接続されるものであっても良い。

【0021】

ＭＯＳＦＥＴ３のソースは、主電圧源４の正極に接続される。ＭＯＳＦＥＴ２のドレインとダイオード５のカソードとは接続され、その接続点はブースト電圧源７の正極に接続される。ＭＯＳＦＥＴ６１のソースは、電流検出器６２を介して主電圧源４の負極に接続され、その接続点はブースト電圧源７の負極に接続される。

【0022】

ＬＤ１の両側には、配線インダクタンスＬ１，Ｌ２が示されている。配線インダクタンスＬ１は主電圧源４の正極とＬＤ１のアノードとの間の電気配線のインダクタンスであり、配線インダクタンスＬ２は主電圧源４の負極とＬＤ１のカソードとの間の電気配線のインダクタンスである。ＬＤ１に電流が流れるとき、ＬＤ１のアノード側およびカソード側の配線インダクタンスＬ１，Ｌ２にはエネルギーが蓄積される。

【0023】

リニアレギュレータ６は、ＬＤ１に流れる電流を制御する構成要素であり、ＭＯＳＦＥＴ６１と、電流検出器６２と、ＭＯＳＦＥＴ６１を駆動するための駆動部６３と、抵抗素子６４と、を備える。抵抗素子６４は、ＭＯＳＦＥＴ６１のゲートと駆動部６３との間に直列接続される。抵抗素子６４は、ＭＯＳＦＥＴ６１の電流抑制用の抵抗と、定電流回路部９からの電流をＭＯＳＦＥＴ６１のゲート電圧の補正電圧へと変換するための抵抗と、を兼ねる。

【0024】

リニアレギュレータ６は、主電圧源４、ＭＯＳＦＥＴ３、ＬＤ１および配線インダクタンスＬ１，Ｌ２と共に直列回路を構成する。従って、ＭＯＳＦＥＴ６１には、ＬＤ１を駆動する際に、ＬＤ１に流れる電流が通流する。電流検出器６２は、ＭＯＳＦＥＴ６１に流れる電流、ひいてはＬＤ１に流れる電流を検出することができる。駆動部６３は、ＬＤ１に流す電流指令値と電流検出器６２で検出した電流値とを比較し、電流指令値と検出電流値との差がゼロになるようにＭＯＳＦＥＴ６１を駆動する。

【0025】

電圧モニタ部８は、ＭＯＳＦＥＴ６１のドレイン－ソース間の電圧変動を検出するための第３電圧および第４電圧を検出する。実施の形態１では、電圧モニタ部８は、第３電圧としてブースト電圧源７の第２電圧をモニタし、第４電圧としてＬＤ１のアノードの電圧をモニタする。

【0026】

電圧モニタ部８の入力は、ＭＯＳＦＥＴ２のドレインとダイオード５のカソードとブースト電圧源７の正極との接続点と、ＬＤ１のアノードとＭＯＳＦＥＴ２のソースとＭＯＳＦＥＴ３のドレインとの接続点と、ブースト電圧源７の負極と主電圧源４の負極との接続点とに接続されている。電圧モニタ部８の２つの出力は、定電流回路部９へ接続されている。電圧モニタ部８は、ブースト電圧源７の負極と主電圧源４の負極との接続点の電位を基準にしてブースト電圧源７の電圧を検出する。また、電圧モニタ部８は、ブースト電圧源７の負極と主電圧源４の負極との接続点の電位を基準にして、ＬＤ１のアノードとＭＯＳＦＥＴ２のソースとＭＯＳＦＥＴ３のドレインとの接続点の電圧を検出することで、ＬＤ１のアノードの電圧を検出する。電圧モニタ部８でモニタされたブースト電圧源７の電圧およびＬＤ１のアノードの電圧は、定電流回路部９へ入力される。

【0027】

電圧モニタ部８では、ブースト電圧源７の電圧を抵抗素子で分圧して出力しても良いし、分圧することなくそのまま直接、定電流回路部９へ出力しても良い。また、電圧モニタ部８では、ＬＤ１のアノードの電圧を抵抗素子で分圧して出力しても良いし、そのまま直接、定電流回路部９へ出力しても良い。また、電圧モニタ部８において、フィルタ機能あるいはその他の手法によるレベル変換などがあっても良い。

【0028】

定電流回路部９は、電圧モニタ部８からのブースト電圧源７の電圧およびＬＤ１のアノードの電圧を含む２つの電圧を入力とする。定電流回路部９の出力は、リニアレギュレータ６のＭＯＳＦＥＴ６１のゲートと抵抗素子６４との接続点に接続されている。定電流回路部９においては、リニアレギュレータ６のＭＯＳＦＥＴ６１のゲートと抵抗素子６４との接続点への接続の際に、そのまま直接接続しても良いし、ＭＯＳＦＥＴなどのスイッチ素子を介在させ、スイッチ素子によって定電流回路部９からの電流の流し込みを任意のタイミングで行っても良い。

【0029】

定電流回路部９は、電圧モニタ部８から入力された２つのモニタ電圧であるブースト電圧源７の電圧とＬＤ１のアノードの電圧とに基づいてＭＯＳＦＥＴ６１のゲートに対し電流の注入制御を行うことで、ＭＯＳＦＥＴ６１のゲート電圧の上昇、下降制御を行う。定電流回路部９からＭＯＳＦＥＴ６１のゲートに注入される電流が第１電流に対応する。

【0030】

次に、実施の形態１に係る発光素子駆動回路１００のＬＤ１の発光動作について説明する。この発光素子駆動回路１００では、ＬＤ１がオンオフを設定されたデューティ比で繰り返すパルス駆動期間は、ＬＤ１がオフされるオフ期間と、前述した電流立ち上げ期間、電流一定制御期間、および電流立ち下げ期間と、を有する。オフ期間は、主電圧源４からの第１電圧が供給され、シマー電流をＬＤ１に流している。電流立ち上げ期間は、ブースト電圧源７からの第２電圧がＬＤ１に供給される。電流一定制御期間および電流立ち下げ期間は、主電圧源４からの第１電圧がＬＤ１に供給される。

【0031】

このため、オフ期間から電流立ち上げ期間への移行の際は、ＭＯＳＦＥＴ３がオフされ、ＭＯＳＦＥＴ２，６１がオンに制御される。これにより、ブースト電圧源７からの第２電圧がＭＯＳＦＥＴ２を介してＬＤ１のアノードに印加され、ＬＤ１、ＭＯＳＦＥＴ６１、電流検出器６２に電流が流れる。このように、電流の立ち上がり時にブースト電圧源７からの第２電圧をＬＤ１に印加することで、電流の立ち上がりを高速化する。

【0032】

ＬＤ１に流れる電流が目標電流まで立ち上がると、ＭＯＳＦＥＴ２がオフに制御されるが、ＭＯＳＦＥＴ６１のオンは継続され、ＭＯＳＦＥＴ３はオンに制御される。これにより、主電圧源４からの第１電圧がＭＯＳＦＥＴ３を介してＬＤ１のアノードに印加され、ＬＤ１、ＭＯＳＦＥＴ６１、電流検出器６２に電流が流れる。ＬＤ１に電流が流れるとき、ＬＤ１のアノード側およびカソード側の配線インダクタンスＬ１，Ｌ２にはエネルギーが蓄積される。ＭＯＳＦＥＴ６１および駆動部６３によって、ＬＤ１に流れる電流が一定に維持される。この期間が電流一定制御期間に対応する。

【0033】

この後、電流の立ち下げ期間では、ＭＯＳＦＥＴ６１がオフに制御される。このとき、ＭＯＳＦＥＴ３は、オンを維持する。これにより、電流の立ち下げ期間では、ダイオード５を介して配線インダクタンスＬ１，Ｌ２に蓄積されたエネルギーをブースト電圧源７に回生することができる。

【0034】

次に、上記のように接続された実施の形態１に係る発光素子駆動回路１００の機能、および回路構成の特徴について説明する。主電圧源４は、第１電圧を保持し、ＬＤ１のアノードに第１電圧を印加可能に接続されている。ブースト電圧源７は、第１電圧よりも高い第２電圧を保持し、ＬＤ１のアノードに第２電圧を印加可能に接続されている。ＭＯＳＦＥＴ３は、第２電圧が第１直流電源へ印加されるのを防止する向きに接続されている。すなわち、ＭＯＳＦＥＴ３は、逆流防止素子として動作する。

【0035】

ＭＯＳＦＥＴ２がオンすると、ブースト電圧源７による第２電圧がＭＯＳＦＥＴ２を介してＬＤ１のアノードに印加される。また、ＭＯＳＦＥＴ２がオフすると、ＬＤ１への第２電圧の印加は停止される。すなわち、ＭＯＳＦＥＴ２は、ＬＤ１のアノードに対する第２電圧の印加のオンオフを切り替える動作を行う。

【0036】

ＭＯＳＦＥＴ３がオンすると、主電圧源４による第１電圧がＭＯＳＦＥＴ３を介してＬＤ１のアノードに印加される。また、ＭＯＳＦＥＴ３がオフすると、ＬＤ１への第１電圧の印加は停止される。すなわち、ＭＯＳＦＥＴ３は、ＬＤ１のアノードに対する第１電圧の印加のオンオフを切り替える動作を行う。

【0037】

ＭＯＳＦＥＴ３は、逆並列接続ダイオードを備えたスイッチ素子の一例である。逆並列とは、ダイオードのアノードがＭＯＳＦＥＴ３のソースに接続され、ダイオードのカソードがＭＯＳＦＥＴ３のドレインに接続されることを意味する。逆並列接続ダイオードは、外部接続のダイオードでも良いし、ＭＯＳＦＥＴ３が内部に有する寄生ダイオードでも良い。寄生ダイオードは、ボディダイオードとも呼ばれる。寄生ダイオードを利用すれば、個別のダイオードが不要になるので、部品点数を削減することができ、コスト低減につながる。

【0038】

ダイオード５は、ＬＤ１に電流が流れたときに蓄積されるエネルギーがブースト電圧源７に回生される向きに接続されている。この構成により、配線インダクタンスＬ１，Ｌ２に蓄積されるエネルギーは、ダイオード５を介してブースト電圧源７に回生される。また、ダイオード５は、ブースト電圧源７の電圧による電流が、ＭＯＳＦＥＴ６１を介して流れるのを防止する。

【0039】

リニアレギュレータ６は、主電圧源４、ＭＯＳＦＥＴ３、ＬＤ１および配線インダクタンスＬ１，Ｌ２と共に直列回路を構成する。抵抗素子６４は、前述したように、ＭＯＳＦＥＴ６１の電流抑制用の抵抗と、定電流回路部９からの電流をＭＯＳＦＥＴ６１のゲート電圧の補正電圧へと変換するための抵抗と、を兼ねる。

【0040】

電圧モニタ部８は、ブースト電圧源７の第２電圧およびＬＤ１のアノードの電圧をモニタする。

【0041】

定電流回路部９は、電圧モニタ部８から入力されたブースト電圧源７の第２電圧とＬＤ１のアノードの電圧とに基づいてＭＯＳＦＥＴ６１のゲートに対し電流の注入制御を行う。定電流回路部９は、電圧モニタ部８から入力された２つのモニタ電圧のうち、ブースト電圧源７の第２電圧を基準とし、ＬＤ１のアノードの電圧とブースト電圧源７の第２電圧との電圧差を求める。定電流回路部９は、この電圧差が相対的に少なく、ＬＤ１のアノードの電圧がブースト電圧源７の第２電圧と同等の電圧レベルの場合は、ＭＯＳＦＥＴ６１のゲートと抵抗素子６４との接続点に対して流す電流量を相対的に少なくする。

【0042】

また、定電流回路部９は、ＬＤ１のアノードの電圧がブースト電圧源７の第２電圧と同等の電圧に対して近づく場合、両者の電圧差が小さいほどＭＯＳＦＥＴ６１のゲートと抵抗素子６４との接続点に対して注入する電流量が小さくなるように動作する。この電流注入によりＭＯＳＦＥＴ６１のゲート電圧が低くなる。すなわち、ＬＤ１のアノードの電圧が低い電圧レベルから高い電圧に急峻に遷移する際には、ＭＯＳＦＥＴ６１のゲート電圧のレベルが急峻に低くなるように動作する。具体的には、ＬＤ１のアノードの電圧が第１電圧から、第１電圧より相対的に高い電圧である第２電圧に切り替わる電流立ち上がり期間において、ＭＯＳＦＥＴ６１のドレイン－ソース間の電圧が急峻に高くなる場合は、ＭＯＳＦＥＴ６１のドレイン－ソース間の電流を一定に保つために、ＭＯＳＦＥＴ６１のゲート電圧を下げる必要がある。この場合、定電流回路部９からＭＯＳＦＥＴ６１のゲートと抵抗素子６４との接続点へ流す電流を相対的に減らすことで、ＭＯＳＦＥＴ６１のゲート電圧を下げる動作を加速させる。この場合、駆動部６３では、ＭＯＳＦＥＴ６１のドレイン－ソース間の電流を一定に保つために、ＭＯＳＦＥＴ６１のゲート電圧を下げる動作を行っているが、定電流回路部９による電流注入によってゲート電圧を下げる動作を加速させることができる。このように、定電流回路部９は、駆動部６３によって実行されているＭＯＳＦＥＴ６１のゲート電圧を下げる動作の補助を行っている。このようにして、駆動部６３の応答遅延により発生するＬＤ１に流れる電流のオーバーシュートを抑制することができる。

【0043】

一方、定電流回路部９は、ＬＤ１のアノードの電圧がブースト電圧源７の第２電圧に対して遠ざかる場合は、両者の電圧差が大きいほどＭＯＳＦＥＴ６１のゲートと抵抗素子６４との接続点に対して注入する電流量が大きくなるように動作する。この電流注入によりＭＯＳＦＥＴ６１のゲート電圧が高くなる。すなわち、ＬＤ１のアノードの電圧が高い電圧レベルから低い電圧レベルに急峻に遷移する際には、ＭＯＳＦＥＴ６１のゲート電圧が急峻に高くなるように動作する。具体的には、ＬＤ１のアノードの電圧が第２電圧から、第２電圧より相対的に低い電圧である第１電圧に切り替わる電流一定制御期間において、ＭＯＳＦＥＴ６１のドレイン－ソース間の電圧が急峻に低くなる場合は、ＭＯＳＦＥＴ６１のドレイン－ソース間の電流を一定に保つために、ＭＯＳＦＥＴ６１のゲート電圧を上げる必要がある。この場合は、定電流回路部９からＭＯＳＦＥＴ６１のゲートと抵抗素子６４との接続点へ流す電流を相対的に増やすことで、ＭＯＳＦＥＴ６１のゲート電圧を上げる動作を加速させる。この場合、駆動部６３では、ＭＯＳＦＥＴ６１のドレイン－ソース間の電流を一定に保つために、ＭＯＳＦＥＴ６１のゲート電圧を上げる動作を行っているが、定電流回路部９による電流注入によってゲート電圧を上げる動作を加速させることができる。このように、定電流回路部９は、駆動部６３によって実行されているＭＯＳＦＥＴ６１のゲート電圧を上げる動作の補助を行っている。このようにして、駆動部６３の応答遅延により発生するＬＤ１に流れる電流のアンダーシュートを抑制することができる。

【0044】

このように、定電流回路部９は、ＬＤ１のアノードの電圧がブースト電圧源７の第２電圧に対し遠ざかる場合、両者の電圧差が大きいほどＭＯＳＦＥＴ６１のゲートへの注入電流を大きくして、ＭＯＳＦＥＴ６１のゲート電圧の上昇制御を行い、ＬＤ１のアノードの電圧がブースト電圧源７の第２電圧と同等の電圧に対し近づく場合、両者の電圧差が小さいほどＭＯＳＦＥＴ６１のゲートへの注入電流を小さくして、ＭＯＳＦＥＴ６１のゲート電圧の下降制御を行っている。

【0045】

図２は、実施の形態２にかかる発光素子駆動回路の動作を示すタイムチャートである。図２の上図は、ＬＤ１のアノードの電圧ＶＬＤを示し、図２の中図は、ＬＤ１を流れるＬＤ電流ＩＬＤを示し、図２の下図は、ＭＯＳＦＥＴ６１のゲート電圧ＶＧＳを示している。図２の各図の横軸は、時間を示している。図２の上図において、Ｖｍａｉｎは主電圧源４の第１電圧に対応する主電源電圧を示し、ＶＢｏｏｓｔは、ブースト電圧源７の第２電圧に対応するブースト電圧を示している。図２の中図および下図において、実線は理想的な動作に対応し、一点鎖線は特許文献１の動作に対応し、太実線は実施の形態１の動作に対応する。

【0046】

主電源電圧Ｖｍａｉｎからブースト電圧ＶＢｏｏｓｔへの切り替えの際に、特許文献１では、ＬＤ電流ＩＬＤに大きなオーバーシュートが発生し、ＭＯＳＦＥＴ６１のゲート電圧ＶＧＳを下げる動作に大きな遅延が発生している。これに対し、実施の形態１では、主電源電圧Ｖｍａｉｎからブースト電圧ＶＢｏｏｓｔへの切り替えの際に、ＬＤ電流ＩＬＤのオーバーシュートを低減し、ＭＯＳＦＥＴ６１のゲート電圧ＶＧＳを下げる動作の応答性を速くすることができる。

【0047】

また、ブースト電圧ＶＢｏｏｓｔから主電源電圧Ｖｍａｉｎへの切り替えの際に、特許文献１では、ＬＤ電流ＩＬＤに大きなアンダーシュートが発生し、ＭＯＳＦＥＴ６１のゲート電圧ＶＧＳを上げる動作に大きな遅延が発生している。これに対し、実施の形態１では、ブースト電圧ＶＢｏｏｓｔから主電源電圧Ｖｍａｉｎへの切り替えの際に、ＬＤ電流ＩＬＤのアンダーシュートを低減し、ＭＯＳＦＥＴ６１のゲート電圧ＶＧＳを上げる動作の応答性を速くすることができる。

【0048】

このように、実施の形態１によれば、ブースト電圧源７の第２電圧およびＬＤ１のアノードの電圧をモニタする電圧モニタ部８と、ブースト電圧源７の第２電圧およびＬＤ１のアノードの電圧に基づいてＭＯＳＦＥＴ６１のゲートに第１電流の注入制御を行う定電流回路部９とを設け、定電流回路部９からＭＯＳＦＥＴ６１に電流を注入して、ＭＯＳＦＥＴ６１のゲート電圧を補正しているので、駆動部６３の応答特性を変えることなく、ＬＤ１に流れる電流のオーバーシュートおよびアンダーシュートを抑制することができる。また、電流のオンオフが頻繁に発生するような用途であっても、回路損失の増加を抑制することができる。

【0049】

実施の形態２．
図３は、実施の形態２にかかる発光素子駆動回路１００Ａの構成を示す回路図である。実施の形態２では、電圧モニタ部８の３入力のうちの１入力の接続先を、ＬＤ１のアノードからＭＯＳＦＥＴ６１のドレインに変更している。図３における他の構成は、図１の構成と同一または同等であり、同一または同等の構成要素には同一の符号を付し、重複する説明は割愛する。

【0050】

実施の形態２では、電圧モニタ部８は、ＭＯＳＦＥＴ６１のドレイン－ソース間の電圧変動を検出するために、第３電圧としてブースト電圧源７の第２電圧をモニタし、第４電圧としてＭＯＳＦＥＴ６１のドレイン電圧をモニタする。

【0051】

定電流回路部９は、電圧モニタ部８から入力されたブースト電圧源７の第２電圧とＭＯＳＦＥＴ６１のドレイン電圧とに基づいてＭＯＳＦＥＴ６１のゲートに対し電流の注入制御を行う。実施の形態２の定電流回路部９の動作は、実施の形態１の定電流回路部９の動作と同様である。すなわち、定電流回路部９では、ＭＯＳＦＥＴ６１のドレイン電圧がブースト電圧源７の第２電圧に対し遠ざかる場合、両者の電圧差が大きいほどＭＯＳＦＥＴ６１のゲートへの注入電流を大きくして、ＭＯＳＦＥＴ６１のゲート電圧の上昇制御を行い、ＭＯＳＦＥＴ６１のドレイン電圧がブースト電圧源７の第２電圧の電圧に対し近づく場合、両者の電圧差が小さいほどＭＯＳＦＥＴ６１のゲートへの注入電流を小さくして、ＭＯＳＦＥＴ６１のゲート電圧の下降制御を行っている。

【0052】

このように、実施の形態２によれば、ブースト電圧源７の第２電圧およびＭＯＳＦＥＴ６１のドレイン電圧をモニタする電圧モニタ部８と、ブースト電圧源７の第２電圧およびＭＯＳＦＥＴ６１のドレイン電圧に基づいてＭＯＳＦＥＴ６１のゲートに第１電流の注入制御を行う定電流回路部９とを設け、定電流回路部９からＭＯＳＦＥＴ６１に電流を注入して、ＭＯＳＦＥＴ６１のゲート電圧を補正しているので、駆動部６３の応答特性を変えることなく、ＬＤ１に流れる電流のオーバーシュートおよびアンダーシュートを抑制することができる。また、電流のオンオフが頻繁に発生するような用途であっても、回路損失の増加を抑制することができる。

【0053】

実施の形態１、実施の形態２で説明した発光素子駆動回路１００，１００Ａは、パルス発振を行うレーザ発振器に適用可能である。

【0054】

以上の実施の形態に示した構成は、本開示の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、実施の形態同士を組み合わせることも可能であるし、本開示の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

【符号の説明】

【0055】

１ ＬＤ、２，３，６１ ＭＯＳＦＥＴ、４ 主電圧源（低電圧源）、５ ダイオード、６ リニアレギュレータ、７ ブースト電圧源（高電圧源）、８ 電圧モニタ部、９ 定電流回路部、６２ 電流検出器、６３ 駆動部、６４ 抵抗素子、１００，１００Ａ 発光素子駆動回路、Ｌ１，Ｌ２ 配線インダクタンス。

【要約】

発光素子駆動回路（１００）は、主電圧源（４）と、ブースト電圧源（７）と、ＭＯＳＦＥＴ（３）と、ＭＯＳＦＥＴ（２）と、ダイオード（５）と、ＬＤ（１）に直列に接続されるＭＯＳＦＥＴ（６１）と、ＭＯＳＦＥＴ（６１）を駆動する駆動部（６３）と、を有し、主電圧源（４）、ＭＯＳＦＥＴ（３）、ＬＤ（１）、およびＭＯＳＦＥＴ（６１）と、配線インダクタンス（Ｌ１，Ｌ２）とを含む直列回路を構成し、ＬＤ（１）に流れる電流を制御するリニアレギュレータ（６）と、ＭＯＳＦＥＴ（６１）のドレイン－ソース間の電圧変動を検出するための第３電圧および第４電圧を検出する電圧モニタ部（８）と、第３電圧および第４電圧に基づいてＭＯＳＦＥＴ（６１）のゲートに第１電流の注入制御を行う定電流回路部（９）と、を備える。

【図1】

【図2】

【図3】

【図4】