知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2025-06-26
(45)【発行日】2025-07-04
(54)【発明の名称】半導体駆動装置及び電力変換装置
(51)【国際特許分類】
H02M 1/08 20060101AFI20250627BHJP
【ＦＩ】
H02M1/08 A
【請求項の数】
7
(21)【出願番号】P 2023566998
(86)(22)【出願日】2022-07-11
(86)【国際出願番号】 JP2022027184
(87)【国際公開番号】W WO2024013779
(87)【国際公開日】2024-01-18
【審査請求日】2023-10-31
【審判番号】
【審判請求日】2024-08-08
【早期審査対象出願】
(73)【特許権者】
【識別番号】000006013
【氏名又は名称】三菱電機株式会社
(74)【代理人】
【識別番号】110002941
【氏名又は名称】弁理士法人ぱるも特許事務所
(72)【発明者】
【氏名】恩田 航平
【合議体】
【審判長】吉田 美彦
【審判官】山崎 慎一
【審判官】脇岡 剛
(56)【参考文献】
【文献】特開平０５－１６１３４３号公報（ＪＰ，Ａ）
【文献】特開２０１９－１７６１６２号公報（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
H02M 1/08
(57)【特許請求の範囲】
【請求項1】
複数のゲート端子を有するマルチゲート型半導体スイッチング素子を駆動する半導体駆動装置であって、外部からのオンオフ指令信号に基づき前記複数のゲート端子に対するゲートオン指令信号をそれぞれオンオフするタイミング生成部と、
前記ゲートオン指令信号のオンオフに基づき前記複数のゲート端子の中の少なくとも１つの第１ゲート端子に対応する第１ゲート指令波形及び少なくとも１つの第２ゲート端子に対応する第２ゲート指令波形をそれぞれ生成し、前記マルチゲート型半導体スイッチング素子の非導通状態から導通状態への移行時及び導通状態から非導通状態への移行時のいずれか一方または両方において、前記第１ゲート指令波形及び前記第２ゲート指令波形のいずれか一方または両方を出力するゲート指令波形生成部と、
前記第１ゲート指令波形及び前記第２ゲート指令波形のいずれか一方または両方を入力波形として、出力波形が前記入力波形に追従するように前記入力波形を増幅する信号増幅部と、を備え、
前記第１ゲート指令波形及び前記第２ゲート指令波形は予め設定された時間差を有する同一の波形形状であることを特徴とする半導体駆動装置。
【請求項2】
複数のゲート端子を有するマルチゲート型半導体スイッチング素子を駆動する半導体駆動装置であって、外部からのオンオフ指令信号に基づき前記複数のゲート端子に対するゲートオン指令信号をそれぞれオンオフするタイミング生成部と、
前記ゲートオン指令信号のオンオフに基づき前記複数のゲート端子の中の少なくとも１つの第１ゲート端子に対応する第１ゲート指令波形及び少なくとも１つの第２ゲート端子に対応し、前記第１ゲート指令波形に対して予め設定された時間差を有する第２ゲート指令波形をそれぞれ生成し、前記マルチゲート型半導体スイッチング素子の非導通状態から導通状態への移行時及び導通状態から非導通状態への移行時の両方において、前記第１ゲート指令波形及び前記第２ゲート指令波形を出力するゲート指令波形生成部と、
前記第１ゲート指令波形及び前記第２ゲート指令波形を入力波形として、出力波形が前記入力波形に追従するように前記入力波形を増幅する信号増幅部と、を備え、
前記ゲート指令波形生成部は、前記マルチゲート型半導体スイッチング素子の非導通状態から導通状態への移行時における前記第２ゲート指令波形の一部に、前記第２ゲート指令波形の１階微分値が不連続に減少する形状を含ませ、導通状態から非導通状態への移行時における前記第２ゲート指令波形の一部に、前記第２ゲート指令波形の１階微分値が不連続に増加する形状を含ませることを特徴とする半導体駆動装置。
【請求項3】
前記マルチゲート型半導体スイッチング素子の少なくとも前記第１ゲート端子に対して、前記第２ゲート端子を含む他のゲート端子よりも時間的に先行して閾値電圧以上の電圧が印加されることを特徴とする請求項１または２に記載の半導体駆動装置。
【請求項4】
前記マルチゲート型半導体スイッチング素子の少なくとも前記第１ゲート端子に対して、前記第２ゲート端子を含む他のゲート端子よりも時間的に先行して閾値電圧未満の電圧が印加されることを特徴とする請求項１または２に記載の半導体駆動装置。
【請求項5】
前記ゲート指令波形生成部は、演算増幅器を少なくとも１つ含むことを特徴とする請求項１または２に記載の半導体駆動装置。
【請求項6】
前記マルチゲート型半導体スイッチング素子は、マルチゲート型ＩＧＢＴ、ＲＣ－ＩＧＢＴ、ＩＧＢＴ及びＭＯＳＦＥＴを並列配置したハイブリッド素子のいずれかであることを特徴とする請求項１または２に記載の半導体駆動装置。
【請求項7】
半導体スイッチング素子としてマルチゲート型半導体スイッチング素子を有し、直流電力を交流電力に変換するインバータ装置、直流電力の電圧を昇圧させる昇圧コンバータ装置、直流電力の電圧を降圧させる降圧コンバータ装置、交流電力を直流電力に変換するＡＣ－ＤＣコンバータ装置、前記昇圧コンバータ装置及び前記インバータ装置を含む昇圧型インバータ装置、前記降圧コンバータ装置及び前記インバータ装置を含む降圧型インバータ装置のいずれか１つと、前記マルチゲート型半導体スイッチング素子を駆動する請求項１または２に記載の半導体駆動装置と、
を備える電力変換装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体駆動装置及び電力変換装置に関する。
【背景技術】
【0002】
地球温暖化対策の一つとして、パワーエレクトロニクス技術による省エネ化の期待が高まっている。特に、複数の半導体スイッチング素子をオン／オフさせる動作によって実現している電力変換装置の高効率化に向けて、電力変換装置を構成する半導体スイッチング素子の低損失化が求められている。
【0003】
代表的な半導体スイッチング素子として、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、及びＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの電圧駆動型の半導体スイッチング素子と、半導体スイッチング素子に並列に配置して整流機能を果たすダイオードが挙げられる。
【0004】
半導体スイッチング素子の導通損失及びスイッチング損失のトレードオフを改善する手段として、独立した２つのゲート端子を備えたダブルゲート型半導体スイッチング素子の適用がある。ダブルゲート型半導体スイッチング素子は、例えばターンオフ動作の際に、一方のゲート端子を他方のゲート端子に対して十分に先行してオフした後に、他方のゲート端子をオフするように制御する点に特徴がある。かかる制御方法によれは、ダブルゲート型半導体スイッチング素子内の一部のキャリアを予め引き抜いた状態でターンオフ動作することになるため、キャリアの引き抜き時間を短縮できるので、ターンオフ損失を低減することが可能となる。
【0005】
さらに、一方のゲート端子をオン／オフさせた後に他方のゲート端子をオン／オフするタイミングがスイッチング動作期間内となるように両者のオン／オフ動作間の時間差を短く設定することで、スイッチング特性を過渡的に可変とする効果、すなわちアクティブゲート効果を得ることもできる。
【0006】
例えば、シングルゲート型半導体スイッチング素子のアクティブゲート効果の一例として、ターンオン動作期間中にゲート抵抗を切り替える方法がある。かかる切り替え方法を適用することにより、半導体スイッチング素子のターンオン損失と対向アームのダイオードのリカバリ電圧変化率ｄＶ／ｄｔとのトレードオフ関係を改善することが知られている。これに対して、ダブルゲート型半導体スイッチング素子では、２つのゲート端子における時間差による駆動によって、上述の切り替え方法と類似した効果を得ることができる。
【0007】
ダブルゲート型導体スイッチング素子の２つのゲート端子に時間差を与えて駆動する方法として、例えば特許文献１に開示された半導体装置及び半導体装置の制御方法では、半導体装置が制御信号入力端子に入力された信号を遅延時間Ｌだけ遅延させる遅延部と、制御信号入力端子に入力された信号と遅延部で遅延した信号との論理積を演算する論理積部とを備え、遅延部の出力と論理積部の出力をダブルゲート型ＩＧＢＴの２つのゲート端子のそれぞれに接続する構成が示されている。特許文献１に開示された半導体装置の構成において、２つのゲート端子に与える電圧波形の時間差を短く設定した場合には、上述したアクティブゲート効果を得ることができる。
【0008】
また、特許文献２に記載された半導体装置及び半導体装置の駆動方法において、ダブルゲート型ＩＧＢＴの非導通状態から導通状態への移行時に、第１のゲート端子に対して第２のゲート端子よりも第１の所定時間先行して閾値電圧以上の電圧が印加され、導通状態から非導通状態への移行時に第２のゲート端子に対して第１のゲート端子よりも第２の所定時間先行して閾値電圧未満の電圧が印加され、非導通状態から導通状態への移行時及び導通状態から非導通状態への移行時に発生するコレクタ電圧の時間変化が略一定となるように第１の所定時間及び第２の所定時間を可変に制御する方法が開示されている。
【0009】
上述の構成において２つのゲート電極に与える電圧波形の時間差を短く設定した場合には、電圧波形の時間差を変化させることでノイズに起因する電圧変化率ｄＶ／ｄｔ及びサージ電圧の負荷電流及び温度等に対するロバスト性を向上することができる。
【先行技術文献】
【特許文献】
【0010】
【文献】特開２０１９－１０３２８６号公報
【文献】特開２０２０－１６２０２２号公報
【発明の概要】
【発明が解決しようとする課題】
【0011】
しかしながら、例えば特許文献１に記載の半導体装置及び半導体装置の制御方法において、ダブルゲート型ＩＧＢＴの一方のゲート端子をオン／オフさせた後に他方のゲート端子をオン／オフするタイミングがスイッチング動作期間内になるように時間差を短く設定して上述のアクティブゲート効果を得ようとする場合、スイッチング動作期間内で遅延させた制御信号入力端子がオンすることで、ノイズ及びサージ電圧が増加するという第１の課題、及びスイッチング動作期間内で遅延させた制御信号入力端子をオンする駆動方法では、アクティブゲート駆動の一般的な課題である、負荷電流、温度、ゲート閾値電圧ばらつきといった諸条件に対するロバスト性という第２の課題が生じる。
【0012】
本開示は上記のような問題点を解消するためになされたもので、マルチゲート型半導体スイッチング素子のスイッチング動作において発生するノイズ及びサージ電圧とスイッチング損失とのトレードオフを改善する、ロバスト性に優れた半導体駆動装置及び電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【0013】
本開示に係る半導体駆動装置は、
複数のゲート端子を有するマルチゲート型半導体スイッチング素子を駆動する半導体駆動装置であって、
外部からのオンオフ指令信号に基づき前記複数のゲート端子に対するゲートオン指令信号をそれぞれオンオフするタイミング生成部と、
前記ゲートオン指令信号のオンオフに基づき前記複数のゲート端子の中の少なくとも１つの第１ゲート端子に対応する第１ゲート指令波形及び少なくとも１つの第２ゲート端子に対応する第２ゲート指令波形をそれぞれ生成し、前記マルチゲート型半導体スイッチング素子の非導通状態から導通状態への移行時及び導通状態から非導通状態への移行時のいずれか一方または両方において、前記第１ゲート指令波形及び前記第２ゲート指令波形のいずれか一方または両方を出力するゲート指令波形生成部と、
前記第１ゲート指令波形及び前記第２ゲート指令波形のいずれか一方または両方を入力波形として、出力波形が前記入力波形に追従するように前記入力波形を増幅する信号増幅部と、を備え、
前記第１ゲート指令波形及び前記第２ゲート指令波形は予め設定された時間差を有する同一の波形形状であることを特徴とする。
複数のゲート端子を有するマルチゲート型半導体スイッチング素子を駆動する半導体駆動装置であって、
外部からのオンオフ指令信号に基づき前記複数のゲート端子に対するゲートオン指令信号をそれぞれオンオフするタイミング生成部と、
前記ゲートオン指令信号のオンオフに基づき前記複数のゲート端子の中の少なくとも１つの第１ゲート端子に対応する第１ゲート指令波形及び少なくとも１つの第２ゲート端子に対応する第２ゲート指令波形をそれぞれ生成し、前記マルチゲート型半導体スイッチング素子の非導通状態から導通状態への移行時及び導通状態から非導通状態への移行時のいずれか一方または両方において、前記第１ゲート指令波形及び前記第２ゲート指令波形のいずれか一方または両方を出力するゲート指令波形生成部と、
前記第１ゲート指令波形及び前記第２ゲート指令波形のいずれか一方または両方を入力波形として、出力波形が前記入力波形に追従するように前記入力波形を増幅する信号増幅部と、を備え、
前記第１ゲート指令波形及び前記第２ゲート指令波形は予め設定された時間差を有する同一の波形形状であることを特徴とする。
【0014】
本開示に係る電力変換装置は、
半導体スイッチング素子としてマルチゲート型半導体スイッチング素子を有し、直流電力を交流電力に変換するインバータ装置、直流電力の電圧を昇圧させる昇圧コンバータ装置、直流電力の電圧を降圧させる降圧コンバータ装置、交流電力を直流電力に変換するＡＣ－ＤＣコンバータ装置、前記昇圧コンバータ装置及び前記インバータ装置を含む昇圧型インバータ装置、前記降圧コンバータ装置及び前記インバータ装置を含む降圧型インバータ装置のいずれか１つと、
上述の前記マルチゲート型半導体スイッチング素子を駆動する半導体駆動装置と、
を備える。
半導体スイッチング素子としてマルチゲート型半導体スイッチング素子を有し、直流電力を交流電力に変換するインバータ装置、直流電力の電圧を昇圧させる昇圧コンバータ装置、直流電力の電圧を降圧させる降圧コンバータ装置、交流電力を直流電力に変換するＡＣ－ＤＣコンバータ装置、前記昇圧コンバータ装置及び前記インバータ装置を含む昇圧型インバータ装置、前記降圧コンバータ装置及び前記インバータ装置を含む降圧型インバータ装置のいずれか１つと、
上述の前記マルチゲート型半導体スイッチング素子を駆動する半導体駆動装置と、
を備える。
【発明の効果】
【0015】
本開示に係る半導体駆動装置及び半導体駆動装置を用いた電力変換装置によれば、ゲート指令波形に追従するようなフィードフォワード制御によってダブルゲート型半導体スイッチング素子のゲート駆動を実現する構成としたので、ゲート端子電圧の変化率を自在に抑制することが可能となり、この結果、ダブルゲート型半導体スイッチング素子におけるゲート端子間の短時間での時間差による駆動であっても、ノイズ及びサージ電圧を抑制することができるという効果を奏する。
【図面の簡単な説明】
【0016】
【図1】実施の形態１に係る半導体駆動装置の構成を表すブロック図である。
【図2A】実施の形態１に係る半導体駆動装置における信号増幅部の具体的構成の一例を表す回路図である。
【図2B】実施の形態１に係る半導体駆動装置における信号増幅部の具体的構成の一例を表す回路図である。
【図2C】実施の形態１に係る半導体駆動装置における信号増幅部の具体的構成の一例を表す回路図である。
【図2D】実施の形態１に係る半導体駆動装置における信号増幅部の具体的構成の一例を表す回路図である。
【図3A】実施の形態１に係る半導体駆動装置におけるゲート指令生成部の具体的構成の一例を表す図である。
【図3B】実施の形態１に係る半導体駆動装置におけるゲート指令生成部の具体的構成の一例を表す図である。
【図3C】実施の形態１に係る半導体駆動装置におけるゲート指令生成部の具体的構成の一例を表す図である。
【図3D】実施の形態１に係る半導体駆動装置におけるゲート指令生成部の具体的構成の一例を表す図である。
【図3E】実施の形態１に係る半導体駆動装置におけるゲート指令生成部の具体的構成の一例を表す図である。
【図3F】実施の形態１に係る半導体駆動装置におけるゲート指令生成部の具体的構成の一例を表す図である。
【図4A】実施の形態１に係る半導体駆動装置におけるゲート指令生成部の具体的構成の一例を表す図である。
【図4B】実施の形態１に係る半導体駆動装置におけるゲート指令生成部の具体的構成の一例を表す図である。
【図5】実施の形態１に係る半導体駆動装置における各信号のタイミングチャートの一例を示す図である。
【図6】実施の形態１の変形例１に係る半導体駆動装置における各信号のタイミングチャートの一例を示す図である。
【図7】実施の形態１の変形例２に係る半導体駆動装置における各信号のタイミングチャートの一例を示す図である。
【図8】実施の形態２に係る半導体駆動装置の構成を表すブロック図である。
【図9】実施の形態３に係る電力変換装置の構成を表すブロック図である。
【図10】実施の形態４に係る電力変換装置の構成を表すブロック図である。
【図11】実施の形態５に係る電力変換装置の構成を表すブロック図である。
【図12】比較例による半導体駆動装置におけるゲート駆動部の構成例を示す回路図である。
【図13】比較例による半導体駆動装置において、２つのゲート端子に短い時間差を与えた場合のターンオン駆動の問題を説明する模式的な波形図である。
【図14】実施の形態１に係る半導体駆動装及び実施の形態２から５に係る電力変換装置のハードウエアの一例を示す図である。
【発明を実施するための形態】
【0017】
実施の形態１．
以下、図面に基づいて実施の形態１について説明する。なお、以下に記載の説明では、同様の構成要素または相当する構成要素には各々同じ符号を付けて示すものとする。なお、半導体駆動装置１００に入力される上位からのオンオフ指令信号を絶縁するためのアイソレータ部品、例えばフォトカプラ、光ファイバモジュール、パルストランスなどをはじめとして、ゲートの電圧保護用のクランプダイオード及び短絡保護回路などの要素は記載を省略している。
以下、図面に基づいて実施の形態１について説明する。なお、以下に記載の説明では、同様の構成要素または相当する構成要素には各々同じ符号を付けて示すものとする。なお、半導体駆動装置１００に入力される上位からのオンオフ指令信号を絶縁するためのアイソレータ部品、例えばフォトカプラ、光ファイバモジュール、パルストランスなどをはじめとして、ゲートの電圧保護用のクランプダイオード及び短絡保護回路などの要素は記載を省略している。
【0018】
＜実施の形態１に係る半導体駆動装置の構成＞
図１は、実施の形態１に係る半導体駆動装置１００の構成を表すブロック図である。なお、図１では半導体駆動装置１００の一例として、ダブルゲート型ＩＧＢＴ２０及びダイオード２１を組み合わせたＩＧＢＴモジュール２５を駆動する構成を挙げている。ダブルゲート型ＩＧＢＴ２０のゲート端子に印加される駆動電圧、つまりゲート電圧Ｖｇｅは、エミッタ電位ＦＧを基準として正側電圧をＶＰ、負側電圧をＶＮとする。
図１は、実施の形態１に係る半導体駆動装置１００の構成を表すブロック図である。なお、図１では半導体駆動装置１００の一例として、ダブルゲート型ＩＧＢＴ２０及びダイオード２１を組み合わせたＩＧＢＴモジュール２５を駆動する構成を挙げている。ダブルゲート型ＩＧＢＴ２０のゲート端子に印加される駆動電圧、つまりゲート電圧Ｖｇｅは、エミッタ電位ＦＧを基準として正側電圧をＶＰ、負側電圧をＶＮとする。
【0019】
実施の形態１に係る半導体駆動装置１００は、タイミング生成部１２と、ゲート指令波形生成部１３と、信号増幅部１４と、駆動電圧生成部１５と、を備える。ゲート指令波形生成部１３は、さらに、第１ゲート指令波形生成部１３Ａと、第２ゲート指令波形生成部１３Ｂと、を備える。信号増幅部１４は、さらに、第１信号増幅部１４Ａと、第２信号増幅部１４Ｂと、を備える。
【0020】
タイミング生成部１２は、半導体駆動装置１００の外部から入力されたオンオフ指令信号Ｓｇｄに基づき、ダブルゲート型ＩＧＢＴ２０のスイッチングゲートである第１ゲート端子Ｇｓの駆動タイミングと、ダブルゲート型ＩＧＢＴ２０のコントロールゲートである第２ゲート端子Ｇｃの駆動タイミングをそれぞれ生成し、第１ゲートオン指令信号Ｓｇ１及び第２ゲートオン指令信号Ｓｇ２として出力する。なお、第１ゲートオン指令信号Ｓｇ１はダブルゲート型ＩＧＢＴ２０の第１ゲート端子Ｇｓに対応する信号であり、第２ゲートオン指令信号Ｓｇ２はダブルゲート型ＩＧＢＴ２０の第２ゲート端子Ｇｃに対応する信号である。
【0021】
ゲート指令波形生成部１３は、タイミング生成部１２から出力された第１ゲートオン指令信号Ｓｇ１に基づき、第１ゲート指令波形生成部１３Ａにおいて第１ゲート指令波形Ｖｇｒ１を生成する。また、ゲート指令波形生成部１３は、タイミング生成部１２から出力された第２ゲートオン指令信号Ｓｇ２に基づき、第２ゲート指令波形生成部１３Ｂにおいて第２ゲート指令波形Ｖｇｒ２を生成する。
【0022】
信号増幅部１４は、ゲート指令波形生成部１３から出力された第１ゲート指令波形Ｖｇｒ１及び第２ゲート指令波形Ｖｇｒ２をそれぞれ増幅し、半導体駆動装置１００の外部に設けられたダブルゲート型ＩＧＢＴ２０に出力する。つまり、第１信号増幅部１４Ａは入力された第１ゲート指令波形Ｖｇｒ１を増幅して第１ゲート電圧ＶｇｅＳを出力し、第２信号増幅部１４Ｂは入力された第２ゲート指令波形Ｖｇｒ２を増幅して第２ゲート電圧ＶｇｅＣを半導体駆動装置１００の外部に設けられたダブルゲート型ＩＧＢＴ２０に出力する。第１ゲート電圧ＶｇｅＳはダブルゲート型ＩＧＢＴ２０の第１ゲート端子Ｇｓに、第２ゲート電圧ＶｇｅＣはダブルゲート型ＩＧＢＴ２０の第２ゲート端子Ｇｃに、それぞれ印加される。
【0023】
実施の形態１に係る半導体駆動装置１００は、ゲート指令波形生成部１３においてゲート指令波形を予め所望の波形に生成し、信号増幅部１４において、ゲート指令波形を増幅することにより、ダブルゲート型ＩＧＢＴ２０をゲート指令波形に追従するように、すなわち、フィードフォワード制御によってダブルゲート型半導体スイッチング素子のゲート駆動を実現する構成とした点に特徴がある。
【0024】
＜実施の形態１に係る半導体駆動装置の各部の構成＞
実施の形態１に係る半導体駆動装置１００を構成する各部、すなわちタイミング生成部１２、ゲート指令波形生成部１３、信号増幅部１４の具体的構成を以下に説明する。なお、各部は図示した構成に限られるものではなく、図示した構成を組み合わせたり、部品を追加したり、あるいは同一機能を実現する別の構成で構成したりすることができる。
実施の形態１に係る半導体駆動装置１００を構成する各部、すなわちタイミング生成部１２、ゲート指令波形生成部１３、信号増幅部１４の具体的構成を以下に説明する。なお、各部は図示した構成に限られるものではなく、図示した構成を組み合わせたり、部品を追加したり、あるいは同一機能を実現する別の構成で構成したりすることができる。
【0025】
＜信号増幅部１４の具体的構成例＞
図２Ａ、２Ｂ、２Ｃ、２Ｄは、それぞれ実施の形態１に係る半導体駆動装置１００の信号増幅部１４における第１信号増幅部１４Ａ及び第２信号増幅部１４Ｂの具体的構成の一例を表す回路図である。図２Ａ、２Ｂ、２Ｃ、２Ｄにおいては、構成の簡略化のためにベース抵抗の記載を省略しているが、必要に応じてベース抵抗を追加するものとする。信号増幅部１４は、第１ゲート指令波形及び第２ゲート指令波形のいずれか一方または両方を入力波形として、出力波形が入力波形に追従するように入力波形を増幅する。
図２Ａ、２Ｂ、２Ｃ、２Ｄは、それぞれ実施の形態１に係る半導体駆動装置１００の信号増幅部１４における第１信号増幅部１４Ａ及び第２信号増幅部１４Ｂの具体的構成の一例を表す回路図である。図２Ａ、２Ｂ、２Ｃ、２Ｄにおいては、構成の簡略化のためにベース抵抗の記載を省略しているが、必要に応じてベース抵抗を追加するものとする。信号増幅部１４は、第１ゲート指令波形及び第２ゲート指令波形のいずれか一方または両方を入力波形として、出力波形が入力波形に追従するように入力波形を増幅する。
【0026】
上述の「出力波形が入力波形に追従するように入力波形を増幅する。」について、以下に説明する。
半導体駆動装置１００としては、入力信号であるゲート指令波形をゲート端子に与えたいが、半導体駆動装置１００に接続される負荷容量が大きい場合は、出力電圧波形は入力信号の波形とは変わってくる。例えば、ゲート指令波形では、負荷容量の動的な変化によってミラー期間（テラス状の停滞期間）が現れようとするが、信号増幅部１４はミラー期間に大電流を流してゲート指令波形と一致するように、つまり追従するように動作する。逆に、負荷インピーダンスが多くなれば、信号増幅部１４は電流を減らしてゲート指令波形と一致するように、つまり追従するように動作する。例えば、信号増幅部１４が図２Ａの構成であれば、図２Ａの右側の出力電圧は、図２Ａの左側のベース電圧に一致するように自動的に電流が調整される。かかる調整は、出力波形が入力波形に追従するように入力波形を増幅する、と言える。したがって、信号増幅部１４の電圧の増幅率は１であっても良い。
半導体駆動装置１００としては、入力信号であるゲート指令波形をゲート端子に与えたいが、半導体駆動装置１００に接続される負荷容量が大きい場合は、出力電圧波形は入力信号の波形とは変わってくる。例えば、ゲート指令波形では、負荷容量の動的な変化によってミラー期間（テラス状の停滞期間）が現れようとするが、信号増幅部１４はミラー期間に大電流を流してゲート指令波形と一致するように、つまり追従するように動作する。逆に、負荷インピーダンスが多くなれば、信号増幅部１４は電流を減らしてゲート指令波形と一致するように、つまり追従するように動作する。例えば、信号増幅部１４が図２Ａの構成であれば、図２Ａの右側の出力電圧は、図２Ａの左側のベース電圧に一致するように自動的に電流が調整される。かかる調整は、出力波形が入力波形に追従するように入力波形を増幅する、と言える。したがって、信号増幅部１４の電圧の増幅率は１であっても良い。
【0027】
図２Ａは、信号増幅部１４Ｐの構成を表す回路図である。信号増幅部１４Ｐは、ＮＰＮトランジスタＱ１及びＰＮＰトランジスタＱ２によって構成される相補型エミッタフォロワ回路によって構成される。後述する図１２に示す比較例の定電圧駆動回路では、ゲート抵抗によってゲート電流が制限されていた。実施の形態１に係る半導体駆動装置１００の信号増幅部１４Ｐの構成では、入力した電圧波形に出力波形が追従するようにゲート電流が自動調整される。
【0028】
信号増幅部１４Ｐでは、ＮＰＮトランジスタＱ１及びＰＮＰトランジスタＱ２の閾値電圧だけ出力電圧は低下し、かつゲート電流の最大値はＮＰＮトランジスタＱ１及びＰＮＰトランジスタＱ２の電流駆動性能で制限されるため、入力した電圧波形と出力波形との間に波形の差異が生じる場合がある。ＮＰＮトランジスタＱ１及びＰＮＰトランジスタＱ２の閾値電圧に起因した出力波形のひずみが生じる不具合を防止する方法として、ベース端子に閾値電圧を補償するダイオードを加えるという公知の方法を適用しても良い。
【0029】
図２Ｂは、信号増幅部１４Ｑの構成を表す回路図である。信号増幅部１４Ｑは、ＮＰＮトランジスタＱ１及びＰＮＰトランジスタＱ２並びにＮＰＮトランジスタＱ３及びＰＮＰトランジスタＱ４によってそれぞれ構成される相補型エミッタフォロワ回路によって構成される。上述の信号増幅部１４Ｐが一段の相補型エミッタフォロワ回路で構成されていたのに対して、信号増幅部１４Ｑは、二段の相補型エミッタフォロワ回路で構成している点に特徴がある。信号増幅部１４Ｑの構成によれば、信号増幅部１４として電流駆動力をより一層増加させる効果を奏する。
【0030】
図２Ｃは、信号増幅部１４Ｒの構成を表す回路図である。信号増幅部１４Ｒは、ＮＰＮトランジスタＱ１及びＰＮＰトランジスタＱ２で構成される相補型エミッタフォロワ回路の前段にオペアンプＯＰ１（演算増幅器）を用いたヴォルテージフォロワ回路を追加して構成される。信号増幅部１４Ｒの構成によれば、後段の相補型エミッタフォロワ回路のＮＰＮトランジスタＱ１及びＰＮＰトランジスタＱ２のベース電流として電流が消費されることにより入力した電圧波形が変化することを防止する効果を奏する。
【0031】
図２Ｄは、信号増幅部１４Ｓの構成を表す回路図である。信号増幅部１４Ｓは、ＮＰＮトランジスタＱ１及びＰＮＰトランジスタＱ２によって構成される相補型エミッタフォロワ回路のオフ側にゲート抵抗Ｒ２を加えて構成される。信号増幅部１４Ｓの構成によれば、実施の形態１に係る半導体駆動装置１００が奏する効果が高いターンオン動作時に信号増幅部１４Ｓを適用することにより、ターンオフ動作時は従来の定電圧駆動とすることでゲート指令波形生成部１３の構成を簡素化することができる。
【0032】
＜ゲート指令波形生成部１３の具体的構成例Ｉ＞
図３Ａ、３Ｂ、３Ｃ、３Ｄ、３Ｅ、３Ｆは、それぞれ実施の形態１に係る半導体駆動装置１００のゲート指令波形生成部１３における第１ゲート指令波形生成部１３Ａ及び第２ゲート指令波形生成部１３Ｂの具体的構成の一例を表す回路図である。ゲート指令波形生成部１３は、第１ゲート指令波形の微分値及び第２ゲート指令波形の微分値のいずれか一方または両方を制御することにより波形を制御することを特徴とする。
図３Ａ、３Ｂ、３Ｃ、３Ｄ、３Ｅ、３Ｆは、それぞれ実施の形態１に係る半導体駆動装置１００のゲート指令波形生成部１３における第１ゲート指令波形生成部１３Ａ及び第２ゲート指令波形生成部１３Ｂの具体的構成の一例を表す回路図である。ゲート指令波形生成部１３は、第１ゲート指令波形の微分値及び第２ゲート指令波形の微分値のいずれか一方または両方を制御することにより波形を制御することを特徴とする。
【0033】
図３Ａは、ゲート指令波形生成部１３Ｐを表す回路図である。ゲート指令波形生成部１３Ｐは、ゲート指令波形として、抵抗Ｒ３とコンデンサＣ１によるＣＲ充放電波形、つまり電圧の２階微分値がゼロ未満（ｄ２Ｖ／ｄｔ２＜０）となる波形を生成する。抵抗Ｒ４は後段の信号増幅部１４のベース電流を制限するベース抵抗の役割を果たす。なお、少なくとも１つのゲート指令波形の一部に、静電容量及び抵抗によって生成される充電電圧形状または放電電圧形状が含まれれば良い。
【0034】
図３Ｂは、ゲート指令波形生成部１３Ｑを表す回路図である。ゲート指令波形生成部１３Ｑは、図３Ａに示すゲート指令波形生成部１３Ｐの抵抗Ｒ３の代わりに定電流ダイオードＤＳ１及びＤＳ２を用いた構成からなる。ゲート指令波形生成部１３Ｑは、傾きが一定のランプ型波形、つまり電圧の２階微分値がゼロ（ｄ２Ｖ／ｄｔ２＝０）となる波形を生成する。
【0035】
図３Ｃは、ゲート指令波形生成部１３Ｒを表す回路図である。ゲート指令波形生成部１３Ｒは、図３Ａに示すゲート指令波形生成部１３Ｐの抵抗Ｒ３に対して並列にツェナーダイオードＤＺ１及びＤＺ２並びに抵抗Ｒ５を設けた構成である。ゲート指令波形生成部１３Ｒは、ターンオン開始直後及びターンオフ開始直後にコンデンサＣ１の充電電流及び放電電流を大きくすることにより、ゲート指令波形の傾きの大きさを増大させるように機能する。
【0036】
図３Ｄは、ゲート指令波形生成部１３Ｓを表す回路図である。ゲート指令波形生成部１３Ｓは、図３Ａに示すゲート指令波形生成部１３Ｐに対する図３Ｃに示すゲート指令波形生成部１３Ｒへの変更と同様の変更を図３Ｂ示すゲート指令波形生成部１３Ｑに加えた構成である。すなわち、図３Ｂ示すゲート指令波形生成部１３Ｑの定電流ダイオードＤＳ１及びＤＳ２に対して並列にツェナーダイオードＤＺ１及びＤＺ２並びに抵抗Ｒ５を設けた構成である。
【0037】
図３Ｅは、ゲート指令波形生成部１３Ｔを表す回路図である。ゲート指令波形生成部１３Ｔは、図３Ａに示すゲート指令波形生成部１３Ｐの抵抗Ｒ３に対して並列にダイオードＤ２及び抵抗Ｒ５を加えることで、ターンオフ動作時のゲート指令波形を矩形波状にするとともに、図２Ｄに示す信号増幅部１４Ｓと組み合わせてターンオフ動作を定電圧駆動にすることを想定した構成である。
【0038】
図３Ｆは、ゲート指令波形生成部１３Ｕを表す回路図である。ゲート指令波形生成部１３Ｕは、図３Ａに示すゲート指令波形生成部１３Ｐに対する図３Ｅに示すゲート指令波形生成部１３Ｔの変更と同様の変更を、図３Ｂに示すゲート指令波形生成部１３Ｑに加えたものである。すなわち、図３Ｂ示すゲート指令波形生成部１３Ｐの抵抗Ｒ３に対して並列にダイオードＤ２及び抵抗Ｒ５を加えた構成である。
【0039】
＜ゲート指令波形生成部１３の具体的構成例ＩＩ＞
上述の図３Ａから３Ｆに示すゲート指令波形生成部１３の各構成例は、抵抗、コンデンサ、ダイオード類を用いた構成であった。一方、以下に説明する図４Ａ及び４Ｂに示すゲート指令波形生成部１３の各例は、オペアンプ（演算増幅器）、コンパレータなどを用いた構成例である。
上述の図３Ａから３Ｆに示すゲート指令波形生成部１３の各構成例は、抵抗、コンデンサ、ダイオード類を用いた構成であった。一方、以下に説明する図４Ａ及び４Ｂに示すゲート指令波形生成部１３の各例は、オペアンプ（演算増幅器）、コンパレータなどを用いた構成例である。
【0040】
図４Ａは、ゲート指令波形生成部１３Ｖを表す回路図である。ゲート指令波形生成部１３Ｖは、論理反転回路ＩＮＶ１及びオペアンプＯＰ２（演算増幅器）、抵抗Ｒ６、抵抗Ｒ７、コンデンサＣ２によって構成された積分回路を組み合わせた構成である。ゲート指令波形生成部１３Ｖは、図３Ｂに示すゲート指令波形生成部１３Ｐと同様の波形である傾きが一定のランプ型波形、つまり電圧の２階微分値がゼロ（ｄ２Ｖ／ｄｔ２＝０）となる波形を生成する。
【0041】
図４Ｂは、ゲート指令波形生成部１３Ｗを表す回路図である。ゲート指令波形生成部１３Ｗは、コンパレータＣＰ１、ＣＰ２で構成されるＶｒｅｆＬ以上ＶｒｅｆＨ未満の基準範囲を判定するウィンドウコンパレータと、ツェナーダイオードＤＺ３とＮＰＮトランジスタＱ３とで構成される電圧制限回路と、定電流ダイオードＤＳ３、ＤＳ４及びコンデンサＣ３並びに定電流ダイオードＤＳ５、ＤＳ６及びコンデンサＣ４の二つの同一なランプ型波形生成回路と、抵抗Ｒ８及び抵抗Ｒ９で構成される。ゲート指令波形生成部１３Ｗによって生成される波形は、基準となるランプ型波形がＶｒｅｆＬ以上ＶｒｅｆＨ未満の基準範囲内にある場合に、出力するランプ型波形にＤＺ３のツェナー電圧によって決定されるテラス型波形、つまり電圧の１階微分値がゼロ（ｄＶ／ｄｔ＝０）となる波形を設けることができる。
【0042】
＜実施の形態１に係る半導体駆動装置の動作＞
図５は、実施の形態１に係る半導体駆動装置１００の動作を表す各信号のタイミングチャートの一例を示す図である。実施の形態１に係る半導体駆動装置１００のゲート指令波形生成部１３の具体的構成として、図３Ａに示すゲート指令波形生成部１３Ｐを適用している。ゲート指令波形生成部１３Ｐは、ゲート指令波形として、抵抗Ｒ３とコンデンサＣ１によるＣＲ充放電波形、つまり電圧の２階微分値がゼロ未満（ｄ２Ｖ／ｄｔ２＜０）の波形を生成する。なお、少なくとも１つのゲート指令波形の一部に、静電容量及び抵抗によって生成される充電電圧形状または放電電圧形状が含まれれば良い。
図５は、実施の形態１に係る半導体駆動装置１００の動作を表す各信号のタイミングチャートの一例を示す図である。実施の形態１に係る半導体駆動装置１００のゲート指令波形生成部１３の具体的構成として、図３Ａに示すゲート指令波形生成部１３Ｐを適用している。ゲート指令波形生成部１３Ｐは、ゲート指令波形として、抵抗Ｒ３とコンデンサＣ１によるＣＲ充放電波形、つまり電圧の２階微分値がゼロ未満（ｄ２Ｖ／ｄｔ２＜０）の波形を生成する。なお、少なくとも１つのゲート指令波形の一部に、静電容量及び抵抗によって生成される充電電圧形状または放電電圧形状が含まれれば良い。
【0043】
図５に示す各波形は、上側から順に、オンオフ指令信号Ｓｇｄ、第１ゲートオン指令信号Ｓｇ１、第２ゲートオン指令信号Ｓｇ２、第１ゲート指令波形Ｖｇｒ１及び第２ゲート指令波形Ｖｇｒ２、第１ゲート電圧ＶｇｅＳ、第２ゲート電圧ＶｇｅＣ、コレクタ電流Ｉｃ、コレクタ電圧Ｖｃｅである。
【0044】
以下、実施の形態１に係る半導体駆動装置１００の動作について、図５を参照しながら説明する。
＜実施の形態１に係る半導体駆動装置のターンオン動作＞
まず、オンオフ指令信号Ｓｇｄがオフからオンになった際、つまりターンオン動作時の各信号の一連の動作を説明する。時間ｔ５において、外部からのオンオフ指令信号Ｓｇｄがオフからオンとなる。つまり、オンオフ指令信号ＳｇｄはＬｏ状態からＨｉ状態となる。時間ｔ５において、オンオフ指令信号Ｓｇｄのオン動作に基づき、タイミング生成部１２は第１ゲートオン指令信号Ｓｇ１を出力する。つまり、第１ゲートオン指令信号Ｓｇ１は、Ｌｏ状態からＨｉ状態となる。
＜実施の形態１に係る半導体駆動装置のターンオン動作＞
まず、オンオフ指令信号Ｓｇｄがオフからオンになった際、つまりターンオン動作時の各信号の一連の動作を説明する。時間ｔ５において、外部からのオンオフ指令信号Ｓｇｄがオフからオンとなる。つまり、オンオフ指令信号ＳｇｄはＬｏ状態からＨｉ状態となる。時間ｔ５において、オンオフ指令信号Ｓｇｄのオン動作に基づき、タイミング生成部１２は第１ゲートオン指令信号Ｓｇ１を出力する。つまり、第１ゲートオン指令信号Ｓｇ１は、Ｌｏ状態からＨｉ状態となる。
【0045】
時間ｔ６において、オンオフ指令信号Ｓｇｄのオン動作に基づき、タイミング生成部１２は第２ゲートオン指令信号Ｓｇ２を出力する。第２ゲートオン指令信号Ｓｇ２は、第１ゲートオン指令信号Ｓｇ１に対して予め設定された時間、つまりｔ６－ｔ５の時間差分、遅延させて出力される。
【0046】
時間ｔ５において、第１ゲートオン指令信号Ｓｇ１のオン動作に基づき、第１ゲート指令波形生成部１３Ａは第１ゲート指令波形Ｖｇｒ１を生成する。第１ゲート指令波形Ｖｇｒ１は時間ｔ５から立ち上がるが、第１ゲート指令波形生成部１３Ａとしてゲート指令波形生成部１３Ｐの回路構成が適用されているため、電圧の増加率を制限するような波形、つまり電圧の２階微分値がゼロ未満（ｄ２Ｖ／ｄｔ２＜０）となる波形を呈する。
【0047】
時間ｔ６において、第２ゲートオン指令信号Ｓｇ２のオン動作に基づき、第２ゲート指令波形生成部１３Ｂは第２ゲート指令波形Ｖｇｒ２を生成する。第２ゲート指令波形Ｖｇｒ２は時間ｔ６から立ち上がるが、第２ゲート指令波形生成部１３Ｂとしてゲート指令波形生成部１３Ｐの回路構成が適用されているため、電圧の増加率を制限するような波形、つまり電圧の２階微分値がゼロ未満（ｄ２Ｖ／ｄｔ２＜０）となる波形を呈する。また、第２ゲート指令波形Ｖｇｒ２は第１ゲート指令波形Ｖｇｒ１に対して予め設定された時間、つまりｔ６－ｔ５の時間差分、遅延させて出力されている。
【0048】
時間ｔ５において、第１信号増幅部１４Ａは入力された第１ゲート指令波形Ｖｇｒ１を増幅して第１ゲート電圧ＶｇｅＳを出力する。第１ゲート電圧ＶｇｅＳは第１ゲート指令波形Ｖｇｒ１の波形を反映して、電圧の増加率を制限するような波形、つまり電圧の２階微分値がゼロ未満（ｄ２Ｖ／ｄｔ２＜０）となる波形を呈する。
【0049】
時間ｔ６において、第２信号増幅部１４Ｂは入力された第２ゲート指令波形Ｖｇｒ２を増幅して第２ゲート電圧ＶｇｅＣを出力する。第２ゲート電圧ＶｇｅＣは第２ゲート指令波形Ｖｇｒ２の波形を反映して、電圧の増加率を制限するような波形、つまり電圧の２階微分値がゼロ未満（ｄ２Ｖ／ｄｔ２＜０）となる波形を呈する。また、第２ゲート電圧ＶｇｅＣは第１ゲート電圧ＶｇｅＳに対して予め設定された時間、つまりｔ６－ｔ５の時間差分、遅延させて出力されている。
【0050】
第１ゲート電圧ＶｇｅＳ及び第２ゲート電圧ＶｇｅＣは、半導体駆動装置１００の外部に設けられたダブルゲート型ＩＧＢＴ２０の第１ゲート端子Ｇｓ及び第２ゲート端子Ｇｃにそれぞれ出力される。
【0051】
第１ゲート電圧ＶｇｅＳが閾値電圧Ｖｔｈ以上となる時間ｔ７において、ダブルゲート型ＩＧＢＴ２０のコレクタ電流Ｉｃが時間ｔ７以前のゼロの状態から立ち上がり、第２ゲート電圧ＶｇｅＣが閾値電圧Ｖｔｈ以上となる時間ｔ８において、一定値となる。
【0052】
第１ゲート電圧ＶｇｅＳが閾値電圧Ｖｔｈ以上となる時間ｔ７において、ダブルゲート型ＩＧＢＴ２０のコレクタ電圧Ｖｃｅが時間ｔ７以前のＶＢ＋Ｖｆの状態から減少し、第２ゲート電圧ＶｇｅＣが閾値電圧Ｖｔｈ以上となる時間ｔ８において、一定値であるオン電圧Ｖｏｎとなる。
以上が、オンオフ指令信号Ｓｇｄがオフからオンになった際、つまりターンオン動作時の各信号の一連の動作である。
以上が、オンオフ指令信号Ｓｇｄがオフからオンになった際、つまりターンオン動作時の各信号の一連の動作である。
【0053】
＜実施の形態１に係る半導体駆動装置のターンオフ動作＞
次に、オンオフ指令信号Ｓｇｄがオンからオフになった際、つまりターンオフ動作時の各信号の一連の動作を説明する。
次に、オンオフ指令信号Ｓｇｄがオンからオフになった際、つまりターンオフ動作時の各信号の一連の動作を説明する。
【0054】
時間ｔ９において、外部からのオンオフ指令信号Ｓｇｄが、オンからオフとなる。つまり、オンオフ指令信号Ｓｇｄは、Ｈｉ状態からＬｏ状態となる。時間ｔ９において、オンオフ指令信号Ｓｇｄのオフ動作に基づき、タイミング生成部１２は第１ゲートオン指令信号Ｓｇ１をオフとする。つまり、第１ゲートオン指令信号Ｓｇ１は、Ｈｉ状態からＬｏ状態となる。
【0055】
時間ｔ１０において、オンオフ指令信号Ｓｇｄのオフ動作に基づき、タイミング生成部１２は第２ゲートオン指令信号Ｓｇ２をオフとする。第２ゲートオン指令信号Ｓｇ２のオフ動作は、第１ゲートオン指令信号Ｓｇ１のオフ動作に対して予め設定された時間、つまりｔ１０－ｔ９の時間差分、遅延させて出力される。
【0056】
時間ｔ９において、第１ゲートオン指令信号Ｓｇ１のオフ動作に基づき、第１ゲート指令波形生成部１３Ａは第１ゲート指令波形Ｖｇｒ１をオフとする。第１ゲート指令波形Ｖｇｒ１は時間ｔ９から立ち下がるが、第１ゲート指令波形生成部１３Ａとしてゲート指令波形生成部１３Ｐの回路構成が適用されているため、電圧の減少率を制限するような波形、つまり電圧の２階微分値がゼロより大きい（ｄ２Ｖ／ｄｔ２＞０）波形を呈する。
【0057】
時間ｔ１０において、第２ゲートオン指令信号Ｓｇ２のオフ動作に基づき、第２ゲート指令波形生成部１３Ｂは第２ゲート指令波形Ｖｇｒ２をオフとする。第２ゲート指令波形Ｖｇｒ２は時間ｔ１０から立ち下がるが、第２ゲート指令波形生成部１３Ｂとしてゲート指令波形生成部１３Ｐの回路構成が適用されているため、電圧の減少率を制限するような波形、つまり電圧の２階微分値がゼロより大きい（ｄ２Ｖ／ｄｔ２＞０）波形を呈する。また、第２ゲート指令波形Ｖｇｒ２のオフ動作は第１ゲート指令波形Ｖｇｒ１のオフ動作に対して予め設定された時間、つまりｔ１０－ｔ９の時間差分、遅延させて生じている。
【0058】
時間ｔ９において、第１信号増幅部１４Ａは入力された第１ゲート指令波形Ｖｇｒ１を増幅して第１ゲート電圧ＶｇｅＳを出力する。第１ゲート電圧ＶｇｅＳは第１ゲート指令波形Ｖｇｒ１の波形を反映して、電圧の減少率を制限するような波形、つまり電圧の２階微分値がゼロより大きい（ｄ２Ｖ／ｄｔ２＞０）波形を呈する。
【0059】
時間ｔ１０において、第２信号増幅部１４Ｂは入力された第２ゲート指令波形Ｖｇｒ２を増幅して第２ゲート電圧ＶｇｅＣを出力する。第２ゲート電圧ＶｇｅＣは第２ゲート指令波形Ｖｇｒ２の波形を反映して、電圧の減少率を制限するような波形、つまり電圧の２階微分値がゼロより大きい（ｄ２Ｖ／ｄｔ２＞０）波形を呈する。また、第２ゲート電圧ＶｇｅＣのオフ動作は第１ゲート電圧ＶｇｅＳのオフ動作に対して予め設定された時間、つまりｔ１０－ｔ９の時間差分、遅延させて出力されている。
【0060】
第１ゲート電圧ＶｇｅＳ及び第２ゲート電圧ＶｇｅＣは、半導体駆動装置１００の外部に設けられたダブルゲート型ＩＧＢＴ２０の第１ゲート端子Ｇｓ及び第２ゲート端子Ｇｃにそれぞれ出力される。
【0061】
第２ゲートオン指令信号Ｓｇ２のオフ動作を開始する時間ｔ１０において、ダブルゲート型ＩＧＢＴ２０のコレクタ電流Ｉｃがそれまでの一定の状態から立ち下がり、第２ゲート電圧ＶｇｅＣが閾値電圧Ｖｔｈ未満となる時間ｔ１２において、ゼロとなる。
【0062】
第１ゲートオン指令信号Ｓｇ１のオフ動作が開始する時間ｔ９において、ダブルゲート型ＩＧＢＴ２０のコレクタ電圧Ｖｃｅがそれまでのオン電圧Ｖｏｎの状態から上昇し、第２ゲート電圧ＶｇｅＣが閾値電圧Ｖｔｈ未満となる時間ｔ１２において、一定値であるＶＢ＋Ｖｆに復帰する。
以上が、オンオフ指令信号Ｓｇｄがオンからオフになった際、つまりターンオフ動作時の各信号の一連の動作である。
以上が、オンオフ指令信号Ｓｇｄがオンからオフになった際、つまりターンオフ動作時の各信号の一連の動作である。
【0063】
実施の形態１に係る半導体駆動装置１００では、図５に示すように、ターンオン動作時の第１ゲート指令波形Ｖｇｒ１及び第２ゲート指令波形Ｖｇｒ２の増加率を制限するような波形、すなわち電圧の２階微分値をゼロ未満（ｄ２Ｖ／ｄｔ２＜０）とすることで、コントロールゲートである第２ゲート端子Ｇｃがオン動作する際に発生するコレクタ電流変化率ｄＩｃ／ｄｔの増加を抑制することが可能となり、この結果、スイッチング動作時のノイズを抑制できる。
【0064】
また、実施の形態１に係る半導体駆動装置１００では、図５に示すように、ターンオフ動作時の第１ゲート指令波形Ｖｇｒ１及び第２ゲート指令波形Ｖｇｒ２の減少率を制限するような波形、すなわち電圧の２階微分値をゼロより大きい（ｄ２Ｖ／ｄｔ２＞０）波形とすることで、コントロールゲートである第２ゲート端子Ｇｃがオフ動作する際に発生するコレクタ電流変化率ｄＩｃ／ｄｔの減少を抑制することが可能となる。この結果、サージ電圧を抑制することができる。さらに、２つのゲート指令波形である第１ゲート指令波形Ｖｇｒ１及び第２ゲート指令波形Ｖｇｒ２のＣＲ時定数を同一とすることで、上述したロバスト性が向上するという効果を奏する。
【0065】
比較例．
図１２は、比較例による半導体駆動装置において適用される定電圧駆動方式を実現する定電圧駆動回路の一例であり、図１３は比較例による半導体駆動装置において、２つのゲート電圧波形に短い時間差を与えてダブルゲート型ＩＧＢＴ２０を駆動した場合の模式的な波形を示している。以下、比較例による半導体駆動装置における問題点を説明する。
図１２は、比較例による半導体駆動装置において適用される定電圧駆動方式を実現する定電圧駆動回路の一例であり、図１３は比較例による半導体駆動装置において、２つのゲート電圧波形に短い時間差を与えてダブルゲート型ＩＧＢＴ２０を駆動した場合の模式的な波形を示している。以下、比較例による半導体駆動装置における問題点を説明する。
【0066】
比較例による半導体駆動装置の構成は、例えば特許文献１に開示されている。比較例による半導体駆動装置において、ダブルゲート型ＩＧＢＴ２０の一方のゲート端子をオン／オフさせた後に他方のゲート端子をオン／オフするタイミングがスイッチング動作期間内になるように時間差を短く設定して上述のアクティブゲート効果を得ようとする場合、以下の２つの問題が生じる。
【0067】
まず、第１の問題について説明する。図１２に示す定電圧駆動回路は、図１２の左側から入力される矩形波信号が、ベース抵抗Ｒ１０を介してＮＰＮトランジスタＱ１及びＰＮＰトランジスタＱ２で構成されるバッファ回路によって電流増幅される構成である。比較例のような定電圧駆動方式では、ゲート電流値がゲート抵抗Ｒ１１及びゲート抵抗Ｒ１２によって制限される駆動方式となる。
【0068】
図１３は、比較例による半導体駆動装置を定電圧駆動方式によって動作させ、２つのゲート電圧波形に短い時間差を与えてダブルゲート型ＩＧＢＴ２０を駆動した場合の模式的な波形を示している。図１３において、比較例におけるシングルゲート型ＩＧＢＴの駆動波形を破線で、比較例におけるダブルゲート型ＩＧＢＴ２０の駆動波形を実線でそれぞれ表している。
【0069】
比較例による半導体駆動装置が駆動するダブルゲート型ＩＧＢＴ２０では、スイッチングを担うスイッチングゲートＧｓとキャリア注入量を制御するコントロールゲートＧｃのそれぞれに印加されるゲート電圧に短い時間差（ｔ２－ｔ１）が与えられている。スイッチングゲートＧｓが閾値電圧Ｖｔｈを超過する時間ｔ３にコレクタ電流Iｃが流れ始めるが、コレクタ電流Iｃの流入を担うのはスイッチングゲートＧｓに接続された一部のセルであるため、シングルゲート型ＩＧＢＴと同等のコレクタ電流変化率ｄＩｃ／ｄｔを得るためには、より大きな電圧変化率ｄＶｇｅ／ｄｔのもとで、より大きなゲート電圧Ｖｇｅを印加する必要がある。
【0070】
コレクタ電流Iｃの流入の開始後、ダブルゲート型ＩＧＢＴ２０のコントロールゲートＧｃが閾値電圧Ｖｔｈに到達する時間ｔ４になると、ダブルゲート型ＩＧＢＴ２０全体に電流が流れることによって導通性能が向上し、コレクタ電圧Ｖｃｅの効果が急峻になってスイッチング損失を低減する効果が現れる。同時に、導通性能の向上によって時間ｔ４以降はコレクタ電流変化率ｄＩｃ／ｄｔが増加するが、ｄＩｃ／ｄｔの増加はインバータを構成する対向アームダイオードのリカバリ動作にともなうカソード－アノード間の電圧変化率ｄＶ／ｄｔの増加によってノイズ増加を招くことが知られている。また、同様の理由で、ターンオフ動作時はサージ電圧の増加を招くことが知られている。以上のように、スイッチング動作期間内で遅延させたコントロールゲートＧｃがオン動作する際に、ノイズ及びサージ電圧が増加することが比較例による半導体駆動装置の第１の問題である。
【0071】
比較例による半導体駆動装置におけるスイッチング動作期間内で遅延させたコントロールゲートＧｃをオンする駆動方法では、アクティブゲート駆動の一般的な課題である、負荷電流、温度、ゲート閾値電圧ばらつきといった諸条件に対するロバスト性の悪化という、比較例による半導体駆動装置の第２の問題が生じる。第２の問題は、上述の諸条件に依存して発生するミラー電圧レベルの変化に対して、ミラー電圧レベル近傍の２つのゲート電圧の時間差が一定でないということに起因する。
【0072】
第２の問題の明白な一例として、ダブルゲート型ＩＧＢＴ２０のコントロールゲートＧｃのゲート抵抗をスイッチングゲートＧｓのゲート抵抗よりも小さくしてスイッチング期間を短縮しようとする場合が挙げられるが、かかる場合は２つのゲート電圧の時間差の電圧レベル依存性が大きくなることでロバスト性の課題が顕在化する。
【0073】
＜実施の形態１の効果＞
以上、実施の形態１に係る半導体駆動装置によれば、比較例において発生する上記のような問題点を解消することが可能となり、マルチゲート型半導体スイッチング素子のスイッチングにおいて発生するノイズ及びサージ電圧とスイッチング損失とのトレードオフを改善することが可能となり、ロバスト性に優れた半導体駆動装置が得られるという効果を奏する。
以上、実施の形態１に係る半導体駆動装置によれば、比較例において発生する上記のような問題点を解消することが可能となり、マルチゲート型半導体スイッチング素子のスイッチングにおいて発生するノイズ及びサージ電圧とスイッチング損失とのトレードオフを改善することが可能となり、ロバスト性に優れた半導体駆動装置が得られるという効果を奏する。
【0074】
実施の形態１の変形例１．
図６は、実施の形態１の変形例１に係る半導体駆動装置における各信号のタイミングチャートの一例を示す図である。実施の形態１の変形例１に係る半導体駆動装置のゲート指令波形生成部１３の具体的構成として、図３Ｄに示すゲート指令波形生成部１３Ｓを適用している。ゲート指令波形生成部１３Ｓは、ゲート指令波形の一部にランプ型形状、つまり電圧の２階微分値がゼロ（ｄ２Ｖ／ｄｔ２＝０）を持つ波形を生成する。
図６は、実施の形態１の変形例１に係る半導体駆動装置における各信号のタイミングチャートの一例を示す図である。実施の形態１の変形例１に係る半導体駆動装置のゲート指令波形生成部１３の具体的構成として、図３Ｄに示すゲート指令波形生成部１３Ｓを適用している。ゲート指令波形生成部１３Ｓは、ゲート指令波形の一部にランプ型形状、つまり電圧の２階微分値がゼロ（ｄ２Ｖ／ｄｔ２＝０）を持つ波形を生成する。
【0075】
図６に示す各波形は、上側から順に、オンオフ指令信号Ｓｇｄ、第１ゲートオン指令信号Ｓｇ１、第２ゲートオン指令信号Ｓｇ２、第１ゲート指令波形Ｖｇｒ１及び第２ゲート指令波形Ｖｇｒ２、第１ゲート電圧ＶｇｅＳ、第２ゲート電圧ＶｇｅＣ、コレクタ電流Ｉｃ、コレクタ電圧Ｖｃｅである。
【0076】
＜実施の形態１の変形例１に係る半導体駆動装置の動作＞
以下、実施の形態１に係る変形例１の半導体駆動装置の動作について、図６を参照しながら説明する。
以下、実施の形態１に係る変形例１の半導体駆動装置の動作について、図６を参照しながら説明する。
【0077】
＜実施の形態１の変形例１に係る半導体駆動装置のターンオン動作＞
まず、オンオフ指令信号Ｓｇｄがオフからオンになった際、つまりターンオン動作時の各信号の一連の動作を説明する。
時間ｔ１３において、外部からのオンオフ指令信号Ｓｇｄが、オフからオンとなる。つまり、オンオフ指令信号ＳｇｄはＬｏ状態からＨｉ状態となる。時間ｔ１３において、オンオフ指令信号Ｓｇｄのオン動作に基づき、タイミング生成部１２は、第１ゲートオン指令信号Ｓｇ１を出力する。つまり、第１ゲートオン指令信号Ｓｇ１は、Ｌｏ状態からＨｉ状態となる。
まず、オンオフ指令信号Ｓｇｄがオフからオンになった際、つまりターンオン動作時の各信号の一連の動作を説明する。
時間ｔ１３において、外部からのオンオフ指令信号Ｓｇｄが、オフからオンとなる。つまり、オンオフ指令信号ＳｇｄはＬｏ状態からＨｉ状態となる。時間ｔ１３において、オンオフ指令信号Ｓｇｄのオン動作に基づき、タイミング生成部１２は、第１ゲートオン指令信号Ｓｇ１を出力する。つまり、第１ゲートオン指令信号Ｓｇ１は、Ｌｏ状態からＨｉ状態となる。
【0078】
時間ｔ１４において、オンオフ指令信号Ｓｇｄのオン動作に基づき、タイミング生成部１２は第２ゲートオン指令信号Ｓｇ２を出力する。第２ゲートオン指令信号Ｓｇ２は、第１ゲートオン指令信号Ｓｇ１に対して予め設定された時間、つまりｔ１４－ｔ１３の時間差分、遅延させて出力される。
【0079】
時間ｔ１３において、第１ゲートオン指令信号Ｓｇ１のオン動作に基づき、第１ゲート指令波形生成部１３Ａは第１ゲート指令波形Ｖｇｒ１を生成する。第１ゲート指令波形Ｖｇｒ１は時間ｔ１３から立ち上がるが、第１ゲート指令波形生成部１３Ａとしてゲート指令波形生成部１３Ｓの回路構成が適用されているため、第１ゲート指令波形Ｖｇｒ１の一部に電圧の増加率を制限するような波形であるランプ型形状、つまり電圧の２階微分値がゼロ（ｄ２Ｖ／ｄｔ２＝０）となる波形を生成する。
【0080】
時間ｔ１４において、第２ゲートオン指令信号Ｓｇ２のオン動作に基づき、第２ゲート指令波形生成部１３Ｂは第２ゲート指令波形Ｖｇｒ２を生成する。第２ゲート指令波形Ｖｇｒ２は時間ｔ１４から立ち上がるが、第２ゲート指令波形生成部１３Ｂとしてゲート指令波形生成部１３Ｓの回路構成が適用されているため、第２ゲート指令波形Ｖｇｒ２の一部に電圧の増加率を制限するような波形であるランプ型形状、つまり電圧の２階微分値がゼロ（ｄ２Ｖ／ｄｔ２＝０）となる波形を生成する。また、第２ゲート指令波形Ｖｇｒ２は第１ゲート指令波形Ｖｇｒ１に対して予め設定された時間、つまりｔ１４－ｔ１３の時間差分、遅延させて出力されている。
【0081】
時間ｔ１３において、第１信号増幅部１４Ａは入力された第１ゲート指令波形Ｖｇｒ１を増幅して第１ゲート電圧ＶｇｅＳを出力する。第１ゲート電圧ＶｇｅＳは第１ゲート指令波形Ｖｇｒ１の波形を反映して、第１ゲート電圧ＶｇｅＳの一部に電圧の増加率を制限するような波形であるランプ型形状、つまり電圧の２階微分値がゼロ（ｄ２Ｖ／ｄｔ２＝０）となる波形を生成する。
【0082】
時間ｔ１４において、第２信号増幅部１４Ｂは入力された第２ゲート指令波形Ｖｇｒ２を増幅して第２ゲート電圧ＶｇｅＣを出力する。第２ゲート電圧ＶｇｅＣは第２ゲート指令波形Ｖｇｒ２の波形を反映して、第２ゲート電圧ＶｇｅＣの一部に電圧の増加率を制限するような波形であるランプ型形状、つまり電圧の２階微分値がゼロ（ｄ２Ｖ／ｄｔ２＝０）となる波形を生成する。また、第２ゲート電圧ＶｇｅＣは第１ゲート電圧ＶｇｅＳに対して予め設定された時間、つまりｔ１４－ｔ１３の時間差分、遅延させて出力されている。
【0083】
第１ゲート電圧ＶｇｅＳ及び第２ゲート電圧ＶｇｅＣは、半導体駆動装置１００の外部に設けられたダブルゲート型ＩＧＢＴ２０の第１ゲート端子Ｇｓ及び第２ゲート端子Ｇｃにそれぞれ出力される。
【0084】
第１ゲート電圧ＶｇｅＳが閾値電圧Ｖｔｈ以上となる時間ｔ１５において、ダブルゲート型ＩＧＢＴ２０のコレクタ電流Ｉｃが時間ｔ１５以前のゼロの状態から立ち上がり、第２ゲート電圧ＶｇｅＣが閾値電圧Ｖｔｈ以上となる時間ｔ１６において、一定値となる。
【0085】
第１ゲート電圧ＶｇｅＳが閾値電圧Ｖｔｈ以上となる時間ｔ１５において、ダブルゲート型ＩＧＢＴ２０のコレクタ電圧Ｖｃｅが時間ｔ１５以前のＶＢ＋Ｖｆの状態から減少し、第２ゲート電圧ＶｇｅＣが閾値電圧Ｖｔｈ以上となる時間ｔ１６において、一定値であるオン電圧Ｖｏｎとなる。
以上が、オンオフ指令信号Ｓｇｄがオフからオンになった際、つまりターンオン動作時の各信号の一連の動作である。
以上が、オンオフ指令信号Ｓｇｄがオフからオンになった際、つまりターンオン動作時の各信号の一連の動作である。
【0086】
＜実施の形態１の変形例１に係る半導体駆動装置のターンオフ動作＞
次に、オンオフ指令信号Ｓｇｄがオンからオフになった際、つまりターンオフ動作時の各信号の一連の動作を説明する。
次に、オンオフ指令信号Ｓｇｄがオンからオフになった際、つまりターンオフ動作時の各信号の一連の動作を説明する。
【0087】
時間ｔ１７において、外部からのオンオフ指令信号Ｓｇｄが、オンからオフとなる。つまり、オンオフ指令信号Ｓｇｄは、Ｈｉ状態からＬｏ状態となる。時間ｔ１７において、オンオフ指令信号Ｓｇｄのオンに基づき、タイミング生成部１２は第１ゲートオン指令信号Ｓｇ１をオフとする。つまり、第１ゲートオン指令信号Ｓｇ１は、Ｈｉ状態からＬｏ状態となる。
【0088】
時間ｔ１８において、オンオフ指令信号Ｓｇｄのオフ動作に基づき、タイミング生成部１２は第２ゲートオン指令信号Ｓｇ２をオフとする。第２ゲートオン指令信号Ｓｇ２のオフ動作は、第１ゲートオン指令信号Ｓｇ１のオフ動作に対して予め設定された時間、つまりｔ１８－ｔ１７の時間差分、遅延させて出力される。
【0089】
時間ｔ１７において、第１ゲートオン指令信号Ｓｇ１のオフ動作に基づき、第１ゲート指令波形生成部１３Ａは第１ゲート指令波形Ｖｇｒ１をオフとする。第１ゲート指令波形Ｖｇｒ１は時間ｔ１７から立ち下がるが、第１ゲート指令波形生成部１３Ａとしてゲート指令波形生成部１３Ｓの回路構成が適用されているため、第１ゲート指令波形Ｖｇｒ１の一部に電圧の減少率を制限するような波形であるランプ型形状、つまり電圧の２階微分値がゼロ（ｄ２Ｖ／ｄｔ２＝０）となる波形を生成する。
【0090】
時間ｔ１８において、第２ゲートオン指令信号Ｓｇ２のオフ動作に基づき、第２ゲート指令波形生成部１３Ｂは第２ゲート指令波形Ｖｇｒ２をオフとする。第２ゲート指令波形Ｖｇｒ２は時間ｔ１８から立ち下がるが、第２ゲート指令波形生成部１３Ｂとしてゲート指令波形生成部１３Ｓの回路構成が適用されているため、第２ゲート指令波形Ｖｇｒ２の一部に電圧の減少率を制限するような波形であるランプ型形状、つまり電圧の２階微分値がゼロ（ｄ２Ｖ／ｄｔ２＝０）となる波形を生成する。また、第２ゲート指令波形Ｖｇｒ２のオフ動作は第１ゲート指令波形Ｖｇｒ１のオフ動作に対して予め設定された時間、つまりｔ１８－ｔ１７の時間差分、遅延させて生じている。
【0091】
時間ｔ１７において、第１信号増幅部１４Ａは入力された第１ゲート指令波形Ｖｇｒ１を増幅して第１ゲート電圧ＶｇｅＳを出力する。第１ゲート電圧ＶｇｅＳは第１ゲート指令波形Ｖｇｒ１の波形を反映して、第１ゲート電圧ＶｇｅＳの一部に電圧の減少率を制限するような波形であるランプ型形状、つまり電圧の２階微分値がゼロ（ｄ２Ｖ／ｄｔ２＝０）となる波形を生成する。
【0092】
時間ｔ１８において、第２信号増幅部１４Ｂは入力された第２ゲート指令波形Ｖｇｒ２を増幅して第２ゲート電圧ＶｇｅＣを出力する。第２ゲート電圧ＶｇｅＣは第２ゲート指令波形Ｖｇｒ２の波形を反映して、第２ゲート電圧ＶｇｅＣの一部に電圧の減少率を制限するような波形であるランプ型形状、つまり電圧の２階微分値がゼロ（ｄ２Ｖ／ｄｔ２＝０）となる波形を呈する。また、第２ゲート電圧ＶｇｅＣのオフは第１ゲート電圧ＶｇｅＳのオフに対して予め設定された時間、つまりｔ１８－ｔ１７の時間差分、遅延させて出力されている。
【0093】
第１ゲート電圧ＶｇｅＳ及び第２ゲート電圧ＶｇｅＣは、実施の形態１の変形例１に係る半導体駆動装置の外部に設けられたダブルゲート型ＩＧＢＴ２０の第１ゲート端子Ｇｓ及び第２ゲート端子Ｇｃにそれぞれ出力される。
【0094】
第１ゲート電圧ＶｇｅＳが閾値電圧Ｖｔｈ未満となる時間ｔ１９において、ダブルゲート型ＩＧＢＴ２０のコレクタ電流Ｉｃがそれまでの一定の状態から立ち下がり、第２ゲート電圧ＶｇｅＣが閾値電圧Ｖｔｈ未満となる時間ｔ２０において、ゼロとなる。
【0095】
第１ゲート電圧ＶｇｅＳが閾値電圧Ｖｔｈ未満となる時間ｔ１９において、ダブルゲート型ＩＧＢＴ２０のコレクタ電圧Ｖｃｅがそれまでのオン電圧Ｖｏｎの状態から上昇し、第２ゲート電圧ＶｇｅＣが閾値電圧Ｖｔｈ未満となる時間ｔ２０において、一定値であるＶＢ＋Ｖｆに復帰する。
以上が、オンオフ指令信号Ｓｇｄがオンからオフになった際、つまりターンオフ動作時の各信号の一連の動作である。
以上が、オンオフ指令信号Ｓｇｄがオンからオフになった際、つまりターンオフ動作時の各信号の一連の動作である。
【0096】
＜実施の形態１の変形例１の効果＞
以上、実施の形態１の変形例１に係る半導体駆動装置では、ターンオン動作時のゲート指令波形の増加率を制限するような波形、すなわち電圧の２階微分値がゼロ（ｄ２Ｖ／ｄｔ２＝０）とすることで、コントロールゲートＧｃがオンする際に発生するコレクタ電流変化率ｄＩｃ／ｄｔの増加を抑制するので、この結果、スイッチング動作時のノイズを抑制できる。実施の形態１の変形例１に係る半導体駆動装置では、特に電圧の２階微分値がゼロ（ｄ２Ｖ／ｄｔ２＝０）としたことによって、２つのゲート電圧の時間差が電圧レベルに依存しないように制御できるため、ロバスト性が最善となる。なお、ターンオフ動作についても同様な効果を奏するため、説明は省略する。
以上、実施の形態１の変形例１に係る半導体駆動装置では、ターンオン動作時のゲート指令波形の増加率を制限するような波形、すなわち電圧の２階微分値がゼロ（ｄ２Ｖ／ｄｔ２＝０）とすることで、コントロールゲートＧｃがオンする際に発生するコレクタ電流変化率ｄＩｃ／ｄｔの増加を抑制するので、この結果、スイッチング動作時のノイズを抑制できる。実施の形態１の変形例１に係る半導体駆動装置では、特に電圧の２階微分値がゼロ（ｄ２Ｖ／ｄｔ２＝０）としたことによって、２つのゲート電圧の時間差が電圧レベルに依存しないように制御できるため、ロバスト性が最善となる。なお、ターンオフ動作についても同様な効果を奏するため、説明は省略する。
【0097】
実施の形態１の変形例２．
図７は、実施の形態１の変形例２に係る半導体駆動装置における各信号のタイミングチャートの一例を示す図である。実施の形態１の変形例２に係る半導体駆動装置のゲート指令波形生成部の具体的構成として、図４Ｂに示したゲート指令波形生成部１３Ｗを適用している。ゲート指令波形生成部１３Ｗは、ランプ型形状の波形の一部に電圧の１階微分値がゼロ（ｄＶ／ｄｔ＝０）となるテラス型波形を設けた波形を生成する。
図７は、実施の形態１の変形例２に係る半導体駆動装置における各信号のタイミングチャートの一例を示す図である。実施の形態１の変形例２に係る半導体駆動装置のゲート指令波形生成部の具体的構成として、図４Ｂに示したゲート指令波形生成部１３Ｗを適用している。ゲート指令波形生成部１３Ｗは、ランプ型形状の波形の一部に電圧の１階微分値がゼロ（ｄＶ／ｄｔ＝０）となるテラス型波形を設けた波形を生成する。
【0098】
すなわち、図７に示す実施の形態１の変形例２に係る半導体駆動装置は、図６に示す実施の形態１の変形例１において２つのゲートオン指令である第１ゲートオン指令信号Ｓｇ１及び第２ゲートオン指令信号Ｓｇ２における信号の立上り及び立下りのタイミングを一致させ、さらに、ランプ型形状の波形の途中、つまり一部にテラス期間を設けている点に特徴がある。
【0099】
図７に示す各波形は、上側から順に、オンオフ指令信号Ｓｇｄ、第１ゲートオン指令信号Ｓｇ１、第２ゲートオン指令信号Ｓｇ２、第１ゲート指令波形Ｖｇｒ１及び第２ゲート指令波形Ｖｇｒ２、第１ゲート電圧ＶｇｅＳ、第２ゲート電圧ＶｇｅＣ、コレクタ電流Ｉｃ、コレクタ電圧Ｖｃｅである。
【0100】
＜実施の形態１の変形例２に係る半導体駆動装置の動作＞
以下、実施の形態１に係る変形例２の半導体駆動装置の動作について、図７を参照しながら説明する。
以下、実施の形態１に係る変形例２の半導体駆動装置の動作について、図７を参照しながら説明する。
【0101】
＜実施の形態１の変形例２に係る半導体駆動装置のターンオン動作＞
まず、オンオフ指令信号Ｓｇｄがオフからオンになった際、つまりターンオン動作時の各信号の一連の動作を説明する。時間ｔ２１において、外部からのオンオフ指令信号Ｓｇｄがオフからオンとなる。つまり、オンオフ指令信号ＳｇｄはＬｏ状態からＨｉ状態となる。時間ｔ２１において、オンオフ指令信号Ｓｇｄのオン動作に基づき、タイミング生成部１２は、第１ゲートオン指令信号Ｓｇ１を出力する。つまり、第１ゲートオン指令信号Ｓｇ１は、Ｌｏ状態からＨｉ状態となる。
まず、オンオフ指令信号Ｓｇｄがオフからオンになった際、つまりターンオン動作時の各信号の一連の動作を説明する。時間ｔ２１において、外部からのオンオフ指令信号Ｓｇｄがオフからオンとなる。つまり、オンオフ指令信号ＳｇｄはＬｏ状態からＨｉ状態となる。時間ｔ２１において、オンオフ指令信号Ｓｇｄのオン動作に基づき、タイミング生成部１２は、第１ゲートオン指令信号Ｓｇ１を出力する。つまり、第１ゲートオン指令信号Ｓｇ１は、Ｌｏ状態からＨｉ状態となる。
【0102】
時間ｔ２１において、オンオフ指令信号Ｓｇｄのオン動作に基づきタイミング生成部１２は、第２ゲートオン指令信号Ｓｇ２を出力する。第２ゲートオン指令信号Ｓｇ２は第１ゲートオン指令信号Ｓｇ１と同時に出力される。
【0103】
時間ｔ２１において、第１ゲートオン指令信号Ｓｇ１のオン動作に基づき、第１ゲート指令波形生成部１３Ａは第１ゲート指令波形Ｖｇｒ１を生成する。第１ゲート指令波形Ｖｇｒ１は時間ｔ２１から立ち上がるが、第１ゲート指令波形生成部１３Ａとしてゲート指令波形生成部１３Ｓの回路構成が適用されているため、第１ゲート指令波形Ｖｇｒ１は急峻な傾きの立ち上がり波形の後に電圧の減少率を制限するような波形であるランプ型形状、つまり電圧の２階微分値がゼロ（ｄ２Ｖ／ｄｔ２＝０）となる波形を設けた波形を呈する。
【0104】
時間ｔ２１において、第２ゲートオン指令信号Ｓｇ２のオン動作に基づき、第２ゲート指令波形生成部１３Ｂは第２ゲート指令波形Ｖｇｒ２を生成する。第２ゲート指令波形Ｖｇｒ２は時間ｔ２２から立ち上がるが、第２ゲート指令波形生成部１３Ｂとしてゲート指令波形生成部１３Ｗの回路構成が適用されているため、第２ゲート指令波形Ｖｇｒ２の一部に電圧の増加率を制限するような波形である、ランプ型形状の波形の一部に電圧の１階微分値がゼロ（ｄＶ／ｄｔ＝０）となるテラス型波形を設けた波形を呈する。
【0105】
時間ｔ２１において、第１信号増幅部１４Ａは入力された第１ゲート指令波形Ｖｇｒ１を増幅して第１ゲート電圧ＶｇｅＳを出力する。第１ゲート電圧ＶｇｅＳは第１ゲート指令波形Ｖｇｒ１の波形を反映して、第１ゲート電圧ＶｇｅＳの一部に電圧の増加率を制限するような波形である、ランプ型形状を設けた波形を呈する。
【0106】
時間ｔ２３において、第２信号増幅部１４Ｂは入力された第２ゲート指令波形Ｖｇｒ２を増幅して第２ゲート電圧ＶｇｅＣを出力する。第２ゲート電圧ＶｇｅＣは第２ゲート指令波形Ｖｇｒ２の波形を反映して、第２ゲート電圧ＶｇｅＣの一部に電圧の増加率を制限するような波形である、ランプ型形状の波形の一部に電圧の１階微分値がゼロ（ｄＶ／ｄｔ＝０）となるテラス型波形を設けた波形を呈する。
【0107】
第１ゲート電圧ＶｇｅＳ及び第２ゲート電圧ＶｇｅＣは、実施の形態１の変形例２に係る半導体駆動装置の外部に設けられたダブルゲート型ＩＧＢＴ２０の第１ゲート端子Ｇｓ及び第２ゲート端子Ｇｃにそれぞれ出力される。
【0108】
第１ゲート電圧ＶｇｅＳが閾値電圧Ｖｔｈ以上となる時間ｔ２２において、ダブルゲート型ＩＧＢＴ２０のコレクタ電流Ｉｃが時間ｔ２２以前のゼロの状態から立ち上がり、第２ゲート電圧ＶｇｅＣが閾値電圧Ｖｔｈ以上となる時間ｔ２３において、一定値となる。
【0109】
第１ゲート電圧ＶｇｅＳが閾値電圧Ｖｔｈ以上となる時間ｔ２２において、ダブルゲート型ＩＧＢＴ２０のコレクタ電圧ＶｃｅがそれまでのＶＢ＋Ｖｆの状態から減少し、時間ｔ２３以降において、一定値であるオン電圧Ｖｏｎとなる。
以上が、オンオフ指令信号Ｓｇｄがオフからオンになった際、つまりターンオン動作時の各信号の一連の動作である。
以上が、オンオフ指令信号Ｓｇｄがオフからオンになった際、つまりターンオン動作時の各信号の一連の動作である。
【0110】
＜実施の形態１の変形例２に係る半導体駆動装置のターンオフ動作＞
次に、オンオフ指令信号Ｓｇｄがオンからオフになった際、つまりターンオフ動作時の各信号の一連の動作を説明する。
次に、オンオフ指令信号Ｓｇｄがオンからオフになった際、つまりターンオフ動作時の各信号の一連の動作を説明する。
【0111】
時間ｔ２４において、外部からのオンオフ指令信号Ｓｇｄがオンからオフとなる。つまり、オンオフ指令信号Ｓｇｄは、Ｈｉ状態からＬｏ状態となる。時間ｔ２４において、オンオフ指令信号Ｓｇｄのオンに基づき、タイミング生成部１２は第１ゲートオン指令信号Ｓｇ１をオフとする。つまり、第１ゲートオン指令信号Ｓｇ１は、Ｈｉ状態からＬｏ状態となる。
【0112】
時間ｔ２４において、オンオフ指令信号Ｓｇｄのオフ動作に基づきタイミング生成部１２は、第２ゲートオン指令信号Ｓｇ２をオフとする。
【0113】
時間ｔ２４において、第１ゲートオン指令信号Ｓｇ１のオフ動作に基づき、第１ゲート指令波形生成部１３Ａは第１ゲート指令波形Ｖｇｒ１をオフとする。第１ゲート指令波形Ｖｇｒ１は時間ｔ２４から立ち下がるが、第１ゲート指令波形生成部１３Ａとしてゲート指令波形生成部１３Ｓの回路構成が適用されているため、第１ゲート指令波形Ｖｇｒ１は急峻な傾きの立ち下がり波形の後に電圧の減少率を制限するような波形であるランプ型形状、つまり電圧の２階微分値がゼロ（ｄ２Ｖ／ｄｔ２＝０）となる波形を設けた波形を呈する。
【0114】
時間ｔ２４において、第２ゲートオン指令信号Ｓｇ２のオフ動作に基づき、第２ゲート指令波形生成部１３Ｂは第２ゲート指令波形Ｖｇｒ２をオフとする。第２ゲート指令波形Ｖｇｒ２は時間ｔ２４から立ち下がるが、第２ゲート指令波形生成部１３Ｂとしてゲート指令波形生成部１３Ｗの回路構成が適用されているため、第２ゲート指令波形Ｖｇｒ２の一部に電圧の減少率を制限するような波形であるランプ型形状の波形の途中、つまり一部にテラス期間が設けられた波形を呈する。
【0115】
時間ｔ２４において、第１信号増幅部１４Ａは入力された第１ゲート指令波形Ｖｇｒ１を増幅して第１ゲート電圧ＶｇｅＳを出力する。第１ゲート電圧ＶｇｅＳは第１ゲート指令波形Ｖｇｒ１の波形を反映して、第１ゲート電圧ＶｇｅＳの一部に電圧の減少率を制限するような波形であるランプ型形状の波形が設けられた波形を呈する。
【0116】
時間ｔ２５において、第２信号増幅部１４Ｂは入力された第２ゲート指令波形Ｖｇｒ２を増幅して第２ゲート電圧ＶｇｅＣを出力する。第２ゲート電圧ＶｇｅＣは第２ゲート指令波形Ｖｇｒ２の波形を反映して、第２ゲート電圧ＶｇｅＣの一部に電圧の減少率を制限するような波形であるランプ型形状の波形の途中、つまり一部にテラス期間が設けられた波形を呈する。
【0117】
第１ゲート電圧ＶｇｅＳ及び第２ゲート電圧ＶｇｅＣは、実施の形態１の変形例１に係る半導体駆動装置の外部に設けられたダブルゲート型ＩＧＢＴ２０の第１ゲート端子Ｇｓ及び第２ゲート端子Ｇｃにそれぞれ出力される。
【0118】
第１ゲート電圧ＶｇｅＳが閾値電圧Ｖｔｈ未満となる時間ｔ２５において、ダブルゲート型ＩＧＢＴ２０のコレクタ電流Ｉｃがそれまでの一定の状態から立ち下がり、第２ゲート電圧ＶｇｅＣが閾値電圧Ｖｔｈ未満となる時間ｔ２５において、ゼロとなる。
【0119】
第１ゲート電圧ＶｇｅＳが閾値電圧Ｖｔｈ未満となる時間ｔ２５において、ダブルゲート型ＩＧＢＴ２０のコレクタ電圧Ｖｃｅがそれまでのオン電圧Ｖｏｎの状態から上昇し、第２ゲート電圧ＶｇｅＣが閾値電圧Ｖｔｈ未満となる時間ｔ２６において、一定値であるＶＢ＋Ｖｆに復帰する。
以上が、オンオフ指令信号Ｓｇｄがオンからオフになった際、つまりターンオフ動作時の各信号の一連の動作である。
以上が、オンオフ指令信号Ｓｇｄがオンからオフになった際、つまりターンオフ動作時の各信号の一連の動作である。
【0120】
＜実施の形態１に係る変形例２の効果＞
以上、実施の形態１に係る変形例２の半導体駆動装置では、第１ゲートオン指令信号Ｓｇ１及び第２ゲートオン指令信号Ｓｇ２における信号の立上り及び立下がりの傾きを急峻にすることで導通性能を増加し、図７に示したランプ型波形の時間差駆動で発生するコレクタ電流Ｉｃの立上り及び立下りの鈍化を抑制する効果を奏する。一方で、コレクタ電流Ｉｃの増加に伴って第２ゲートオン指令信号Ｓｇ２の一部にテラス期間を設けて導通性能を減少させることにより、コレクタ電流の立ち上がり後の時間変化率であるｄＩｃ／ｄｔの増加を抑制する効果を奏する。
以上、実施の形態１に係る変形例２の半導体駆動装置では、第１ゲートオン指令信号Ｓｇ１及び第２ゲートオン指令信号Ｓｇ２における信号の立上り及び立下がりの傾きを急峻にすることで導通性能を増加し、図７に示したランプ型波形の時間差駆動で発生するコレクタ電流Ｉｃの立上り及び立下りの鈍化を抑制する効果を奏する。一方で、コレクタ電流Ｉｃの増加に伴って第２ゲートオン指令信号Ｓｇ２の一部にテラス期間を設けて導通性能を減少させることにより、コレクタ電流の立ち上がり後の時間変化率であるｄＩｃ／ｄｔの増加を抑制する効果を奏する。
【0121】
実施の形態２．
＜実施の形態２に係る半導体駆動装置の構成＞
図８は、実施の形態２に係る半導体駆動装置１００Ａの構成を表すブロック図である。実施の形態２に係る半導体駆動装置１００Ａは、タイミング生成部１２と、ゲート指令波形生成部１３と、信号増幅部１４と、駆動電圧生成部１５と、を備える。ゲート指令波形生成部１３は、第１ゲート指令波形生成部１３Ｃを備える。信号増幅部１４は、さらに、第１信号増幅部１４Ａと定電圧駆動部１６とを備える。
＜実施の形態２に係る半導体駆動装置の構成＞
図８は、実施の形態２に係る半導体駆動装置１００Ａの構成を表すブロック図である。実施の形態２に係る半導体駆動装置１００Ａは、タイミング生成部１２と、ゲート指令波形生成部１３と、信号増幅部１４と、駆動電圧生成部１５と、を備える。ゲート指令波形生成部１３は、第１ゲート指令波形生成部１３Ｃを備える。信号増幅部１４は、さらに、第１信号増幅部１４Ａと定電圧駆動部１６とを備える。
【0122】
実施の形態２に係る半導体駆動装置１００Ａが実施の形態１に係る半導体駆動装置１００の構成と異なる点は、実施の形態１に係る半導体駆動装置１００のゲート指令波形生成部１３が第１ゲート指令波形生成部１３Ａ及び第２ゲート指令波形生成部１３Ｂで構成されているのに対して、実施の形態２に係る半導体駆動装置１００Ａのゲート指令波形生成部１３は第１ゲート指令波形生成部１３Ｃのみで構成されている点である。
【0123】
実施の形態２に係る半導体駆動装置１００Ａでは、２つのゲート電圧である第１ゲート電圧ＶｇｅＳ及び第２ゲート指令波形Ｖｇｒ２の中で、第１ゲート電圧ＶｇｅＳはゲート指令波形に追従するように駆動し、第２ゲート電圧ＶｇｅＣは定電圧で駆動する。第２ゲート電圧ＶｇｅＣは定電圧で駆動するので、例えば定電圧駆動部１６は、図１２に示す定電圧回路によって構成しても良い。
【0124】
＜実施の形態２の効果＞
以上、実施の形態２に係る半導体駆動装置１００Ａによれば、上述のロバスト性の悪化が顕在化するものの、アクティブゲートの効果を高めるという効果を奏する。
以上、実施の形態２に係る半導体駆動装置１００Ａによれば、上述のロバスト性の悪化が顕在化するものの、アクティブゲートの効果を高めるという効果を奏する。
【0125】
実施の形態３．
＜実施の形態３に係る電力変換装置の構成＞
図９は、実施の形態３に係る電力変換装置２００の構成を表すブロック図である。図９に示すように、電力変換装置２００は、合計６個のダブルゲート型半導体スイッチング素子５０ａ、５０ｂ、５０ｃ、５０ｄ、５０ｅ、５０ｆを有する電力変換器３０と、平滑コンデンサ４０と、電力変換器３０内の各ダブルゲート型半導体スイッチング素子５０ａから５０ｆを駆動する実施の形態１に係る半導体駆動装置１００及び実施の形態２に係る半導体駆動装置１００Ａのいずれかと、を備える。実施の形態３に係る電力変換装置２００を適用した一例として、直流電源６０からの直流電力を交流電力に変換して交流モータ７０に供給するインバータ装置を挙げている。
＜実施の形態３に係る電力変換装置の構成＞
図９は、実施の形態３に係る電力変換装置２００の構成を表すブロック図である。図９に示すように、電力変換装置２００は、合計６個のダブルゲート型半導体スイッチング素子５０ａ、５０ｂ、５０ｃ、５０ｄ、５０ｅ、５０ｆを有する電力変換器３０と、平滑コンデンサ４０と、電力変換器３０内の各ダブルゲート型半導体スイッチング素子５０ａから５０ｆを駆動する実施の形態１に係る半導体駆動装置１００及び実施の形態２に係る半導体駆動装置１００Ａのいずれかと、を備える。実施の形態３に係る電力変換装置２００を適用した一例として、直流電源６０からの直流電力を交流電力に変換して交流モータ７０に供給するインバータ装置を挙げている。
【0126】
＜実施の形態３の効果＞
実施の形態３に係る電力変換装置２００では、上述の実施の形態１に係る半導体駆動装置１００または実施の形態２に係る半導体駆動装置１００Ａをダブルゲート型半導体スイッチング素子５０ａから５０ｆを駆動するための信号生成に用いることで、ダブルゲート型半導体スイッチング素子の低損失効果による省エネ化と、装置内で発生する放射ノイズなどの低ノイズ化とを両立したインバータ装置を提供することが可能となる。
実施の形態３に係る電力変換装置２００では、上述の実施の形態１に係る半導体駆動装置１００または実施の形態２に係る半導体駆動装置１００Ａをダブルゲート型半導体スイッチング素子５０ａから５０ｆを駆動するための信号生成に用いることで、ダブルゲート型半導体スイッチング素子の低損失効果による省エネ化と、装置内で発生する放射ノイズなどの低ノイズ化とを両立したインバータ装置を提供することが可能となる。
【0127】
なお、実施の形態３に係る電力変換装置２００の一例として、正負の２レベルの交流電圧を出力する３相インバータ装置を示したが、任意の個数のダブルゲート型半導体スイッチング素子を直並列に接続されたマルチレベルの電圧出力が可能なインバータ装置であっても良い。
【0128】
実施の形態４．
図１０は、実施の形態４に係る電力変換装置２００Ａの構成を表すブロック図である。以下、実施の形態３に係る電力変換装置２００と異なる点のみ簡潔に説明する。
図１０は、実施の形態４に係る電力変換装置２００Ａの構成を表すブロック図である。以下、実施の形態３に係る電力変換装置２００と異なる点のみ簡潔に説明する。
【0129】
＜実施の形態４に係る電力変換装置の構成＞
実施の形態４に係る電力変換装置２００Ａは、複数のダブルゲート型半導体スイッチング素子５１ａ及び５１ｂを有して構成された電力変換器３１と、電力変換器３１内の各ダブルゲート型半導体スイッチング素子５１ａ及び５１ｂを駆動する、実施の形態１に係る半導体駆動装置１００及び実施の形態２に係る半導体駆動装置１００Ａのいずれかと、を備える。実施の形態２に係る半導体駆動装置１００Ａを適用した場合、電力変換装置２００Ａは、直流電源６０の直流電圧を昇圧して直流の負荷７０Ａに供給する昇圧コンバータ装置として動作する。
実施の形態４に係る電力変換装置２００Ａは、複数のダブルゲート型半導体スイッチング素子５１ａ及び５１ｂを有して構成された電力変換器３１と、電力変換器３１内の各ダブルゲート型半導体スイッチング素子５１ａ及び５１ｂを駆動する、実施の形態１に係る半導体駆動装置１００及び実施の形態２に係る半導体駆動装置１００Ａのいずれかと、を備える。実施の形態２に係る半導体駆動装置１００Ａを適用した場合、電力変換装置２００Ａは、直流電源６０の直流電圧を昇圧して直流の負荷７０Ａに供給する昇圧コンバータ装置として動作する。
【0130】
電力変換器３１は、ダブルゲート型半導体スイッチング素子５１ａ及び５１ｂを直列接続したレグと、入力側の平滑コンデンサ４１と、出力側の平滑コンデンサ４２と、昇圧リアクトル４３とを備える。
【0131】
実施の形態４に係る電力変換装置２００Ａにおいても、実施の形態１に係る半導体駆動装置１００及び実施の形態２に係る半導体駆動装置１００Ａのいずれかを用いることで、ダブルゲート型半導体スイッチング素子の低損失効果による省エネ化とインバータから発生する放射ノイズなどの低ノイズ化を両立した昇圧コンバータ装置を提供できる。さらに、低損失効果を利用して、損失が同等な状態において昇圧コンバータ装置の駆動周波数を向上すれば、昇圧リアクトル４３の小型化を実現することができる。
【0132】
なお、実施の形態４に係る電力変換装置２００Ａの一例として昇圧コンバータ装置を示したが、降圧コンバータ装置、あるいは昇圧コンバータ装置と降圧コンバータ装置とを組み合わせた昇降圧コンバータ装置にも同様に適用できる。
【0133】
実施の形態５．
＜実施の形態５に係る電力変換装置の構成＞
図１１は、実施の形態５に係る電力変換装置２００Ｂの構成を表すブロック図である。以下、実施の形態３と異なる点のみ簡潔に説明する。実施の形態５に係る電力変換装置２００Ｂは、図９に示した実施の形態３に係る電力変換装置２００を構成する電力変換器３０と、電力変換器３０の直流側に接続される、図１０に示される実施の形態３に係る電力変換装置２００Ａを構成する電力変換器３１と、各ダブルゲート型半導体スイッチング素子５０ａから５０ｆを駆動する実施の形態１及び２に示した半導体駆動装置１００及び１００Ａのいずれか１つと、を備える。
＜実施の形態５に係る電力変換装置の構成＞
図１１は、実施の形態５に係る電力変換装置２００Ｂの構成を表すブロック図である。以下、実施の形態３と異なる点のみ簡潔に説明する。実施の形態５に係る電力変換装置２００Ｂは、図９に示した実施の形態３に係る電力変換装置２００を構成する電力変換器３０と、電力変換器３０の直流側に接続される、図１０に示される実施の形態３に係る電力変換装置２００Ａを構成する電力変換器３１と、各ダブルゲート型半導体スイッチング素子５０ａから５０ｆを駆動する実施の形態１及び２に示した半導体駆動装置１００及び１００Ａのいずれか１つと、を備える。
【0134】
電力変換装置２００Ｂは、直流電源６０の直流電圧を電力変換器３１によって昇圧し、昇圧された直流電力が電力変換器３０によって交流電力に変換して交流モータ７４に供給する。電力変換装置２００Ｂは昇圧型インバータシステムとして動作し、例えば、電動自動車に適用される。なお、電力変換装置２００Ｂ内の電力変換器３０は、マルチレベルの電圧出力が可能なインバータ装置であっても良い。また、電力変換装置２００Ｂ内の電力変換器３１は、昇圧コンバータに限らず、降圧コンバータ装置、あるいは昇圧コンバータ装置と降圧コンバータ装置とを組み合わせた昇降圧コンバータ装置にも同様に適用できる。
【0135】
実施の形態５に係る電力変換装置２００Ｂは、実施の形態１及び２に示した半導体駆動装置１００及び１００Ａのいずれかを用いることで、ダブルゲート型半導体スイッチング素子の低損失効果による省エネ化とインバータ装置から発生する放射ノイズなどの低ノイズ化とを両立した昇圧型インバータシステムを提供することができる。さらに、低損失効果を利用して、損失同等でコンバータの駆動周波数を向上すれば、昇圧リアクトル４３の小型化を実現することができる。
【0136】
上記の実施の形態１から５では、マルチゲート型半導体スイッチング素子を、すべてダブルゲート型ＩＧＢＴを一例として説明した。しかしながら、マルチゲート型半導体スイッチング素子として、トリプルゲート型ＩＧＢＴなどのマルチゲート型ＩＧＢＴ全般を適用できる。さらに、一部をシングルゲート型ＩＧＢＴまたはシングルゲート型ＭＯＳＦＥＴ構造に置き換えたハイブリッド素子であっても良い。また、マルチゲート型半導体スイッチング素子は、ＲＣ（Ｒｅｖｅｒｓｅ―Ｃｏｎｄｕｃｔｉｎｇ）－ＩＧＢＴ、ＩＧＢＴ及びＭＯＳＦＥＴを並列配置したハイブリッド素子のいずれかであっても良い。また、第１ゲート端子Ｇｓ（スイッチングゲート）は複数で構成されても良く、第２ゲート端子Ｇｃ（コントロールゲート）も複数で構成されても良い。
【0137】
なお、上述の実施の形態１から５に係る半導体駆動装置１００、１００Ａ、及び電力変換装置２００、２００Ａ、２００Ｂの構成では、半導体駆動装置１００、１００Ａ及び電力変換装置２００、２００Ａ、２００Ｂの一部は機能ブロックとして説明されているが、半導体駆動装置１００、１００Ａ及び電力変換装置２００、２００Ａ、２００Ｂを格納するハードウエアとしての構成の一例を図１４に示す。ハードウエア８００は、プロセッサ８０１と記憶装置８０２から構成される。記憶装置８０２は図示していないが、ランダムアクセスメモリ等の揮発性記憶装置と、フラッシュメモリ等の不揮発性の補助記憶装置とを具備する。
【0138】
また、フラッシュメモリの代わりにハードディスクの補助記憶装置を具備しても良い。プロセッサ８０１は、記憶装置８０２から入力されたプログラムを実行する。この場合、補助記憶装置から揮発性記憶装置を介してプロセッサ８０１にプログラムが入力される。また、プロセッサ８０１は、演算結果等のデータを記憶装置８０２の揮発性記憶装置に出力しても良いし、揮発性記憶装置を介して補助記憶装置にデータを保存しても良い。
【0139】
本開示は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
【0140】
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
【符号の説明】
【0141】
１２ タイミング生成部、１３、１３Ｐ、１３Ｑ、１３Ｒ、１３Ｓ、１３Ｔ、１３Ｕ、１３Ｖ、１３Ｗ ゲート指令波形生成部、１３Ａ、１３Ｃ 第１ゲート指令波形生成部、１３Ｂ 第２ゲート指令波形生成部、１４、１４Ｐ、１４Ｑ、１４Ｒ、１４Ｓ 信号増幅部、１４Ａ 第１信号増幅部、１４Ｂ 第２信号増幅部、１５ 駆動電圧生成部、１６ 定電圧駆動部、２０ ダブルゲート型ＩＧＢＴ、２１ ダイオード、２５ ＩＧＢＴモジュール、３０、３１ 電力変換器、４０、４１、４２ 平滑コンデンサ、４３ 昇圧リアクトル、５０ａ、５０ｂ、５０ｃ、５０ｄ、５０ｅ、５０ｆ、５１ａ、５１ｂ ダブルゲート型半導体スイッチング素子、６０ 直流電源、７０、７４ 交流モータ、７０Ａ 負荷、１００、１００Ａ 半導体駆動装置、２００、２００Ａ、２００Ｂ 電力変換装置、８００ ハードウエア、８０１ プロセッサ、８０２ 記憶装置、Ｃ１、Ｃ２、Ｃ３、Ｃ４ コンデンサ、Ｄ２ ダイオード、ＤＳ１、ＤＳ２、ＤＳ３、ＤＳ４、ＤＳ５、ＤＳ６ 定電流ダイオード、ＤＺ１、ＤＺ２、ＤＺ３ ツェナーダイオード、Ｇｓ 第１ゲート端子、Ｇｃ 第２ゲート端子、ＯＰ１、ＯＰ２ オペアンプ、Ｑ１、Ｑ３ ＮＰＮトランジスタ、Ｑ２、Ｑ４ ＰＮＰトランジスタ、Ｒ２、Ｒ１１、Ｒ１２ ゲート抵抗、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８、Ｒ９ 抵抗、Ｒ１０ ベース抵抗、Ｓｇｄ オンオフ指令信号、Ｓｇ１ 第１ゲートオン指令信号、Ｓｇ２ 第２ゲートオン指令信号、Ｖｃｅ コレクタ電圧、Ｖｇｅ ゲート電圧、ＶｇｅＳ 第１ゲート電圧、ＶｇｅＣ 第２ゲート電圧、Ｖｇｒ１ 第１ゲート指令波形、Ｖｇｒ２ 第２ゲート指令波形、Ｖｏｎ オン電圧、Ｖｔｈ 閾値電圧
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図4A】
【図4B】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】