ホーム > 特許ランキング > 浜松ホトニクス株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2025-06-27
(45)【発行日】2025-07-07
(54)【発明の名称】光検出装置
(51)【国際特許分類】
G01J 1/42 20060101AFI20250630BHJP
G01J 1/02 20060101ALI20250630BHJP
H10F 39/18 20250101ALI20250630BHJP
H04N 25/70 20230101ALI20250630BHJP
H04N 5/64 20060101ALI20250630BHJP
【ＦＩ】
G01J1/42 H
G01J1/02 Q
H10F39/18 F
H04N25/70
H04N5/64 511A
【請求項の数】
25
(21)【出願番号】P 2021152234
(22)【出願日】2021-09-17
(65)【公開番号】P2023044287
(43)【公開日】2023-03-30
【審査請求日】2024-09-10
(73)【特許権者】
【識別番号】000236436
【氏名又は名称】浜松ホトニクス株式会社
(74)【代理人】
【識別番号】100088155
【弁理士】
【氏名又は名称】長谷川 芳樹
(74)【代理人】
【識別番号】100113435
【弁理士】
【氏名又は名称】黒木 義樹
(74)【代理人】
【識別番号】100140442
【弁理士】
【氏名又は名称】柴山 健一
(74)【代理人】
【識別番号】100206966
【弁理士】
【氏名又は名称】崎山 翔一
(72)【発明者】
【氏名】岩科 進也
(72)【発明者】
【氏名】永野 輝昌
(72)【発明者】
【氏名】岡田 真昇
(72)【発明者】
【氏名】足立 俊介
(72)【発明者】
【氏名】藤田 卓也
【審査官】柴山 将隆
(56)【参考文献】
【文献】国際公開第２０２０／２０３２２２（ＷＯ，Ａ１）
【文献】国際公開第２０１９／１４６７２３（ＷＯ，Ａ１）
【文献】特開２０１８－１５７３８７（ＪＰ，Ａ）
【文献】国際公開第２０１８／０８８４７８（ＷＯ，Ａ１）
【文献】国際公開第２０２１／１７２０７１（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０１Ｊ １／４２
Ｇ０１Ｊ １／０２
Ｈ１０Ｆ ３９／１８
Ｈ０４Ｎ ２５／７０
Ｈ０４Ｎ ５／６４
(57)【特許請求の範囲】
【請求項1】
主面を有していると共に前記主面に沿った方向に配列された複数の画素を含んでいる光検出基板と、前記主面に沿った前記方向に配列されていると共に前記複数の画素のうち対応する画素に電気的に接続されている複数のＭＯＳスイッチ回路を含んでいる回路基板と、を備え、
各前記画素は、各々が受光領域を形成すると共にガイガーモードで動作する複数のアバランシェフォトダイオードを含んでおり、
前記複数のアバランシェフォトダイオードは、前記複数の画素のうち対応する画素が占める画素領域において、前記主面に沿った前記方向に配列された複数の前記受光領域を形成しており、
前記ＭＯＳスイッチ回路が占めるＭＯＳスイッチ回路領域は、前記主面に直交する方向から見て、前記画素領域に形成される複数の前記受光領域と重なっており、
前記主面に直交する方向から見て、前記ＭＯＳスイッチ回路領域の面積は、前記画素領域に形成されている１つの前記受光領域の面積よりも大きく、前記画素領域の面積以下であり、
各前記画素に含まれている前記複数のアバランシェフォトダイオードは、互いに電気的に並列に接続されていると共に各々が前記ＭＯＳスイッチ回路に接続されている、光検出装置。
【請求項2】
前記主面に直交する方向から見て、前記ＭＯＳスイッチ回路領域の面積は、前記画素に含まれる前記複数のアバランシェフォトダイオードのピッチを２乗した値よりも大きい、請求項１に記載の光検出装置。
【請求項3】
各前記画素において、前記複数のアバランシェフォトダイオードは、前記主面に沿っていると共に互いに交差する第一方向及び第二方向において、二次元配列されており、前記主面に直交する方向から見て、前記ＭＯＳスイッチ回路領域の面積は、前記第一方向における前記複数のアバランシェフォトダイオードのピッチと、前記第二方向における前記複数のアバランシェフォトダイオードのピッチとを乗じた値よりも大きい、請求項１に記載の光検出装置。
【請求項4】
前記ＭＯＳスイッチ回路領域は、前記主面に直交する方向から見て、前記ＭＯＳスイッチ回路領域の前記ＭＯＳスイッチ回路に接続されている画素の前記画素領域内に位置している、請求項１から３のいずれか一項に記載の光検出装置。
【請求項5】
前記複数の画素は、前記主面に沿っていると共に互いに直交する一対の方向の少なくとも一方に、配列されており、前記少なくとも一方における前記画素のピッチは、前記主面に直交する方向から見た場合における前記受光領域の最大幅の２倍よりも大きい、請求項１から４のいずれか一項に記載の光検出装置。
【請求項6】
前記ＭＯＳスイッチ回路と、当該ＭＯＳスイッチ回路に接続されている前記画素が含んでいる前記複数のアバランシェフォトダイオードとは、前記光検出基板と前記回路基板との間に配置されたバンプ電極を介して、電気的に接続されており、前記バンプ電極は、前記主面に直交する方向から見て、当該バンプ電極に接続されている前記複数のアバランシェフォトダイオードのうちの１つの前記受光領域内に配置されている、請求項１から５のいずれか一項に記載の光検出装置。
【請求項7】
前記主面に直交する方向から見て、前記受光領域の前記面積は、５μｍ２以上６５０μｍ２以下である、請求項１から６のいずれか一項に記載の光検出装置。
【請求項8】
前記ＭＯＳスイッチ回路は、互いに並列に接続されている複数のＭＯＳ－ＦＥＴを含んでいる、請求項１から７のいずれか一項に記載の光検出装置。
【請求項9】
前記回路基板は、前記複数のＭＯＳスイッチ回路の各々に制御信号を伝達する複数の制御ラインを含んでおり、前記光検出基板及び前記回路基板は、各々が、複数の前記画素と複数の前記ＭＯＳスイッチ回路とを含むと共に、前記ＭＯＳスイッチ回路を介して前記画素からの信号を出力する複数の信号出力ユニットを含んでおり、
同一の前記信号出力ユニットに含まれる前記複数のＭＯＳスイッチ回路は、同一の前記制御ラインに接続されている、請求項１から８のいずれか一項に記載の光検出装置。
【請求項10】
互いに異なる前記信号出力ユニットに含まれる前記複数のＭＯＳスイッチ回路は、互いに異なる前記制御ラインに接続されている、請求項９に記載の光検出装置。
【請求項11】
前記同一の制御ラインに接続されている前記複数のＭＯＳスイッチ回路は、一列に配列されている、請求項９又は１０に記載の光検出装置。
【請求項12】
前記複数のＭＯＳスイッチ回路は、前記主面に直交する方向から見て、行列状に配列されており、前記回路基板は、前記複数のＭＯＳスイッチ回路のうち対応する前記ＭＯＳスイッチ回路と前記アバランシェフォトダイオードからの信号を処理する信号処理部とを電気的に接続する複数の読出しラインをさらに含んでおり、
互いに異なる前記信号出力ユニットに含まれており、かつ、一列に配列されている複数の前記ＭＯＳスイッチ回路は、同一の前記読出しラインに接続されている、請求項９から１１のいずれか一項に記載の光検出装置。
【請求項13】
互いに時間的に並行して処理を行う複数の前記信号処理部をさらに備え、前記複数の信号処理部は、互いに異なる前記読出しラインに接続されている、請求項１２に記載の光検出装置。
【請求項14】
前記ＭＯＳスイッチ回路は、互いに並列に接続されている第一、第二、及び、第三スイッチを含んでおり、前記回路基板は、前記第一スイッチと前記アバランシェフォトダイオードからの信号を処理する信号処理部とを電気的に接続する読出しラインをさらに含んでおり、
前記第一、第二、及び、第三スイッチの各々は、前記アバランシェフォトダイオードに接続されている第一端子と、前記第一端子と異なる第二端子とを含んでいると共に、前記第一端子と前記第二端子とが電気的に導通される導通状態と、前記第一端子と前記第二端子とが電気的に遮断される遮断状態とを切り換えるように構成されており、
前記第一スイッチの前記第二端子は、前記読出しラインに接続されており、
前記第二及び第三スイッチの前記第二端子は、前記読出しラインに接続されておらず、かつ、互いに電気的に離間している、請求項１から８のいずれか一項に記載の光検出装置。
【請求項15】
前記第一及び第二スイッチは、前記導通状態において前記アバランシェフォトダイオードにブレークダウン電圧以上の電圧が付与されるように構成されており、前記第三スイッチは、前記導通状態において前記アバランシェフォトダイオードにブレークダウン電圧より小さい電圧を付与する電位が付与されるように構成されている、請求項１４に記載の光検出装置。
【請求項16】
前記回路基板は、前記第一、前記第二、及び、前記第三スイッチの制御を行うスイッチ制御部をさらに含んでおり、前記スイッチ制御部は、前記第一、前記第二、及び、前記第三スイッチのうちのいずれか１つを前記導通状態とし、前記第一、前記第二、及び、前記第三スイッチのうちの残りを前記遮断状態とするように前記制御を行う、請求項１４又は１５に記載の光検出装置。
【請求項17】
前記スイッチ制御部は、前記アバランシェフォトダイオードから検出信号を読出不可能な状態から前記アバランシェフォトダイオードから検出信号を読出可能な状態に切り換える際に、前記第三スイッチ、前記第二スイッチ、前記第一スイッチの順に、前記導通状態となるように前記制御を行う、請求項１６に記載の光検出装置。
【請求項18】
前記スイッチ制御部は、前記アバランシェフォトダイオードから検出信号を読出不可能な状態から読出可能な状態に切り換える際に、前記第三スイッチに対して、前記導通状態から前記遮断状態に切り換えるよう指示し、所定時間経過した後に、前記第二スイッチに対して前記遮断状態から前記導通状態に切り換えるように指示する、請求項１６又は１７に記載の光検出装置。
【請求項19】
前記スイッチ制御部は、前記アバランシェフォトダイオードから検出信号を読出不可能な状態から読出可能な状態に切り換える際に、前記第二スイッチに対して、前記導通状態から前記遮断状態に切り換えるよう指示すると同一のタイミングで、前記第一スイッチに対して、前記遮断状態から前記導通状態に切り換えるように指示する、請求項１６から１８のいずれか一項に記載の光検出装置。
【請求項20】
前記第二スイッチの前記第二端子に付与される電位は、前記第一スイッチの前記第二端子に付与される電位と同一である、請求項１６から１９のいずれか一項に記載の光検出装置。
【請求項21】
前記回路基板は、前記複数のＭＯＳスイッチ回路の各々に制御信号を伝達する複数の制御ラインを含んでおり、前記光検出基板及び前記回路基板は、各々が、複数の前記画素と複数の前記ＭＯＳスイッチ回路とを含むと共に、前記ＭＯＳスイッチ回路を介して前記画素からの信号を出力する複数の信号出力ユニットを含んでおり、
前記複数の制御ラインは、前記第一スイッチに制御信号を伝達する少なくとも一つの第一制御ラインと、前記第二スイッチに制御信号を伝達する少なくとも一つの第二制御ラインと、前記第三スイッチに制御信号を伝達する少なくとも一つの第三制御ラインとを含んでおり、
同一の前記信号出力ユニットに含まれる複数の前記第一スイッチは、同一の前記第一制御ラインに接続されており、
同一の前記信号出力ユニットに含まれる複数の前記第二スイッチは、同一の前記第二制御ラインに接続されており、
同一の前記信号出力ユニットに含まれる複数の前記第三スイッチは、同一の前記第三制御ラインに接続されている、請求項１４から２０のいずれか一項に記載の光検出装置。
【請求項22】
互いに異なる前記信号出力ユニットに含まれる複数の前記第一スイッチは、互いに異なる前記第一制御ラインに接続されており、互いに異なる前記信号出力ユニットに含まれる複数の前記第二スイッチは、互いに異なる前記第二制御ラインに接続されており、
互いに異なる前記信号出力ユニットに含まれる複数の前記第三スイッチは、互いに異なる前記第三制御ラインに接続されている、請求項２１に記載の光検出装置。
【請求項23】
同一の前記制御ラインに接続されている前記複数のＭＯＳスイッチ回路は、一列に配列されている、請求項２１又は２２に記載の光検出装置。
【請求項24】
前記複数のＭＯＳスイッチ回路は、前記主面に直交する方向から見て、行列状に配列されており、互いに異なる前記信号出力ユニットに含まれており、かつ、一列に配列されている複数の前記ＭＯＳスイッチ回路は、同一の前記読出しラインに接続されている、請求項２１から２３のいずれか一項に記載の光検出装置。
【請求項25】
互いに時間的に並行して処理を行う複数の前記信号処理部をさらに備え、前記複数の信号処理部は、互いに異なる前記読出しラインに接続されている、請求項１４から２４のいずれか一項に記載の光検出装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、光検出装置に関する。
【背景技術】
【0002】
複数の画素を含んでいる光検出基板と回路基板とを備える光検出装置が知られている（たとえば、特許文献１）。各画素は、光の入射に応じて信号を出力する。特許文献１において、複数の画素は、検出光が入射する入射面に沿った方向に配列されている。各画素は、受光領域を形成すると共にガイガーモードで動作するアバランシェフォトダイオードを含んでいる。
【先行技術文献】
【特許文献】
【0003】
【文献】特表２０１９－５３０２１５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
アバランシェフォトダイオードの発熱の抑制、及び、消費電力の抑制等のため、スイッチング回路によって、配列された複数の画素の動作状態を切り換えることが考えられる。たとえば、検出光が入射する画素のアバランシェフォトダイオードにブレークダウン電圧以上の電圧を付与し、それ以外の画素のアバランシェフォトダイオードにブレークダウン電圧よりも小さい電圧を付与する。これによって、検出光以外の光の入射によるアバランシェフォトダイオードの発熱が抑制され得る。スイッチング回路は、ＭＯＳ（metal-oxide-semiconductor）によって形成することが考えられる。以下、ＭＯＳによって形成されるスイッチング回路を「ＭＯＳスイッチ回路」と呼ぶ。たとえば、ＭＯＳスイッチ回路は、少なくとも１つのＭＯＳ－ＦＥＴ（field-effect transistor）によって形成される。
【0005】
本願発明者らは、アバランシェフォトダイオードのＰＤＥ（Photon Detection Efficiency）をさらに向上させる構成を検討した。アバランシェフォトダイオードのＰＤＥは、オーバー電圧が高いほど向上する。オーバー電圧とは、ガイガーモードで動作するアバランシェフォトダイオードに付与される逆バイアス電圧とブレークダウン電圧との差分である。この場合、ＭＯＳスイッチ回路には、アバランシェフォトダイオードに付与する電位に耐え得る耐圧性が求められる。ＭＯＳスイッチ回路に耐圧以上の電圧が付与されれば、ＭＯＳスイッチ回路が故障するおそれがある。耐圧性が高いＭＯＳスイッチ回路ほど、ＭＯＳスイッチ回路のサイズは大きい。したがって、アバランシェフォトダイオードのＰＤＥを向上するには、オーバー電圧の向上に耐え得るＭＯＳスイッチ回路の配置スペースの確保を要する。
【0006】
光検出装置のコンパクト化のため、ＭＯＳスイッチ回路は、検出光が入射する入射面に直交する方向から見て、ＭＯＳスイッチ回路に接続される画素と重なるように配置される。この場合、各画素のサイズが大きいほど、より大きいサイズのＭＯＳスイッチ回路が配置され得る。このため、各画素のサイズの拡大によって、オーバー電圧の向上に耐え得るＭＯＳスイッチ回路を配置する領域を確保することが考えられる。例えば、特許文献１に記載の構成において、各アバランシェフォトダイオードが構成する画素のサイズが拡大されれば、ＭＯＳスイッチ回路を配置する領域が確保される。
【0007】
本願発明者は、さらに、光検出精度の向上のため、検出結果に対する外乱光の影響を低減することも検討した。複数のアバランシェフォトダイオードに入射した光の検出結果を用いることによって、入射する検出光と外乱光とが弁別され得る。例えば、特許文献１のように、複数のアバランシェフォトダイオードがそれぞれ画素を構成する場合、互いに異なる複数の画素から出力される情報を用いることによって、検出光と外乱光とが弁別される。しかし、この場合、１つの画素に入射した光の検出に対して、互いに異なるＭＯＳスイッチ回路が接続された複数の画素が用いられる。したがって、１つの画素に入射した光の検出に対して、複数のＭＯＳスイッチ回路が配置された領域が要される。このため、光検出の解像度が確保され難い。解像度を確保するために各画素が縮小されれば、各画素に接続されたＭＯＳスイッチ回路を配置する領域も縮小される。
【0008】
本発明の一つの態様は、画素の動作状態を切り換え可能な構成において、光検出の精度がさらに向上され得る光検出装置を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明の一つの態様における光検出装置は、光検出基板と、回路基板と、を備える。光検出基板は、主面を有している。光検出基板は、主面に沿って配列された複数の画素を含んでいる。回路基板は、複数のＭＯＳスイッチ回路を含んでいる。複数のＭＯＳスイッチ回路は、主面に沿った方向に配列されており、複数の画素のうち対応する画素に電気的に接続されている。複数の画素の各々は、複数のアバランシェフォトダイオードを含んでいる。複数のアバランシェフォトダイオードの各々は、受光領域を形成すると共にガイガーモードで動作する。複数のアバランシェフォトダイオードは、複数の画素のうち対応する画素が占める画素領域において、主面に沿った方向に配列された複数の受光領域を形成している。ＭＯＳスイッチ回路が占めるＭＯＳスイッチ回路領域は、主面に直交する方向から見て、複数の受光領域と重なっている。主面に直交する方向から見て、ＭＯＳスイッチ回路領域の面積は、画素領域に形成されている１つの受光領域の面積よりも大きく、画素領域の面積以下である。各画素に含まれている複数のアバランシェフォトダイオードは、互いに電気的に並列に接続されていると共に各々がＭＯＳスイッチ回路に接続されている。
【0010】
上記一つの態様において、各画素に含まれている複数のアバランシェフォトダイオードは、互いに電気的に並列に接続されていると共に、各々がＭＯＳスイッチ回路に接続されてる。このため、ＭＯＳスイッチ回路の切り換えに応じて、複数のアバランシェフォトダイオードからの検出信号が合算されて出力される。したがって、検出光と外乱光との弁別が可能であり、外乱光の影響が抑制され得る。さらに、主面に直交する方向から見て、各画素に電気的に接続されているＭＯＳスイッチ回路領域の面積は、１つの受光領域の面積よりも大きく、当該ＭＯＳスイッチ回路領域は、複数の受光領域と重なっている。主面に直交する方向から見て、ＭＯＳスイッチ回路領域の面積は、画素領域の面積以下である。この場合、各画素に含まれる複数のアバランシェフォトダイオードが配置されている領域と重なるスペースが有効に活用されてＭＯＳスイッチ回路が配置されている。オーバー電圧の向上に耐え得るＭＯＳスイッチ回路を配置するスペースが確保されており、アバランシェフォトダイオードのＰＤＥを向上することができる。したがって、光検出の解像度の確保とアバランシェフォトダイオードのＰＤＥの向上とが両立されながら、外乱光の影響が抑制され得る。すなわち、光検出の精度がさらに向上し得る。以上の構成によれば、画素の動作状態を切り換え可能な構成において、光検出の精度がさらに向上され得る。
【0011】
上記一つの態様において、主面に直交する方向から見て、ＭＯＳスイッチ回路領域の面積は、画素に含まれる複数のアバランシェフォトダイオードのピッチを２乗した値よりも大きくてもよい。この場合、ＭＯＳスイッチ回路を配置するスペースがより確実に確保される。
【0012】
上記一つの態様において、各画素において、複数のアバランシェフォトダイオードは、主面に沿っていると共に互いに交差する第一方向及び第二方向において、二次元配列されていてもよい。主面に直交する方向から見て、ＭＯＳスイッチ回路領域の面積は、第一方向における複数のアバランシェフォトダイオードのピッチと、第二方向における複数のアバランシェフォトダイオードのピッチとを乗じた値よりも大きくてもよい。この場合、ＭＯＳスイッチ回路を配置するスペースがより確実に確保される。
【0013】
上記一つの態様において、ＭＯＳスイッチ回路領域は、主面に直交する方向から見て、ＭＯＳスイッチ回路領域のＭＯＳスイッチ回路に接続されている画素の画素領域内に位置していてもよい。
【0014】
上記一つの態様において、複数の画素は、主面に沿っていると共に互いに直交する一対の方向の少なくとも一方に配列されていてもよい。少なくとも一方における画素のピッチは、主面に直交する方向から見た場合における受光領域の最大幅の２倍よりも大きくてもよい。この場合、画素のピッチが確保され、ＭＯＳスイッチ回路を配置する領域がより確実に確保される。
【0015】
上記一つの態様において、光検出装置は、光検出基板と回路基板との間に配置されたバンプ電極をさらに備えてもよい。バンプ電極は、ＭＯＳスイッチ回路と当該ＭＯＳスイッチ回路に接続されている画素が含んでいる複数のアバランシェフォトダイオードとを電気的に接続してもよい。バンプ電極は、主面に直交する方向から見て、当該バンプ電極に接続されている複数のアバランシェフォトダイオードのうちの１つの受光領域内に配置されていてもよい。この場合、主面と直交する方向から見て、受光領域はバンプ電極よりも大きく、ＭＯＳスイッチ回路領域はこの受光領域よりもさらに大きい。したがって、ＭＯＳスイッチ回路を配置する領域がより確実に確保される。
【0016】
上記一つの態様において、主面に直交する方向から見て、受光領域の面積は、５μｍ２以上６５０μｍ２以下であってもよい。主面に直交する方向から見て、ＭＯＳスイッチ回路領域の面積は、受光領域の面積よりも大きい。したがって、ＭＯＳスイッチ回路を配置する領域がより確実に確保される。
【0017】
上記一つの態様において、ＭＯＳスイッチ回路は、互いに並列に接続されている複数のＭＯＳ－ＦＥＴを含んでいてもよい。この場合、ＭＯＳスイッチ回路に接続されている画素の動作状態の切り換えが可能である。
【0018】
上記一つの態様において、回路基板は、複数のＭＯＳスイッチ回路の各々に制御信号を伝達する複数の制御ラインを含んでいてもよい。光検出基板及び回路基板は、複数の信号出力ユニットを含んでいてもよい。複数の信号出力ユニットの各々は、複数の画素と複数のＭＯＳスイッチ回路とを含むと共に、ＭＯＳスイッチ回路を介して画素からの信号を出力してもよい。同一の信号出力ユニットに含まれる複数のＭＯＳスイッチ回路は、同一の制御ラインに接続されていてもよい。この場合、同一の信号出力ユニットにおいて、一括して、複数のＭＯＳスイッチ回路に接続されている複数の画素の動作状態の切り換えが可能である。
【0019】
上記一つの態様において、互いに異なる信号出力ユニットに含まれる複数のＭＯＳスイッチ回路は、互いに異なる制御ラインに接続されていてもよい。この場合、信号出力ユニットごとに、一括して、複数のＭＯＳスイッチ回路に接続されている複数の画素の動作状態の切り換えが可能である。
【0020】
上記一つの態様において、同一の制御ラインに接続されている複数のＭＯＳスイッチ回路は、一列に配列されていてもよい。列ごとに、一括して、複数のＭＯＳスイッチ回路に接続されている複数の画素の動作状態の切り換えが可能である。
【0021】
上記一つの態様において、複数のＭＯＳスイッチ回路は、主面に直交する方向から見て、行列状に配列されていてもよい。回路基板は、複数のＭＯＳスイッチ回路のうち対応するＭＯＳスイッチ回路とアバランシェフォトダイオードからの信号を処理する信号処理部とを電気的に接続する複数の読出しラインをさらに含んでいてもよい。互いに異なる信号出力ユニットに含まれており、かつ、一列に配列されている複数のＭＯＳスイッチ回路は、同一の読出しラインに接続されていてもよい。この場合、読出しラインの数及び信号処理部の数が削減され得る。信号の処理に要する時間が削減と光検出装置のコンパクト化とのバランスが図られる。
【0022】
上記一つの態様において、光検出装置は、互いに時間的に並行して処理を行う複数の信号処理部をさらに備えていてもよい。複数の信号処理部は、互いに異なる読出しラインに接続されていてもよい。この場合、信号の処理に要する時間が削減と光検出装置のコンパクト化とのバランスが図られる。
【0023】
上記一つの態様において、ＭＯＳスイッチ回路は、第一、第二、及び、第三スイッチを含んでいてもよい。第一、第二、及び、第三スイッチは、互いに並列に接続されていてもよい。回路基板は、第一スイッチとアバランシェフォトダイオードからの信号を処理する信号処理部とを電気的に接続する読出しラインをさらに含んでいてもよい。第一、第二、及び、第三スイッチの各々は、第一端子と、第一端子と異なる第二端子とを含んでいてもよい。第一端子は、アバランシェフォトダイオードに接続されていてもよい。第一、第二、及び、第三スイッチの各々は、第一端子と第二端子とが電気的に導通される導通状態と、第一端子と第二端子とが電気的に遮断される遮断状態とを切り換えるように構成されていてもよい。第一スイッチの第二端子は、読出しラインに接続されていてもよい。第二及び第三スイッチの第二端子は、読出しラインに接続されておらず、かつ、互いに電気的に離間していてもよい。このような構成によれば、第一スイッチが導通状態にされた場合に、アバランシェフォトダイオードにブレークダウン電圧以上の電圧を付与すると共に、アバランシェフォトダイオードの第二端子を読出しラインに接続することができる。第二スイッチが導通状態にされた場合に、アバランシェフォトダイオードの第二端子を読出しラインに接続せずに、アバランシェフォトダイオードにブレークダウン電圧以上の電圧を付与し、第三スイッチが導通状態にされた場合に、アバランシェフォトダイオードにブレークダウン電圧よりも小さい電圧を付与することができる。この結果、ブレークダウン電圧以上の電圧がアバランシェフォトダイオードに付与される状態とブレークダウン電圧よりも小さい電圧がアバランシェフォトダイオードに付与される状態との切り換えの際に、リチャージ電流が読出しラインに流れ込むことを抑制することができる。すなわち、画素の動作状態を切り換え可能な構成において、信号処理部にリチャージ電流が流れ込むことが抑制され得る。よって、光検出装置のロバスト性が向上し得る。
【0024】
上記一つの態様において、第一及び第二スイッチは、導通状態においてアバランシェフォトダイオードにブレークダウン電圧以上の電圧が付与されるように構成されていてもよい。第三スイッチは、導通状態においてアバランシェフォトダイオードにブレークダウン電圧より小さい電圧を付与する電位が付与されるように構成されていてもよい。
【0025】
上記一つの態様において、回路基板は、第一、第二、及び、第三スイッチの制御を行うスイッチ制御部をさらに含んでいてもよい。スイッチ制御部は、第一、第二、及び、第三スイッチのうちのいずれか１つを導通状態とし、第一、第二、及び、第三スイッチのうちの残りを遮断状態とするように制御を行ってもよい。この場合、互いに異なるスイッチ間に電流が流れることが抑制される。
【0026】
上記一つの態様において、スイッチ制御部は、アバランシェフォトダイオードから検出信号を読出不可能な状態からアバランシェフォトダイオードから検出信号を読出可能な状態に切り換える際に、第三スイッチ、第二スイッチ、第一スイッチの順に、導通状態となるように制御を行ってもよい。この場合、信号処理部にリチャージ電流が流れ込むことがより確実に抑制され得る。
【0027】
上記一つの態様において、スイッチ制御部は、アバランシェフォトダイオードから検出信号を読出不可能な状態からアバランシェフォトダイオードから検出信号を読出可能な状態に切り換える際に、第三スイッチに対して、導通状態から遮断状態に切り換えるよう指示し、所定時間経過した後に、第二スイッチに対して遮断状態から導通状態に切り換えるように指示してもよい。この場合、第三スイッチの第二端子から第二スイッチの第二端子に電流が流れることがより確実に抑制され得る。
【0028】
上記一つの態様において、スイッチ制御部は、アバランシェフォトダイオードから検出信号を読出不可能な状態からアバランシェフォトダイオードから検出信号を読出可能な状態に切り換える際に、第二スイッチに対して、導通状態から遮断状態に切り換えるよう指示すると同一のタイミングで、第一スイッチに対して、遮断状態から導通状態に切り換えるように指示してもよい。この場合、アバランシェフォトダイオードがフローティング状態となること抑制され、ブレークダウン電圧以上の電圧が安定して、このアバランシェフォトダイオードに付与され得る。
【0029】
上記一つの態様において、第二スイッチの第二端子に付与される電位は、第一スイッチの第二端子に付与される電位と同一であってもよい。この場合、アバランシェフォトダイオードが、さらに安定した状態において、読出しラインに接続され得る。
【0030】
上記一つの態様において、回路基板は、複数のＭＯＳスイッチ回路の各々に制御信号を伝達する複数の制御ラインを含んでいてもよい。光検出基板及び回路基板は、複数の信号出力ユニットを含んでいてもよい。複数の信号出力ユニットの各々は、複数の画素と複数のＭＯＳスイッチ回路とを含むと共に、ＭＯＳスイッチ回路を介して画素からの信号を出力してもよい。複数の制御ラインは、少なくとも一つの第一制御ラインと、少なくとも一つの第二制御ラインと、少なくとも一つの第三制御ラインとを含んでいてもよい。第一制御ラインは、第一スイッチに制御信号を伝達する。第二制御ラインは、第二スイッチに制御信号を伝達する。第三制御ラインは、第三スイッチに制御信号を伝達する。同一の信号出力ユニットに含まれる複数の第一スイッチは、同一の第一制御ラインに接続されていてもよい。同一の信号出力ユニットに含まれる複数の第二スイッチは、同一の第二制御ラインに接続されていてもよい。同一の信号出力ユニットに含まれる複数の第三スイッチは、同一の第三制御ラインに接続されていてもよい。この場合、同一の信号出力ユニットにおいて、一括して、複数のＭＯＳスイッチ回路に接続されている複数の画素の動作状態の切り換えが可能である。
【0031】
上記一つの態様において、互いに異なる信号出力ユニットに含まれる複数の第一スイッチは、互いに異なる第一制御ラインに接続されていてもよい。互いに異なる信号出力ユニットに含まれる複数の第二スイッチは、互いに異なる第二制御ラインに接続されていてもよい。互いに異なる信号出力ユニットに含まれる複数の第三スイッチは、互いに異なる第三制御ラインに接続されていてもよい。この場合、信号出力ユニットごとに、一括して、複数のＭＯＳスイッチ回路に接続されている複数の画素の動作状態の切り換えが可能である。
【0032】
上記一つの態様において、同一の制御ラインに接続されている複数のＭＯＳスイッチ回路は、一列に配列されていてもよい。列ごとに、一括して、複数のＭＯＳスイッチ回路に接続されている複数の画素の動作状態の切り換えが可能である。
【0033】
上記一つの態様において、複数のＭＯＳスイッチ回路は、主面に直交する方向から見て、行列状に配列されていてもよい。互いに異なる信号出力ユニットに含まれており、かつ、一列に配列されている複数のＭＯＳスイッチ回路は、同一の読出しラインに接続されていてもよい。この場合、読出しラインの数及び信号処理部の数が削減され得る。信号の処理に要する時間が削減と光検出装置のコンパクト化とのバランスが図られる。
【0034】
上記一つの態様において、光検出装置は、互いに時間的に並行して処理を行う複数の信号処理部をさらに備えてもよい。複数の信号処理部は、互いに異なる読出しラインに接続されていてもよい。この場合、信号の処理に要する時間が削減と光検出装置のコンパクト化とのバランスが図られる。
【発明の効果】
【0035】
本発明の一つの態様は、画素の動作状態を切り換え可能な構成において、光検出の精度がさらに向上され得る光検出装置を提供できる。
【図面の簡単な説明】
【0036】
【図1】本実施形態における光検出装置の概略構成を示す概略図である。
【図2】光検出装置の概略構成を示す概略図である。
【図3】受光ユニットのブロック図である。
【図4】光検出部及びスイッチアレイ部を説明するための図である。
【図5】光検出装置において検出された検出信号を示す図である。
【図6】受光ユニットの概略平面図である。
【図7】受光ユニットの部分拡大図である。
【図8】受光ユニットの断面図である。
【図10】スイッチアレイ部を制御する制御信号のタイミングチャートである。
【図11】スイッチアレイ部を制御する制御信号のタイミングチャートである。
【図12】比較例の光検出装置における光検出部及びスイッチアレイ部を説明するための図である。
【図13】比較例の光検出装置において検出された検出信号を示す図である。
【図14】（ａ）は比較例の画素構成を示す図であり、（ｂ）は比較例の検出信号を示す図である。
【発明を実施するための形態】
【0037】
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有している要素には、同一符号を用いることとし、重複する説明は省略する。
【0038】
【0039】
光検出装置１は、入射光を検出する。たとえば、光検出装置１は、測定対象物からの光を検出することによって、測定対象物までの距離を測定する。光検出装置１は、たとえば、ライダー（ＬｉＤＡＲ：Light Detection and Ranging）を構成している。光検出装置１は、投光ユニット２と受光ユニット３とレンズＬ１，Ｌ２とを備えている。投光ユニット２は、レーザ光Ｂ１を照射する。投光ユニット２から射出されたレーザ光Ｂ１は、レンズＬ１を透過し、たとえば、対象物Ｔに照射される。対象物Ｔにおいて反射した光は、レンズＬ２を透過し、測定対象光Ｂ２として受光ユニット３に入射する。受光ユニット３は、入射した測定対象光Ｂ２を検出する。受光ユニット３には、測定対象光Ｂ２以外に外乱光Ｂ３が入射する。外乱光Ｂ３は、たとえば、太陽光などの環境光である。
【0040】
図２に示されているように、投光ユニット２は、検出対象領域ＤＡに向けてレーザ光Ｂ１を照射する。対象物Ｔが検出対象領域ＤＡに存在する場合、投光ユニット２から照射されたレーザ光Ｂ１は、対象物Ｔで反射する。検出対象領域ＤＡは、予め任意に設定されており、たとえば矩形状である。
【0041】
投光ユニット２は、たとえば、複数のレーザ光源４とミラー５とを備えている。レーザ光源４は、レーザ光を生成する。レーザ光源４は、生成したレーザ光をミラー５に向けて発する。たとえば、複数のレーザ光源４から発せられたレーザ光のそれぞれは、ミラー５に照射される。ミラー５は、複数のレーザ光源４によって発せられた複数のレーザ光をレーザ光Ｂ１として検出対象領域ＤＡに向けて反射する。ミラー５によって反射され、検出対象領域ＤＡに向けて照射される光は、たとえば、照射方向に直交する平面において、楕円形状を呈する。投光ユニット２は、方向Ｄ１が長手方向であり、方向Ｄ２が短手方向である断面形状のレーザ光を検出対象領域ＤＡに向けて照射する。換言すれば、レーザ光の断面形状では、方向Ｄ１が楕円の長軸方向であり、方向Ｄ２が楕円又は長円の短軸方向である。レーザ光の断面形状は、方向Ｄ１に沿った直線形状であってもよい。ミラー５は、投光ユニット２においてレーザ光を走査する走査部を有している。ミラー５は、たとえば、ガルバノミラー又はＭＥＭＳミラーである。たとえば、投光ユニット２における走査部は、ミラー５以外に、レーザ光Ｂ１の照射方向を変更する機構によって構成されてもよい。
【0042】
投光ユニット２は、たとえば、検出対象領域ＤＡに含まれる照射位置Ｐ１～ＰＮのそれぞれに向けて、レーザ光Ｂ１を照射位置Ｐ１から照射位置ＰＮまで順に照射する。Ｎは、２以上の整数である。レーザ光Ｂ１を照射位置Ｐ１から照射位置ＰＮまで順に照射することによって、投光ユニット２は、レーザ光を方向Ｄ２に沿って走査する。１つの照射位置に向けて照射されるレーザ光Ｂ１は、たとえば、ミラー５の角度が制御されることによって、方向Ｄ１に沿って、検出対象領域ＤＡの端の照射位置から順に異なるタイミングで照射される。
【0043】
投光ユニット２は、不図示の制御部を備えている。投光ユニット２の制御部は、たとえば、ミラー５を駆動制御することにより、投光ユニット２から照射されるレーザ光の照射位置を制御する。投光ユニット２の制御部は、照射位置Ｐ１～ＰＮのうちのいずれかの位置を示す位置情報と、照射を開始する時刻を示す時刻情報と、を受光ユニット３の制御部に送信する。
【0044】
レンズＬ２には、検出対象領域ＤＡにおいて反射した反射光が入射する。レンズＬ２は、入射した反射光を、受光ユニット３に反射光が入射するように集光する。受光ユニット３は、レンズＬ２を介して入射された反射光に応じた複数の受光信号を出力する。光検出装置１では、たとえば、複数の受光信号に基づき、検出対象領域ＤＡを複数の区画に分割した区画領域ごとに、光検出装置１から対象物Ｔの区画領域に存在している部分までの距離が測定される。投光ユニット２から照射されるレーザ光の照射位置Ｐ１～ＰＮは、たとえば、区画領域の位置に合わせて設定される。
【0045】
次に、図３から図４を参照して、光検出装置１が備える受光ユニット３の構成について説明する。図３は、受光ユニット３のブロック図である。図３に示されているように、光検出装置１は、光検出部６と、スイッチアレイ部７と、スイッチ制御部８と、信号処理部９と、読出しライン１０とを含んでいる。
【0046】
光検出部６は、光の入射に応じて検出信号を出力する。光検出部６は、複数のアバランシェフォトダイオード１１及びクエンチング抵抗１２を含んでいる。以下、「アバランシェフォトダイオード」を「ＡＰＤ」という。たとえば、光検出部６は、複数のＡＰＤ１１によって構成された画素Ｇを含んでいる。光検出部６は、複数の画素Ｇを含んでいる。各画素Ｇは、複数のＡＰＤ１１を含んでいる。図４に示されているように、各ＡＰＤ１１は、端子１１ａ，１１ｂを含んでいる。たとえば、端子１１ａはアノードであり、端子１１ｂはカソードである。各画素Ｇにおいて、複数のＡＰＤ１１は、互いに並列に接続されている。複数のＡＰＤ１１は、各ＡＰＤ１１の端子１１ｂが接続された１つの出力端を構成している。各画素Ｇは、光の入射に応じて信号を出力する。各画素Ｇから出力される信号は、光の入射に基づくアナログ信号である。本明細書において、「接続」とは、特に断りがなくとも電気的な導通を意味し、直接的な連結だけでなく、別の部材を介した間接的な連結を含んでいる。「接続されている」には、異なる要素間に別途スイッチなどが設けられることによって、これらの要素間が一時的に電気的に分離されている構成も含んでいる。
【0047】
各ＡＰＤ１１は、ガイガーモードで動作するＡＰＤである。各ＡＰＤ１１は、ブレークダウン電圧以上の電圧が付与されている状態において、光の入射に応じて発生した電子を増倍する。各ＡＰＤ１１は、増倍された電子に基づく信号を、スイッチアレイ部７を介して信号処理部９に出力する。
【0048】
クエンチング抵抗１２は、ＡＰＤ１１をクエンチする。たとえば、クエンチング抵抗１２は、複数のＡＰＤ１１のうち対応するＡＰＤ１１の端子１１ｂに直列に接続されている。各ＡＰＤ１１は、クエンチング抵抗１２を介してスイッチアレイ部７に接続されている。
【0049】
スイッチアレイ部７は、各画素Ｇに含まれる複数のＡＰＤ１１に付与される電位を切り換える。スイッチアレイ部７は、光検出部６の画素Ｇからの検出信号を読出可能な状態と、検出信号を読出不可能な状態とを切り換える。スイッチアレイ部７は、光検出部６から出力された信号を信号処理部９に伝達する。
【0050】
スイッチアレイ部７は、たとえば、複数のＭＯＳスイッチ回路１５を含んでいる。各ＭＯＳスイッチ回路１５は、読出しライン１０に接続されている。ＭＯＳスイッチ回路１５は、複数の画素Ｇのうち対応する画素Ｇに電気的に接続されている。ＭＯＳスイッチ回路１５は、複数の画素Ｇのうち、このＭＯＳスイッチ回路１５に電気的に接続されている画素Ｇの動作状態を切り換える。以下、ＭＯＳスイッチ回路１５に電気的に接続されている画素Ｇを、単に「対応する画素Ｇ」ともいう。「画素の動作状態を切り換える」とは、対応する画素Ｇからの検出信号を読出可能な状態と、対応する画素Ｇからの検出信号を読出不可能な状態とを切り換えることをいう。
【0051】
同一の画素Ｇに含まれる複数のＡＰＤ１１は、同一のＭＯＳスイッチ回路１５に接続されている。互いに異なる画素Ｇに含まれる複数のＡＰＤ１１は、互いに異なるＭＯＳスイッチ回路１５に接続されている。換言すれば、画素ＧとＭＯＳスイッチ回路１５とは、一対一の関係で接続されている。この画素Ｇに含まれる複数のＡＰＤ１１の出力端は、ＭＯＳスイッチ回路１５に接続されている。
【0052】
ＭＯＳスイッチ回路１５は、複数の画素Ｇのうち対応する画素Ｇに対して、この画素Ｇに含まれるＡＰＤ１１から検出信号を読出可能な状態と、この画素Ｇに含まれるＡＰＤ１１から信号を読出不可能な状態とを切り換える。ＭＯＳスイッチ回路１５は、複数の画素Ｇのうち対応する画素Ｇについて、この画素Ｇに含まれる複数のＡＰＤ１１がブレークダウンする状態と、これらのＡＰＤ１１がブレークダウンしない状態とを切り換える。ＭＯＳスイッチ回路１５は、複数の画素Ｇのうち対応する画素Ｇについて、この画素Ｇに含まれる複数のＡＰＤ１１の動作状態をガイガーモードとリニアモードとの間で切り換える。
【0053】
各ＭＯＳスイッチ回路１５は、複数のスイッチ２１，２２，２３を含んでいる。たとえば、各ＭＯＳスイッチ回路１５は、３つのスイッチ２１，２２，２３を含んでいる。各ＭＯＳスイッチ回路１５が含むスイッチの数は、２つであってもよい。スイッチ２１は、第一スイッチである。スイッチ２２は、第二スイッチである。スイッチ２３は、第三スイッチである。各スイッチ２１，２２，２３は、たとえば、ＭＯＳ－ＦＥＴを含んでいる。各ＭＯＳスイッチ回路１５のスイッチ２１，２２，２３は、互いに並列に接続されている。各ＭＯＳスイッチ回路１５のスイッチ２１，２２，２３は、それぞれ、複数の画素Ｇのうち対応する同一の画素Ｇに接続されている。図４に示されているように、各ＭＯＳスイッチ回路１５のスイッチ２１，２２，２３は、それぞれ、複数のＡＰＤ１１のうち対応する同一のＡＰＤ１１の端子１１ｂに接続されている。図４は、１つの画素Ｇに接続されるＭＯＳスイッチ回路１５の構成を示す図である。
【0054】
図４に示されているように、スイッチ２１，２２，２３の各々は、互いに異なる端子２４ａと端子２４ｂとを含んでいる。端子２４ａは、複数のＡＰＤ１１のうち対応するＡＰＤ１１の端子１１ｂに接続されている。スイッチ２１，２２，２３は、各々の端子２４ａと端子２４ｂとが電気的に導通される導通状態と、各々の端子２４ａと端子２４ｂとが電気的に遮断される遮断状態とを切り換えるように構成されている。端子２４ａが第一端子に相当する場合、端子２４ｂが第二端子に相当する。
【0055】
スイッチ２１は、導通状態において、このスイッチ２１に接続されているＡＰＤ１１にブレークダウン電圧以上の電圧が付与されるように構成されている。スイッチ２１は、読出しライン１０に接続されている。スイッチ２１は、読出しライン１０を通して、信号処理部９に接続されている。スイッチ２２は、導通状態において、このスイッチ２２に接続されているＡＰＤ１１にブレークダウン電圧以上の電圧が付与されるように構成されている。
【0056】
たとえば、スイッチ２２の導通状態において当該スイッチ２２に接続されているＡＰＤ１１に付与する電圧は、スイッチ２１の導通状態において当該スイッチ２１に接続されているＡＰＤ１１に付与する電圧と同一である。たとえば、スイッチ２２の端子２４ｂに付与される電位は、スイッチ２１の端子２４ｂに付与される電位と同一である。「同一」は、ノイズ等による誤差の範囲を含んでいる。本実施形態の変形例として、スイッチ２２の導通状態において当該スイッチ２２に接続されているＡＰＤ１１に付与する電圧は、スイッチ２１の導通状態において当該スイッチ２１に接続されているＡＰＤ１１に付与する電圧と同一でなくてもよい。
【0057】
スイッチ２３は、導通状態において、このスイッチ２３に接続されているＡＰＤ１１にブレークダウン電圧よりも小さい電圧が付与されるように構成されている。スイッチ２２及びスイッチ２３は、信号処理部９に接続されていない。スイッチ２２及びスイッチ２３は、固定電位の電極に接続されている。各スイッチ２１，２２，２３の構成の詳細は、後述する。
【0058】
スイッチ制御部８は、スイッチアレイ部７を制御する。スイッチ制御部８は、各ＭＯＳスイッチ回路１５のスイッチ２１，２２，２３の制御を行う。スイッチ制御部８は、スイッチアレイ部７に状態の切り換えを指示する制御信号を、スイッチアレイ部７に出力する。スイッチアレイ部７は、スイッチ制御部８からの制御信号に応じて、ＭＯＳスイッチ回路１５のスイッチ２１，２２，２３の状態を切り換える。
【0059】
たとえば、各ＭＯＳスイッチ回路１５は、スイッチ制御部８からの制御信号に応じて、複数の画素Ｇのうち対応する画素Ｇに関して、画素Ｇの動作状態を切り換える。換言すれば、各ＭＯＳスイッチ回路１５は、制御信号に応じて、当該ＭＯＳスイッチ回路１５に対応する画素Ｇと信号処理部９とが電気的に導通される状態と、当該ＭＯＳスイッチ回路１５に対応する画素Ｇと信号処理部９とが電気的に遮断される状態とを切り換える。各ＭＯＳスイッチ回路１５は、制御信号に応じて、当該ＭＯＳスイッチ回路１５に対応する画素Ｇに含まれる複数のＡＰＤ１１に付与される電位を切り換える。各ＭＯＳスイッチ回路１５は、制御信号に応じて、当該ＭＯＳスイッチ回路１５に対応する画素Ｇに含まれる複数のＡＰＤ１１がブレークダウンする状態と、これらのＡＰＤ１１がブレークダウンしない状態とを切り換える。
【0060】
光検出装置１は、スイッチ制御部８からの制御信号をスイッチアレイ部７に伝達する制御ライン２０をさらに含んでいる。たとえば、光検出装置１は、複数の制御ライン２０を含んでいる。複数の制御ライン２０は、複数のＭＯＳスイッチ回路の各々に制御信号を伝達する。図４に示されているように、複数の制御ライン２０は、制御ライン２０ａ，２０ｂ，２０ｃを含んでいる。制御ライン２０ａは、スイッチ２１に接続されており、スイッチ２１に制御信号を伝達する。制御ライン２０ｂは、スイッチ２２に接続されており、スイッチ２２に制御信号を伝達する。制御ライン２０ｃは、スイッチ２３に接続されており、スイッチ２３に制御信号を伝達する。
【0061】
信号処理部９は、光検出部６における複数のＡＰＤ１１からの検出信号を処理する。信号処理部９は、画素Ｇからの信号を処理する。本実施形態において、１つの信号処理部９は、複数の画素Ｇに接続されている。信号処理部９は、各画素Ｇに対応するスイッチアレイ部７の切り換えに応じて、複数の画素Ｇからの信号を順番に処理する。信号処理部９は、フロントエンド回路１６と、機能部１７と、記憶部１８と、出力部１９とを含んでいる。ＭＯＳスイッチ回路１５と信号処理部９のフロントエンド回路１６とは、ＭＯＳスイッチ回路１５の状態に応じて、読出しライン１０を介して、電気的に接続される。信号処理部９は、ＭＯＳスイッチ回路１５の状態に応じて、読出しライン１０を介して、複数の画素Ｇのうち対応する画素Ｇからの信号を受ける。たとえば、光検出装置１は、互いに時間的に並行して処理を行う複数の信号処理部９を含んでいる。
【0062】
フロントエンド回路１６は、光検出部６から出力された検出信号に対して各種処理を行う。光検出部６からフロントエンド回路１６に入力される検出信号は、アナログ信号である。フロントエンド回路１６は、たとえば、バッファアンプリファイア２６を含んでいる。バッファアンプリファイア２６は、検出信号からノイズを除去する。
【0063】
機能部１７は、検出信号の情報を示す信号を出力する。機能部１７は、検出信号を処理し、目的とする情報に関する信号を出力する。たとえば、機能部１７は、検出信号に基づいて、光検出部６に入射した光のエネルギー量に関する情報を示す信号、及び、光検出部６への光の入射タイミングに関する情報を示す信号を出力する。機能部１７は、コンパレータ２７を含んでいる。コンパレータ２７は、検出信号をアナログ信号からデジタル信号に変換する。たとえば、コンパレータ２７は、フロントエンド回路１６に接続されている。たとえば、コンパレータ２７には、フロントエンド回路１６から出力された検出信号がそのまま入力される。換言すれば、機能部１７は、コンパレータ２７以降の電子部品からなる。
【0064】
コンパレータ２７は、たとえば、図５に示されているように、検出信号ＤＳに対して閾値ＴＨを設定する。上述したように、光検出装置１の複数のＡＰＤ１１は画素Ｇごとに並列に接続されているため、入射する光に応じて検出信号ＤＳの強度が変化する。検出信号ＤＳの強度が閾値ＴＨより大きいか否かを判定することによって、画素Ｇに入射した光が外乱光Ｂ３のみであるか否が判定され得る。図５は、光検出装置１において検出された検出信号を示す図である。
【0065】
記憶部１８は、機能部１７から取得された信号を記憶する。たとえば、記憶部１８は、機能部１７から出力された信号に基づいて、光検出部６に入射した光のエネルギー量に関する情報を記憶する。記憶部１８は、機能部１７から出力された信号に基づいて、光検出部６への光の入射タイミングに関する情報を記憶する。
【0066】
出力部１９は、記憶部１８によって記憶された情報を外部に出力する。出力部１９は、記憶部１８によって記憶された情報を示す信号を外部に出力する。出力部１９は、たとえば、シリアライザを含んでいる。シリアライザは、記憶部１８に記憶された情報をシリアル化した信号を生成する。
【0067】
読出しライン１０は、ＭＯＳスイッチ回路１５と信号処理部９のフロントエンド回路１６とを電気的に接続する。読出しライン１０は、スイッチ２１の端子２４ｂと信号処理部９のフロントエンド回路１６とを電気的に接続する。読出しライン１０は、ＭＯＳスイッチ回路１５の状態に応じて、複数の画素Ｇのうち対応する画素Ｇからの信号を信号処理部９のフロントエンド回路１６に伝達する。
【0068】
図６は、受光ユニット３の概略平面図である。図７は、受光ユニット３の部分拡大図である。図８は、受光ユニット３の断面図である。図９は、図８のＩＸ―ＩＸ線における受光ユニット３の断面図である。図７及び図８に示されている構成において、受光ユニット３は、裏面入射型の半導体光検出装置である。
【0069】
図６及び図７に示されているように、受光ユニット３は、光検出基板４０と、回路基板５０とを備えている。光検出基板４０、及び、回路基板５０の各々は、たとえば、Ｚ軸方向から見て、ＸＹ軸方向に延在する矩形状を呈している。光検出基板４０と回路基板５０とは、互いに接続されている。Ｘ軸、Ｙ軸、及び、Ｚ軸は、互いに交差している。本実施形態において、Ｘ軸、Ｙ軸、及び、Ｚ軸は、互いに直交している。
【0070】
受光ユニット３は、検出光が入射する入射面Ｓを有している。光検出基板４０は、入射面Ｓに相当する主面４０ａを含んでいる。主面４０ａは、Ｘ軸方向及びＹ軸方向に沿っている。主面４０ａは、Ｚ軸方向に直交している。入射面Ｓは、たとえば、ＸＹ軸平面に平行である。入射面Ｓに直交する方向は、Ｚ軸方向に相当する。光検出基板４０及び回路基板５０は、複数の信号出力ユニットＵを含んでいる。複数の信号出力ユニットＵは、入射面Ｓに沿った方向に配列されている。複数の信号出力ユニットＵは、たとえば、Ｙ軸方向に延在する矩形状を呈しており、互いに平行にＸ方向に一列に配列されている。Ｙ軸方向は、図２における方向Ｄ１に一致する。Ｘ軸方向は、図２における方向Ｄ２に一致する。たとえば、複数の信号出力ユニットＵは、Ｚ軸方向から見て、１行３２列で二次元配列されている。本実施形態の変形例において、複数の信号出力ユニットＵは、Ｙ軸方向に配列されていてもよい。複数の信号出力ユニットＵは、行列状に二次元配列されていてもよい。
【0071】
各信号出力ユニットＵは、複数の画素Ｇと複数のＭＯＳスイッチ回路１５とを含んでいる。各信号出力ユニットＵは、ＭＯＳスイッチ回路１５を介して画素Ｇからの信号を出力する。複数の画素Ｇは、規則的な間隔で配列されている。複数の画素Ｇは、Ｘ軸方向とＹ軸方向との少なくとも一方に配列されている。
【0072】
図６に示されている構成において、各信号出力ユニットＵにおいて、複数の画素Ｇは、Ｙ軸方向に一列に配列されている。たとえば、複数の画素Ｇは、Ｚ軸方向から見て、各信号出力ユニットＵにおいて、３２行１列で二次元配列されている。本実施形態の変形例において、複数の信号出力ユニットＵにおいて、複数の画素Ｇは、Ｘ軸方向に配列されていてもよい。複数の画素Ｇは、各信号出力ユニットＵにおいて、行列状に二次元配列されていてもよい。さらに換言すれば、各信号出力ユニットＵは、Ｘ軸方向に配列されている複数の画素列を含んでいてもよい。この場合、各画素列において、複数の画素ＧがＹ軸方向に配列される。
【0073】
本実施形態において、受光ユニット３は、信号出力ユニットＵごとに互いに異なるタイミングで光検出を行う。１つの信号出力ユニットＵに含まれる複数の画素Ｇは、たとえば、同一のタイミングで光検出を行う。本実施形態の変形例として、受光ユニット３は、任意に組み合わされた複数の信号出力ユニットＵごとに互いに異なるタイミングで光検出を行ってもよい。この変形例において、たとえば、組み合わされた複数の信号出力ユニットＵに含まれる複数の画素Ｇは、同一のタイミングで光検出を行う。受光ユニット３は、全ての信号出力ユニットＵにおいて同一のタイミングで光検出を行ってもよい。
【0074】
各信号出力ユニットＵは、少なくとも光検出部６とスイッチアレイ部７とを含んでいる。複数の画素Ｇは、図６及び図７に示されているように、Ｚ軸方向から見て、行列状に二次元配列されている。複数のＭＯＳスイッチ回路１５は、図７に示されているように、Ｚ軸方向から見て、行列状に二次元配列されている。受光ユニット３において、各画素Ｇと画素Ｇに対応するＭＯＳスイッチ回路１５とは、Ｚ軸方向から見て、矩形状を呈する１つの領域に配置されている。Ｚ軸方向から見て、互いに対応する画素ＧとＭＯＳスイッチ回路１５とのセットが、受光ユニット３においてＸＹ軸方向に二次元配列されている。
【0075】
各画素Ｇは、画素領域αに設けられている。図６及び図７において、理解を容易にするため、互いに隣り合う画素領域αは、互いに離間するように示されている。しかし、実際には、互いに隣り合う画素領域αは接していてもよい。画素領域αは、Ｚ軸方向から見て、画素Ｇが占める領域である。換言すれば、画素領域αは、Ｚ軸方向から見て、画素Ｇに含まれる複数のＡＰＤ１１が占める領域である。画素領域αは、Ｚ軸方向から見て、各画素Ｇに含まれる全てのＡＰＤ１１のうち外周に位置している複数のＡＰＤ１１の縁によって画定されている。
【0076】
回路基板５０は、上述した読出しライン１０と制御ライン２０とを含んでいる。読出しライン１０は、接続されている複数の画素Ｇからの検出信号を信号処理部９に伝達する。制御ライン２０は、スイッチ制御部８からの制御信号をスイッチアレイ部７に伝達する。
【0077】
たとえば、回路基板５０は、図６に示されているように、Ｘ軸方向に延在する複数の読出しライン１０を含んでいる。各読出しライン１０は、複数のＭＯＳスイッチ回路１５のうち対応するＭＯＳスイッチ回路１５と信号処理部９とを電気的に接続する。各読出しライン１０は、互いに異なる信号出力ユニットＵの複数の画素Ｇに電気的に接続されている。各読出しライン１０は、Ｘ軸方向に配列されている複数の画素Ｇに対応する複数のＭＯＳスイッチ回路１５に接続されている。互いに異なる信号出力ユニットＵに含まれており、かつ、一列に配列されている複数のＭＯＳスイッチ回路１５は、同一の読出しライン１０に接続されている。換言すれば、Ｘ軸方向に配列されている複数のＭＯＳスイッチ回路１５は、同一の読出しライン１０に接続されている。複数の信号処理部９は、互いに異なる読出しライン１０に接続されている。
【0078】
各読出しライン１０は、Ｘ軸方向に配列されている複数の画素Ｇに対応するスイッチ２１の端子２４ｂに接続されている。複数の信号出力ユニットＵが１行３２列で配列されている場合、各読出しライン１０は、３２個の画素Ｇに電気的に接続されている。光検出装置１は、複数の読出しライン１０のうち対応する読出しライン１０に接続されている複数の信号処理部９を含んでいる。読出しライン１０と信号処理部９とは、一対一の関係で接続されている。複数の画素Ｇが各信号出力ユニットＵにおいて３２行１列で二次元配列されている場合、光検出装置１は３２個の読出しライン１０と３２個の信号処理部９とを含んでいる。
【0079】
たとえば、回路基板５０は、図６に示されているように、各信号出力ユニットＵ内の複数の画素Ｇの配列方向に沿って延在する複数の制御ライン２０を含んでいる。同一の信号出力ユニットＵに含まれる複数のＭＯＳスイッチ回路１５は、同一の制御ライン２０に接続される。互いに異なる信号出力ユニットＵに含まれる複数のＭＯＳスイッチ回路１５は、互いに異なる制御ライン２０に接続されている。同一の制御ライン２０に接続されている複数のＭＯＳスイッチ回路１５は、一列に配列されている。同一の制御ライン２０ａ、同一の制御ライン２０ｂ、及び、同一の制御ライン２０ｃに接続されている複数のＭＯＳスイッチ回路１５は、一列に配列されている。
【0080】
たとえば、複数の制御ライン２０は、図６に示されているように、信号出力ユニットＵごとに３本の制御ライン２０ａ，２０ｂ，２０ｃを含んでいる。制御ライン２０ａは、各信号出力ユニットＵ内の複数のスイッチ２１に接続されており、各スイッチ２１に制御信号を伝達する。制御ライン２０ｂは、各信号出力ユニットＵ内の複数のスイッチ２２に接続されており、各スイッチ２２に制御信号を伝達する。制御ライン２０ｃは、各信号出力ユニットＵ内の複数のスイッチ２３に接続されており、各スイッチ２３に制御信号を伝達する。制御ライン２０ａは、第一制御ラインに相当する。制御ライン２０ｂは、第二制御ラインに相当する。制御ライン２０ｃは、第三制御ラインに相当する。
【0081】
たとえば、同一の信号出力ユニットＵに含まれる複数のスイッチ２１は、同一の制御ライン２０ａに接続されている。同一の信号出力ユニットＵに含まれる複数のスイッチ２２は、同一の制御ライン２０ｂに接続されている。同一の信号出力ユニットＵに含まれる複数のスイッチ２３は、同一の制御ライン２０ｃに接続されている。
【0082】
たとえば、各制御ライン２０ａ，２０ｂ，２０ｃは、Ｙ軸方向に延在している。各制御ライン２０ａ，２０ｂ，２０ｃは、Ｙ軸方向に配列されている複数の画素Ｇに対応する複数のＭＯＳスイッチ回路１５に接続されている。制御ライン２０ａは、Ｙ軸方向に配列されている複数の画素Ｇに対応する複数のスイッチ２１の制御端子に接続されている。制御ライン２０ｂは、Ｙ軸方向に配列されている複数の画素Ｇに対応する複数のスイッチ２２の制御端子に接続されている。制御ライン２０ｃは、Ｙ軸方向に配列されている複数の画素Ｇに対応する複数のスイッチ２３の制御端子に接続されている。
【0083】
たとえば、スイッチ制御部８によるスイッチ２１，２２，２３の状態の切り換えによって、複数の画素Ｇからの検出信号が、列ごとに複数の信号処理部９に複数の読出しライン１０を介して出力される。複数の信号処理部９は、複数の読出しライン１０を介して取得された検出信号を並行して処理する。換言すれば、同一の信号出力ユニットＵに含まれる複数の画素Ｇからの検出信号が、複数の信号処理部９において時間的に並行に処理される。複数の信号処理部９は、信号出力ユニットＵごとに信号を処理する。
【0084】
各ＡＰＤ１１は、図７に示されているように、アクティブエリア１３を含んでいる。アクティブエリア１３は、光検出基板４０に含まれる半導体基板の主面において、第一導電型の半導体領域に囲まれている第二導電型の半導体層である。アクティブエリア１３は、第一導電型の半導体領域によって画定されている。アクティブエリア１３は、不純物がドープされることによって形成されている。第一導電型はたとえばＮ型であり、第二導電型はたとえばＰ型である。本実施形態の変形例として、第一導電型がＰ型であり、第二導電型がＮ型であってもよい。
【0085】
たとえば、各画素Ｇは、二次元配列された複数のアクティブエリア１３を含んでいる。図７に示されている構成において、各アクティブエリア１３は、Ｚ軸方向から見て、正方形状である。各アクティブエリア１３は、Ｚ軸方向から見て、円形状又は長方形状であってもよい。図７に示されている構成において、各画素Ｇは、Ｚ軸方向から見て正方行列で配列されたアクティブエリア１３を含んでいる。本実施形態の変形例として、各画素Ｇは、一列に配列された複数のアクティブエリア１３を含んでいてもよい。
【0086】
Ｚ軸方向から見て、各アクティブエリア１３の面積は、たとえば、２μｍ２以上６４０μｍ２以下である。「アクティブエリアの面積」とは、アクティブエリアの投影面積である。「投影面積」とは、対象物のみを取り出して所定方向の平行な光によってこの対象物を照らしたと仮定した場合に、上記所定方向に直交する面にできると想定される当該対象物の影の面積を意味する。たとえば、Ｚ軸方向に見たアクティブエリア１３の投影面積は、このアクティブエリア１３のみを取り出してＺ軸方向の平行な光によって、このアクティブエリア１３を照らしたと仮定した場合に、Ｚ軸方向に直交する面にできると想定されるアクティブエリア１３の影の面積である。
【0087】
ＡＰＤ１１の縁は、アクティブエリア１３の位置によって決定される。ＡＰＤ１１の縁は、たとえば、Ｚ軸方向から見て、互いに隣り合うアクティブエリア１３の縁から等距離に位置する。最も端に位置するＡＰＤ１１の縁は、たとえば、Ｚ軸方向から見て、互いに隣り合うアクティブエリア１３の縁間の距離の半分の距離だけ、アクティブエリア１３の縁から離れて位置する。
【0088】
各画素Ｇは、複数の受光領域Ｒを含んでいる。複数のＡＰＤ１１の各々が、受光領域Ｒを形成している。受光領域Ｒは、ＡＰＤ１１の動作時において、この受光領域Ｒを形成するＡＰＤ１１のアクティブエリア１３から拡がる空乏層のうち、検出光が入射し得る領域である。したがって、遮光部材によって入射面が制限されている場合、受光領域Ｒは、空乏層よりも狭い。換言すれば、各ＡＰＤ１１の受光領域Ｒは、ＡＰＤ１１によって検出される検出光が電子と正孔とに変換される領域である。さらに換言すれば、各ＡＰＤ１１の受光領域Ｒは、各ＡＰＤ１１において入射光を検出可能な領域である。受光ユニット３は、各受光領域Ｒに入射した光を検出する。たとえば、各画素Ｇは、二次元配列された複数の受光領域Ｒを含んでいる。各受光領域Ｒは、各アクティブエリア１３に対応して位置する。各受光領域Ｒは、たとえば、Ｚ軸方向から見て、上述したＡＰＤ１１の縁によって画定される領域と一致する。Ｚ軸方向から見て、各ＡＰＤ１１の受光領域Ｒの面積は、たとえば、５ｍ２以上６５０μｍ２以下である。「各ＡＰＤの受光領域の面積」とは、各ＡＰＤの受光領域の投影面積である。本実施形態において、各ＡＰＤ１１の受光領域Ｒの面積は、各アクティブエリア１３の面積よりも大きい。
【0089】
図７に示されている構成において、各画素領域αは、Ｚ軸方向から見て、正方形状を呈している。各画素領域αは、Ｚ軸方向から見て、長方形状であってもよい。画素領域αは、Ｙ軸方向の幅Ｗ１がＸ軸方向の幅Ｗ１よりも大きくてもよい。この場合、たとえば、Ｙ軸方向の幅Ｗ１が画素領域αの最大幅であり、Ｘ軸方向の幅Ｗ１が画素領域αの最小幅であってもよい。
【0090】
複数の画素Ｇは、Ｘ軸方向とＹ軸方向との少なくとも一方に一定のピッチＷ２で配列されている。画素Ｇの最小のピッチは、たとえば、Ｚ軸方向から見た場合における受光領域Ｒの最大幅の２倍よりも大きい。本明細書において、「画素のピッチ」とは、Ｚ軸方向から見た場合における、互いに隣り合う画素の中心間の距離である。「画素の中心」は、Ｚ軸方向から見た場合における画素の幾何中心である。「Ｚ軸方向から見た場合における受光領域の最大幅」は、Ｚ軸方向から見た場合において受光領域の最も長い幅の値を意味する。
【0091】
複数の画素Ｇは、たとえば、Ｘ軸方向とＹ軸方向とにおいて同一のピッチＷ２で配列されている。本実施形態の変形例として、複数の画素Ｇは、たとえば、Ｘ軸方向とＹ軸方向とにおいて互いに異なるピッチＷ２で配列されていてもよい。たとえば、Ｙ軸方向のピッチＷ２がＸ軸方向のピッチＷ２よりも小さくてもよい。この場合、たとえば、Ｙ軸方向のピッチＷ２が画素Ｇの最小のピッチであり、Ｘ軸方向のピッチＷ２が画素の最大のピッチであってもよい。
【0092】
各画素Ｇに含まれているＡＰＤ１１は、Ｘ軸方向とＹ軸方向との少なくとも一方に一定のピッチＷ３で配列されている。本明細書において、「ＡＰＤのピッチ」とは、Ｚ軸方向から見た場合における、互いに隣り合うＡＰＤの中心間の距離である。「ＡＰＤの中心」は、Ｚ軸方向から見た場合におけるＡＰＤの幾何中心である。ＡＰＤ１１の中心は、たとえば、Ｚ軸方向から見た場合におけるアクティブエリア１３の幾何中心である。ＡＰＤ１１の中心は、たとえば、Ｚ軸方向から見た場合における受光領域Ｒの幾何中心であってもよい。
【0093】
複数のＡＰＤ１１は、たとえば、Ｘ軸方向とＹ軸方向とにおいて同一のピッチＷ３で配列されている。本実施形態の変形例として、複数のＡＰＤ１１は、たとえば、Ｘ軸方向とＹ軸方向とにおいて互いに異なるピッチＷ３で配列されていてもよい。たとえば、Ｙ軸方向のピッチＷ３がＸ軸方向のピッチＷ３よりも小さくてもよい。この場合、たとえば、Ｙ軸方向のピッチＷ３がＡＰＤ１１の最小のピッチであり、Ｘ軸方向のピッチＷ３が画素の最大のピッチであってもよい。
【0094】
各ＭＯＳスイッチ回路１５は、ＭＯＳスイッチ回路領域βに設けられている。ＭＯＳスイッチ回路領域βは、ＭＯＳスイッチ回路１５が占める領域である。換言すれば、ＭＯＳスイッチ回路領域βは、Ｚ軸方向から見て、ＭＯＳスイッチ回路１５に含まれる複数のスイッチ２１，２２，２３が占める領域である。ＭＯＳスイッチ回路領域βは、Ｚ軸方向から見て、各ＭＯＳスイッチ回路１５に含まれる全てのスイッチ２１，２２，２３のうち外周に位置している複数のスイッチ２１，２２，２３の縁によって画定されている。スイッチ２１，２２，２３の縁とは、各スイッチを構成するウェルの縁である。
【0095】
ＭＯＳスイッチ回路領域βは、たとえば、長方形状を呈している。ＭＯＳスイッチ回路領域βは、正方形状又は円形状を呈していてもよい。たとえば、ＭＯＳスイッチ回路領域βの最大の幅Ｗ４は、画素領域αの最大の幅Ｗ１よりも小さい。たとえば、ＭＯＳスイッチ回路領域βの最小の幅Ｗ５は、画素領域αの最小の幅Ｗ１よりも小さい。たとえば、ＭＯＳスイッチ回路領域βの最大の幅Ｗ４は、画素Ｇの最小のピッチＷ２よりも小さい。たとえば、ＭＯＳスイッチ回路領域βの最小の幅Ｗ５は、画素Ｇの最小のピッチＷ２よりも小さい。Ｚ軸方向から見て、各ＭＯＳスイッチ回路領域βの面積は、たとえば、１０００μｍ２以上である。各ＭＯＳスイッチ回路領域βに含まれる各スイッチ２１，２２，２３は、たとえば、３．３Ｖよりも大きい耐圧を有している。「ＭＯＳスイッチ回路領域の面積」とは、ＭＯＳスイッチ回路領域の投影面積である。
【0096】
ＭＯＳスイッチ回路領域βは、Ｚ軸方向から見て、このＭＯＳスイッチ回路領域βのＭＯＳスイッチ回路１５に対応する画素Ｇが占める画素領域αと重なっている。本明細書において、「重なっている」とは、少なくとも一部が重なっている場合を含んでおり、重なっていない部分を含んでいてもよい。たとえば、ＭＯＳスイッチ回路領域βは、Ｚ軸方向から見て、複数の画素Ｇのうち対応する画素Ｇの画素領域α内に位置している。
【0097】
Ｚ軸方向から見て、ＭＯＳスイッチ回路領域βの面積は、このＭＯＳスイッチ回路領域βに重なっている画素領域αに形成されている１つの受光領域Ｒの面積よりも大きい。ＭＯＳスイッチ回路領域βは、Ｚ軸方向から見て、このＭＯＳスイッチ回路領域βに重なっている画素領域αに形成される複数の受光領域Ｒと重なっている。したがって、Ｚ軸方向から見て、ＭＯＳスイッチ回路領域βの面積は、このＭＯＳスイッチ回路領域βに重なっている画素領域αに形成されている１つのアクティブエリア１３の面積よりも大きい。ＭＯＳスイッチ回路領域βは、Ｚ軸方向から見て、このＭＯＳスイッチ回路領域βに重なっている画素領域αに形成される複数のアクティブエリア１３と重なっている。
【0098】
Ｚ軸方向から見て、ＭＯＳスイッチ回路領域βの面積は、画素領域の面積以下である。「画素領域の面積」とは、画素領域の投影面積である。たとえば、Ｚ軸方向から見て、ＭＯＳスイッチ回路領域βの面積は、このＭＯＳスイッチ回路領域βに重なっている画素領域αの面積よりも小さい。
【0099】
たとえば、Ｚ軸方向から見て、１つのＭＯＳスイッチ回路１５に含まれる複数のスイッチ２１，２２，２３の面積の合計は、このＭＯＳスイッチ回路１５に接続されている１つのＡＰＤ１１の受光領域Ｒの面積よりも大きい。「スイッチの面積」とは、スイッチの投影面積である。たとえば、Ｚ軸方向から見て、１つのＭＯＳスイッチ回路１５に含まれる複数のスイッチ２１，２２，２３の面積の合計は、このＭＯＳスイッチ回路１５が占めるＭＯＳスイッチ回路領域βに重なっている画素領域αの面積よりも小さい。
【0100】
Ｚ軸方向から見て、ＭＯＳスイッチ回路領域βの面積は、このＭＯＳスイッチ回路領域βに重なっている画素Ｇに含まれる複数のＡＰＤ１１のピッチＷ３を２乗した値よりも大きい。「ＡＰＤ１１のピッチＷ３を２乗した値」は、ピッチＷ３を一辺とする正方形の面積に相当する。本実施形態の変形例として、画素Ｇに含まれる複数のＡＰＤ１１がＸ軸方向とＹ軸方向とにおいて互いに異なるピッチＷ３で配列されている場合、「ピッチＷ３を２乗した値」とは、Ｙ軸方向のピッチＷ３とＸ軸方向のピッチＷ３とのうち大きい方のピッチＷ３を２乗した値に相当する。
【0101】
本実施形態の変形例として、画素Ｇに含まれる複数のＡＰＤ１１がＸ軸方向とＹ軸方向とにおいて互いに異なるピッチＷ３で配列されている場合、ＭＯＳスイッチ回路領域βの面積は、Ｙ軸方向のピッチＷ３とＸ軸方向のピッチＷ３とを乗じた値よりも大きくてもよい。「Ｙ軸方向のピッチＷ３とＸ軸方向のピッチＷ３とを乗じた値」は、比較対象のＭＯＳスイッチ回路領域βに重なっている画素Ｇに含まれる複数のＡＰＤ１１について、Ｙ軸方向のピッチＷ３とＸ軸方向のピッチＷ３とをそれぞれ、長辺及び短辺とする矩形の面積に相当する。
【0102】
図８及び図９に示されている構成において、受光ユニット３は、光検出基板４０と回路基板５０との間に配置された複数のバンプ電極Ｂをさらに備えている。光検出基板４０と回路基板５０とは、複数のバンプ電極Ｂによって物理的かつ電気的に接続されている。たとえば、光検出基板４０と回路基板５０との対向方向は、Ｚ軸方向に相当する。各バンプ電極Ｂは、複数の画素Ｇのうち対応する画素Ｇに接続されている。複数のバンプ電極Ｂと複数の画素Ｇは、一対一の関係で互いに接続されている。バンプ電極Ｂは、このバンプ電極Ｂに対応する画素Ｇが含んでいる複数のＡＰＤ１１とＭＯＳスイッチ回路１５とを電気的に接続している。たとえば、バンプ電極Ｂは、Ｚ軸方向から見て、このバンプ電極Ｂに画素Ｇが含んでいる複数のＡＰＤ１１のうちの１つの受光領域Ｒ内に配置されている。たとえば、バンプ電極Ｂは、Ｚ軸方向から見て、このバンプ電極Ｂに対応する画素Ｇの画素領域α内に配置されている。換言すれば、本実施形態において、受光領域Ｒ及び画素領域αは、Ｚ軸方向から見て、バンプ電極Ｂよりも大きい。本実施形態の変形例として、受光領域Ｒは、Ｚ軸方向から見て、バンプ電極Ｂよりも小さくてもよい。
【0103】
光検出基板４０は、たとえば、上述した主面４０ａに対向する主面４０ｂをさらに有している。主面４０ａ及び主面４０ｂは、たとえば、ＸＹ軸平面に平行である。複数の画素Ｇは、主面４０ａに沿った方向に配列されている。複数のＡＰＤ１１は、複数の画素Ｇのうち対応する画素Ｇが占める画素領域αにおいて、主面４０ａに沿った方向に配列された複数の受光領域Ｒを形成している。主面４０ａに入射した光が、受光領域Ｒへ導かれる。
【0104】
光検出基板４０は、上述した光検出部６を含んでいる。光検出基板４０は、平面視で矩形状を呈している半導体基板４５を含んでいる。半導体基板４５は、化合物半導体からなる。半導体基板４５は、Ｓｉ、ＩｎＰ、ＩｎＧａＡＳＰ、ＩｎＧａＡＳ、ＧａＡＳ、ＩｎＧａＡＳ、ＡｌＧａＡＳ、及び、ＩｎＡｌＧａＡＳから選択された少なくとも一つを含んでいる。半導体基板４５は、たとえば、Ｎ型の半導体基板である。本実施形態の変形例として、半導体基板４５は、たとえば、Ｐ型の半導体基板であってもよい。
【0105】
半導体基板４５は、複数のＡＰＤ１１を含んでいる。複数のＡＰＤ１１は、たとえば、半導体基板４５において、ＸＹ軸方向に二次元配列されている。図８及び図９に示されている構成において、各ＡＰＤ１１は、主面４０ｂ側にアクティブエリア１３を含んでいる。アクティブエリア１３は、たとえば、主面４０ｂ側から半導体基板４５に不純物がドープされることによって形成される。アクティブエリア１３は、たとえば、Ｐ型である。
【0106】
各画素Ｇに含まれる複数のＡＰＤ１１は、互いに電気的に並列に接続されている。各ＡＰＤ１１の端子１１ｂは、バンプ電極Ｂを介して回路基板５０に接続されている。各ＡＰＤ１１は、ブレークダウン電圧以上の電圧が付与されている状態において、受光領域Ｒへの光の入射に応じて検出信号を回路基板５０に出力する。
【0107】
光検出基板４０は、電極層４１と、電極パッド４２と、パッシベーション層４３とをさらに備えている。同一の画素Ｇに含まれる複数のＡＰＤ１１は、半導体基板４５の主面４０ｂ側において、電極層４１に接続されている。半導体基板４５の主面４０ｂ側は、電極層４１及びパッシベーション層４３によって覆われている。複数の画素Ｇの各々に含まれる複数のＡＰＤ１１は、電極層４１によって、互いに並列に接続されている。電極層４１には、電極パッド４２が接続されている。電極層４１は、電極パッド４２が設けられている部分を除いて、パッシベーション層４３によって覆われている。電極パッド４２の少なくとも一部は、パッシベーション層４３から露出している。パッシベーション層４３は、たとえば、絶縁層である。パッシベーション層４３は、たとえば、シリコン酸化膜を含んでいる。
【0108】
電極パッド４２は、パッシベーション層４３から露出している部分において、バンプ電極Ｂと接合されている。各画素Ｇに含まれる複数のＡＰＤ１１は、電極層４１と電極パッド４２とを通して、対応する１つのバンプ電極Ｂに接続されている。同一の画素Ｇに含まれる複数のＡＰＤ１１は、同一の電極層４１と同一の電極パッド４２とを通して、同一のバンプ電極Ｂに接続されている。互いに異なる画素Ｇに含まれる複数のＡＰＤ１１は、互いに異なる電極層４１と互いに異なる電極パッド４２とを通して、互いに異なる１つのバンプ電極Ｂに接続されている。換言すれば、画素Ｇとバンプ電極Ｂとは、一対一の関係で接続されている。
【0109】
回路基板５０は、たとえば、互いに対向する主面５０ａと主面５０ｂとを有している。回路基板５０は、平面視で矩形形状を呈している。光検出基板４０は、回路基板５０に接続されている。主面５０ａと主面４０ｂとが対向している。光検出基板４０及び回路基板５０の各主面と平行な面がＸＹ軸平面に相当し、各主面に直交する方向がＺ軸方向に相当する。
【0110】
回路基板５０は、上述したスイッチアレイ部７と、スイッチ制御部８と、信号処理部９とを含んでいる。少なくともスイッチアレイ部７は、Ｚ軸方向から見て、光検出基板４０の縁によって画定される領域内に配置されている。少なくともスイッチアレイ部７は、Ｚ軸方向から見て、主面４０ａと重なる領域に配置される。本実施形態の変形例として、信号処理部９は、光検出基板４０及び回路基板５０と別体で構成された基板に含まれていてもよい。この変形例において、信号処理部９が含まれる基板と回路基板５０とは、ワイヤボンディングによって互いに電気的に接続されてもよい。
【0111】
スイッチアレイ部７と、スイッチ制御部８と、信号処理部９との一部又は全体は、集積回路によって構成されている。この集積回路は、たとえば、ＡＳＩＣ（Application Specific Integrated Circuit）又はＦＰＧＡ（Field Programmable Gate Array）を含む。回路基板５０は、これらのハードウェアと、プログラム等のソフトウェアとにより構成されている。
【0112】
スイッチアレイ部７は、上述したように複数のＭＯＳスイッチ回路１５を含んでいる。複数のＭＯＳスイッチ回路１５は、入射面Ｓに沿った方向に配列されている。複数のＭＯＳスイッチ回路１５は、それぞれに対応する画素Ｇに電気的に接続されている。受光領域Ｒを形成する各ＡＰＤ１１は、複数のＭＯＳスイッチ回路１５うち対応するＭＯＳスイッチ回路１５に接続されている。たとえば、同一の画素Ｇに含まれる複数のＡＰＤ１１は、同一のバンプ電極Ｂを介して、同一のＭＯＳスイッチ回路１５に接続されている。互いに異なる画素Ｇに含まれる複数のＡＰＤ１１は、たとえば、互いに異なるバンプ電極Ｂを通して、互いに異なるＭＯＳスイッチ回路１５に接続されている。各ＭＯＳスイッチ回路１５は、複数のスイッチ２１，２２，２３を含んでいる。図８及び図９には、回路基板５０のうち、スイッチアレイ部７が示されている。図８及び図９には、スイッチ２１及びスイッチ２２のみが示されている。
【0113】
回路基板５０は、図８及び図９に示されているように、シリコン基板５１と、シリコン基板５１上に積層された配線層５２と、配線層５２上に積層されたパッシベーション層５３とを含んでいる。スイッチアレイ部７は、シリコン基板５１及び配線層５２によって構成されている。シリコン基板５１は、複数のＭＯＳスイッチ回路１５を形成する複数のウェル６０を含んでいる。各ウェル６０には、ドレイン６１とソース６２とが形成されている。配線層５２は、複数の電極パッド５４、複数のビア５５，５６、互いに異なる層に配置された複数のメタル層５７，５８、及び、絶縁層５９を含んでいる。配線層５２は、さらに、複数のＭＯＳスイッチ回路１５を形成する不図示のゲートを含んでいる。配線層５２は、さらに、複数の読出しライン１０を含んでいる。
【0114】
配線層５２は、電極パッド５４が設けられている部分を除いて、パッシベーション層５３によって覆われている。電極パッド５４の少なくとも一部は、パッシベーション層５３から露出している。パッシベーション層５３は、たとえば、絶縁層である。パッシベーション層５３は、たとえば、シリコン酸化膜である。
【0115】
電極パッド５４は、主面５０ａ側において、ＭＯＳスイッチ回路１５ごとに形成されており、バンプ電極Ｂを通して光検出基板４０の電極パッド４２と接続されている。複数の電極パッド５４は、主面５０ａ側で二次元配列されている。各電極パッド５４は、バンプ電極Ｂを通して接続されている画素Ｇと重なるように配置されている。
【0116】
複数のビア５５は、絶縁層５９を貫通して形成され、電極パッド５４と複数のメタル層５７とスイッチ２１，２２，２３の端子２４ａとを接続している。複数のビア５６は、絶縁層５９を貫通して形成され、メタル層５８とスイッチ２１，２２，２３の端子２４ｂとを接続している。ＭＯＳスイッチ回路１５には、ｎ型ＭＯＳトランジスタ又はｐ型ＭＯＳトランジスタが用いられる。
【0117】
たとえば、電極パッド５４は、ＡＰＤ１１のカソードに接続されている。ＭＯＳスイッチ回路１５には、ｐ型ＭＯＳトランジスタが用いられる。この場合、ドレイン６１はスイッチ２１，２２，２３の端子２４ａに相当し、ソース６２はスイッチ２１，２２，２３の端子２４ｂに相当する。この場合、複数のビア５５は、絶縁層５９を貫通して形成され、電極パッド５４と複数のメタル層５７とドレイン６１とを接続している。したがって、各画素Ｇは、電極パッド４２、バンプ電極Ｂ、電極パッド５４、複数のビア５５、複数のメタル層５７を介して、複数のドレイン６１のうち対応するドレイン６１に接続されている。各画素Ｇは、当該画素Ｇに対応するＭＯＳスイッチ回路１５のドレイン６１に接続されている。複数のビア５６は、絶縁層５９を貫通して形成され、メタル層５８とソース６２とを接続している。メタル層５８は、ビア５６を通して、スイッチ２１，２２，２３のうち対応するスイッチのソース６２に接続されている。
【0118】
スイッチ２１の端子２４ｂは、メタル層５８とビア５６とを通して、複数の読出しライン１０のうち対応する読出しライン１０に接続されている。スイッチ２２及びスイッチ２３の端子２４ｂは、読出しライン１０に接続されていない。スイッチ２１、スイッチ２２、及び、スイッチ２３の端子２４ｂは、互いに電気的に離間している。換言すれば、スイッチ２１、スイッチ２２、及び、スイッチ２３の端子２４ｂは、互いに絶縁されている。スイッチ２２の端子２４ｂ、及び、スイッチ２３の端子２４ｂは、それぞれ、メタル層５８を介して、不図示の互いに異なる電極に接続されている。たとえば、光検出装置１の複数の画素Ｇに接続されているスイッチ２２の端子２４ｂは、メタル層５８を介して共通の電極に接続されている。たとえば、光検出装置１の複数の画素Ｇに接続されているスイッチ２３の端子２４ｂは、メタル層５８を介して共通の電極に接続されている。
【0119】
図８及び図９に示されている構成において、読出しライン１０は、メタル層５８及びビア５６を通して接続されているソース６２と信号処理部９のフロントエンド回路１６とを電気的に接続する。信号処理部９は、たとえば、ＭＯＳスイッチ回路１５のゲートに閾値以上の電位が付与されることによって、読出しライン１０を介して、このＭＯＳスイッチ回路１５に接続されている画素Ｇからの信号を受ける。
【0120】
図６に示されているように、回路基板５０は、さらにポート部６７を含んでいる。ポート部６７は、複数の電極を含んでいる。ポート部６７には、不図示の電源部が接続されている。ポート部６７には、電源部から電圧が付与される。電源部は、受光ユニット３に含まれていてもよいし、受光ユニット３の外部に設けられていてもよい。光検出基板４０及び回路基板５０は、ポート部６７に付与された電圧に応じて動作する。ポート部６７に付与された電圧によって、各ＡＰＤ１１及び各スイッチ２１，２２，２３が動作する。回路基板５０は、信号処理部９によって処理された信号をポート部６７から回路基板５０の外部に出力する。本実施形態において、ポート部６７は、１つの領域に集約されている。Ｘ軸方向において、入射面Ｓとポート部６７とが配列されている。たとえば、入射面Ｓが矩形状である場合、ポート部６７は、入射面Ｓの一辺に沿って配置されていてもよい。本実施形態の変形例として、ポート部６７は、互いに離間した複数の領域に設けられていてもよい。この変形例において、入射面Ｓが矩形状である場合、ポート部６７は、入射面Ｓの二辺、三辺、又は四辺のそれぞれに沿って配置されていてもよい。
【0121】
次に、図１０及び図１１を参照して、本実施形態におけるスイッチアレイ部７及びスイッチ制御部８の動作の一例についてより詳細に説明する。図１０及び図１１は、スイッチアレイ部７を制御する制御信号のタイミングチャートである。
【0122】
スイッチ制御部８は、各画素Ｇに対応するＭＯＳスイッチ回路１５の制御によって、光を検出する位置に配置されている画素Ｇの動作状態を、検出信号を読出可能な状態に設定し、それ以外の画素Ｇの動作状態を、検出信号を読出不可能な状態に設定する。スイッチ制御部８は、光を検出する位置に配置されている画素Ｇに含まれるＡＰＤ１１から検出信号を読出可能な状態に設定し、それ以外の画素Ｇに含まれるＡＰＤ１１から信号を読出不可能な状態に設定する。たとえば、図２に示した構成において、光検出装置１は、投光ユニット２がレーザ光Ｂ１を照射した照射位置と投光ユニット２がレーザ光Ｂ１の照射を行ったタイミングとに基づいて、各画素Ｇからの検出信号を読出可能な状態とするタイミングを決定する。光検出装置１は、信号出力ユニットＵごとに、複数の画素Ｇのそれぞれに設定する状態を決定する。スイッチ制御部８は、たとえば、スイッチ２１，２２，２３のうちのいずれか１つを導通状態とし、スイッチ２１，２２，２３のうちの残りを遮断状態とするように制御を行う。
【0123】
たとえば、スイッチ２１，２２，２３の端子２４ａは、画素ＧのＡＰＤ１１のカソードに接続されている。スイッチ２１の端子２４ｂは、読出しライン１０に接続されている。スイッチ２１の端子２４ｂには、スイッチ２１が導通状態である場合に、ＡＰＤ１１にブレークダウン電圧以上の電圧が付与されるように電位が付与されている。スイッチ２１の端子２４ｂには、受光ユニット３の外部からポート部６７に付与された電位に基づく電位が付与される。たとえば、受光ユニット３の外部からポート部６７を介してＡＰＤ１１のアノードに－５０Ｖの電位が付与されている場合に、スイッチ２１の端子２４ｂには０．６Ｖの電位が付与されている。
【0124】
スイッチ２２の端子２４ｂは、読出しライン１０に接続されていない。スイッチ２２の端子２４ｂには、スイッチ２２が導通状態である場合に、ＡＰＤ１１にブレークダウン電圧以上の電圧が付与されるように電位が付与されている。スイッチ２２の端子２４ｂには、受光ユニット３の外部からポート部６７に付与された電位に基づく電位が付与される。たとえば、受光ユニット３の外部からポート部６７を介してＡＰＤ１１のアノードに－５０Ｖの電位が付与されている場合に、スイッチ２２の端子２４ｂには０．６Ｖの電位が付与されている。
【0125】
スイッチ２３の端子２４ｂは、読出しライン１０に接続されていない。スイッチ２３の端子２４ｂには、スイッチ２３が導通状態である場合に、ＡＰＤ１１にブレークダウン電圧よりも小さい電圧が付与されるように電位が付与されている。スイッチ２３の端子２４ｂには、受光ユニット３の外部からポート部６７に付与された電位に基づく電位が付与される。たとえば、受光ユニット３の外部からポート部６７を介してＡＰＤ１１のアノードに－５０Ｖの電位が付与されている場合に、スイッチ２３の端子２４ｂには－１５Ｖの電位が付与されている。
【0126】
スイッチ制御部８は、画素Ｇに含まれるＡＰＤ１１から検出信号を読出不可能な状態において、スイッチ２３を導通状態に設定し、スイッチ２１及びスイッチ２２を遮断状態に設定する。この場合、画素Ｇに入射する光を検出することが可能である。スイッチ制御部８は、画素Ｇに含まれるＡＰＤ１１から検出信号を読出可能な状態において、スイッチ２１を導通状態に設定し、スイッチ２２及びスイッチ２３を遮断状態に設定する。この場合、画素Ｇに入射する光を検出することは不可能である。スイッチ制御部８は、画素Ｇの動作状態を切り変える際に、スイッチ２２を導通状態に設定する。
【0127】
たとえば、スイッチ制御部８は、光検出装置１内の別の制御部から、信号出力ユニットＵごとに、画素Ｇからの検出信号を読出可能な状態に設定することを示す情報を取得する。たとえば、スイッチ制御部８は、図１０及び図１１に示されている列選択信号をクロック信号と共に取得する。
【0128】
スイッチ制御部８は、列選択信号がＬｏｗからＨｉｇｈに切り換わると、クロック信号に基づくタイミングで、この列選択信号に対応する信号出力ユニットＵに含まれるＡＰＤ１１から検出信号を読出不可能な状態から、ＡＰＤ１１から検出信号を読出可能な状態に切り換える。スイッチ制御部８は、列選択信号がＬｏｗからＨｉｇｈに切り換わると、クロック信号に基づいてスイッチ２１，２２，２３の状態を切り換える。スイッチ２１，２２，２３の状態の切換によって、列選択信号に対応する信号出力ユニットＵに含まれるＡＰＤ１１から検出信号を読出不可能な状態から、ＡＰＤ１１から検出信号を読出可能な状態に切り換える。
【0129】
スイッチ制御部８は、列選択信号がＨｉｇｈからＬｏｗに切り換わった場合、クロック信号に基づくタイミングで、この列選択信号に対応する信号出力ユニットＵに含まれるＡＰＤ１１から検出信号を読出可能な状態から、ＡＰＤ１１から検出信号を読出不可能な状態に切り換える。スイッチ制御部８は、列選択信号がＨｉｇｈからＬｏｗに切り換わった場合も、クロック信号に基づいてスイッチ２１，２２，２３の状態を切り換える。スイッチ２１，２２，２３の状態の切換によって、列選択信号に対応する信号出力ユニットＵに含まれるＡＰＤ１１から検出信号を読出可能な状態から、ＡＰＤ１１から検出信号を読出不可能な状態に切り換える。
【0130】
まず、図１０を参照して、検出信号を読出不可能な状態から検出信号を読出可能な状態に画素Ｇの状態を切り換える場合の流れの一例についてさらに詳細に説明する。換言すれば、画素Ｇに含まれるＡＰＤ１１から検出信号を読出不可能な状態から、画素Ｇに含まれるＡＰＤ１１から検出信号を読出可能な状態に切り換える場合の処理の流れについて説明する。図１０は、画素Ｇからの検出信号を読出不可能な状態から画素Ｇからの検出信号を読出可能な状態に画素Ｇの状態を切り換える場合における信号のタイミングチャートである。スイッチ制御部８は、画素Ｇに含まれるＡＰＤ１１から検出信号を読出不可能な状態から、画素Ｇに含まれるＡＰＤ１１から検出信号を読出可能な状態に切り換える際に、スイッチ２３、スイッチ２２、スイッチ２１の順に、導通状態となるように制御を行う。
【0131】
スイッチ制御部８は、画素Ｇの状態を、検出信号を読出不可能な状態から検出信号を読出可能な状態に切り換える場合に、スイッチ２３が導通状態に設定されている段階と、スイッチ２１が導通状態に設定されている段階との間に、スイッチ２２が導通状態に設定されている段階を実行する。換言すれば、スイッチ制御部８は、画素Ｇの状態を、検出信号を読出不可能な状態から検出信号を読出可能な状態に切り変える場合に、スイッチ２３、スイッチ２２、スイッチ２１の順に、スイッチ２１，２２，２３が導通状態となるように制御を行う。
【0132】
スイッチ制御部８は、光検出装置１の動作が開始された後、クロック信号の１つ目の立ち上がりが入力されるまでスイッチ２３を導通状態において維持する。スイッチ制御部８は、光検出装置１の動作が開始された後、クロック信号の２つ目の立ち上がりが入力されるまでスイッチ２２を遮断状態において維持する。スイッチ制御部８は、光検出装置１の動作が開始された後、クロック信号の３つ目の立ち上がりが入力されるまでスイッチ２１を遮断状態において維持する。クロック信号の１つ目の立ち上がりが入力されるまでスイッチ２３が導通状態において維持されることによって、スイッチ２３を介して画素Ｇに一定の電圧が付与されることによって、各ＡＰＤ１１の動作状態が安定する。この場合、たとえば、スイッチ２２を導通状態とした際に、各ＡＰＤ１１がブレークダウン電圧以上の所望の電圧を維持するまでの時間が安定する。
【0133】
スイッチ制御部８は、列選択信号がＬｏｗからＨｉｇｈに切り換わった後のクロック信号の１つ目の立ち上がりに応じて、スイッチ２３に対して、導通状態から遮断状態に切り換えるように指示する。この結果、ＡＰＤ１１のカソードは、－１５Ｖの電位が付与されている状態からフローティング状態に切り変わる。この段階において、ＡＰＤ１１は、ブレークダウン状態となっていない。
【0134】
次に、スイッチ制御部８は、列選択信号がＬｏｗからＨｉｇｈに切り換わった後のクロック信号の２つ目の立ち上がりに応じて、スイッチ２２に対して、遮断状態から導通状態に切り換えるように指示する。この結果、ＡＰＤ１１のカソードは、フローティング状態から０．６Ｖの電位が付与されている状態に切り変わる。この段階において、ＡＰＤ１１は、ブレークダウン状態となるが、読出しライン１０に接続されていない。
【0135】
次に、スイッチ制御部８は、列選択信号がＬｏｗからＨｉｇｈに切り換わった後のクロック信号の３つ目の立ち上がりに応じて、スイッチ２２に対して、導通状態から遮断状態に切り換えるように指示すると共に、スイッチ２１に対して、遮断状態から導通状態に切り換えるように指示する。この結果、ＡＰＤ１１のカソードは、０．６Ｖの電位が付与され、かつ、読出しライン１０に接続されていない状態から、０．６Ｖの電位が付与され、かつ、読出しライン１０に接続された状態に切り換わる。この段階において、ＡＰＤ１１は、ブレークダウン状態となり、かつ、読出しライン１０に接続される。
【0136】
以上の様に、スイッチ制御部８は、クロック信号の１つ目の立ち上がりに応じて、スイッチ２３に対して、導通状態から遮断状態に切り換えるように指示し、クロック信号の２つ目の立ち上がりに応じて、スイッチ２２に対して、遮断状態から導通状態に切り換えるように指示する。クロック信号の１つ目の立ち上がりから、クロック信号の２つ目の立ち上がりまでには、所定の時間が経過する。よって、スイッチ制御部８は、画素Ｇに含まれるＡＰＤ１１から検出信号を読出不可能な状態から、ＡＰＤ１１から検出信号を読出可能な状態に切り換える際に、スイッチ２３に対して、導通状態から遮断状態に切り換えるよう指示し、所定時間経過した後に、スイッチ２２に対して遮断状態から導通状態に切り換えるように指示する。
【0137】
スイッチ制御部８は、クロック信号の３つ目の立ち上がりに応じて、スイッチ２２に対して、導通状態から遮断状態に切り換えるように指示すると共に、スイッチ２１に対して、遮断状態から導通状態に切り換えるように指示する。よって、スイッチ制御部８は、画素Ｇに含まれるＡＰＤ１１から検出信号を読出不可能な状態から、ＡＰＤ１１から検出信号を読出可能な状態に切り換える際に、スイッチ２２に対して、導通状態から遮断状態に切り換えるよう指示すると同一のタイミングで、スイッチ２１に対して、遮断状態から導通状態に切り換えるように指示する。
【0138】
続いて、図１１を参照して、検出信号を読出可能な状態から検出信号を読出不可能な状態に画素Ｇの状態を切り換える場合の流れの一例についてさらに詳細に説明する。換言すれば、画素Ｇに含まれるＡＰＤ１１から検出信号を読出可能な状態から、ＡＰＤ１１から検出信号を読出不可能な状態に切り換える場合の処理の流れについて説明する。図１１は、検出信号を読出可能な状態から検出信号を読出不可能な状態に画素Ｇの状態を切り換える場合における信号のタイミングチャートである。
【0139】
スイッチ制御部８は、画素Ｇの状態を、検出信号を読出可能な状態から検出信号を読出不可能な状態に切り換える場合には、スイッチ２１が導通状態に設定されている段階と、スイッチ２３が導通状態に設定されている段階との間に、スイッチ２２が導通状態に設定されている段階を実行しない。換言すれば、スイッチ制御部８は、画素Ｇの状態を、検出信号を読出可能な状態から検出信号を読出不可能な状態に切り変える場合には、スイッチ２１、スイッチ２３の順に、スイッチ２１，２３が導通状態となるように制御を行う。この際、スイッチ２１が遮断状態とされる後に、スイッチ２３を介して各ＡＰＤ１１にブレークダウン電圧より小さい電圧が付与されなければ、各ＡＰＤ１１のブレークダウン状態が維持される。スイッチ２１が遮断状態とされる後に、スイッチ２３を介して各ＡＰＤ１１にブレークダウン電圧より小さい電圧が付与されれば、所望のタイミングで、検出信号を読出可能な状態から検出信号を読出不可能な状態に切り換えられる。
【0140】
スイッチ制御部８は、列選択信号がＨｉｇｈからＬｏｗに切り換わった後のクロック信号の１つ目の立ち上がりに応じて、スイッチ２１に対して、導通状態から遮断状態に切り換えるように指示する。この結果、ＡＰＤ１１のカソードは、０．６Ｖの電位が付与され、かつ、読出しライン１０に接続されている状態から、フローティング状態に切り換わる。この段階において、ＡＰＤ１１と読出しライン１０との接続が切断される。
【0141】
次に、スイッチ制御部８は、列選択信号がＨｉｇｈからＬｏｗに切り換わった後のクロック信号の２つ目の立ち上がりに応じて、スイッチ２２に対して、遮断状態から導通状態に切り換えるように指示する。この結果、ＡＰＤ１１のカソードは、フローティング状態から－１５Ｖの電位が付与されている状態に切り変わる。この段階において、ＡＰＤ１１は、ブレークダウン状態でなくなる。スイッチ制御部８は、列選択信号がＨｉｇｈからＬｏｗに切り換わった後のクロック信号の３つ目の立ち上がりの際には、スイッチ２１，２２，２３に対して指示を行わない。
【0142】
次に、光検出装置１の作用効果について説明する。ＡＰＤは、ブレークダウン電圧以上の電圧が付与されている状態において光が入射すると熱を発する。このため、ＡＰＤにブレークダウン電圧以上の電圧が付与されている状態において、検出光以外の光が入射した場合にも熱を発する。ＡＰＤの発熱量は、オーバー電圧が大きいほど大きい。光検出装置におけるＡＰＤの数が多いほど、光検出装置における発熱量は大きい。ＡＰＤが用いられる光検出装置においては、ＡＰＤにおける発熱に起因して検出精度が低下するおそれがある。ＡＰＤにおける発熱に起因して、光検出装置の検出結果に対する信頼性が確保される寿命も縮小されるおそれがある。
【0143】
このため、光検出装置１は、ＭＯＳスイッチ回路１５を含んでいる。このＭＯＳスイッチ回路１５によって、複数の画素Ｇの動作状態を切り換えることができる。たとえば、検出光が入射する画素ＧのＡＰＤ１１にブレークダウン電圧以上の電圧を付与し、それ以外の画素ＧのＡＰＤ１１にブレークダウン電圧よりも小さい電圧を付与する。この結果、検出光以外の光の入射によるＡＰＤの発熱が抑制され得る。
【0144】
光検出装置１において、Ｚ軸方向から見て、各画素Ｇに電気的に接続されているＭＯＳスイッチ回路領域βの面積は、１つの受光領域Ｒの面積よりも大きく、当該ＭＯＳスイッチ回路領域βは、複数の受光領域Ｒと重なっている。この場合、オーバー電圧の向上に耐え得るＭＯＳスイッチ回路１５を配置するスペースが確保されており、オーバー電圧の向上によってＡＰＤ１１のＰＤＥを向上することができる。
【0145】
各画素Ｇは、互いに電気的に並列に接続されていると共に各々が同一のＭＯＳスイッチ回路１５に接続されている複数のＡＰＤ１１を含んでいる。このため、ＭＯＳスイッチ回路１５の切り換えに応じて、各画素Ｇの複数のＡＰＤ１１からの検出信号が合算されて出力される。したがって、図５に示されているように、入射する光に応じて検出信号ＤＳの強度が変化する。この場合、機能部１７などによって、検出信号ＤＳの強度が閾値ＴＨより大きいか否かを判定することによって、画素Ｇに入射した光が外乱光Ｂ３のみであるか否が判定され得る。Ｚ軸方向から見て、ＭＯＳスイッチ回路領域βの面積は、画素領域αの面積以下である。
【0146】
以上のような構成によれば、各画素Ｇに含まれる複数のＡＰＤ１１が配置されている領域と重なるスペースが有効に活用されてＭＯＳスイッチ回路１５が配置される。オーバー電圧の向上に耐え得るＭＯＳスイッチ回路１５を配置するスペースが確保されており、ＡＰＤ１１のＰＤＥを向上することができる。さらには、検出光と外乱光との弁別が可能であり、外乱光の影響も抑制され得る。したがって、光検出の解像度の確保とＡＰＤ１１のＰＤＥの向上とが両立されながら、外乱光の影響が抑制され得る。すなわち、光検出の精度がさらに向上し得る。よって、光検出装置１は、画素Ｇの動作状態を切り換え可能な構成において、光検出の精度がさらに向上され得る。
【0147】
図１２、図１３、図１４（ａ）、及び、図１４（ｂ）は、光検出装置１の比較例を説明するための図である。図１２に示されているように、各画素１０１，１０２，１０３が１つのみのＡＰＤ１１を含んでいる場合、各画素１０１，１０２，１０３のＡＰＤ１１にＭＯＳスイッチ回路１５が接続される。換言すれば、複数のＡＰＤ１１に互いに異なるＭＯＳスイッチ回路１５が接続される。図１２に示されている構成において、各ＭＯＳスイッチ回路１５から出力された信号は、信号処理部１０９に入力される。信号処理部１０９において、各ＭＯＳスイッチ回路１５から出力された信号は、ＭＯＳスイッチ回路１５に接続されているバッファアンプリファイア１２６に入力される。各バッファアンプリファイア１２６から出力された信号は、バッファアンプリファイア１２６に接続されているコンパレータ１２７に入力され、アナログ信号からデジタル信号に変換される。各コンパレータ１２７から出力された信号は、時間相関比較回路１３０に入力される。時間相関比較回路１３０には、複数の画素１０１，１０２，１０３から出力された信号が、それぞれＭＯＳスイッチ回路１５、バッファアンプリファイア１２６、及び、コンパレータ１２７を介して入力される。
【0148】
図１２に示されている構成において、図１３に示されているような波形の検出信号ＤＳが各バッファアンプリファイア１２６から出力される。検出光が入射した場合と外乱光が入射した場合との間に違いはなく、光の入射に応じて一定のピーク値を示す検出信号が出力される。この場合、受光領域に入射する外乱光の影響を低減するため、たとえば、時間相関比較回路１３０において互いに異なる位置に配置されている画素の検出結果が比較され、この比較結果に応じて検出光と外乱光とが弁別される。
【0149】
たとえば、図１４（ａ）に示されているように複数の画素１０１，１０２，１０３がＺ軸方向から見て二次元に配列されている場合において、画素１０１、画素１０２、画素１０３の検出信号が同時に時間相関比較回路１３０に入力され、これに基づいて検出光と外乱光とが弁別される。図１４（ｂ）に示されているデータＤ１０１，Ｄ１０２，Ｄ１０３は、それぞれ、画素１０１、画素１０２、画素１０３から出力される検出信号がコンパレータ１２７においてデジタル化された信号のデータである。データＤ１０１，Ｄ１０２，Ｄ１０３のいずれにおいても、信号ＲＳが示されている。データＤ１０１及びデータＤ１０３には、それぞれ、信号ＮＳも示されている。この場合、信号ＲＳは同一のタイミングで生じているのに対し、信号ＮＳは他の信号と異なるタイミングで生じている。このため、互いに異なる画素１０１，１０２，１０３から出力される検出信号を比較することによって、信号ＲＳは、検出光が入射したタイミングであると判断され、信号ＮＳは、外乱光の入射などによるノイズであると判断され得る。
【0150】
しかし、この構成においては、検出光と外乱光との弁別のため、１つの画素に入射した光の検出に複数の画素が用いられる。これらの画素には、互いに異なるＭＯＳスイッチ回路１５が接続されている。したがって、光検出の解像度の確保と、ＭＯＳスイッチ回路１５を配置するスペースの確保とが両立され難い。各画素のＡＰＤ１１に接続されているＭＯＳスイッチ回路１５のサイズが大きいほど、解像度は低下する。比較する対象の画素の数が多いほど、解像度は低下する。さらに、互いに異なる画素からの出力をデジタル化した上で比較するため、高度な演算処理を要する。これに対し、光検出装置１によれば、外乱光の影響の抑制、光検出の解像度の確保、オーバー電圧の向上に耐え得るＭＯＳスイッチ回路１５を配置するスペースの確保、及び、演算負荷の抑制が実現され得る。さらには、光検出装置１によれば、ダイナミックレンジも向上し得る。
【0151】
光検出装置１において、Ｚ軸方向から見て、ＭＯＳスイッチ回路領域βの面積は、画素に含まれる複数のＡＰＤ１１のピッチＷ３を２乗した値よりも大きい。この場合、ＭＯＳスイッチ回路１５を配置するスペースがより確実に確保される。
【0152】
光検出装置１において、各画素Ｇにおいて、複数のＡＰＤ１１は、Ｘ軸方向及びＹ軸方向において、二次元配列されている。Ｚ軸方向から見て、ＭＯＳスイッチ回路領域βの面積は、Ｙ軸方向における複数のＡＰＤ１１のピッチＷ３と、Ｘ軸方向における複数のＡＰＤ１１のピッチＷ３とを乗じた値よりも大きくてもよい。この場合も、ＭＯＳスイッチ回路１５を配置するスペースがより確実に確保される。
【0153】
光検出装置１において、ＭＯＳスイッチ回路領域βは、Ｚ軸方向から見て、ＭＯＳスイッチ回路領域βのＭＯＳスイッチ回路１５に接続されている画素Ｇの画素領域α内に位置している。この場合、光検出装置１のさらなるコンパクトが実現され得る。
【0154】
Ｘ軸方向及びＹ軸方向の少なくとも一方における画素のピッチＷ２は、Ｚ軸方向から見た場合における受光領域Ｒの最大幅の２倍よりも大きい。この場合、画素のピッチが確保され、ＭＯＳスイッチ回路１５を配置するＭＯＳスイッチ回路領域βがより確実に確保される。
【0155】
ＭＯＳスイッチ回路１５と、このＭＯＳスイッチ回路１５に接続されている画素Ｇが含んでいる複数のＡＰＤ１１とは、光検出基板４０と回路基板５０との間に配置されたバンプ電極Ｂを介して、電気的に接続されている。バンプ電極Ｂは、主面４０ａに直交する方向から見て、このバンプ電極Ｂに接続されている複数のＡＰＤ１１のうちの１つの受光領域Ｒ内に配置されている。この場合、主面４０ａと直交する方向から見て、受光領域Ｒはバンプ電極Ｂよりも大きく、ＭＯＳスイッチ回路領域βはこの受光領域Ｒよりもさらに大きい。したがって、ＭＯＳスイッチ回路１５を配置するＭＯＳスイッチ回路領域βがより確実に確保される。
【0156】
Ｚ軸方向から見て、受光領域Ｒの面積は、５μｍ２以上６５０μｍ２以下である。Ｚ軸方向から見て、ＭＯＳスイッチ回路領域βの面積は、受光領域Ｒの面積よりも大きい。したがって、ＭＯＳスイッチ回路１５を配置するＭＯＳスイッチ回路領域βがより確実に確保される。
【0157】
ＭＯＳスイッチ回路１５は、互いに並列に接続されている複数のＭＯＳ－ＦＥＴを含んでいる。この場合、ＭＯＳスイッチ回路１５に接続されている画素Ｇの動作状態の切り換えが可能である。
【0158】
ブレークダウン電圧よりも小さい電圧がＡＰＤ１１に付与される第二状態からブレークダウン電圧以上の電圧がＡＰＤ１１に付与される第一状態に切り換える際に、ＡＰＤ１１にリチャージ電流が流れる。リチャージ電流は、アナログ回路に比較的大きな影響を与える。リチャージ電流は、たとえば、コンパレータ２７の前段に設けられた部品に比較的大きな影響を与える。リチャージ電流は、たとえば、フロントエンド回路１６のバッファアンプリファイア２６に比較的大きな影響を与える。このリチャージ電流が信号処理部９に流れることを抑制することによって、信号処理部９のロバスト性が向上する。すなわち、光検出装置１のロバスト性が向上する。ＭＯＳスイッチ回路１５は、スイッチ２１，２２，２３を含んでいる。スイッチ２１，２２，２３は、互いに並列に接続されている。スイッチ２１，２２，２３の端子２４ａは、ＡＰＤ１１の端子１１ｂに接続されている。スイッチ２１の端子２４ｂは、読出しライン１０に接続されている。スイッチ２２，２３の端子２４ｂは、読出しライン１０に接続されておらず、かつ、互いに電気的に離間している。
【0159】
このような構成によれば、スイッチ２１が導通状態にされた場合に、ＡＰＤ１１にブレークダウン電圧以上の電圧を付与すると共に、ＡＰＤ１１の端子１１ｂを読出しラインに接続することができる。スイッチ２２が導通状態にされた場合に、ＡＰＤ１１の端子１１ｂを読出しライン１０に接続せずに、ＡＰＤ１１にブレークダウン電圧以上の電圧を付与し、スイッチ２３が導通状態にされた場合に、ＡＰＤ１１にブレークダウン電圧よりも小さい電圧を付与することができる。この結果、ブレークダウン電圧以上の電圧がＡＰＤ１１に付与される状態とブレークダウン電圧よりも小さい電圧がＡＰＤ１１に付与される状態との切り換えの際に、リチャージ電流が読出しライン１０に流れ込むことを抑制することができる。すなわち、画素Ｇの動作状態を切り換え可能な構成において、信号処理部９にリチャージ電流が流れ込むことが抑制され得る。よって、光検出装置１のロバスト性が向上し得る。
【0160】
回路基板５０は、スイッチ２１，２２，２３の制御を行うスイッチ制御部８をさらに含んでいる。スイッチ制御部８は、スイッチ２１，２２，２３のうちのいずれか１つを導通状態とし、スイッチ２１，２２，２３のうちの残りを遮断状態とするように制御を行う。この場合、互いに異なるスイッチ間に電流が流れることが抑制される。
【0161】
スイッチ制御部８は、複数の画素Ｇのうち対応する画素Ｇに含まれるＡＰＤ１１から検出信号を読出不可能な状態から、当該ＡＰＤ１１から検出信号を読出可能な状態に切り換える際に、スイッチ２３、スイッチ２２、スイッチ２１の順に、導通状態となるように制御を行う。この場合、信号処理部９にリチャージ電流が流れ込むことがより確実に抑制され得る。
【0162】
スイッチ制御部８は、複数の画素Ｇのうち対応する画素Ｇに含まれるＡＰＤ１１から検出信号を読出不可能な状態から、当該ＡＰＤ１１から検出信号を読出可能な状態に切り換える際に、スイッチ２３に対して、導通状態から遮断状態に切り換えるよう指示し、所定時間経過した後に、スイッチ２２に対して遮断状態から導通状態に切り換えるように指示する。この場合、スイッチ２３の端子２４ｂからスイッチ２２の端子２４ｂに電流が流れることがより確実に抑制され得る。
【0163】
スイッチ制御部８は、複数の画素Ｇのうち対応する画素Ｇに含まれるＡＰＤ１１から検出信号を読出不可能な状態から、当該ＡＰＤ１１から検出信号を読出可能な状態に切り換える際に、スイッチ２２に対して、導通状態から遮断状態に切り換えるよう指示すると同時に、スイッチ２１に対して、遮断状態から導通状態に切り換えるように指示する。この場合、ＡＰＤ１１がフローティング状態となること抑制され、ブレークダウン電圧以上の電圧が安定して当該ＡＰＤ１１に付与され得る。
【0164】
スイッチ２２の端子２４ｂに付与される電位は、スイッチ２１の端子２４ｂに付与される電位と同一である。この場合、ＡＰＤ１１が、さらに安定した状態において、読出しライン１０に接続され得る。
【0165】
回路基板５０は、複数のＭＯＳスイッチ回路１５の各々に制御信号を伝達する複数の制御ライン２０を含んでいる。光検出基板４０及び回路基板５０は、各々が、複数の画素Ｇと複数のＭＯＳスイッチ回路１５とを含む複数の信号出力ユニットＵを含んでいる。複数の信号出力ユニットＵの各々は、複数の画素Ｇと複数のＭＯＳスイッチ回路１５とを含むと共に、ＭＯＳスイッチ回路１５を介して画素Ｇからの信号を出力する。同一の信号出力ユニットＵに含まれる複数のＭＯＳスイッチ回路１５は、同一の制御ライン２０に接続されている。たとえば、制御ライン２０ａは、スイッチ２１に制御信号を伝達する。制御ライン２０ｂは、スイッチ２２に制御信号を伝達する。制御ライン２０ｃは、スイッチ２３に制御信号を伝達する。同一の信号出力ユニットＵに含まれる複数のスイッチ２１は、同一の制御ライン２０ａに接続されている。同一の信号出力ユニットＵに含まれる複数のスイッチ２２は、同一の制御ライン２０ｂに接続されている。同一の信号出力ユニットＵに含まれる複数のスイッチ２３は、同一の制御ライン２０ｃに接続されている。この場合、同一の信号出力ユニットＵにおいて、一括して、複数のＭＯＳスイッチ回路１５に接続されている複数の画素Ｇの動作状態の切り換えが可能である。
【0166】
互いに異なる信号出力ユニットＵに含まれる複数のＭＯＳスイッチ回路１５は、互いに異なる制御ライン２０に接続されている。たとえば、互いに異なる信号出力ユニットＵに含まれる複数のスイッチ２１は、互いに異なる制御ライン２０ａに接続されている。互いに異なる信号出力ユニットＵに含まれる複数のスイッチ２２は、互いに異なる制御ライン２０ｂに接続されている。互いに異なる信号出力ユニットＵに含まれる複数のスイッチ２３は、互いに異なる制御ライン２０ｃに接続されている。この場合、信号出力ユニットＵごとに、一括して、複数のＭＯＳスイッチ回路１５に接続されている複数の画素Ｇの動作状態の切り換えが可能である。
【0167】
同一の制御ライン２０に接続されている複数のＭＯＳスイッチ回路１５は、一列に配列されている。この場合、列ごとに、一括して、複数のＭＯＳスイッチ回路１５に接続されている複数の画素Ｇの動作状態の切り換えが可能である。
【0168】
複数のＭＯＳスイッチ回路１５は、Ｚ軸方向から見て、行列状に配列されている。回路基板５０は、複数のＭＯＳスイッチ回路１５のうち対応するＭＯＳスイッチ回路１５とＡＰＤ１１からの信号を処理する信号処理部９とを電気的に接続する複数の読出しライン１０をさらに含んでいる。互いに異なる信号出力ユニットＵに含まれており、かつ、一列に配列されている複数のＭＯＳスイッチ回路１５は、同一の読出しライン１０に接続されている。この場合、読出しライン１０の数及び信号処理部９の数が削減され得る。信号の処理に要する時間が削減と光検出装置１のコンパクト化とのバランスが図られる。
【0169】
光検出装置１は、互いに時間的に並行して処理を行う複数の信号処理部９を備えている。複数の信号処理部９は、互いに異なる読出しライン１０に接続されている。この場合、信号の処理に要する時間が削減と光検出装置のコンパクト化とのバランスが図られる。
【0170】
以上、本発明の実施形態及び変形例について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
【0171】
たとえば、光検出装置１は、ライダーに限定されない。光検出装置１は、投光ユニット２を備えていなくてもよい。光検出装置１は、受光ユニット３のみの構成であってもよい。受光ユニット３は、ライダー以外に用いられてもよい。
【0172】
本実施形態において、スイッチアレイ部７、スイッチ制御部８、及び、信号処理部９は、１つの回路基板５０に含まれている。しかし、スイッチアレイ部７と、スイッチ制御部８と、信号処理部９とは、それぞれ異なる基板に含まれていてもよい。この場合、互いに異なる基板間は、ワイヤボンディングによって接続されてもよい。スイッチアレイ部７が回路基板５０に含まれ、スイッチ制御部８及び信号処理部９が回路基板５０とは異なる基板に含まれてもよい。スイッチアレイ部７及びスイッチ制御部８が回路基板５０に含まれ、信号処理部９が回路基板５０とは異なる基板に含まれてもよい。
【0173】
上述した実施形態において、受光ユニット３が裏面入射型の半導体検出装置である場合を説明したが、受光ユニット３は表面入射型の半導体検出装置であってもよい。
【0174】
上述した実施形態において、光検出基板４０と回路基板５０との間に複数のバンプ電極Ｂが形成される構成を説明したが、本発明のこの構成に限定されない。たとえば、光検出基板４０と回路基板５０とは、互いに接するように接合されていてもよい。
【符号の説明】
【0175】
１…光検出装置、８…スイッチ制御部、９…信号処理部、１０…読出しライン、１１…アバランシェフォトダイオード、１５…ＭＯＳスイッチ回路、２４ａ，２４ｂ…端子、４０…光検出基板、４０ａ…主面、５０…回路基板、Ｇ…画素、Ｂ…バンプ電極、ＤＳ…信号、Ｒ…受光領域、Ｗ２，Ｗ３…ピッチ、α…画素領域、β…ＭＯＳスイッチ回路領域。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】