知財求人 - 知財ポータルサイト「IP Force」
▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2025-07-01
(45)【発行日】2025-07-09
(54)【発明の名称】低抵抗の複合シリコンベース電極
(51)【国際特許分類】
H01M 4/134 20100101AFI20250702BHJP
H01M 4/38 20060101ALI20250702BHJP
H01M 10/058 20100101ALI20250702BHJP
H01M 10/0562 20100101ALI20250702BHJP
H01M 10/0565 20100101ALI20250702BHJP
H01M 10/0566 20100101ALI20250702BHJP
H01M 10/052 20100101ALI20250702BHJP
H01M 50/534 20210101ALI20250702BHJP
【ＦＩ】
H01M4/134
H01M4/38 Z
H01M10/058
H01M10/0562
H01M10/0565
H01M10/0566
H01M10/052
H01M50/534
【請求項の数】
10
(21)【出願番号】P 2023511872
(86)(22)【出願日】2021-07-28
(65)【公表番号】
(43)【公表日】2023-09-07
(86)【国際出願番号】 EP2021071199
(87)【国際公開番号】W WO2022037916
(87)【国際公開日】2022-02-24
【審査請求日】2023-12-12
(31)【優先権主張番号】16/994,813
(32)【優先日】2020-08-17
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100120710
【弁理士】
【氏名又は名称】片岡 忠彦
(72)【発明者】
【氏名】トドロフ、テオドール、クラシミロフ
(72)【発明者】
【氏名】コリンズ、ジョン
(72)【発明者】
【氏名】アフザリ、アルダカニ、アリ
(72)【発明者】
【氏名】デ、スーザ、ジョエル
(72)【発明者】
【氏名】サダナ、デヴァンドラ
【審査官】片山 真紀
(56)【参考文献】
【文献】特開２００８－２３４９８８（ＪＰ，Ａ）
【文献】特開２００５－１６６４６９（ＪＰ，Ａ）
【文献】特開２０１７－２０４４６８（ＪＰ，Ａ）
【文献】国際公開第２０２０／１３０８２２（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｍ４／００－４／６２
Ｈ０１Ｍ１０／０５－１０／０５８７，１０／３６－１０／３９
Ｈ０１Ｍ５０／５０－５０／５９８
(57)【特許請求の範囲】
【請求項1】
複合電極であって、シリコンベース電極と、
前記シリコンベース電極上に直接配置された誘電体層であって、前記誘電体層は、１５ナノメートル（ｎｍ）～３０（ｎｍ）の間の誘電体層厚を有する、誘電体層と、
前記誘電体層上に配置された導電層であって、前記導電層と前記誘電体層は層ペアを形成し、前記導電層はリチウムイオンに対して高い導電性を有するリチウム含有塩からなり、前記層ペアは前記シリコンベース電極の溝の底面にある、導電層と、
を含む、複合電極と、
前記複合電極上および前記溝内に配置されたアノードと、
前記アノード上に配置された電解質層と、
前記電解質層上に配置されたカソードと、
前記アノードと前記カソードとの間の電極の流れを妨げるセパレータ層と、
を含み、
前記複合電極は、４０オームｃｍ２未満の抵抗率を有し、
前記誘電体層は、フッ化リチウム（ＬｉＦ）からなり、
前記リチウム含有塩は、ヘキサフルオロリン酸リチウム、過塩素酸リチウム、トリフルオロメタンスルホン酸リチウム、ＬｉＢＦ ４ 、ＬｉＢＦ ６ 、塩化リチウム、リン酸リチウム化合物、臭化リチウム化合物、リチウムビス（トリフルオロメタンスルホニル）イミド（ＬｉＴＦＳＩ）、リチウムジフルオロ（オキサラト）ボレート（ＬｉＤＦＯＢ）、およびリチウムビス（オキサラト）ボレート（ＬｉＢＯＢ）の材料のうちの１または複数である、
エネルギー貯蔵デバイス。
【請求項2】
電荷移動時定数は２．２５Ｅ－６秒未満である、請求項１に記載のエネルギー貯蔵デバイス。
【請求項3】
前記誘電体層厚は１８ｎｍ～２３ｎｍの間である、請求項１に記載のエネルギー貯蔵デバイス。
【請求項4】
前記導電層は、１ｎｍ～５０ｎｍの間の導電層厚を有する、請求項１に記載のエネルギー貯蔵デバイス。
【請求項5】
前記シリコンベース電極は、バルクシリコン、結晶シリコン、非結晶シリコン、ドープシリコン、ホウ素ドープシリコン、多孔質シリコン、非多孔質シリコン、シリコンゲルマニウム合金、および炭素ドープシリコンベース合金の材料のうちの１または複数からなる、請求項１に記載のエネルギー貯蔵デバイス。
【請求項6】
導電材料、金属、金属窒化物、タングステン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、金（Ａｕ）、窒化チタン（ＴｉＮ）のうちの１または複数からなる電極接点をさらに有する、請求項１に記載のエネルギー貯蔵デバイス。
【請求項7】
前記層ペアは、前記層ペアの対底面が前記シリコンベース電極の電極対面と直接物理的および電気的に接触するように、前記シリコンベース電極上に直接配置され、前記対底面と前記電極対面とが接触しているところが電極界面である、請求項１に記載のエネルギー貯蔵デバイス。
【請求項8】
前記電解質層は、高分子固体電解質（ＳＰＥ）、固体電解質、ハイブリッドポリマー／固体電解質、および液体電解質のうちの１つである、請求項１に記載のエネルギー貯蔵デバイス。
【請求項9】
複合体からなり、２．２５Ｅ－６秒未満の電荷移動時定数を有する、請求項１に記載のエネルギー貯蔵デバイス。
【請求項10】
前記シリコンベース電極はホウ素ドープ結晶シリコンからなり、前記誘電体層はＬｉＦからなり、前記導電層はビス（トリフルオロメタンスルホニル）イミド（ＬｉＴＦＳＩ）からなり、前記電解質層はポリカプロラクトン、スクシノニトリル（ＳＮ）、リチウムビス（トリフルオロメタンスルホニル）イミド（ＬｉＴＦＳＩ）をさらに混合した高分子固体電解質（ＳＰＥ）からなる、請求項１に記載のエネルギー貯蔵デバイス。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、界面抵抗／インピーダンスを低減したシリコンベース層との界面に関する。より具体的には、本発明は、エネルギー貯蔵デバイスにおいて界面抵抗および電荷移動抵抗を低減するためにシリコンベース層と界面する導電層および構造強化層を含む複合リチウムに関する。
【背景技術】
【0002】
マイクロプロセッサやメモリチップにバッテリーなどのエネルギー貯蔵デバイスを統合することは、ＩｏＴ（モノのインターネット）デバイスの重要な要件である。ＩｏＴアプリケーションに加えて、オンボードの次世代エネルギー貯蔵デバイスを統合する新しいアプリケーションは、モバイルデバイス、通信機器、ドローン・車両・ロボット・感覚器などの遠隔電力、環境・生物・社会の自律機能マシン、スマートダスト、もしくは生体感覚デバイス／薬物送達デバイス、またはその組み合わせを含む。
【0003】
さらに、電気化学的に活性な材料や電気化学的プロセスを、電気自動車、モバイルコンピューティングや通信機器、グリッドストレージなど、従来のアプリケーションと統合しながらスケーリングする必要がある。
【0004】
人間が制御するデバイスや自律型デバイスの小型化が進むにつれて、電子デバイスに電力を供給するエネルギー源からの総エネルギー消費量の要件は低下する。しかし、これらの統合デバイスの消費電力は１ワット未満であると予想されるが、小型化によってデバイスの体積も減少するため、単位体積当たりのエネルギー密度と電力密度は、小型化されたデバイスで増加し続けることになる。
【0005】
単位体積当たりのエネルギー密度と電力密度を高めるために、リチウム（Ｌｉ）金属の非常に高い理論比容量（～３８６０ｍＡｈ／ｇ）により、リチウム電極材料は半固体または全固体エネルギー貯蔵デバイスのセル構造全体に組み込まれる。多くの用途において、リチウムベースエネルギー貯蔵デバイスは、相補型金属酸化膜半導体（ＣＭＯＳ）回路に組み込まれる、もしくはそれとインタフェースする、またはその両方であるため、１または複数のリチウムベースコンポーネントがシリコン（Ｓｉ）層とインタフェースすることになる。また、小型化されたスケールで製造され、大量生産できる高エネルギー／高電力密度貯蔵デバイスは、モバイルエレクトロニクス、電気自動車、再生可能グリッドストレージなどのスケーラブルなアプリケーションに直接適用できると仮定されている。
【0006】
特に、高エネルギー密度および高電力密度の貯蔵デバイスにおいて、シリコンベース層とリチウムベースコンポーネントとの間の低抵抗界面が必要とされている。このような低抵抗界面は、電力損失の低減、効率の向上、もしくは、体積膨張、過加熱またはデバイス内のＬｉデンドライト形成によるシリコン活性電極含有デバイスの劣化の防止、またはその組み合わせに必要である。
【発明の概要】
【0007】
本発明の一実施形態によれば、２つの層を組み合わせたシリコンベース電極（層ペア）を含む複合電極が開示される。層ペアは、１．シリコンベース電極の電極表面に配置され、付着しているリチウム（Ｌｉ）化合物、例えばフッ化リチウム、ＬｉＦからなる薄い半誘電体のリチウム導電層、および、２．半誘電体層上に配置された、リチウム含有塩の溶融リチウムイオン濃縮導電層（リチウム塩層）を含む。リチウム塩層は、リチウムイオン（Ｌｉ＋）に対して高い導電性を有している。
【0008】
層ペアの上に１または複数のデバイス層が配置され得る。デバイス層の非限定的な例としては、１または複数のカソード電極、１または複数の高分子固体電解質（ＳＰＥ）層または液体電解質層、１または複数のアノード層、もしくは１または複数の他の内部電池コンポーネント層、またはその組み合わせが挙げられる。
【0009】
層ペアは、シリコン界面および電解質／層ペア界面にわたる電荷移動抵抗を下げる効果があるため、デバイス層とシリコンベース電極との間に驚くほど低いインピーダンス／抵抗の界面を形成する。この層ペアは、マイクロ抵抗器、次世代イオンベースのアナログメモリデバイス、リチウムイオン電池のようなエネルギー貯蔵デバイスなどを含むシリコンベース電極を有するデバイスに使用されている。
【0010】
本発明の様々な実施形態は、ここで簡単に説明されている添付図面を参照しながら、以下により詳細に説明される。図は、本発明の実施形態に関連する様々な装置、構造、およびプロセスステップを示す。
【図面の簡単な説明】
【0011】
【図1】２つのシリコンベース電極の間およびセパレータ層の周囲に対称的に配置された２つの層ペアを含む対称セルの一実施形態の断面図である。
【図2】高分子固体電解質（ＳＰＥ）層と層ペア上に配置されたデバイス層の一部との間にセパレータ層を有するシリコンベース電極上に配置された層ペアを含むセルの代替実施形態の断面図である。
【図3】シリコンベース電極の電極表面に配置され、付着しているリチウム（Ｌｉ）化合物、例えばフッ化リチウム、ＬｉＦからなる薄い半誘電体層を示す顕微鏡写真である。
【図4】層ペア上に配置された１または複数のデバイス層を有するシリコンベース電極上に配置された層ペアを示す顕微鏡写真である。
【図5】電気化学インピーダンス分光法（ＥＩＳ）スペクトルのフィッティングに使用する、エネルギー貯蔵デバイス（例えば対称セルエネルギー貯蔵デバイス）のＲＣ（抵抗器／コンデンサ）モデルである。
【図7】リチウム電池に用いられるシリコンベース電極上に層ペアが配置された状態を示すブロック図である。
【図8】シリコンベース電極との界面における抵抗を実質的に減少させるために層ペアを使用してリチウム電池を形成するプロセスのフローチャートである。
【発明を実施するための形態】
【0012】
本発明の実施形態は、本明細書に開示された例示的な方法、装置、構造、システムおよびデバイスに限定されるものではなく、代わりに、本開示が与えられた当業者にとって明らかになるであろう他の代替的かつより広い方法、装置、構造、システムおよびデバイスにより広く適用可能であることが理解されよう。
【0013】
さらに、添付図面に示された様々な層、構造、もしくは領域、またはその組み合わせは縮尺通りに描かれておらず、一般的に使用されるタイプの１または複数の層、構造、もしくは領域、またはその組み合わせが所定の図面に明示的に示されていない場合があることを理解されたい。これは、明示的に示されていない層、構造、もしくは領域、またはその組み合わせが実際のデバイスから省略されることを意味するものではない。
【0014】
さらに、説明が省略された要素に必ずしも集中していない場合、明確化もしくは単純化またはその両方のために、特定の要素が図から省略されることがある。さらに、図面全体で使用される同一または類似の参照番号は、同一または類似の特徴、要素、または構造を示すために使用され、したがって、同一または類似の特徴、要素、または構造についての詳細な説明は、図面のそれぞれについて繰り返されることはないだろう。
【0015】
本発明の実施形態に従って開示される半導体デバイス、構造、および方法は、アプリケーション、ハードウェア、もしくは電子システム、またはその組み合わせにおいて採用することができる。本発明の実施形態を実装するための適切なハードウェアおよびシステムは、半導体、パーソナルコンピュータ、通信ネットワーク、電子商取引システム、携帯通信機器（例えば、セルおよびスマートフォン）、ソリッドステートメディアストレージデバイス、エキスパートおよび人工知能システム、機能回路、ニューラルネットワークなどを含むことができるが、これらに限定されるものではない。半導体デバイスおよび構造体に本発明を組み込んだシステムおよびハードウェアは、本発明の実施形態として企図されている。
【0016】
本明細書で使用される場合、「高さ（height）」は、要素（例えば、層、溝、穴、開口部など）の底面から上面まで測定された断面図または立面図における要素の垂直サイズを指す、もしくは、要素が配置された表面に対して測定される、またはその両方である。
【0017】
逆に、「深さ（depth）」は、要素（例えば、層、溝、穴、開口部など）の上面から下面まで測定された断面図または立面図における要素の垂直方向の大きさを指す。「厚さ（thick）」、「厚さ（thickness）」、「薄さ（thin）」などの用語またはその派生語は、「高さ（height）」の代わりに使用されることがある。
【0018】
本明細書で使用される場合、「側面（lateral）」、「側面（lateral side）」、「側面（side）」、および「外側面（lateral surface）」は、図面における左側面または右側面などの要素（例えば、層、開口部など）の側面のことを指す。
【0019】
本明細書で使用される場合、「幅（width）」または「長さ（length）」は、要素（例えば、層、溝、穴、開口部など）の側面から反対側の表面まで測定された図面における要素の大きさを指す。「厚さ（thick）」、「厚さ（thickness）」、「薄さ（thin）」などの用語またはその派生語は、「幅」または「長さ」の代わりに使用されることがある。
【0020】
本明細書で使用される場合、「上（upper）」、「下（lower）」、「右（right）」、「左（left）」、「垂直（vertical）」、「水平（horizontal）」、「上（top）」、「下（bottom）」などの用語およびそれらの派生語は、描かれている図面に方向付けられた、開示される構造および方法に関するものとする。例えば、本明細書で使用される場合、「垂直（vertical）」は、立面図における基板の上面に垂直な方向を指し、「水平（horizontal）」は、立面図における基板の上面に平行な方向を指す。
【0021】
本明細書で使用される場合、特に指定しない限り、「上に（on）」、「上に重ねる（overlying）」、「上に（atop）」、「上に（on top）」、「上に位置する（positioned on）」または「上に位置する（positioned atop）」などの用語は、第１の要素が第２の要素上に存在し、介在要素が第１の要素と第２の要素との間に存在し得ることを意味している。本明細書で使用される場合、特に指定しない限り、「上に（on）」、「上に重ねる（overlying）」、「上に（atop）」、「上に（on top）」、「上に位置する（positioned on）」、または「上に位置する（positioned atop）」、「配置された（disposed on）」という用語、または「接触している（in contact）」または「直接接触（direct contact）」という用語に関連して使用される「直接（directly）」という用語は、第１の要素と第２の要素との間に存在する、例えば中間導電層、絶縁層または半導体層などの介在要素なしに、第１の要素および第２の要素が接続されることを意味している。
【0022】
これらの用語は、説明されているデバイスの向きによって影響を受ける可能性があることが理解される。例えば、デバイスを上下逆さまに回転させた場合、これらの説明の意味は変わるかもしれないが、本発明の特徴間の相対的な関係を説明しているため、説明は有効であり続ける。
【0023】
ここで図を参照する。
【0024】
図１は、２つのシリコンベース電極１０５／１０５Ｕの間およびセパレータ層１１５の周囲に対称的に配置された２つの層ペア（１５０／１５０Ｕ）を含む対称セル１００の一実施形態を示す断面図である。この対称セル１００は、後述する電気化学インピーダンス分光法（ＥＩＳ）分析に用いられる。
【0025】
層ペア１５０／１５０Ｕのそれぞれは、半誘電体層１１１／１１１Ｕと、溶融イオン導電層１１２／１１２Ｕとからなる。溶融イオン導電層１１２／１１２Ｕはそれぞれ、半誘電体層１１１／１１１Ｕを有するそれぞれの界面１４０／１４０Ｕを有している。半誘電体層１１１／１１１Ｕの各々は、半誘電体層厚１２１を有し、溶融イオン導電層１１２／１１２Ｕの各々は、溶融イオン導電層厚１２２を有する。
【0026】
各シリコンベース電極１０５／１０５Ｕは、それぞれの層ペア１５０／１５０Ｕと結合して、複合電極１０５／１５０を形成する。
【0027】
セパレータ層１１５は、セパレータ層１１５の一方の面上にある層ペア１５０およびシリコンベース電極１１０を、セパレータ層１１５の他方の面上にある層ペア１５０Ｕおよびシリコンベース電極１１０Ｕから電気的に絶縁している。すなわち、セパレータ層１１５は、セパレータ層１１５の対向する側上の層ペア１５０／１５０Ｕおよびシリコンベース電極１１０／１１０Ｕの間で電子が流れることを実質的に妨げている。これにより、セル１００の電気的短絡が妨げられる。ただし、セパレータ層１１５は、イオン、例えばリチウムイオン（Ｌｉ＋）の通過を許容する。したがって、セパレータ層１１５は、電子電流の大部分を妨げながら、イオン電流が流れることを許容する。
【0028】
高分子固体電解質（ＳＰＥ）層１１４が含まれる。本実施形態１００では、セパレータ層１１５は、高分子固体電解質（ＳＰＥ）層１１４を、セパレータ層１１５の上の上部ＳＰＥ層１１４Ｂとセパレータ層１１５の下の下部ＳＰＥ層１１４Ａとに分割している。ＳＰＥ層１１４Ａ／１１４Ｂは、セパレータ層１１５を介しても飽和する。
【0029】
いくつかの実施形態では、電解質層１１４（例えば１１４Ａ／１１４Ｂ）は、ガーネット／ポリマー電解質複合体（例えば、Ｌｉ６．５Ｌａ３Ｚｒ１．５Ｔａ０．５Ｏ１２／ＰＥＯ複合体）からなり、固体ポリマー電解質１１４およびセパレータ１１５として共に機能する。他の実施形態では、電解質がＬｉ金属よりも硬い場合（例えば、スパッタリングされたＬｉＰＯＮ）、電解質はセパレータと電解質の両方として機能するため、セパレータは必要ない。
【0030】
この図１において、参照番号の「Ｕ」は、参照番号の「Ｕ」がない層に対して、セパレータ層１１５の上方（または反対側）に相対的に位置し、かつセパレータ層１１５を中心として対称的であることを表している。以下の議論では、一般性を損なわず、共通で対称である層について説明する場合、一般的な数値表記における「Ｕ」は、明確化のために省略することができる。
【0031】
層ペア１５０は、対上面１５１（セパレータ１１５側面）と対底面１５２（電極側面１５２／１５２Ｕ）とを有する。対底面１５２がシリコンベース電極１１０の電極対面１３１（半誘電体層１１１側）と物理的および電気的に直接接触するように、層ペア１５０がシリコンベース電極１１０上に直接配置される。電極界面１３１／１５２（それぞれ１３１Ｕ／１５２Ｕ）は、対底面１５２（電極側面１５２／１５２Ｕ）と電極対面１３１／１３１Ｕとがそれぞれ直接接触しているところである。
【0032】
いくつかの実施形態では、シリコンベース電極１１０／１１０Ｕは、それぞれ電極接点１０５／１０５Ｕ上に配置される。シリコンベース電極１１０は、電極接点１０５／１０５Ｕと電気的に接触するシリコンベース電極面１３２／１３２Ｕを有し、電極対面１３１／１３１Ｕは、電極界面１３１／１５２（それぞれ１３１Ｕ／１５１Ｕ）で半誘電体層１１１対底面１５２（または半誘電体層底面１５２、すなわち電極接点１０５側）と電気的に接触している。いくつかの実施形態では、シリコンベース電極１１０は、直径が約１５．５ミリメートル（ｍｍ）であり、電極対面１３１の面積が約１．８８ｃｍ２であるディスクである。
【0033】
任意の電極接点１０５／１０５Ｕは、導電性材料、例えば、銅（Ｃｕ）、チタン（Ｔｉ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、金（Ａｕ）、タングステン（Ｗ）、またはチタンナイトライド（ＴｉＮ）などの金属からなる。電極接点１０５／１０５Ｕは、導電性金属の単層、例えば導電性金属窒化物、または少なくとも２つの異なる導電性金属もしくは導電性金属窒化物またはその両方を含む材料スタックを含んでもよい。一例では、電極接点１０５は、下から上へ、チタン（Ｔｉ）、プラチナ（Ｐｔ）およびチタン（Ｔｉ）のスタック（不図示）を含むことができる。電極接点１０５は、当業者によく知られている堆積技術を利用して形成することができる。
【0034】
もしあれば、電極接点１０５は、シリコンベース電極１１０のシリコン電極面１３２に機械的または化学的に付着、接着、または結合されてもよい。
【0035】
シリコンベース電極１１０／１１０Ｕは、シリコンと共に半導体材料もしくは半導体特性を有する他の任意の材料またはその両方を含んでもよい。一実施形態では、シリコンベース電極１１０／１１０Ｕは、バルク半導体基板である。「バルク」とは、ベース基板が、少なくとも１つの半導体材料、例えば結晶シリコンで全体が構成されていることを意味する。一例では、シリコンベース電極１１０／１１０Ｕは、全体が単結晶であってもよいシリコンで構成されてもよい。いくつかの実施形態では、バルク半導体は、少なくとも２つの異なる半導体材料を含む多層半導体材料スタックを含んでもよく、そのうちの１つはシリコンである。一例では、多層半導体材料スタックは、任意の順序で、Ｓｉとシリコンゲルマニウム合金のスタックを含んでもよい。別の実施形態では、多層半導体材料は、任意の順序で、Ｓｉと、シリコンゲルマニウムまたは炭素ドープシリコンベース合金などの単一または複数のシリコンベース合金とのスタックを含んでもよい。
【0036】
本願によれば、シリコン電極１１０は、シリコンを含む材料で構成されており、すなわち、シリコン電極１１０は、シリコンベースである。「シリコンベース」という用語は、本願を通じて、少なくともシリコンを含み、半導体材料としての性質を有する材料を示すために使用される。シリコンベース電極１１０として採用することができるシリコンベース材料の例としては、シリコン（Ｓｉ）、シリコンゲルマニウム合金、または炭素ドープシリコンベース合金を挙げることができる。典型的には、シリコンベース電極１１０は、シリコン（Ｓｉ）のみで構成される。
【0037】
シリコンベース電極１１０に備えられるシリコンベース材料は、非結晶性半導体材料であってもよいし、結晶性半導体材料であってもよい。シリコンベース電極１１０は、全体的に非多孔質であってもよいし、全体的に多孔質であってもよいし、非多孔質である一部の領域と多孔質である他の領域とを含んでもよい。シリコン含有材料は、非ドープであってもよいし、ドープされていてもよいし、ドープされている一部の領域と非ドープである他の領域とを含んでもよい。ドーパントは、ｐ型ドーパントまたはｎ型ドーパントであってよい。
【0038】
「ｐ型」は、価電子の欠乏を作り出す真性半導体への不純物の添加を指す。シリコン含有半導体材料において、ｐ型ドーパント、すなわち不純物の例としては、ホウ素、アルミニウム、ガリウムおよびインジウムが挙げられるが、これらに限定されるものではない。シリコンベース電極１１０を提供するシリコン含有材料内のｐ型ドーパントの濃度は、１Ｅ１６ａｔｏｍｓ／ｃｍ３～３Ｅ２０ａｔｏｍｓ／ｃｍ３までの範囲とすることができる。
【0039】
「ｎ型」は、自由電子を真性半導体に与える不純物の添加を指す。シリコン含有半導体材料において、ｎ型ドーパント、すなわち不純物の例としては、アンチモン、ヒ素、およびリンが挙げられるが、これらに限定されるものではない。シリコンベース電極１１０／１１０Ｕのシリコン含有材料内のｎ型ドーパントの濃度は、１Ｅ１６ａｔｏｍｓ／ｃｍ３～１Ｅ２１ａｔｏｍｓ／ｃｍ３までとすることができる。
【0040】
シリコンベース電極１１０／１１０Ｕとして使用できるシリコン含有材料の例示的な例としては、非多孔質シリコン、部分多孔質結晶シリコン、単結晶非多孔質シリコン、結晶シリコン、低抵抗ドープ結晶シリコン、ホウ素ドープ結晶シリコンまたはホウ素ドープ結晶多孔質シリコンが挙げられる。一実施形態では、シリコンベース電極１１０として、１×１０１９ａｔｏｍｓ／ｃｍ３～３×１０２０ａｔｏｍｓ／ｃｍ３のホウ素ドーパント濃度を有するホウ素ドープ結晶シリコンを使用する。
【0041】
「低抵抗ドープ結晶シリコン」という用語は、２０１８年７月３日に出願された「Battery Structure with Anode Structure Containing a Porous Region and Method of Operation」と題する米国シリアル番号16／026，461に定義されるように、単位構造（すなわち、モノリス構造）であり非多孔質領域および多孔質領域を含むシリコンベース電極１１０を示し、その内容および開示の全体は参照により本書に組み込まれるものとする。
【0042】
シリコンベース電極１１０／１１０Ｕとして使用できる低抵抗ドープ結晶シリコンは、標準的な有機洗浄プロセスを用いて洗浄されたｐ型シリコン材料の少なくとも上部領域を含む基板を、濃縮ＨＦ（４９％）の溶液に浸し、白金をアノード、基板をカソードとして電流を流す陽極酸化処理を用いて製造することができる。陽極酸化処理は、０．０５ｍＡ／ｃｍ２～１５０ｍＡ／ｃｍ２の電流密度で動作する定電流源で実施され、ここで、ｍＡはミリアンペアである。いくつかの例では、電流密度は、１ｍＡ／ｃｍ２、２ｍＡ／ｃｍ２、５ｍＡ／ｃｍ２、５０ｍＡ／ｃｍ２、または１００ｍＡ／ｃｍ２である。好ましい実施形態では、電流密度は、１ｍＡ／ｃｍ２～１０ｍＡ／ｃｍ２である。電流密度は、１秒～５時間まで印加することができる。いくつかの例では、電流密度は、５秒、３０秒、２０分、１時間、または３時間まで印加されてもよい。一実施形態において、電流密度は、１０秒～４８００秒、具体的には、１０１９ａｔｏｍｓ／ｃｍ３の範囲のドーピングレベルについて印加されてもよい。陽極酸化処理は、典型的には、（２０℃）～（３０℃）の公称室温で、または室温からわずかに上昇した温度で行われる。陽極酸化処理の後、構造は、典型的には、脱イオン水で洗浄され、次いで乾燥される。
【0043】
半誘電体層１１１（１１１Ｕ）は、電極対面１３１、電極界面１３１／１５１（それぞれ１３１Ｕ／１５１）において、シリコンベース電極１１０（それぞれ１１０Ｕ）によく付着する薄い層１２１である。半誘電体層１１１の厚さ１２１は、トレードオフを伴う。半誘電体層１１１は電気絶縁体であるため、通常、電極対面１３１に接する誘電体材料を用いることで、電極界面１３１／１５２（１３１Ｕ／１５２Ｕ）、およびシリコンベース電極１１０と溶融イオン導電層１１２との間の抵抗／インピーダンスを増加させることになる。しかし、半誘電体層１１１を非常に薄い１２１に保つことで、この電極界面１３１／１５２での抵抗が減少する。それでも半誘電体層１１１の厚さ１２１は、シリコンベース電極１１０への強い接着を可能にし、電極対面１３１全体にわたって均一な接触を維持するのに十分な大きさである必要がある。いくつかの実施形態では、半誘電体層１１１の厚さ１２１は、１５ナノメートル（ｎｍ）～３０（ｎｍ）の間である。他の実施形態では、厚さ１２１は、１５ｎｍと２３ｎｍの間であり、他の実施形態では、厚さ１２１は、１８ｎｍと２３ｎｍの間である。
【0044】
いくつかの実施形態では、半誘電体層１１１は、リチウムを含む誘電体からなる。いくつかの実施形態では、半誘電体層１１１は、フッ化リチウム（ＬｉＦ）からなる。フッ化リチウム半誘電体層１１１は、シリコンベース電極１１０の電極対面１３１上に直接配置された非晶質フッ化リチウム層１１１を形成し、電極界面１３１／１５２を形成する電極対面１３１に蒸発させることによってシリコンベース電極１１０上に堆積させることができる。
【0045】
半誘電体層１１１は、二酸化チタン、酸化ニオブ、酸化ルビジウム、酸化タングステン、酸化アルミニウム、酸化亜鉛、酸化ジルコニウム、および前述のいずれかのリチウム化物を含むがこれらに限定されない他の材料で作ることができる。
【0046】
蒸発は、フッ化リチウムの材料を提供することを含む。次に、原料物質は、真空中で蒸発する。真空は、フッ化リチウム、ＬｉＦの蒸気粒子をシリコンベースの電極１１０に移動させることを可能にし、そこで蒸気粒子は凝縮して固体状態に戻る。蒸発は、堆積される原料物質、例えばＬｉＦを蒸発させる、少なくとも真空ポンプとエネルギー源とを含む蒸発装置を含む。蒸発プロセスには、電子ビーム蒸発、Ｎｉ、Ｔａ、Ｍｏ、またはＷボートを用いた熱蒸発、または無線周波（ＲＦ）スパッタリングが含まれるが、これらに限定されるわけではない。堆積中の圧力は、通常、１０Ｅ－８～１０Ｅ－４Ｔｏｒｒ、温度は８７５℃～１１８０℃に制御される。半誘電体層１１１の厚さ１２１は、蒸発した材料の質量を予め測定することで、または水晶マイクロバランスレートモニタを介して制御することができる。
【0047】
いくつかの実施形態では、直径５／８インチの結晶ホウ素ドープ（上記定義された濃度で）シリコンディスク１１０を、２５秒～６０秒の間に４％～１０％の濃度のフッ化水素酸でエッチングし、自然酸化物層を除去した。その後、これらのシリコンディスクを直ちに鋼板１０５に取り付け、窒素環境のグローブボックス内にある蒸発システム内にターゲット物体として真空封入した。フッ化リチウム、ＬｉＦの層を、３．５～６．５ミリグラム（ｍｇ）の間の事前測定量のＬｉＦを用いて熱蒸発させ、蒸発システムのユーザ制御電源に取り付けられている導電性粉末サンプルホルダーに堆積させた。ＬｉＦ粉末はタングステンボート内で抵抗加熱され、２×１０－５バール未満の真空下で、ボートを１１００℃以上に加熱する２０アンペア～５０アンペアの電流を印加することによって完全に蒸発させた。
【0048】
その後、溶融イオン導電層１１２を半誘電体層１１１上に堆積して層ペア１５０の形成を完了する。溶融イオン導電層１１２の堆積により、半誘電体層１１１と溶融イオン導電層１１２との間に対界面１４０が形成される。対上面１５１は、対界面１４０に対向する溶融イオン導電層１１２の表面である。
【0049】
溶融イオン導電層１１２は、イオンに対して高い導電性を有する材料（特に、リチウムイオン（Ｌｉ＋）に対して高い導電性を有する）からなる。いくつかの実施形態では、溶融イオン導電層１１２は、リチウム含有塩からなる。いくつかの実施形態では、溶融イオン導電層１１２は、以下のリチウム含有塩のうちの１または複数からなる：ヘキサフルオロリン酸リチウム、過塩素酸リチウム、トリフルオロメタンスルホン酸リチウム、フッ化リチウム、ＬｉＢＦ４、ＬｉＢＦ６、塩化リチウム、リン酸リチウム化合物、臭化リチウム化合物、リチウムビス（トリフルオロメタンスルホニル）イミド（ＬｉＴＦＳＩ）、リチウムジフルオロ（オキサラト）ボレート（ＬｉＤＦＯＢ）、またはリチウムビス（オキサラト）ボレート（ＬｉＢＯＢ）。
【0050】
いくつかの実施形態では、溶融イオン導電層１１２は、ビス（トリフルオロメタンスルホニル）イミド（ＬｉＴＦＳＩ）からなる。
【0051】
溶融イオン導電層１１２は、半誘電体層１１１上に、上記で定義したようなリチウム含有塩の層を堆積させることによって形成することができる。リチウム含有塩の層の堆積は、例えば、ドロップコーティング、次いで、半誘電体層１１１の表面上にリチウム含有塩の均質かつ均一な層を提供するためにドクターブレードを使用するなど、任意の従来の堆積技術を含んでもよい。次に、リチウム含有塩の層は、溶融リチウム含有塩を提供する温度まで加熱される。本願のいくつかの実施形態では、加熱は、溶融リチウムイオンを提供するために摂氏３５０度（℃）を超える温度で実施することができる。加熱は、例えば、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）もしくは窒素（Ｎ２）またはその組み合わせなどの不活性雰囲気中で実施することができる。一例として、加熱は、窒素グローブボックス内で４１５℃で行われる。溶融塩は、均一な層厚１２２を提供する半誘電体層１１１上の高濃度移動性リチウムの付着（濡れ）を増加させた。次に、溶融リチウム含有塩を冷却して、溶融リチウム含有塩からなる溶融イオン導電層１１２を形成する。冷却は、加熱温度から公称室温まで行われ、１５℃～２５℃の範囲、またはそれ以下とすることができる。冷却されると、溶融イオン導電層１１２は、対界面１４０で半誘電体層１１１上に形成される固体連続層である。
【0052】
いくつかの実施形態では、溶融イオン導電層１１２は、１ｎｍ～５００ｎｍの間の厚さ１２２を有することができる。他の実施形態では、溶融イオン導電層１１２は、１ｎｍ～５０ｎｍの間の厚さ１２２を有することができる。他の厚さが想定される。
【0053】
セパレータ層１１５の反対側にある場合、層の堆積の順序は逆でもよい。
【0054】
図２は、層ペア１５０上に配置された１または複数のデバイス層１７５を有するシリコンベース電極１１０上に配置された単一の層ペア１５０の代替実施形態２００の断面図である。
【0055】
高分子固体電解質（ＳＰＥ）層１１４が含まれる。この代替実施形態２００では、セパレータ層１１５は、高分子固体電解質（ＳＰＥ）層１１４を、セパレータ層１１５の上の上部ＳＰＥ層１１４Ｂとセパレータ層１１５の下の下部ＳＰＥ層１１４Ａに分割する。
【0056】
いくつかの実施形態では、電解質層１１４は、ガーネット／ポリマー電解質複合体（例えば、Ｌｉ６．５Ｌａ３Ｚｒ１．５Ｔａ０．５Ｏ１２／ＰＥＯ複合体）からなり、固体ポリマー電解質１１４およびセパレータ１１５として共に機能する。他の実施形態では、電解質がＬｉ金属よりも硬い場合（例えば、スパッタリングＬｉＰＯＮ）、電解質はセパレータと電解質の両方として機能するため、セパレータは必要ない。
【0057】
図２において、対上面１５１に形成された層１７５（例えば、１１４（１１４Ａおよび１１４Ｂ）、１１５、１１６、１１８、１２０）をデバイス層といい、典型的には１７５である。デバイス層１７５は、複数の形態をとることができ、デバイス／実施形態１００の構造に応じて複数の組み合わせとすることができる。後述するように、シリコンベース電極１１０、層ペア１５０、および１または複数のデバイス層１７５の組み合わせは、ペア層１５０とシリコンベース電極１１０との間の電極界面１３１／１５２における抵抗／インピーダンスの低減に起因して、構造全体を通じた抵抗／インピーダンスを低減させることになる。
【0058】
電池の一実施形態において、電解質層１１４は、デバイス層１７５として対上面１５１上に配置される。電解質層１１４は、先行技術の電池で使用される任意の既知の電解質であり得る。一実施形態では、電解質層１１４は、固体電解質または高分子固体電解質（ＳＰＥ）からなる。
【0059】
高分子固体電解質層（ＳＰＥ）１１４の非限定的な実施形態は、Ｌｉイオンを導電することができる任意の固体高分子材料を含む。一実施形態では、高分子固体電解質層１１４は、高分子構造ホスト材料、Ｌｉ導電性／可塑化材料、およびリチウム含有塩の混合物からなる。
【0060】
そのような実施形態では、混合物は、３５重量パーセント～５０重量パーセントの高分子構造ホスト材料、１５重量パーセント～２５重量パーセントの導電性／可塑化材料、および３０重量パーセント～４５重量パーセントのリチウム含有塩を含む。いくつかの実施形態では、高分子ホスト材料および導電性／可塑化材料は、１：２～１：１０の間の固体：溶媒比を有する無水アセトニトリルに溶解され、１つの好ましい比は１：３である。この混合物は、当業者によく知られている技術を利用して作ることができる。
【0061】
高分子構造ホスト材料の例示は、ポリ（エチレンオキシド）（ＰＥＯ）、ポリ（プロピレンオキシド）（ＰＰＯ）、ポリ（ジメチルシロキサン）、ポリ（塩化ビニル）、またはポリカプロラクトンの少なくとも１つを含む。
【0062】
Ｌｉ導電性／可塑化材料の例示は、スクシノニトリル（ＳＮ）、ポリ（エチレングリコール）（ＰＥＧ）、非プロトン性有機溶媒、もしくはジメチルスルホキシド（ＤＭＳＯ）、またはその組み合わせの少なくとも１つを含む。
【0063】
高分子固体電解質層の形成に用いることができる例示的なリチウム含有塩としては、ヘキサフルオロリン酸リチウム、過塩素酸リチウム、トリフルオロメタンスルホン酸リチウム、フッ化リチウム、ＬｉＢＦ４、塩化リチウム、リン酸リチウム化合物、臭化リチウム化合物、リチウムビス（トリフルオロメタンスルホニル）イミド（ＬｉＴＦＳＩ）、リチウムジフルオロ（オキサラト）ボレート（ＬｉＤＦＯＢ）またはリチウムビス（オキサラト）ボレート（ＬｉＢＯＢ）が挙げられるが、これらに限定されるわけではない。
【0064】
高分子固体電解質（ＳＰＥ）層１１４に存在するリチウム含有塩は、溶融イオン導電層１１２を提供する際に使用されるリチウム含有塩と同じであっても、異なっていてもよい。典型的には、高分子固体電解質層１１４に使用されるリチウム含有塩は、溶融イオン導電層１１２に使用されるリチウム含有塩と同じである。一実施形態では、高分子固体電解質層１１４および溶融イオン導電層１１２に用いられるリチウム含有塩は、いずれもリチウムビス（トリフルオロメタンスルホニル）イミド（ＬｉＴＦＳＩ）からなる。
【0065】
例示的な一実施形態において、シリコンベース電極１１０は、ホウ素ドープ結晶シリコンからなり、半誘電体層１１１は、ＬｉＦからなり、溶融イオン導電層１１２は、ビス（トリフルオロメタンスルホニル）イミド（ＬｉＴＦＳＩ）からなり、高分子固体電解質層１１４は、ポリカプロラクトン、サクシノニトリル（ＳＮ）およびリチウムビス（トリフルオロメタンスルホニル）イミド（ＬｉＴＦＳＩ）の混合物からなる。
【0066】
高分子固体電解質層１１４は、ドロップキャスト、スピンコーティング、ドクターブレード等の堆積プロセスを利用して形成することができる。
【0067】
いくつかの実施形態において、任意の界面層１１６は、高分子固体電解質層１１４上に形成され得る。任意の界面層１１６は、１ｎｍ～５０ｎｍの厚さを有することができる。いくつかの実施形態では、界面層１１６は省略される。存在する場合、界面層１１６は、高分子固体電解質層１１４と対向電極１１８との間に界面１１６を形成する。
【0068】
いくつかの実施形態では、界面層１１６は、電気化学サイクルに伴ってカソード／電解質界面に発達する固体電解質界面相（ＳＥＩ）層である。界面層１１６は、Ｌｉイオンに対しては導電性であるが、電子に対しては導電性ではない。
【0069】
いくつかの実施形態（典型的には、対向電極１１８がシリコンベース電極１１０を作る材料と同様または同じシリコン含有材料からなる場合に用いられる）において、界面層１１６はリチウム含有塩からなる。界面層１１６を作るリチウム含有塩は、上述した溶融イオン導電層１１２に用いられるリチウム含有塩のうちの１または複数を用いることができる。一実施形態では、界面層１１６と溶融イオン導電層１１２は、同じリチウム含有塩からなる。代替的な実施形態では、溶融イオン導電層１１２を作るリチウム含有塩および界面層１１６は異なる材料である。一実施形態では、溶融イオン導電層１１２および界面層１１６は、共にリチウムビス（トリフルオロメタンスルホニル）イミド（ＬｉＴＦＳＩ）からなる。
【0070】
いくつかの実施形態（典型的には、対向電極１１８がシリコンベース電極１１０を作る材料と同様または同じシリコン含有材料からなる場合に使用される）では、界面層１１６は、ポリマー内に混合されたリチウム含有塩からなる。一実施形態では、界面層は、ＬｉＴＦＳＩリチウム塩を混合したポリアニリンからなる。
【0071】
いくつかの実施形態（典型的には、対向電極１１８がカソード材料または電極材料からなる場合に用いられる）では、界面層１１６は、例えば、炭素（Ｃ）ベースの材料、金（Ａｕ）または例えば酸化アルミニウム等の誘電体酸化物材料等の界面添加材料からなる。界面層１１６を作る材料は、限定はされないが、ＬｉＮｂＯ３、ＬｉＺｒＯ２、Ｌｉ４ＳｉＯ４、またはＬｉ３ＰＯ４など、電気絶縁性の成分だけでなくＬｉイオン導電性の成分の任意の組み合わせとの混合物であっても良い。
【0072】
選択された界面層１１６の材料に依存するように、界面層１１６は、例えば、化学気相成長（ＣＶＤ）、プラズマ強化化学気相成長（ＰＥＣＶＤ）、蒸発、電気化学メッキ、ドロップキャスト、スピンコーティング、または原子層堆積（ＡＬＤ）を含む堆積プロセスを使用して形成することが可能である。
【0073】
シリコンベース電極１１０が電極極性を有する実施形態では、対向電極１１８は、電極極性とは反対の対向電極極性を有する。本願のいくつかの実施形態では、シリコンベース電極１１０はアノード電極であってよく、対向電極１１８はカソード電極であってよい。本願の他の実施形態では、シリコンベース電極１１０はカソード電極であってよく、一方、対向電極１１８はアノード電極であってよい。
【0074】
対向電極１１８は、高分子固体電解質（ＳＰＥ）層１１４上、または任意選択的に界面層１１６上に形成することができる。対向電極１１８は、アノード電極またはカソード電極として機能することができるが、典型的には、対向電極１１８は、リチウムホスティング電極、例えば、カソードである。
【0075】
シリコンベース電極１１０がアノード電極である実施形態では、対向電極１１８はカソード電極である。このような実施形態では、カソード電極（すなわち、対向電極１１８）も、シリコンベース材料からなる場合がある。対向電極１１８がシリコンベース材料からなる場合、対向電極１１８の材料は、シリコンベース電極１１０を作る材料と組成的に同じであっても、組成的に異なっていてもよく、上記のシリコンベース電極１１０の材料のうちの１つを使用することができる。
【0076】
いくつかの実施形態では、対向電極１１８がカソード電極１１８として機能する場合、カソード電極１１８を作る材料は、リチウム含有カソード材料である。リチウム含有カソード材料は、例えば、リチウムベース混合酸化物などのリチウム含有材料を含んでもよい。リチウム含有カソード材料として採用され得るリチウムベース混合酸化物の例としては、リチウムコバルト酸化物（ＬｉＣｏＯ２）、リチウムニッケル酸化物（ＬｉＮｉＯ２）、マンガン酸リチウム（ＬｉＭｎ２Ｏ４）、リチウムマンガンオキシフルオライド（Ｌｉ２ＭｎＯ２Ｆ）、五酸化バナジウムリチウム（ＬｉＶ２Ｏ５）、ニッケルマンガンコバルトリチウム（ＮＭＣ）、ニッケルコバルトアルミニウム酸化物（ＮＣＡ）、硫黄ベース材料とリチウムおよび鉄などの構造支持元素の任意の組み合わせ、またはリン酸鉄リチウム（ＬｉＦｅＰＯ４）などがあるが、これらに限定されない。
【0077】
いくつかの実施形態では、例えばポリマーまたは液体電解質１１４が使用されるとき、リチウム含有カソード（対向電極１１８）材料の層は、スラリーキャスティング、積層およびカレンダリング、または電気めっきなどの堆積プロセスを使用して形成されてもよい。一実施形態では、リチウム含有カソード材料の層は、任意の従来の前駆体原料または前駆体原料の組み合わせを使用して非液体ベースの電解質を使用する場合に、スパッタリングによって形成される。一例では、リチウムコバルト混合酸化物を形成する際に、リチウム前駆体原料とコバルト前駆体原料とが採用される。
【0078】
スパッタリングは、不活性ガスと酸素との混和物中で行うことができる。そのような実施形態では、不活性ガス／酸素の混和物の酸素含有量は０．１原子パーセント～７０原子パーセントとすることができ、混和物の残りは不活性ガスを含む。使用され得る不活性ガスの例には、酸素と組み合わせたアルゴン、ヘリウム、ネオン、窒素またはそれらの任意の組合せが含まれる。
【0079】
いくつかの実施形態では、リチウム含有カソード１１８材料の層は、電気化学的に活性な［カソード材料、電子導電材料（例えば、炭素ベース材料）］および不活性な（バインダー材料）成分の混合物を含み得るスラリーキャストによって形成されてもよい。このような層の厚さは、５マイクロメートル～５００マイクロメートルの範囲となる可能性がある。これらのスラリーは、リチウムベースの塩と共に、電解質成分を混合物中に有することもできる。
【0080】
シリコンベース電極１１０がカソード電極である実施形態では、対向電極１１８はアノード電極である。このような実施形態では、アノード電極（すなわち、対向電極１１８）は、第２のシリコンベース電極であってもよい。この第２のシリコンベース電極１１８は、シリコンベース電極１１０と組成的に同じであってもよいし、組成的に異なるものであってもよい。
【0081】
いくつかの実施形態では、アノード電極（すなわち、対向電極１１８）は、リチウムイオン源材料またはリチウムインターカレーション活性材料を含む。アノード電極１１８として使用され得る材料の例としては、リチウム金属、例えばＬｉｘＳｉなどのリチウムベース合金、プレリチウムカーボンベース材料、プレリチウムシリコンベース材料、または例えばリチウムチタン酸化物（Ｌｉ２ＴｉＯ３）などのリチウムベース混合酸化物が挙げられるが、これらに限定されるものではない。アノード電極は、当業者によく知られている堆積技術を利用して形成することができる。いくつかの実施形態では、アノード電極は、スパッタリングによって形成することができる。
【0082】
集電体１２０または対向電極１１８の接点１２０は、対向電極１１８の上に形成されてもよい。集電体１２０／対向電極接点１２０は、電極接点１０５を作る材料と同様または同一の１または複数の導電性材料からなる。いくつかの実施形態では、対向電極接点１２０は、当業者によく知られた技術を用いて形成することができる。
【0083】
図２に示された実施形態では、高分子固体電解質層は、下部領域１１４Ａおよび上部領域１１４Ｂを有し、下部領域１１４Ａと上部領域１１４Ｂとの間にセパレータ（または誘電体領域）１１５が存在する。セパレータ（または誘電体領域）１１５は、ポリアクリルニトリル（ＰＡＮ）、ポリエチレンオキシド（ＰＥＯ）ベースの共重合体マトリクスまたは構造膜、四級化ポリスルホン膜、エレクトロスパンポリニデンフロライド、またはメチルメタクリレート（ＭＭＡ）／ポリエチレン（ＰＥ）複合体の少なくとも１つからなる場合がある。
【0084】
セパレータ層１１５は、シリコンベース電極１１０を対向電極１１８から電気的に絶縁している。すなわち、セパレータ層１１５は、シリコンベース電極１１０と対向電極１１８との間で電子が流れることを実質的に妨げる。しかしながら、セパレータ層１１５は、イオン、例えばリチウムイオン（Ｌｉ＋）の通過を許容している。したがって、セパレータ層１１５は、あらゆる電子電流を実質的に妨げながら、イオン電流を流すことを許容する。液体電解質１１６が採用されるいくつかの実施形態では、セパレータ材料は、液体透過性膜、例えば、ナフィオンからなる場合がある。
【0085】
いくつかの実施形態では、セル２００は、マイクロ抵抗器として使用することができる。例えば、リチウムが電極にインターカレートされると、セルの抵抗が変化する。電極１１０に移動させたリチウムの量を制御し、その量を一定に保つことによって、セル２００は特定の抵抗または抵抗状態を有する。セルの抵抗状態を作成または変更することによって、デバイスは、セル内に保持される抵抗の状態としてメモリが格納される抵抗ベースのコンピューティングデバイスとして使用することができる。いくつかの実施形態では、可変抵抗状態セルは、カソード１１８、電解質１１４、およびホストアノード（例えば、シリコン、炭素）１１０を有する。
【0086】
図３は、シリコンベース電極１１０の電極対面１３１上に配置され、付着しているリチウム（Ｌｉ）化合物、例えばフッ化リチウム、ＬｉＦからなる薄い半誘電体層１１１を示す顕微鏡写真３００である。半誘電体層１１１の厚さ１２１は、２３．２９ｎｍである。なお、この顕微鏡写真３００では、溶融イオン導電層１１２は示されておらず、層ペア１５０は形成されていない。
【0087】
顕微鏡写真３００では、半誘電体層１１１とシリコンベース電極１１０との接着性が優れていることは確認できる。
【0088】
半誘電体層１１１は、上述したように、ＬｉＦ粉末５．７ｍｇを蒸発システムで３０アンペア～３３アンペアで蒸発させ、電極対面１３１の表面１５２にＬｉＦを凝縮させることによって作製された。
【0089】
図４は、層ペア１５０上に配置された１または複数のデバイス層１７５を有するシリコンベース電極１１０上に配置された層ペア１５０を示す顕微鏡写真４００である。顕微鏡写真は、対称セルの解体後の構造４００、すなわちＥＩＳ試験後の構造１００を表す。対称セル１００の上半分（「Ｕ’ｓ」で指定）は、対称セル１００の切断中に分離され、それによって対称セル１００の半分のみが表示される。
【0090】
半誘電体層１１１は、図３で説明したように、ＬｉＦ粉末を蒸発、凝縮させることによって作られる。さらに、溶融イオン導電層１１２は、ＬｉＴＦＳＩ塩を蒸着し、溶融相が半誘電体層１１１上によく付着した溶融イオン導電層１１２を形成するまで加熱して、層ペア１５０を形成することにより作製される。層ペア１５０は、上述したように、シリコンベース電極１１０の上に形成される。半誘電体層１１１の厚さ１２１は２６．０４ｎｍであり、溶融イオン導電層１１２の厚さ１２２は３９．７５ｎｍである。電極界面１３１／１５２を示す。
【0091】
デバイス層１７５である相間層４２５は、セルが完成すると構造体４００全体に材料、イオン、および電子が移動することによって形成され、デバイス構造体４００の２つの電極間に固有の電圧差を含む。さらに、ＥＩＳ測定で使用される小さな印加電位振幅は、システム内のＬｉイオンの動員を促進することができ、したがって、相間層４２５の形成も促進することができる。典型的には、電解質材料１１４と電極表面１１０／１１０Ｕとの反応により、相間層４２５が発生し、相間層４２５が形成される。固体電解質間相（ＳＥＩ）層４２５は、電極を電気的に絶縁する一方で、イオンの電荷移動性を促進させる。この例では、相間層４２５は、４２．４９ｎｍの厚さである。
【0092】
図５は、電気化学インピーダンス分光法（ＥＩＳ）生成スペクトルのフィッティングに、使用される対称セルエネルギー貯蔵デバイス、例えば、シリコン／層ペア／ＳＰＥ－ＰＡＮ／層ペア／シリコンのＲＣモデル５００である。
【0093】
一般に、ＥＩＳ分析では、図６に示すように、ナイキストプロットの高周波数または最高周波数（左端のデータ点）におけるインピーダンスの実部分としてＲｓが測定／推定される。Ｒｓは、電池のアノードとカソードなどの電極間のオーミック抵抗または直列型抵抗と呼ばれる純抵抗成分であり、しばしばセルの接触抵抗もしくは電解質の電気導電性によるセル内の電解質抵抗またはその両方と関連付けられることがある。
【0094】
一般に、モデル５００における抵抗成分は、セルの電気化学モデル構成における抵抗のような要素を指し、コンデンサ素子は、所定の周波数における成分ＡＣ電流応答において抵抗素子を流れる電流に対して電圧／電流位相変化（－９０度に向かって）を有するセルのインピーダンス成分を指す。例えば、高度な静電容量特性を有するＥＩＳ素子（例えば、「Ｃ」素子）は、セル１００／２００において、しばしば層、例えば、非親密接触（剥離層）に関連する１または複数の表面に対応する。定位相要素（ＣＰＥ）は、所定の周波数範囲にわたってＡＣ電流応答の一定の位相を維持することができるセルインピーダンスにおける素子である（しばしばin－situで成長または確立した遷移層と関連する）。これらの要素は、相間層がin－situで形成される、もしくは界面添加層がin－situまたはex-situで付着している、またはその両方である場合に、最適なＲＣモデルで利用されることが多い。
【0095】
このモデルは、直列またはオーミック関連抵抗Ｒｓを含み、抵抗Ｒ１とコンデンサ要素Ｃ１の並列組み合わせ、およびその関連インピーダンスと直列に、そして、抵抗Ｒ２と定位相要素ＣＰＥ２の並列組み合わせと直列に接続する。また、「ワールブルグ」インピーダンス素子Ｗｓ１も直列に接続されている。
【0096】
ＲＣモデル５００における結合要素Ｒ１およびＣ１は、高（１ＭＨｚ）から中（～１００Ｈｚ）の周波数範囲にわたって所定の印加電圧（例えば、５０ｍＶ）で電流として検出されるインピーダンスの実数および虚数の成分の影響を示し、電極界面１３１／１５２、すなわち半誘電体層１１１対底面１５２（または半誘電体層底面１５２）と電気接触する電極対面１３１を表すことが仮定される。したがって、ＲＣモデルに存在するＲ１／Ｃ１時定数は、層ペア／シリコン界面を横切る電荷移動抵抗を代表するものである。抵抗Ｒ２と定位素子である静電容量ＣＰＥ２の組み合わせのインピーダンスは、界面相４２５およびＳＰＥ１１４の界面を表すと考えられる。Ｒ２／ＣＰＥ２の時定数は、in-situの界面形成により、より高いインピーダンスの大きさを表すと思われる。
【0097】
ワールブルグインピーダンス、Ｗｓ１は、電極および電解質セル構成要素を介したイオンの拡散、例えばリチウムイオンの拡散による１００／２００インピーダンス効果をモデル化するものである。一般に、高性能のイオン拡散を有するセルのＥＩＳ分析では、電極１１０／１１８、もしくは電解質に関連する物質輸送（電解質移動）、またはその両方に対して、中域（～１００Ｈｚ）～低域（２００ｍＨｚ）周波数範囲にわたるセルのワールブルグインピーダンス成分は、ナイキストプロットのほぼ４５度の「直線、対角線」セクションとして観察される。
【0098】
直列抵抗Ｒｓは、セルの接触抵抗、もしくは電解質の電気導電率に起因するセル内の電解質抵抗、またはその両方に関連するインピーダンスの純粋な抵抗成分を表す。したがって、抵抗Ｒｓの値は、セル内の電荷粒子の移動のしやすさに影響するため、電池／セル１００／２００で発生する電力損失および熱に重要な影響を与える。層ペア１５０に含まれる薄い半誘電体層１１１を含む本発明は、抵抗Ｒｓの抵抗値および面積当たりの抵抗値（抵抗率）を現在公知の構造よりも５～１０倍程度大幅に減少させることができる。したがって、層ペア１５０内に薄い半誘電体層１１１を使用することにより、電力損失および電池／セル１００／２００で発生する熱を低減することができる。
【0099】
【0100】
ナイキストプロット６００に用いた電池構造体は、層ペア１５０を有するシリコンベース電極１１０と、ポリアクリロニトリル（ＰＡＮ）セパレータを有する高分子固体電解質（ＳＰＥ）とを含む対称セルで、層ペア１５０を有する相補的なシリコンベース電極１１０と一緒に挟まれたセルを有する。層ペア１５０の半誘電体層１１１は、２３ｎｍの厚さ１２１のＬｉＦ層であった。溶融イオン導電層１１２は、ＬｉＴＦＳＩ塩をその溶融温度程度にしたもの、または溶融温度を超える温度にしたものであった。ＳＰＥ層１１４は、ポリカプロラクトン（ＰＣＩ）、スクシノニトリル（ＳＮ）、リチウムビス（トリフルオロメタンスルホニル）イミド（ＬｉＴＦＳＩ）の混合物の混合物であり、飽和ポリアクリロニトリル（ＰＡＮ）セパレータを含むものであった。
【0101】
ナイキストプロット６００は、一連の点のプロットであり、各点、典型的には６０５は、セル、例えば１００にわたる励起電圧の所定の周波数で測定される。各周波数において、ナイキストプロット６００上の関連する点は、ナイキストプロット６００のＹ軸６２６上のオームで測定される全インピーダンスの虚数成分Ｚ”に対して、Ｘ軸６２４上のオームで測定されるセル（１００、２００）の全インピーダンスの実数成分、Ｚ’を表す。典型的には、虚数成分Ｚ”は、示されるように、負の値（静電容量を示す）である。低い周波数で測定された点６０５は、ナイキストプロット６００の右側にあり、左に向かってより最初にスキャン／プロットされた点は高い周波数を有する、つまり、最高周波数は、典型的には０／０頂点に最も近い。各点６０５は、１つの独立した周波数で測定されたインピーダンスである。
【0102】
曲線６１０は、それぞれの点６０５で測定された正確なインピーダンスを適合させる線状曲線である。曲線６１５は、図５からのＲＣモデルから生成された、曲線６１０上の点６０５の「最良適合」曲線である。曲線６１５上の領域６２５は、ほぼ線形であり、４５度付近の傾きを有する。これは、セル１００／２００を通るイオン、例えばリチウムイオン、Ｌｉ＋の輸送／拡散が、広範囲の周波数にわたって効率的であり、それによって、図５に表示されたワールブルグインピーダンス素子の使用を保証することを示す。
【0103】
この例示的な実施例では、セル全体が０ボルトにバイアスされた場合、印加電圧の周波数は５０ミリボルトの励起電位振幅で１メガヘルツ～２００ミリヘルツまで変化した。
【0104】
図６Ａは、図６の拡大部分６５０のグラフであり、大きなナイキストプロット６００の高～中周波数における点６０５およびＲＣモデルラインフィット６１５を示す。再び、各周波数において、ナイキストプロット６５０上の関連する点は、ナイキストプロット６５０のＹ軸６６５上のオームで測定される全インピーダンスの虚数成分Ｚ”に対して、Ｘ軸６６４上のオームで測定されるセル（１００、２００）の全インピーダンスの実数成分、Ｚ’を表す。
【0105】
このプロットにおいて、Ｒ１の値６７５は、シリコンベース電極１１０および層ペアの界面抵抗を表し、１７オームと決定される。この値は、Ｒ１から指す黒い矢印で示すように、高周波領域における小さな半円の直径から抽出される。Ｒ２の値６８５は１１１４オームと決定されている。電解質および電極を介した物質輸送および拡散抵抗を表すバルクセル抵抗であるＲ２の値は、ＳＰＥ電解質および潜在的に層ペアの厚さ１２１を減らすことによって、さらに減少し得ることが提案される。Ｒｓは、最初の最も高い周波数のデータポイントからの実抵抗（Ｘ軸の値）として推定される。
【0106】
シリコンベース電極１１０とＳＰＥ１１４との間に層ペア１５０を含まない、同じ寸法の先行技術の対称セル／電池は、１５０オーム前後の範囲のＲ１値と４５２７オーム前後の範囲のＲ２値とを有する。したがって、層ペア１５００を含むことによって、Ｒ１の値は１０倍近く改善され、Ｒ２の値は約４倍改善される。
【0107】
【0108】
図７は、３次元パターニングされたフルリチウム電池セル７００に用いられるシリコンベース電極上に配置された層ペア１１０を示すブロック図である。
【0109】
図７は、シリコンベース電極基板１１０／７６０における活性シリコン領域７６０Ａ／１１０上に積層された活性アノード材料（ＬｉＴＦＳＩ－ＰＡＮＩ＆グラファイトスラリー）を有する新規エネルギー貯蔵デバイス７００のブロック図である。活性アノード材料７７７は、溝７５０の基部と、初期電流サイクル中およびリチウム金属アノード層７４０の形成前に部分的にin-situ構造体７００に形成される溝側壁７５４上とに存在する。
【0110】
本実施形態では、一例として、構造体７００は、アノード７７７が、基板１１０／７６０の３Ｄ溝７５０の範囲内に完全に収まっている。この非限定的な例では、カソード接点７８５／１１８、セパレータ７３５／１１５、および電解質（７３２Ａ／７３２Ｂ）は、溝７５０の外側で、フィールド７５６上に配置される。フィールド７５６は、溝７５０の外側にある基板７６０／１１０の表面である。さらに、活性アノード材料７７７、ポリマー７７０、および、サイクル時またはin-situ時には、リチウム金属アノード層７４０が、溝側壁７５４および溝底部７７１上に積層される。構造体７００は、電池７００内の構造体および構成要素を形成するために、循環させられた後、例えば、電池７００を通して様々な振幅の電流に曝された後に示されている。
【0111】
電池構造体７００は、基板７６０／１１０の溝７５０に部分的に封入される。ライナー／絶縁体７５４は、溝７５０の側壁７５１を覆い、フィールド７５６上で重なり合うことができる。ライナー７５４は、二酸化ケイ素（ＳｉＯ２）または窒化ケイ素（Ｓｉ３Ｎ４）、または複数の絶縁層の組み合わせのような誘電体、電気絶縁材料からなり、既知の方法によって堆積される。
【0112】
ライナー７５４は、溝７５０の側壁７５１上のライナー７５４層の間の溝底部領域７７０の表面である溝底部７７１の活性表面７６０Ａ／１１０を覆わない。溝底部７７１の電気的に活性な表面７６０Ａ／１１０は、ガルバニックサイクルによってこれらの表面で変質が起こり、最初にリチウム化基板領域７６０Ａと溝底部７７１上のリチウム金属層７４０を形成する前に、溝７５０が最初に基板７６０／１１０と界面する部分である。
【0113】
いくつかの実施形態では、ペア層１５０は、活性表面７２５上と、側壁７５１上の絶縁層７５４上に部分的にまたは全体的に堆積する。さらに他の実施形態では、ペア層１５０は、絶縁層７５４上および基板７６０／１１０のフィールド７５６上に全体的に堆積する。ペア層１５０の異なる積層は、既知のマスク堆積技術によって行われる。
【0114】
いくつかの実施形態では、接着剤領域７７０は、溝７５０の溝底部７７１および側壁７５１を覆う層である。
【0115】
いくつかの実施形態では、アノード組成物（例えば、グラファイト混合物およびリチウム／電子導電性接着剤）７７７も溝７５０の側壁７５１を覆う。
【0116】
いくつかの実施形態では、電池構造体７００は、セパレータ層７３５／１１５を有する電解質層７３２Ａ／１１４Ａおよび７３２Ｂ／１１４Ｂを備える。いくつかの実施形態では、電解質層７３２Ａ／７３２Ｂは、例えば、上述したような高分子固体電解質（ＳＰＥ）である。しかしながら、任意の電解質材料が構造体７００において機能するであろう。
【0117】
カソード７５５／１１８は、導電性材料、例えばアルミニウム（Ａｌ）のような金属、もしくは上述した他の導電性材料またはその両方であるカソード接点７８５／１２０に電気的に接続されている。いくつかの実施形態では、カソード接点７８５／１２０は、コインセル導電性スペーサもしくはケーシングまたはその両方のような別の上部外側接点７０５に接続される。
【0118】
いくつかの実施形態では、コインセルケーシングのような底部外側接点７１０が基板７６０／１１０に取り付けられている。
【0119】
図８は、電池が４０オームｃｍ２
（２．２５Ｅ－６秒の電荷移動時定数に相当）未満の電極界面抵抗率Ｒ１および２×１０３オームｃｍ２
（１．２６Ｅ－２秒の電荷移動時定数に相当）未満のバルクセル抵抗率Ｒ２を有するように層ペア１５０を使用してリチウム電池を製造または加工８００する方法のフローチャートである。
【0120】
プロセス８００は、上述したように、シリコンベース電極１１０上に薄型半誘電体層１１１を形成するステップ８１０から開始される。薄型半誘電体層１１１は、１５ナノメートル（ｎｍ）および３０ｎｍの薄型半誘電体層の厚さ１２１を有する。
【0121】
ステップ８２０では、上述したように、溶融イオン導電層１１２を薄型半誘電体層１１１上に堆積させ、層ペア１５０を形成する。
【0122】
ステップ８３０では、１または複数のデバイス層が層ペア１５０の上に積層され、デバイス１００／２００／７００が形成される。
【0123】
本発明の様々な実施形態の説明は、例示の目的で提示されているが、網羅的であることを意図するものではなく、開示される実施形態に限定されることを意図するものでもない。説明した実施形態の範囲から逸脱することなく、多くの修正および変更が当業者には明らかであろう。例えば、本発明の実施形態に従って開示される半導体デバイス、構造、および方法は、アプリケーション、ハードウェア、もしくは電子システム、またはその組み合わせにおいて採用することができる。本発明の実施形態を実装するための適切なハードウェアおよびシステムは、パーソナルコンピュータ、通信ネットワーク、電子商取引システム、携帯通信デバイス（例えば、携帯電話およびスマートフォン）、ソリッドステートメディアストレージデバイス、エキスパートおよび人工知能システム、機能回路等を含むことができるが、これらに限定されるものではない。半導体デバイスを組み込んだシステムおよびハードウェアは、本発明の実施形態として企図されている。
【0124】
本明細書で使用される用語は、実施形態の原理、市場で見られる技術に対する実際の適用または技術的改善を説明するため、または当業者が本明細書に記載の実施形態を理解できるようにするために選択された。実質的に同じ機能を果たし、実質的に同じ方法で働き、実質的に同じ用途を有し、もしくは同様のステップを実行する、またはその組み合わせである異なる用語で説明されたデバイス、コンポーネント、要素、特徴、装置、システム、構造、技術、および方法は、本発明の実施形態として企図されるものである。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図6A】
【図7】
【図8】
