特許 7708035 情報処理方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-07-07

(45)【発行日】2025-07-15

(54)【発明の名称】情報処理方法

(51)【国際特許分類】

   G06V 10/82 20220101AFI20250708BHJP

   G06T 7/00 20170101ALI20250708BHJP

   G06N 20/00 20190101ALI20250708BHJP

【ＦＩ】

G06V10/82

G06T7/00 350C

G06N20/00

【請求項の数】 4

(21)【出願番号】P 2022133601

(22)【出願日】2022-08-24

(65)【公開番号】P2024030614

(43)【公開日】2024-03-07

【審査請求日】2024-05-16

(73)【特許権者】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】馬渕 充啓

【審査官】伊知地 和之

(56)【参考文献】

【文献】国際公開第２０２２／１２４０６７（ＷＯ，Ａ１）

【文献】特開２０２０－０４７１９１（ＪＰ，Ａ）

【文献】国際公開第２０２２／１０２０５４（ＷＯ，Ａ１）

【文献】堀崎行太 外３名，ＰＣクラスタシステムにおけるミニバッチ学習の概念を用いたニューラルネットワークの並列学習，電子情報通信学会技術研究報告 ＮＣ２００２－８８～１０２ ニューロコンピューティング，社団法人電子情報通信学会，2002年12月06日，第102巻 第508号，pp.19～22

【文献】Wicaksana Jeffry et al.，“Customized Federated Learning for Multi-Source Decentralized Medical Image Classification”，IEEE Journal of Biomedical and Health Informatics[online]，IEEE，2022年，Vol.26,No.11，pp.5596-5607，[検索日 2025.2.26], インターネット:<URL:https://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=9855868>，DOI: 10.1109/JBHI.2022.3198440

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ １８／００ － １８／４０

Ｇ０６Ｎ ３／００ － ９９／００

Ｇ０６Ｔ ７／００ － ７／９０

Ｇ０６Ｖ １０／００ － ２０／９０

Ｇ０６Ｖ ３０／４１８

Ｇ０６Ｖ ４０／１６

Ｇ０６Ｖ ４０／２０

ＣＳＤＢ（日本国特許庁）

ＩＥＥＥ Ｘｐｌｏｒｅ

(57)【特許請求の範囲】

【請求項1】

画像を認識するための学習済みモデルを生成する情報処理方法であって、
学習用モデルは複数の第１のモデルと、前記第１のモデルとは異なる第２のモデルとにより構成されており、
学習に用いる画像をパッチごとに分割し、
分割された複数のパッチの各々は個々に独立して保管され、前記複数の第１のモデルの各々は個々に独立して所定のサーバで動作しており、前記複数のパッチの各々を、パッチごとに所定の前記複数の第１のモデルの各々にそれぞれに入力して計算し、
前記第１のモデルの各々の計算結果の出力を前記第２のモデルにおいて統合させて、前記学習用モデルを学習することにより、前記学習済みモデルを生成する、
情報処理方法。

【請求項2】

前記学習用モデルにおいて、前記複数のパッチに対応する前記複数の第１のモデルの数は、前記複数のパッチの数と同等に構成される請求項１に記載の情報処理方法。

【請求項3】

前記第２のモデルは、前記複数の第１のモデルの計算結果の出力を受け付けて統合し、当該第２のモデルのロスを計算して、前記学習用モデルを学習する、請求項１に記載の情報処理方法。

【請求項4】

前記学習用モデルは、第３のモデルを更に含み、
前記第３のモデルは、前記複数の第１のモデルの各々の出力を受け付け、当該出力ごとに、個々のロスを計算し、
前記個々のロスと、前記第２のモデルのロスとに基づいて全体のロスを計算して、前記学習用モデルを学習する、請求項３に記載の情報処理方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、情報処理方法に関する。

【背景技術】

【0002】

特許文献１には、ニューラルネットワークを複数に分割し、入出力特性に基づいて、パラメータを特定する技術が開示されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特許6784162

【非特許文献】

【0004】

【文献】Federated Learning: Strategies for Improving Communication Efficiency, NIPS Workshop on Private Multi-Party Machine Learning (2016), URL:"https://arxiv.org/pdf/1610.05492.pdf"

【文献】Split learning for health: Distributed deep learning without sharing raw patient data, December 2018, URL:"https://arxiv.org/pdf/1812.00564.pdf"

【発明の概要】

【発明が解決しようとする課題】

【0005】

先行技術では、ニューラルネットワークを分割することで、各ニューラルネットワークにそれぞれに途中までの学習結果を与えるため、プライバシー保護に対する配慮が可能であるものの計算途中のデータから元のデータを復元する手法も存在する。そのため、ニューラルネットワークを分割するだけでは十分なプライバシー保護ができない場合も想定され、改善の余地がある。

【0006】

本開示は、学習用モデルの学習におけるプライバシー保護を可能とする情報処理方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

請求項１に記載の情報処理方法は、画像を認識するための学習済みモデルを生成する情報処理方法であって、学習用モデルは複数の第１のモデルと、前記第１のモデルとは異なる第２のモデルとにより構成されており、学習に用いる画像をパッチごとに分割し、分割された複数のパッチの各々は個々に独立して保管され、前記複数の第１のモデルの各々は個々に独立して所定のサーバで動作しており、前記複数のパッチの各々を、パッチごとに所定の前記複数の第１のモデルの各々にそれぞれに入力して計算し、前記第１のモデルの各々の計算結果の出力を前記第２のモデルにおいて統合させて、前記学習用モデルを学習することにより、前記学習済みモデルを生成する。

【0008】

請求項１に記載の情報処理方法は、パッチの各々に分割し、学習用モデルをパッチに対応して分割した構成とする。これにより、学習用モデルの学習におけるプライバシー保護を可能とする。また、１のサーバからは元画像が復元できないため、プライバシー保護が可能となる。

【0009】

請求項２に記載の情報処理方法は、請求項１に記載の情報処理方法において、前記学習用モデルにおいて、前記複数のパッチに対応する前記複数の第１のモデルの数は、前記複数のパッチの数と同等に構成される。請求項２に記載の情報処理方法によれば、プライバシー保護が可能な態様で学習データを扱える。

【0011】

請求項３に記載の情報処理方法は、請求項１に記載の情報処理方法において、前記第２のモデルは、前記複数の第１のモデルの計算結果の出力を受け付けて統合し、当該第２のモデルのロスを計算して、前記学習用モデルを学習する。請求項３に記載の情報処理方法によれば、パッチの計算を個々に独立して扱い、かつ、プライバシー保護が可能な態様としてモデルを構成できる。

【0012】

請求項４に記載の情報処理方法は、請求項３に記載の情報処理方法において、前記学習用モデルは、第３のモデルを更に含み、前記第３のモデルは、前記複数の第１のモデルの各々の出力を受け付け、当該出力ごとに、個々のロスを計算し、前記個々のロスと、前記第２のモデルのロスとに基づいて全体のロスを計算して、前記学習用モデルを学習する。請求項４に記載の情報処理方法によれば、個々のロスを考慮し、全体のロスとして学習においてフィードバックすることで、学習用モデルの学習を高速化できる。

【発明の効果】

【0013】

本開示の技術によれば、学習用モデルの学習におけるプライバシー保護を可能とする。

【図面の簡単な説明】

【0014】

【図1】情報処理システムの構成を示す図である。

【図2】ユーザ端末及び各サーバのコンピュータとしてのハードウェア構成を示すブロック図である。

【図3】情報処理システムのデータの流れ及び学習用モデルの構成例を模式的に示す図である。

【図4】学習用モデルのニューラルネットワークとしての構成例を示す図である。

【図5】本実施形態の情報処理システムで実行される情報処理方法としての処理の流れについて説明するシーケンスである。

【図6】実施形態を改良し、Ｕｐｐｅｒの個々のロスを計算するマルチ計算モデルを更に設ける場合の構成例である。学習用モデルのニューラルネットワークとしての構成例を示す図である。

【発明を実施するための形態】

【0015】

本発明の実施形態の概要について説明する。画像認識は深層学習により、特に正解データを必要とする教師あり学習での精度が向上し、広く一般に利用されるようになってきている。一方、顔認識、感情認識など、個人情報などのセンシティブな情報を用いて学習したモデルを活用するアプリケーションも増加している。また、ＧＤＰＲ（Ｇｅｎｅｒａｌ Ｄａｔａ Ｐｒｏｔｅｃｔｉｏｎ Ｒｅｇｕｌａｔｉｏｎ）やＣＣＰＡ（Ｃａｌｉｆｏｒｎｉａ Ｃｏｎｓｕｍｅｒ Ｐｒｉｖａｃｙ Ａｃｔ）などプライバシー保護に関わる法律が各国で制定されており、データ収集やモデル学習においてもプライバシー保護が重要になってきている。

【0016】

本実施形態の前提として既存の学習手法に関して上述した課題がある。課題に関する学習手法として、非特許文献１のような連合学習、非特許文献２のような分割ニューラルネットワークの手法がある。

【0017】

非特許文献１の手法では、中央サーバにデータを収集することなく、エッジ（データ提供側の端末）で学習させた結果のパラメータのみを収集し、サーバでは集まったパラメータを利用してモデルを学習させている。もっとも、非特許文献１ではモデルが大きくなるとパラメータが増え、その分の通信量が増え、エッジの計算量が増える。また、各エッジに学習させたい最新のモデルを配置する必要がある。

【0018】

非特許文献２の手法では、ＣＮＮ（Ｃｏｎｖｏｌｕｔｉｏｎａｌ ｎｅｕｒａｌ ｎｅｔｗｏｒｋ）を途中で分割して、別々のユーザの端末で保持して学習させることで、データを提供するユーザはデータ自体ではなく、途中までのニューラルネットワークの学習結果を、学習を処理するユーザの端末に送信するだけでよい。しかし、データ量を増やすためには、データ提供者（クライアント）を増やす必要があり、そのためには学習時の通信が複雑になる。また、データを収集しないため、プライバシー保護は可能なものの、例えば精度が低い場合のデータ確認や正解データの付与などのデータの調整を行うことができない。

【0019】

いずれの手法もデータを中央に収集しないことでプライバシー保護を実現しているが、モデルの性能を改善したい場合、データの調整ができないという課題がある。また、顔などのプライバシー情報を含む部分にマスクをするなどの手法も考えられるが、認識性能に影響を及ぼす可能性が高い。

【0020】

画像認識の深層学習においてニューラルネットワークを学習する際には、大量の画像が必要であり、教師あり学習の場合、収集後に正解データのラベルを付ける必要がある。収集した画像には、例えば、顔、車両のナンバープレートなどプライバシーにかかわる情報が含まれており、セキュリティを確保したとしても、一箇所に保存する場合、プライバシー情報を含んでおり、取扱いに配慮が必要となる。また、プライバシー情報の収集は対象者の同意が必要となり、大量の収集が困難である。

【0021】

本実施形態では、学習に用いる画像を小さなサイズのパッチに分割して、個別のサーバに保管する。また、非特許文献２の分割ニューラルネットワークをベースに、分割したパッチに合わせた学習用モデルの構成として、パッチ分割ニューラルネットワーク（Ｐａｔｃｈ ｓｐｌｉｔ ＮＮ）を用いる。学習用モデルの構成例については後述する。

【0022】

小さなサイズのパッチにすることで、元の画像にプライバシー情報が含まれていたとしても判別できないサイズに分割され、１つ１つのパッチを非プライバシー情報にできる。また、別々にパッチを保管することで、元画像を構成するパッチを一定数同時に取り出さない限りプライバシー情報を復元できないようにする。ただし、一部のユーザには権限を与えて元の画像を復元できるようにして、データの分析を可能にしてもよい。

【0023】

学習用モデルは、ＣＮＮをＵｐｐｅｒモデルとＬｏｗｅｒモデルとの２部構成に分割する。学習時はＵｐｐｅｒモデルとＬｏｗｅｒモデルとを別々のサーバで動作させることで、学習に用いるデータ（パッチ）がそのまま一箇所に集まらないようにする。Ｕｐｐｅｒモデルの計算を介してＬｏｗｅｒに出力することで計算結果からは復元できなくなる。また、パッチ数に応じた数のＵｐｐｅｒモデルを用意することで、パッチが一箇所のサーバに集まらないようにする。なお、Ｕｐｐｅｒモデルの数がパッチ数未満の場合、適宜、Ｕｐｐｅｒモデルに割り当てる。Ｕｐｐｅｒモデルが本開示の第１のモデルの一例であり、Ｌｏｗｅｒモデルが本開示の第２のモデルの一例である。

【0024】

本実施形態の手法によれば、パッチ分割して学習した場合でも元画像をそのまま利用した場合に対して十分な認識性能を有する学習済みモデルが生成可能である。

【0025】

図１は、情報処理システム１０の構成を示す図である。図１に示すように、情報処理システム１０は、ユーザ端末１０２と、パッチを保存する複数のパッチサーバ１１０（１１０_１～Ｎ）と、複数のＵｐｐｅｒモデルの各々を保存する複数のＵｐｐｅｒサーバ１１２（１１２_１～Ｎ）と、Ｌｏｗｅｒモデルを保存するＬｏｗｅｒサーバ１１４と、がネットワークＮを介して接続されている。ユーザ端末１０２は学習に用いる画像を入力する端末である。パッチサーバ１１０は、分割したパッチを保管するストレージサーバである。Ｕｐｐｅｒサーバ１１２及びＬｏｗｅｒサーバ１１４は学習用モデルを保管するとともに学習用モデルを実行するサーバである。

【0026】

図２は、ユーザ端末１０２及び各サーバ（１１０、１１２、１１４）のコンピュータ（ＣＭ）としてのハードウェア構成を示すブロック図である。図２に示すように、コンピュータ（ＣＭ）は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１１、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１２、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１３、ストレージ１４、入力部１５、表示部１６及び通信インタフェース（Ｉ／Ｆ）１７を有する。各構成は、バス１９を介して相互に通信可能に接続されている。

【0027】

ＣＰＵ１１は、中央演算処理ユニットであり、各種プログラムを実行したり、各部を制御したりする。すなわち、ＣＰＵ１１は、ＲＯＭ１２又はストレージ１４からプログラムを読み出し、ＲＡＭ１３を作業領域としてプログラムを実行する。ＣＰＵ１１は、ＲＯＭ１２又はストレージ１４に記憶されているプログラムに従って、上記各構成の制御及び各種の演算処理を行う。本実施形態では、ＲＯＭ１２又はストレージ１４には、情報処理プログラムが格納されている。その他のハードウェア構成はコンピュータとして一般的な構成を用いればよいため、説明を省略する。

【0028】

図３は、情報処理システム１０のデータの流れ及び学習用モデルの構成例を模式的に示す図である。パッチは、学習に用いる画像を分割した複数のパッチの各々である。情報処理システム１０で学習する学習用モデルは、複数のｕｐｐｅｒモデルの各々と、Ｌｏｗｅｒモデルとに分割される。後述する。なお、パッチへの分割は、ユーザ端末１０２で行われるものとするが、１つのパッチサーバ１１０でバッチへの分割処理を行い、他のパッチサーバ１１０に配布してもよい。

【0029】

図３の（１）では、ユーザが入力した画像を複数のパッチに分割してパッチサーバ１１０の各々にアップロードする。（２）では、パッチは別々のパッチサーバ１１０に保管される。（３）では、複数のＵｐｐｅｒモデルを準備してパッチをそれぞれのＵｐｐｅｒモデルに入力する。学習用モデルのうちのＵｐｐｅｒモデルによる個々の学習を行う。ここで、個々のＵｐｐｅｒモデルは個々に独立したＵｐｐｅｒサーバ１１２で起動し、動作する。（４）では、各Ｕｐｐｅｒモデルの出力結果をＬｏｗｅｒモデルに転送して、学習用モデルのうちのＬｏｗｅｒモデルで各Ｕｐｐｅｒモデルの出力結果を統合してロスを計算し、学習用モデルを学習する。統合されたロスの計算により、学習用モデルの認識結果が得られる。このようにして情報処理システム１０は学習済みモデル生成し、出力する。（５）は、学習用モデルの学習状況に応じた任意の処理である。（５）では、学習された学習用モデルの学習状況に応じて、必要なパッチを収集し、収集したパッチから画像を復元して分析し、パッチに適宜、正解データをラベリングする。

【0030】

パッチの分割パターンの例を説明する。分割パターンは、（Ａ）単純分割、又は（Ｂ）オーバーラップの何れかを用いればよい。（Ａ）単純分割は、例えば画像のオリジナルサイズをベースに過不足なく分割する。（Ａ）単純分割では、３２ｘ３２サイズの画像であれば、分割サイズを１６ｘ１６サイズとし、４パッチに分割する。分割サイズを８ｘ８サイズとし、８パッチに分割してもよい。（Ｂ）オーバーラップの場合、固定長でオーバーラップさせて分割し、切れ目が生じないようにする。３２ｘ３２サイズの画像であれば、分割サイズを１６ｘ１６サイズ、スライドを８とすると、９パッチに分割される。分割サイズを８ｘ８サイズ、スライドを４とすると、４９パッチに分割される。分割パターンは画像の複雑度に応じて使い分けてもよい。

【0031】

図４は、学習用モデルのニューラルネットワークとしての構成例を示す図である。上段にＰａｔｃｈ ｓｐｌｉｔ ＮＮとしての学習用モデルを示し、下段にベースとなるＣＮＮの一種であるＲｅｓＮｅｔ１８を示して対比している。Ｕｐｐｅｒモデルはパッチの数と同様に構成される場合を想定している。１～Ｎの番号で示した各パッチは対応するＵｐｐｅｒモデル（図中のＵｐｐｅｒ）に入力される。Ｌｏｗｅｒモデルには、個々のＵｐｐｅｒモデルから出力を統合するｃｏｎｃａｔｅｎａｔｅ層が設けられ、統合してからＬｏｗｅｒ層に入力する。なお、Ｕｐｐｅｒモデルはパッチの数と同等でなくとも、数個のパッチが入力されるパッチモデルがあったとしてもプライバシー情報が保護できるパッチのレベルであればよい。ＵｐｐｅｒモデルがＲｅｓＮｅｔ１８のＩｎｐｕｔ Ｌａｙｅｒ、Ｒｅｓｉｄｕａｌ Ｂｌｏｃｋ１に相当する。ＬｏｗｅｒモデルがＲｅｓＮｅｔ１８のＲｅｓｉｄｕａｌ Ｂｌｏｃｋ２～４、Ｏｕｔｐｕｔ Ｌａｙｅｒに相当する。

【0032】

（制御の流れ）
図５は、本実施形態の情報処理システム１０で実行される情報処理方法としての処理の流れについて説明するシーケンスである。情報処理方法においては、複数のコンピュータ（ユーザ端末１０２、パッチサーバ１１０、Ｕｐｐｅｒサーバ１１２の各々、及びＬｏｗｅｒサーバ１１４）を組み合わせて処理を実行する。

【0033】

ステップＳ１００において、ユーザ端末１０２は、画像をパッチに分割して、パッチサーバ１１０の各々に送信する。

【0034】

ステップＳ１０２において、パッチサーバ１１０の各々は、保管しているパッチに対応するＵｐｐｅｒモデル（ＵｐｐｅｒモデルがあるＵｐｐｅｒサーバ１１２）に出力する。

【0035】

ステップＳ１０４において、Ｕｐｐｅｒサーバ１１２の各々は、当該Ｕｐｐｅｒモデルの計算を行い、計算結果をＬｏｗｅｒモデル（ＬｏｗｅｒモデルがあるＬｏｗｅｒサーバ１１４）に出力する。

【0036】

ステップＳ１０６において、Ｌｏｗｅｒサーバ１１４は、受け付けたＬｏｗｅｒモデルの各々の計算結果を統合して、ロスを計算し、学習用モデルを学習する。学習手法は、ＣＮの学習と同様に、計算されたロスから、Ｕｐｐｅｒモデル及びＬｏｗｅｒモデルの重みパラメータを調整する手法を用いればよい。

【0037】

以上、本実施形態の情報処理システム１０は、パッチの各々に分割し、学習用モデルをパッチに対応して分割した構成とすることにより、学習用モデルの学習におけるプライバシー保護を可能とする。

【0038】

［変形例］
図６は、上述した実施形態を改良し、Ｕｐｐｅｒの個々のロスを計算するマルチ計算モデルを更に設ける場合の構成例である。なお、マルチ計算モデルは、Ｌｏｗｅｒサーバ１１４に設けてもよいし、個別のサーバに設けてもよい。マルチ計算モデルが本開示の第３のモデルの一例である。

【0039】

マルチ計算モデルでは、個々のＵｐｐｅｒモデルの計算結果を受け付け、Ａｄａｐｔａｔｉｏｎ Ｎｅｔにおいて個々の計算結果について、個々のロス（ｕｐｐｅｒ＿ｌｏｓｓ）を計算する。このような構成を学習時に導入することで、Ｕｐｐｅｒモデルの学習を高速化できる。なお、推論時にはこのような構成は不要である。

【0040】

Ｌｏｗｅｒサーバ１１４では、Ｕｐｐｅｒモデルについて計算された個々のロスの計算結果を受け付け、全体のロスの計算を以下（１）式に従って行う。学習用モデルの学習は、Ｌｏｗｅｒモデルのロスに代えて、当該全体のロスを用いて行えばよい。

【数1】

・・・（１）

【0041】

Ｆｕｌｌ＿Ｌｏｓｓがニューラルネットワーク全体のロス、Ｌｏｗｅｒ＿ＬｏｓｓがＬｏｗｅｒモデルで計算されたロス、Ｕｐｐｅｒ＿ＬｏｓｓがＵｐｐｅｒモデルごとに計算された個々のロスである。また、Ｎｕｍ＿Ｏｆ＿ＭｏｄｅｌがＵｐｐｅｒモデルの数、Ｎｕｍ＿Ｏｆ＿Ｐａｔｈが分割したパッチの数、αがＵｐｐｅｒ＿Ｌｏｓｓ全体の係数である。なお、Ａｄａｐｔａｔｉｏｎ Ｎｅｔにおける個々の層は、入力から順に、ＡｄａｐｔｉｖｅＡｖｇＰｏｏｌ、Ｌｉｎｎｅｒ、ＢａｔｃｈＮｏｒｎ、Ｌｉｎｎｅｒ、ＢａｔｃｈＮｏｒｎ、ＲｅＬＵ、Ｌｉｎｎｅｒのニューラルネットワークの層とすればよい。当該変形例における手法を用いた検証例では、データセットにＣＩＦＡＲ１０及びＣＩＦＡＲ１００を用いた検証を行い、元の画像をそのまま用いた学習の場合と同等程度又は同等以上の認識精度が得られることが確認できている。

【0042】

なお、上記実施形態でＣＰＵ１１がソフトウェア（プログラム）を読み込んで実行した各種処理を、ＣＰＵ以外の各種のプロセッサが実行してもよい。この場合のプロセッサとしては、ＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等の製造後に回路構成を変更可能なＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）及びＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等の特定の処理を実行させるために専用に設計された回路構成を有するプロセッサである専用電気回路等が例示される。また、上述した各処理を、これらの各種のプロセッサのうちの１つで実行してもよいし、同種又は異種の２つ以上のプロセッサの組み合わせ（例えば、複数のＦＰＧＡ、及びＣＰＵとＦＰＧＡとの組み合わせ等）で実行してもよい。また、これらの各種のプロセッサのハードウェア的な構造は、より具体的には、半導体素子等の回路素子を組み合わせた電気回路である。

【0043】

また、上記実施形態において、情報処理プログラムはコンピュータが読み取り可能な非一時的記録媒体に予め記憶（インストール）されている態様で説明した。例えば、情報処理プログラムはＲＯＭ１２又はストレージ１４に予め記憶されている。しかしこれに限らず、各プログラムは、ＣＤ－ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＤＶＤ－ＲＯＭ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、及びＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）メモリ等の非一時的記録媒体に記録された形態で提供されてもよい。また、情報処理プログラムは、ネットワークを介して外部装置からダウンロードされる形態としてもよい。

【0044】

上記実施形態で説明した処理の流れは、一例であり、主旨を逸脱しない範囲内において不要なステップを削除したり、新たなステップを追加したり、処理順序を入れ替えたりしてもよい。

【符号の説明】

【0045】

１０ 情報処理システム
１０２ ユーザ端末
１１０ パッチサーバ
１１２ Ｕｐｐｅｒサーバ
１１４ Ｌｏｗｅｒサーバ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】