特許 7719580 プロジェクション・ライナを有する相変化メモリ・セル

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-07-29

(45)【発行日】2025-08-06

(54)【発明の名称】プロジェクション・ライナを有する相変化メモリ・セル

(51)【国際特許分類】

   H10B 63/10 20230101AFI20250730BHJP

   H10N 70/20 20230101ALI20250730BHJP

【ＦＩ】

H10B63/10

H10N70/20

【請求項の数】 14

(21)【出願番号】P 2023522797

(86)(22)【出願日】2021-11-18

(65)【公表番号】

(43)【公表日】2023-12-14

(86)【国際出願番号】 IB2021060700

(87)【国際公開番号】W WO2022123367

(87)【国際公開日】2022-06-16

【審査請求日】2024-05-16

(31)【優先権主張番号】17/114,605

(32)【優先日】2020-12-08

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】390009531

【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション

【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

(74)【代理人】

【識別番号】100112690

【弁理士】

【氏名又は名称】太佐 種一

(74)【代理人】

【識別番号】100120710

【弁理士】

【氏名又は名称】片岡 忠彦

(72)【発明者】

【氏名】オーケー、インジョ

(72)【発明者】

【氏名】バオ、ルキャン

(72)【発明者】

【氏名】サイモン、アンドルー、ハーバート

(72)【発明者】

【氏名】ブルー、ケビン

(72)【発明者】

【氏名】ソルニエ、ニコル

(72)【発明者】

【氏名】サラフ、イクバル、ラシッド

(72)【発明者】

【氏名】ボーサレー、プラサド

【審査官】宮本 博司

(56)【参考文献】

【文献】特開２００９－０７１３１４（ＪＰ，Ａ）

【文献】米国特許出願公開第２００７／０１９４２９４（ＵＳ，Ａ１）

【文献】特開２０１１－２１６７６８（ＪＰ，Ａ）

【文献】国際公開第２００７／０５８１７５（ＷＯ，Ａ１）

【文献】特表２００８－５２２４００（ＪＰ，Ａ）

【文献】特開２０１０－２４５１４３（ＪＰ，Ａ）

【文献】米国特許出願公開第２００９／０００８６２１（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ１０Ｂ ６３／１０

Ｈ１０Ｎ ７０／２０

(57)【特許請求の範囲】

【請求項1】

第２の誘電体層によって囲まれたヒータと、
前記第２の誘電体層の上のプロジェクション・ライナであって、上面が前記ヒータの上面と実質的に同一面であり、前記ヒータの上部の側壁と直接接触する、プロジェクション・ライナと、
前記プロジェクション・ライナの上方の相変化材料層であって、前記プロジェクション・ライナは、前記相変化材料層を前記第２の誘電体層から分離する、相変化材料層と
を備える構造体。

【請求項2】

前記ヒータの下方にあり、前記ヒータと電気的に接触する、底部電極と、
前記相変化材料層の上方にあり、前記相変化材料層と電気的に接触する、上部電極と
をさらに備える、請求項１に記載の構造体。

【請求項3】

前記上部電極の上方にあり、前記上部電極と直接接触する、マスク層と、
前記上部電極の上方にあり、前記上部電極と電気的に接触する、上部電極コンタクトと、
前記底部電極の下方にあり、前記底部電極と電気的に接触する、底部電極コンタクトと
をさらに備える、請求項２に記載の構造体。

【請求項4】

前記相変化材料層は、結晶相及び非晶相を含み、前記非晶相は、前記ヒータの真上にある、請求項１に記載の構造体。

【請求項5】

前記プロジェクション・ライナは、前記相変化材料層の前記結晶相及び前記非晶相に平行な導電経路を提供する、請求項４に記載の構造体。

【請求項6】

前記プロジェクション・ライナは、前記相変化材料層の前記非晶相を超えて横方向に延びる、請求項４に記載の構造体。

【請求項7】

前記ヒータは、
外側層と、
前記外側層と内側層との間の中間層と、
前記中間層によって囲まれた前記内側層と
を備える、請求項１に記載の構造体。

【請求項8】

第２の誘電体層内のヒータであって、上部が前記第２の誘電体層の上方に垂直に延びるヒータと、
前記第２の誘電体層の上のプロジェクション・ライナであって、前記第２の誘電体層の上方に垂直に延びる前記ヒータの上部の上にあり、前記ヒータの前記上部の側壁及び上面と直接接触する、プロジェクション・ライナと、
前記プロジェクション・ライナの上方の相変化材料層であって、前記プロジェクション・ライナは、前記相変化材料層を前記ヒータ及び前記第２の誘電体層から分離する、相変化材料層と
を備える構造体。

【請求項9】

前記ヒータの下方にあり、前記ヒータと電気的に接触する、底部電極と、
前記相変化材料層の上方にあり、前記相変化材料層と電気的に接触する、上部電極と
をさらに備える、請求項８に記載の構造体。

【請求項10】

前記上部電極の上方にあり、前記上部電極と直接接触する、マスク層と、
前記上部電極の上方にあり、前記上部電極と電気的に接触する、上部電極コンタクトと、
前記底部電極の下方にあり、前記底部電極と電気的に接触する、底部電極コンタクトと
をさらに備える、請求項９に記載の構造体。

【請求項11】

前記相変化材料層は、結晶相及び非晶相を含み、前記非晶相は、前記ヒータの真上にある、請求項８に記載の構造体。

【請求項12】

前記プロジェクション・ライナは、前記相変化材料層の前記結晶相及び前記非晶相に平行な導電経路を提供する、請求項１１に記載の構造体。

【請求項13】

前記プロジェクション・ライナは、前記相変化材料層の前記非晶相を超えて横方向に延びる、請求項１１に記載の構造体。

【請求項14】

前記ヒータは、
外側層と、
前記外側層と内側層との間の中間層と、
前記中間層によって囲まれた前記内側層と
を備える、請求項８に記載の構造体。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、一般に相変化メモリ・セルに関し、より具体的にはプロジェクション・ライナを有するタイプの相変化メモリを形成する方法及び構造体に関する。

【背景技術】

【0002】

相変化メモリ・セルは、データ・ストレージのために使用することができる。相変化メモリ・セルは、不揮発性ランダム・アムセス・メモリである。相変化メモリ・セルの典型的な構成は、少なくとも２つの電極の間に配置され、それらに結合された相変化材料を含むことができる。相変化メモリ・セルが使用されているとき、相変化材料は、少なくとも２つの可逆的な変換が可能な相である非晶相及び結晶相の一方で動作することができる。非晶相及び結晶相は、互いに異なる。非晶相では、相変化材料は、結晶相に比べて明らかに高い抵抗を有する。相転移を容易にするために、所望の相転移を起こすことができるエネルギー、例えば、電気エネルギー、熱エネルギー、任意の他の適切な形態のエネルギー又はそれらの組み合わせが、相変化材料に供給される。

【0003】

結晶相から非晶相への変化を容易にするために、電圧パルスなどの電気エネルギーを電極の１つ、例えば底部電極に印加して、その電極又は実質的にその近傍の相変化材料を、その融点以上に加熱することができる。次いで、相変化材料は、そのガラス温度以下に急速に冷却される。このように取り扱われる相変化材料は、結晶相から非晶相に変換される。相変化材料には、このような相転移が起きた非晶質区域が生成される。

【発明の概要】

【0004】

本発明の一実施形態によれば、半導体構造体は、第２の誘電体層によって囲まれたヒータと、第２の誘電体層の上のプロジェクション・ライナと、プロジェクション・ライナの上の相変化材料層とを含む。プロジェクション・ライナの上面は、ヒータの上面と実質的に同一面とすることができる。プロジェクション・ライナは、相変化材料層を第２の誘電体層から分離することができる。半導体構造体は、ヒータの下方にあり、ヒータと電気的に接触する底部電極と、相変化材料層の上方にあり、相変化材料層と電気的に接触する上部電極とを含むことができる。半導体構造体は、さらに、上部電極の上方にあり、上部電極と直接接触するマスク層と、上部電極の上方にあり、上部電極と電気的に接触する上部電極コンタクトと、底部電極の下方にあり、底部電極と電気的に接触する底部電極コンタクトとを含むことができる。相変化材料層は、結晶相及び非晶相を含むことができる。非晶相は、ヒータの真上に存在することができる。プロジェクション・ライナは、相変化材料層の結晶相及び非晶相に平行な導電経路を提供することができる。プロジェクション・ライナは、相変化材料層の非晶層を超えて横方向に延びることができる。ヒータは、外側層と、中間層と、内側層とを含むことができる。中間層は、外側層と内側層の間にあることができ、内側層は、中間層によって囲まれることができる。

【0005】

本発明の別の実施形態により、半導体構造体が提供される。半導体構造体は、第２の誘電体層内のヒータと、第２の誘電体層の上のプロジェクション・ライナと、プロジェクション・ライナの上の相変化材料層とを含むことができる。ヒータの上部は、第２の誘電体層の上方に垂直に延びることができる。プロジェクション・ライナは、第２の誘電体層の上方に垂直に延びるヒータの上部の上にあり、ヒータと直接接触することができる。プロジェクション・ライナは、相変化材料層をヒータ及び第２の誘電体層から分離することができる。プロジェクション・ライナは、相変化材料層の結晶相及び非晶相に平行な導電経路を提供することができる。半導体構造体は、ヒータの下方にあり、ヒータと電気的に接触する底部電極と、相変化材料層の上方にあり、相変化材料層と電気的に接触する上部電極とを含むことができる。半導体構造体は、さらに、上部電極の上方にあり、上部電極と直接接触するマスク層と、上部電極の上方にあり、上部電極と電気的に接触する上部電極コンタクトと、底部電極の下方にあり、底部電極と電気的に接触する底部電極コンタクトとを含むことができる。相変化材料層は、結晶相及び非晶相を含むことができる。非晶相は、ヒータの真上に存在することができる。プロジェクション・ライナは、相変化材料層の非晶相を超えて横方向に延びることができる。ヒータは、外側層と、中間層と、内側層とを含むことができる。中間層は、外側層と内側層との間にあることができ、内側層は、中間層によって囲まれることができる。

【0006】

本発明の別に実施形態により、半導体構造体が提供される。半導体構造体は、第２の誘電体層内のヒータと、第２の誘電体層の上方にあり、ヒータと直接接触する相変化材料層とを含むことができる。ヒータの上部は、第２の誘電体層の上方に垂直に延びることができる。半導体構造体は、ヒータの下方にあり、ヒータと電気的に接触する底部電極と、相変化材料層の上方にあり、相変化材料層と電気的に接触する上部電極とを含むことができる。半導体構造体は、さらに、上部電極の上方にあり、上部電極と直接接触するマスク層と、上部電極の上方にあり、上部電極と電気的に接触する上部電極コンタクトと、底部電極の下方にあり、底部電極と電気的に接触する底部電極コンタクトとを含むことができる。相変化材料層は、結晶相及び非晶相を含むことができる。非晶相は、ヒータの真上に存在することができる。ヒータは、外側層と、中間層と、内側層とを含むことができる。中間層は、外側層と内側層の間にあることができ、内側層は、中間層によって囲まれることができる。半導体構造体は、さらに、底部電極コンタクトの下方にあり、底部電極コンタクトと電気的に接触する、第１の金属層と、上部電極コンタクトの上方にあり、上部電極コンタクトと電気的に接触する、第２の金属層と、第１の金属層と第２の金属層との間にあり、第１の金属層及び第２の金属層と電気的に接触するビア・コンタクトとを含むことができる。

【図面の簡単な説明】

【0007】

以下の詳細な説明は、実施例として与えられ、本発明を単にそれに限定することを意図したものではなく、添付の図面と併せて最もよく認識されるであろう。

【0008】

【図1】例示的な一実施形態による、第２の誘電体層内のヒータを示す断面図である。

【図2】例示的な一実施形態による、ヒータの上方のプロジェクション・ライナを示す断面図である。

【図3】例示的な一実施形態による、ヒータの上方の相変化材料層を示す断面図である。

【図4】例示的な一実施形態による、上部電極、上部電極コンタクト、及びビア・コンタクトを示す断面図である。

【図5】例示的な一実施形態による、上部電極コンタクトの上の第２の金属層を示す断面図である。

【図6】例示的な一実施形態による、第２の誘電体層の上の有機平坦化層、反射防止コーティング層、及びフォトレジスト層を示す断面図である。

【図7】例示的な一実施形態による、ヒータの上部の周囲の開口を示す断面図である。

【図8】例示的な一実施形態による、第２の誘電体層の上方のプロジェクション・ライナを示す断面図である。

【図9】例示的な一実施形態による、第２の誘電体層の上方の相変化材料層を示す断面図である。

【図10】例示的な一実施形態による、上部電極、上部電極コンタクト、ビア・コンタクト、及び上部電極コンタクトの上の第２の金属層を示す断面図である。

【図11】例示的な一実施形態による、第２の誘電体層の上方に垂直に延びるヒータの上部側壁部分を示す断面図である。

【図12】例示的な一実施形態による、第２の誘電体層と相変化材料層との間のプロジェクション・ライナを示す断面図である。

【図13】例示的な一実施形態による、上部電極、上部電極コンタクト、ビア・コンタクト、及び上部電極コンタクトの上の第２の金属層を示す断面図である。

【図14】例示的な一実施形態による、第２の誘電体層の上方に垂直に延びるヒータの上部側壁部分を示す断面図である。

【図15】例示的な一実施形態による、第２の誘電体層の真上の相変化材料層を示す断面図である。

【図16】例示的な一実施形態による、上部電極、上部電極コンタクト、ビア・コンタクト、及び上部電極コンタクトの上の第２の金属層を示す断面図である。

【0009】

図面は、必ずしも縮尺どおりではない。図面は略図に過ぎず、本発明の特定のパラメータを描くことを意図したものではない。図面は、本発明の典型的な実施形態のみを描くことを意図したものである。図面において、同様の番号は同様の要素を表す。

【発明を実施するための形態】

【0010】

本明細書において、特許請求される構造体及び方法の詳細な実施形態が開示されるが、開示される実施形態は、様々な形態で具体化することができる特許請求される構造体及び方法の例示にすぎないことを理解されたい。しかし、本発明は、多くの異なる形態で具体化することができ、本明細書で明らかにされる例示的な実施形態に限定されると解釈されるべきではない。むしろ、これらの例示的な実施形態は、本開示が十分かつ完全となるように、及び、当業者に本発明の範囲を十分に伝えるように、提供される。本説明中、周知の特徴及び技術は、提示される実施形態を不必要に不明瞭にすることを避けるために、省略されている場合がある。

【0011】

以後の説明のために、用語「上方（ｕｐｐｅｒ）」、「下方（ｌｏｗｅｒ）」、「右（ｒｉｇｈｔ）」、「左（ｌｅｆｔ）」、「垂直（ｖｅｒｔｉｃａｌ）」、「水平（ｈｏｒｉｚｏｎｔａｌ）」、「上部（ｔｏｐ）」、「低部（ｂｏｔｔｏｍ）」及びそれらの派生語は、図面中に方向付けされた、開示される構造体及び方法に関連する。用語「重ねる（ｏｖｅｒｌｙｉｎｇ）」、「上に（ａｔｏｐ）」、「上に（ｏｎ ｔｏｐ）」、「の上に配置される（ｐｏｓｉｔｉｏｎｅｄ ｏｎ）」又は「頂上に配置される（ｐｏｓｉｔｉｏｎｅｄ ａｔｏｐ）」は、第１の要素、例えば第１の構造体が、第２の要素、例えば第２の構造体の上に存在するが、介在する要素、例えば界面構造体が、第１の要素と第２の要素との間に存在してもよいことを意味する。用語「直接接触」は、第１の要素、例えば第１の構造体と、第２の要素、例えば第２の構造体とが、２つの要素の界面に中間の導電層、絶縁層又は半導体層が何もなく接続されることを意味する。

【0012】

本発明の実施形態の提示を不明瞭にしないように、以下の詳細の説明において、当技術分野において既知の幾つかの加工ステップ又は操作は、提示のため及び例示のために組み合わせられている場合があり、詳細には説明されていない場合もある。他の場合には、当技術分野において既知の幾つかの加工ステップ又は操作は、全く説明されていない場合がある。以下の説明は、むしろ、本発明の様々な実施形態の顕著な特徴又は要素に焦点が当てられることを理解されたい。

【0013】

相変化メモリ・セルが使用されているとき、相変化材料は、少なくとも２つの可逆的に変換可能な相である非晶相及び結晶相の一方で動作することができる。非晶相及び結晶相はまた、非晶状態及び結晶状態と呼ぶこともできる。相変化材料の非晶状態は、高抵抗及び低コンダクタンスを示し、一方、相変化材料の結晶状態は、低抵抗及び高コンダクタンスを示す。非晶状態及び結晶状態を利用して、相変化メモリ・セルの種々のデータ値をプログラムすることができる。

【0014】

相変化メモリ・セルの種々のデータ値のプログラミングは、例えば、底部電極及び上部電極などの電極を使用して相変化材料に適切な電圧を印加することによって達成することができる。印加される電圧に応じて、相変化材料は、結晶状態から非晶状態に、又はその逆に変化する。さらに、相変化メモリ・セルは、種々のプログラミング・レベルを有することができる。各々のプログラミング・レベルは、相変化材料をプログラムするために相変化材料に印加された異なる電圧に対応することができる。相変化メモリ・セルがプログラムされる（書き込み動作）と、電極を使用して読み出し電圧を印加し、その相変化材料レベルで格納された情報を引き出すことができる。読み出し電圧は、読み出し電圧の印加がプログラムされたセル状態を乱さないことを確実にするように、十分に低くすることができる。

【0015】

しかし、相変化メモリ・セルがプログラムされると、相変化メモリの抵抗は、抵抗ドリフトを示す可能性がある。より具体的には、抵抗ドリフトを示し得るのは非晶状態である。すなわち、非晶状態セルの抵抗は、時間が経つにつれて大きくなり得る。これは、相変化メモリ・セルの抵抗を予測不能にする。従って、抵抗ドリフトを軽減し、相変化材料の抵抗を予測可能で再現性のあるものにすることが有利であろう。さらに、抵抗ドリフトを軽減することによって、相変化メモリ・セルが、印加されるプログラミング・パルスによって直線的に変化することができる抵抗を示すことが可能になる。

【0016】

相変化メモリ・セルのいずれの属性をも損なわずに抵抗ドリフトを軽減するために、本発明の実施形態は、プロジェクション・ライナを有する相変化メモリ・セル構造体及びその構造体を製造する方法を提供する。さらに、本発明の実施形態は、誘電体層の上方を相変化材料層内まで垂直に延びるヒータを有する相変化メモリ・セルを提供する。

【0017】

次に図１を参照すると、一実施形態による構造体１００が示されている。構造体１００は、金属層１０２、ＮＢＬＯＫ１０４、第１の誘電体層１０６、バリア層１０８、底部電極１１０、底部電極コンタクト１１２、第２の誘電体層１１４、及びヒータ１１６を含むことができる。金属層１０２は、例えば銅などの金属で作成することができる。金属層１０２は、第１の金属層と呼ばれることがある。ＮＢＬＯＫ１０４は、銅チップに使用されるバリア膜である。ＮＢＬＯＫ１０４は、窒素ドープされた炭化シリコン又は炭素ドープされた窒化シリコンで作成することができる。ＮＢＬＯＫ１０４は、金属層１０２の上に、標準的な堆積法を使用して形成することができる。ＮＢＬＯＫ１０４は、第１のＮＢＬＯＫと呼ばれることがある。

【0018】

第１の誘電体層１０６は、ＮＢＬＯＫ１０４の上面に、既知の堆積技術、例えば、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、又は物理気相堆積（ＰＶＤ）などを使用して堆積することができる。第１の誘電体層１０６は、任意の適切な低κ誘電体材料、ＴＥＯＳ、又はＴＥＯＳとＮＢＬＯＫの２重層で作成することができる。底部電極１１０は、第１の誘電体層１０６のトレンチ内に形成することができる。トレンチ（図示せず）が形成されると、例えばＡＬＤなどの既知の堆積技術を用いて、バリア層１０８を共形堆積することができる。バリア層１０８は、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、又はそれらの任意の組み合わせで作成することができる。バリア層１０８は、底部電極１１０を形成する材料が第１の誘電体層１０６に移動するのを防止する。次に、トレンチが、例えば、銅、タングステン、コバルト、又はアルミニウムなどの導電性金属で充填されて、底部電極１１０を形成する。基板１００の上面から余分な材料を除去するために、例えば化学機械研磨（ＣＭＰ）などの平坦化プロセスが行われる。

【0019】

底部電極１１０に加えて、本構造体は、底部電極コンタクト１１２を含む。底部電極コンタクト１１２は、標準的な堆積及びリソグラフィ法を使用して形成することができる。底部電極コンタクト１１２は、電流が底部電極１１０及び底部電極コンタクト１１２を通して流れることを可能にするために、例えば、銅、タングステン、コバルト、又はアルミニウムなどの導電性金属で作成することができる。底部電極コンタクト１１２は、底部電極１１０の下方にあり、それと電気的に接触する。底部電極コンタクト１１２は、金属層１０２の上方にあり、それと電気的に接触する。２つの底部電極１１０及び２つの底部電極コンタクト１１２が図示されているが、本発明の実施形態は、任意の数の底部電極１１０及び底部電極コンタクト１１２を含むことができることを認識されたい。

【0020】

底部電極１１０が形成されると、第２の誘電体層１１４が、既知の堆積技術、例えば、ＡＬＤ、ＣＶＤ、又はＰＶＤなどを使用して、構造体１００の上面に堆積される。第２の誘電体層１１４は、例えば窒化シリコンなどの誘電体材料で、約５０ｎｍの厚さに作成することができる。

【0021】

図１の参照を続けると、ヒータ１１６が、底部電極１１０がヒータ１１６の下方にあり、それと電気的に接触するように、底部電極１１０の上方の第２の誘電体層１１４に形成される。ヒータ１１６は、第２の誘電体層１１４によって囲まれる。２つのヒータが図示されているが、本発明の実施形態は、任意の数のヒータ１１６を含むことができることを認識されたい。各々のヒータ１１６は、外側層１１８、中間層１２０、及び内側層１２２を含む。ヒータ１１６は、第２の誘電体層１１４を通って底部電極１１０まで延び、トレンチ内に形成される。第２の誘電体層１１４を除去してヒータ１１６を形成するために、フォトレジストなどのレジストを堆積し、パターン形成することができる。パターン形成されたレジストをエッチング・マスクとして使用して、第２の誘電体層１１４を底部電極１１０が露出するまで除去するように、反応性イオン・エッチング（ＲＩＥ）などのエッチング・プロセスを行うことができる。外側層１１８は、例えばＡＬＤなどの堆積プロセスを使用して、トレンチ内に約５ｎｍの厚さまで共形堆積することができる。外側層１１８は、例えばＴａＮなどの材料で作成することができる。中間層１２０は、例えばＡＬＤなどの堆積プロセスを使用して、トレンチ内で外側層１１８の上に約６ｎｍの厚さまで共形堆積することができる。中間層１２０は、例えばＴｉＮなどの材料で作成することができる。内側層１２２は、例えばＡＬＤなどの堆積プロセスを使用して、トレンチを充填するように、中間層１２０の上に約２０ｎｍの厚さまで共形堆積することができる。中間層１２０は、外側層１１８と内側層１２２との間に存在する。内側層１２２は、例えばＴａＮなどの材料で作成することができる。内側層１２２は、中間層１２０によって囲まれる。ヒータ１１６が形成されると、構造体１００の上面に残っている外側層１１８、中間層１２０、及び内側層１２２の余分な部分を除去するために、ＣＭＰプロセスを使用することができる。

【0022】

次に図２を参照すると、一実施形態による、プロジェクション・ライナ１２４を有する構造体１００が示されている。ヒータ１１６が形成された後、第２の誘電体層１１４が、エッチング・プロセス、例えば、湿式エッチング又は反応性イオン・エッチング（ＲＩＥ）プロセスを使用して、各々のヒータ１１６の上部が露出するように、窪まされる。次に、プロジェクション・ライナ１２４が構造体１００の上面に共形堆積されて、プロジェクション・ライナ１２４の上面がヒータ１１６の上面と実質的に同一平面となるように、ヒータ１１６の露出した上部を覆う。

【0023】

プロジェクション・ライナ１２４は、金属又は窒化金属などの非絶縁性材料で作成することができ、その場合、金属コンポーネントは、例えば、モリブデン、タングステン、チタン、タンタルなどの耐火材料とすることができる。例えば、プロジェクション・ライナ１２４はＴｉＮで作成することができる。次に、余分なプロジェクション・ライナを除去してヒータ１１６の上面を露出するように、ＣＭＰプロセスが行われる。プロジェクション・ライナ１２４は、ヒータ１１６から横方向に延びて第２の誘電体層１１４の上面を覆う。プロジェクション・ライナ１２４は、相変化材料層１２６の、ヒータ１１６の上にある非晶相１２６ｂを超えて横方向に延びることができる。プロジェクション・ライナ１２４は、電流が底部電極１１０から相変化材料層を通って上部電極まで、相変化材料層の非晶質部分を迂回して、流れることを可能にする。

【0024】

次に図３を参照すると、一実施形態による、相変化材料層１２６を有する構造体１００が示されている。相変化材料層１２６は、ＡＬＤなどの既知の堆積法を使用して、構造体１００の上面に堆積することができる。相変化材料層１２６は、結晶相１２６ａ及び非晶相１２６ｂの両方を含むことができる。非晶相１２６ｂは、ヒータ１１６の真上に存在することができる。相変化材料層１２６は、好ましくはカルコゲニドをベースとする材料を含む種類の材料から形成することができる。カルコゲンは、周期表のＶＩ族の部分を形成する４つの元素、酸素（Ｏ）、イオウ（Ｓ）、セレン（Ｓｅ）、及びテルル（Ｔｅ）のいずれかを含む。カルコゲニドは、カルコゲンと、より電気的に陽性の元素又はラジカルとの化合物を含む。カルコゲニド合金は、カルコゲニドと、遷移金属のような他の材料との組み合わせを含む。カルコゲニド合金は、通常、元素の周期表のＩＶ族からの１つ又は複数の元素、例えば、ゲルマニウム（Ｇｅ）及びスズ（Ｓｎ）を含む。カルコゲニド合金は、アンチモン（Ｓｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及び銀（Ａｇ）のうちの１つ又は複数を含んだ化合物を含むことが多い。

【0025】

技術文献には、Ｇａ／Ｓｂ、Ｉｎ／Ｓｂ、Ｉｎ／Ｓｅ、Ｓｂ／Ｔｅ、Ｇｅ／Ｔｅ、Ｇｅ／Ｓｂ／Ｔｅ、Ｉｎ／Ｓｂ／Ｔｅ、Ｇａ／Ｓｅ／Ｔｅ、Ｓｎ／Ｓｂ／Ｔｅ、Ｉｎ／Ｓｂ／Ｇｅ、Ａｇ／Ｉｎ／Ｓｂ／Ｔｅ、Ｇｅ／Ｓｎ／Ｓｂ／Ｔｅ、Ｇｅ／Ｓｂ／Ｓｅ／Ｔｅ、及びＴｅ／Ｇｅ／Ｓｂ／Ｓの合金を含む、多くの相変化に基づくメモリ材料が記載されている。Ｇｅ／Ｓｂ／Ｔｅ合金のファミリでは、広範囲の合金組成物が加工可能である。この組成物は、ＴｅＧｅ．Ｓｂ_{１００－（ａ＋ｂ）}のように特徴付けることができる。より一般的には、クロム（Ｃｒ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ニオブ（Ｎｂ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、及びそれらの混合物又は合金をＧｅ／Ｓｂ／Ｔｅと組み合わせて、プログラム可能な抵抗特性を有する相変化合金を形成することができる。

【0026】

ここで図４を参照すると、一実施形態による、上部電極１２８、マスク層１３０、第３の誘電体層１３２、上部電極コンタクト１３４、及びビア・コンタクト１３６を有する構造体１００が示されている。上部電極１２８は、電流が底部電極１１０から相変化材料層１２６を通って上部電極１２８まで流れることができるように、相変化材料層１２６の上に堆積される。上部電極１２８は、相変化材料層１２６の上方にあり、それと電気的に接触する。上部電極１２８を形成するために、既知の適切な堆積技術、例えば、ＡＬＤ、ＣＶＤ、又はＰＶＤなどを使用することができる。上部電極１２８は、相変化材料層１２６と直接接触する。上部電極１２８は、例えばＴｉＮなどの底部電極１１０と実質的に同じ導電性材料から作成することができる。

【0027】

マスク層１３０は、上部電極１２８の上に、既知の堆積技術を用いて堆積される。マスク層１３０は、上部電極１２８と直接接触する。マスク層１３０は、誘電体材料、例えば、二酸化シリコン、窒化シリコン、若しくは酸窒化シリコン又はそれらの組み合わせなどで作成することができる。幾つかの実施形態において、マスク層１３０は、通常の堆積プロセス、例えばＣＶＤ又はＰＶＤなどを使用して、形成することができる。次いで、マスク層１３０は、パターン形成される（図示せず）。パターン形成は、リソグラフィ及びエッチングによって行うことができる。マスク層１３０、上部電極１２８、相変化材料層１２６、及びプロジェクション・ライナ１２４の部分を除去するために、例えば、ＲＩＥプロセスのようなエッチング・プロセスを行うことができる。結果として得られる構造体１００は、プロジェクション・ライナ１２４、相変化材料層１２６、上部電極１２８、及びマスク層１３０の、ヒータ１１６の真上に残っている部分を含む。

【0028】

マスク層１３０がパターン形成された後、第３の誘電体層１３２が、プロジェクション・ライナ１２４、相変化材料層１２６、上部電極１２８、及びマスク層１３０の残りの部分を覆うように、構造体１００の上面に堆積される。第３の誘電体層１３２は、例えば、窒化シリコン、シリコン・ベースの低κ誘電体、又はＴＥＯＳなどの任意の適切な誘電体材料で作成することができる。既知の適切な堆積技術、例えば、ＡＬＤ、ＣＶＤ、又はＰＶＤなどを用いて、第３の誘電体層１３２を形成することができる。第３の誘電体層１３２は、低い熱伝導度を有する材料で作成される。その結果、第３の誘電体層１３２は、断熱材として機能する。

【0029】

図４の参照を続けると、構造体１００は、ビア・コンタクト開口及び上部電極コンタクト開口（図示せず）を生成するようにパターン形成される。上部電極コンタクト開口は、第３の誘電体層１３２の上面からマスク層１３０を通って上部電極１２８まで延びる。ビア開口は、第３の誘電体層１３２の上面から第２及び第１の誘電体層１１４、１０６を通り、ＮＢＬＯＫ１０４を通って、金属層１０２まで延びる。次にバリア層１０８が、ビア開口及び上部電極開口の両方の内部に堆積される。次に開口が、例えば、銅、タングステン、コバルト、又はアルミニウムなどの導電性金属で充填され、上部電極コンタクト１３４及びビア・コンタクト１３６を形成する。次に、構造体１００の上面から余分な材料を除去するために、ＣＭＰを行うことができる。上部電極コンタクト１３４は、上部電極の上方にあり、それと電気的に接触する。ビア・コンタクト１３６は、第１の金属層１０２と第２の金属層１４０との間にあり、それらと電気的に接触する。

【0030】

上部電極コンタクト１３４及びビア・コンタクト１３６が形成された後、構造体１００は、さらに、図５に示されるように、第２のＮＢＬＯＫ層１３８及び第２の金属層１４０を形成するためのさらに別の加工を受ける。既知の堆積技術を使用して、第２のＮＢＬＯＫ層１３８を構造体１００の上面に堆積することができる。第２のＮＢＬＯＫ層１３８は、第１のＮＢＬＯＫ層１０４と実質的に同じ材料で作成することができる。既知の堆積技術を使用して、第２のＮＢＬＯＫ層１３８の上に第２の金属層１４０を堆積することができる。第２の金属層は、第１の金属層１０２と実質的に同じ材料で作成することができる。第２の金属層１４０の底面は、上部電極コンタクト１３４の上面及びビア・コンタクト１３６の上面と直接接触する。次に、第２の金属層１４０がパターン形成され、第４の誘電体層１４２が堆積される。第４の誘電体層１４２は、第１の誘電体層１０６と実質的に同じ材料で作成される。

【0031】

図１～図５は、プロジェクション・ライナ１２４を有する相変化メモリ・セルを製造する方法を与える。相変化メモリ・セルは、相変化材料層１２６の非晶相１２６ｂの形状のために、マッシュルーム型相変化メモリ・セルと呼ぶことができる。結果として得られる構造体１００は、図５に示されるように、第２の誘電体層１１４を相変化材料層１２６から分離するプロジェクション・ライナ１２４を含む。プロジェクション・ライナ１２４は、相変化材料層１２６と平行である。

【0032】

プロジェクション・ライナ１２４の抵抗は、プロジェクション・ライナ１２４が書き込み動作（その際に相転移が起こる）に僅かな影響を及ぼすが、読み出し動作には大きな影響を及ぼすように、選択される。これは、非晶相１２６ｂの電気的輸送が非常に非線形であるために、実際に可能である。高電場では、非晶質材料は、いわゆる電子閾値スイッチングを起こし、低抵抗状態（オン状態）となる。従って、高電場の書き込みプロセス中に、プロジェクション・ライナ１２４の抵抗が、非晶相１２６ｂのオン状態抵抗より著しく高くなる場合、大部分の電流は相変化材料層１２６を通して流れることになる。しかし、低電場の読み出しプロセスの間、電流は、高抵抗の非晶相１２６ｂを迂回し、それに平行な第１のプロジェクション・ライナ１２４の部分を通して流れる。従って、デバイスの抵抗は、プロジェクション・ライナ１２４のその部分の抵抗によって支配され、非晶相／結晶相の構成の良い尺度となる。典型的に非晶相１２６ｂの長さに格納される情報は、ある意味で、プロジェクション・ライナ１２４に射影される。プロジェクション・ライナ１２４が読み出し及び書き込み動作の両方の際に存在する場合にも、「射影」は読み出しプロセスの際にのみ起こるように設計されることに留意されたい。従って、プロジェクション・ライナ１２４は、相変化材料層１２６の結晶相１２６ａ及び非晶相１２６ｂに平行な導電経路を提供する。プロジェクション・ライナ１２４は、非晶相１２６ｂの周囲で電流を迂回する平行抵抗器として機能する。

【0033】

プロジェクション・ライナ１２４を有する相変化メモリ・セルを製造するための別の実施形態が、添付の図６～図１２を参照しながら以下で詳しく説明される。本実施形態において、プロジェクション・ライナ１２４は、ヒータ１１６の上部のみを囲む。

【0034】

次に図６を参照すると、本発明の一実施形態による、ヒータ１１６形成（図１に関連して前述された）後の製造の中間ステップにおける構造体２００が示されている。構造体２００は、図１に関連して詳細に前述された構造体１００に、全ての点で実質的に同様であるが、本実施形態において、構造体２００は、有機平坦化層（ＯＰＬ）１４４、反射防止コーティング層１４６、及びフォトレジスト層１４８を含む。図１の構造体１００で開始すると、ＯＰＬ１４４は、第２の誘電体層１１４及びヒータ１１６の上面に、約２００ｎｍの厚さまで堆積される。次に、反射防止コーティング層１４６が、ＯＰＬ１４４の上に堆積される。反射防止コーティング層１４６は、約３５ｎｍの厚さである。反射防止コーティング層１４６は、底部反射防止コーティング（ＢＡＲＣ）又はシリコン含有反射防止コーティング（ＳＩＡＲＣ）とすることができる。フォトレジスト層１４８は、反射防止コーティング層１４６の上面に堆積することができる。ＯＰＬ１４４、反射防止コーティング層１４６、及びフォトレジスト層１４８は、それぞれ、既知の堆積技術、例えばスピン・オン・コーティングなどを使用して堆積することができる。フォトレジスト層１４８は、トレンチ１５０を形成するようにパターン形成される。トレンチ１５０は、ヒータ１１６の真上に形成される。

【0035】

次に図７を参照すると、一実施形態による、第２の誘電体層１１４がヒータ１１６の上部の周囲で凹まされた構造体２００が示されている。トレンチ５００が形成された後、フォトレジスト層１４８及び反射防止コーティング層１４６の両方が除去されるが、ＯＰＬ１４４は残る。例えば、ＲＩＥプロセスなどのエッチング・プロセスを使用して、第２の誘電体層１１４のヒータ１１６を囲む部分が除去される。その結果、ヒータ１１６の上部が露出され、開口１５２を生成する。次に、ＯＰＬ１４４が、既知の方法を使用して除去され、第２の誘電体層１１４の上面を露出する。

【0036】

次に図８を参照すると、一実施形態による、プロジェクション・ライナ１２４を有する構造体２００が示されている。プロジェクション・ライナ１２４は、構造体２００の上面に堆積され、開口１５２を充填する。プロジェクション・ライナ１２４は、ヒータ１１６の上部を囲む。プロジェクション・ライナ１２４は、抵抗値が、相変化材料層の結晶相の抵抗値と非晶相の抵抗値との間である材料で作成される。

【0037】

プロジェクション・ライナ１２４が堆積された後、第２の誘電体層１１４からプロジェクション・ライナ１２４を除去してヒータ１１６の上面を露出するように、ＣＭＰプロセスが行われる。その結果、プロジェクション・ライナ１２４は、ヒータ１１６の上部の周囲のみに残る。構造体２００は、図９に示されるように、相変化材料層１２６が堆積されるさらに別の加工を受ける。相変化材料層１２６は、結晶相１２６ａ及び非晶相１２６ｂの両方を含む。

【0038】

次に図１０を参照すると、構造体２００は、図５を参照しながら詳細に説明された付加的な加工を受ける。図１０に示される結果として得られる構造体２００と、図５に示される結果として得られる構造体１００とは、いずれの構造体もプロジェクション・ライナ１２４を含むので、実質的に同じである。しかし、図５に示されるプロジェクション・ライナ１２４は、ヒータ１１６の上部を囲み、第２の誘電体層１１４の上面の上を横方向に延びて、第２の誘電体層１１４の上面を効果的に覆う。その結果、構造体１００のプロジェクション・ライナ１２４は、第２の誘電体層１１４を相変化材料層１２８から分離して、構造体２００と比較すると、スイッチングの際のより小さい抵抗変化をもたらす。図１０に示される構造体２００のプロジェクション・ライナ１２４は、ヒータ１１６の上部を囲むだけである。図１０に示されるプロジェクション・ライナ１２４は、第２の誘電体層１１４の上面の上を横方向に延びるものではない。その結果、第２の誘電体層１１４は、相変化材料層１２６と直接接触する。

【0039】

プロジェクション・ライナ１２４を有する相変化メモリ・セルを製造するための別の実施形態が、添付の図１１～図１３を参照しながら以下で詳しく説明される。本実施形態においては、プロジェクション・ライナ１２４は、ヒータ１１６の上部を囲み、第２の誘電体層１４４の上面及びヒータ１１６の上面を覆う。

【0040】

ここで図１１を参照すると、本発明の一実施形態による、ヒータ１１６形成（図１に関連して前述された）後の製造の中間ステップにおける構造体３００が示されている。構造体３００は、図１に関連して詳しく前述された構造体１００と全ての点で実質的に同じものとすることができるが、本実施形態においては、ヒータ１１６の上部側壁部分が露出され、第２の誘電体層１１４の上面の上に垂直に延びる。図１の構造体１００で開始すると、第２の誘電体層１１４の一部分を凹ませ、それによりヒータ１１６の上部を露出させるように、エッチング・プロセス、例えばＲＩＥプロセスが行われる。その結果、ヒータ１１６の上部は、第２の誘電体層１１４の上に垂直に延びる。

【0041】

ここで図１２を参照すると、一実施形態による、プロジェクション・ライナ１２４及び相変化材料層１２６を有する構造体３００が示されている。プロジェクション・ライナ１２４は、構造体３００の上面に共形堆積される。次に、構造体３００は、相変化材料層１２６がプロジェクション・ライナの上面に堆積されるさらに別の加工を受ける。既知の堆積技術、例えばＡＬＤなどを使用して、プロジェクション・ライナ１２４及び相変化材料層１２６を堆積することができる。

【0042】

プロジェクション・ライナ１２４は、第２の誘電体層１１４の上面を覆い、相変化材料層１２６の非晶相１２６ｂを超えて横方向に延びる。プロジェクション・ライナ１２４は、相変化材料層１２６を第２の誘電体層１１４及びヒータ１１６から分離する。プロジェクション・ライナ１２４は、ヒータ１１６の露出した側壁部分及びヒータ１１６の上面を覆う。プロジェクション・ライナ１２４は、第２の誘電体層１１４の上方に垂直に延びるヒータ１１６の上部と直接接触する。ヒータ１１６の上にプロジェクション・ライナ１２４を有することにより、抵抗ドリフトが小さくなる。

【0043】

次に図１３を参照すると、構造体３００は、図５に関連して詳細に説明されたように、さらに別の加工を受ける。図１３に示される、結果として得られる構造体３００と、図５に示される、結果として得られる構造体１００とは、両構造体がプロジェクション・ライナ１２４を含むので、実質的に同じである。しかし、図５に示される構造体１００のプロジェクション・ライナ１２４は、第２の誘電体層１１４の上面の上を横方向に延び、第２の誘電体層１１４の上面を効果的に覆う。図１３に示される構造体３００のプロジェクション・ライナ１２４は、第２の誘電体層１１４の上面の上を横方向に延びるだけでなく、ヒータ１１６の上面の上を横方向に延び、第２の誘電体層１１４の上方にあるヒータ１１６の側壁の上を垂直に延びる。

【0044】

プログラミング電流を減らすことができる相変化メモリ・セルを製造するための別の実施形態が、添付の図１４～図１６を参照しながら以下で説明される。本実施形態において、ヒータ１１６は、第２の誘電体層１１４の上方で相変化材料層１２６の内部まで垂直に延びる。

【0045】

ここで図１４を参照すると、本発明の一実施形態による、ヒータ１１６形成（図１に関連して前述された）後の製造の中間ステップにおける構造体４００が示される。構造体４００は、図１に関連して詳細に説明された構造体１００と全ての点で実質的に同様であるが、本実施形態においては、ヒータ１１６の上部側壁部分が露出し、第２の誘電体層１１４の上面の上方に垂直に延びる。図１の構造体１００で開始すると、第２の誘電体層１１４の一部分を凹ませ、それによりヒータ１１６の上部を露出させるように、エッチング・プロセス、例えばＲＩＥプロセスが行われる。

【0046】

ここで図１５～図１６を参照すると、構造体４００は、相変化材料層１２６が第２の誘電体層１１４の上面に堆積される、さらに別の加工を受ける。既知の堆積技術、例えばＡＬＤを使用して、相変化材料層１２６を堆積することができる。相変化材料層１２６の底面は、第２の誘電体層１１４の上面と直接接触する。さらに、相変化材料層１２６は、第２の誘電体層１１４を凹ませた結果として露出したヒータ１１６の部分を囲む。次に、構造体４００は、上部電極１２８及びマスク層１３０が堆積されパターン形成される、図５に関連して詳細に説明されたさらに別の加工を受ける。

【0047】

図１６に示される、結果として得られる構造体４００は、プロジェクション・ライナ１２４を含まないため、構造体１００（図５に示された）、構造体２００（図１０に示された）、及び構造体３００（図１３に示された）とは異なる。むしろ、構造体４００は、第２の誘電体層１１４の上方に伸びる垂直側壁の部分を有するヒータ１１６を含む。ヒータ１１６の垂直側壁の部分は、相変化材料層１２６がヒータ１１６の上部の側面全体を囲むように、相変化材料層１２６内に延びる。さらに、相変化材料層１２６は、第２の誘電体層１１４の上方にあり、それと直接接触する。

【0048】

上述の本発明の実施形態は、プロジェクション・ライナ１２４（構造体１００、２００、３００）、及び、誘電体層１１４の上方に相変化材料層１２６の内部まで垂直に延びるヒータ１１６（構造体４００）を含む相変化メモリ・セルを形成する方法及び構造体を例示する。プロジェクション・ライナ１２４と誘電体層１１４の上方に垂直に延びるヒータ１１６とは、相変化メモリ・セルにおける抵抗ドリフトの問題に対する解決策を提供する。プロジェクション・ライナ１２４は、自己整合型である。プロジェクション・ライナ１２４は、相変化材料層１２６の非晶相１２６ｂを迂回する底部電極１１０から上部電極１２８までの電流経路を提供することによって、抵抗ドリフトを軽減する。さらに、ヒータ１１６の一部を第２の誘電体層１１４の上方に伸ばすことは、ヒータ１１６が相変化材料層１２６の内部に垂直に延びる又は突出し、プログミングの際にヒータ１１６の周囲により多くの熱を発生させるという事実により、プログラミング電流の低減をさらに向上させる。

【0049】

本発明の様々な実施形態の説明が例示のために提示されているが、網羅的であること又は開示された実施形態に限定されることを意図したものではない。当業者には、説明された実施形態の範囲から逸脱しない多くの修正形及び変化形が明白となるであろう。本明細書で使用された用語法は、実施形態の原理、実際的用途、又は市場に見られる技術を超える技術的改善を最もよく説明するために、或いは、他の当業者が本明細書で開示された実施形態を理解できるように、選択されたものである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】