【図1】
実施の形態にかかるパワー半導体モジュールの構成を示す断面図である。
【図2】
実施の形態にかかるパワー半導体モジュールのパワー半導体チップと接合層との拡大図である。
【図3A】
パワー半導体チップの上面図である。
【図3B】
パワー半導体チップの他の上面図である。
【図4】
実施の形態にかかるパワー半導体モジュールのパワー半導体チップと導電性板との接合層を示す模式図である。
【図5】
図4の接合層のソース電極パッド側端部の拡大図である。
【図6】
接合層の厚さ83μmでのCu-Sn化合物相の比率を示す模式図である。
【図7】
接合層の厚さ32μmでのCu-Sn化合物相の比率を示す模式図である。
【図8】
接合層の厚さ15μmでのCu-Sn化合物相の比率を示す模式図である。
【図9】
接合層の厚さとCu-Sn化合物相の比率を示すグラフである。
【図10】
実施の形態にかかるパワー半導体モジュールの第1の製造方法を示す断面図である(その1)。
【図11】
実施の形態にかかるパワー半導体モジュールの第1の製造方法を示す断面図である(その2)。
【図12】
実施の形態にかかるパワー半導体モジュールの第2の製造方法を示す断面図である(その1)。
【図13】
実施の形態にかかるパワー半導体モジュールの第2の製造方法を示す断面図である(その2)。
【図14】
実施の形態にかかるパワー半導体モジュールの第3の製造方法を示す断面図である。
【図15】
実施の形態にかかるパワー半導体モジュールの実施例のd1、d2、Lを示す表である。
【図16】
実施の形態にかかるパワー半導体モジュールの参考例のd1、d2、Lを示す表である。
【図17】
実施の形態にかかるパワー半導体モジュールの実施例の評価結果を示す表である。
【図18】
実施の形態にかかるパワー半導体モジュールの参考例の評価結果を示す表である。
【図19】
実施の形態にかかるパワー半導体モジュールの他の上面図である。
【図20】
実施の形態にかかるパワー半導体モジュールのSBDの上面図である。
【図21】
従来構造のパワー半導体モジュールの構成を示す断面図である。
【図22】
従来構造のパワー半導体モジュールのパワー半導体チップと導電性板との接合層でのクラックを示す模式図である。
【図23】
図22の接合層のソース電極パッド側端部の拡大図である。
【図24】
従来構造のパワー半導体モジュールのサーモカメラ測定結果を示す模式図である。