7789400 アモルファス材料及びクロスポイント型メモリ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2025-12-12

(45)【発行日】2025-12-22

(54)【発明の名称】アモルファス材料及びクロスポイント型メモリ

(51)【国際特許分類】

   H10B 63/00 20230101AFI20251215BHJP

   H10N 70/20 20230101ALI20251215BHJP

【ＦＩ】

H10B63/00

H10N70/20

【請求項の数】 10

(21)【出願番号】P 2023556417

(86)(22)【出願日】2022-10-24

(86)【国際出願番号】 JP2022039485

(87)【国際公開番号】W WO2023074609

(87)【国際公開日】2023-05-04

【審査請求日】2024-04-11

(31)【優先権主張番号】P 2021175169

(32)【優先日】2021-10-27

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】301021533

【氏名又は名称】国立研究開発法人産業技術総合研究所

(74)【代理人】

【識別番号】100161207

【弁理士】

【氏名又は名称】西澤 和純

(74)【代理人】

【識別番号】100147267

【弁理士】

【氏名又は名称】大槻 真紀子

(74)【代理人】

【識別番号】100140774

【弁理士】

【氏名又は名称】大浪 一徳

(72)【発明者】

【氏名】畑山 祥吾

(72)【発明者】

【氏名】齊藤 雄太

(72)【発明者】

【氏名】内田 紀行

【審査官】宮本 博司

(56)【参考文献】

【文献】特開２０１９－１２９２３９（ＪＰ，Ａ）

【文献】国際公開第２０１６／１５８４３０（ＷＯ，Ａ１）

【文献】特開２０２１－１３６３０１（ＪＰ，Ａ）

【文献】特開２０２１－１３２１２８（ＪＰ，Ａ）

【文献】特開２０２０－０６４８９７（ＪＰ，Ａ）

【文献】国際公開第２０１４／１０３６９１（ＷＯ，Ａ１）

【文献】国際公開第２０１５／１０７９４５（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ１０Ｂ ６３／００

Ｈ１０Ｎ ７０／２０

(57)【特許請求の範囲】

【請求項1】

Ｈｆ、Ｏ及びＴｅを主成分として含み、
特定の閾値電圧で電気抵抗が第１の状態から前記第１の状態より低い第２の状態へ遷移する特性を有し、
バンドギャップＥｇが、１．０ｅＶ≦Ｅｇ≦１．４ｅＶの範囲にある、アモルファス材料。

【請求項2】

一般式Ｈｆ_ｘＴｅ_ｙＯ_100-x-y・・・（１）で表され、
式（１）中、２３．０＜ｘ＜３２．０、１０．０＜ｙ＜２２．０、３５≦ｘ＋ｙ≦５０である
ことを特徴とする請求項１記載のアモルファス材料。

【請求項3】

式（１）中、２３．０＜ｘ＜３０．０、１３．０＜ｙ＜２２．０である
ことを特徴とする請求項２記載のアモルファス材料。

【請求項4】

式（１）中、２３．０＜ｘ＜２８．０で、ｙが１５．０＜ｙ＜２２．０である
ことを特徴とする請求項２記載のアモルファス材料。

【請求項5】

印可電圧を除荷させた際に特定の電圧で電気抵抗が前記第２の状態から前記第１の状態へ遷移する、請求項１に記載のアモルファス材料。

【請求項6】

Ｈｆ、Ｏ及びＴｅを主成分として含み、
バンドギャップＥｇが、１．０ｅＶ≦Ｅｇ≦１．４ｅＶの範囲にある、クロスポイント型メモリのセレクタ用のアモルファス材料。

【請求項7】

一般式Ｈｆ_ｘＴｅ_ｙＯ_100-x-y・・・（１）で表され、
式（１）中、２３．０＜ｘ＜３２．０、１０．０＜ｙ＜２２．０、３５≦ｘ＋ｙ≦５０である
ことを特徴とする請求項６記載のアモルファス材料。

【請求項8】

一般式Ｈｆ_ｘＴｅ_ｙＯ_100-x-y・・・（１）で表され、
式（１）中、２３．０＜ｘ＜３０．０、１３．０＜ｙ＜２２．０である
ことを特徴とする請求項７記載のアモルファス材料。

【請求項9】

式（１）中、２３．０＜ｘ＜２８．０で、ｙが１５．０＜ｙ＜２２．０である
ことを特徴とする請求項７記載のアモルファス材料。

【請求項10】

第１の電極配線と、
第２の電極配線と、
メモリ部と、
請求項１乃至９のいずれか１つ記載のアモルファス材料を含むセレクタ部と、
を有し、
前記メモリ部と前記セレクタ部とが、前記第１の電極配線と前記第２の電極配線との間に配置される
クロスポイント型メモリ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、例えばクロスポイント型メモリのセレクタに使用可能なアモルファス材料及びクロスポイント型メモリに関する。

【背景技術】

【0002】

クロスポイント型メモリは、高い集積度を実現可能な構造を有し、既に市販の不揮発性メモリにも採用されている。この構造では、図１に示すように、上下の電極配線の間にセレクタ部とメモリ部とのペアを挟む形で形成される。メモリ部は、不揮発性の抵抗変化を示すものであり、例えばＧｅ－Ｓｂ－Ｔｅからなる材料で形成されている。一方、セレクタ部は、書き換え及び読み取りを行うメモリ部を指定する役割を有しており、従来では、Ａｓ－Ｓｅ－Ｇｅ－Ｓｉ系アモルファス材料で形成されていた。これは、アモルファスカルコゲナイド材料の非線形なＩ－Ｖ特性でオボニック閾値スイッチング（ＯＴＳ：Ovonic Threshold Switching）を実現するためである。しかしながら、Ａｓ－Ｓｅ－Ｇｅ－Ｓｉ系ＯＴＳ材料には毒性があり、環境負荷の高いＡｓ及びＳｅが含まれている。

【0003】

また、特許文献１には、セレクタの材料にはＡｓ、Ｓｅ、Ｐｂのうち少なくとも１元素を含む３乃至４元系ＯＴＳ材料が提案されている。Ａｓ、Ｓｅ、Ｐｂのいずれも環境負荷が高く、毒性を持つ忌避元素であり、問題である。

【0004】

さらに、特許文献２には、セレクタとしてのテルル含有化合物層が、Ｓｎ、Ｃｕ、及びＢｉから選ばれる少なくとも１つのＭ１元素と、Ｔｅと、Ｏとを含むことが開示されている。しかしながら、Ｍ１元素にはＨｆは含まれておらず、その電気抵抗変化については詳細は不明である。

【0005】

また、特許文献３には、セレクタの材料として、Ｔｅ、Ｓｅ及びＳから選ばれる少なくとも１種類のカルコゲン元素を含むことが記載されているが、Ｓｅを用いる場合には環境負荷が高い。

【0006】

さらに、非特許文献１には、ＺｎとＴｅから成るＸ－Ｚｎ－Ｔｅ（Ｘ：Ｂｅ、Ｍｇ、Ｃａ)系材料が実用ＯＴＳ材と同程度以下の閾値電圧Ｖ_ｔｈを有することを第一原理計算によって理論的に示しているが、第一原理計算による予測のみを示した研究であり、実際の電気抵抗変化については記載されていない。

【0007】

また、非特許文献２には、Ｓｉ、Ｇｅ、Ａｓ、Ｔｅから成るＳｉ－Ｇｅ－Ａｓ－Ｔｅ系アモルファス材料のＯＴＳ特性を示しているが、Ａｓが含まれており、環境負荷が高い。

【0008】

なお、非特許文献３には、アモルファス材料ではない結晶材料としてＨｆ－Ｔｅ-Ｏ系化合物であるＨｆＴｅ_３Ｏ_８が示されているが、クロスポイント型メモリのセレクタとして用いることができるような特性を有しているかについては開示されていない。

【先行技術文献】

【特許文献】

【0009】

【文献】特開２０１８－１９８３２１号公報

【文献】特開２０２１－４８２５８号公報

【文献】日本特許第６６１３１４２号公報

【非特許文献】

【0010】

【文献】Yun-Jae Lee, Minwoo Han, Su-Hyun Yoo, and Aloysius Soon,"Tunable Threshold Voltage of ZnTe-Based Ovonic Switching Devices via Isovalent Cation Exchange", ACS Applied Electronic Materials 3, 1107-1114 (2021).

【文献】D. Garbin, W. Devulder, R. Degraeve, G. L. Donadio, S. Clima, K. Opsomer, A. Fantini, D. Cellier, W. G. Kim, M. Pakala, A. Cockburn, C. Detavernier, R. Delhougne, L. Goux, G. S. Kar, "Composition Optimization and Device Understanding of Si-Ge-As-Te Ovonic Threshold Switch Selector with Excellent Endurance", Proceedings of 2019 Int. Electron Devices Meeting (IEDM) 35.1.1-35.1.4

【文献】J. Galy, G. Meunier, "Sur de nouveaux composes de formule MTe3O8 (M= Ti, Zr, Hf, Sn) de structure fluorine deformee", Comptes Rendus des Seances de l'Academie des Sciences, Serie C: Sciences Chimiques 268 1249-1252 (1969).

【発明の概要】

【発明が解決しようとする課題】

【0011】

従って、本発明の目的は、一側面によれば、環境負荷の低く、クロスポイント型メモリのセレクタに用いることが出来るような特性を有する新規な材料を提供することである。

【課題を解決するための手段】

【0012】

本発明の第１の態様に係る材料は、Ｈｆ、Ｏ及びＴｅを主成分として含み、印加電圧を増加させる場合に電気抵抗が第１の状態から当該第１の状態より低い第２の状態へ特定の閾値電圧で遷移する特性を有するアモルファス材料である。
また、上記態様に係る材料は、印加電圧を除荷させる場合に電気抵抗が前記第２の状態から前記第１の状態へ特定の電圧で遷移する。
また、本発明の第２の態様に係る材料は、Ｈｆ、Ｏ及びＴｅを主成分として含む、クロスポイント型メモリのセレクタ用のアモルファス材料である。
また、上記態様に係るアモルファス材料は、一般式Ｈｆ_ｘＴｅ_ｙＯ_100-x-y・・・（１）で表され、式（１）中、２３．０＜ｘ＜３２．０、１０．０＜ｙ＜２２．０、３５≦ｘ＋ｙ≦５０であってもよい。
また、上記式（１）中、２３．０＜ｘ＜３０．０、１３．０＜ｙ＜２２．０であってもよい。
また上記式（１）中、２３．０＜ｘ＜２８．０で、ｙが１５．０＜ｙ＜２２．０であってもよい。
本発明の一態様に係るクロスポイント型メモリは、第１の電極配線と、第２の電極配線と、メモリ部と、上記態様に係るアモルファス材料を含むセレクタ部と、を有し、前記メモリ部と前記セレクタ部とが、前記第１の電極配線と前記第２の電極配線との間に配置される。

【発明の効果】

【0013】

一側面によれば、環境負荷の低く、クロスポイント型メモリのセレクタに用いることが出来るような特性を有する材料が得られる。

【図面の簡単な説明】

【0014】

【図1】図１は、クロスポイント型メモリの構造例を示す図である。

【図2】図２は、Ｈｆ－Ｔｅ－Ｏ膜の成膜工程を模式的に示す図である。

【図3】図３は、実施例及び比較例についてＸ線回折法によって測定した結果を示す図である。

【図4】図４は、閾値スイッチ特性の評価のための素子の断面図である。

【図5】図５は、比較例１のＩ－Ｖ特性を示す図である。

【図6】図６は、実施例１のＩ－Ｖ特性を示す図である。

【図7】図７は、数値シミュレーションにおけるバンドギャップＥｇ＝１．０ｅＶの場合と実施例１とのＩ－Ｖ特性を示す図である。

【図8】図８は、数値シミュレーションにおけるＩ－Ｖ特性を示す図である。

【図9】図９は、数値シミュレーションにおけるバンドギャップＥｇと閾値電圧Ｖ_ｔｈとの関係を表す図である。

【発明を実施するための形態】

【0015】

本発明の実施の形態に係る材料は、Ｈｆ、Ｏ及びＴｅを含み、印加電圧を増加させる場合に電気抵抗が高い状態から低い状態へ特定の閾値電圧Ｖ_ｔｈで遷移する閾値スイッチ特性を有するアモルファス材料である。

【0016】

このようなアモルファス材料は、クロスポイント型メモリのセレクタとして用いられ、閾値電圧Ｖ_ｔｈ以上の電圧が印加されることで、電気抵抗の高いオフ状態から電気抵抗の低いオン状態へと急激な抵抗変化を示す。より具体的には、印加された電圧が閾値電圧Ｖ_ｔｈより低い場合には、セレクタ部がオフ状態となることでメモリ部への電流を遮断し、セレクタ部に印加された電圧が閾値電圧Ｖ_ｔｈ以上になると、セレクタ部がオン状態になり、セレクタ部を介してメモリ部へと電流を流れるようになる。このようなセレクタ部の閾値スイッチ特性は、可逆的かつ急激に生じるものである。

【0017】

本実施形態に係るアモルファス材料は、アモルファス－アモルファス間で電気抵抗の低いオン状態及び電気抵抗の高いオフ状態の変化をする。電気抵抗の低いオン状態における電気抵抗に対する電気抵抗の高いオフ状態における電気抵抗の比率は、例えば、１０倍以上である。

【0018】

クロスポイント型メモリのセレクタ用に用いるためには、本願発明者は、Ｈｆ、Ｏ及びＴｅを含むアモルファス材料のバンドギャップＥｇが、１．０ｅＶ≦Ｅｇ＜１．５ｅＶの範囲にあることが好ましいことを非自明的に見出した。

【0019】

このようなＥｇの範囲を、Ｈｆ、Ｏ及びＴｅを含むアモルファス材料の組成の範囲として表すと以下のようになる。すなわち、Ｈｆ、Ｏ及びＴｅには、一般式Ｈｆ_ｘＴｅ_ｙＯ_100-x-y・・・（１）で表される関係が存在しており、式（１）中、ｘ（ａｔ．％）は２３．０＜ｘ＜３２．０、ｙ（ａｔ．％）は１０．０＜ｙ＜２２．０の範囲内で、３５（ａｔ．％）≦ｘ＋ｙ≦５０（ａｔ．％）となるように選択される。

【0020】

さらに、閾値スイッチ特性として閾値電圧Ｖ_ｔｈは、０．８Ｖ≦Ｖ_ｔｈ≦２．０Ｖの範囲に入ることが好ましい。このような条件は、式（１）中、ｘが、２３．０＜ｘ＜３０．０で、ｙが１３．０＜ｙ＜２２．０の範囲内であることに対応する。

【0021】

さらに、閾値スイッチ特性として閾値電圧Ｖ_ｔｈは、０．８＜Ｖ_ｔｈ＜１．５Ｖの範囲に入ることがより好ましい。このような条件は、式（１）中、ｘが、２３．０＜ｘ＜２８．０で、ｙが１５．０＜ｙ＜２２．０の範囲内であることに対応する。

【0022】

なお、クロスポイント型メモリ１００は、図１に示したように、上下の電極配線の間、すなわち電極１０－電極２０間に、セレクタ部３０とメモリ部４０とのペアを複数挟む形で形成される。セレクタ部３０が、上で述べたアモルファス材料で形成される。セレクタ部３０は、例えば、絶縁体でバンドギャップＥｇが大きいＨｆＯ_２（Ｅｇ＝５．６ｅＶ）と半金属のＨｆＴｅ_２（Ｅｇ＝０ｅＶ）とを、同時にスパッタリングにて成膜することで形成される。すなわち、上記セレクタ部３０を形成するためには、例えば、ＨｆＯ_２で構成された第１合金ターゲットＴ１及びＨｆＴｅ_２で構成された第２合金ターゲットＴ２を用いてスパッタリングを行い、Ｓｉ又はガラスで構成された基板Ｓに対して成膜をすればよい。このように極端にバンドギャップＥｇが異なる２つの材料を、スパッタリングにおけるターゲット出力を制御することで、Ｈｆ、Ｔｅ及びＯの組成を、閾値スイッチ特性を有するような組成域に入るように調整する。

【実施例】

【0023】

以下、本発明について、実施例を示してさらに詳細に説明するが、本発明は、これらの実施例に何ら限定されるものではない。

【0024】

＜成膜＞
図２は、Ｈｆ－Ｔｅ－Ｏ膜の成膜工程を説明するための図である。図２に模式的に示すように、ＲＦマグネトロンスパッタリング法により、ＳｉＯ_２／Ｓｉ基板及びサファイア基板上に、室温でＨｆ－Ｔｅ－Ｏ膜を成膜した。ここでは、ＨｆＯ_２の合金ターゲットと、ＨｆＴｅ_２の合金ターゲットとを用いて、それぞれの出力比を制御することによって、組成の異なる複数の薄膜試料を作製し、実施例１及び比較例１～比較例４とした。ここで、上記の通り、実施例１及び比較例１～比較例４は、それぞれ便宜上ＳｉＯ_２／Ｓｉ基板上にＨｆ－Ｔｅ－Ｏ膜を形成した試料及びサファイア基板上にＨｆ－Ｔｅ－Ｏ膜を形成した試料が存在する。しかしながら、各実施例及び比較例において形成されたＨｆ－Ｔｅ－Ｏ膜は、基板の種類に拠らず特性が同様であると考えられる。

【0025】

ＳｉＯ_２／Ｓｉ基板上に作製した、オフ状態の実施例１及び比較例１～比較例４の試料の組成をラザフォード後方散乱分光法によって測定した。ラザフォード後方散乱分光法は、以下の条件で行った。
入射イオン:⁴He⁺⁺, 入射エネルギー:2300keV, 入射角:0°, 散乱角:160°, 試料電流18nA, ビーム径:2mmφ, 面内回転:無, 照射量:150μC
実施例１及び比較例１乃至４に関して得られた組成は、以下の表１のとおりである。

【0026】

【表1】

【0027】

また、Ｘ線回折法によって、ＳｉＯ_２／Ｓｉ基板上に作製した実施例１及び比較例１乃至４の全ての試料がアモルファス相を呈することを確認した。これを図３に示す。図３は、実施例及び比較例についてＸ線回折法によって測定した結果を示す図である。図３では、縦軸は、任意単位の強度を表し、横軸は回折角２θ（度）を表している。図３には、Ｓｉ基板からの反射ピークを示している。いずれのパターンもＳｉ基板由来のピークを除いて明瞭なピークを有しておらず、アモルファス相を呈していることが分かる。

【0028】

＜バンドギャップＥｇ測定＞
サファイア基板上に成膜したＨｆ－Ｔｅ－Ｏ膜に関して透過率スペクトル測定を行い、得られた結果より吸収係数を算出した。得られた吸収係数を基にTaucプロットを行い、各試料のバンドギャップＥｇを見積もり、表１に示す結果が得られた。このように、比較例１乃至４では、バンドギャップＥｇは０．５２以下、或いは、１．５以上となっていることが分かる。一方、実施例１のバンドギャップＥｇは、０．５２及び１．５の間の値をとることが確認された。

【0029】

＜閾値スイッチ特性の評価＞
Ｈｆ－Ｔｅ－Ｏ膜の閾値スイッチ特性を評価するために、図４に示すような素子を作製した。図４は、閾値スイッチ特性の評価のための素子５０の断面図である。素子５０を作製するために、先ず、ＳｉＯ_２／Ｓｉ基板４上に、下部電極３としてＴｉＮ／Ｗを６５ｎｍ成膜し、下部電極３の一部を被覆した状態でＨｆ－Ｔｅ－Ｏ膜２を１００ｎｍ成膜した。このＨｆ－Ｔｅ－Ｏ膜２を成膜した時の被覆は、下部電極３の一部を露呈させる目的としている。その後、フォトリソグラフィを用いてレジストパターンを形成し、上部電極１としてＷ／ＴｉＮを１１５ｎｍ成膜した。最後にリフトオフによるレジストの除去を行った。尚、素子としては、Ｈｆ－Ｔｅ－Ｏ膜２の形成を実施例１と同様の条件で作製したもの、及びＨｆ－Ｔｅ－Ｏ膜２の形成を比較例１と同様の条件で作製したものの２種類を用意した。
閾値スイッチ特性の評価のための素子５０としては、Ｈｆ－Ｔｅ－Ｏ膜２を実施例１の条件で形成したもの、及び、比較例１の条件で形成したものを用意した。

【0030】

図４に示した素子の上部電極１から下部電極３にかけてＤＣ電圧を印加し、流れる電流を計測することでＩ（電流）－Ｖ（電圧）特性を評価した。図５は比較例１のＩ－Ｖ特性を表す。低電圧域では高抵抗状態を示し、約１１Ｖで急激な電流増加が確認されたが、電圧の除荷後は高抵抗に戻らず低抵抗状態のままであった。この抵抗変化は絶縁破壊によるものであり、不可逆なものである。このことから、比較例１のようにバンドギャップＥｇが大きい材料の場合、閾値スイッチ特性を示さず、セレクタ部として機能しないことが分かる。なお、印加電圧の最大値を１５Ｖに設定しており、０から１５Ｖまで電圧を増加する過程と１５から０Ｖまで電圧を除荷する過程の電流を測定している。また、急激な電流増加によって素子が壊れることを防ぐため、コンプライアンス電流を１ｍＡに設定している。また、具体的な説明は省略するが、比較例２についても閾値スイッチ特性を有しなかった。

【0031】

一方、図６に示した実施例１のＩ－Ｖ特性では閾値スイッチ特性が確認された。電圧増加過程の低電圧では数μＡ乃至数十μＡの電流しか流れておらず高抵抗を示しているが、約０．８Ｖで急激な電流の増加を見せて低抵抗化し、コンプライアンス電流値１ｍＡに到達した。その後、電圧除荷過程において、約０．６Ｖに到達すると急激な電流の減少が確認され、再び高抵抗状態を示し、電圧特性可逆的であることが確認された。これらの結果は実施例１が閾値スイッチ特性を示すことを実証しており、セレクタ部として利用可能であることを示している。

【0032】

これらの結果から、バンドギャップＥｇが大きすぎると閾値スイッチ特性は得られないため、バンドギャップＥｇを適切な範囲に入るようにすることが求められる。一方、比較例３及び４の値までバンドギャップＥｇが減少すると、素子の電気抵抗が低くなりすぎてオフ状態を示さなくなることが後述するシミュレーションにより確認された。

【0033】

図７は、数値シミュレーションにおけるバンドギャップＥｇ＝１．０ｅＶの場合と実施例１とのＩ－Ｖ特性を示す図である。図７に示すように、数値シミュレーションで実施例１のＩ－Ｖ特性をほぼ再現できている。当該数値シミュレーションにおいて、バンドギャップＥｇを変化させた結果を図８及び図９に示す。図８は、数値シミュレーションにおけるＩ－Ｖ特性を示す図である。図８は、Ｅｇ＝１．０ｅＶ、１．１ｅＶ、１．２ｅＶ、１．３ｅＶ、１．４ｅＶの場合におけるＩ－Ｖ特性を表す。図８において、上記いずれのバンドギャップであっても、閾値スイッチ特性を有することを示している。一方、図９は、バンドギャップＥｇに対する閾値電圧Ｖ_ｔｈを表す。図９では、バンドギャップＥｇ＝１．０ｅＶ乃至１．４ｅＶのそれぞれにおける閾値電圧Ｖ_ｔｈが示されている。閾値電圧Ｖ_ｔｈは小さい方が好ましいが、バンドギャップＥｇ＝１．０ｅＶに対応する閾値電圧Ｖ_ｔｈ＝０．８Ｖより小さくなると、素子の抵抗が小さくなりすぎてしまうため、好ましくない。一方、本数値シミュレーションでは、バンドギャップＥｇ＝１．４ｅＶに対応する閾値電圧Ｖ_ｔｈは約２．４Ｖであり、典型的なＯＴＳ材料の閾値電圧Ｖ_ｔｈの上限２．７Ｖよりは小さくなっている。但し、閾値電圧Ｖ_ｔｈは小さい方が好ましいので、閾値電圧Ｖ_ｔｈが２．０Ｖ以下とすれば、この数値シミュレーションでは、バンドギャップＥｇは約１．３ｅＶ以下の範囲になる。また、閾値電圧Ｖ_ｔｈが１．５Ｖ以下とすれば、この数値シミュレーションでは、バンドギャップＥｇは約１．２ｅＶ以下の範囲になる。また、Ｈｆ、Ｔｅ及びＯについての原子重量比の範囲についても、上記の閾値電圧の範囲に対応して算出することが出来る。

【符号の説明】

【0034】

１，３：電極、２：Ｈｆ－Ｔｅ－Ｏ膜、４：基板、１０：電極（書き込み電極）、２０：電極（読み込み電極）、３０：セレクタ部、４０：メモリ部、５０：閾値スイッチ、１００：クロスポイント型メモリ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】